TWI381276B - 電腦裝置 - Google Patents

電腦裝置 Download PDF

Info

Publication number
TWI381276B
TWI381276B TW98105257A TW98105257A TWI381276B TW I381276 B TWI381276 B TW I381276B TW 98105257 A TW98105257 A TW 98105257A TW 98105257 A TW98105257 A TW 98105257A TW I381276 B TWI381276 B TW I381276B
Authority
TW
Taiwan
Prior art keywords
output system
coupled
computer device
basic input
chip
Prior art date
Application number
TW98105257A
Other languages
English (en)
Other versions
TW201032052A (en
Inventor
Lan-Lan Fang
Shih Hao Liu
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to TW98105257A priority Critical patent/TWI381276B/zh
Priority to US12/419,475 priority patent/US8819400B2/en
Publication of TW201032052A publication Critical patent/TW201032052A/zh
Application granted granted Critical
Publication of TWI381276B publication Critical patent/TWI381276B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

電腦裝置
本發明是有關於一種電腦裝置，且特別是有關於一種外接智慧平台管理介面的外接子板的電腦裝置。
隨著數位時代的來臨，電腦裝置已經成為人們日常生活中不可獲缺的工具。為了使電腦裝置更能貼近生活化的需求，需多可以外接於電腦裝置的週邊設備也被一一的推出，相對應的，電腦裝置也必須提供多種不同的連接介面來與這些週邊設備來作連接，例如通用序列匯流排(universal serial bus,USB)介面、網路介面卡(network interface card,NI)及滑鼠鍵盤切換器(KB/MS)等。
然而，並不是所有的使用者所需要使用的週邊設備都是相同的，因此，要提供一個能使用所有的週邊設備的基本輸入輸出系統(Basic Input Output System,BIOS)是很困難的。若是提供可以支援固定的週邊設備的基本輸入輸出系統又會使得電腦裝置在使用上欠缺靈活性，限制了電腦裝置的功效。
本發明提供一種電腦裝置，可切換使用內建的基本輸入輸出系統或外接子板上的外接輸入輸出系統，使電腦裝置在應用上具有較大的靈活性。
本發明提出一種電腦裝置包括主機板以及外接子板。其中該主機板包括連接器、管理器晶片、第一基本輸入輸出系統以及選擇器。管理器晶片耦接連接器並產生偵測信號，第一基本輸入輸出系統耦接管理器晶片，而選擇器耦接第一基本輸入輸出系統及管理器晶片，並接收偵測信號。外接子板則藉由連接器耦接該主機板，外接子板上包括外接輸入輸出系統。其中，管理器晶片偵測外接子板與主機板的耦接狀態以產生偵測信號，且選擇器依據偵測信號致能第一基本輸入輸出系統與外接輸入輸出系統的其中之一，並禁能第一基本輸入輸出系統與外接輸入輸出系統的另一。
在本發明之一實施例中，當上述之管理器晶片偵測到外接子板與主機板相耦接時，管理器晶片致能外接輸入輸出系統並禁能第一基本輸入輸出系統。
在本發明之一實施例中，當上述之管理器晶片偵測到外接子板與主機板不相耦接時，管理器晶片致能第一基本輸入輸出系統。
在本發明之一實施例中，上述之管理器晶片為晶片組，包括北橋晶片以及南橋晶片。其中，南橋晶片耦接北橋晶片及第一基本輸入輸出系統。
在本發明之一實施例中，上述之電腦裝置的主機板更包括中央處理單元，耦接北橋晶片。
在本發明之一實施例中，上述之管理器晶片為基板管理控制器。
在本發明之一實施例中，上述之電腦裝置的主機板更包括中央處理單元、晶片組以及第二基本輸入輸出系統。晶片組耦接中央處理單元及基板管理控制器，而第二基本輸入輸出系統耦接晶片組。
在本發明之一實施例中，上述之第二輸入輸出系統為串列週邊介面的快閃記憶體。
在本發明之一實施例中，上述之第一基本輸入輸出系統與外接輸入輸出系統為串列週邊介面的快閃記憶體。
在本發明之一實施例中，上述之外接子板為智慧平台管理介面卡。
在本發明之一實施例中，上述之選擇器包括開關及上拉電路。其中的開關受控於偵測信號，而開關的一端耦接第一基本輸入輸出系統，開關的另一端耦接連接器。上拉電路則是耦接開關及第一基本輸入輸出系統。
在本發明之一實施例中，上述之開關為電晶體，而電晶體的閘極接收偵測信號，電晶體的第一源/汲極耦接第一基本輸入輸出系統，電晶體的第二源/汲極耦接連接器。
在本發明之一實施例中，上述之開關更包括二極體，其陰極耦接電晶體的第二源/汲極，其陽極耦接電晶體的第一源/汲極。
在本發明之一實施例中，上述之上拉電路包括串接在第一參考電壓與開關之間的上拉電阻。
基於上述，本發明藉由偵測外接子板與電腦裝置的主機板的連接狀態，來選用主機板上原本就設置的基本輸入輸出系統或是外接子板上的外接基本輸入輸出系統。使得電腦裝置可以因應使用者不同的需要，來增減電腦裝置所需要服務的週邊元件，進而提高電腦裝置在使用上的靈活度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
首先請參照圖1，圖1繪示本發明的一實施例的電腦裝置100的示意圖。在本實施例中的電腦裝置100為提供個人用戶所使用的電腦裝置。電腦裝置100包括主機板110及外接子板120。主機板110上包括有中央處理單元(Central Processor Unit,CPU)111、管理器晶片112、選擇器113、基本輸入輸出系統114以及連接器115。中央處理單元111耦接管理器晶片112，而管理器晶片112耦接選擇器113。此外，選擇器113耦接連接器115以及基本輸入輸出系統114。在此，管理器晶片112為本領域具通常知識者所熟知的晶片組(chip set)，此晶片組則包括有互相耦接的北橋晶片1121及南橋晶片1122。
在另一方面，外接子板120則包括外接輸入輸出系統121。外接子板120在與主機板110進行連接時，是透過連接器115來與主機板110進行連接。這個連接器115可以是設置在主機板110的擴充槽上，以提供外接子板120進行耦接。
在電腦裝置100的動作細節方面，管理器晶片112會實時偵測外接子版120與主機板110的耦接狀態。一旦管理器晶片112偵測到外接子版120透過連接器115耦接至主機板110時，管理器晶片112產生偵測信號DET並傳送至選擇器113。選擇器113則依據偵測信號DET來禁能或致能與其相耦接的基本輸入輸出系統114及外接輸入輸出系統121。更進一步的來說明，當選擇器113所接收到的偵測信號DET為表示外接子版120是與主機板110相耦接的狀態時，選擇器113則禁能基本輸入輸出系統114，並致能外接子版120上的外接輸入輸出系統121。相反的，當選擇器113所接收到的偵測信號DET為表示外接子版120是與主機板110不相耦接的狀態時，選擇器113則致能主機板110上原本就存在的基本輸入輸出系統114。
由上一段的說明可以得知，一旦外接子版120被連接到主機板110上時，電腦裝置100利用選擇器113來選用外接子版120上的外接輸入輸出系統121以取代原本的基本輸入輸出系統114。換句話說，電腦裝置100在外接子版120被連接到主機板110上時，改使用外接輸入輸出系統121作為週邊介面的設定依據，如此一來，用戶就可以依據個人的需求來設置外接輸入輸出系統121的內容，使電腦裝置100可以對應不同的使用需求來工作。
另外值得一提的是，外接子板120上的外接輸入輸出系統121及主機板110上的基本輸入輸出系統114可以是由所謂的串列週邊介面(Serial Peripheral Interface,SPI)的快閃記憶體(flash memory)。而外接子板120則為智慧平台管理介面(lntelligent Platform Management Interface,IPMI)卡。
以下請參照圖2，圖2繪示本發明的另一實施例的電腦裝置200的示意圖。在此，電腦裝置200為作為伺服器的電腦裝置。電腦裝置200包括主機板210及外接子板220。主機板210上包括有中央處理單元211、晶片組212、基本輸入輸出系統214、作為管理器晶片的基板管理控制器215、選擇器216、基本輸入輸出系統217以及連接器218。
中央處理單元211耦接晶片組212，晶片組212耦接基本輸入輸出系統214及基板管理控制器215，基板管理控制器215則另耦接選擇器216，選擇器216則耦接基本輸入輸出系統217及連接器218。晶片組212則包括有相互耦接的北橋晶片2121及南橋晶片2122。
外接子板220上配置有外接輸入輸出系統221，在外接子板220要與主機板210進行耦接時，則透過連接器218來與主機板210進行耦接。
在此電腦裝置200中，由基板管理控制器215進行偵測外接子板220及主機板210的耦接狀態，並藉以產生偵測信號DET以傳送至選擇器216。與上一實施例的電腦裝置100相同的，選擇器216則依據偵測信號DET來禁能或致能基本輸入輸出系統217及外接輸入輸出系統221。另外，關於選擇器216禁能或致能基本輸入輸出系統217及外接輸入輸出系統221與偵測信號DET的關係則與電腦裝置100中的實施例相同，在此不多贅述。
為使本領域具通常知識者更能瞭解本發明實施例的動作方式，以下則提出一個實例來進一步說明。
請參照圖3，圖3繪示本發明再一實施例的電腦裝置300的示意圖。電腦裝置300包括主機板310及外接子板320。其中的主機板310包括選擇器313、基本輸入輸出系統314及連接器315。在本實施例中，基本輸入輸出系統314是由一個串列週邊介面的快閃記憶體來構成。也就是說，基本輸入輸出系統314的存取是透過串列週邊介面信號SPI_INT來完成的。另外，基本輸入輸出系統314連接致能信號CS_N1，在本實施例中，當基本輸入輸出系統314接收到致能信號CS_N1邏輯低準位時，基本輸入輸出系統314被致能，相反的，當基本輸入輸出系統314接收到致能信號CS_N1邏輯高準位時，基本輸入輸出系統314被禁能。
另外，選擇器313則包括上拉電路3131、電晶體T1及二極體D1。在此，電晶體T1及二極體D1形成一個開關，其中電晶體T1的閘極耦接偵測信號DET(也就是電晶體T1所構成的開關受控於偵測信號DET)，而開關的兩端(電晶體T1的第一源/汲極與第二源/汲極)分別接收致能信號CS及傳送致能信號CS_N1，致能信號CS由電腦裝置300的管理器晶片(未繪示)所傳送，在本實施例中，致能信號CS為邏輯低準位。二極體D1的陽極耦接至電晶體T1的第二源/汲極而二極體D1的陰極耦接至電晶體T1的第一源/汲極。
外接子板320上則包括外接輸入輸出系統321，外接輸入輸出系統321同樣由一個串列週邊介面的快閃記憶體來構成，因此，外接輸入輸出系統321的存取動作也利用透過連接器315連接的串列週邊介面信號SPI_INT來完成。並且，外接輸入輸出系統321的禁/致能受控於致能信號CS_N2。
關於電腦裝置300的動作細節方面，當外接子板320透過連接器315耦接至主機板310上時，電腦裝置300的管理器晶片偵測到這個耦接的狀態並產生偵測信號DET。電晶體T1則依據偵測信號DET關閉。此時，致能信號CS_N1與致能信號CS間連接的路徑被切斷，致能信號CS_N1的電壓準位則會被上拉電路3131中的上拉電阻R1拉升至等於參考電壓VDD的電壓準位(例如是邏輯高準位)。也因此，基本輸入輸出系統314被禁能。
另外，致能信號CS_N2藉由外接子板320透過連接器315耦接至主機板310而與致能信號CS相耦接，因此，此時的致能信號CS_N2等同致能信號CS皆為邏輯低準位。據此，外接輸入輸出系統321透過電阻R2接收致能信號CS_N2並被致能。
此外，當外接子板320被抽離開主機板310時，電腦裝置300的管理器晶片傳送偵測信號DET並導通電晶體T1。此時，致能信號CS與致能信號CS_N1的連接路徑被導通，因此致能信號CS_N1的電壓準位等同於致能信號CS的電壓準位為邏輯低準位，也因此基本輸入輸出系統314被致能。
值得一提的是，在電腦裝置300中的實施例中所提到的開關的實施方式僅只是一個範例，並不代表本發明的實施例必須要用電晶體T1來實施開關，本領域具通常知識者所能實施的開關也都可以用來實施本實施例。相同的，電腦裝置300中的實施例中所提到的上拉電路3131利用上拉電阻R1來實施的方式也僅只是一個範例，並不限縮本發明。
綜上所述，本發明利用偵測外接子卡與主機板的耦接狀態，才切換電腦裝置選用主機板上的基本輸入輸出系統或是外接子卡上的外接輸入輸出系統。有效的提供使用者可以依據不同的需求，來設置外接子卡上的外接輸入輸出系統的內容，以提供電腦裝置使用。如此一來，有效的增加電腦裝置的靈活度，進而提升電腦裝置的效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300．．．電腦裝置
110、210、310．．．主機板
120、220、320．．．外接子板
111、211．．．中央處理單元
112．．．管理器晶片
212．．．晶片組
1121、2121．．．北橋晶片
1122、2122．．．南橋晶片
114、214、217、314．．．基本輸入輸出系統
121、221、321．．．外接輸入輸出系統
215．．．基板管理控制器
113、216．．．選擇器
115、218、313、315．．．連接器
3131．．．上拉電路
DET．．．偵測信號
CS、CS_N1、CS_N2．．．致能信號
R1、R2．．．電阻
SPI_INT．．．介面信號
T1．．．電晶體
D1．．．二極體
VDD．．．參考電壓
圖1繪示本發明的一實施例的電腦裝置100的示意圖。
圖2繪示本發明的另一實施例的電腦裝置200的示意圖。
圖3繪示本發明再一實施例的電腦裝置300的示意圖。
100．．．電腦裝置
110．．．主機板
120．．．外接子板
111．．．中央處理單元
112．．．管理器晶片
1121．．．北橋晶片
1122．．．南橋晶片
114．．．基本輸入輸出系統
121．．．外接輸入輸出系統
113．．．選擇器
115．．．連接器
DET．．．偵測信號

Claims (10)

  1. 一種電腦裝置，包括：一主機板，包括；一連接器；一管理器晶片，耦接該連接器，產生一偵測信號；一選擇器，耦接該管理器晶片，接收該偵測信號；以及一第一基本輸入輸出系統，耦接該選擇器；以及一外接子板，藉由該連接器耦接該主機板，該外接子板上包括一外接輸入輸出系統；其中，該管理器晶片偵測該外接子板與該主機板的耦接狀態以產生該偵測信號，該選擇器依據該偵測信號致能該第一基本輸入輸出系統與該外接輸入輸出系統的其中之一，並禁能該第一基本輸入輸出系統與該外接輸入輸出系統的另一。
  2. 如申請專利範圍第1項所述之電腦裝置，其中當該管理器晶片偵測到該外接子板與該主機板相耦接時，通過該選擇器致能該外接輸入輸出系統並禁能該第一基本輸入輸出系統。
  3. 如申請專利範圍第1項所述之電腦裝置，其中當該管理器晶片偵測到該外接子板與該主機板不相耦接時，通過該選擇器致能該第一基本輸入輸出系統。
  4. 如申請專利範圍第1項所述之電腦裝置，其中該管理器晶片為一晶片組，該晶片組包括：一北橋晶片；以及一南橋晶片，耦接該北橋晶片及該第一基本輸入輸出系統。
  5. 如申請專利範圍第4項所述之電腦裝置，其中該主機板更包括：一中央處理單元，耦接該北橋晶片。
  6. 如申請專利範圍第1項所述之電腦裝置，其中該管理器晶片為一基板管理控制器。
  7. 如申請專利範圍第6項所述之電腦裝置，其中該主機板更包括：一中央處理單元；一晶片組，耦接該中央處理單元及該基板管理控制器；以及一第二基本輸入輸出系統，耦接該晶片組。
  8. 如申請專利範圍第7項所述之電腦裝置，其中該晶片組包括：一南橋晶片，耦接該第二基本輸入輸出系統及該基板管理控制器；以及一北橋晶片，耦接該南橋晶片及該中央處理單元。
  9. 如申請專利範圍第1項所述之電腦裝置，其中該選擇器包括：一開關，受控於該偵測信號，該開關的一端耦接該第一基本輸入輸出系統，而該開關的另一端耦接該連接器；以及一上拉電路，耦接該開關及該第一基本輸入輸出系統。
  10. 如申請專利範圍第9項所述之電腦裝置，其中該開關為一電晶體，該電晶體的閘極接收該偵測信號，該電晶體的第一源/汲極耦接該第一基本輸入輸出系統，該電晶體的第二源/汲極耦接該連接器。
TW98105257A 2009-02-19 2009-02-19 電腦裝置 TWI381276B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW98105257A TWI381276B (zh) 2009-02-19 2009-02-19 電腦裝置
US12/419,475 US8819400B2 (en) 2009-02-19 2009-04-07 Computer apparatus with switchable input output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98105257A TWI381276B (zh) 2009-02-19 2009-02-19 電腦裝置

Publications (2)

Publication Number Publication Date
TW201032052A TW201032052A (en) 2010-09-01
TWI381276B true TWI381276B (zh) 2013-01-01

Family

ID=42560891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98105257A TWI381276B (zh) 2009-02-19 2009-02-19 電腦裝置

Country Status (2)

Country Link
US (1) US8819400B2 (zh)
TW (1) TWI381276B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104615569A (zh) * 2014-12-31 2015-05-13 小米科技有限责任公司 一种电子设备和数据传输系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016905A1 (en) * 2000-02-15 2001-08-23 Eitaroh Kasamatsu Method, computer, recording medium, and transmission medium for controlling expansion unit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI284284B (en) * 2005-08-08 2007-07-21 Inventec Corp Selective apparatus for main/backup basic input/output system (BIOS)
JP2007121969A (ja) * 2005-10-31 2007-05-17 Toshiba Corp 情報処理装置、およびその制御方法
JP4982078B2 (ja) * 2005-11-30 2012-07-25 株式会社東芝 情報処理装置、システムおよび無線通信制御方法
US7900036B2 (en) * 2006-12-18 2011-03-01 International Business Machines Corporation System and method for implementing boot/recovery on a data processing sysem
CN200990079Y (zh) * 2006-12-29 2007-12-12 鸿富锦精密工业（深圳）有限公司 Bios芯片扩充装置
CN101458648A (zh) * 2007-12-12 2009-06-17 鸿富锦精密工业（深圳）有限公司 双bios电路
CN101488106A (zh) * 2008-01-18 2009-07-22 鸿富锦精密工业（深圳）有限公司 具有至少两个bios存储器的系统
US8549596B2 (en) * 2008-02-15 2013-10-01 Citrix Systems, Inc. Systems and methods for secure handling of secure attention sequences
TWI411959B (zh) * 2008-03-21 2013-10-11 Asustek Comp Inc 具雙開機程式碼區之電腦系統及其啟動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016905A1 (en) * 2000-02-15 2001-08-23 Eitaroh Kasamatsu Method, computer, recording medium, and transmission medium for controlling expansion unit

Also Published As

Publication number Publication date
US8819400B2 (en) 2014-08-26
US20100211764A1 (en) 2010-08-19
TW201032052A (en) 2010-09-01

Similar Documents

Publication Publication Date Title
US7849244B2 (en) Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system
CN110456896B (zh) 具有高空闲噪声和dc电平抑制的低功率type-c接收器
US9684361B2 (en) Devices routing wakeup signals using physical layer directly to power management circuit without waking up link layer
CN106445858B (zh) 一种信息处理方法、信息处理模组和电子设备
US20120021696A1 (en) Data card with usb function
US11474579B2 (en) Verified high-power transition and fast charging with pre-boot scaling
US9665526B2 (en) Implementing IO expansion cards
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
US20160156518A1 (en) Server for automatically switching sharing-network
TWI381276B (zh) 電腦裝置
TWI444817B (zh) 計算機裝置
TW201608367A (zh) 晶片裝置及其電子系統
US11675729B2 (en) Electronic device and operation method of sleep mode thereof
US20130326097A1 (en) Semiconductor device
CN217606356U (zh) 一种切换控制电路、主板及电子设备
US20060095626A1 (en) Multifunction adapter
US9501116B2 (en) Power integrated device and power control method thereof
CN108536633A (zh) 一种即插即用otg设备的接口电路及终端
CN110008071B (zh) 一种远程调试装置及方法
CN101840384B (zh) 计算机装置
CN217157277U (zh) 共享smbus与uart接口的存储设备
TWI391825B (zh) 處理模組、操作系統及處理方法
US8051153B2 (en) Switch apparatus for a remote boot sequence of a network device
TWI602051B (zh) 電源供應系統及電源供應方法
TW201725518A (zh) 用於防止地址衝突之系統及其方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees