CN1081367C - 限定使用次数的集成电路 - Google Patents

Abstract

一种限定使用次数的集成电路，包括有由有限状态机装置和一个非易失性存贮体组成的逻辑电路。状态机装置在集成电路电源接通，开始工作时，先行检查由非易失性存贮体中所读取的数据是否与集成电路的一预定值相同。当结果相同时，对非易失性存贮体写入一个与预定值不相同数据，并容许集成电路进行后续的动作，使集成电路可以提供完整功能的服务。当比较结果为不同时，集成电路的正常操作将终止。

Description

限定使用次数的集成电路

本发明涉及限定其使用次数的数字逻辑电路装置，特别涉及限定其使用次数，防止在未经授权情况下使用的数字逻辑电路装置。

在知识产权未受充份尊重的今日，电子商品的防止抄袭仿冒是一个极为重要的课题。有些敏感的设备，诸如高单价，具有机密性的商用或军用电子设备，须具有只能在指定地点，经过授权的人员才能操作的安全保护性能。一旦离开原装设地点，或一旦被关机或切断电源，带离原装设地点之后，便无法再启动正常操作。

因此，本发明的目的在于提供一种限定其使用次数的数字逻辑电路装置。

本发明的另一目的在于提供一限定其使用次数的数字逻辑电路装置，在发生关机或切断电源供应之后，使得装用本发明的这种只限定使用一次的数字逻辑电路装置的系统，无法再度启动进行原来的正常操作。

为实现本发明的上述目的，本发明提供一种限定使用次数的数字逻辑电路装置，设置于一数字逻辑电子系统中，该数字逻辑电路装置包括：一非易失性存储体，以及一状态机，该状态机包括一中央处理器单元和用以将该中央处理器单元对该非易失性存储器的写入次数限定为与该限定的使用次数相同的次数的限定器，所述中央处理器单元利用读取信号和写入信号对所述非易失性存储体进行读写，所述限定器包括一比较器，与所述中央处理器单元相连，其中在该数字逻辑电子系统电源接通，系统开启时，所述比较器先检查所述中央处理器单元从该非易失性存储器中所读取的数据是否与该系统中的一个预定值相同，并在比较结果为相同时，即对该非易失性存储器写入一个与该预定值不相同的存储数据，并允许系统进行后续的开机操作，以便系统可以提供完整的功能服务，并在比较结果为不同时，终止系统的开机启动操作，使系统无法继续使用下去。并且，根据上述的数字逻辑电路装置，所述状态机在系统提供正常服务的期间持续地监视系统有否未经授权的绕过操作出现，当有未经授权的绕过操作出现时，便立即对该非易失性存储器写入一个与该个预定值不相同的存储数据，并终止系统的服务使系统无法继续使用下去。

本发明还提供一种限定使用次数的数字逻辑电路装置，设置在一数字逻辑电子系统中，该数字逻辑电路装置包括：一非易失性存储体；以及一状态机，该状态机包括一中央处理器单元和用以将该中央处理器单元对该非易失性存储器的写入次数限定为与该限定的使用次数相同的次数的限定器，所述中央处理器单元利用读取信号和写入信号对所述非易失性存储体进行读写，所述限定器包括一比较器和一加法器，所述比较器连到所述中央处理器单元，所述加法器连在所述非易失性存储器和所述比较器之间，其中，在该数字逻辑电子系统电源接通，系统开启时，所述比较器先行检查由该非易失性存储器中所读取的数据是否比该比较器的预设定值小，并在比较结果为小时，即以该加法器将该非易失性存储器的目前储存数值加一，并将加一后的新值重新写入该非易失性存储器中，并允许系统进行后续的开机操作，以便系统可以提供完整的功能服务，并在比较结果为相同或大于时，终止系统的开机启动操作，使系统无法继续使用下去。

本发明的其它目的与特点在本说明书中将配合附图在后面进行详细说明。

图1显示本发明限定使用次数的逻辑电路装置一实施例的电路方块图；

图2显示本发明限定使用次数的逻辑电路装置另一实施例的电路方块图；

图3显示适用于本发明限定使用次数逻辑电路装置的附加有额外保护装置的易失性存储器的电路方块图；

图4是本发明限定使用次数逻辑电路装置另一实施例的电路方块图，其中将检查使用限定次数的电子逻辑电路包含在内以进一步提升防止破解的能力；

图5为依照本发明实施例的实现电路；以及

图6A至图6G为依照本发明实施例的另一实现电路。

如图1所示，本发明的限定使用次数的逻辑电路装置的第一实施例的方块图。首先，采用本发明的限定使用次数的逻辑电路装置作为保护设施的集成电路，在开始电源供应的初期(configuration)，一个状态机11利用读取信号RD21读取一个非易失性存储器(non-volatile memory)12的存储内容。

适用于本发明的非易失性存储器包括有可编程逻辑器件(pro-grammable logic device)，简称为PLD，可擦除式可编程逻辑器件(era sable PLD)，简称为EPLD，可编程式逻辑阵列(programmablelogicarray)，简称为PLA，可擦除式只读存贮器(Erasable read-onlymemory)，简称为EPROM，电可擦除只读存储器(Electricallyerasable-programmable read-only memory)，简称为EEPROM，快闪式存储器(FLASHmemory)等。

状态机11以读取信号RD 22读出非易失性存储体12的内容之后，将所读取出来的数据内容与一个预设值互相比较。这里应该要指出的是，所有的非易失性存储器在刚制作出厂时，都会有一个固定的初始储存内容。此初始储存内容即可以作为前述的预设值。若状态机11所读出的非易失性存储体12的存储内容与前述的预设值一致，便表示应用了本发明的此限定使用次数逻辑电路装置的集成电路并未被使用过或未超过使用次数，此次使用是此集成电路的限定使用次数范围中使用的，此时集成电路即可正常操作，而使用该集成电路的系统便可以进行进一步的系统开机操作，例如，完成系统正常操作的设定，以便使系统能够正常地开启，进而允许使用者使用系统可以提供的所有预定功能。

不过，当集成电路确定非易失性存储体12的存储存内容的确与预设值一致时，在允许集成电路准备好(ready)完毕，允许使用者使用之前，会需要执行一段记录使用次数的程序。例如，利用系统软件，或操作系统中相应的一段程序来保持使用次数的记录。若记录中显示本发明此限定使用次数的逻辑电路，已不允许再行使用，便会将一个与前述的预设值不同的一个数据，利用写入信号WT 21写入该非易失性存储体12之中。相反的，若记录显示本发明此限定使用次数的逻辑电路，仍可允许下一次再次使用，换句话说，其使用次数仍未耗尽，便不去改变非易失性存储器13的中的存储内容，以便下一次使用时，集成电路仍可以不被禁止使用。

另一方面，当集成电路接通电源进行检测时，若前述状态机11读取非易失性存储体12的存储内容并与前述预设值相比较的结果为不同时，便表示此集成电路先前已被使用过，而且耗尽了所有允许的使用次数。如上述，当系统开机，并经检查使用记录，验证确实为用完了所有允许的使用次数后，其非易失性存储体12的内容已在上一次使用时，被写入了一个与前述预设值不同的存储内容。因此，可以了解的是，此一写入操作的目的在于指示集成电路已经用完了所有允许使用次数的事实。此时，因集成电路已无法正常操作，使用该集成电路系统便不允许完成正常的开机程序，禁止配制操作的完成，从而使系统无法开始正常的操作。

由此，本发明的限定使用次数的集成电路，若被装设于一部电子系统中，该系统也一同被限定使用的次数。这是因为本发明的限定使用次数的逻辑电路被直接设计在集成电路的内部，整个集成电路已被限定使用的次数。限定只能使用一个次这种作法是防止电子设施或设备被未经授权者进行第二次使用的严厉而有效的方式。仿冒或抄袭者即使取得该集成电路，也完全无法成功地进行超过限定次数以外的再度使用。

不过，在某些情况之下，有些集成电路并不需要如上述一样严厉的阻绝措施。前述的完全阻绝超过限定使用次数的使用方式的代价会较高，因为合法的使用者要进行其合法的再度使用时，必须进行更换新的本发明的限定使用次数的集成电路的操作。

本发明的另一种较为温和的作法是，当状态机11在集成电路电源接通之后，如果在非易失性存储体12中所读取的存储数据与预设值不同时，当然不允许集成电路正常的动作并提供所有的系统正常服务。但是，如果状态机11在非易失性存储体12中所读取的存储数据与预设值相同时，集成电路在使用者将集成电路电源供应中断之前并不改写非易失性存储体12的内容，而是在集成电路的正常使用期间，不断地监视集成电路的使用状态。一旦集成电路有任何预先设想不到的不正常使用状态，表示有经未授权者试图绕过本发明的集成电路，这时将集成电路的服务功能予以中断，终止所有的正常操作，并更改非易失性存存储器的预设值。此时集成电路等于锁定了，非法的使用者在无计可施之馀，就算尝试将集成电路关断电源并重新启动，也会因为增加使用的次数，很容易便会用完限定的使用次数，因而造成非易失性存储体12的内容最终被改得与预设值不同而使之无法启动。

如图2所示的是本发明限定使用次数逻辑电路的另一种实施例的电路方块图。在此实施例中，状态机11由一个中央处理器单元CPU 32和一个对非易失性存储体12的写入动作进行限定的限定器31组成。此写入限定器31的作用于限定对非易失性存储体12的写入动作次数，限定只能对非易失性存储体12进行限定次数的写入操作，以防止非法使用者试图通过指令将猜测数值写回非易失性存储体12之中，以试图重新进行“新的”在限定次数范围的内的开机。

另一方面，如图3所示的非易失性存储体12的单元电路方块图。此时，非易失性存储体12中含有一个保险丝52，一个保险丝熔断器51，一个保险线熔断侦测器53。此一实施例的非易失性存储体12，可以在系统的指令之下，利用保险丝熔断器51而将保险丝52烧断，以便阻绝对非易失性存储体12所进行的再次写入数据的尝试。保险丝熔断侦测器53则可以被用来检查保险丝52是否已有确实熔断。在此实施例中，此保险丝烧断侦测器53可以为一个简单的电阻。

再参考图4，其中显示本发明限定使用次数逻辑电路的另一实施例的电路方块图。在此实施例之中，包含检查使用限定次数的电子逻辑电路，以进一步提高防止被企图仿冒者破解的能力。

在图4的实施例中，本发明限定使用次数逻辑电路装置的结构包含了与图1中的实施例相似的一个状态机11以及一个非易失性存储体12，此外还有一个比较器61，以及一个加法器62。在此实施例中，假定所限定的最高使用次数不超过，例如，3次，则比较器61的两个比较输入中的第一个，比较输入n 73，便会在本发明实现时利用硬件做成固定的3。

另一方面，非易失性存器12在本发明制造出厂前被存入0的初始值。当本发明此实施例的限定使用次数逻辑电路装置被第一次开机使用时，连接至比较器61的第二比较输入75的，非易失性存储器12的存储数据输出x 31，与输入n 37相比较，即可判定本发明的装置还未超过使用次数，可以允许应用了本发明限定使用次数的逻辑电路装置的本实施例的系统的正常开机使用。接着，即以可依照上述的方式，在选定的时机，由状态机11以WT 21写入信号发出指令，将前面所读出的，储存于非易失性存储体12中的数值，在此例中为0，利用加法器62加上1之后，其结果以和信号x＋1 32再写回非易失性存储体12之中。在此处，加法器62与非易失性存储体12两者形成了一个计数器63，可以在每一次限定使用次数范围内中的正常开机时，将可使用次数的计数减去一，以便执行控制使用次数的功能。非易失性存储体12中所储存的数据每增加1，便表示用掉了一次使用次数。

如此，当非易失性存储体12中所储存的数据达到或超过n时，例如3时，比较器61的比较结果便会以RD信号22送至状态机11，使状态机11禁止系统的进一步使用，因为此时比较的结果显示使用次数的限至已经到了。

一般半导体集成电路的制造过程之中需要以对成品进行数次实际测试来确保半导体集成电路制品的品质。在本发明的限定使用次数逻辑电路装置中，对图4所描述的实施例而言，假定制造程序要求进行二次的测试，而成品需要具有三次的限定使用次数能力，则图4比较器61的n输入73便可以预先设定为5，以便在进行二次测试之后，非易失性存储体12中所存储的数值恰好为2。若要限定本发明的限定使用次数逻辑电路将来出厂之后只能使用一次，便可以将n定为3，经二次制造厂的测试之后，恰好剩一次供正式的使用者使用。

因此，利用本发明如图2、3与图4所示显示的状态机11与非易失性存储体12为主体的限定使用次数逻辑电路的实施例，便可以进一步地确保采用本发明的限定使用次数的逻辑电路的系统的安全性，尤其是图4的实施例，由于其限定使用次数的检查记录数据是储存在硬件中，而并非如同图1或2实施例要依赖作为系统本身的存储装置来储存，因此系统将更不容易被企图仿冒抄袭者所破解。

为使用使本发明前述实施例的实现更能为熟悉此技术的一般技术人员了解及利用，以下将以二实施电路为例，进一步阐述该限定使用次数逻辑电路的实现及其功能。

第一例电路请参照图5。图5是一个仅能使用一次的三位计数器(Counter)，包括一个作为非易失性存储器的EEPROM，例如，如图所示的型号KM28C17；三个D型触发器DFFTRSBN组成的计数器；以及若干逻辑门等。

当电源启动后，在如图所示左侧的电阻R1将与其串联的电容C1形成一充电电路。在电容C1未被充满电前，讯号RST是在高电平状态，以致各触发器均以反向或或非(NOR)门输出的低电平而清除为零；而当电容C1充满电后，各触发器即可受计数脉冲CK的驱动做计数操作。

一旦计数器计数信号STR输出为高电平时，即STAB信号为低电平时，将使EEPROM进入写入周期，但受写入使能信号WEB的控制，须在WEB信号由低电平转换成高电平时，才能够真正执行写入操作。造成信号STA升至高电平的原因是计数器已从0计数至7，完成一次计数任务。于是，受写入EEPROM输出信号至与门(AND)AN2，而令信号USED从低电平变成高电平。此一USED信号经由逻辑门NR2强迫触发器保持在禁止状态，而使计数器无法再行计数操作，即便是系统重新启动，受EEPROM输出产生的信号USED亦不可恢复低电平，亦即，此一计数器已经一次使用，无法再度利用了。

很明显，上例中的计数器部分即相对应于本发明的状态机部分，而与门AN2便为限定器。

本发明的另一实际电路结构，是包括一中央处理器单元而成为只能使用一次的系统，其大部电路请参照图6A至图6G。第二例的电路包括一中央处理器单元，例如M68000；一非易失性存储器，如前例的KM28C17；以及若干逻辑门等。

在该系统中，非易失性存储器KM28C17的内定值为低电平状态，于是，在系统首度使用时，经由图6A左侧电阻R1和电容C1的充电，将令中央处理器单元复位(reset)，并将系统操作转至一用于基本输入输出系统(BIOS)的只读存储器(ROM)中，进行设定(set up)操作。以本电路为例，BIOS是设置在ROM16中，即如图6E所示，是经图6C的逻辑门组合，取M68000的地址而受控制。由于设定程序的开头部分将先读KM28C17之内的存储值是否为低电平(通过图6B的逻辑电路控制，而读得地址EFxxx0的数据)，如果存储值为低电平，表示此系统为初次使用，可以继续后续正常操作，否则将令系统停止。

在设定程序完成后，在未执行任何其他程序前，系统会将KM28C17的数据D[0]写入成高电平状态，以表示本系统已被使用。则整个系统重新开机后，因中央处理器单元已经被强制禁止，将无法再被利用。

或者，本例可将图6A的或门OR2省略，而令反相器INV1的输出直接控制中央处理器单元M68000，则判断系统是否已被用过的功能将交M68000自行处理，即其自身可兼为本发明的状态机，至于限定器则以图6B的或门OR4担当。

虽然本发明已以较佳实施例公开如上，然而并非用以限定本发明，任何熟悉该领域的技术人员，在不脱离本发明的精神和范围内，可以作更动与润饰，因此本发明的保护范围将如后附的权利要求书的所界定范围为准。

Claims (10)

1、一种限定使用次数的数字逻辑电路装置，设置于一数字逻辑电子系统中，该数字逻辑电路装置包括：

一非易失性存储体，以及

一状态机，该状态机包括一中央处理器单元和用以将该中央处理器单元对该非易失性存储器的写入次数限定为与该限定的使用次数相同的次数的限定器，所述中央处理器单元利用读取信号和写入信号对所述非易失性存储体进行读写，所述限定器包括一比较器，与所述中央处理器单元相连，其中在该数字逻辑电子系统电源接通，系统开启时，所述比较器先检查所述中央处理器单元从该非易失性存储器中所读取的数据是否与该系统中的一个预定值相同，并在比较结果为相同时，即对该非易失性存储器写入一个与该预定值不相同的存储数据，并允许系统进行后续的开机操作，以便系统可以提供完整的功能服务，并在比较结果为不同时，终止系统的开机启动操作，使系统无法继续使用下去。

2、如权利要求1所述的装置，其中，该非易失性存储体包括：

一保险丝；

一保险丝熔断器，接受该系统的指令熔断该保险丝；以及

一保险丝熔断监测器，用以检验该保险丝是否已确实熔断。

3、如权利要求1所述的装置，其中，该非易失性存储器是选自PLD、EPLD、PAL、PLA、EPROM、EEPROM，以及快闪存储器(Flashmemory)所组成的集合。

4、如权利要求1所述的装置，其中所述状态机在系统提供正常服务的期间持续地监视系统有否未经授权的绕过操作出现，当有未经授权的绕过操作出现时，便立即对该非易失性存储器写入一个与该个预定值不相同的存储数据，并终止系统的服务使系统无法继续使用下去。

5、如权利要求4所述的装置，其中，该非易失性存储器包括：

一保险丝；

一保险丝熔断器，接受该系统的指令熔断该保险丝；以及

一保险丝烧断监测器，用以检验该保险丝是否已确实熔断。

6、如权利要求4所述的装置，其中，该非易失性存储器是选自PLD、EPLD、PAL、PLA、EPROM、EEPROM，以及快闪存储器(Flash mewory)所组成的集合。

7、如权利要求1至6任何之一所述的装置，其中该预定值是为该非易失性存贮器的制作完成的存储内容初始值。

8、一种限定使用次数的数字逻辑电路装置，设置在一数字逻辑电子系统中，该数字逻辑电路装置包括：

一非易失性存储体；以及

一状态机，该状态机包括一中央处理器单元和用以将该中央处理器单元对该非易失性存储器的写入次数限定为与该限定的使用次数相同的次数的限定器，所述中央处理器单元利用读取信号和写入信号对所述非易失性存储体进行读写，所述限定器包括一比较器和一加法器，所述比较器连到所述中央处理器单元，所述加法器连在所述非易失性存储器和所述比较器之间，其中，在该数字逻辑电子系统电源接通，系统开启时，所述比较器先行检查由该非易失性存储器中所读取的数据是否比该比较器的预设定值小，并在比较结果为小时，即以该加法器将该非易失性存储器的目前储存数值加一，并将加一后的新值重新写入该非易失性存储器中，并允许系统进行后续的开机操作，以便系统可以提供完整的功能服务，并在比较结果为相同或大于时，终止系统的开机启动操作，使系统无法继续使用下去。

9、如权利要求8所述的装置，其中，该非易失性存储器包括：

一保险丝；

一保险丝熔断器，接受该系统的指令熔断该保险丝；以及

一保险丝熔断监测器，用以检验该保险丝是否已确实熔断。

10、如权利要求8所述的装置，其中，该非易失性存储器是选自PLD、EPLD、PAL、PLA、EPROM、EEPROM以及快闪存储器(Flashmemory)所组成的集合。

Images