CN117076365A - 一种计算机的数据可传输外设接口控制方法及系统 - Google Patents

一种计算机的数据可传输外设接口控制方法及系统 Download PDF

Info

Publication number
CN117076365A
CN117076365A CN202311324529.4A CN202311324529A CN117076365A CN 117076365 A CN117076365 A CN 117076365A CN 202311324529 A CN202311324529 A CN 202311324529A CN 117076365 A CN117076365 A CN 117076365A
Authority
CN
China
Prior art keywords
computer
fpga
switch
interface
peripheral interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311324529.4A
Other languages
English (en)
Other versions
CN117076365B (zh
Inventor
李霞
张庆豪
李晋
王荣丰
杜鹰
霍旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sunway Technology Co ltd
Original Assignee
Chengdu Sunway Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sunway Technology Co ltd filed Critical Chengdu Sunway Technology Co ltd
Priority to CN202311324529.4A priority Critical patent/CN117076365B/zh
Publication of CN117076365A publication Critical patent/CN117076365A/zh
Application granted granted Critical
Publication of CN117076365B publication Critical patent/CN117076365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及一种计算机的数据可传输外设接口控制方法及系统，其方法包括如下步骤S1,将开关信息存储于FPGA中；S2,开启计算机；S3,利用FPGA对计算机的数据可传输外设接口的使能控制功能进行复位；S4,判断是否需要修改开关信息；若是,则执行S5‑S8;若否,则执行S9‑S10;S5，通过计算机的BIOS修改开关信息，并将修改后的开关信息存储于FPGA中；S6,重启计算机；S7,FPGA根据修改后的开关信息对计算机的数据可传输外设接口进行使能控制；S8,计算机执行开机流程；S9，FPGA根据开关信息对计算机的数据可传输外设接口进行使能控制；S10,计算机进入开机流程；本发明将用户配置信息保存在相对较安全的FPGA内部FLASH中，相较于CPU固件，由于FLASH可刷新的特性，让系统更加安全。

Description

一种计算机的数据可传输外设接口控制方法及系统
技术领域
本发明涉及计算机信息安全技术领域，具体涉及一种计算机的数据可传输外设接口控制方法及系统。
背景技术
当前普通计算机缺乏对数据可传输外设接口的有效控制，例如USB端口、Sata硬盘端口等，U盘等即插即用设备，由于其具有体积小、易携带的特点，在普通计算机上可以很轻易的在不被发现的情况下对保密数据进行拷贝。并且通过网络等窃取用户信息。
现有技术虽然会通过对计算机设置密码等方式以保护计算机中的信息，但是现有技术中计算机的设备开关信息保存在BIOS Flash芯片中，容易被反向译码或刷新Flash固件破解，导致计算机信息的安全性差。并且，对于任何一个具有计算机基础的人都能将计算机设备开关随意开启与关闭，无法达到对数据传输接口的真正的关闭，计算机中的数据安全保护性能低。
发明内容
为了解决现有技术中，计算机的设备开关信息容易被破译，造成计算机中的数据容易被拷贝或盗取等技术问题，本发明提供一种计算机的数据可传输外设接口控制方法及系统一种计算机的数据可传输外设接口控制方法及系统。
本发明解决上述技术问题的技术方案如下：
一种计算机的数据可传输外设接口控制方法，包括如下步骤：
S1,将开关信息存储于FPGA中；
S2,开启计算机；
S3,利用所述FPGA对所述计算机的数据可传输外设接口的使能控制功能进行复位；
S4,判断是否需要修改所述开关信息；若是,则执行S5-S8;若否,则执行S9-S10;
S5，通过所述计算机的BIOS修改所述开关信息，并将修改后的所述开关信息存储于所述FPGA中；
S6,重启所述计算机；
S7,所述FPGA根据修改后的所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
S8,所述计算机执行开机流程；
S9，所述FPGA根据所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
S10,所述计算机进入开机流程。
本发明的有益效果是：通过将开关信息存储于FPGA中，并且通过BIOS修改开关信息，只需要在BIOS设置一次即可完成对数据可传输外设接口的全生命周期控制，操作方便快捷。用户配置信息保存在相对较安全的FPGA内部FLASH中，相较于CPU固件，由于FLASH可刷新的特性，让系统更加安全；与传统的加密方案相比，本发明不需要对相应外设接口增加额外的控制电路和器件，开发成本低。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，将开关信息存储于FPGA中，具体步骤如下：
在所述FPGA的内部存储器中预存所述开关信息。
进一步，利用所述FPGA对所述计算机的数据可传输外设接口的使能控制功能进行复位，具体步骤如下：
利用所述FPGA对开关控制模块进行复位；其中，所述开关控制模块用于控制所述计算机的数据可传输外设接口的开启与关闭。
进一步，利用所述FPGA对开关控制模块进行复位，包括如下步骤：
当所述开关控制模块为使能控制设备开关时，利用所述FPGA通过向所述使能控制设备开关发送高电平复位信号，以复位所述使能控制设备开关；
当所述开关控制模块为复位控制设备开关时，利用所述FPGA通过向所述复位控制设备开关发送高电平复位信号，以复位所述使能控制设备开关。
进一步，通过所述计算机的BIOS修改所述开关信息，并将修改后的所述开关信息存储于所述FPGA中，包括如下步骤：
进入所述计算机的BIOS界面；
通过输入密码获得所述BIOS的操作权限；
通过所述BIOS修改所述开关信息；
擦除所述所述FPGA的内部存储器中所述开关信息；
将修改后的所述开关信息写入所述FPGA的所述内部存储器。
采用上述进一步方案的有益效果是，通过设置用户身份识别功能即增加BIOS设置密码功能，可以完成对计算机操作者身份识别功能，非认证人员不能进行BIOS设置，进一步提高系统安全性。
进一步，所述数据可传输外设接口有多个，多个所述数据可传输外设接口分别为USB接口、网络接口、硬盘接口以及串行计算机扩展总线接口。
进一步，所述开关信息包括多个开关值，多个开关值分别与所述USB接口、所述网络接口、所述硬盘接口以及所述串行计算机扩展总线接口对应；
所述FPGA根据多个所述开关值分别对所述USB接口、所述网络接口、所述硬盘接口以及所述串行计算机扩展总线接口进行使能控制。
采用上述进一步方案的有益效果是，通过多个开关值分别对所述USB接口、所述网络接口、所述硬盘接口以及所述串行计算机扩展总线接口进行使能控制，用户可根据不同场景需求对相应设备端口进行控制，场景适应性高。
为了解决上述技术问题，本发明还提供一种计算机的数据可传输外设接口控制系统，其具体技术方案如下：
一种计算机的数据可传输外设接口控制系统，包括FPGA；
所述FPGA用于，存储开关信息，并对计算机的数据可传输外设接口的使能控制功能进行复位；
在开启计算机后，判断是否需要修改所述开关信息；
如果是，则通过所述计算机的BIOS修改所述开关信息，并将修改后的所述开关信息存储于所述FPGA中，并重启所述计算机；
所述FPGA还用于，在重启所述计算机后，根据修改后的所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
所述计算机执行开机流程；
如果否，则，所述FPGA还用于，根据所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
所述计算机进入开机流程。
附图说明
图1为本发明实施例中一种计算机的数据可传输外设接口控制方法的流程框图；
图2为本发明实施例中FPGA的结构示意图；
图3为本发明实施例中USB2.0的使能控制设备开关的电路结构示意图；
图4为本发明实施例中USB3.0的使能控制设备开关的电路结构示意图；
图5为本发明实施例中复位控制设备开关的电路结构示意图；
图6为FPGA的内部Flash的工作流程图。
具体实施方式
需要注意的是，本发明中：FPGA全称为Field Programmable Gate Array，表示现场可编程门阵列集成电路或现场可编程门阵列集成模块或现场可编程门阵列集成芯片。PHY全称为Physical，表示外部信号接口。PCIE表示计算机总线接口。M.2表示主机接口。Flash表示存储器。
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本实施例提供一种计算机的数据可传输外设接口控制方法，包括如下步骤：
步骤101、上电后，FPGA运行，设备开关赋初值；具体地，将预设的开关信息存储于FPGA中，所述FPGA对计算机的数据可传输外设接口的使能控制功能进行复位；
步骤102、开机，即开启计算机；
步骤103、FPGA读取内部Flash存储的设备开关的值；具体地，FPGA读取存储于FPGA中的开关信息；
步骤104、判断存储值的电平状态；具体地，FPGA将读取的开关信息进判断；
步骤105、若开关信息对应低电平值，则FPGA向开关控制模块发送低电平信号，开关控制模块可用，以开启计算机的数据可传输外设接口；
具体地，当所述开关控制模块为使能控制设备开关时，所述FPGA通过向所述使能控制设备开关发送低电平信号，使能控制设备开关可用，以开启计算机的数据可传输外设接口；
当所述开关控制模块为复位控制设备开关时，FPGA将低电平值取反获得高电平值，所述FPGA通过识别到高电平值后向所述复位控制设备开关发送高电平信号，复位控制设备开关可用，以开启计算机的数据可传输外设接口。
如表1所示，开关信息对应低电平值时，对于USB2.0所有设备即0号 USB2.0、1号USB2.0、2号 USB2.0、3号USB2.0来说，使能控制设备开关是开启状态，以0号USB2.0为例，图3中USB2.0输出使能信号USBHUB_VBUS0_CTL_L、USBHUB_VBUS1_CTL_L、USBHUB_VBUS2_CTL_L、USBHUB_VBUS3_CTL_L由输入使能信号USBHUB_VBUS_CTL_L决定，输入使能信号USBHUB_VBUS_CTL_L默认是低电平；当USBHUB_VBUS0_CTL_L是低电平信号时，图3电源开关为导通状态，USBHUB_VBUS0输出高电平，0号USB2.0座子有电，是开启状态。在表1中，USB3.0所有设备包括0号 USB3.0、1号 USB3.0、2号 USB3.0、3号 USB3.0，如图4所示，所有的USB3.0工作原理与0号USB2.0工作原理一致。
当所述开关控制模块为复位控制设备开关时，其复位控制设备开关具体为PHY芯片。在步骤101已经对复位控制设备开关进行了复位，并且步骤104中Flash存储的是低电平，需要对低电平进行取反来控制PHY_RESET_L，让PHY_RESET_L是高电平，保证PHY芯片正常工作，计算机网络接口是开启状态；控制PCIE设备即算机总线接口使能控制设备的信号M2SLOT_RST_L 、SLOT1_RST_L、SLOT2_RST_L与信号PHY_RESET_L一致，具体地，M.2插槽使能控制、PCIe插槽1使能控制以及PCIe插槽2使能控制均与计算机网络接口控制方式一致，均通过PHY芯片进行使能控制。
步骤106、若开关信息对应高电平值，则则FPGA向开关控制模块发送高电平信号，开关控制模块不可用，以关闭计算机的数据可传输外设接口；
其中，当所述开关控制模块为使能控制设备开关时，所述FPGA通过向所述使能控制设备开关发送高电平复位信号，使能控制设备开关不可用，以关闭计算机的数据可传输外设接口；
当所述开关控制模块为复位控制设备开关时，FPGA将高电平值取反，所述FPGA通过向所述复位控制设备开关发送低电平信号，复位所述使能控制设备开关，使能控制设备开关不可用，以关闭计算机的数据可传输外设接口。
如表1所示，开关信息对应高电平值时，对于USB2.0所有设备即0号 USB2.0、1号USB2.0、2号 USB2.0、3号 USB2.0来说，使能控制设备开关是关闭状态，以0号USB2.0为例，图3中USB2.0输出使能信号USBHUB_VBUS0_CTL_L、USBHUB_VBUS1_CTL_L、USBHUB_VBUS2_CTL_L、USBHUB_VBUS3_CTL_L由输入使能信号USBHUB_VBUS_CTL_L决定，输入使能信号USBHUB_VBUS_CTL_L默认是低电平；当USBHUB_VBUS0_CTL_L是高电平信号时，图3电源开关为关闭状态，USBHUB_VBUS0输出低电平，0号USB2.0座子未通电，0号USB2.0对应的接口处于断开状态。在表1中，USB3.0所有设备包括0号 USB3.0、1号 USB3.0、2号 USB3.0、3号USB3.0，如图4所示，所有的USB3.0工作原理与0号USB2.0工作原理一致。
步骤107、进入BIOS，设备开关值生效。其中，在进入所述计算机的BIOS界面后需要通过输入密码获得所述BIOS的操作权限。
步骤108、判断是否需要修改设备开关状态；
具体地，判断是否需要修改所述开关信息。如果是，则执行步骤110；如果否，则执行步骤109；
步骤109、进入操作系统；使能控制设备开关和/或复位控制设备开关与步骤107保持一致，由步骤103的 Flash中的值控制。
步骤110、BIOS界面修改，信息写入FPGA内部Flash；具体地，在BIOS界面修改开关信息，擦除FPGA的Flash中原有的开关信息，将修改后的开关信息通过FPGA的I2c总线写入Flash的Flash存储器中。
步骤111、重启；重新启动计算机后依次执行步骤112以及步骤103。
步骤112、FPGA运行，设备开关赋初值。即将修改后的开关信息存储于FPGA中，所述FPGA对计算机的数据可传输外设接口的使能控制功能进行复位；
FPGA内部Flaah的工作流程如图6所示，步骤201：开机。步骤202：等待Flash配置，让Flash能够进行正常读写和擦除操作。步骤203：读取flash内部存储的开关信息，供BIOS与操作系统使用；若不需要修改开关信息，Flash工作结束；若需要修改设备开关信息，则执行步骤204。步骤204、擦除Flash上保存的开关信息；步骤205、将BIOS界面上的值作为修改后的开关信息重新写入Flash中，此时，设备开关反映的是上一次的值步骤205：步骤206、重启并返回执行步骤202，直到 Flash工作结束。
在一些实施例中，如图2所示，FPGA具体为FPGA芯片；该FPGA芯片共计100个管脚，每边平均25个管脚，图2中只描述了与本发明相关的管脚，其他功能管脚省略未画出，FPGA设备开关框架图包括，97管脚：M.2插槽复位输出信号M2SLOT_RST_L；91管脚：PHY芯片复位输出信号PHY_RESET_L；19管脚：PCIE1插槽复位输出信号SLOT1_RST_L；20管脚：PCIE2插槽复位输出信号SLOT2_RST_L；67管脚：USB2.0 0控制输入信号USBHUB_VBUS_CTL_L；42管脚：0号USB2.0控制输出信号USBHUB_VBUS0_CTL_L；66管脚：1号USB2.0控制输出信号USBHUB_VBUS1_CTL_L；65管脚：2号USB2.0控制输出信号USBHUB_VBUS2_CTL_L；64管脚：3号USB2.0控制输出信号USBHUB_VBUS3_CTL_L；68管脚：USB3.0 0控制输入信号USB_VBUS_CTL_L；58管脚：0号USB3.0控制输出信号USB_VBUS0_CTL_L；57管脚：1号USB3.0控制输出信号USB_VBUS1_CTL_L；56管脚：2号USB3.0控制输出信号USB_VBUS2_CTL_L；55管脚：3号USB3.0控制输出信号USB_VBUS3_CTL_L。结合现实情况，在大多情况下，PC机是需要键盘与鼠标操作，USB接口需要打开2个开关，所有将图2中的输出信号分别由8个开关控制，使用FPGA内部Flash来存储设备开关的8bit控制值。如果设备开关增多，在Flash增加相应的控制位,FPGA内部Flash中控制值对应表如表1所示。
表1 FPGA内部Flash中控制值对应表
图2中，所述42管脚 USBHUB_VBUS0_CTL_L、所述66管脚 USBHUB_VBUS1_CTL_L、所述65管脚 USBHUB_VBUS2_CTL_L、所述64管脚USBHUB_VBUS3_CTL_L、所述58管脚 USB_VBUS0_CTL_L、所述57管脚 USB_VBUS1_CTL_L、所述56管脚 USB_VBUS2_CTL_L、所述55管脚USB_VBUS3_CTL_L，均通过使能控制方式，控制USB接口的通断；所述97管脚M2SLOT_RST_L 、所述91管脚PHY_RESET_L、所述19管脚SLOT1_RST_L、所述20管脚SLOT2_RST_L均通过复位控制的方式控制计算机网络接口以及硬盘接口的通断。
如图3所示， USB2.0与USB3.0都是使用USB电源开关控制输出。USB2.0工作原理是0号USB2.0使能控制设备开关，1号USB2.0、2号USB2.0、3号USB2.0的工作原理与0号USB2.0工作原理完全一致。USB2.0的使能控制设备开关为使能低电平有效的USB电源开关。其管脚定义为1管脚是0号USB2.0的电源输出信号USBHUB_VBUS0，与外部0号USB2.0座子相连，高电平有效；2管脚是接地信号GND；3管脚是USB2.0的故障标志FLG，连接电源，保持高电平，不报错；4管脚是0号USB2.0的输入使能信号USBHUB_VBUS0_CTL_L，低电平有效，与图2中0号USB2.0 USBHUB_VBUS0_CTL_L信号对应；5管脚是USB2.0的电源输入信号，与电源连接，始终为高电平。4管脚USB2.0的输入使能信号USBHUB_VBUS0_CTL_L为低电平时，为表1中默认状态，电源开关为导通状态，1管脚与5管脚中间导通，1管脚USBHUB_VBUS0输出高电平，即给USBHUB_VBUS0供电，外部0号USB2.0座子通电， 0号USB2.0处于可用状态；4管脚USB2.0的输入使能信号USBHUB_VBUS0_CTL_L为高电平时，使能控制设备开关为截止状态，1管脚与5管脚中间断开，1管脚USBHUB_VBUS0输出低电平，即没有给USBHUB_VBUS0供电，外部0号USB2.0座子断电， 0号USB2.0处于不可用状态。
如图4所示，1号USB3.0、2号USB3.0、3号USB3.0的工作原理与0号USB3.0工作原理完全一致。USB3.0的使能控制设备开关的管脚定义为，1管脚是0号USB3.0的电源输出信号USB_VBUS0，与外部0号USB3.0座子相连，高电平有效；2管脚是接地信号GND；3管脚是USB3.0的故障标志FLG，连接电源，保持高电平，不报错；4管脚是0号USB3.0的输入使能信号USB_VBUS0_CTL_L，低电平有效，即图2中0号USB3.0 USB_VBUS0_CTL_L信号对应；5管脚是USB3.0的电源输入信号，与电源连接，始终为高电平。4管脚USB3.0的输入使能信号USB_VBUS0_CTL_L为低电平时，为表1中默认状态，图4电源开关为导通状态，1管脚与5管脚中间导通，1管脚USB_VBUS0输出高电平，即给USB_VBUS0供电，外部0号USB3.0座子通电，即0号USB3.0处于可用状态；4管脚USB3.0的输入使能信号USB_VBUS0_CTL_L为高电平时，USB3.0的使能控制设备开关为截止状态，1管脚与5管脚中间断开，1管脚USB_VBUS0输出低电平，即没有给USB_VBUS0供电，外部0号USB3.0座子断电， 0号USB3.0处于不可用状态。
如图5所示，复位控制设备开关优选PHY芯片。PHY芯片复位信号PHY_RESET_L为低电平时，PHY芯片处于复位状态，不能正常工作，外接网口不可用；PHY芯片复位信号PHY_RESET_L为高电平时，释放复位完成后，为表1中默认状态，PHY芯片处于正常工作状态，外接网口可用。所述97管脚M2SLOT_RST_L 、所述19管脚SLOT1_RST_L、所述20管脚SLOT2_RST_L工作原理与图5一致。M2SLOT_RST_L 、SLOT1_RST_L、SLOT2_RST_L为PCIE设备控制信号，PCIE设备的控制原理与外接网口控制原理一样，PCIE设备也需要复位，释放复位完成后，才能进行工作。
本发明实施例通过将开关信息存储于FPGA中，并且通过BIOS修改开关信息，只需要在BIOS设置一次即可完成对数据可传输外设接口的全生命周期控制，操作方便快捷。用户配置信息保存在相对较安全的FPGA内部FLASH中，相较于CPU固件，由于FLASH可刷新的特性，让系统更加安全；与传统的加密方案相比，本发明不需要对相应外设接口增加额外的控制电路和器件，开发成本低。通过设置用户身份识别功能即增加BIOS设置密码功能，可以完成对计算机操作者身份识别功能，非认证人员不能进行BIOS设置，进一步提高系统安全性。通过多个开关值分别对所述USB接口、所述网络接口、所述硬盘接口以及所述串行计算机扩展总线接口进行使能控制，用户可根据不同场景需求对相应设备端口进行控制，场景适应性高。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的构思和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种计算机的数据可传输外设接口控制方法，其特征在于，包括如下步骤：
S1,将开关信息存储于FPGA中；
S2,开启计算机；
S3,利用所述FPGA对所述计算机的数据可传输外设接口的使能控制功能进行复位；
S4,判断是否需要修改所述开关信息；若是,则执行S5-S8;若否,则执行S9-S10;
S5，通过所述计算机的BIOS修改所述开关信息，并将修改后的所述开关信息存储于所述FPGA中；
S6,重启所述计算机；
S7,所述FPGA根据修改后的所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
S8,所述计算机执行开机流程；
S9，所述FPGA根据所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
S10,所述计算机进入开机流程。
2.根据权利要求1所述的一种计算机的数据可传输外设接口控制方法，其特征在于，
将开关信息存储于FPGA中，具体步骤如下：
在所述FPGA的内部存储器中预存所述开关信息。
3.根据权利要求2所述的一种计算机的数据可传输外设接口控制方法，其特征在于，
利用所述FPGA对所述计算机的数据可传输外设接口的使能控制功能进行复位，具体步骤如下：
利用所述FPGA对开关控制模块进行复位；其中，所述开关控制模块用于控制所述计算机的数据可传输外设接口的开启与关闭。
4.根据权利要求3所述的一种计算机的数据可传输外设接口控制方法，其特征在于，利用所述FPGA对开关控制模块进行复位，包括如下步骤：
当所述开关控制模块为使能控制设备开关时，利用所述FPGA通过向所述使能控制设备开关发送高电平复位信号，以复位所述使能控制设备开关；
当所述开关控制模块为复位控制设备开关时，利用所述FPGA通过向所述复位控制设备开关发送高电平复位信号，以复位所述使能控制设备开关。
5.根据权利要求4所述的一种计算机的数据可传输外设接口控制方法，其特征在于，通过所述计算机的BIOS修改所述开关信息，并将修改后的所述开关信息存储于所述FPGA中，包括如下步骤：
进入所述计算机的BIOS界面；
通过输入密码获得所述BIOS的操作权限；
通过所述BIOS修改所述开关信息；
擦除所述FPGA的内部存储器中所述开关信息；
将修改后的所述开关信息写入所述FPGA的所述内部存储器。
6.根据权利要求1至5任一项所述的一种计算机的数据可传输外设接口控制方法，其特征在于，所述数据可传输外设接口有多个，多个所述数据可传输外设接口分别为USB接口、网络接口、硬盘接口以及串行计算机扩展总线接口。
7.根据权利要求6所述的一种计算机的数据可传输外设接口控制方法，其特征在于，所述开关信息包括多个开关值，多个开关值分别与所述USB接口、所述网络接口、所述硬盘接口以及所述串行计算机扩展总线接口对应；
所述FPGA根据多个所述开关值分别对所述USB接口、所述网络接口、所述硬盘接口以及所述串行计算机扩展总线接口进行使能控制。
8.一种计算机的数据可传输外设接口控制系统，其特征在于，包括FPGA；
所述FPGA用于，存储开关信息，并对计算机的数据可传输外设接口的使能控制功能进行复位；
在开启计算机后，判断是否需要修改所述开关信息；
如果是，则通过所述计算机的BIOS修改所述开关信息，并将修改后的所述开关信息存储于所述FPGA中，并重启所述计算机；
所述FPGA还用于，在重启所述计算机后，根据修改后的所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
所述计算机执行开机流程；
如果否，则，所述FPGA还用于，根据所述开关信息对所述计算机的数据可传输外设接口进行使能控制；
所述计算机进入开机流程。
CN202311324529.4A 2023-10-13 2023-10-13 一种计算机的数据可传输外设接口控制方法及系统 Active CN117076365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311324529.4A CN117076365B (zh) 2023-10-13 2023-10-13 一种计算机的数据可传输外设接口控制方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311324529.4A CN117076365B (zh) 2023-10-13 2023-10-13 一种计算机的数据可传输外设接口控制方法及系统

Publications (2)

Publication Number Publication Date
CN117076365A true CN117076365A (zh) 2023-11-17
CN117076365B CN117076365B (zh) 2024-01-30

Family

ID=88702775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311324529.4A Active CN117076365B (zh) 2023-10-13 2023-10-13 一种计算机的数据可传输外设接口控制方法及系统

Country Status (1)

Country Link
CN (1) CN117076365B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169442A (zh) * 2011-03-24 2011-08-31 杭州华三通信技术有限公司 使用usb设备进行系统引导的方法、设备、装置及系统
CN102375519A (zh) * 2010-08-06 2012-03-14 董建飞 控制硬盘电源的装置及方法
CN103477296A (zh) * 2011-04-11 2013-12-25 英特尔公司 用于从bios prom配置可编程逻辑器件的装置
CN104318142A (zh) * 2014-10-31 2015-01-28 山东超越数控电子有限公司 一种计算机可信启动方式
CN106354514A (zh) * 2016-09-23 2017-01-25 成都爱斯顿科技有限公司 一种快速引导申威处理器bios的方法
CN107066356A (zh) * 2017-05-17 2017-08-18 郑州云海信息技术有限公司 一种服务器bmc配置数据的存储方法
CN108319465A (zh) * 2018-04-09 2018-07-24 中国科学院微电子研究所 对fpga配置数据进行升级的电路及方法
CN109117638A (zh) * 2018-07-13 2019-01-01 中国电子科技集团公司第三十研究所 一种基于物理切换的高可信安全主板及其控制方法
CN111625875A (zh) * 2020-05-27 2020-09-04 湖南长城银河科技有限公司 一种计算机外设接口关断与恢复的多层次协同控制方法
CN112181873A (zh) * 2020-09-25 2021-01-05 紫光恒越技术有限公司 一种控制芯片上接口工作状态的方法以及装置
CN114741233A (zh) * 2020-12-23 2022-07-12 华为技术有限公司 快速启动方法
CN116028076A (zh) * 2021-10-25 2023-04-28 辉达公司 非易失性存储器存储和接口
CN116802635A (zh) * 2021-01-21 2023-09-22 惠普发展公司，有限责任合伙企业 电子装置bios更新

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375519A (zh) * 2010-08-06 2012-03-14 董建飞 控制硬盘电源的装置及方法
CN102169442A (zh) * 2011-03-24 2011-08-31 杭州华三通信技术有限公司 使用usb设备进行系统引导的方法、设备、装置及系统
CN103477296A (zh) * 2011-04-11 2013-12-25 英特尔公司 用于从bios prom配置可编程逻辑器件的装置
CN104318142A (zh) * 2014-10-31 2015-01-28 山东超越数控电子有限公司 一种计算机可信启动方式
CN106354514A (zh) * 2016-09-23 2017-01-25 成都爱斯顿科技有限公司 一种快速引导申威处理器bios的方法
CN107066356A (zh) * 2017-05-17 2017-08-18 郑州云海信息技术有限公司 一种服务器bmc配置数据的存储方法
CN108319465A (zh) * 2018-04-09 2018-07-24 中国科学院微电子研究所 对fpga配置数据进行升级的电路及方法
CN109117638A (zh) * 2018-07-13 2019-01-01 中国电子科技集团公司第三十研究所 一种基于物理切换的高可信安全主板及其控制方法
CN111625875A (zh) * 2020-05-27 2020-09-04 湖南长城银河科技有限公司 一种计算机外设接口关断与恢复的多层次协同控制方法
CN112181873A (zh) * 2020-09-25 2021-01-05 紫光恒越技术有限公司 一种控制芯片上接口工作状态的方法以及装置
CN114741233A (zh) * 2020-12-23 2022-07-12 华为技术有限公司 快速启动方法
CN116802635A (zh) * 2021-01-21 2023-09-22 惠普发展公司，有限责任合伙企业 电子装置bios更新
CN116028076A (zh) * 2021-10-25 2023-04-28 辉达公司 非易失性存储器存储和接口

Also Published As

Publication number Publication date
CN117076365B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
KR102453780B1 (ko) 액세스 보호 기법을 안전화하기 위한 장치 및 방법
US8918579B2 (en) Storage device and method for selective data compression
US8103845B2 (en) Data storage device using two types of storage medium
TWI451248B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
TW201506674A (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
US8996787B2 (en) Storage device aware of I/O transaction and stored data
CN104346103A (zh) 指令执行方法、存储器控制器与存储器储存装置
TWI454912B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
TWI467379B (zh) 系統運作方法、記憶體控制器與記憶體儲存裝置
US9047176B2 (en) Storage device and method for utilizing unused storage space
US20110022746A1 (en) Method of dispatching and transmitting data streams, memory controller and memory storage apparatus
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
JP4218522B2 (ja) 電子装置、情報処理装置、アダプタ装置及び情報交換システム
US10013172B2 (en) Electronic data storage device with multiple configurable data storage mediums
CN102446137B (zh) 数据写入方法、存储器控制器与存储器储存装置
JP6055047B1 (ja) 不揮発性記憶装置の消去システム、不揮発性記憶装置、外部消去装置および方法
CN102789430B (zh) 存储器储存装置、其存储器控制器与存取方法
TW201245962A (en) Memory storage device, memory controller thereof, and access method thereof
CN117076365B (zh) 一种计算机的数据可传输外设接口控制方法及系统
KR102424293B1 (ko) 스토리지 시스템 및 그것의 보안 쓰기 방지 수행 방법
CN103324581B (zh) 编程存储单元与数据读取方法、存储器控制器与储存装置
KR20150070528A (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI612440B (zh) 具資訊安全防護的資料儲存系統
CN111627491A (zh) 一种基于USB3.0的Flash存储器测试模块及其测试方法
CN105320580A (zh) 具有信息安全防护的数据储存系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant