KR20150070528A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20150070528A
KR20150070528A KR1020130156842A KR20130156842A KR20150070528A KR 20150070528 A KR20150070528 A KR 20150070528A KR 1020130156842 A KR1020130156842 A KR 1020130156842A KR 20130156842 A KR20130156842 A KR 20130156842A KR 20150070528 A KR20150070528 A KR 20150070528A
Authority
KR
South Korea
Prior art keywords
memory interface
memory
controller
memory device
data
Prior art date
Application number
KR1020130156842A
Other languages
English (en)
Inventor
강원경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130156842A priority Critical patent/KR20150070528A/ko
Priority to US14/200,312 priority patent/US20150169235A1/en
Publication of KR20150070528A publication Critical patent/KR20150070528A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 기술은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다. 상기 데이터 저장 장치는, 메모리 장치; 및 상기 메모리 장치와 자신의 메모리 인터페이스 모드를 동일하게 설정하고, 상기 설정된 메모리 인터페이스 모드에 따라서 상기 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 메모리 장치에 설정된 메모리 인터페이스 모드와 자신의 메모리 인터페이스 모드가 미스 매치된 상태일 때 메모리 인터페이스 매칭 동작을 수행하도록 구성된다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, SSD)를 포함한다.
본 발명의 실시 예는 신뢰성이 향상된 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 메모리 장치; 및 상기 메모리 장치와 자신의 메모리 인터페이스 모드를 동일하게 설정하고, 상기 설정된 메모리 인터페이스 모드에 따라서 상기 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 메모리 장치에 설정된 메모리 인터페이스 모드와 자신의 메모리 인터페이스 모드가 미스 매치된 상태일 때 메모리 인터페이스 매칭 동작을 수행하도록 구성된다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 메모리 장치와 컨트롤러 사이의 메모리 인터페이스 모드에 대한 매칭 동작이 필요한지 판단하는 단계; 상기 메모리 인터페이스 모드에 대한 매칭 동작이 필요하다고 판단되는 경우, 상기 컨트롤러가 지원 가능한 메모리 인터페이스 모드들 중 어느 하나를 선택하는 단계; 및 상기 선택된 메모리 인터페이스 모드로 메모리 인터페이스 매칭 테스트를 수행하는 단계를 포함한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 메모리 인터페이스 매칭 동작을 예시적으로 보여주는 순서도이다.
도 3은 도 2의 메모리 인터페이스 매칭 테스트 수행 단계를 상세히 설명하기 위한 순서도이다.
도 4는 도 2의 메모리 인터페이스 매칭 테스트 수행 단계를 상세히 설명하기 위한 또 다른 순서도이다.
도 5는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(120)를 포함할 수 있다.
호스트 장치(110)는 휴대폰, MP3 플레이어, 디지털 카메라, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 전자 장치들을 포함할 수 있다.
데이터 저장 장치(120)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 데이터 저장 장치(120)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(120)는 호스트 장치(110)와 연결되는 호스트 인터페이스(HIF) 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(120)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(120)는 컨트롤러(130)를 포함할 수 있다. 컨트롤러(130)는 데이터 저장 장치(120)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(130)는 데이터 저장 장치(120)의 제반 동작을 제어하기 위해서 컨트롤러(130)의 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트 웨어를 구동하도록 구성될 수 있다.
컨트롤러(130)는 호스트 장치(110)로부터의 요청에 응답하여 메모리 장치(140)를 제어하도록 구성될 수 있다. 예를 들면, 컨트롤러(130)는 메모리 장치(140)로부터 독출된 데이터를 호스트 장치(110)로 제공하도록 구성될 수 있다. 다른 예로서, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 메모리 장치(140)에 저장하도록 구성될 수 있다. 이러한 동작을 위해서, 컨트롤러(130)는 메모리 장치(140)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성될 수 있다.
컨트롤러(130)는 메모리 장치(140)에 대한 제어를 통해서 컨트롤러(130) 자신과 메모리 장치(140) 간의 메모리 인터페이스(MIF) 모드를 설정할 수 있다. 그리고 컨트롤러(130)는 설정된 메모리 인터페이스 모드에 따라서 메모리 장치(140)의 동작을 제어하도록 구성될 수 있다. 여기에서, 메모리 인터페이스 모드는 메모리 장치(140)를 제어하기 위한 명령, 특수 명령, 기능을 제어하기 위한 설정, 제어 시퀀스(sequence), 제어 신호의 타이밍 등을 정의한 것을 의미할 수 있다. 그러한 이유로, 메모리 인터페이스 모드는 메모리 장치(140)의 종류 또는 메모리 장치(140)가 지원하는 인터페이스 모드에 따라서 정해질 수 있다.
예시적으로, 메모리 장치(140)가 낸드(NAND) 플래시 메모리 장치로 구성되는 경우에, 메모리 인터페이스 모드는 오픈 낸드 플래시 인터페이스(open nand flash interface: ONFI) 스펙(specification)에 의해서 정의되는 싱글 데이터 레이트(single data rate, 이하 SDR이라 칭함) 모드, 더블 데이터 레이트(double data rate, 이하 DDR이라 칭함) 모드를 포함할 수 있다. 또한, 메모리 장치(140)가 낸드 플래시 메모리 장치로 구성되는 경우에, 메모리 인터페이스 모드는 특정 제조사의 스펙에 의해서 정의되는 토글(toggle) 모드를 포함할 수 있다. 여기에서, 토글 모드는 데이터 스트로브 신호를 이용한 DDR 모드를 의미할 수 있다.
메모리 장치(140)는 데이터 저장 장치(120)의 저장 매체로서 동작할 수 있다. 메모리 장치(140)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric Random Access Memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic Random Access Memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(Phase Change Random Access Memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(Resistive Random Access Memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
비록 도 1에서는 하나의 메모리 장치(140)로 구성된 데이터 저장 장치(120)가 예시되었지만, 데이터 저장 장치(120)는 복수의 메모리 장치들로 구성될 수 있다. 그러한 경우에, 데이터 저장 장치(120)에 포함된 메모리 장치들은 낸드 플래시 메모리 장치와 위에서 언급된 다양한 형태의 불휘발성 메모리 장치의 조합으로 구성될 수 있다.
메모리 장치(140)는 메모리 셀 어레이(141)와 데이터 읽기/쓰기 블럭(143)을 포함할 수 있다.
메모리 셀 어레이(141)는 메모리 장치(140)의 종류에 따라서 정해지는 형태의 메모리 셀들을 포함할 수 있다.
데이터 읽기/쓰기 블럭(143)은 메모리 장치(140)의 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작하도록 구성될 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(143)은, 메모리 장치(140)의 읽기 동작 시, 메모리 셀 어레이(141)의 메모리 셀들에 저장된 데이터를 독출하기 위한 감지 증폭기로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(143)은, 메모리 장치(140)의 쓰기 동작 시, 외부 장치(예를 들면, 컨트롤러(130))로부터 제공된 데이터를 메모리 셀 어레이(141)의 메모리 셀들에 저장하기 위한 쓰기 드라이버로서 동작할 수 있다. 예시적으로, 외부 장치(예를 들면, 컨트롤러(130))로부터 제공된 데이터는 메모리 셀 어레이(141)의 메모리 셀들에 저장되기 전에, 데이터 읽기/쓰기 블럭(143)의 래치 회로들에 임시 저장될 수 있다.
컨트롤러(130)에 설정된 메모리 인터페이스 모드와 메모리 장치(140)에 설정된 메모리 인터페이스 모드가 미스 매치(missmatch)되는 경우, 데이터 저장 장치(120)는 정상적으로 동작할 수 없다. 즉, 컨트롤러(130)가 메모리 장치(140)에 대한 제어를 시도하더라도 그러한 제어는 메모리 장치(140)가 인식할 수 없는 제어이기 때문에, 메모리 장치(140)는 컨트롤러(130)의 제어에 응답하여 정상적으로 동작하지 않을 것이다.
컨트롤러(130)와 메모리 장치(140) 사이의 메모리 인터페이스 모드의 미스 매치 상태는 메모리 장치(140)가 초기화되었을 때 발생될 수 있다. 메모리 장치(140)는 다양한 경우에 초기화될 수 있다. 예시적으로, 메모리 장치(140)는 데이터 저장 장치(120)가 파워 업(power up) 또는 부트 업(boot up)될 때 초기화될 수 있다. 다른 예로서, 메모리 장치(140)는 파워 드롭(power drop)이 발생되는 경우와 같이 공급 전원이 정상적인 상태에서 비정상적인 상태로 변경된 경우에 초기화될 수 있다.
메모리 인터페이스 모드의 미스 매치 상태를 해결하기 위해서, 컨트롤러(130)는 메모리 인터페이스 매칭 동작을 수행할 수 있다. 메모리 인터페이스 매칭 동작은, 컨트롤러(130)가 지원 가능한 메모리 인터페이스 모드들과 메모리 장치(140)가 지원 가능한 메모리 인터페이스 모드들을 하나씩 순차적으로 비교하는 스캐닝(scanning) 방식을 통해서 수행될 수 있다. 메모리 인터페이스 매칭 동작은 이하의 순서도를 참조하여 상세히 설명될 것이다.
도 2는 본 발명의 실시 예에 따른 메모리 인터페이스 매칭 동작을 예시적으로 보여주는 순서도이다. 도 1 및 도 2를 참조하여, 데이터 저장 장치(120)의 메모리 인터페이스 매칭 동작이 상세히 설명될 것이다.
S110 단계에서, 컨트롤러(130)는 메모리 인터페이스 매칭 동작이 필요한지의 여부를 판단할 수 있다. 예시적으로, 컨트롤러(130)는 전송한 제어에 메모리 장치(140)가 응답하지 않거나, 전송한 제어에 응답하여 메모리 장치(140)가 정상적으로 동작하지 않는 경우에 메모리 인터페이스 모드가 메모리 장치(140)와 미스 매치된 상태라고 판단할 수 있다. 다른 예로서, 메모리 인터페이스 모드의 미스 매치 상태는 메모리 장치(140)가 초기화된 경우에 발생될 수 있기 때문에, 컨트롤러(130)는 메모리 장치(140)의 초기화 기록을 관리하고, 초기화 기록에 근거하여 메모리 인터페이스 모드가 메모리 장치(140)와 미스 매치된 상태라고 판단할 수 있다.
컨트롤러(130)는 메모리 인터페이스 모드가 메모리 장치(140)와 매치된 상태라고 판단하는 경우, 즉, 메모리 인터페이스 매칭 동작이 필요하지 않다고 판단하는 경우, 메모리 인터페이스 매칭 동작을 종료할 것이다. 반면, 컨트롤러(130)는 메모리 인터페이스 모드가 메모리 장치(140)와 미스 매치된 상태라고 판단하는 경우, 즉, 메모리 인터페이스 매칭 동작이 필요하다고 판단되는 경우, S120 내지 S160 단계를 통해 메모리 인터페이스 매칭 동작을 수행할 것이다.
S120 단계에서, 컨트롤러(130)는 지원 가능한 메모리 인터페이스 모드들 중 어느 하나를 선택할 수 있다.
S130 단계에서, 컨트롤러(130)는 선택된 메모리 인터페이스 모드로 메모리 인터페이스 매칭 테스트 동작을 수행할 수 있다. 메모리 인터페이스 테스트 동작은 전송한 제어에 메모리 장치(140)가 정상적으로 응답하는지의 여부를 테스트하는 방식으로 진행될 수 있다. 메모리 인터페이스 테스트 동작은 도 3 및 도 4를 참조하여 상세히 설명될 것이다.
S140 단계에서, 컨트롤러(130)는 메모리 인터페이스 매칭 테스트 동작이 성공하였는지의 여부를 판단할 수 있다. 메모리 인터페이스 매칭 테스트가 성공된 경우, 더 이상의 메모리 인터페이스 매칭 테스트는 필요하지 않기 때문에 절차는 S150 단계로 진행될 것이다. 반면, 메모리 인터페이스 매칭 테스트가 실패된 경우, 다른 메모리 인터페이스 모드로 메모리 인터페이스 매칭 테스트를 수행해야 하기 때문에 절차는 S160 단계로 진행될 것이다.
S150 단계에서, 컨트롤러(130)는 메모리 인터페이스 매칭 테스트가 성공된 메모리 인터페이스로 컨트롤러(130) 자신의 메모리 인터페이스 모드를 설정할 수 있다. 그리고 메모리 인터페이스 모드가 매칭된 이후에, 컨트롤러(130)는 메모리 장치(140)에 대한 제어를 통해서 메모리 인터페이스 모드를 필요에 따라 변경할 수 있다.
S160 단계에서, 컨트롤러(130)는 선택된 메모리 인터페이스 모드를 제외한 다른 메모리 인터페이스 모드를 선택할 수 있다. 즉, 컨트롤러(130)는 메모리 인터페이스 매칭 테스트에 사용된 메모리 인터페이스 모드를 제외한 다른 메모리 인터페이스 모드들 중 어느 하나를 선택할 수 있다. 그리고 메모리 인터페이스 매칭 테스트가 성공될 때까지 S130, S140 및 S160 단계가 반복될 수 있다.
도 3은 도 2의 메모리 인터페이스 매칭 테스트 수행 단계를 상세히 설명하기 위한 순서도이다. 도 1 및 도 3을 참조하여, 도 2의 메모리 인터페이스 매칭 테스트 수행 단계가 상세히 설명될 것이다.
S131_A 단계에서, 컨트롤러(130)는 메모리 장치(140)의 식별 데이터, 즉, ID를 읽기 위한 명령(이하, ID 읽기 명령이라 칭함)을 메모리 장치(140)로 전송할 수 있다. ID 읽기 명령은 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드에 따라서 전송될 수 있다. 즉, ID 읽기 명령은 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드의 ID 읽기 명령 코드, 제어 시퀀스 및 제어 신호의 타이밍 등에 부합되게 전송될 수 있다.
S133_A 단계에서, 메모리 장치(140)는 ID 읽기 명령을 인식한 경우에 ID 데이터를 컨트롤러(130)로 전송할 수 있다. 만약, 메모리 장치(140)의 메모리 인터페이스 모드가 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드와 다른 경우, 메모리 장치(140)는 ID 읽기 명령에 응답하지 않거나, ID 읽기 명령에 적합한 응답을 전송하지 못할 것이다.
S135_A 단계에서, 컨트롤러(130)는 ID 데이터가 정상적으로 전송되었는지 확인할 수 있다. 예시적으로, 메모리 장치(140)가 ID 데이터를 정상적으로 전송한 경우, 컨트롤러(130)는 메모리 인터페이스 매칭 테스트가 성공한 것으로 판단할 것이다. 이러한 경우, 도 2의 S140 단계의 결과는 성공인 것으로 결정될 수 있다. 다른 예로서, 메모리 장치(140)가 ID 데이터를 정상적으로 전송하지 못한 경우, 컨트롤러(130)는 메모리 인터페이스 매칭 테스트가 실패한 것으로 판단할 것이다. 이러한 경우, 도 2의 S140 단계의 결과는 실패인 것으로 결정될 수 있다.
도 4는 도 2의 메모리 인터페이스 매칭 테스트 수행 단계를 상세히 설명하기 위한 또 다른 순서도이다. 도 1 및 도 4를 참조하여, 도 2의 메모리 인터페이스 매칭 테스트 수행 단계가 상세히 설명될 것이다.
S131_B 단계에서, 컨트롤러(130)는 인터페이스 매칭 테스트를 수행하기 위한 데이터(이하, 매칭 테스트 데이터라 칭함)와 매칭 테스트 데이터가 메모리 장치(140)에 저장되도록 제어하기 위한 쓰기 명령(이항, 매칭 테스트 쓰기 명령이라 칭함)을 메모리 장치(140)로 전송할 수 있다. 매칭 테스트 쓰기 명령은 매칭 테스트 데이터가 메모리 장치(140)의 데이터 읽기/쓰기 블럭(143)에 임시 저장되고, 메모리 셀 어레이(141)에는 저장되지 않도록 제어하기 위한 특별한 쓰기 명령일 것이다.
매칭 테스트 쓰기 명령은 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드에 따라서 전송될 수 있다. 즉, 매칭 테스트 쓰기 명령은 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드의 테스트 쓰기 명령 코드, 제어 시퀀스 및 제어 신호의 타이밍 등에 부합되게 전송될 수 있다.
S133_B 단계에서, 메모리 장치(140)는 매칭 테스트 쓰기 명령을 인식한 경우에 매칭 테스트 데이터를 데이터 읽기/쓰기 블럭(143)에 저장할 수 있다. 매칭 테스트 쓰기 명령에 따라서 데이터 읽기/쓰기 블럭(143)에만 매칭 테스트 데이터가 저장되면, 메모리 셀의 오류 등으로 인해서 테스트 데이터가 변질되는 오류 상황은 제거될 수 있다. 만약, 메모리 장치(140)의 메모리 인터페이스 모드가 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드와 다른 경우, 메모리 장치(140)는 매칭 테스트 쓰기 명령에 응답하지 않거나, 매칭 테스트 쓰기 명령에 적합한 쓰기 동작을 수행하지 못할 것이다.
S135_B 단계에서, 컨트롤러(130)는 매칭 테스트 데이터가 독출되도록 제어하기 위한 읽기 명령(이하, 매칭 테스트 읽기 명령이라 칭함)을 메모리 장치(140)로 전송할 수 있다. 매칭 테스트 읽기 명령은 매칭 테스트 데이터를 메모리 셀 어레이(141)가 아닌 데이터 읽기/쓰기 블럭(143)으로부터 독출하기 위한 특별한 읽기 명령일 것이다.
매칭 테스트 읽기 명령은 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드에 따라서 전송될 수 있다. 즉, 매칭 테스트 읽기 명령은 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드의 테스트 읽기 명령 코드, 제어 시퀀스 및 제어 신호의 타이밍 등에 부합되게 전송될 수 있다.
S137_B 단계에서, 메모리 장치(140)는 매칭 테스트 읽기 명령을 인식한 경우에 매칭 테스트 데이터를 컨트롤러(130)로 전송할 수 있다. 만약, 메모리 장치(140)의 메모리 인터페이스 모드가 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드와 다른 경우, 메모리 장치(140)는 매칭 테스트 읽기 명령에 응답하지 않거나, 매칭 테스트 읽기 명령에 적합한 응답을 전송하지 못할 것이다.
S139_B 단계에서, 컨트롤러(130)는 매칭 테스트 데이터가 정상적으로 전송되었는지 확인할 수 있다. 예를 들면, 컨트롤러(130)는 매칭 테스트 쓰기 명령이 전송될 때 전송된 매칭 테스트 데이터(이하, 기대 데이터(expected data)라 칭함)와 메모리 장치(140)로부터 전송된 매칭 테스트 데이터(이하, 전송 데이터라 칭함)를 비교할 수 있다. 그리고 컨트롤러(130)는 기대 데이터와 전송 데이터의 비교 결과에 따라서 매칭 테스트 데이터가 정상적으로 전송되었는지 확인할 수 있다.
예시적으로, 컨트롤러(130)는 기대 데이터와 전송 데이터가 동일한 경우, 컨트롤러(130)는 메모리 인터페이스 매칭 테스트가 성공한 것으로 판단할 것이다. 이러한 경우, 도 2의 S140 단계의 결과는 성공인 것으로 결정될 수 있다. 다른 예로서, 기대 데이터와 전송 데이터가 다른 경우, 컨트롤러(130)는 메모리 인터페이스 매칭 테스트가 실패한 것으로 판단할 것이다. 이러한 경우, 도 2의 S140 단계의 결과는 실패인 것으로 결정될 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 5를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 불휘발성 메모리 장치(1220)를 액세스하도록 구성될 수 있다. 예를 들면, 컨트롤러(1210)는 불휘발성 메모리 장치(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성될 수 있다. 컨트롤러(1210)는 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성될 수 있다.
컨트롤러(1210)는 불휘발성 메모리 장치(1220)에 대한 제어를 통해서 컨트롤러(1210) 자신과 불휘발성 메모리 장치(1220) 간의 메모리 인터페이스 모드를 설정할 수 있다. 컨트롤러(1210)는 컨트롤러(1210) 자신의 메모리 인터페이스 모드와 불휘발성 메모리 장치(1220)에 설정된 메모리 인터페이스 모드가 미스 매치되는 경우, 본 발명의 실시 예에 따른 메모리 인터페이스 매칭 동작을 수행할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 램(1214) 및 에러 정정 코드(ECC) 유닛(1215)과 같은 잘 알려진 구성 요소들을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성될 수 있다. 램(1214)은 마이크로 컨트롤 유닛(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 UFS(Universal Flash Storage) 프로토콜, USB(Universal Serial Bus) 프로토콜, MMC(Multi-Media Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial Advanced Technology Attachment) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial Attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱하도록 구성될 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드, 어드레스, 제어 신호들을 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)와 데이터를 주고 받도록 구성될 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 오류를 검출하도록 구성될 수 있다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성될 수 있다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 용량에 따라서 하나 이상의 불휘발성 메모리 장치들(NVM_1~NVM_k)로 구성될 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어, 메모리 장치로 구성될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등으로 구성될 수 있다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성될 수 있다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성될 수 있다.
SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)에 대한 제어를 통해서 SSD 컨트롤러(2210) 자신과 불휘발성 메모리 장치들(2231~223n) 간의 메모리 인터페이스 모드를 설정할 수 있다. SSD 컨트롤러(2210)는 SSD 컨트롤러(2210) 자신의 메모리 인터페이스 모드와 불휘발성 메모리 장치들(2231~223n)에 설정된 메모리 인터페이스 모드가 미스 매치되는 경우, 본 발명의 실시 예에 따른 메모리 인터페이스 매칭 동작을 수행할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성될 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성될 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성될 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 7을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 마이크로 컨트롤 유닛(2214), 그리고 램(2215)을 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성될 수 있다. 메모리 인터페이스 유닛(2211)은 마이크로 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 마이크로 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성될 수 있다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성될 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.
컨트롤 유닛(2214)는 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성될 수 있다. 컨트롤 유닛(2214)는 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함한다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(120), 도 5에 도시된 데이터 저장 장치(1200) 또는 도 6에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제, 응용 프로그램, 다양한 프로그램 모듈, 프로그램 데이터, 그리고 사용자 데이터 등이 데이터 저장 장치(3300)에 저장된다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제, 응용 프로그램, 다양한 프로그램 모듈과 프로그램들의 구동에 소요되는 프로그램 데이터가 로드된다. 롬(3500)에는 운영 체제가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 사용자 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
140 : 메모리 장치
141 : 메모리 셀 어레이
143 : 데이터 읽기/쓰기 블럭

Claims (20)

  1. 메모리 장치; 및
    상기 메모리 장치와 자신의 메모리 인터페이스 모드를 동일하게 설정하고, 상기 설정된 메모리 인터페이스 모드에 따라서 상기 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 상기 메모리 장치에 설정된 메모리 인터페이스 모드와 자신의 메모리 인터페이스 모드가 미스 매치된 상태일 때 메모리 인터페이스 매칭 동작을 수행하도록 구성된 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 메모리 장치에 설정된 메모리 인터페이스 모드와 자신이 지원 가능한 메모리 인터페이스 모드들을 하나씩 순차적으로 비교하는 상기 메모리 인터페이스 매칭 동작을 수행하도록 구성된 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 자신이 지원 가능한 메모리 인터페이스 모드들 중 어느 하나를 선택하고, 상기 선택된 메모리 인터페이스 모드로 메모리 인터페이스 매칭 테스트를 수행하도록 구성된 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는 상기 메모리 인터페이스 매칭 테스트가 성공된 경우 상기 자신의 메모리 인터페이스 모드를 상기 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드로 재설정하도록 구성된 데이터 저장 장치.
  5. 제3항에 있어서,
    상기 컨트롤러는 상기 메모리 인터페이스 매칭 테스트가 실패된 경우 상기 메모리 인터페이스 매칭 테스트를 재수행하도록 구성된 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 컨트롤러는 상기 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드를 제외한 다른 메모리 인터페이스 모드를 재선택하고, 상기 재선택된 메모리 인터페이스 모드로 상기 메모리 인터페이스 매칭 테스트를 재수행하도록 구성된 데이터 저장 장치.
  7. 제3항에 있어서,
    상기 컨트롤러는 상기 메모리 장치의 ID 데이터를 읽기 위한 명령을 전송하고, 상기 메모리 장치로부터 ID 데이터가 정상적으로 전송되었는지를 확인하는 상기 메모리 인터페이스 매칭 테스트를 수행하도록 구성된 데이터 저장 장치.
  8. 제3항에 있어서,
    상기 컨트롤러는 매칭 테스트 데이터를 저장하도록 상기 메모리 장치의 매칭 테스트 쓰기 동작을 제어하고, 상기 매칭 테스트 데이터를 독출하도록 상기 메모리 장치의 매칭 테스트 읽기 동작을 제어하고, 상기 메모리 장치로부터 상기 매칭 테스트 데이터가 정상적으로 전송되었는지를 확인하는 상기 메모리 인터페이스 매칭 테스트를 수행하도록 구성된 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 컨트롤러는 상기 매칭 테스트 쓰기 동작 시 전송한 매칭 테스트 데이터와 상기 매칭 테스트 읽기 동작 시 전송된 매칭 테스트 데이터의 비교를 통해서 상기 매칭 테스트 데이터의 전송을 확인하도록 구성된 데이터 저장 장치.
  10. 제8항에 있어서,
    상기 메모리 장치는 상기 컨트롤러의 쓰기 제어에 응답하여 상기 매칭 테스트 데이터를 데이터 읽기/쓰기 블럭에 임시 저장하도록 구성된 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 메모리 장치는 상기 컨트롤러의 읽기 제어에 응답하여 상기 데이터 읽기/쓰기 블럭에 임시 저장된 상기 매칭 테스트 데이터를 전송하도록 구성된 데이터 저장 장치.
  12. 제2항에 있어서,
    상기 메모리 장치는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치.
  13. 제12항에 있어서,
    상기 컨트롤러가 지원 가능한 메모리 인터페이스 모드들은 싱글 데이터 레이트 모드, 더블 데이터 레이트 모드, 토글 모드를 포함하는 데이터 저장 장치.
  14. 데이터 저장 장치의 동작 방법에 있어서:
    메모리 장치와 컨트롤러 사이의 메모리 인터페이스 모드에 대한 매칭 동작이 필요한지 판단하는 단계;
    상기 메모리 인터페이스 모드에 대한 매칭 동작이 필요하다고 판단되는 경우, 상기 컨트롤러가 지원 가능한 메모리 인터페이스 모드들 중 어느 하나를 선택하는 단계; 및
    상기 선택된 메모리 인터페이스 모드로 메모리 인터페이스 매칭 테스트를 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 판단하는 단계는,
    상기 컨트롤러의 제어에 상기 메모리 장치가 응답하는지 또는 상기 컨트롤러의 제어에 응답하여 상기 메모리 장치가 정상적으로 동작하는지를 판단하는 단계, 상기 메모리 장치가 초기화되었는지를 판단하는 단계 중 적어도 하나를 포함하는 데이터 저장 장치의 동작 방법.
  16. 제14항에 있어서,
    상기 메모리 인터페이스 매칭 테스트가 성공된 경우, 상기 컨트롤러의 메모리 인터페이스 모드를 상기 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드로 재설정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  17. 제14항에 있어서,
    상기 메모리 인터페이스 매칭 테스트가 실패된 경우, 상기 메모리 인터페이스 매칭 테스트를 위해서 선택된 메모리 인터페이스 모드를 제외한 다른 메모리 인터페이스 모드를 재선택하는 단계를 더 포함하되,
    상기 재선택된 메모리 인터페이스 모드로 상기 메모리 인터페이스 매칭 테스트를 수행하는 단계를 재수행하는 데이터 저장 장치의 동작 방법.
  18. 제14항에 있어서,
    상기 테스트를 수행하는 단계는 상기 메모리 장치의 ID 데이터가 정상적으로 읽혀지는지를 테스트하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  19. 제14항에 있어서,
    상기 테스트를 수행하는 단계는 상기 메모리 장치로부터 전송된 데이터가 기대 데이터와 일치하는지를 테스트하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  20. 제14항에 있어서,
    상기 선택하는 단계는 상기 컨트롤러가 지원 가능한 메모리 인터페이스 모드들로서 싱글 데이터 레이트 모드, 더블 데이터 레이트 모드 및 토글 모드 중 어느 하나를 선택하는 단계를 포함하는 데이터 저장 장치.
KR1020130156842A 2013-12-17 2013-12-17 데이터 저장 장치 및 그것의 동작 방법 KR20150070528A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130156842A KR20150070528A (ko) 2013-12-17 2013-12-17 데이터 저장 장치 및 그것의 동작 방법
US14/200,312 US20150169235A1 (en) 2013-12-17 2014-03-07 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130156842A KR20150070528A (ko) 2013-12-17 2013-12-17 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150070528A true KR20150070528A (ko) 2015-06-25

Family

ID=53368476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156842A KR20150070528A (ko) 2013-12-17 2013-12-17 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US20150169235A1 (ko)
KR (1) KR20150070528A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102791A (ko) * 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
CN108737877B (zh) 2017-04-21 2020-06-02 华为技术有限公司 图像处理的方法、装置和终端设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438670B1 (en) * 1998-10-02 2002-08-20 International Business Machines Corporation Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device
TW493119B (en) * 2001-03-28 2002-07-01 Via Tech Inc Method for automatically identifying the type of memory and motherboard using the same
US8074022B2 (en) * 2006-09-28 2011-12-06 Virident Systems, Inc. Programmable heterogeneous memory controllers for main memory with different memory modules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102791A (ko) * 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법

Also Published As

Publication number Publication date
US20150169235A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
KR102381218B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20160179596A1 (en) Operating method of data storage device
US11157201B2 (en) Memory system and operating method thereof
KR102140297B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US11036493B2 (en) Memory system and operating method thereof
US10096371B2 (en) Data storage device and operating method thereof
KR20150070528A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9837166B2 (en) Data storage device and operating method thereof
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10073637B2 (en) Data storage device based on a descriptor and operating method thereof
KR20160025377A (ko) 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US10203891B2 (en) Data storage device and data processing system
KR20170117776A (ko) 반도체 메모리 장치의 동작 방법
US9966148B1 (en) Data storage device and operating method thereof
US10353611B2 (en) Data storage device and operating method thereof
US20190339868A1 (en) Memory system and operating method thereof
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150082930A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190084488A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180127594A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid