JP2008204935A - 制御ルールがフレキシブルに拡張する機能を有する電池管理システムチップ - Google Patents

Abstract

【課題】電源切断でデータが消失しないＳＲＡＭ及びＳＲＡＭキャッシュが内蔵された電池管理システムチップのアーキテクチャを提供する。
【解決手段】中央処理装置（ＣＰＵ）１１０、ＲＯＭ１２０及びＲＯＭ＿ＲＡＭデコーダ１３０を含む、ＳＲＡＭが内蔵された電池管理チップに、電池管理のアプリケーションプログラムが格納された不揮発性メモリが外付けされており、本体の電源投入またはリセット時に、当該不揮発性メモリの内容が当該ＳＲＡＭに書き込まれるが、本体がシャットダウンする前に、前記ＳＲＡＭの内容が不揮発性メモリに戻され再格納される。前記書き込みと再格納は通信プロトコルに基づいて行われる。電池管理制御ルールが部分的に更新される際に、断電することなく、また電池モジュールに対して再加工することなく、ＳＲＡＭに直接書き込むことができる。また、電池管理チップはさらに電池保護ＩＣ（集積回路）を選択的に含むことができる。
【選択図】図１

Description

本発明は、電池管理チップのアーキテクチャに関し、特に電池自身または複数の電池を直列に接続し、電池の動作電圧範囲がフラッシュメモリの動作電圧を超えるようにする、ＳＲＡＭキャッシュが内蔵された電池管理チップのアーキテクチャに関する。

ポータブルデバイスの電源は主に電池から供給されるが、ポータブルデバイスの容積が限られているため、電池の蓄電量が相当制限されることになる。そのため、ポータブルデバイスの電力消費率は、従来から設計者によって注目され続けてきた。また、現在では電池の効率を向上させるために、先進的なポータブルデバイスにおいて「電池管理」チップシステムが適用されている。電池管理システムチップは、電池（例えば、リチウム電池）の容量、動作温度、充放電状態、充放電累計回数などの重要なパラメータデータ及び関連の検出プログラムを制御するものである。また、知能型電池管理システムチップはさらに使用環境及び動作条件に応じて関連パラメータを更新する能力を有する。

一般では、電池管理システムチップは、中央処理装置（ＣＰＵ）、ＲＯＭ、ＲＡＭを有するマイクロプロセッサ、及び電池保護集積回路モジュールを含む。その中で、ＲＯＭには関連のスタートアッププログラムが格納されているほか、さらに電池容量、動作温度、充放電状態、電池の余剰電力量、充電終了、充放電累計回数など検出プログラムが含まれており、中央処理装置によって実行される。検出結果は電池管理システムチップ内のＲＡＭに格納される。しかしながら、電池は一定の時間使用されると、中に含まれている化学物質の劣化によって、検出された電池の余剰電力量及び充電飽和値などのデータを信頼できなくなってしまう。学習プログラム（Ｌｅａｒｎｉｎｇ Ｐｒｏｇｒａｍ）を含む知能型電池管理システムのチップシステムに対応して、データの書き込みや削除を行えないＲＯＭでは明らかに重要な役割を担うのに不足である。そこで、データ内容を少なくとも１０年間保存し、電力を消費することのないフラッシュメモリを具備して、電池管理プログラム、学習プログラム及び電池パラメータを格納することが一番よい選択であると考えられる。従って、知能型電池管理システムのチップシステムと呼ばれるものには必ず、電池管理プログラム及び学習プログラムを記録するための不揮発性メモリが外付けまたは内蔵され、これによって関連パラメータとプログラムが更新可能となり、しかも電源の切断で消えないという機能が実現される。

しかし、半導体製造技術が急速に発展しているため、６０ナノプロセスまたはさらに小型化の素子がすでに流行の技術となっており、フラッシュメモリの製造に関しても例外ではない。単一のフラッシュメモリセルはトランジスタよりサイズがやや大きいが、製造技術もディープサブミクロン（Ｄｅｅｐ Ｓｕｂｍｉｃｒｏｎ，ＤＳＭ）からナノプロセスに突入し、低動作電圧を求める傾向は変わらない。一方、電池に関しては、ユーザのポータブル電子デバイスが電池の使用時間が短すぎて、しかも交流電流によるサポートが必要であるという困った状態から抜け出すために、複数の電池による直列接続の方向に突き進んでいる。その結果、電池管理チップの構成が相対的に高い動作電圧範囲となる。典型的な動作電圧範囲は約７．５Ｖ〜４０Ｖである。一般的には、電池管理チップのアーキテクチャ設計が３０Ｖ〜４０Ｖの時に最も多数の状況に適応でき、単一化された電池管理チップの設計は他の状況に応じて再設計する必要がないため、設計作業のスケジュールを短縮できる。しかしながら、上述の範囲は明らかに市販のフラッシュメモリが耐えうる動作電圧範囲ではない。

これに鑑みて、上述の課題を解決するために、新しい電池管理システムチップのアーキテクチャが求められている。本発明は、外部の不揮発性メモリと組み合わせることによってＳＲＡＭの内容が電源切断でデータ消失しないという目的を達成できる、ＳＲＡＭ及びＳＲＡＭキャッシュが内蔵された電池管理システムチップのアーキテクチャを提供する。

本発明は、電池管理システム、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が内蔵された電池管理チップを提供することを目的とする。また、当該電池管理チップには、中央処理装置（ＣＰＵ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）及びＲＯＭ−ＲＡＭデコーダが含まれているが、フラッシュメモリは含まれていない。電池管理のアプリケーションプログラムを格納する不揮発性メモリは電池管理チップに外付けされ、本体が起動またはリセットする際、当該不揮発性メモリの内容が当該ＳＲＡＭに書き込まれ、また、本体がシャットダウンする前に上述したＳＲＡＭの内容が不揮発性メモリに戻され再格納される。上記の書き込みや再格納は通信プロトコルに基づいて行われる。上記本体は、電池管理チップと電池とを含む。

上述のＳＲＡＭは、キャッシュＲＡＭ、汎用ＲＡＭ及びデータＲＡＭを含む。キャッシュＲＡＭ、汎用ＲＡＭはいずれも電池管理のアプリケーションプログラムのプログラムコードを格納するものである。また、データＲＡＭは電池管理のアプリケーションプログラムのデータコードを格納する。

不揮発性メモリは、フラッシュメモリ、ソフトディスク、ハードディスク及び光磁気ディスクのいずれでもよい。

また、電池管理システムはさらに、電池の過充電や過放電を防止するために、当該電池管理チップの内部または外部に製作され、電気的に接続された電池保護ＩＣ（集積回路）を有する。

以下の詳細な説明に図面を組み合わせることによって、本発明の多くの優れた点を容易に理解することができる。

本発明は、電池管理チップの新しい構成を提供する。この構成では、電池管理チップにキャッシュＳＲＡＭが内蔵されており、フラッシュメモリは含まれていないが、同時にフラッシュメモリのすべての長所を持っている。

図１に示す本発明の好ましい実施例に基づいて設計された構成を参照する。電池管理チップ１００に内蔵された内容は、中央処理装置（ＣＰＵ）１１０、ＤＡＴＡ ＲＡＭ１１５、ＲＯＭ１２０、ＲＯＭ＿ＲＡＭデコーダ１３０、キャッシュＲＡＭ１４０、汎用ＲＡＭ１５０を含む。上記のＤａｔａ ＲＡＭ１１５、汎用ＲＡＭ１５０及びキャッシュＲＡＭ１４０はいずれもＳＲＡＭ型である。ＳＲＡＭはＤＲＡＭと比較してより省電力であり、また、ＳＲＡＭ素子の耐えうる動作電圧もより高い。

上述した素子には特殊な耐高圧素子が含まれていないため、本発明の構成によれば、電池管理チップ１００は一般のロジックプロセスで製造することができる。

その中で、ＣＰＵ１１０は、第一バス１１２によってＤａｔａ ＲＡＭ１１５に含まれたデータコード（ｄａｔａ ｃｏｄｅ）にアクセスし、第二バス１２２によってＲＯＭ＿ＲＡＭデコーダ１３０経由でＲＯＭ１２０、汎用ＲＡＭ１５０及びキャッシュＲＡＭ１４０内のコマンドコード（ｃｏｍｍａｎｄ ｃｏｄｅ）にアクセスする。第一バス１１２はデータバス及びアドレスバスを含み、第二バス１２２はコマンドバス及びアドレスバスを含む。電池の過充電または過放電を防止するための電池保護集積回路（ＩＣ）１６０もロジックプロセスで製造することができる。従って、上述した電池管理チップ１００内部素子は電池保護ＩＣ１６０を含むこともできる。当然ながら、電池保護ＩＣを他のチップとし、電池管理チップ１００に電気的に接続されるようにしてもよい。

汎用ＲＡＭ１５０及びキャッシュＲＡＭ１４０の二つを、電池管理チップ１００に外付けされた不揮発性メモリ２００と組み合わせることによって、フラッシュメモリを模擬してプログラムコマンドコードを格納することができ、アクセスの機能を有する。また、コマンドを格納するＲＡＭを汎用ＲＡＭ１５０とキャッシュＲＡＭ１４０とに別々にすることによって、省電力を実現できる。また、出入りが頻繁または最近アクセスしたコマンドをキャッシュＲＡＭ１４０に、あまりアクセスされないコマンドを汎用ＲＡＭ１５０に格納することで、ＲＡＭ全体が常に動作可能な状態になることはないため、省電力を実現することができる。

次に、本発明の操作方法を説明する。

まず、電池管理チップ１００は、外付けの不揮発性メモリ２００と電気的に接続される。ここでいう不揮発性メモリ２００には、電池管理プログラム、学習プログラム及び関連のパラメータが含まれている。不揮発性メモリ２００は、ＵＳＢメモリ、ＵＳＢインタフェースで電池管理チップ１００を含む本体（図示せず）に接続され、ＵＳＢデータインタフェースの伝送方式で電池管理チップ１００と接続するフラッシュメモリカードから選択することができる。また、本体自身のハードディスク、ソフトディスクまたは光磁気ディスクであってもよく、ＡＴＡ、ＩＤＥ、ＳＡＴＡ、ＳＣＳＩまたはＵＳＢデータ伝送インタフェースにより電池管理チップ１００に接続される。また、無線通信プロトコルで本体と電池管理チップ１００に接続されてもよい。さらに、他のフラッシュメモリチップであってもよい。前記本体は、ノートパソコン、ハンドヘルド、ＰＤＡ、ハンドヘルドのＭＰ３またはＭＰ４プレーヤ、またはデジタルカメラなどのポータブル電子デバイスを意味する。

ＲＯＭ１２０にはプログラムコードが含まれている。当該プログラムコードには不揮発性メモリ２００と当該電池管理チップ１００のデータ伝送の通信プロトコルが含まれている。従って、本体の電源投入時またはリセット時に、ＣＰＵ１１０はＲＯＭ１２０内のプログラムコードを実行し、通信プロトコルを利用して不揮発性メモリ２００内のコマンドコードをキャッシュＲＡＭ１４０及び汎用ＲＡＭ１５０に書き込み、そしてデータコードはＤＡＴＡ ＲＡＭ１１５に記憶される。不揮発性メモリ２００には、電池管理プログラム、学習プログラムなどのコマンドコード及び関連パラメータのデータコードが含まれている。関連パラメータは、劣化要素、メーカーのシリアルナンバー情報、現在の電池容量／最大容量、放電終止電圧（ＥＤＶ，Ｅｎｄ ｏｆ Ｄｉｓｃｈａｒｇｅ Ｖｏｌｔａｇｅ）、過充電検出レベル（ｏｖｅｒｃｈａｒｇｉｎｇ ｄｅｔｅｃｔｉｖｅ ｌｅｖｅｌ）、過放電検出レベル（ｄｉｓｃｈａｒｇｉｎｇ ｄｅｔｅｃｔｉｖｅ ｌｅｖｅｌ）のいずれか一つ、一部または全部を含んでもよい。キャッシュＲＡＭ１４０及び汎用ＲＡＭ１５０には、プログラムコードが含まれているため、当該電池管理チップ１００がフラッシュメモリを含む電池管理チップ１００と同様になる。ＣＰＵがコマンドコードを読み込む際、キャッシュＲＡＭ１４０及び汎用ＲＡＭ１５０のコマンドとＲＯＭ１２０に含まれたコマンドに対して、ＲＯＭ＿ＲＡＭデコーダ１３０による復号が行われる。電池管理チップはキャッシュＲＡＭ１４０及び汎用ＲＡＭのプログラムを通して、電池電力量の監視、余剰電力量の計量及び管理を実行する。

本体の電源が切断された時、本体電池の余剰電力量はまず、ＣＰＵがＲＯＭ内のプログラムまたはサブプログラムコマンドを実行し、キャッシュＲＡＭ１４０と汎用ＲＡＭ１５０の内容とＤＡＴＡ ＲＡＭ１１５のデータコードを不揮発性メモリ２００に戻して再格納する。このように、電源が完全に切断された場合でも、電池管理チップにて最近更新されたパラメータと学習プログラムが消失することはない。

ポータブル電子デバイスの電池の余剰電力量について、シャットダウンする前にキャッシュＲＡＭ１４０及び汎用ＲＡＭ１５０の内容を外付けされた不揮発性メモリ２００に無事に戻して再格納できるだけの電力量を確保するために、ポータブル電子デバイスの電池は、選択的に例えば１０％の電池容量の電力量を予備電力量として確保し、電池容量の残りの電力量を１００％と記載するようにしてもよい。また、ポータブル電子デバイスのユーザが電池の電力量を過度に消耗し、再格納の動作を行うための電池の余剰電力量が不足することを防止するために、当該予備電池を優先的に飽和状態に充電するようにしてもよい。

このように、本発明は以下の優れた点を有する。
１．電池管理チップには、フラッシュメモリの代りに耐高圧のＳＲＡＭが含まれており、フラッシュメモリのチップにおける長所はそのまま残されるが、フラッシュメモリが高圧に弱いという問題が解決されるため、動作電圧の範囲を考慮する必要がなくなり、電池管理チップの開発スケジュールを短縮できる。
２．断電することなく、また電池モジュールに対して再加工することなく、ＳＲＡＭにおいて、動的に電池管理制御ルールを更新できる。
３．キャッシュＲＡＭの存在がデータを読み取る速度を向上させることができ、より省電力である。
４．特殊な高圧プロセスの制限を考慮する必要がなく、電池管理チップに内蔵されたＳＲＡＭを一般のロジックプロセスで製造することができるため、特殊プロセスによるサポートに依存することはない。
５．不揮発性メモリ自身が外付けであるため、電池管理チップのファームウェアの更新、またはクライアントからのファームウェアのカスタマイズに関する要求をより容易に実現できる。
６．電池保護ＩＣを電池管理チップ内に取り付けることもできる。

以上、本発明の好ましい実施例を説明したが、本発明の精神及び発明の実体が上述の実施例によって限定されることはない。従って、本発明の精神及び範囲内で行われた修正はすべて以下の「請求の範囲」に含まれるべきである。

本発明に係る電池管理システムチップの回路ブロック図

符号の説明

１００ 電池管理チップ
１１０ ＣＰＵ
１１５ Ｄａｔａ ＲＡＭ
１２０ ＲＯＭ
１３０ ＲＯＭ＿ＲＡＭデコーダ
１４０ キャッシュＲＡＭ
１５０ 汎用ＲＡＭ
１１２ 第一バス
１２２ 第二バス
１６０ 電池保護ＩＣ
２００ 不揮発性メモリ

Claims (5)

1. ＳＲＡＭと中央処理装置（ＣＰＵ）とＲＯＭとが内蔵された電池管理チップと、
   電池管理アプリケーションプログラムが記憶され、電池管理チップが内部にフラッシュメモリを含むと同様に内容を変更できるように、当該電池管理アプリケーションプログラムは、電池管理システムと電池とを含む本体の電源投入またはリセット時に、通信プロトコルにより、不揮発性メモリのプログラムと、劣化要素、メーカーのシリアルナンバー情報、電池容量／最大容量、放電終止電圧、過充電検出電圧及び過放電検出電圧からなるグループの一部または全部から選択される電池関連パラメータとを、当該電池管理チップのＳＲＡＭに書き込み、本体がシャットダウンする時に、当該通信プロトコルにより、当該ＳＲＡＭの内容を当該不揮発性メモリに戻して再格納する、外付け型不揮発性メモリと、
   を有する電池管理システム。
2. 断電することなく、また電池モジュールに対して再加工することなく、ＳＲＡＭにおいて、動的に電池管理制御ルールを更新でき、前記ＳＲＡＭは汎用ＲＡＭ、キャッシュＲＡＭ及びデータＲＡＭを含む、ことを特徴とする請求項１記載の電池管理システム。
3. 前記キャッシュＲＡＭ及び汎用ＲＡＭは、電池管理アプリケーションプログラムのプログラムコードを格納するためのものであり、前記データＲＡＭは、電池管理アプリケーションプログラムのデータコードを格納するためのものであり、当該データコードは前記電池関連パラメータである、ことを特徴とする請求項２記載の電池管理システム。
4. 前記ＣＰＵは当該ＲＯＭ内に格納された、当該通信プロトコルを含むコマンドコードを実行し、当該通信プロトコルに基づいて、当該不揮発性メモリから当該電池管理アプリケーションプログラムを読み取って当該ＳＲＡＭに格納することによって、当該ＣＰＵは電池管理アプリケーションプログラムを実行し、電池を管理する、ことを特徴とする請求項１記載の電池管理システム。
5. ＲＯＭ＿ＲＡＭデコーダをさらに含み、
   前記電池管理アプリケーションプログラムのプログラムコードは、当該ＲＯＭ＿ＲＡＭデコーダに復号されてから、当該ＣＰＵに実行される、ことを特徴とする請求項１記載の電池管理システム。

Images