CN114895847A - 非易失性存储器、存储装置及非易失性存储器的操作方法 - Google Patents

非易失性存储器、存储装置及非易失性存储器的操作方法 Download PDF

Info

Publication number
CN114895847A
CN114895847A CN202210472876.0A CN202210472876A CN114895847A CN 114895847 A CN114895847 A CN 114895847A CN 202210472876 A CN202210472876 A CN 202210472876A CN 114895847 A CN114895847 A CN 114895847A
Authority
CN
China
Prior art keywords
memory
data
random access
static random
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210472876.0A
Other languages
English (en)
Inventor
胡健辉
汤强
王礼维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210472876.0A priority Critical patent/CN114895847A/zh
Publication of CN114895847A publication Critical patent/CN114895847A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请提供了一种非易失性存储器、存储装置及非易失性存储器的操作方法，所述非易失性存储器包括：片上集成于所述非易失性存储器内的静态随机存储器，用于保存编程程序运行时的数据；非易失性的第一存储区；以及控制器，与所述第一存储区和所述静态随机存储器耦接，并被配置为：在编程程序运行的情况下将接收的所述数据写入所述静态随机存储器，以及在发生电力异常事件的情况下将所述静态随机存储器保存的所述数据写入所述第一存储区。

Description

非易失性存储器、存储装置及非易失性存储器的操作方法
本申请是针对申请日为2020年10月12日，申请号为202011083896.6，发明名称为“存储装置以及数据操作方法”的专利的分案申请。
技术领域
本公开涉及半导体技术领域，尤其涉及一种存储装置以及数据操作方法。
背景技术
在企业固态存储设备中，系统使用超级电容或备用电池，以防止突然断电事件造成数据丢失。随着系统进行数据缓存时，所需缓存的数据量越来越多，防止数据丢失的成本也越来越高。
然而，现有技术下的存储装置，当有电力异常事件发生时，该存储装置内的编程程序运行时所保存的数据很容易丢失，之后，当存储装置上电复位后，往往会因为数据的丢失而无法继续进行编程程序。
发明内容
本公开提供了一种存储装置，所述存储装置包括第一存储器以及第二存储器，其中：
所述第一存储器设置于所述第二存储器内，用以保存编程程序运行时的数据，且所述第一存储器具有比所述第二存储器更快的写入速度；
所述第二存储器具有特殊存储区，所述特殊存储区用以在电力异常事件发生时，保存所述编程程序运行时写入所述第一存储器的数据，且所述第二存储器为非易失性存储器；
所述第二存储器还具有控制器，所述控制器用以在所述编程程序运行时，将接收的数据快取写入所述第一存储器；在检测到所述存储装置发生所述电力异常事件时，将所述数据写入所述特殊存储区。
进一步优选的，所述控制器还用于在检测到所述存储装置进行上电复位时，将所述特殊存储区保存的所述数据写回所述第一存储器。
进一步优选的，所述第一存储器为静态随机存储器，所述第二存储器为NAND闪存。
进一步优选的，所述数据包括编程程序的编程地址。
进一步优选的，所述控制器还用于在检测到所述存储装置发生所述电力异常事件时，根据特殊控制指令暂停所述编程程序，并保存所述编程地址。
进一步优选的，所述第二存储器还具有一般存储区，在所述控制器将接收的数据快取写入所述第一存储器后，所述控制器还用以将所述数据写入所述一般存储区。
进一步优选的，所述一般存储区用以进行多位存储，所述特殊存储区为单级存储单元组成的存储区。
进一步优选的，在将所述特殊存储区保存的所述数据写回所述第一存储器时，所述控制器还用于查找所述特殊存储区中用以存储所述数据的最后一页，并将所述最后一页上的所述数据写回所述第一存储器。
进一步优选的，所述控制器还用于在所述上电复位完成后，根据写回所述第一存储器的数据恢复运行所述编程程序。
进一步优选的，所述存储装置还包括外部控制器，具有第一接口以及第二接口，所述外部控制器通过所述第二接口与外部主机电连接，且通过所述第一接口与所述第二存储器电连接，所述外部控制器用以在所述编程程序运行时，对所述编程程序进行数据纠正。
进一步优选的，所述存储装置还包括储电电容，用以在发生所述电力异常事件时，对所述存储装置进行紧急供电。
另一方面，本公开还提供了一种数据操作方法，应用于存储装置，所述存储装置包括第一存储器以及第二存储器，且所述第二存储器为非易失性存储器，所述第一存储器具有比所述第二存储器更快的写入速度，所述数据操作方法包括：
一般写入步骤，将编程程序运行时接收的数据快取写入所述第一存储器；
第一检测步骤，检测到所述存储装置电力异常；
断电写入步骤，将所述编程程序运行时保存在所述第一存储器的数据写入所述第二存储器的特殊存储区。
进一步优选的，在所述断电写入步骤之后，还包括：
第二检测步骤，检测到所述存储装置开始上电复位；
复电写入步骤，将所述特殊存储区保存的所述数据写回所述第一存储器。
进一步优选的，所述第一存储器为静态随机存储器，所述第二存储器为NAND闪存。
进一步优选的，在所述第一检测步骤之后，还包括：
接收步骤，接收特殊控制指令；
暂停步骤，根据特殊控制指令暂停所述编程程序；
保存步骤，保存所述编程程序的编程地址至所述特殊存储区。
进一步优选的，所述复电写入步骤具体包括：
查找步骤，查找所述特殊存储区中用以存储所述数据的最后一页；
写入步骤，将所述最后一页上的所述数据写回所述第一存储器。
进一步优选的，在所述复电写入步骤之后，还包括：
恢复步骤，根据写回所述第一存储器的数据恢复运行所述编程程序。
进一步优选的，所述第二存储器还具有一般存储区，在所述一般写入步骤之后，还包括：
写入一般存储区步骤，将所述数据写入所述一般存储区。
本公开的实施方式具有以下益效果的一个或多个：本公开提供的一种存储装置，包括第一存储器以及第二存储器，其中，第一存储器设置于第二存储器内，且第一存储器具有比第二存储器更快的写入速度；第二存储器具有特殊存储区，且第二存储器为非易失性存储器；第二存储器还具有控制器，控制器用以在编程程序运行时，将接收的数据快取写入第一存储器，在检测到存储装置发生电力异常事件时，将数据写入特殊存储区，从而当存储装置发生电力异常事件时，该存储装置内编程程序运行时保存的数据会被保存至非易失性的存储区，当存储装置完成上电复位后，该存储装置内的编程程序可以继续进行。
附图说明
为了更清楚地说明本公开的技术方案，下面将对根据本公开而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本公开一实施例所提供的非易失性存储器的结构示意图。
图2是根据本公开一实施例所提供的存储装置的结构示意图。
图3是根据本公开一实施例所提供的数据操作方法的第一流程示意图。
图4是根据本公开一实施例所提供的数据操作方法的第二流程示意图。
图5是根据本公开一实施例所提供的数据操作方法的第三流程示意图。
具体实施方式
下面将结合本公开的实施例中的附图，对本公开的实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开针对现有技术下的存储装置，当发生电力异常事件时，编程程序运行时保存的数据容易丢失的问题，根据本公开一实施例用以解决该问题。
请参阅图1和图2，图1是根据本公开一实施例所提供的非易失性存储器120(后续称为第二存储器120)的结构示意图，图2涉及本公开一实施例所提供的存储装置100的结构示意图，存储装置100包括非易失性存储器120(即第二存储器120)，从图1可知根据本公开一实施例的非易失性存储器120(即第二存储器120)各组成部分，以及各组成部分的相对位置关系。
如图1所示，该存储装置100包括第一存储器110(即静态随机存储器)以及第二存储器120(即非易失性存储器)，其中：
第一存储器110设置于第二存储器120内，用以保存编程程序运行时的数据，且第一存储器110具有比第二存储器120更快的写入速度；
第二存储器120具有特殊存储区121(即非易失性的第一存储区)，特殊存储区121用以在电力异常事件发生时，保存编程程序运行时写入第一存储器110的数据，且第二存储器120为非易失性存储器；
第二存储器120还具有控制器122，控制器122用以在编程程序运行时，将接收的数据快取写入第一存储器110；在检测到存储装置100发生电力异常事件时，将数据写入特殊存储区121。
具体地，控制器122还用以在检测到存储装置100进行上电复位时，将特殊存储区121保存的数据写回第一存储器110。
具体地，第一存储器110是通过片上集成的方式设置于第二存储器120的裸片内，通过片上集成的方式使第一存储器110与第二存储器120电连接，可以有效地减小存储装置100的体积。
进一步地，因为第二存储器120的特殊存储区121是用于在存储装置100发生电力异常事件时，保存编程程序运行时写入第一存储器110中的数据，以供后续上电复位完成后，存储装置100可以取出这些数据，并继续运行编程程序，所以，第二存储器120应为非易失性存储器，即，在发生电力异常事件时，保存的数据不会丢失的存储器。譬如，第二存储器120可以为NAND闪存，即NAND Flash。又因为，第一存储器110具有比第二存储器120更快的写入速度，以使编程程序可以更快地运行，该第一存储器110可以为静态随机存储器，即SRAM(Static Random-Access Memory)。
进一步地，编程程序运行时的数据包括编程程序的编程地址，在检测到存储装置100发生电力异常事件时，控制器122会根据特殊控制指令暂停编程程序，并保存编程地址。之后，当存储装置100完成上电复位后，控制器122会根据写回第一存储器110的数据(其中包括编程地址)恢复运行编程程序。
具体地，控制器122是通过查找特殊存储区121中用以存储数据的最后一页，将最后一页上的数据写回第一存储器110，以将特殊存储区121保存的数据写回第一存储器110。
请参阅图2，图2是根据本公开一实施例所提供的存储装置100的结构示意图，从图2可知根据本公开一实施例的各组成部分，以及各组成部分的相对位置关系。
如图2所示，该第二存储器120还具有一般存储区123(即第二存储区)，在控制器122将接收的数据快取写入第一存储器110后，控制器122会再将数据写入一般存储区123。
具体地，一般存储区123用以进行多位存储，即，一般存储区123上的每个存储单元可以存储多比特(bit)数据，具体可以包括且不限于MLC(Multi-Level Cell，多级存储单元)、TLC(Trinary-Level Cell，三级存储单元)、QLC(Quad-Level Cell，四级存储单元)等，以TLC为例，一个存储单元可以存储3bit数据，每个存储单元可以具有8种不同的存储状态。而特殊存储区121为单级存储单元组成的存储区，即SLC(Single-Level Cell，单级存储单元)，特殊存储区121上的每个存储单元只可存储1bit数据，每个存储单元可以具有2种不同的存储状态。
请继续参阅图2，该存储装置100还包括外部控制器130以及储电电容140，其中：
外部控制器130具有第二接口131以及第一接口132，外部控制器130通过第二接口131与外部主机200电连接，且通过第一接口132与第二存储器120电连接，外部控制器130用以在编程程序运行时，对编程程序进行数据纠正；
储电电容140用以在发生电力异常事件时，对存储装置100进行紧急供电，进一步地，该储电电容140可以为电化学电容(Electrochemical Capacitors)，电化学电容是一种介于传统电容器与电池之间、具有特殊性能的电源，其突出优点是功率密度高、充放电时间短、循环寿命长以及工作温度范围宽。
本公开一实施方式中，存储装置100包括第一存储器110以及第二存储器120，其中，第一存储器110设置于第二存储器120内，且第一存储器110具有比第二存储器120更快的写入速度；第二存储器120具有特殊存储区121，且第二存储器120为非易失性存储器；第二存储器120还具有控制器122，控制器122用以在编程程序运行时，将接收的数据快取写入第一存储器110，在检测到存储装置100发生电力异常事件时，将数据写入特殊存储区121，从而当存储装置100发生电力异常事件时，该存储装置100内编程程序运行时保存的数据会被保存至非易失性的存储区，当存储装置100完成上电复位后，该存储装置100内的编程程序可以继续进行。
请参阅图3，图3是根据本公开一实施例所提供的数据操作方法的第一流程示意图，该数据操作方法应用于存储装置100，存储装置100包括第一存储器110以及第二存储器120，且第二存储器120为非易失性存储器，第一存储器110具有比第二存储器120更快的写入速度，该数据操作方法的具体流程可以如下：
一般写入步骤S101：将编程程序运行时接收的数据快取写入第一存储器；
第一检测步骤S102：检测到存储装置电力异常；
断电写入步骤S103：将编程程序运行时保存在第一存储器的数据写入第二存储器的特殊存储区。
进一步地，请参阅图4，图4是根据本公开一实施例所提供的数据操作方法的第二流程示意图，如图4所示，在断电写入步骤S103之后，还包括：
第二检测步骤S104：检测到存储装置开始上电复位；
复电写入步骤S105：将特殊存储区保存的数据写回第一存储器。
容易理解的是，因为在存储装置100发生电力异常事件时，存储装置100内编程程序运行时保存的数据会被保存至一个非易失性的存储区，即第二存储器120的特殊存储区121，所以，当存储装置100完成上电复位后，该存储装置100内的编程程序可以继续进行。譬如，第二存储器120可以为NAND闪存，即NAND Flash，在发生电力异常事件时，NAND Flash中保存的数据不会丢失。
进一步地，为了使编程程序可以更快地运行，第一存储器110应具有比第二存储器120更快的写入速度，当第二存储器120为NAND Flash时，第一存储器110可以为静态随机存储器，即SRAM(Static Random-Access Memory)。
请参阅图5，图5是根据本公开一实施例所提供的数据操作方法的第三流程示意图，如图5所示，在第一检测步骤S102之后，还包括：
接收步骤S106：接收特殊控制指令；
暂停步骤S107：根据特殊控制指令暂停编程程序；
保存步骤S108：保存编程程序的编程地址至特殊存储区。
容易理解的是，编程程序运行时的数据包括编程程序的编程地址，因为要保证存储装置100完成上电复位后，该存储装置100内的编程程序可以继续进行，所以需要对编程程序的编程地址进行保存，具体地，需要保存到第二存储器120的特殊存储区121中，该第二存储器120为非易失性存储器，之后，在复电写入步骤S1O5中，会将该编程地址写回第一存储器110，存储装置100根据写回第一存储器110的编程地址就可以恢复运行编程程序。
请继续参阅图5，该复电写入步骤S105具体包括：
查找步骤S1051：查找特殊存储区中用以存储数据的最后一页；
写入步骤S1052：将最后一页上的数据写回第一存储器。
以非易失性存储器是NAND存储器为例，非易失性的第一存储区(即特殊存储区121)可以包括多个用于进行数据存储的存储页(page)，可对第一存储区中包括的存储页进行编号。需要说明的是，数据存储在第一存储区中表示，数据可以存在第一存储区包括的任意一个存储页中，而并不一定是数据只能存储在第一存储区的最后一页(即最后一个存储页)中。
可以理解的是，步骤S1051可表示：查找第一存储区中保存上述数据的一页，该页为未写回上述静态随机存储器的数据保存在第一存储区的最后一页，并将数据写回至静态随机存储器，并经过多次查找，最终可将因电力异常事件而保存在第一存储区中的上述数据全部写回至静态随机存储器。
需要说明的是，在进行复电写入时，存储装置100可通过查找特殊存储区121中用以存储数据的最后一页，将最后一页上的数据写回第一存储器110，以将特殊存储区121保存的数据写回第一存储器110。
请继续参阅图5，在复电写入步骤S105之后，还包括：
恢复步骤S109：根据写回第一存储器的数据恢复运行编程程序。
请继续参阅图5，第二存储器120还具有一般存储区123，在一般写入步骤S101之后，还包括：
写入一般存储区步骤S110：将数据写入一般存储区。
需要说明的是，一般存储区123可以进行多位存储，即，一般存储区123上的每个存储单元可以存储多bit数据，具体可以包括且不限于MLC(Multi-Level Cell，多级存储单元)、TLC(Trinary-Level Cell，三级存储单元)、QLC(Quad-Level Cell，四级存储单元)等，以TLC为例，一个存储单元可以存储3bit数据，每个存储单元可以具有8种不同的存储状态。而特殊存储区121为单级存储单元组成的存储区，即SLC(Single-Level Cell，单级存储单元)，特殊存储区121上的每个存储单元只可存储1bit数据，每个存储单元可以具有2种不同的存储状态。
本公开一实施方式提供的一种数据操作方法，可以应用于存储装置100，其中，存储装置100包括第一存储器110以及第二存储器120，且第二存储器120为非易失性存储器，第一存储器110具有比第二存储器120更快的写入速度；该数据操作方法包括：将编程程序运行时接收的数据快取写入第一存储器110，在检测到存储装置100电力异常时，将编程程序运行时保存在第一存储器110的数据写入第二存储器120的特殊存储区121，从而当存储装置100发生电力异常事件时，该存储装置100内编程程序运行时保存的数据会被保存至非易失性的存储区，当存储装置100完成上电复位后，该存储装置100内的编程程序可以继续进行。
本公开的实施方式提供的一种存储装置以及数据操作方法，可以有效地防止了当存储装置发生电力异常事件时编程程序运行时保存的数据容易丢失的问题。
除上述实施例外，本公开还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本公开要求的保护范围。
综上所述，虽然本公开已将优选实施例揭露如上，但上述优选实施例并非用以限制本公开，本领域的普通技术人员，在不脱离本公开的精神和范围内，均可作各种更动与润饰，因此本公开的保护范围以权利要求界定的范围为准。

Claims (20)

1.一种非易失性存储器，其特征在于，包括：
片上集成于所述非易失性存储器内的静态随机存储器，用于保存编程程序运行时的数据；
非易失性的第一存储区；以及
控制器，与所述第一存储区和所述静态随机存储器耦接，并被配置为：在编程程序运行的情况下将接收的所述数据写入所述静态随机存储器，以及在发生电力异常事件的情况下将所述静态随机存储器保存的所述数据写入所述第一存储区。
2.根据权利要求1所述的非易失性存储器，其特征在于，
所述控制器，还被配置为：在上电复位的情况下，将所述第一存储区保存的所述数据写回至所述静态随机存储器。
3.根据权利要求2所述的非易失性存储器，其特征在于，
所述控制器，具体被配置为：在所述上电复位的情况下，查找所述第一存储区中保存所述数据的最后一页，并将所述最后一页保存的数据写回至所述静态随机存储器。
4.根据权利要求2所述的非易失性存储器，其特征在于，
所述控制器，还被配置为：在所述上电复位的情况下，根据写回至所述静态随机存储器的数据恢复运行所述编程程序。
5.根据权利要求2所述的非易失性存储器，其特征在于，所述非易失性存储器还包括：
非易失性的第二存储区；
所述控制器，还被配置为：在所述上电复位的情况下，将写回至所述静态随机存储器的至少部分数据写入所述第二存储区。
6.根据权利要求5所述的非易失性存储器，其特征在于，
所述第二存储区用于进行多位存储。
7.根据权利要求1所述的非易失性存储器，其特征在于，
所述控制器，还被配置为：在发生所述电力异常事件的情况下，根据特殊控制指令暂停所述编程程序。
8.根据权利要求1所述的非易失性存储器，其特征在于，
所述第一存储区包括单级存储单元。
9.根据权利要求1所述的非易失性存储器，其特征在于，所述数据包括所述编程程序的编程地址。
10.一种存储装置，其特征在于，包括：
如权利要求1至9任一项所述的非易失性存储器；以及
外部控制器，具有第一接口，并通过所述第一接口与所述非易失性存储器电连接，被配置为对所述非易失性存储器进行操作控制。
11.根据权利要求10所述的存储装置，其特征在于，
所述外部控制器，具体被配置为在编程程序运行的情况下，对所述编程程序进行数据纠正。
12.根据权利要求10所述的存储装置，其特征在于，所述存储装置还包括：
储电电容，被配置为在发生所述电力异常事件的情况下，对所述非易失性存储器供电。
13.根据权利要求10所述的存储装置，其特征在于，
所述外部控制器，还具有第二接口；其中，所述外部控制器能通过所述第二接口与外部主机电连接。
14.一种非易失性存储器的操作方法，其特征在于，所述操作方法包括：
在编程程序运行的情况下，将接收的数据写入集成于所述非易失性存储器内的静态随机存储器中；
在发生电力异常事件的情况下，将所述静态随机存储器保存的所述数据写入所述非易失性存储器的非易失性的第一存储区。
15.根据权利要求14所述的操作方法，其特征在于，所述操作方法还包括：
对所述非易失性存储器上电复位的情况下，将所述第一存储区保存的所述数据写回至所述静态随机存储器。
16.根据权利要求15所述的操作方法，其特征在于，所述将所述第一存储区保存的所述数据写回至所述静态随机存储器，包括：
查找所述第一存储区中保存所述数据的最后一页；
将所述最后一页保存的数据写回至所述静态随机存储器。
17.根据权利要求15所述的操作方法，其特征在于，所述操作方法还包括：
在所述上电复位的情况下，根据写回至所述静态随机存储器的数据恢复运行所述编程程序。
18.根据权利要求15所述的操作方法，其特征在于，所述操作方法还包括：
在所述上电复位的情况下，将写回至所述静态随机存储器的至少部分数据写入所述非易失性存储器的第二存储区。
19.根据权利要求14所述的操作方法，其特征在于，
所述操作方法还包括：
在发生所述电力异常事件的情况下，根据特殊控制指令暂停所述编程程序。
20.根据权利要求14所述的操作方法，其特征在于，
所述将所述静态随机存储器保存的所述数据写入所述非易失性存储器的第一存储区，包括：
将所述静态随机存储器保存的所述编程程序的编程地址写入所述第一存储区。
CN202210472876.0A 2020-10-12 2020-10-12 非易失性存储器、存储装置及非易失性存储器的操作方法 Pending CN114895847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210472876.0A CN114895847A (zh) 2020-10-12 2020-10-12 非易失性存储器、存储装置及非易失性存储器的操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210472876.0A CN114895847A (zh) 2020-10-12 2020-10-12 非易失性存储器、存储装置及非易失性存储器的操作方法
CN202011083896.6A CN112199045A (zh) 2020-10-12 2020-10-12 存储装置以及数据操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202011083896.6A Division CN112199045A (zh) 2020-10-12 2020-10-12 存储装置以及数据操作方法

Publications (1)

Publication Number Publication Date
CN114895847A true CN114895847A (zh) 2022-08-12

Family

ID=74013478

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011083896.6A Pending CN112199045A (zh) 2020-10-12 2020-10-12 存储装置以及数据操作方法
CN202210472876.0A Pending CN114895847A (zh) 2020-10-12 2020-10-12 非易失性存储器、存储装置及非易失性存储器的操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011083896.6A Pending CN112199045A (zh) 2020-10-12 2020-10-12 存储装置以及数据操作方法

Country Status (1)

Country Link
CN (2) CN112199045A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355662B1 (ko) * 2001-08-25 2002-10-11 최웅림 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법
US7716411B2 (en) * 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
US8688926B2 (en) * 2010-10-10 2014-04-01 Liqid Inc. Systems and methods for optimizing data storage among a plurality of solid state memory subsystems
JP6732684B2 (ja) * 2017-03-15 2020-07-29 キオクシア株式会社 情報処理装置、ストレージデバイスおよび情報処理システム
KR20190102781A (ko) * 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
TWI670601B (zh) * 2018-07-30 2019-09-01 慧榮科技股份有限公司 斷電保護方法及系統
CN110895445B (zh) * 2018-09-12 2021-09-14 华为技术有限公司 数据处理方法和系统
CN110134616B (zh) * 2019-04-12 2021-05-14 深圳市金泰克半导体有限公司 Nand闪存的垃圾回收方法及nand闪存

Also Published As

Publication number Publication date
CN112199045A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
US10438669B2 (en) Flash storage device with data integrity protection
US8468370B2 (en) Systems, methods and devices for control of the operation of data storage devices using solid-state memory and monitoring energy used therein
US9996139B2 (en) Memory system and management table
US9042197B2 (en) Power fail protection and recovery using low power states in a data storage device/system
US8473760B2 (en) Memory system and server system
JP4780620B2 (ja) 制御ルールがフレキシブルに拡張する機能を有する電池管理システムチップ
US6239578B1 (en) System and method for preservation of battery power during reconditioning
US11550496B2 (en) Buffer management during power state transitions using self-refresh and dump modes
US20170277603A1 (en) Data saving method, device and terminal
US10726879B2 (en) Low-power data transfer from buffer to flash memory
CN104571933A (zh) 具固态储存元件的电子装置及其相关控制方法
CN107608824B (zh) 一种非易失性计算装置及其工作方法
CN114895847A (zh) 非易失性存储器、存储装置及非易失性存储器的操作方法
US9454437B2 (en) Non-volatile logic based processing device
CN113345500B (zh) 用来进行恢复管理的方法及设备
CN113190473B (zh) 基于能量收集非易失性处理器的缓存数据管理方法、介质
CN111258498B (zh) 一种flash存储器管理方法
CN111192607A (zh) 一种存储系统掉电保护方法、装置及相关组件
CN111091861A (zh) 一种基于高速非易失性存储器的固态硬盘掉电保护方法
CN112652348B (zh) 一种NAND Flash芯片掉电保护电路及保护方法
CN107407953B (zh) 降低内存功耗的方法及计算机设备
KR20200030394A (ko) 비휘발성 메모리 업데이트 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination