CN110134616B - Nand闪存的垃圾回收方法及nand闪存 - Google Patents

Nand闪存的垃圾回收方法及nand闪存 Download PDF

Info

Publication number
CN110134616B
CN110134616B CN201910295427.1A CN201910295427A CN110134616B CN 110134616 B CN110134616 B CN 110134616B CN 201910295427 A CN201910295427 A CN 201910295427A CN 110134616 B CN110134616 B CN 110134616B
Authority
CN
China
Prior art keywords
read
data
data block
sub
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910295427.1A
Other languages
English (en)
Other versions
CN110134616A (zh
Inventor
李创锋
李嘉伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tigo Semiconductor Co ltd
Original Assignee
Shenzhen Tigo Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tigo Semiconductor Co ltd filed Critical Shenzhen Tigo Semiconductor Co ltd
Priority to CN201910295427.1A priority Critical patent/CN110134616B/zh
Publication of CN110134616A publication Critical patent/CN110134616A/zh
Application granted granted Critical
Publication of CN110134616B publication Critical patent/CN110134616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及一种NAND闪存的垃圾回收方法及NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；所述NAND闪存包括：多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，控制器，用于控制所述SRAM对数据的读/写；所述垃圾回收方法包括：所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。本发明实施例进一步提高了NAND闪存的垃圾回收的效率。

Description

NAND闪存的垃圾回收方法及NAND闪存
技术领域
本申请涉及存储器领域，尤其涉及一种NAND闪存的垃圾回收方法及NAND闪存。
背景技术
NAND闪存和传统闪存相比，是一种功耗更低、容量更大、重量更轻和性能更佳的产品。
NAND因其结构，具有最小写入量。NAND最小写入量为16KB，即如果写入的数据小于16KB，会以无效数据(dummy data)的形式补足16KB，一个16KB的数据为一个数据块。
因为最小写入量的影响，NAND闪存中可能会有较多的dummy data存在，影响存储总量，因此需要回收dummy data占据的存储空间，此过程可以称为垃圾回收(garbagecollection，简称GC)。
现有的NAND闪存的垃圾回收方法效率低，无法满足NAND闪存的高速读/写需求。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供了一种NAND闪存的垃圾回收方法及NAND闪存，能提高NAND闪存的垃圾回收效率。
第一方面，本申请提供了一种NAND闪存的垃圾回收方法，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述垃圾回收方法包括：
所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。
可选的，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断所述通道对应的当前待读取子数据块中是否为有效数据；
若当前待读取子数据块中为有效数据，则所述SRAM读取对应通道的当前待读取子数据块中的有效数据。
可选的，若当前待读取子数据块中为无效数据，则所述控制器判断对应通道的下一个待读取子数据块中的数据是否为有效数据；
若所述下一个待读取子数据块中的数据为有效数据，则读取下一个待读取子数据块中的有效数据。
可选的，所述每个SRAM在同一个回收周期内读取有效数据。
可选的，所述SRAM将读取到的有效数据存储在闲置数据块中。
可选的，所述待回收数据块中的有效数据被读取后，所述待回收数据块被清除，成为闲置数据块。
第二方面，提供了一种NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述NAND闪存中，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。
可选的，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断所述通道对应的当前待读取子数据块中是否为有效数据；
若当前待读取子数据块中为有效数据，则所述SRAM读取对应通道的当前待读取子数据块中的有效数据。
可选的，若当前待读取子数据块中为无效数据，则所述控制器判断对应通道的下一个待读取子数据块中的数据是否为有效数据；
若所述下一个待读取子数据块中的数据为有效数据，则读取下一个待读取子数据块中的有效数据。
可选的，所述每个SRAM在同一个回收周期内读取有效数据。
本申请实施例提供的该方法，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；所述NAND闪存包括：多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，控制器，用于控制所述SRAM对数据的读/写；所述垃圾回收方法包括：所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。本发明实施例中，NAND闪存包括多个SRAM，待回收数据块也被分为多个待读取子数据块，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，不会有闲置的SARM，提高了SRAM的利用率，进一步提高了NAND闪存的垃圾回收的效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的待回收数据块的示意图；
图2所示为本发明实施例的NAND闪存的垃圾回收方法的示意图；
图3所示为本发明实施例的NAND闪存的垃圾回收方法的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
本发明实施例提供了一种NAND闪存的垃圾回收方法，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM(Static Random-Access Memo，静态随机存取存储器)，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述垃圾回收方法包括：
所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。
本发明实施例的方法，简单说就是按照通道来读取有效数据，每个SRAM依次读取对应通道中的有效数据，而不需要按照待回收数据块来读取有效数据。如果以一个待回收数据块看成一“行”，而一个通道看成一“列”，那么本发明实施例的方式是按照“列”来读取数据。
本发明实施例中，NAND闪存包括多个SRAM，待回收数据块也被分为多个待读取子数据块，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，多个SRAM同时读取数据，且多个SRAM都同时读取到有效数据，提高了SRAM的利用率，进一步提高了NAND闪存的垃圾回收的效率。
本发明实施例中，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断所述通道对应的当前待读取子数据块中是否为有效数据；
若当前待读取子数据块中为有效数据，则所述SRAM读取对应通道的当前待读取子数据块中的有效数据。
本发明实施例中，若当前待读取子数据块中为无效数据，则所述控制器判断对应通道的下一个待读取子数据块中的数据是否为有效数据；
若所述下一个待读取子数据块中的数据为有效数据，则读取下一个待读取子数据块中的有效数据。
本发明实施例中，所述每个SRAM在同一个回收周期内读取有效数据。
本发明实施例中，所述SRAM将读取到的有效数据存储在闲置数据块中。
本发明实施例中，所述待回收数据块中的有效数据被读取后，所述待回收数据块被清除，成为闲置数据块。
本发明实施例中，SRAM读取对应通道的当前待读取子数据块时，若子数据块中是无效数据，就读取对应通道的下一个待读取子数据块，每一个读取周期内，多个SRAM同时读取数据，且多个SRAM都同时读取到有效数据，可以提高SRAM的利用率，进一步提高NAND闪存的垃圾回收效率。
下面以不同的应用场景更详细的说明本发明的实施方式。
图1所示为本发明实施例的待回收数据块的示意图，如图1所示，110、120和130分别为一个待回收数据块，每个待回收数据块分为四个待读取子数据块。
待回收数据块110分为111、112、113和114四个待读取子数据块；待回收数据块120分为121、122、123和124四个待读取子数据块；待回收数据块130分为131、132、133和134四个待读取子数据块。
每个待读取子数据块与一个通道相对应，不同待回收数据块的同一位置的待读取子数据块对应相同的通道。
待读取子数据块的位置是相对于待读回收数据块的数据头来说的，例如待读取子数据111相对于待回收数据块110是第一个待读取子数据块，112是110的第二个待读取子数据块，113是110的第三个待读取子数据块，114是110的第四个待读取子数据块；同理，待读取子数据121相对于待回收数据块120是第一个待读取子数据块，在此不再赘述。
待读取子数据块111、121、131对应同一个通道，如图1所示，对应的通道为CH0，待读取子数据块112、122、132对应同一个通道，如图1中的CH1，待读取子数据块113、123、133对应同一个通道，如图1中的CH2，待读取子数据块114、124、134对应同一个通道，如图1中的CH3。
通道是一个虚拟的概念，并不代表在NAND闪存中存在的具体结构，可以是一种映射，或可以是一种地址映射等，在此不再赘述。
图2所示为本发明实施例的NAND闪存的垃圾回收方法的示意图，如图2所示，所述NAND闪存包括4个SRAM，以及控制器SOC。
每一个SRAM与一个通道相对应，例如SRAM0与通道CH0对应，即SRAM1与通道CH1对应，即SRAM 2与通道CH2对应，即SRAM3与通道CH3对应。
如图2所示，当前待回收数据块为200，CH0对应的待读取子数据块为201，CH1对应的待读取子数据块为202，CH2对应的待读取子数据块为203,CH3对应的待读取子数据块为204。
同理，待回收数据块如果为300，CH0对应的待读取子数据块为301，CH1对应的待读取子数据块为302，CH2对应的待读取子数据块为303，CH3对应的待读取子数据块为304。
本发明实施例中，一个SRAM与一个通道对应；对于一个待读取数据块，一个通道对应一个待读取子数据块，因此，对于一个待回收数据块，一个SRAM仅能读取其中一个待读取子数据块中的数据，例如SRAM 0只能读取通道CH0对应的待读取子数据块201中的数据。但是一个SRAM可以读取一个通道对应的多个子数据块中的数据，例如通道CH0对应子数据块201和301，因此SRAM0可以读取子数据块201和301中的数据。
同理，SRAM1可以读取子数据块202和302中的数据。
图3所示为本发明实施例的NAND闪存的垃圾回收方法的示意图，如图3所示，NAND闪存有4个SRAM，分别为SRAM0、SRAM1、SRAM2和SRAM3，有四个通道，分别为CH0、CH1、CH2和CH3，有多个待回收数据块，分别为CE0、CE1、CE2、CE3……
本发明实施例中，一个待回收数据块是16KB，包括四个待读取子数据块，一个待读取子数据块是4KB，本发明实施例中，包括4个SRAM。在本发明其他实施例中，或随着科技的发展，一个NAND闪存可以包括更多的SRAM，此时一个待回收数据块可以分为更多个待读取子数据块。
图3中，有效数据黑色填充方块表示，无效数据以空白方块表示。
本发明实施例的NAND闪存的垃圾回收方法中，每个SRAM同时都读取带读取子数据块中的有效数据。
图3所示的应用场景中，垃圾回收的时候，在第一个回收周期内，SRAM0读取CH0-CE0中的有效数据，SRAM2读取CH2-CE0，SRAM3读取CH3-CE0。对SRAM1，本来应该读取CH0-CE1，但是CH0-CE1中为无效数据，因此SRAM1读取通道CH1-CE1。
SRAM0、SRAM1、SRAM2和SRAM3把读取到的有效数据存储在闲置数据块中。
第二个回收周期内，SRAM0读取CH0-CE1中的有效数据，SRAM1读取CH1-CE3中的有效数据，SRAM2读取CH2-CE1中的有效数据，SRAM3读取CH3-CE2中的有效数据。
同样的，SRAM0、SRAM1、SRAM2和SRAM3把读取到的有效数据存储在闲置数据块中。
在本发明实施例中，四个SRAM同时读取到四个待读取子数据块中的有效数据，而一个闲置数据块也包括四个闲置子数据块，因此一个回收周期后，就可以填满一个闲置数据块，进一步提高了垃圾回收的效率。
本发明实施例中，在两个回收周期内就读取完了三个待回收数据块中的有效数据，填满了两个闲置数据块，极大的提高了垃圾回收的效率。
本发明上述实施例中，SRAM按照回收周期来读取数据只是为了便于描述，在本发明的其他实施例中，或可以不存在“周期”这一时间概念，而是按照实际读/写速率进行读取。
本发明的实施例中，NAND闪存中有多个SARM，多个SRAM同时读取数据，且多个SRAM都同时读取到有效数据，极大的提高了垃圾回收的效率。
如图3所示，一个待回收数据可以看成一“行”，一个通道可以看成一“列”，本发明实施例按“列”读取。
按“列”读取比按“行”读取的效率更高，如果按“行”读取，如图3所示的应用场景，前四个有效数据分别为CH0-CE0、CH0-CE2、CH0-CE3和CH0-CE1，但是对于通道CH0，SRAM一个回收周期只能读取一个数据，即SRAM0只能读取CH0-CE0，而CH0-CE1“被遮挡”，要等下一个回收周期才能被读取，而SRAM1在第一个回收周期内是闲置的。所以如果按“行”读取，第一个回收周期只有3个SRAM在工作。
本发明实施例的方法按“列”读取，因此前四个有效数据分别为CH0-CE0、CH1-CE1，CH0-CE2及CH0-CE3，在一个回收周期内，四个SARM都在读取数据，可以进一步提高NAND闪存的垃圾回收效率。
和上述NAND闪存的垃圾回收方法相对应，本发明实施例还提供了一种NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述NAND闪存中，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。
本发明实施例中，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断所述通道对应的当前待读取子数据块中是否为有效数据；
若当前待读取子数据块中为有效数据，则所述SRAM读取对应通道的当前待读取子数据块中的有效数据。
本发明实施例中，若当前待读取子数据块中为无效数据，则所述控制器判断对应通道的下一个待读取子数据块中的数据是否为有效数据；
若所述下一个待读取子数据块中的数据为有效数据，则读取下一个待读取子数据块中的有效数据。
本发明实施例中，所述每个SRAM在同一个回收周期内读取有效数据。
本发明的实施例中，NAND闪存中有多个SARM，多个SRAM同时读取数据，且多个SRAM都同时读取到有效数据，极大的提高了垃圾回收的效率。
本发明实施例提供了一种NAND闪存的垃圾回收方法及NAND闪存，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；所述NAND闪存包括：多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，控制器，用于控制所述SRAM对数据的读/写；所述垃圾回收方法包括：所述每个SRAM同时读取对应通道的待读取子数据块的有效数据。本发明实施例中，NAND闪存包括多个SRAM，待回收数据块也被分为多个待读取子数据块，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，不会有闲置的SARM，提高了SRAM的利用率，进一步提高了NAND闪存的垃圾回收的效率。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种NAND闪存的垃圾回收方法，其特征在于，
所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述垃圾回收方法包括：
所述每个SRAM同时读取对应通道的待读取子数据块的有效数据；
所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断所述通道对应的当前待读取子数据块中是否为有效数据，
若当前待读取子数据块中为有效数据，则所述SRAM读取对应通道的当前待读取子数据块中的有效数据，
若当前待读取子数据块中为无效数据，则所述控制器判断对应通道的下一个待读取子数据块中的数据是否为有效数据，
若所述下一个待读取子数据块中的数据为有效数据，则读取下一个待读取子数据块中的有效数据；
所述SRAM将读取到的有效数据存储在闲置数据块中；
所述待回收数据块中的有效数据被读取后，所述待回收数据块被清除，成为闲置数据块。
2.如权利要求1所述的方法，其特征在于，所述每个SRAM在同一个回收周期内读取有效数据。
3.一种NAND闪存，其特征在于，所述NAND闪存的待回收数据块分为多个待读取子数据块，每个待读取子数据块与一个通道相对应，每个待读取子数据块中存储着有效数据或无效数据，不同待回收数据块的同一位置的待读取子数据块对应相同的通道；
所述NAND闪存包括：
多个SRAM，每个SRAM与一个所述通道相对应，用于读取对应通道的待读取子数据块的数据，
控制器，用于控制所述SRAM对数据的读/写；
所述NAND闪存中，所述每个SRAM同时读取对应通道的待读取子数据块的有效数据；
所述每个SRAM同时读取对应通道的待读取子数据块的有效数据，包括：
所述控制器判断所述通道对应的当前待读取子数据块中是否为有效数据，
若当前待读取子数据块中为有效数据，则所述SRAM读取对应通道的当前待读取子数据块中的有效数据，
若当前待读取子数据块中为无效数据，则所述控制器判断对应通道的下一个待读取子数据块中的数据是否为有效数据，
若所述下一个待读取子数据块中的数据为有效数据，则读取下一个待读取子数据块中的有效数据；
所述SRAM将读取到的有效数据存储在闲置数据块中；
所述待回收数据块中的有效数据被读取后，所述待回收数据块被清除，成为闲置数据块。
4.如权利要求3所述的NAND闪存，其特征在于，所述每个SRAM在同一个回收周期内读取有效数据。
CN201910295427.1A 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存 Active CN110134616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910295427.1A CN110134616B (zh) 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910295427.1A CN110134616B (zh) 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存

Publications (2)

Publication Number Publication Date
CN110134616A CN110134616A (zh) 2019-08-16
CN110134616B true CN110134616B (zh) 2021-05-14

Family

ID=67569779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910295427.1A Active CN110134616B (zh) 2019-04-12 2019-04-12 Nand闪存的垃圾回收方法及nand闪存

Country Status (1)

Country Link
CN (1) CN110134616B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114895847A (zh) * 2020-10-12 2022-08-12 长江存储科技有限责任公司 非易失性存储器、存储装置及非易失性存储器的操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298555B (zh) * 2011-08-22 2016-04-27 宜兴市华星特种陶瓷科技有限公司 基于nand技术的模块化闪存管理系统
KR102116983B1 (ko) * 2013-08-14 2020-05-29 삼성전자 주식회사 메모리 장치 및 메모리 시스템의 동작 방법.
CN104461966B (zh) * 2014-12-19 2017-07-21 深圳市国微电子有限公司 一种基于Nand Flash芯片的数据缓存传输方法及其控制器
US10120753B2 (en) * 2015-05-26 2018-11-06 Micron Technology, Inc. Methods and apparatuses for error correction
US9727244B2 (en) * 2015-10-05 2017-08-08 International Business Machines Corporation Expanding effective storage capacity of a data storage system while providing support for address mapping recovery
CN105528301A (zh) * 2015-12-07 2016-04-27 中国人民解放军信息工程大学 一种NAND Flash闪存垃圾回收方法
CN110187828B (zh) * 2019-04-12 2023-03-28 深圳市金泰克半导体有限公司 Nand闪存的垃圾回收方法及nand闪存

Also Published As

Publication number Publication date
CN110134616A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN101595528B (zh) 存储器装置架构和操作
CN102841851B (zh) 闪存管理方法和闪存设备
CN103440205B (zh) 一种机顶盒数据存储方法及装置
CN102142277A (zh) 一种存储器及存储器读写控制方法及系统
CN104360825B (zh) 一种混合内存系统及其管理方法
CN109471594B (zh) 一种mlc闪存读写方法
CN102135943B (zh) 闪存数据的存储、访问方法及装置
CN110134616B (zh) Nand闪存的垃圾回收方法及nand闪存
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
CN105393228A (zh) 读写闪存中数据的方法、装置及用户设备
KR100643287B1 (ko) 플래시 메모리의 데이터 처리 장치 및 방법
CN103425435A (zh) 磁盘存储方法及磁盘存储系统
CN110187828B (zh) Nand闪存的垃圾回收方法及nand闪存
CN110658995B (zh) 一种固态硬盘及其配置数据管理方法、装置及存储介质
CN113590505B (zh) 地址映射方法、固态硬盘控制器及固态硬盘
CN113129943A (zh) 基于闪存数据页存储结构的数据操作方法及固态硬盘
US20120096216A1 (en) Indexing Method for Flash Memory
JP2000067264A5 (zh)
KR102321346B1 (ko) 대용량 ssd 장치를 위한 데이터 저널링 방법
CN102779098A (zh) 混合缓存的协同式自适应预取方法、中间件和系统
CN102469357B (zh) 一种用户操作数据的保存方法、系统及数字电视接收终端
CN108376121B (zh) 一种Flash存储器的数据存储方法
CN116627978A (zh) 面向dram-nvm混合内存的持久学习型索引系统
KR20130064379A (ko) 지연 갱신을 수행하는 ｂ-트리를 사용하여 플래시 메모리 내에 데이터를 저장하는 장치 및 방법
CN113126921B (zh) 一种提高固态盘内3d闪存芯片写性能的优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant