BR112013019308A2 - interface passiva para um dispositivo eletrônico de memória - Google Patents

interface passiva para um dispositivo eletrônico de memória Download PDF

Info

Publication number
BR112013019308A2
BR112013019308A2 BR112013019308-5A BR112013019308A BR112013019308A2 BR 112013019308 A2 BR112013019308 A2 BR 112013019308A2 BR 112013019308 A BR112013019308 A BR 112013019308A BR 112013019308 A2 BR112013019308 A2 BR 112013019308A2
Authority
BR
Brazil
Prior art keywords
connection point
memory device
electronic memory
passive
signal
Prior art date
Application number
BR112013019308-5A
Other languages
English (en)
Inventor
Paul D. Henry
Original Assignee
3M Innovative Propereties Company
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Propereties Company filed Critical 3M Innovative Propereties Company
Publication of BR112013019308A2 publication Critical patent/BR112013019308A2/pt

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H04B1/385—Transceivers carried on the body, e.g. in helmets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
    • H04R1/1058—Manufacture or assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
    • H04R1/1091—Details not provided for in groups H04R1/1008 - H04R1/1083
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R29/00—Monitoring arrangements; Testing arrangements
    • H04R29/001—Monitoring arrangements; Testing arrangements for loudspeakers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Abstract

  INTERFACE PASSIVA PARA UM DISPOSITIVO ELETRÔNICO DE MEMÓRIA. A presente invenção refere-se a uma interface passiva para conectar um dispositivo eletrônico de memória a um circuito externo. A interface passiva inclui um ponto de conexão de sinal, um ponto de conexão de alimentação e um ponto de ligação à terra em um dispositivo eletrônico de memória. Um primeiro componente passivo forma uma conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação. Um segundo componente passivo forma uma conexão elétrica entre o ponto de conexão de alimentação e o ponto de ligação à terra. E o ponto de conexão de alimentação recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação. Essa interface passiva pode ser usada em uma variedade de dispositivos, incluindo headsets para aplicações intrinsecamente seguras.

Description

. 1/10 “INTERFACE PASSIVA PARA UM DISPOSITIVO ELETRÔNICO DE MEMÓRIA” Campo Técnico A presente descrição refere-se a uma interface para um dispositivo eletrônico de memória, e mais especificamente, uma interface passiva para conectar um dispositivo eletrônicodememóriaa um circuito externo.
Antecedentes Computadores e outros dispositivos eletrônicos com frequência dependem de informações armazenadas.
As informações armazenadas, normalmente dados digitais, podem ser gravadas em um dispositivo de memória como um circuito integrado e podem : 10 ser usadas para tomada de decisão e direcionamento de ações de circuitos.
A memória de : acesso aleatório (RAM) e a memória somente de leitura (ROM) são dois tipos comuns de memória usados em circuitos eletrônicos.
A memória RAM é, de modo geral, considerada volátil, de modo que os dados armazenados são perdidos em caso de interrupção ou desativação da energia de alimentação do dispositivo de memória.
Por outro lado, a memória ROM é, em geral, considerada estável, mas tradicionalmente não pode ser modificada (ou é difícil de modificar). Entretanto, formas mais recentes de memória ROM como EPROM e EEPROM podem ser apagadas e reprogramadas várias vezes.
Quando é usado em um dispositivo eletrônico, um dispositivo de memória exige conexões elétricas com outros pontos no circuito do dispositivo eletrônico ou com um circuito externo.
Esses pontos de conexão elétrica, com frequência chamados de “pinos”, conectam um circuito externo ao dispositivo eletrônico de memória.
Um número maior de Í linhas em uma interface ou circuito externo conectado aos pontos de conexão em um : dispositivo eletrônico de memória pode resultar em uma variedade maior de níveis de potência ou mais linhas de dados para o dispositivo de memória.
Contudo, um número —maiorde conexões elétricas pode também aumentar o risco de curtos elétricos ou erros e exigir custos mais elevados e mais espaço.
Uma interface para um dispositivo de memória com um número reduzido de conexões elétricas com um circuito externo seria desejável.
Sumário A presente invenção fornece uma interface para um dispositivo eletrônico de memória com um número reduzido de conexões elétricas com um circuito externo.
Mais especificamente, é fornecida uma interface passiva para conectar eletricamente um ponto de conexão de sinal e um ponto de conexão de alimentação em um dispositivo eletrônico de memória a um circuito externo com uma única conexão elétrica.
Tal interface pode fornecer várias vantagens em relação às atuais interfaces para dispositivos eletrônicos de memória.
Por exemplo, exigir apenas uma linha de um circuito externo para a conexão elétrica com um ponto de conexão de sinal e um ponto de conexão de alimentação pode diminuir o número total de conexões elétricas necessárias para conectar um dispositivo eletrônico de memória a um circuito externo ou dispositivo eletrônico. Isso, por sua vez, pode diminuir a quantidade de espaço necessário para tal interface. Tal configuração pode proporcionar benefícios como maior flexibilidade de design ou, especificamente, um cabo de conexão menor entre um dispositivo eletrônico de memória e outros componentes de umcircuito.
Adicionalmente, a presente descrição pode fornecer vantagens em aplicações intrinsecamente seguras. Um dispositivo intrinsecamente seguro é projetado de modo que os equipamentos eletrônicos em seu interior são protegidos em ambientes explosivos e sob condições de operação irregulares. A teoria que fundamenta um projeto intrinsecamente seguro í 10 consiste em assegurar que a energia elétrica e térmica disponíveis em um sistema elétrico em É um dado momento seja baixa o suficiente para evitar a ignição em uma atmosfera perigosa.
Com a diminuição do número de conexões elétricas em um circuito externo necessárias para a conexão com um dispositivo eletrônico de memória, a presente descrição pode contribuir para um sistema intrinsecamente seguro. As certificações de sistemas intrinsecamente seguros podem variar de um país para outro. Por exemplo, nos Estados Unidos, pode ser exigida a certificação Factory Mutual. Na Europa, a diretiva 94/9/EC, também conhecida como ATEX (“Atmosphêres Explosibles”), dita as normas para dispositivos intrinsecamente seguros.
A presente descrição apresenta na primeira instância uma interface passiva para um dispositivo eletrônico de memória. A interface passiva inclui um ponto de conexão de sinal/ um ponto de conexão de alimentação e um ponto de ligação à terra em um dispositivo eletrônico de memória. Um primeiro componente passivo forma uma conexão :; elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação. Um õ segundo componente passivo forma uma conexão elétrica entre o ponto de conexão de alimentação e o ponto de ligação à terra. E o ponto de conexão de alimentação recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação.
A presente descrição fornece também um método de conexão de um circuito externo com um dispositivo eletrônico de memória. O método inclui conectar eletricamente uma linha de sinal do circuito externo com um ponto de conexão de sinal no dispositivo eletrônico de memória e conectar eletricamente um primeiro componente passivo entre o ponto de conexão de sinal e um ponto de conexão de alimentação no dispositivo eletrônico de memória. O método inclui, ainda, conectar eletricamente um segundo componente passivo entre o ponto de conexão de alimentação e um ponto de ligação à terra no dispositivo eletrônico de memória e conectar eletricamente uma linha de terra do circuito externo com o ponto de ligação à terra. O ponto de conexão de alimentação recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação.
h 3/10 A presente descrição fornece adicionalmente um headset (fones de ouvido) de comunicação que inclui fones de ouvido com tecnologia “push-to-talk" que compreende um transdutor, um alto-falante, um microfone e um dispositivo eletrônico de memória.
O dispositivo eletrônico de memória é dotado de uma interface passiva.
A interface passiva inclui um ponto de conexão de sinal, um ponto de conexão de alimentação e um ponto de ligação à terra em um dispositivo eletrônico de memória.
Um primeiro componente passivo forma uma conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação.
Um segundo componente passivo forma uma conexão elétrica entre o ponto de conexão de alimentação e o ponto de ligação à terra.
E o ponto de conexão de alimentação recebe um sinal de tensão condicionado através da conexão elétrica entre o Y ponto de conexão de sinal e o ponto de conexão de alimentação.
Breve Descrição dos Desenhos A invenção pode ser entendida mais completamente levando-se em consideração a descrição detalhada a seguir de diversas modalidades da invenção, em conjunto com os desenhos em anexo nos quais: A figura 1 mostra um dispositivo eletrônico de memória exemplificador; A figura 2 mostra um diagrama de blocos de uma interface passiva consistente com a presente descrição; As figuras 3A a 3B mostram desenhos esquemáticos de interfaces passivas para conectar eletricamente um dispositivo eletrônico de memória a um circuito externo; As figuras 4A a 4B mostram níveis de tensão em um ponto de conexão de : alimentação e em um ponto de conexão de sinal à medida que os dados são lidos de um dispositivo eletrônico de memória, quando o dispositivo eletrônico de memória está conectado a um circuito externo com uma interface passiva; e A figura 5 mostra um headset exemplificador no qual pode ser usada uma interface passiva para conectar um dispositivo eletrônico de memória a um circuito externo.
As figuras não estão necessariamente em escala.
Os números semelhantes usados nas figuras se referem a componentes semelhantes.
Entretanto, será compreendido que não se pretende que o uso de um número para se referir a um componente em uma determinada figura limite o componente em uma outra figura identificada com o mesmo número.
Descrição Detalhada A presente descrição refere-se a uma interface passiva para conectar eletricamente um dispositivo eletrônico de memória a um circuito externo.
A interface passiva pode resultar em menor necessidade de espaço para uma interface, maior flexibilidade de design e, especificamente, um cabo de conexão menor entre um dispositivo eletrônico de memória e outros componentes de um circuito.
Adicionalmente, a interface
: : 4/10 passiva pode exigir um número menor de linhas elétricas e uma quantidade menor de energia elétrica, o que pode ser valioso em um sistema intrinsecamente seguro.
A figura 1 mostra um dispositivo eletrônico de memória exemplificador 10, que pode ser usado com uma interface passiva.
O dispositivo eletrônico de memória 10 pode serum circuito integrado (também conhecido como “CI”, “chip”, ou microcircuito). Exemplos de tipos de dispositivos eletrônicos de memória incluem: RAM, ROM, EPROM, EEPROM, FLASH e qualquer outro tipo adequado de dispositivo eletrônico de memória.
O corpo 12 do dispositivo eletrônico de memória 10 pode ser produzido a partir de dispositivos semicondutores e componentes elétricos, e pode ser fabricado na superfície de um : 10 substrato de material semicondutor.
Os pinos 14 no dispositivo eletrônico de memória 10 fornecem pontos de conexão elétrica entre o dispositivo eletrônico de memória 10 e um circuito externo.
Um dispositivo eletrônico de memória 10 pode ter qualquer número adequado de pinos, por exemplo: 3, 4, 8, 16, etc.
Os pinos 14 têm, com frequência, funções designadas incluindo, mas não se limitando a, alimentação, terra, sincronismo, controle, dados, entrada de —dadose saída de dados e outro sinais.
Um único dispositivo eletrônico de memória 10 pode ter vários pinos de alimentação projetados para serem conectados a várias fontes de alimentação diferentes.
Um dispositivo eletrônico de memória 10 pode ter também diversos pinos de dados para comunicação serial ou paralela.
Alguns dispositivos eletrônicos de memória 10 podem ter um único pino de dados tanto para a recepção como para a transmissão de dados.
A comunicação com um dispositivo eletrônico de memória pode ser síncrona ou assíncrona.
Um dispositivo eletrônico de memória 10 pode ser conectado com um circuito externo : em uma variedade de formas.
Em algumas configurações onde um dispositivo eletrônico de memória 10 é um circuito integrado, o mesmo pode ser soldado a uma placa de circuito, de modo que cada pino 14 seja eletricamente conectado a um contato específico sobre uma placa de circuito.
Os contatos nas placas de circuitos são tipicamente conectados a trilhas, que conectam eletricamente os pinos 14 a outros componentes eletrônicos e peças de um circuito externo.
Em outras configurações, um dispositivo eletrônico de memória 10 pode ser parte de um aparelho que é conectado por um cabo a uma base ou dispositivo externo, como um headset conectado a um rádio, computador, telefone móvel, ou outro dispositivo.
Nessa instância, um cabo conectando o aparelho à base ou dispositivo externo pode incluir fios para cada um dos pinos 14 no dispositivo eletrônico de memória 10 que são usados para conectar com um circuito externo no dispositivo base.
Isso é descrito em mais detalhes com referência à figura 5. A figura 2 mostra um diagrama de blocos de uma interface passiva 24 para um dispositivo eletrônico de memória 20 consistente com a presente descrição.
Na figura 2, o dispositivo eletrônico de memória 20 é mostrado tendo um ponto de conexão de sinal 26, um ponto de conexão de alimentação 27 e um ponto de ligação à terra 28. Entretanto,
: 5/10 consistente com a presente descrição, um dispositivo eletrônico de memória 20 pode ter múltiplos pontos de conexão de sinal 26, pontos de conexão de alimentação 27 e pontos de ligação à terra 28, além de outros pontos de conexão. O ponto de conexão de sinal 26 pode ser usado para a comunicação de qualquer sinal transitório, por exemplo, transmissão de dados, recepção de dados, transmissão e recepção de dados, recepção de um sinal de sincronismo, ou qualquer outro sinal adequado. O ponto de conexão de alimentação 28 pode ser configurado como um ponto de conexão de alimentação de corrente contínua de modo que o ponto de conexão de alimentação 28 seja projetado para ser conectado a uma fonte de tensão substancialmente estável. Em tal configuração, o ponto de conexão de alimentação 28 pode ser configurado para receber qualquer nível adequado de tensão como 1,8 V, 3,3 V, 5 V, ou qualquer outra tensão, incluindo níveis de tensão na faixa daquelas relacionadas. O ponto de ligação à terra 28 pode ser eletricamente conectado a um nó em um circuito externo com um valor constante de zero volt, ou alguma outra tensão, tipicamente um nível de tensão mais baixo que aquele eletricamente conectado ao ponto de conexão de alimentação 27.
É mostrada a interface tradicional 22 necessária para conectar um dispositivo eletrônico de memória 20 a um circuito externo 30. Em tal interface 22, uma conexão separada com um circuito externo 30 é necessária para o ponto de conexão de sinal 26, o ponto de conexão de alimentação 27, e o ponto de ligação à terra 28. Em contraste, a interface passiva 24 consistente com a presente descrição exige apenas conexões elétricas separadas fora da interface passiva 24 para o ponto de conexão de sinal 26 e o : ponto de ligação à terra 28 para conectar o dispositivo eletrônico de memória a um circuito externo 30. Em uma modalidade exemplificadora consistente com a presente descrição, a interface passiva 24 utiliza apenas componentes passivos, como resistores, capacitores e indutores.
As figuras 3A a 3B mostram desenhos esquemáticos de uma interface passiva para conectar eletricamente um dispositivo eletrônico de memória 20 a um circuito externo. Na figura 3A, o dispositivo eletrônico de memória 20 tem um ponto de conexão de sinal 26, um ponto de conexão de alimentação 27 e um ponto de ligação à terra 28. A interface passiva 24 inclui um primeiro componente passivo e um segundo componente passivo. Nessa configuração, o primeiro componente passivo é um resistor 23 e o segundo componente passivo é um capacitor 25. O primeiro componente passivo, o resistor 23, é conectado eletricamente entre o ponto de conexão de sinal 26 e o ponto de conexão de alimentação 27. O segundo componente passivo, o capacitor 25, é conectado eletricamente entre o ponto de conexão de alimentação 27 e o ponto de ligação à terra 28. O ponto de conexão de alimentação 27 recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal 26 e o ponto de conexão de
. : 6/10 alimentação 27. Nessa modalidade exemplificadora, um sinal de tensão condicionado é gerado pela corrente que flui através do primeiro componente passivo, o resistor 23. O dispositivo eletrônico de memória 20 é conectado a um circuito externo 30 pela conexão do ponto de conexão de sinal 26 a uma linha de sinal do circuito externo 30 e pela conexão do pontode ligação à terra28 a uma linha de terra do circuito externo 30.
Os valores para o resistor 23 e o capacitor 25 podem ser selecionados com o uso de uma variedade de métodos diferentes. Por exemplo, em uma dada configuração, a interface passiva 24 do dispositivo eletrônico de memória 20 pode ser usada em um dispositivo no qual o circuito externo 30 exige apenas comunicação intermitente com o dispositivo eletrônico de i 10 memória20.Um exemplo de tal dispositivo pode incluir um headset, como um headset do tipo “push-to-talk”, conforme descrito com referência à figura 5, além de outros dispositivos como microfones com alto-falante, fones de ouvido intra-auriculares, e dispositivos onde pode ser desejável armazenar e posteriormente ler informações de desempenho do produto ou outras características. Em tal dispositivo, o ponto de conexão de sinal 26 permanece ocioso entre períodos de comunicação entre o dispositivo eletrônico de memória 20 e o circuito externo 30.
Esse tempo ocioso pode ser chamado de “tempo de permanência”. Durante o tempo de permanência, o capacitor 25 é recarregado para aumentar o nível de tensão no ponto de conexão de alimentação 27, conforme descrito em mais detalhes no que se refere às figuras 4A a 4B. O tempo de permanência necessário para permitir que o nível de tensão no ponto de conexão de alimentação 27 aumente para um nível necessário à comunicação é definido como: T=5*R'C em que “T” é o tempo de permanência, “R” é o valor da resistência do resistor 23 em Ohms (O), e “C” é o valor da capacitância do capacitor 25 em Farads (F).
Como pode ser visto a partir da equação acima, a seleção de valores baixos para ReC pode minimizar o tempo de permanência necessário. Entretanto, o valor C é, de preferência, selecionado para ser grande o suficiente para manter carga suficiente para realizar um número desejado de transações pelo ponto de conexão de sinal e ainda manter um nível de tensão igual a ou maior que a tensão operacional mínima exigida pelo dispositivo eletrônico de memória 20 para transmitir e receber sinais pelo ponto de conexão de sinal26.0Os fatores a serem considerados na seleção de um valor para C incluem a tensão operacional mínima do dispositivo eletrônico de memória, a corrente transmitida pelo ponto de conexão de sinal 26 durante a comunicação com o dispositivo eletrônico de memória 20 e a frequência de um sinal sendo transmitido pelo ponto de conexão de sinal
26. O valor da capacitância C pode ser uma faixa de valores adequados, como 0,1 uF a 1,0F,ouqualquer valor nessa faixa.
De modo semelhante, R pode ser selecionado para ser tão pequeno quanto razoavelmente possível para minimizar o tempo de permanência. Entretanto, outros fatores
FA 7/10 podem ser levados em conta na seleção de um valor para R. Por exemplo, R é, de preferência, grande o suficiente para isolar o ponto de conexão de sinal 26 do ponto de conexão de alimentação 27 para permitir que um sinal sendo transmitido pelo ponto de conexão de sinal 26 atinja o nível de mínima tensão baixa de saída (VOL) necessário para o funcionamento adequado do dispositivo eletrônico de memória. A tensão baixa de nível lógico (VL) da especificação do dispositivo eletrônico de memória também deve ser levada em conta. O valor da resistência R pode ser uma faixa de valores adequados, como na faixa de 1 O a 100 kO.
A figura 3B mostra uma configuração onde a interface passiva 24 inclui um primeiro componente passivo e um segundo componente passivo. Nessa configuração, o primeiro componente passivo é um indutor 21 e o segundo componente passivo é um resistor 29. O primeiro componente passivo, o indutor 21, é conectado eletricamente entre o ponto de conexão de sinal 26 e o ponto de conexão de alimentação 27. O segundo componente passivo, o resistor 29, é conectado eletricamente entre o ponto de conexão de alimentação 27 e o ponto de ligação à terra 28. O ponto de conexão de alimentação 27 recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal 26 e o ponto de conexão de alimentação 27. Nessa modalidade exemplificadora, um sinal de tensão condicionado é gerado pela corrente que flui através do primeiro componente passivo, o indutor 21. O dispositivo eletrônico de memória 20 é conectado a um circuito externo 30 pela conexão do ponto de conexão de sinal 26 a uma linhade sinal do circuito externo 30 e pela conexão do ponto de ligação à terra 28 a uma linha de terra do circuito externo 30. | Para a configuração mostrada na figura 3B, o tempo de permanência é calculado como mostrado abaixo: T=(5*LyR emque"“T'éo tempo de permanência, “L” é a indutância do indutor 21 em Henries (H), e “R” é o valor da resistência do resistor 29 em Ohms.
Assim como na figura 3A, os valores para o indutor 21 e o resistor 29 na figura 3B podem ser selecionados de modo a minimizar o tempo de permanência necessário entre períodos de comunicação com o dispositivo eletrônico de memória 20. Aqui, para minimizar o tempo de permanência necessário, L é, de preferência, um valor tão baixo quanto possível e R é, de preferência, um valor tão alto quanto possível. Outros fatores envolvidos na escolha de um valor para L que devem ser considerados incluem assegurar que a diferença de tensão em L é grande o suficiente para isolar o ponto de conexão de sinal 26 do ponto de conexão de alimentação 27 para permitir que um sinal sendo transmitido pelo ponto de conexão de sinal 26 atinja o nível VOL necessário para o funcionamento adequado do dispositivo eletrônico de memória. O nível VL da especificação do dispositivo
- 8/10 eletrônico de memória também deve ser levado em conta.
O valor da indutância L pode ser uma faixa de valores adequados, como na faixa de 1 mHa 1H.
Na escolha de um valor para R, os fatores incluem assegurar que R seja grande o suficiente para manter o nível de tensão no ponto de conexão de alimentação alto o suficiente para realizar um número desejado de transações pelo ponto de conexão de sinal e ainda manter um nível de tensão igual a ou maior que a tensão operacional mínima exigida pelo dispositivo eletrônico de memória 20 para transmitir e receber sinais pelo ponto de conexão de sinal 26. Os fatores a serem considerados na seleção de um valor para R incluem a tensão operacional mínima do dispositivo eletrônico de memória, a : 10 corrente transmitida pelo ponto de conexão de sinal 26 durante a comunicação com o dispositivo eletrônico de memória 20 e a frequência de um sinal sendo transmitido pelo ponto de conexão de sinal 26. O valor da resistência R pode ser uma faixa de valores adequados, como na faixa de 10 O a 1 kO.
Nas figuras 3A e 3B, para conectar eletricamente o dispositivo eletrônico de memória 20 a um circuito externo, são necessários apenas dois pontos de conexão, em comparação com os três pontos de conexão em uma interface tradicional.
Ficará claro para os versados na técnica que essa interface pode ser usada para um dispositivo eletrônico de memória com qualquer número desejado de pinos para se obter vantagens similares.
Os versados na técnica deverão compreender também que pode ser utilizada uma combinação de componentes elétricos passivos no lugar do primeiro componente elétrico passivo ou do segundo componente elétrico passivo.
Por exemplo, vários componentes ' conectados em paralelo, em série ou em ambas as configurações poderiam ser usados no lugar do resistor 23, do capacitor 25, do indutor 21 ou do resistor 29. A figura 4A mostra níveis de tensão em um ponto de conexão de alimentação e em um ponto de conexão de sinal à medida que os dados são lidos de um dispositivo eletrônico de memória, quando o dispositivo eletrônico de memória está conectado a um circuito externo com uma interface passiva, conforme mostrado na figura 3A.
O eixo 40 representa o tempo e o eixo 42 representa o nível de tensão.
Na figura 4A, a escala de tempo para o eixo 40 é de 20 ms para cada divisão grande 40a.
A escala de tensão para o eixo42 é de 500mV para cada divisão grande 42a.
O nível de tensão de sinal 44 é monitorado no ponto de conexão de sinal 26. O nível de tensão de alimentação 46 é monitorado no ponto de conexão de alimentação 27. Durante os períodos de tempo em que o nível de tensão de sinal 44 oscila para cima e para baixo, ocorre um período de comunicação entre o dispositivo eletrônico de memória e um circuito externo através do pontode conexão de sinal 26. Durante um período de comunicação, o nível de tensão de alimentação 46 diminui gradualmente devido à perda de carga do capacitor 25. Quando não ocorre comunicação pelo ponto de conexão de sinal 26, o nível de tensão de dados é e 9/10 alto.
Durante esse tempo o capacitor 25 é recarregado, aumentando o nível de tensão de alimentação 46. A figura 4B mostra níveis de tensão em um ponto de conexão de alimentação e em um ponto de conexão de sinal à medida que os dados são lidos de um dispositivo eletrônico de memória, conforme mostrado na figura 4A, mas mostra um período de tempo menor.
Na figura 46, a escala de tempo para o eixo 40 é de 200 us para cada divisão grande 40a.
A escala de tensão para o eixo 42 é de 500 mV para cada divisão grande 42a.
Assim como na figura 4B, durante um período de comunicação, o nível de tensão de alimentação 46 diminui gradualmente devido à perda de carga do capacitor 25. Nessa modalidade ilustrada, se o período de comunicação continuasse indefinidamente, o nível de tensão de alimentação 46 diminuiria abaixo do nível mínimo de tensão operacional exigido por um dispositivo eletrônico de memória.
A figura 5 mostra um headset exemplificador 50 no qual pode ser usada uma interface passiva para conectar um dispositivo eletrônico de memória a um circuito externo.
O headset 50 inclui cápsulas auriculares 52 que podem ativa ou passivamente proteger os ouvidos de um usuário contra ruídos ambientais.
As cápsulas auriculares 52 podem ser conectadas por um aro 56 para prendê-las junto aos ouvidos de um usuário.
Os alto- falantes 54 são incorporados nas cápsulas auriculares 52 para amplificar o som que chega aos ouvidos de um usuário.
Esse headset pode ser um headset do tipo “push-to-talk” que inclui adicionalmente um microfone (não mostrado), em que um usuário pode pressionar um botão (não mostrado) antes de falar para ativar o microfone.
Quando o usuário para de : pressionar o botão, o microfone interrompe a recepção da voz do usuário.
O cabo de à alimentação e de dados 58 conecta eletricamente o headset 50 a um rádio ou outro : dispositivo de comunicação.
Um dispositivo eletrônico de memória com uma interface passiva consistente com a presente descrição pode ser incorporado no headset 50 ou em um headset similar, como um headset intra-auricular.
O dispositivo eletrônico de memória pode ser usado para armazenar informações sobre o headset 50, como informações relacionadas à idade, histórico de manutenção, exposição, datas de serviços, histórico do produto ou tipo de headset 50. Quando um headset é então conectado a um dispositivo externo, as informações armazenadas podem ser transmitidas ao dispositivo externo através da interface passiva e do cabo de dados e de alimentação 58. O dispositivo externo identifica O headset 50 para determinar se o mesmo é o correto, se exige manutenção, se deve ser substituído, ou qualquer outro tipo de informação desejada.
A conexão de um dispositivo eletrônico de memória a um circuito externo através de uma interface passiva consistente com a presente descrição reduz o número de conexões elétricas necessárias para conectar o dispositivo eletrônico de memória a um
7 ú 10/10 circuito externo, como um rádio ou outro dispositivo de comunicação.
Esse uso de uma interface passiva pode reduzir o número de fios necessários para o cabo de dados e de alimentação 58. Adicionalmente, o número menor de conexões elétricas pode facilitar o atendimento às exigências para aplicações intrinsecamente seguras usadas e ambientes perigosos.
Os números reduzidos de conexões elétricas podem também diminuir a necessidade de conectores, reduzir a probabilidade de falhas elétricas, e reduzir o custo de materiais para a fabricação de um dispositivo.
Exemplo Foi construída uma interface passiva para um dispositivo eletrônico de memória e dados foram gravados e lidos a partir do dispositivo eletrônico de memória.
O dispositivo de memória usado foi uma EEPROM serial UNIVOO com 1 Kbit de memória fabricada pela Microchip Technology Inc. de Chandler, Arizona, EUA.
A interface mostrada na figura 3A foi usada para conectar o dispositivo eletrônico de memória a um circuito externo.
O resistor teve uma resistência de 10kO0. O capacitor teve uma capacitância de 3 upF.
O circuito externo comunicou-se com o dispositivo eletrônico de memória na velocidade de frequência máxima especificada para o dispositivo, 100 kHz.
Os valores selecionados para O resistor e o capacitor asseguraram que o ponto de conexão de alimentação recebeu energia suficiente para o dispositivo transmitir todo o conteúdo da memória (1 Kbit) em aproximadamente 1 segundo.
Usando-se a equação de tempo de permanência especificada acima: T=5*"*R*C em que “T” é o tempo de permanência, “R” é o valor da resistência do resistor em Ohms, e “C” é o valor da capacitância do capacitor em Farads, a equação com os valores adequados é: T=5*(3 pF)*(10 kO) O tempo de permanência resultante necessário para recarregar o nível de tensão no ponto de conexão de alimentação foi de cerca de 150 milissegundos.
Embora a presente descrição tenha sido descrita em referência a modalidades preferenciais, os versados na técnica irão reconhecer que alterações podem ser efetuadas àformae aos detalhes, sem que se desvie do caráter e âmbito da presente descrição.

Claims (15)

REIVINDICAÇÕES
1. Interface passiva para um dispositivo eletrônico de memória, CARACTERIZADA pelo fato de compreender: um ponto de conexão de sinal, um ponto de conexão de alimentação e um ponto deligaçãoàterraem um dispositivo eletrônico de memória; um primeiro componente passivo formando uma conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação; um segundo componente passivo formando uma conexão elétrica entre o ponto de conexão de alimentação e o ponto de ligação à terra; sendo que o ponto de conexão de alimentação recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação.
2. Interface passiva, de acordo com a reivindicação 1, CARACTERIZADA pelo fato de que o ponto de conexão de sinal é um ponto de conexão de sinal transitório e o ponto de conexão de alimentação é um ponto de conexão de alimentação de corrente contínua.
3. Interface passiva, de acordo com a reivindicação 1, CARACTERIZADA pelo fato de que a interface passiva é parte de um sistema intrinsecamente seguro.
4. Interface passiva, de acordo com a reivindicação 1, CARACTERIZADA pelo fato de que o primeiro componente passivo compreende um resistor e o segundo componente passivo compreende um capacitor.
5. Interface passiva, de acordo com a reivindicação 4, CARACTERIZADA pelo fato de que o resistor tem uma impedância entre 1 Ohm e 100k Ohms.
6. Interface passiva, de acordo com a reivindicação 4, CARACTERIZADA pelo fato de que o capacitor tem uma capacitância entre 0,1 uF e 1,0 F.
7. Interface passiva, de acordo com a reivindicação 1, CARACTERIZADA pelo fato de que o primeiro componente passivo compreende um indutor e o segundo componente passivo compreende um resistor.
8. Interface passiva, de acordo com a reivindicação 7, CARACTERIZADA pelo fato de que o indutor tem uma indutância entre 0,001 Henries e 1,0 Henry.
9. Interface passiva, de acordo com a reivindicação 1, CARACTERIZADA pelo fato de que o dispositivo eletrônico de memória é capaz de transmitir e receber dados através do ponto de conexão de sinal.
10. Método de conexão de um circuito externo com um dispositivo eletrônico de memória, CARACTERIZADO por compreender: conectar eletricamente uma linha de sinal do circuito externo com um ponto de conexão de sinal no dispositivo eletrônico de memória;
conectar eletricamente um primeiro componente passivo entre o ponto de conexão de sinal e um ponto de conexão de alimentação no dispositivo eletrônico de memória; conectar eletricamente um segundo componente passivo entre o ponto de conexão de alimentação e um ponto de ligação à terra no dispositivo eletrônico de memória; conectar eletricamente uma linha de terra do circuito externo com o ponto de ligação à terra; sendo que o ponto de conexão de alimentação recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação.
11. Método, de acordo com a reivindicação 10, CARACTERIZADO pelo fato de que o ponto de conexão de sinal é um ponto de conexão de sinal transitório e o ponto de conexão de alimentação é um ponto de conexão de alimentação de corrente contínua.
12. Método, de acordo com a reivindicação 10, CARACTERIZADO pelo fato de que a interface passiva é parte de um sistema intrinsecamente seguro.
13. Método, de acordo com a reivindicação 10, CARACTERIZADO pelo fato de que o primeiro componente passivo compreende um resistor e o segundo componente passivo compreende um capacitor.
14. Método, de acordo com a reivindicação 10, CARACTERIZADO pelo fato de que o segundo componente passivo compreende um indutor e o segundo componente passivocompreende um resistor.
15. Headset de comunicação, CARACTERIZADO por compreender: um headset do tipo “push-to-talk"” que compreende um transdutor, um alto- falante, um microfone e um dispositivo eletrônico de memória; sendo que o dispositivo eletrônico de memória é dotado de uma interface passiva; sendo que a interface passiva compreende: um ponto de conexão de sinal, um ponto de conexão de alimentação e um ponto de ligação à terra em um dispositivo eletrônico de memória; um primeiro componente passivo formando uma conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação; um segundo componente passivo formando uma conexão elétrica entre o ponto de conexão de alimentação e o ponto de ligação à terra; e sendo que o ponto de conexão de alimentação recebe um sinal de tensão condicionado através da conexão elétrica entre o ponto de conexão de sinal e o ponto de conexão de alimentação.
BR112013019308-5A 2011-02-01 2012-01-18 interface passiva para um dispositivo eletrônico de memória BR112013019308A2 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161438521P 2011-02-01 2011-02-01
US61/438,521 2011-02-01
PCT/US2012/021642 WO2012106112A1 (en) 2011-02-01 2012-01-18 A passive interface for an electronic memory device

Publications (1)

Publication Number Publication Date
BR112013019308A2 true BR112013019308A2 (pt) 2020-10-27

Family

ID=46603038

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112013019308-5A BR112013019308A2 (pt) 2011-02-01 2012-01-18 interface passiva para um dispositivo eletrônico de memória

Country Status (4)

Country Link
US (1) US9502079B2 (pt)
EP (1) EP2671228B1 (pt)
BR (1) BR112013019308A2 (pt)
WO (1) WO2012106112A1 (pt)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2671228B1 (en) * 2011-02-01 2022-04-13 3M Innovative Properties Company A passive interface for an electronic memory device

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4220895Y1 (pt) 1965-02-05 1967-12-05
JPS5063708A (pt) 1973-10-12 1975-05-30
US4145760A (en) * 1978-04-11 1979-03-20 Ncr Corporation Memory device having a reduced number of pins
US4408353A (en) 1980-10-17 1983-10-04 Amp Incorporated Coaxial cable/fiber optic bus network
DE3423843A1 (de) 1984-06-28 1986-01-09 Kochs Adler Ag, 4800 Bielefeld Obertransportvorrichtung an einer naehmaschine
JPS6119089A (ja) 1984-07-04 1986-01-27 松下電器産業株式会社 シ−ズヒ−タの製造方法
DE3828272A1 (de) 1988-08-19 1990-03-01 Siemens Ag Anordnung zum uebertragen von daten und einer versorgungsspannung ueber eine busleitung
JPH0296444A (ja) 1988-10-01 1990-04-09 Nec Corp データネットワークシステム電源供給方式
JPH04141759A (ja) 1990-10-03 1992-05-15 Mitsubishi Electric Corp ３ステート双方向バッファ及びこれを用いた携帯型半導体記憶装置
JP2668166B2 (ja) 1990-12-21 1997-10-27 シャープ株式会社 データ伝送システムにおける端末調整装置
US5148144A (en) 1991-03-28 1992-09-15 Echelon Systems Corporation Data communication network providing power and message information
DK173291D0 (da) 1991-10-14 1991-10-14 Ole Cramer Nielsen Datakommunikationssystem af feltbus-type, med et tolederkabel til baade stroemforsyning af tilsluttede enheder og dataoverfoering mellem disse
US5270972A (en) * 1992-04-14 1993-12-14 Xicor, Inc. Three terminal serial-communicating peripheral device
JPH06112960A (ja) 1992-09-29 1994-04-22 Brother Ind Ltd 電源制御装置
DE19606940B4 (de) 1995-02-16 2005-11-17 Radebold, Walter, Dipl.-Geol. Asynchrones Bussystem mit gemeinsamer Informations- und Energieübertragung auf der Basis einer maximal zweiadrigen Leitung
FR2743647B1 (fr) 1996-01-12 1998-02-13 Bull Cp8 Coupleur pour gerer une communication entre un support de donnees portable et un dispositif d'echange de donnees, et dispositif d'echange de donnees associe
JPH09204243A (ja) 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
FR2752126B1 (fr) * 1996-07-31 1999-04-09 Gandar Marc Systeme de telealimentation d'elements connectes a un reseau
DE29614187U1 (de) 1996-08-16 1996-09-26 Bocom Edv Vertriebsgesellschaf Busankoppler
JPH1083494A (ja) 1996-09-06 1998-03-31 Chino Corp 測定装置
JPH10145400A (ja) 1996-11-06 1998-05-29 Chino Corp データ伝送装置
SE9700633L (sv) 1997-02-21 1998-03-16 Mecel Ab Metod och arrangemang för kombinerad data och kraftöverföring på kommunikationsbussar
US5994998A (en) 1997-05-29 1999-11-30 3Com Corporation Power transfer apparatus for concurrently transmitting data and power over data wires
DE59812415D1 (de) 1997-11-19 2005-01-27 Menico Ag Uster Serieller daten- und steuer-bus mit versorgungsspannung
JPH11317757A (ja) 1998-03-06 1999-11-16 Denso Corp 車載ｌａｎシステム用電子回路
JP2938049B1 (ja) 1998-07-02 1999-08-23 新潟日本電気株式会社 コンピュータ本体への拡張入出力装置の活線挿抜制御装置
DE19850125B4 (de) 1998-10-30 2007-06-28 Siemens Ag Netzteil für Spannungsversorgung eines Busses
JP2000222295A (ja) 1999-02-02 2000-08-11 Nec Corp データ転送制御方式
DE19904878A1 (de) 1999-02-06 2000-08-10 Merten Gmbh & Co Kg Geb Einrichtung für einen Datenbus
US6609204B1 (en) 1999-03-29 2003-08-19 Hewlett-Packard Development Company, L.P. Method and apparatus for locking/unlocking via platform management bus
DE19929641B4 (de) 1999-06-28 2006-01-26 Phoenix Contact Gmbh & Co. Kg Schaltung zum Einschalten und Betreiben von bezüglich ihrer Versorgungsspannung in Reihe geschalteten Geräten in einer Steuer- und Datenübertragungsanlage
DE19950655C2 (de) 1999-10-21 2001-08-16 Telefunken Microelectron Verfahren zur auf eine Versorgungsgleichspannung aufgelagerten Signalübertragung in einem Bussystem
US7283635B1 (en) 1999-12-09 2007-10-16 Plantronics, Inc. Headset with memory
DE10031891A1 (de) 2000-06-30 2002-01-10 Bosch Gmbh Robert Verfahren zum Betrieb von einem an ein Fahrzeugkommunikationsnetz angeschlossenen Geräts
JP4619511B2 (ja) 2000-09-29 2011-01-26 Ｏｋｉセミコンダクタ株式会社 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法
JP2002149284A (ja) 2000-11-14 2002-05-24 Konica Corp ストレージ機器
CN1818894B (zh) 2001-01-31 2013-07-31 株式会社日立制作所 数据处理系统和数据处理器
JP3675394B2 (ja) 2001-11-30 2005-07-27 ソニー株式会社 通信デバイス
US20100115149A1 (en) * 2002-12-02 2010-05-06 Plantronics, Inc. System and method for digital signaling of computer headset connection status
DE20219039U1 (de) 2002-12-09 2003-10-23 Housecom Gmbh Haus-Kommunikations- und Automationssystem
JP2004233793A (ja) * 2003-01-31 2004-08-19 Toshiba Corp 電子機器および同機器で用いられる遠隔制御方法
JP2004328488A (ja) 2003-04-25 2004-11-18 Denso Corp 車両用通信システム
JP3959374B2 (ja) 2003-06-30 2007-08-15 Ｔｄｋ株式会社 Ｕｓｂインターフェースシステム
DE20312002U1 (de) 2003-08-02 2003-10-30 Power 7 Technology Corp Digitales Datenübertragungsgerät
US20050050248A1 (en) 2003-08-29 2005-03-03 Dennis York Portable electronic instrument with field-replaceable battery/input/output module
US7224992B2 (en) * 2003-10-10 2007-05-29 Motorola, Inc. Four pole stereo headset with push to talk capability in a duplex radio
EP1706861A4 (en) * 2003-12-02 2009-07-29 Samsung Electronics Co Ltd DISPLAY DEVICE AND METHOD FOR CONTROLLING IT
KR20050073205A (ko) 2004-01-09 2005-07-13 삼성전자주식회사 디스플레이장치
US7113804B2 (en) * 2004-01-09 2006-09-26 Motorola, Inc. Communication device and method of operation therefore
WO2005093834A1 (ja) * 2004-03-25 2005-10-06 Nec Corporation チップ積層型半導体装置
ES2255397B1 (es) 2004-07-08 2007-07-16 Universidad De Sevilla Mejora de "bus de campo" mediante la incorporacion de conductores de tierra adicionales.
DE102004037924A1 (de) 2004-08-04 2006-03-16 Endress + Hauser Process Solutions Ag Modulartige Anschlußvorrichtung in einem Bussystem zum Schutz eines elektrischen Verbrauchers
JP4089672B2 (ja) * 2004-09-17 2008-05-28 ソニー株式会社 発振回路及びこの発振回路を有する半導体装置
CN100395739C (zh) 2004-12-17 2008-06-18 鸿富锦精密工业（深圳）有限公司 信号转换电路
DE102005002753B4 (de) 2005-01-20 2006-12-07 Siemens Ag Spannungsversorgungsvorrichtung für ein Busgerät und entsprechendes Betriebsverfahren
US20060164098A1 (en) 2005-01-25 2006-07-27 Linear Technology Corporation Utilization of power delivered to powered device during detection and classification mode
US8331603B2 (en) * 2005-06-03 2012-12-11 Nokia Corporation Headset
KR100734203B1 (ko) 2006-06-30 2007-07-02 주식회사 스타칩 모바일폰에 연결되는 통합 인터페이싱 정보를 내장한통신환경 설정 장치 및 그 설정방법
US7240848B1 (en) * 2006-09-06 2007-07-10 Atmel Corporation Three port RF interface chip
JP2008097306A (ja) * 2006-10-11 2008-04-24 Canon Inc メモリカード及びデジタルカメラ
US7912501B2 (en) * 2007-01-05 2011-03-22 Apple Inc. Audio I/O headset plug and plug detection circuitry
US8165633B2 (en) * 2007-07-16 2012-04-24 Microsoft Corporation Passive interface and software configuration for portable devices
JP2009048409A (ja) 2007-08-20 2009-03-05 Canon Inc インターフェース回路及び該回路を備えた集積回路装置
JP2009169907A (ja) * 2008-01-21 2009-07-30 Yokogawa Electric Corp メモリ装置、メモリシステム、及びメモリ装置の設計方法
KR20100023142A (ko) * 2008-08-21 2010-03-04 삼성전자주식회사 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원장치를 갖는 표시 장치
CN101662372B (zh) 2008-08-29 2011-12-21 王安军 信息和电源同线传输的串行总线系统
CN101393542B (zh) 2008-10-08 2012-01-25 上海华勤通讯技术有限公司 通过gpio端口支持usb接口的嵌入式设备及方法
CN101398459B (zh) 2008-10-28 2011-02-09 华为终端有限公司 识别充电器类型的方法及装置
KR101641532B1 (ko) * 2009-02-10 2016-08-01 삼성디스플레이 주식회사 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
TWI451424B (zh) * 2009-04-17 2014-09-01 Mstar Semiconductor Inc 應用於快閃記憶體之保護電路及電源系統
CN101639819A (zh) 2009-08-27 2010-02-03 罗建华 采用脉冲间隔进行串行通信以及二芯带供电的总线系统
KR101329506B1 (ko) * 2010-08-12 2013-11-13 엘지디스플레이 주식회사 영상표시장치
EP2671228B1 (en) * 2011-02-01 2022-04-13 3M Innovative Properties Company A passive interface for an electronic memory device
JP5781022B2 (ja) * 2012-06-15 2015-09-16 株式会社東芝 静電保護回路、および、半導体装置
CN104376865B (zh) * 2013-08-12 2018-01-19 江苏地北网络工程有限公司 固态硬盘

Also Published As

Publication number Publication date
CN103339678A (zh) 2013-10-02
EP2671228A4 (en) 2017-05-10
WO2012106112A1 (en) 2012-08-09
US20140194077A1 (en) 2014-07-10
EP2671228B1 (en) 2022-04-13
EP2671228A1 (en) 2013-12-11
US9502079B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
EP3107308B1 (en) Headphones using multiplexed microphone signals to enable active noise cancellation
TWI501086B (zh) 對主機電子裝置充電之方法、配件裝置及非暫時性電腦可讀記錄媒體
US9699542B2 (en) Headset amplification circuit with error voltage suppression
RU2562914C1 (ru) Способы конфигурирования контактов разъема
CN103517184B (zh) 噪音消除设备、方法和系统
US8750535B2 (en) Communications headset power provision
US8750534B2 (en) Communications headset power provision
US9215526B2 (en) Circuit for microphone pin assignment detection and method thereof
EP2957066B1 (en) Automatic classification change in power over ethernet device
KR20140061982A (ko) 급전되지 않은 버스 상에서의 usb 주변 장치 검출
CN108054541B (zh) 转接装置、多设备检测系统及其检测方法
US20190006356A1 (en) Package with embedded capacitors
US20130342943A1 (en) Input protection circuit
BR112013019308A2 (pt) interface passiva para um dispositivo eletrônico de memória
JP2013214966A (ja) イヤホンインタフェース回路及びその回路を応用したオーディオプレイヤー
CN104284274B (zh) 电子装置及应用该电子装置的音频组件
CN210112248U (zh) 一种无线耳机复位电路及耳机
CN106788370B (zh) 电子器件
US20160373861A1 (en) Passive audio headset compatible with binaural recording and off-headset noise cancellation
US11158568B2 (en) Package with wall-side capacitors
CN116261081B (zh) 一种耳机电路及其控制方法
WO2020112255A1 (en) Concept for a buffered flipped voltage follower and for a low dropout voltage regulator
US11838041B2 (en) Electronic device and field device
US9781237B2 (en) Dual connector coupling for accessory device and electronic device using the same
CN103339678B (zh) 用于电子存储装置的无源接口

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B11D Dismissal acc. art. 38, par 2 of ipl - failure to pay fee after grant in time
B350 Update of information on the portal [chapter 15.35 patent gazette]