CN103226975A

CN103226975A - 存储设备、存储系统、块管理方法、编程和擦除方法

Info

Publication number: CN103226975A
Application number: CN2013100313054A
Authority: CN
Inventors: 吴银珠; 金宰弘; 金钟河; 孔骏镇
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2012-01-27
Filing date: 2013-01-28
Publication date: 2013-07-31
Anticipated expiration: 2033-01-28
Also published as: DE102013100596A1; CN103226975B; DE102013100596B4

Abstract

公开了一种存储设备、存储系统、块管理方法、编程和擦除方法。在一个实施例中，一种方法包括覆写存储m位数据的存储单元以存储n位数据，其中n小于或等于m。当存储m位数据时存储单元具有第一多个编程状态中的一个，而当存储n位数据时存储单元具有第二多个编程状态中的一个。第二多个编程状态包括不在第一多个编程状态中的至少一个编程状态。

Description

存储设备、存储系统、块管理方法、编程和擦除方法

技术领域

在此描述的发明构思涉及一种非易失性存储设备、包括该非易失性存储设备的存储系统、其块管理方法及其编程和擦除方法。

背景技术

半导体存储设备被分类为易失性的（在下文中，称为易失性存储设备）或者非易失性的（在下文中，称为非易失性存储设备）。非易失性存储设备甚至在断电时也保存其中存储的内容。根据使用的制造技术，非易失性存储设备中的存储单元或者是一次性可编程的或者是再编程的。在计算机、航空电子、无线通信和消费电子工业中，使用非易失性存储设备来存储各种各样的应用中的程序或微代码。

发明内容

一些示例实施例涉及一种管理存储器的方法。

在一个实施例中，该方法包括覆写存储m位数据的存储单元以存储n位数据，其中n小于或等于m。当存储m位数据时该存储单元具有第一多个编程状态中的一个，并且当存储n位数据时该存储单元具有第二多个编程状态中的一个。第二多个编程状态包括不在第一多个编程状态中的至少一个编程状态。

在一个实施例中，不在第一多个编程状态中的编程状态具有大于第一多个编程状态的阈值电压分布的阈值电压分布。

在一个实施例中，第二多个编程状态包括不在第一多个编程状态中的多于一个的编程状态。

在一个实施例中，该方法还包括覆写存储n位数据的存储单元以存储p位数据，其中p小于或等于n。当存储p位数据时该存储单元具有第三多个编程状态，并且该第三多个编程状态包括不在第一多个和第二多个编程状态中的至少一个编程状态。在一个实施例中，p等于n。在另一个实施例中，p小于n。

在一个实施例中，包括该存储单元的存储器被划分成存储单元的块，并且该方法还包括确定包括该存储单元的无效块是否是可覆写的。无效块存储阈值量的无效数据。这里，如果所述确定步骤确定包括该存储单元的无效块是可覆写的，则允许覆写。

在一个实施例中，所述确定步骤基于该存储器中干净块的数目来确定该无效块是可覆写的。

在另一实施例中，所述确定步骤基于该无效块中空闲页的数目来确定该无效块是可覆写的，每一空闲页不存储任何数据。

在一个实施例中，所述确定步骤基于该无效块的健康状态来确定该无效块是可覆写的。健康状态指示该无效块的损耗级别。在一个实施例中，健康状态可以基于该无效块已经经历的编程/擦除循环的数目。在另一实施例中，健康状态可以基于从该无效块读取的数据的误比特率。

在又一实施例中，所述确定步骤基于该存储器中干净块的数目和该无效块的健康状态来确定该无效块是可覆写的。

在一个实施例中，一种存储器包括存储单元，存储器被划分成存储单元的块，每一块被划分成页，并且所述方法还包括确定包括该存储单元的无效页是否是可覆写的。无效页存储无效数据。这里，如果所述确定步骤确定包括该存储单元的无效页是可覆写的，则允许覆写。

在一个实施例中，所述确定步骤基于该存储器中干净块的数目来确定该无效页是可覆写的。

在一个实施例中，所述确定步骤基于包括该无效页的块中空闲页的数目来确定该无效页是可覆写的，每一空闲页不存储任何数据。

在一个实施例中，所述确定步骤基于包括该无效页的块的健康状态来确定该无效页是可覆写的。健康状态指示该块的损耗级别。在一个实施例中，健康状态可以基于该无效块已经经历的编程/擦除循环的数目。在另一实施例中，健康状态可以基于从该无效块读取的数据的误比特率。

在一个实施例中，所述确定步骤基于包括该无效页的块中干净页的数目和该块的健康状态来确定该无效页是可覆写的。

在一个实施例中，该方法还包括：如果所述确定步骤确定该存储单元是可覆写的，则存储指示该存储单元是可覆写的第一指示符。该存储步骤可以在存储控制器和/或存储器的表中存储该第一指示符。存储控制器被配置为控制该存储器。

在一个实施例中，所述方法另外包括：在覆写之后存储指示该存储单元已经被覆写的第二指示符。该存储第二指示符的步骤在存储控制器和/或存储器的表中存储所述第二指示符。

在一个实施例中，所述方法还包括：在覆写之后存储指示自从最后一次擦除起该存储单元已被覆写的次数的第三指示符。存储第三指示符的步骤包括在存储控制器和/或存储器的表中存储第三指示符。

至少一个实施例涉及一种管理具有被划分成块的多个存储单元的存储器的方法。

在一个实施例中，该方法包括存储针对至少一个块的状态信息。状态信息指示干净状态、编程状态、无效状态、可覆写状态和覆写状态中的一个。干净状态指示该块被擦除，编程状态指示该块存储有效数据，无效状态指示该块存储无效数据，可覆写状态指示允许覆写在该块中存储的无效数据而无需擦除该块，而覆写状态指示已经覆写了在该块中存储的至少部分数据而没有擦除该块。然后，基于状态信息对该块执行操作。

在一个实施例中，所述方法还包括：只有当该块的当前状态是无效状态时，才允许将针对该块的状态信息改变为可覆写状态。

在一个实施例中，只有当该块的状态信息指示可覆写状态时，才选择性地执行覆写该块中的数据。

在一个实施例中，所述方法还包括：在覆写该块之后，将该块的状态信息改变为覆写状态。

在另一实施例中，所述方法还包括如果状态信息指示覆写状态则存储覆写数目，覆写数目指示自最后一起擦除该块起覆写的次数。该存储步骤可以在存储器和/或存储器的控制器中存储状态信息。

在一个实施例中，所述存储步骤在该块的页中存储状态信息。

在一个实施例中，覆写状态指示该块存储有效数据。

在一个实施例中，覆写状态指示该块每存储单元存储比在编程状态期间存储的数据更少的数据。

在一个实施例中，编程状态指示所存储的数据由第一套阈值电压分布表示，而覆写状态指示所存储的数据由第二套阈值电压分布表示。第二套阈值电压分布包括不在第一套阈值电压分布中的至少一个阈值电压分布。

在管理存储器的方法的又一实施例中，该方法包括覆写存储第一量的数据的存储单元以存储第二量的数据。第二量的数据少于或等于第一量的数据。第一套读出电压用于读取第一量的数据，而第二套读出电压用于读取第二量的数据。第二套读出电压包括高于第一套中任何读出电压的至少一个读出电压。

在一个实施例中，第二套读出电压中的读出电压的数目少于第一套读出电压中的读出电压的数目。

在另一实施例中，第二套读出电压中的读出电压的数目等于第一套读出电压中的读出电压的数目。

一些示例实施例涉及一种存储系统。

在一个实施例中，该存储系统包括存储器和控制器。该存储器包括至少一个存储器串，并且该存储器串包括串联连接的多个存储单元。所述多个存储单元相对于衬底垂直地排列，并且该多个存储单元被划分成至少第一组存储单元和第二组存储单元。将第一组存储单元布置得比第二组存储单元更远离衬底。控制器被配置为基于第一套阈值电压分布将数据编程到所述多个存储单元中，并且该控制器被配置为基于第二套阈值电压分布将数据覆写到第一组存储单元中。第一组存储单元中的覆写数据的量少于或等于编程数据的量。第二套阈值电压分布包括不在第一套阈值电压分布中的至少一个阈值电压分布。

在一个实施例中，控制器被配置为不覆写第二组的存储单元。

在一个实施例中，控制器被配置为基于第三套阈值电压分布将数据覆写到第二组存储单元中。第二组存储单元中的覆写数据的量少于或等于编程数据的量。第三套阈值电压分布包括不在第一组阈值电压分布中的至少一个阈值电压分布。

在一个实施例中，第三套阈值电压分布与第二套阈值电压分布不同。

在一个实施例中，控制器被配置为覆写第一组存储单元，使得至少部分地由第一组的至少两个存储单元中的阈值电压分布来表示m位数据。

在一个实施例中，所述第一组的至少两个存储单元包括在它们各自的存储串中处于不同的垂直位置的存储单元。

在一个实施例中，存储器包括多个存储串，并且该多个存储串的存储单元被划分成块。控制器被配置为存储针对块中的至少一个的状态信息。状态信息指示干净状态、编程状态、无效状态、可覆写状态和覆写状态中的一个。干净状态指示该块被擦除，编程状态指示该块存储有效数据，无效状态指示该块存储无效数据，可覆写状态指示允许覆写在该块中存储的无效数据而无需擦除该块，而覆写状态指示已经覆写了在该块中存储的至少部分数据而没有擦除该块。

在一个实施例中，控制器被配置为仅当该块的当前状态是无效状态时，才允许将针对该块的状态信息改变为可覆写状态。

在一个实施例中，控制器被配置为仅当该块的状态信息指示可覆写状态时，才覆写该块中的数据。

在一个实施例中，控制器被配置为在覆写该块之后将该块的状态信息改变为覆写状态。

在一个实施例中，该控制器被配置为如果状态信息指示覆写状态则存储覆写数目，覆写数目指示自最后一次擦除该块起覆写的次数。

在一个实施例中，控制器被配置为在存储器中存储状态信息。在一个实施例中，控制器被配置为在该块的页中存储状态信息。

在一个实施例中，控制器被配置为在该控制器中存储状态信息。

在一个实施例中，覆写状态指示该块存储有效数据。

一些示例实施例还涉及一种非临时性（non-transitory）记录介质。

在一个实施例中，该记录介质包括存储针对块中的至少一个的状态信息的存储区域。状态信息指示干净状态、编程状态、无效状态、可覆写状态和覆写状态中的一个。干净状态指示该块被擦除，编程状态指示该块存储有效数据，无效状态指示该块存储无效数据，可覆写状态指示允许覆写在该块中存储的无效数据而无需擦除该块，而覆写状态指示已经覆写了在该块中存储的至少部分数据而没有擦除该块。

在一个实施例中，如果状态信息指示覆写状态，则所述存储区域存储覆写数目，该覆写数目指示自最后一次擦除该块起覆写的次数。

附图说明

从如下参照附图的描述中，以上及其它的目标和特征将变得清楚，其中除非另作说明否则遍及各个附图相同的参考标号指示相同的部分，并且其中：

图1是示出根据本发明构思的实施例的存储系统的框图；

图2是示出根据本发明构思的实施例的、图1中的存储块的图；

图3是根据本发明构思的实施例的、图2中的存储块的剖面视图；

图4是示出图3中一个单元晶体管的放大图；

图5是示出如何覆写存储块的示意图；

图6是示出根据本发明构思的实施例的覆写操作的图；

图7是示出根据本发明构思的另一实施例的覆写操作的图；

图8是示出根据本发明构思的实施例的、在3位编程操作之后执行的覆写操作的图；

图9是示出根据本发明构思的实施例的、图8中的覆写操作的图；

图10是示出根据本发明构思的另一实施例的、图8中的覆写操作的图；

图11是示出在3位编程操作之后通过覆写操作按多维调制方案执行的编程操作的图；

图12是示出根据本发明构思的实施例的、图11中的编程操作的图；

图13是示意地示出根据本发明构思的实施例的编程方法的示意图；

图14是示意地示出根据本发明构思的另一实施例的编程方法的示意图；

图15是示意地示出根据本发明构思的另一实施例的编程方法的示意图；

图16是示出根据本发明构思的实施例的块管理方法的流程图；

图17是示出根据本发明构思的实施例的块模式确定方法的图；

图18是示出根据本发明构思的另一实施例的块模式确定方法的图；

图19是示出根据本发明构思的实施例的块模式存储方法的图；

图20是示出根据本发明构思的实施例的存储系统的擦除方法的流程图；

图21是示出根据本发明构思的另一实施例的存储系统的擦除方法的流程图；

图22是示意地示出根据本发明构思的实施例的块的生命周期的图；

图23是示出根据本发明构思的实施例的、图1中的非易失性存储器设备的图；

图24是示出图23中的一个块的电路图；

图25是示出当存储系统的块的所有单元具有额外状态时额外状态的数目与擦除频率缩减率之间的关联的表；

图26是示出当存储系统的块的一半单元具有额外状态时额外状态的数目与擦除频率缩减率之间的关联的表；

图27是示意地示出根据本发明构思的实施例的存储系统的框图；

图28是示意地示出根据本发明构思的实施例的存储卡的框图；

图29是示意地示出根据本发明构思的实施例的moviNAND的框图；

图30是示意地示出根据本发明构思的实施例的固态驱动的框图；

图31是示意地示出根据本发明构思的实施例的、包括图30中的SSD的计算系统的框图；

图32是示意地示出根据本发明构思的实施例的、包括图30中的SSD的电子设备的框图；

图33是示意地示出根据本发明构思的实施例的、包括图30中的SSD的服务器系统的框图；

图34是示意地示出根据本发明构思的实施例的移动设备的框图；

图35是示意地示出根据本发明构思的实施例的手持电子设备的框图。

具体实施方式

将参照附图详细描述实施例。然而，可以以各种不同的形式来实现本发明构思，而不应该认为本发明构思仅限于图示的实施例。相反，作为例子提供这些实施例，使得此公开将是彻底和完整的，并将向本领域技术人员全面地传达本发明构思的概念。因此，对于本发明构思的一些实施例，不描述已知的过程、元件和技术。除非另作说明，否则贯穿附图和所写的说明，相似的参考标号表示相似的元件，从而将不重复描述。在附图中，为了清楚可能夸大层和区域的尺寸和相对尺寸。

应该理解，虽然这里可以使用术语“第一”、“第二”、“第三“等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于区分一个元件、组件、区域，层或部分与另一区域、层或部分。从而，在不脱离本发明构思的教导的情况下，下面论述的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

为了便于描述，这里可以使用诸如“在……之下”、“在……下方”、“低”、“在……下面”、“在……之上”、“较上”等的空间相对术语来描述如图中所示的一个元件或特征与另一（些）元件或特征的关系。应该理解，所述空间地相对术语旨在涵盖除了图中描绘的方向之外的、使用或操作中的设备的不同方向。例如，如果翻转图中的设备，则于是被描述为“在其它元件或特征下方”或“在其它元件或特征之下”或“在其它元件或特征下面”的元件将确定方向为“在其它元件或特征上方”。从而，示范性术语“在……下方”和“在……之下”可以涵盖上面和下面两个方位。所述设备可以有其它朝向（旋转90度或在其它方位），并且相应地解释这里使用的空间相对描述符。此外，还应该理解，当一层被称为“介于两层之间”时，它可以是该两层之间的唯一层，或者还可以存在一个或多个中间层。

此处使用的术语仅为描述特定实施例的目的，并不旨在限制本发明构思。如此处使用的，单数形成“一”、“一个”和“该”也旨在包括复数形式，除非上下文清楚指示并非如此。还应理解，当在此说明书中使用术语“包括”和/或“包含”时，指示存在所阐述的特征、整数、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组合。如此处所使用的，术语“和/或”包括一个或多个相关列出项的任意和全部组合。此外，术语“示范性的”旨在指代例子或图解。

应该理解，当一个元件或层被称作是“在另一元件或层之上”、“连接至”、“耦接至”或“邻接至”另一元件或层时，它可以直接在另一元件或层之上、连接、耦接或邻接至另一元件或层，或者可以存在中间元件或层。相反地，当一个元件被称作是“直接在另一元件或层之上”、“直接连接至”、“直接耦接至”或“直接邻接至”另一元件或层时，没有中间元件或层存在。

除非另外定义，否则这里使用的全部术语（包括技术和科学术语）具有与本发明所属领域的一名普通技术人员所通常理解的相同的含义。还应当明白，诸如在通用字典中定义的那些术语应当被解释为具有与相关技术和本公开的上下文的其含义一致的含义，而不应当以理想化或过于形式化的意义来对其进行解释，除非这里明确地如此定义。

图1是示出根据本发明构思的实施例的存储系统的框图。参照图1，存储系统10可以包括至少一个非易失性存储设备100和控制该非易失性存储设备100的存储控制器200。

根据本发明构思的实施例的至少一个非易失性存储设备100可以是NAND闪存、垂直NAND（VNAND）闪存、NOR闪存、阻抗随机存取存储器（RRAM）、相变RAM（PRAM）、磁控阻抗（Magnetroresistive）RAM（MRAM）、铁电RAM（FRAM）、自旋转移矩RAM（STT-RAM）等。此外，根据本发明构思的实施例的非易失性存储设备100可以被实现为具有三维阵列结构。本发明构思适用于其中电荷存储层由导电浮置栅形成的闪存设备和其中电荷存储层由绝缘膜形成的电荷俘获快闪（CTF）存储器。下面，为便于描述，非易失性存储器设备100可以被假定为具有三维阵列结构的垂直NAND（VNAND）闪存设备。

非易失性存储器设备100可以包括多个存储块BLK1至BLKz，每个存储块在与衬底垂直的方向（第二方向）上延伸。此处，可以在第一和第三方向上形成衬底。此处第一至第三方向可以彼此正交。存储块BLK1至BLKz中的每个可以包括多个子块（未示出）。子块可以具有不同的结构特性或电特性。

存储块BLK1至BLKz中的每个可以包括具有多个存储单元的至少一个串，通过在与衬底垂直的方向上堆叠至少一条串选择线、多条字线和至少一条地选择线来形成多个存储单元。此处，每个存储单元可以分别连接至对应的位线，并且存储至少一个位。

至于至少一个存储单元，可以执行m位编程操作（m是自然数），然后通过覆写操作可以执行n位编程操作（n是实数）。此处，覆写操作包括对在m位编程操作编程的在先状态进行编程以具有至少一个额外状态（extrastate），该额外状态具有高于在先状态的阈值电压分布。在通过覆写操作执行n位编程操作之后，由在先状态定义的m位数据变为无效。即，在m位编程操作之后经历了n位编程操作的该存储单元中存储的n位数据存储有效的数据。

在示例实施例中，由m位编程操作编程的在先状态的数目是2^m，并且n可以小于m。

在其它的示例实施例中，n可以等于或小于m。在另外的实施例中，n可以等于或大于m。

在提交的韩国专利申请号10-2011-0037961（US13/413,118）中公开了其中连接至上部字线的上部存储单元具有比连接至下部字线的下部存储单元更多的编程状态的VNAND，通过引用将其全部内部内容合并于此。以上申请中所示的VNAND可以具有比在存储单元中具有相同的编程状态的普通VNAND更多的容量。

在美国专利申请号2009/0310415、2010/0078701、2010/0117141、2010/0140685、2010/02135527、2010/0224929、2010/0315875、2010/0322000、2011/0013458和2011/0018036中公开了存储块BLK1至BLKz的进一步和更详细的描述，通过引用将其每一个的全部内容合并于此。

存储控制器200可以控制非易失性存储设备100的整体操作，例如编程操作、读取操作和擦除操作。存储控制器200可以包括覆写管理模块220和块管理模块240。

覆写管理模块220可以管理覆写操作的执行。在示例实施例中，覆写管理模块220管理以块、子块或页为单位的覆写操作的执行。例如，当执行覆写操作时，覆写管理模块220可以判断每个存储块上的覆写操作的执行，并且管理每个存储块的覆写数目。例如，覆写管理模块220可以判断对于存储块BLK1至BLKz中的一个是否可以执行覆写操作。当可以在块上进行覆写操作时，覆写管理模块220可以通过覆写操作对块执行编程操作，并且更新和存储与覆写的存储块对应的覆写数目。此处，可以根据与擦除可能性关联的块状态（例如，数据状态或健康状态）来确定是否执行覆写操作。即，可应用于覆写操作的块存储由在存储控制器上工作的固件无效的数据。

在示例实施例中，可以根据每个存储块的数据状态来确定是否执行覆写操作。例如，当在存储块中存储的数据是无效数据时，或当存储块中无效页的数目在参考值之上时，可以执行该存储块上的覆写操作。

在其它示例实施例中，可以根据每个存储块的健康状态来确定是否执行覆写操作。例如，当存储块的编程/擦除循环数目在参考值之下时，可以执行该存储块上的覆写操作。

在示例实施例中，覆写管理模块220可以按照块、块的子块或页管理覆写数目。

块管理模块240可以基于覆写数目来管理存储块BLK1至BLKz。例如，当存储块的覆写数目在参考值之上时，块管理模块240可以擦除该存储块。

传统的存储系统可以被配置为根据数据状态或编程/擦除循环数目来擦除存储块。另一方面，本发明构思的存储系统10可以被配置为在擦除操作之前确定覆写操作，然后基于覆写数目来擦除存储块。与传统的存储系统相比，本发明构思的存储系统10可以减少存储块的擦除操作的数目。从而，本发明构思的存储系统10可以提高与擦除操作关联的可靠性。

本发明构思的存储系统10通过在擦除操作之前执行覆写操作，可以减少达到擦除状态需要的增量步进脉冲擦除（ISPE）循环数目。

图2示出根据本发明构思的实施例的、图1中的存储块。参照图2，在衬底上可以形成包括四个子块的存储块。可以通过在衬底上连续地堆叠至少一条地选择线GSL、多条字线WL和至少一条串选择线SSL，并且通过字线槽WL槽隔离结果得到的结构，来形成每个子块。虽然图2中未示出，但是每个字线槽WL槽可以包括公共源极线CSL。在字线槽WL槽中包括的公共源极线可以共同地连接至相邻的子块。

在图2中，字线槽之间的结构可以被称为子块。但是，本发明构思不限于此。字线槽和串选择线槽之间的结构可以被称作子块。此外，可以将SSL和GSL之间的多条字线划分成块中的子块。在图5中，连接至上部字线WL4至WL7的MC4至MC7和连接至下部字线WL0至WL3的MC0至MC3可以分别是不同的子块。

可以如此配置根据本发明构思的实施例的存储块，使得两个字线槽之间一层中的两条字线合并成一条。换言之，根据本发明构思的实施例的存储块可以被配置为合并的字线结构。

图3是根据本发明构思的示范性实施例的、图2中的存储块的剖面视图。参照图3，可以提供半导体衬底111。例如，半导体衬底可以是具有第一导电性类型的阱。半导体衬底111可以是其中注入诸如硼的III族元素的p阱。半导体衬底111可以是在n阱之内提供的小型p阱。在下文中，假设半导体衬底111是p阱（或者，小型p阱）。但是，半导体衬底111不限于p型。

在该衬底111中可以提供沿着第一方向延伸的多个掺杂区域131至133。掺杂区域131至133可以沿着第三方向互相间隔开。在下文中，掺杂区域131至133可以分别被称为第一掺杂区域131、第二掺杂区域132和第三掺杂区域133。

第一至第三掺杂区域131至133可以具有与衬底111不同的第二导电性类型。例如，第一至第三掺杂区域131至133可以是n型。在下文中，假设第一至第三掺杂区域131至133是n型。但是，第一至第三掺杂区域131至133不限于n型。

在第一至第三掺杂区域131至133的两个相邻区域之间，沿着第二方向（即，与衬底111垂直的方向）在衬底111上可以顺序地提供多个绝缘材料112和112a。绝缘材料112和112a可以沿着第二方向间隔开。绝缘材料112和112a可以沿着第一方向延伸。例如，绝缘材料112和112a可以包括诸如氧化硅膜的绝缘材料。与衬底111接触的绝缘材料112a在厚度上可以薄于其它绝缘材料112。

在第一至第三掺杂区域131至133的两个相邻区域之间，沿着第一方向可以顺序地排列多个柱PL，以便沿着第二方向穿透多层绝缘材料112和112a。例如，柱PL可以与衬底111接触以穿透绝缘材料112和112a。

在示例实施例中，柱PL可以分别由多层形成。每个柱PL可以包括沟道膜114和内部材料115。在每个柱PL中，可以形成沟道膜114以围绕内部材料115。

沟道膜114可以包括具有第一导电性类型的半导体材料（例如，硅）。例如，沟道膜114可以包括具有与衬底111相同类型的半导体材料（例如，硅）。以下，假设沟道膜114包括p型硅。但是，本发明构思不限于此。例如，沟道膜114可以包括是绝缘体的本征半导体。

内部材料115可以包括绝缘材料。例如，内部材料115可以包括诸如氧化硅的绝缘材料。可替换地，内部材料115可以包括空气狭隙。

在第一至第三掺杂区域131至133的两个相邻区域之间，可以在绝缘材料112和11a以及柱PL的暴露表面上提供信息存储膜116。在示例实施例中，信息存储膜116的厚度可以小于绝缘材料112和112a之间的距离。信息存储膜116的宽度可以与柱的深度成反比例。例如，如自管道（drain）151测量的柱PL越深，则信息存储膜116的宽度就越宽。

在第一至第三掺杂区域131至133的两个相邻区域之间，并且在绝缘材料112和112a之间，可以在信息存储膜116的暴露表面上提供导电材料CM。可以在在绝缘材料112和112a的上部绝缘材料的下表面上提供的信息存储膜以及在绝缘材料112和112a的下部绝缘材料的上表面上提供的信息存储膜16之间提供导电材料CM。在示例实施例中，该导电材料CM可以包括金属导电材料。该导电材料CM可以包括诸如多晶硅的非金属导电材料。

在示例实施例中，可以去除在来自绝缘材料112和112a当中的、位于最上层的绝缘材料的上表面上提供的信息存储膜116。在示例实施例中，可以去除在来自绝缘材料112和112a的侧面当中的、与柱PL相对的侧面上提供的信息存储膜116。

可以在多个柱PL上提供多个管道151。例如，管道151可以包括具有第二导电性类型的半导体材料（例如，硅）。管道151可以包括n型半导体材料（例如，硅）。下面，假定管道151包括n型硅。但是，本发明构思不限于此。可以将管道151延伸至柱PL的沟道膜114的上侧。

可以在管道151上提供在第二方向上延伸的位线BL，以便沿着第一方向彼此间隔。位线BL可以与管道151耦接。在示例实施例中，可以经由接触栓（未示出）来连接管道151和位线BL。位线BL可以包括金属导电材料。可替换地，位线BL可以包括诸如多晶硅的非金属导电材料。

多个柱PL可以与信息存储膜116和多个导电材料一起形成垂直串。每个柱PL可以与信息存储膜116和相邻的导电材料一起形成一个垂直串。

每个垂直串可以包括在与衬底111垂直的方向上堆叠的多个单元晶体管（或者，存储单元）。在图3中，虚线框CT可以指示一个单元晶体管。

图4是示出图3中一个单元晶体管的放大图。参照图3和图4，单元晶体管CT可以由导电材料CM5、与导电材料CM5邻近的柱PL以及在导电材料CM5和柱PL之间提供的信息存储膜116形成。

信息存储器膜116可以从导电材料CM和柱PL之间的区域延伸至导电材料CM的上表面和下表面。每一信息存储器膜116可以包括第一至第三子绝缘膜117、118和119。在单元晶体管CT中，柱PL的沟道膜114可以包括与衬底相同的P型硅。

沟道膜114可以充当单元晶体管CT的主体（body）。可以在与衬底111垂直的方向上形成沟道膜114。从而，柱PL的沟道膜114可以充当沟道膜114的垂直主体。在柱PL的沟道膜14处形成的沟道可以充当垂直沟道。

导电材料CM可以充当栅极（或者，控制栅极）。与柱PL邻近的第一子绝缘膜117可以充当隧道绝缘膜。例如，与柱PL邻近的第一子绝缘薄膜117可以分别包括热氧化膜。第一子绝缘膜117可以分别包括氧化硅膜。

第二子绝缘膜118可以充当电荷存储膜。例如，第二子绝缘膜118可以分别充当电荷俘获膜。例如，第二子绝缘薄膜118可以分别包括氮化膜或金属氧化膜（例如氧化铝膜、铪氧化膜等等）。第二子绝缘膜118可以包括氮化硅膜。

与导电材料邻近的第三子绝缘膜119可以充当阻挡（blocking）绝缘膜。在示例实施例中，第三子绝缘膜119可以由单层或多层形成。第三子绝缘薄膜119可以是具有大于第一和第二子绝缘膜117和118的介电常数的介电常数的高介电膜（例如，氧化铝膜、氧化铪膜等）。第三子绝缘膜119可以分别包括氧化硅膜。

在示例实施例中，第一至第三子绝缘膜117至119可以构成ONO（氧化物-氮化物-氧化物）。即，充当栅极（或控制栅极）的多个导电材料CM、充当阻挡绝缘膜的第三子绝缘膜119、充当电荷存储膜的第二子绝缘膜118、充当隧道绝缘膜的第一子绝缘膜117和充当垂直主体的沟道膜114可以构成在与衬底111垂直的方向上堆叠的多个单元晶体管CT。示范性地，单元晶体管CT可以是电荷俘获型单元晶体管。

导电材料可以沿着第一方向延伸以与多个柱PL连接。导电材料可以构成将在同一行中的柱PL的单元晶体管CT互联的导电线。在示例实施例中，根据高度，还可以使用导电材料CM作为串选择线、地选择线或字线。

图5是示出如何对VNAND执行覆写操作的示意图。参照图5，随着沟道洞（或，柱）变得越深，它的直径变得越窄。即，与下部字线连接的存储单元的电荷存储区域可能窄于与上部字线连接的存储单元的电荷存储区域。当在向所有字线WL0至WL7施加相同电压的条件下执行编程操作时，在存储单元MC0至MC7产生的电场强度可能彼此不同。这可能意味着在各个电荷存储膜中存储的电荷量不同。如图5中所示，与上部字线连接的存储单元的每一编程状态的阈值电压分布的宽度窄于与下部字线连接的存储单元的每一编程状态的阈值电压分布的宽度。

在相同阈值电压窗范围中的编程状态的数目取决于每一编程状态的阈值电压分布有多宽。可以根据垂直串中字线的位置来确定每一编程状态的阈值电压分布。例如，在覆写操作之后，连接至上部字线WL4至WL7的存储单元MC4至MC7中的每个可以是五个状态E、P1、P2、P3和EP1中的一个。在正常的编程操作之后，连接至下部字线WL0至WL3的存储单元MC0至MC3中的每个可以具有四个状态E、P1、P2和P3中的一个。此处，可以对存储单元MC4至MC7中的每个编程以具有根据通过覆写操作的数据的额外状态EP1。

如图5中所示，首先，可以对连接至所有字线WL0至WL7的存储单元执行m位编程操作（例如，2位编程操作）。执行m位编程操作之后，可以通过覆写操作进一步对连接至上部字线WL4至WL7的存储单元执行n位编程操作（例如，图5中的1位编程操作）。

在示例实施例中，可应用到连接至上部字线WL4至WL7的存储单元的覆写操作的数目可以与可应用到连接至下部字线WL0至WL3的存储单元的覆写操作的数目不同。例如，可应用到连接至上部字线WL4至WL7的存储单元的覆写操作的数目可以是“1”，而连接至下部字线WL0至WL3的存储单元不可以被覆写。这可以由存储控制器200来控制。

在示例实施例中，如果用于编程状态的阈值电压分布的电压窗范围足够宽，则可以对已经通过第一覆写操作对其编程的存储单元进一步执行作为第二覆写操作的单电平单元（SLC）编程操作。图5中示出了八条字线WL0至WL7。但是，本发明构思不限于此。图5中示出了四条上部字线WL4至WL7。但是，本发明构思不限于此。图5中示出了一个额外状态EP1。但是，本发明构思不限于此。例如，两个或更多个额外状态可以用于覆写操作（或多个）。

本发明构思可以执行其中根据垂直串中的字线位置对存储单元编程以具有不同的状态数目的覆写操作。

将连接至上部字线的存储单元和连接至下部字线的存储单元分别分配为上部块和下部块，并且每个是互相独立地可擦除的。在包括VNAND和控制该VNAND的整体操作的存储控制器的存储系统中，在存储控制器上运行的快闪转换层（FTL）使上部块无效之后可以执行覆写操作。

图6是示出根据本发明构思的实施例的覆写操作的图。参照图5和图6，根据通过覆写操作编程的数据的值，存储单元（例如，图5中的MC4至MC7中的一个）可以被编程为处于诸如正常编程操作的在先状态（E、P1、P2和P3中的一个）的第一状态S1或诸如从在先状态（E、P1、P2和P3中的一个）转变的额外状态EP1的第二状态S2中。此处，第一状态S1可以对应于数据“1”而第二状态S2可以对应于数据“0”，反之亦然。

如图6中所示，通过覆写操作，具有四个状态E、P1、P2和P3中的一个的多电平单元可以变为具有两个状态S1和S2中的一个的单电平单元。即，在覆写操作之后，可以将存储由四个状态E、P1、P2和P3中的一个指示的2位的存储单元变为存储由两个状态S1和S2中的一个指示的1位的存储单元。

在图6中，第一状态S1可以与在先状态（E、P1、P2和P3中的一个）相同。即，在覆写操作期间，可以禁止对要编程数据“1”并且具有在先状态（E、P1、P2和P3中的一个）的存储单元编程。例如，可以向与编程禁止的存储单元对应的位线提供编程禁止条件的偏置电压（例如，电源电压）。但是，本发明构思不限于此。可以通过重编程以不超过期望的（或可替换地，预定的）阈值电压来形成第一状态S1。

图7是示出根据本发明构思的另一实施例的覆写操作的图。参照图5和图7，在覆写操作期间，根据编程数据的值，存储单元（E、P1、P2和P3中的一个）可以被编程为具有第一状态S1’或第二状态S2，其中第一状态S1’是从在先状态（E、P1、P2和P3）转变的（或者，通过对在先状态（E、P1、P2和P3）编程而聚集的），第二状态S2是从在先状态（E、P1、P2和P3中的一个）转变的额外状态EP1。此处，在覆写操作之后，第一状态S1’可以对应于数据“1”而第二状态S2可以对应于数据“0”。

在示例实施例中，第一状态S1’可以包括如图7中所示的最高状态P3。

如图7中所示，通过覆写操作，具有四个状态E、P1、P2和P3中的一个的多电平单元可以变为具有两个状态S1和S2中的一个的单电平单元。即，在覆写编程操作之后，可以将存储由四个状态中的一个指示的2位的存储单元变为存储由两个状态S1’和S2中的一个指示的1位的存储单元。

使用上述覆写操作，如图7中所示，根据要通过覆写操作编程的数据，在先状态E、P1、P2和P3可以转变为第一状态S1’或第二状态S2。图7中的第一状态S1’的阈值电压分布比图6中的第一状态S1的阈值电压分布的宽度更窄。包括第一状态S1’和第二状态S2的窄阈值电压分布可能对擦除操作有利。与没有覆写的存储块相比，当擦除覆写的存储块时，可以减少阈值电压分布或者ISPE循环的数目。

如参照图5至图7所描述的，执行2位编程操作之后，可以通过覆写操作来执行1位编程操作。但是，本发明构思不限于此。例如，在执行3位编程操作之后，可以通过覆写操作执行1位编程操作。

图8是示出根据本发明构思的实施例在3位编程操作之后执行的覆写操作的图。参照图8，可以对连接至上部字线WL4至WL7的存储单元MC4至MC7编程以具有九个状态E、Q1至Q7和EP1中的一个，并且可以对连接至下部字线WL0至WL3的存储单元MC0至MC3编程以具有八个状态E和Q1至Q7中的一个。此处，可以通过覆写操作对连接至上部字线WL4至WL7的存储单元MC4至MC7中的每个编程以具有状态EP1。

图9是示出根据本发明构思的实施例的、图8中的覆写操作的图。参照图8和图9，在覆写操作，存储单元（图8中的MC4、MC5、MC6和MC7中的一个）可以被编程为具有第一状态S1和第二状态S2中的一个，其中第一状态S1保持在先状态（Q1至Q7中的一个），且第二状态S2是从在先状态（从Q1至Q7中的一个转变）转变的额外状态EP1。此处，第一状态S1可以对应于数据“1”而第二状态S2可以对应于数据“0”。

图10是示出根据本发明构思的另一实施例的、图8中的覆写操作的图。参照图8和图10，在覆写操作，存储单元（图8中的MC4、MC5、MC6和MC7中的一个）可以被编程为具有第一状态S1’和第二状态S2，其中第一状态S1’是从在先状态（Q1至Q7）转变的（或者，通过对在先状态（Q1至Q7）编程聚集的），和第二状态S2是从在先状态（Q1至Q7中的一个）转变的额外状态EP1。此处，第一状态S1’可以对应于数据“1”而第二状态S2可以对应于数据“0”。

如参照图8至图10所描述的，执行3位编程操作之后，可以通过覆写操作执行1位编程操作。

在执行存储块的多位编程操作之后，可以通过覆写操作执行单个位编程操作。但是，本发明构思不限于此。执行多位编程操作之后，可以通过覆写操作按多维调制方案执行编程操作。此处，多维调制方案指的是：对要存储的数据值进行编码，并且将编码结果编程到期望（或替换地，预定的）数目的存储单元。在韩国专利申请No.10-2011-0037961（US13/413,118）中公开了多维调制方案，通过引用将其全部内容合并于此。

图11是示出在3位编程操作之后通过覆写操作按多维调制方案执行的编程操作的图。参照图11，连接至上部字线WL6和WL7的存储单元MC6和MC7可以被编程为具有第一至第三状态ST1、ST2和ST3中的一个。即，通过覆写操作，存储单元可以被编程为具有三个状态ST1、ST2和ST3。

图12是示出根据本发明构思的实施例的、图11中的编程操作的图。参照图12，覆写操作可以对数据值编程以存储在连续相邻的四个存储单元MC71、MC72、MC73和MC74中。根据连续的存储单元MC71、MC72、MC73和MC74的编程状态，可以以四个单元为单位使用81个状态（3×3×3×3）。此处，81个状态可以适当地对应于要对其编程的数据值。

图13是示意地示出根据本发明构思的实施例的编程方法的示意图。参照图13，使用本发明构思的编程方法，在执行m位编程操作（m是自然数）之后，通过覆写操作可以执行n位编程操作（n是实数）。

可以使用2^m个状态TS1至TS2^m来执行m位编程操作。在m位编程操作之后，当需要覆写操作时（或者，当满足覆写条件时），可以使用至少一个额外状态TS2^m+1来执行n位编程操作。

在示例实施例中，可以按照块来管理覆写条件（或者，用于覆写操作的条件）。例如，块当中其中没有存储数据的干净块（或，空闲块）的数目可以被用于覆写条件。

在示例实施例中，可以按照子块来管理覆写条件。例如，子块当中具有无效数据的子块的数目可以被用于覆写条件。

在示例实施例中，可以按照页来管理覆写条件。例如，无效页的数目可以被用于覆写条件。

在示例实施例中，n可以小于m。在另一实施例中，n可以小于或等于m。

在其它的示例实施例中，n可以等于或大于m。

本发明构思的编程方法可以包括：执行覆写操作，其中m位编程的在先状态被转变为至少一个额外状态，该额外状态具有比在先状态更高的阈值电压。作为覆写操作的结果，由在先状态定义的数据作废，而通过覆写操作编程的数据有效。

使用本发明构思的编程方法，在通过覆写操作执行n位编程操作之后，可以再一次执行覆写操作。这可以取决于m位编程操作之后每个编程状态的阈值电压分布的宽度和用于可能编程状态的阈值电压窗。

图14是示意地示出根据本发明构思的另一实施例的编程方法的示意图。参照图14，可以通过第一覆写操作执行n位编程操作（n是实数），并可以通过第二覆写操作再次执行k位编程操作（k是正实数）。使用本发明构思的编程方法，通过第二覆写操作，通过第一覆写操作进行n位编程的在先状态可以被编程为具有至少一个额外状态EST，该额外状态EST具有比在先状态更高的阈值电压。在示例实施例中，k可以小于n。在其它示例实施例中，k可以小于或等于n。在另外的示例实施例中，k可以大于n。

可以使用2^m个状态TS1至TS2^m来执行m位编程操作。但是，本发明构思不限于此。在覆写操作之前，可以使用多个状态来执行覆写操作之前的编程操作。

图15是示意地示出根据本发明构思的另一实施例的编程方法的示意图。参照图15，可以使用i个状态TS1至TSi（i是大于2的自然数）来执行j位编程操作（j是大于2的自然数），然后可以通过覆写操作来执行n位编程操作。

应该理解，在这里描述的示例实施例中，例如对于图6-图15，存储控制器200被配置为如所述地控制覆写操作（或多个）。

图16是示出根据本发明构思的实施例的块管理方法的流程图。

在操作S110中，覆写管理模块220（参照图1）可以判断是否改变任何一个块上的块模式。可以根据与块的擦除可能性关联的信息，诸如块的健康状态（例如，P/E循环、损耗级别、误比特率等）或者块的数据状态（例如，干净块（即其中没有存储数据的块）的数目、块的无效页的比例等），来确定是否改变任何一个块上的块模式。下面将针对其它示例方法实施例来更详细地描述用于判断是否改变块模式的具体方法。

例如，块模式可以包括正常块模式和覆写块模式（或，覆写就绪状态模式）。正常块模式可以指在编程操作对块进行m位编程的模式。覆写块模式可以指在编程操作使用覆写操作执行n位编程操作的模式。

可以从存储控制器200（参照图1）和/或非易失性存储设备100（参照图1）的映射表中提取指示块状态的、与擦除可能性关联的信息。

如果不需求改变块模式，则在操作S120中，块管理模块240可以使用正常块模式来管理块。如果需要改变块模式，则在操作S130中，块管理模块240可以使用覆写块模式来管理块。即，在覆写块模式的编程操作，可以通过覆写操作（参照图5至图10）来执行1位编程操作，或者可以使用多维调制方案（参照图11和图12）来执行编程操作。

在示例实施例中，可以通过映射表在对应块的页或在非易失性存储设备100的元区域处存储指示改变后的块模式的信息。

使用本发明构思的块管理方法，可以将块模式改变为覆写块模式，在覆写块模式中根据块状态通过覆写操作来执行编程操作。

图17是示出根据本发明构思的实施例的块模式确定方法的图。参照图17，当非易失性存储设备中的干净块（即，没有存储数据的块）的数目低于参考值时，可以将m位编程后的块中的一个的块模式改变为覆写块模式。参考值可以是通过经验研究确定的设计参数。之后，当输入对于被设置为覆写块模式的块的编程命令时，可以执行使用覆写操作的编程操作。

图18是示出根据本发明构思的另一实施例的块模式确定方法的图。参照图18，可以根据块的状态来改变块模式。即，当在合并操作之后块包括无效数据时，可以将块模式改变为覆写块模式。虽然存储无效数据的块是无效块，但是在通过覆写操作执行编程操作之后，被设置为覆写块模式的块可以变为有效块。之后，当接收到对于被设置为覆写块模式的块的编程命令时，可以通过覆写操作对该块中的对应页进行编程。

图19是示出根据本发明构思的实施例的块模式存储方法的图。参照图19，块可以包括用于存储块信息的至少一个保留页。该保留页可以包括存储块模式信息的块模式区域101和存储块关联信息的保留数据区域102。

在示例实施例中，块模式信息可以包括与正常块模式对应的位值和与覆写模式对应的位值中的一个。因此，块模式区域101存储指示块的状态的状态指示符。下面将对此进行更详细的描述。块模式信息可以进一步包含与块的覆写数目关联的信息。此处，此覆写数目可以是指示自最后一次擦除该块起在该块之内执行的覆写操作的数目的整数。当基于页执行覆写操作时，也可以在保留数据区域中存储关于每页上的覆写操作的页信息。即，页信息可以与块模式信息相同，但是是基于页的。此外、另外或者可替换地，可以存储与块模式信息相同的子块信息。

图20是示出根据本发明构思的实施例的、存储系统中的包括覆写操作的操作方法的流程图。参照图1和图20，在操作S210中，覆写管理模块220可以判断是否需要块的覆写操作。

在示例实施例中，当非易失性存储设备100中干净块的数目低于参考值并且输入关于先前经历编程操作（例如，m位编程操作）且存储无效数据的块的编程命令时，可以执行块上的覆写操作。这个和其它实施例中的参考值可以是通过经验研究确定的设计参数。

在示例实施例中，当编程后的块中存储无效数据的页的数目在参考值之上并且接收到关于该块的无效页的编程命令时，可以执行块的覆写操作。

在示例实施例中，当先前经历了编程操作的块（编程后的块）的损耗级别低于参考值并且输入关于包括无效数据的块的编程命令时，可以执行块的覆写操作。此处，低于参考值的损耗级别可以意味着可以执行覆写操作。

在示例实施例中，当块的覆写数目小于最大值并且接收到关于包括无效数据的块的编程命令时，可以执行块的覆写操作。

在示例实施例中，当遍及时间窗从块中读取的数据的误比特率（BER）低于阈值时，可以执行块的覆写操作。这里，BER表示块的健康状态。

在实施例中，如果出现上述条件中的一个，则在操作S215中覆写管理模块220可以将包括无效数据的块设置成覆写块模式。

在另一实施例中，必须满足多于一个的条件以允许覆写。并且，在又一实施例中，必须满足全部条件以允许覆写。

在操作S220中，在接收关于n位操作的编程命令之后，通过覆写操作可以执行对已经历了m位编程操作并且包括无效数据的块的n位编程操作。在示例实施例中，覆写操作可以是使用图5至图6（或者，图8至图10）来描述的单电平编程操作，或者参照图12来描述的多维调制方式的编程操作。

覆写管理模块220可以在非易失性存储设备100处存储块的覆写数目。此处，可以通过存储控制器中的表来存储关于每块的覆写数目，或者可以在每块的页处存储覆写数目（S230）。在操作S240中，响应于输入的擦除命令，块管理模块240可以基于存储的覆写数目来执行块的擦除操作。例如，当块的覆写数目多于1时，可以执行擦除操作。此处，可以以ISPE方式执行擦除操作。如果块没有经历任何覆写操作，则可以不执行对块的擦除操作。

虽然图20中未示出，但是本发明构思的操作方法可以进一步包括：基于块的覆写数目、块的编程/擦除循环数目、块擦除比率和/或保留时间（retention time），判断在任何块的擦除操作之前是否在第一覆写操作之后再一次执行覆写操作。

利用本发明构思的擦除方法的一个例子，可以在擦除块之前执行覆写操作。

图21是示出根据本发明构思的另一实施例的、存储系统中的包括覆写操作的操作方法的流程图。

在操作S310中，块管理模块220（参照图1）可以判断干净块的数目是否低于参考值。当干净块的数目大于参考值时，可以不执行擦除操作来产生干净块。

当干净块的数目小于参考值时，在操作S315中，块管理模块220可以将包括无效数据的块设置为覆写块模式。被设置成覆写块模式的块处于覆写就绪状态。然后输入用于覆写操作的编程命令，并且对处于覆写就绪状态的块选择性地执行覆写操作。此处，根据块的数据状态或健康状态，由覆写管理模块220（参照图1）来确定块是否可以被覆写。之后，在操作S330中，覆写管理模块220可以在非易失性存储设备100（参照图1）中存储关于每个存储块的覆写数目。在操作S340中，响应于擦除命令，块管理模块240可以用与以上针对步骤S240描述的相同的方式基于存储的覆写数目来执行块的擦除操作。

根据本发明构思的操作方法，当非易失性存储设备中的干净块的数目低于参考值时，可以执行覆写操作。

图22是示意地示出根据本发明构思的实施例的、块的生命周期的图。参照图22，块的生命周期可以经历下面的过程。在操作S410中，初始块状态可以是编程就绪状态。可以对处于编程就绪状态的块执行多位编程操作。

在操作S420中，编程后的块可以进入覆写就绪状态。参考对应块的损耗级别或干净块的数目，可以根据对应块的数据状态来确定覆写就绪状态。可以通过覆写操作对具有覆写就绪状态的块进行编程。

在操作S430中，已经历了覆写操作的块可以进入擦除就绪状态。可以根据对应块的覆写数目来确定擦除就绪状态。可以擦除具有擦除就绪状态的块。此处，可以以ISPE方式来执行擦除操作。

在操作S440中，可以判断擦除操作是否成功。如果擦除操作通过，则在操作S410中，擦除完成块可以进入编程就绪状态。如果擦除操作失败，则可以将对应块分类为坏块。

根据以上描述，块可以顺序地经历从编程就绪状态到覆写就绪状态的状态改变以及从覆写就绪状态到擦除就绪状态的状态改变。

在编程就绪状态和覆写就绪状态之间，块可以具有包括有效数据的编程状态和包括无效数据的无效状态。在编程状态中，块中的每个存储单元可以存储m位数据。在覆写就绪状态和擦除就绪状态之间，块可以具有覆写状态。在覆写状态中，块中的每个存储单元可以存储n位数据。

换言之，块可以具有如下发展的生命周期：干净状态（例如，擦除的并且准备好被编程的块或正常模式）、编程状态（使用有效数据编程的块）、无效状态（存储无效数据的块）、可覆写状态（存储无效数据并且满足一个或多个上述条件，使得允许覆写无效数据而无需擦除该块的块），覆写状态（根据一个示例实施例已经对其覆写而没有擦除并存储了有效数据的块），并且返回干净状态。存储控制器200可以在块模式区域101中的表中存储状态指示符，以指示块的状态。另外，可以在存储控制器200中的表中、例如在快闪转换层（FTL）中存储状态指示符，以提供对存储器100的更有效的控制。即，通过存储或下载状态指示符到存储控制器200中，存储控制器200可以更快地访问状态信息。也可以在存储控制器200处存储覆写数目。

通过检查块的状态，存储控制器200适当地控制在块上执行操作。例如，并且正如从块的生命周期的以上描述而理解到的，如果块处于无效状态，则存储控制器200仅将块的状态改变为可覆写的，并且如果状态信息指示可覆写状态，则存储控制器200仅覆写块中的数据。一旦块已经被覆写，则存储控制器200就将该块的状态改变为覆写，其也指示数据是有效的。还有，在其中覆写数据表示比被覆写的数据更少位的实施例中，覆写状态同样地指示该块每存储单元存储比例如编程状态期间所存储的数据更少的数据。覆写了存储块之后，存储控制器200然后可以存储覆写数目，这指示自最后一次擦除起块已被覆写的次数。如可以理解的，在其中在擦除之前可以多于一次地覆写块的实施例中，生命周期包括额外的无效、可覆写和覆写状态。例如，在块可以被覆写两次的情况下，生命周期如下：干净状态、编程状态、无效状态、可覆写状态、覆写状态、无效状态、可覆写状态、覆写状态，并返回干净状态。通过检查覆写数目，存储控制器200确定是否进入第一可覆写状态并且执行第一次覆写，或者是否进入第二可覆写状态并执行第二次覆写。基于此确定，存储控制器200对块中的存储单元编程以实现不同的状态。

在一个实施例中，可以在表中存储用于正常的和各种覆写状态的编程和验证电压。表可以被在存储器100，和/或可以被存储在存储控制器200中。另外或可替换地，这些电压可以被硬布线到存储控制器200的电路中。以相同方式，可以将取决于正常的和各种覆写状态而改变的其它电压（例如，用于读数据的电压）存储在表中或硬布线到存储控制器200中。

虽然在以上示例实施例中被描述为基于块来存储，但是替换地或另外地，状态信息可以基于页和/或子块被存储在存储器100以及可选择地在存储控制器200中。

应该理解，可以以各种方式组合以上描述的实施例。例如，可以将仅覆写远离衬底的存储单元的实施例与考虑块生命周期和状态信息的实施例组合。但是这是一个示例组合，并且更多的将是显而易见的。

现在转到图23，图23是示出根据本发明构思的实施例的图1中的非易失性存储设备的图。参照图23，非易失性存储器设备100可以包括存储单元阵列110、块选通电路120、地址译码器130、读/写电路140和控制逻辑150。

存储单元陈列110可以包括多个的存储块BLK1至BLKz（z是2或更大的整数）。存储块BLK1至BLKz中的每个可以形成在沿着第一和第三方向延伸的平面上沿着第二方向（或垂直方向）堆叠的结构。

每个块可以包括在与衬底垂直的方向上延伸的多个垂直串。每个垂直串可以包括沿着与衬底垂直的方向堆叠的多个存储单元。可以沿着行和列在衬底上提供存储单元，并且存储单元可以形成在与衬底垂直的方向上堆叠的三维结构。在示例实施例中，存储单元阵列110可以包括多个存储单元，每个存储单元存储一位或多位数据。

块选通电路120可以通过串选择线SSL、字线WL和地选择线GSL连接至存储单元阵列110。块选通电路120可以通过串线SS、选择线S和地线GS连接至地址译码器130。可以从地址译码器130向块选通电路120提供块选择信号BSS。

块选通电路120可以响应于块选择信号BSS来选择存储单元阵列的块。块选通电路120可以将所选择的块的串选择线SSL、字线WL和地选择线或多条地选择线GSL与串线SS、选择线S和地线或多条地线GS电连接。

地址译码器130可以通过串线SS、选择线S和地线或多条地线GS与块选通电路120连接。地址译码器130可以被配置为响应于控制逻辑150的控制而操作。地址译码器130可以从外部设备接收地址ADDR。

地址译码器130可以被配置为译码输入的地址ADDR的行地址。地址译码器130可以基于译码后的行地址的译码后的块地址来生成块选择信号BSS。地址译码器130可以被配置为从选择线S当中选择与译码后的行地址对应的选择线。地址译码器130可以被配置为从串线SS和地线或多条地线GS当中选择与译码后的行地址对应的串线和地线。

地址译码器130可以被配置为译码输入的地址ADDR的列地址。地址译码器130可以向读/写电路140传递译码后的列地址DCA。

在示例实施例中，地址译码器130可以包括：译码行地址的行译码器、译码列地址的列译码器、存储输入的地址ADDR的地址缓冲器，等等。

读/写电路140可以通过位线BL连接至存储单元阵列110。读/写电路140可以被配置为与外部设备交换数据。读/写电路140可以响应于控制逻辑150的控制而操作。可以从地址译码器130向读/写电路140提供译码后的列地址DCA。读/写电路140可以响应于译码后的列地址DCA来选择位线BL。

在示例实施例中，读/写电路140可以从外部设备接收数据，以将其存储在存储单元阵列110中。读/写电路140可以从存储单元阵列110中读取数据，以将其输出到外部设备。读/写电路140可以从存储单元阵列110的第一存储区域中读取数据，并将其存储在存储单元阵列110的第二存储区域中。即，读/写电路140可以执行回拷（copy-back）操作。

在示例实施例中，读/写电路140可以包括诸如页缓冲器（或者，称为页寄存器）、列选择电路、数据缓冲器等的元件。可替换地，读/写电路140可以包括诸如读出放大器、写驱动器、列选择电路、数据缓冲器等的元件。

控制逻辑150可以与地址译码器130和读/写电路140连接。控制逻辑150可以被配置为控制非易失性存储设备100的整体操作。控制逻辑150可以包括第一编程逻辑151和第二编程逻辑152。第一编程逻辑151可以执行针对连接至上部字线（例如，图5中的WL4至WL7）的存储单元和连接至更低字线（例如，图5中的WL0至WL3）的存储单元的m位编程操作（m是大于1的整数）。如图5中所示，第二编程逻辑152可以执行在覆写操作期间针对连接至上部字线（例如，WL4至WL7）的存储单元的n位编程操作（n是小于m的整数）。

本发明构思的非易失性存储设备100可以使用覆写操作来执行针对m位编程后的存储单元的n位编程操作。

图24是示出图23中的一个块的电路图。参照图24，块可以具有共享位线结构。例如，可以在第一位线BL1和公共源极线CSL之间连接四个串ST1至ST4，以连接至第一位线BL1。第一位线BL1可以对应于在第一方向延伸的导电材料。

串ST1至ST4中的每个可以包括两个串联连接的串选择晶体管SST1和SST2，SST1和SST2分别与串选择线SSL1和SSL2连接。在示例实施例中，可以对串选择晶体管SST1和SST2中的至少一个编程来控制阈值电压。串ST1至ST4中的每个可以包括两个串联连接的地选择晶体管GST1和GST2，GST1和GST2分别与地选择线GSL1和GSL2连接。在示例实施例中，可以对地选择晶体管GST1和GST2中的至少一个编程来控制阈值电压。

图25是示出当存储系统的块的所有单元具有额外状态时额外状态的数目与擦除频率缩减率之间的关联的表。此处，擦除频率可以是当写入相同数目的页时需要的擦除数目。擦除频率ERS_Freq可以满足下面的公式1。

【公式1】

ERS_Freq &Proportional; \frac{1}{m + s \times p}

在公式1中，m指示每个存储单元的位数，s指示2^m个状态之外的额外状态的数目，而p指示存储块中具有额外状态的存储单元的百分比。

由于覆写操作导致的擦除频率缩减率ERS_Freq_reduction可以满足下面的公式2。

【公式2】

ERS_Freq_reduction = \frac{s \times p}{m + s \times p}

参照图25，当额外状态的数目增加时，擦除频率缩减的效果可以最大增至50%。

可以用下面的公式3来表示直到执行擦除操作为止执行的编程操作的平均数目。

【公式3】

num_program∝m+s₁p₁+s₂p₂+…+s_Np_N

在公式3中，m指示每个存储单元的位数，s_i指示子块处的2^m之外的额外状态的数目（或在第i子块处的每个单元的SLC过可写（over-writable）数目），p_i指示块的第i子块的部分，而N指示具有不同过可写数目的子块的数目。

写入相同数目的页时所需要的擦除频率ERS_Freq可以满足下面的公式4。

【公式4】

ERS_Freq &Proportional; \frac{1}{m + Σ_{i = 1}^{N} S_{i} p_{i}}

由于覆写操作导致的擦除频率缩减率ERS_Freq_reduction可以满足下面的公式5。

【公式5】

ERS_Freq_reduction = \frac{Σ_{i = 1}^{N} S_{i} p_{i}}{m + Σ_{i = 1}^{N} S_{i} p_{i}}

图26是示出当存储系统的块的一半单元具有额外状态时额外状态的数目与擦除频率缩减率之间的关联的表。例如，如图5中所示，连接至上部字线的存储单元可以具有额外状态，而连接至下部字线的存储单元可以不具有额外状态。从而，参照公式3，N可以是2，而p₁和p₂可以是0.5。此时，如图26中所示，当额外状态的数量增加时，擦除频率缩减的效果可以最大增至33%。

根据本发明构思的实施例的存储系统可以通过在擦除操作之前执行覆写操作来减少擦除循环数目，并且减少从接收编程命令起到完成编程操作时的响应时间。

虽然传统的存储系统具有较长的擦除时间，但是本发明构思的存储系统可以减少擦除时间。此外，可以提高与擦除操作关联的可靠性/ISPE循环。

本发明构思适用于各种设备。

图27是示意地示出根据本发明构思的实施例的存储系统的框图。参照图27，存储系统1000可以包括至少一个非易失性存储器设备1100和存储控制器1200。存储系统1000可以如参照图1至图26所述在擦除操作之前执行覆写操作。

可以选择性地从外部向非易失性存储设备1100提供高压Vpp。存储控制器1200可以经由多个通道与非易失性存储设备1100连接。存储控制器1200可以包括至少一个中央处理单元（CPU）1210、缓冲存储器1220、ECC电路1230、ROM1240、主机接口1250和存储器接口1260。虽然图27中未示出，但是存储控制器1200可以进一步包括随机化和去随机化数据的随机化电路。根据本发明构思的实施例的存储系统1000适用于完美页新（perfectpage new,PPN）存储器。

在美国专利No.8,027,194和美国专利公开No.2010/0082890中公开了存储系统的详细描述，通过引用将其合部内容合并于此。

图28是示意地示出根据本发明构思的实施例的存储卡的框图。参照图28，存储卡2000可以包括至少一个闪存2100、缓冲存储设备2200和用于控制闪存2100和缓冲存储设备2200的存储控制器2300。存储卡2000可以如参照图1至图26所述在擦除操作之前执行覆写操作。

可以使用缓冲存储设备2200来临时存储在存储卡2000的操作期间产生的数据。可以使用DRAM或SRAM来实现缓冲存储设备2200。存储控制器2300可以经由多个通道与闪存2100连接。存储控制器2300可以连接在主机和闪存2100之间。存储控制器2300可以被配置为响应于来自主机的请求而访问闪存2100。

存储控制器2300可以包括至少一个微处理器2310、主机接口2320和快闪接口2330。微处理器2310可以被配置为驱动固件。主机接口2320可以经由卡协议（例如，SD/MMC）与主机接口，以用于主机和存储卡2000之间的数据交换。存储卡2000适用于多媒体卡（MMC）、安全数字（SD）、迷你SD、存储棒、smartmedia卡和transflash卡。

在美国专利公开No.2010/0306583中公开了存储卡2000的详细描述，通过引用将其合部内容合并于此。

图29是示意地示出根据本发明构思的实施例的moviNAND的框图。参照图29，moviNAND设备3000可以包括至少一个NAND闪存设备3100和控制器3200。moviNAND设备3000可以支持MMC4.4（或，称为“eMMC”）标准。moviNAND设备3000可以如参照图1至图26所述在擦除操作之前执行覆写操作。

NAND闪存设备3100可以是单数据率（SDR）NAND闪存设备或者双数据率（DDR）NAND闪存设备。在示例实施例中，NAND闪存设备3100可以包括NAND闪存芯片。此处，可以通过在一个封装堆叠NAND闪存芯片（例如，FBGA、细间距球栅阵列等）来实现NAND闪存设备3100。

控制器3200可以经由多个通道与闪存设备3100连接。控制器3200可以包括至少一个控制器核3210、主机接口3220和NAND接口3230。控制器核3210可以控制moviNAND设备3000的整体操作。

主机接口3220可以被配置为执行控制器3210和主机之间的MMC接口。NAND接口3230可以被配置为在NAND闪存设备3100和控制器3200之间接口。在示例实施例中，主机接口3220可以是并行接口（例如，MMC接口）。在其它示例实施例中，moviNAND设备3000的主机接口3250可以是串行接口（例如，UHS-II、UFS等)。

moviNAND设备3000可以从主机接收电源电压Vcc和Vccq。此处，可以向NAND闪存设备3100和NAND接口3230提供电源电压Vcc（约3V），而可以向控制器3200提供电源电压Vccq（约1.8V/3V）。在示例实施例中，可以可选地向moviNAND设备3000提供外部高压Vpp。

根据本发明构思的实施例的moviNAND设备3000可以有利于存储大量数据，并且可以具有改善的读特性。根据本发明构思的实施例的moviNAND设备3000适用于小且低功率的移动产品（例如，Galaxy S、iPhone等）。

可以向图29中所示的moviNAND设备3000提供多个电源电压Vcc和Vccq。但是，本发明构思不限于此。moviNAND设备3000可以被配置为通过在内部升压或调整电源电压Vcc来产生适合于NAND接口和NAND闪存的3.3V的电源电压。在美国专利No.7,092,308中公开了内部升压或调整，通过引用将其全部内容合并于此。

本发明构思适用于固态驱动器（SSD）。

图30是示意地示出根据本发明构思的实施例的固态驱动器的框图。参照图30，固态驱动器（SSD）4000可以包括多个闪存设备4100和SSD控制器4200。SSD4000可以如参照图1至图26所述在擦除操作之前执行覆写操作。

可以可选地从外部向闪存设备4100提供高压Vpp。SSD控制器4200可以经由多个通道CH1至CHi连接至闪存设备4100。SSD控制器4200可以包括至少一个CPU4210、主机接口4220、缓冲存储器4230和快闪接口4240。

在CPU4210的控制下，主机接口4220可以通过通信协议与主机交换数据。在示例实施例中，通信协议可以包括高级技术附件（ATA）协议。ATA协议可以包括串行高级技术附件（SATA）接口、并行高级技术附件（PATA）接口、外部SATA（ESATA）接口等等。在其它示例实施例中，通信协议可以包括通用串行总线（USB）协议。在CPU4210的控制下，可以通过缓冲存储器4230而不经过CPU总线来传递要通过主机接口4220从主机接收或向主机发送的数据。

可以使用缓冲存储器4230来临时存储在外部设备和闪存设备4100之间传递的数据。可以使用缓冲存储器4230来存储要由CPU4210运行的程序。可以使用SRAM或DRAM来实现缓冲存储器4230。图30中的缓冲存储器4230可以包括在SSD控制器4200中。但是，本发明构思不限于此。可以在SSD控制器4200的外部提供根据本发明构思的实施例的缓冲存储器4230。

快闪接口4240可以被配置为在SSD控制器4200和用作存储设备的闪存设备4100之间接口。快闪接口4240可以被配置为支持NAND闪存、单NAND闪存、多电平闪存或单电平闪存。

根据本发明构思的实施例的SSD4000通过存储在编程操作的随机数据，可以提高数据的可靠性。在美国专利No.8,027,194和美国专利公开No.2007/0106836和2010/0082890中公开了SSD4000的更详细的描述，通过引用将其全部内容合并于此。

图31是示意地示出根据本发明构思的实施例的、包括图30中的SSD的计算系统的框图。参照图31，计算系统5000可以包括至少一个CPU5100、非易失性存储设备5200、RAM5300、输入/输出（I/O）设备5400和SSD5500。

CPU5100可以连接至系统总线。非易失性存储设备5200可以存储用于驱动计算系统5000的数据。此处，数据可以包括开始命令序列或基本I/O系统（BIOS）序列。RAM5300可以临时存储在CPU5100的运行期间产生的数据。I/O设备5400可以通过诸如键盘、指示设备（例如鼠标）、监视器、调制解调器等等的I/O设备接口而连接至系统总线。SSD5500可以是可读存储设备，并且可以和图30的SSD4000一样实现。

图32是示意地示出根据本发明构思的实施例的、包括图30中的SSD的电子设备的框图。参照图32，电子设备6000可以包括处理器6100、ROM6200、RAM6300、快闪接口6400和至少一个SSD6500。

处理器6100可以访问RAM6300以运行固件代码或其它代码。另外，处理器6100可以访问ROM6200以运行诸如开始命令序列和基本I/O系统（BIOS）序列的固定命令序列。快闪接口6400可以被配置为在电子设备6000和SSD6500之间接口。SSD6500可以从电子设备6000卸除。可以与图30的SSD4000一样地实现SSD6500。

电子设备6000可以包括蜂窝电话机、个人数字助理（PDA）、数码相机、录像摄像机、便携式音频播放器（例如，MP3）和便携式媒体播放器（PMP）。

图33是示意地示出根据本发明构思的实施例的、包括图30中的SSD的服务器系统的框图。参照图33，服务器系统7000可以包括服务器7100和存储用于驱动该服务器7100的数据的至少一个SSD7200。可以与图30的SSD4000一样地配置SSD7200。

服务器7100可以包括应用通信模块7110、数据处理模块7120、升级模块7130、调度中心7140、本地资源模块7150和修复信息模块7160。应用通信模块7110可以被配置为与连接至网络和服务器7100的计算系统通信，或者允许服务器7100与SSD7200通信。应用通信模块7110可以向数据处理模块7120发送通过用户接口提供的数据或信息。

数据处理模块7120可以链接至本地资源模块7150。这里，本地资源模块7150可以基于向服务器7100输入的信息或数据，向用户提供修理店/经销商/技术信息的列表。升级模块7130可以与数据处理模块7120接口。基于从SSD7200接收的信息或数据，升级模块7130可以执行固件、重置代码、诊断系统或关于电子应用的其它信息的升级。

调度中心7140基于输入到服务器7100的信息或数据，可以向用户提供实时选项。修复信息模块7160可以与数据处理模块7120接口。可以使用修复信息模块7160来向用户提供修复相关信息（例如，音频、视频或文档文件）。数据处理模块7120可以将与从SSD7200接收的信息相关的信息打包。可以将打包的信息发送给SSD7200或者向用户显示。

本发明构思适用于移动产品（例如，智能电话机、移动电话机等)。

图34是示意地示出根据本发明构思的实施例的移动设备的框图。参照图34，移动设备8000可以包括通信单元8100、控制器8200、存储单元8300、显示单元8400、触摸屏单元8500和音频单元8600。

存储单元8300可以包括至少一个DRAM8310和诸如moviNAND或eMMC的至少一个非易失性存储设备8330。非易失性存储器设备8330可以如参照图1至图26所述在擦除操作之前执行覆写操作。

在美国专利公开No.2010/0010040、2010/0062715、2010/00199081和2010/0309237中公开了移动设备的详细描述，通过引用将其全部内容合并于此。

本发明构思适用于平板产品。

图35是示意地示出根据本发明构思的实施例的手持电子设备的框图。参照图35，手持电子设备9000可以包括至少一个计算机可读媒介9020、处理系统9040、输入/输出子系统9060、射频电路9080和音频电路9100。通过至少一条通信总线或信号线9030可以互连各个组成元件。

手持电子设备9000可以是便携式电子设备，包括手持计算机、平板电脑、蜂窝电话机、媒体播放器、PDA或者其二者或更多的组合。这里，所述至少一个计算机可读媒介9020可以如参照图1至图26所述在擦除操作之前执行覆写操作。在美国专利No.7,509,588中公开了手持电子设备9000的详细描述，通过引用将其全部内容合并于此。

根据本发明构思的存储系统或存储设备可以被安装在各种类型的封装中。根据本发明构思的存储系统或存储设备的封装的例子可以包括：层叠封装（Package on Package，PoP）、球栅阵列（Ball grid array，BGA）、芯片尺寸封装（Chip scale package，CSP）、塑料带引线芯片载体（Plastic Leaded ChipCarrier，PLCC）、塑料双列直插封装（Plastic Dual In Line Package，PDIP）、叠片内裸片封装（Die in Waffle Pack）、晶片内裸片形式（Die in WaferForm）、板上芯片（Chip On Board，COB）、陶瓷双列直插封装（Ceramic Dual In-LinePackage，CERDIP）、塑料标准四边扁平封装（Metric Quad Flat Pack，MQFP）、薄型四边扁平封装（Thin Quad Flatpack，TQFP）、小外型IC（Small Outline IC，SOIC）、缩小型小外型封装（Shrink Small Outline Package，SSOP）、薄型小外型封装（Thin Small Outline，TSOP)、系统级封装（System In Package，SIP）、多芯片封装（Multi Chip Package，MCP）、晶片级结构封装（Wafer-levelFabricated Package，WFP）、晶片级处理堆叠封装（Wafer-Level Processed StackPackage，WSP）。

虽然已经参照示范性实施例描述了本发明构思，但是对本领域技术人员来说，显然可以进行各种改变和修改而不脱离本发明的精神和范围。因此，应该理解以上实施例不是限制的，而是说明性的。

对相关申请的交叉引用

要求于2012年1月27日在韩国知识产权局提交的韩国专利申请No.10-2012-0008370的优先权，通过引用将其全部内容合并于此。

Claims

1.一种方法，包括：

覆写存储m位数据的存储单元以存储n位数据，n小于或等于m，当存储m位数据时存储单元具有第一多个编程状态中的一个，而当存储n位数据时存储单元具有第二多个编程状态中的一个，所述第二多个编程状态包括不在第一多个编程状态中的至少一个编程状态。

2.如权利要求1所述的方法，其中，所述不在第一多个编程状态中的编程状态具有大于第一多个编程状态的阈值电压分布的阈值电压分布。

3.如权利要求1所述的方法，其中，所述第二多个编程状态包括不在第一多个编程状态中的多于一个的编程状态。

4.如权利要求1所述的方法，还包括：

覆写存储n位数据的存储单元以存储p位数据，p小于或等于n，当存储p位数据时存储单元具有第三多个编程状态，并且所述第三多个编程状态包括不在第一多个编程状态和第二多个编程状态中的至少一个编程状态。

5.如权利要求1的方法，其中，存储器包括存储单元，该存储器被划分为存储单元的块，并且该方法还包括：

确定块中的无效块是否可覆写，所述无效块存储无效数据；并且其中

如果所述确定步骤确定无效块是可覆写的，则允许覆写。

6.如权利要求5所述的方法，其中，所述确定步骤基于存储器中干净块的数目来确定无效块是可覆写的。

7.如权利要求5所述的方法，其中，所述确定步骤基于无效块中空闲页的数目来确定无效块是可覆写的，每一空闲页不存储任何数据。

8.如权利要求5所述的方法，其中，所述确定步骤基于无效块的健康状态来确定无效块是可覆写的，所述健康状态指示无效块的损耗级别。

9.如权利要求8所述的方法，其中，所述健康状态基于无效块已经经历的编程/擦除循环的数目。

10.如权利要求8所述的方法，其中，所述健康状态基于当无效块曾是有效块时读取的数据的误比特率。

11.如权利要求5所述的方法，其中，所述确定步骤基于存储器中干净块的数目和无效块的健康状态来确定无效块是可覆写的，所述健康状态指示无效块的损耗级别。

12.如权利要求1所述的方法，其中，存储器包括存储单元，该存储器被划分为存储单元的块，每块被划分成页，并且该方法还包括：

确定包括存储单元的无效页是否可覆写，所述无效页存储无效的数据；并且其中

如果所述确定步骤确定包括存储单元的无效页是可覆写的，则允许在该无效页上的覆写。

13.如权利要求5所述的方法，还包括：

如果所述确定步骤确定无效块是可覆写的，则存储指示无效块是可覆写的第一指示符。

14.如权利要求13所述的方法，还包括：

在覆写之后，存储指示块中的至少一个已经被覆写的第二指示符。

15.如权利要求14所述的方法，还包括：

在覆写之后，存储指示块中的至少一个自最后一次被擦除起已经被覆写的次数的第三指示符。

16.一种存储系统，包括：

存储器，包括至少一个存储串，存储串包括串联连接的多个存储单元，相对于衬底垂直地排列多个存储单元，多个存储单元被划分成至少第一组存储单元和第二组存储单元，第一组存储单元被布置得比第二组存储单元更远离衬底；以及

控制器，被配置为基于第一套阈值电压分布将数据编程到所述多个存储单元中，并且该控制器被配置为基于第二套阈值电压分布来覆写第一组存储单元中的数据，第一组存储单元中的覆写数据的量小于或等于编程数据的量，第二套阈值电压分布包括不在第一套阈值电压分布中的至少一个阈值电压分布。

17.如权利要求16所述的存储系统，其中，所述控制器被配置为不覆写第二组中的存储单元。

18.如权利要求16所述的存储系统，其中，所述控制器被配置为基于第三套阈值电压分布来覆写第二组存储单元中的数据，第二组存储单元中覆写数据的量小于或等于编程数据的量，第三套阈值电压分布包括不在第一套阈值电压分布中的至少一个阈值电压分布。

19.如权利要求18所述的存储系统，其中，第三套阈值电压分布与第二套阈值电压分布不同。

20.如权利要求16所述的存储系统，其中，所述控制器被配置为覆写第一组存储单元，以使得至少部分由第一组的至少两个存储单元中的阈值电压分布来表示m位数据。

21.如权利要求20所述的存储系统，其中，所述第一组的至少两个存储单元包括在它们各自的存储串内处于不同的垂直位置的存储单元。

22.如权利要求16所述的存储系统，其中

所述存储器包括多个存储串，并且所述多个存储串的存储单元被划分成块；

所述控制器被配置为存储针对至少一个块的状态信息，状态信息指示干净状态、编程状态、无效状态、可覆写状态和覆写状态中的一个，干净状态指示块被擦除，编程状态指示块存储有效数据，无效状态指示块存储无效数据，可覆写状态指示允许覆写数据而无需擦除在块中存储的无效数据，覆写状态指示已经覆写了在块中存储的至少部分数据而没有擦除该块。

23.如权利要求22所述的存储系统，其中，所述控制器被配置为不覆写第二组中的存储单元。

24.如权利要求22所述的存储系统，其中，所述控制器被配置为仅当块的当前状态是无效状态时，才允许将针对该块的状态信息改变为可覆写状态。

25.如权利要求22所述的存储系统，其中，所述控制器被配置为仅当块的状态信息指示可覆写状态时，才覆写该块中的数据。

26.如权利要求25所述的存储系统，其中，所述控制器被配置为覆写块之后将该块的状态信息改变为覆写状态。

27.如权利要求22所述的存储系统，其中，所述控制器被配置为如果状态信息指示覆写状态则存储覆写数目，所述覆写数目指示自最后一次擦除该块起覆写的次数。

28.如权利要求22所述的存储系统，其中，所述控制器被配置为在存储器中存储状态信息。

29.如权利要求28所述的存储系统，其中，所述控制器被配置为在块的页中存储状态信息。

30.如权利要求22所述的存储系统，其中，所述控制器被配置为在控制器中存储状态信息。

31.如权利要求22所述的存储系统，其中，所述覆写状态指示块存储有效数据。

32.如权利要求22所述的存储系统，其中，所述覆写状态指示块每存储单元存储比在编程状态期间存储的数据更少的数据。

33.一种管理具有被划分成块的多个存储单元的存储器的方法，包括：

存储针对块中的至少一个的状态信息，状态信息指示干净状态、编程状态、无效状态、可覆写状态和覆写状态中的一个，干净状态指示块被擦除，编程状态指示块存储有效数据，无效状态指示块存储无效数据，可覆写状态指示允许覆写数据而无需擦除在该块中存储的无效数据，覆写状态指示已经覆写了在该块中存储的至少部分数据而没有擦除该块；以及

基于状态信息来执行对块的操作。

34.如权利要求33所述的方法，还包括：

仅当块的当前状态是无效状态时，才允许将针对块的状态信息改变为可覆写状态。

35.如权利要求33所述的方法，其中，仅当块的状态信息指示可覆写状态时，才选择性地执行覆写块中的数据。

36.如权利要求35所述的方法，还包括：

在覆写块之后，将块的状态信息改变为覆写状态。

37.如权利要求33所述的方法，还包括：

如果状态信息指示覆写状态则存储覆写数目，该覆写数目指示自最后一次擦除起该块覆写的次数。

38.如权利要求33所述的方法，其中，所述存储步骤在存储器中存储状态信息。

39.如权利要求38所述的方法，其中，所述存储步骤在存储器中块的页中存储状态信息。

40.如权利要求33所述的方法，其中，所述存储步骤在存储器的控制器中存储状态信息。

41.如权利要求33所述的方法，其中，所述覆写状态指示块存储有效数据。

42.如权利要求33所述的方法，其中，所述覆写状态指示块每存储单元存储比在编程状态期间存储的数据更少的数据。

43.如权利要求42所述的方法，其中，所述编程状态指示所存储的数据由第一套阈值电压分布表示，而覆写状态指示所存储的数据由第二套阈值电压分布表示，所述第二套阈值电压分布包括不在第一套阈值电压分布中的至少一个阈值电压分布。

44.一种非临时性记录介质，包括：

存储针对块中的至少一个的状态信息的存储区域，状态信息指示干净状态、编程状态、无效状态、可覆写状态和覆写状态中的一个，干净状态指示块被擦除，编程状态指示块存储有效数据，无效状态指示块存储无效数据，可覆写状态指示允许覆写数据而无需擦除在该块中存储的无效数据，覆写状态指示已经覆写了在块中存储的至少部分数据而没有擦除该块。

45.如权利要求44所述的记录介质，其中，如果状态信息指示覆写状态则所述存储区域存储覆写数目，该覆写数目指示自最后一次擦除该块起覆写的次数。