WO2010125793A1 - 試験装置および試験方法 - Google Patents
試験装置および試験方法 Download PDFInfo
- Publication number
- WO2010125793A1 WO2010125793A1 PCT/JP2010/002987 JP2010002987W WO2010125793A1 WO 2010125793 A1 WO2010125793 A1 WO 2010125793A1 JP 2010002987 W JP2010002987 W JP 2010002987W WO 2010125793 A1 WO2010125793 A1 WO 2010125793A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- test
- unit
- programmable circuit
- circuit
- programmable
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
Definitions
- the present invention relates to a test apparatus and a test method.
- an object of one aspect of the present invention is to provide a test apparatus and a test method that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
- the dependent claims define further advantageous specific examples of the present invention.
- a test apparatus for testing a device under test, a programmable circuit device including a programmable circuit, a program unit for programming a circuit, and the circuit being programmed,
- a test apparatus and a test method including a test unit that performs a test by exchanging a signal with the programmable circuit device.
- FIG. 1 shows a configuration of a test apparatus 10 according to the present embodiment.
- the operation of the test apparatus 10 according to the present embodiment is shown.
- the structure of the test apparatus 10 which concerns on the modification of this embodiment is shown.
- 1 shows a configuration of a programmable circuit device 110 according to the present embodiment.
- FIG. 1 shows a configuration of a test apparatus 10 according to the present embodiment.
- the test apparatus 10 tests devices under test such as analog circuits, digital circuits, memories, and system-on-chip (SOC).
- the test apparatus 10 inputs a test signal based on a test pattern for testing the device under test to the device under test, and determines pass / fail of the device under test based on an output signal output from the device under test according to the test signal. To do.
- the test apparatus 10 aims to execute diagnosis in a short time without using an ideal device by programming a programmable circuit device and using it for diagnosis.
- the test apparatus 10 tests the programmable circuit device 110 mounted on the diagnostic board 100.
- the diagnostic board 100 is a board used when executing the diagnosis of the test apparatus 10.
- the diagnostic board 100 and the board on which the device under test is mounted may be exchanged.
- the programmable circuit device 110 mounted on the diagnostic board 100 and the device under test may be exchanged directly.
- the diagnostic board 100 may include a plurality of programmable circuit devices 110-1 to 110-n.
- the programmable circuit device 110 is a device including the programmable circuit 120.
- a circuit that executes a specific process such as an FPGA (Field Programmable Gate Array), an FPAA (Field Programmable Analog Array), or a Mixed Signal FPGA is defined. The function is not exhibited until the user sets the necessary circuit configuration information.
- the programmable circuit 120 may be a circuit that can be reused and modified by being reset again and again, and the circuit is programmed by the test apparatus 10.
- the test apparatus 10 includes a program unit 130, a test unit 140, a diagnosis unit 150, and a board mounting unit 160.
- the program unit 130 programs a diagnostic circuit for the programmable circuit device 110 mounted for diagnosis of the test apparatus.
- the program unit 130 receives a control signal for controlling programming of the programmable circuit device 110, data for programming of a circuit for diagnosis, and the like via a test output terminal included in the test apparatus 10 as a programmable circuit device. 110 to program the programmable circuit 120 into a circuit for diagnosis.
- the test unit 140 performs a test by exchanging signals with the programmable circuit device 110 while the circuit is programmed in the programmable circuit device 110.
- the test executed by the test unit 140 may be the entire test program executed on the device under test to be tested, or a specific test pattern itself specified by the user.
- the test unit 140 includes a plurality of test output terminals 143 that output test signals, and a plurality of test input terminals 146 that receive output signals from the programmable circuit device 110 or the device under test.
- the diagnosis unit 150 diagnoses the quality of at least one of the test apparatus and the test program based on the test result by the test unit 140.
- the board mounting unit 160 mounts the diagnostic board 100.
- FIG. 2 shows the operation of the test apparatus 10 according to the present embodiment.
- the test apparatus 10 performs an initial setting used for execution of diagnosis (S200).
- the initial setting may include items to be diagnosed and / or initialization of the programmable circuit 120 on the programmable circuit device 110 and the like.
- the program unit 130 programs a circuit in the programmable circuit device 110 according to the contents to be diagnosed (S210).
- the circuit to be programmed may be a diagnostic circuit that emulates the operation of a device under test to be tested by the test apparatus.
- the circuit to be programmed may be a diagnostic circuit that emulates the operation and malfunction of the device under test.
- the test unit 140 executes a test of the programmable circuit device 110 (S220).
- the test unit 140 outputs a diagnostic pattern signal from the test output terminal 143 and receives an output signal that is a response of the programmable circuit device 110 at the test input terminal 146.
- the diagnosis unit 150 diagnoses the quality of at least one of the test apparatus and the test program based on the test result by the test unit 140 (S230). For example, when the circuit programmed by the program unit 130 is a diagnostic circuit that emulates the operation of the device under test to be tested by the test apparatus, if the test result of the test unit 140 is defective, the test apparatus 10 May be determined to be defective. With such a diagnosis, the test apparatus 10 can execute the same diagnosis as when the ideal device is mounted even if the ideal device is not mounted.
- the diagnosis unit 150 has detected the malfunction of the programmable circuit device 110 in the test by the test unit 140. Based on whether or not, the quality of at least one of the test apparatus and the test program may be diagnosed. By such a diagnosis, the test apparatus 10 can execute the same diagnosis as when the ideal device that performs the intended malfunction is mounted even if the ideal device that performs the intended malfunction is not mounted. Further, since this malfunction can be arbitrarily programmed, diagnosis by various malfunctions can be executed appropriately.
- the test apparatus 10 outputs the diagnosis result (S240). As described above, according to the test apparatus 10 according to the present embodiment, diagnosis can be performed in a short time without using an ideal device.
- FIG. 3 shows a configuration of a test apparatus 10 according to a modification of the present embodiment.
- members denoted by the same reference numerals as those in FIG. 1 have substantially the same functions and configurations as those in FIG.
- the test unit 140 according to this modification is connected to a plurality of devices under test and tests the plurality of devices under test in parallel.
- the diagnostic board 100 according to this modification includes two or more test input terminals of the test unit 140 to which the output terminals of one programmable circuit device 110 should be connected to corresponding device output terminals of two or more devices under test. Connect to 146.
- the diagnostic board 100 has three test input terminals 146 of the test unit 140 to which the output terminals of the programmable circuit device 110-1 should be connected to the corresponding device output terminals of the three devices under test. Connect to. With such a connection configuration, the diagnosis unit 150 is a single programmable circuit device 110-1, and each diagnosis from the output of the programmable circuit device 110-1 to the circuits after the plurality of test input terminals 146 of the test unit 140 is performed. Can be executed simultaneously.
- the diagnostic board 100 includes one test output terminal 143 among two or more test output terminals 143 of the test unit 140 to be connected to corresponding device input terminals of two or more devices under test. May be selected and connected to the input terminal of one programmable circuit device 110.
- the diagnostic board 100 selects one test output terminal 143 among the three test output terminals 143 of the test unit 140 using the input changeover switch 310, and inputs the programmable circuit device 110-1. Connect to the terminal. With such a connection configuration, the diagnosis unit 150 can diagnose a diagnosis location used for testing a plurality of devices under test in the test apparatus 10 using one or a small number of programmable circuit devices 110-1.
- the diagnostic board 100 replaces the one programmable circuit device 110 with the other programmable circuit device 110 when the failure of the one programmable circuit device 110 is detected.
- the switching unit 320 may be connected to the. In the figure, the switching unit 320 connects another programmable circuit device 110-2 to the test unit 140 in place of the programmable circuit device 110-1 in response to detection of a failure of the programmable circuit device 110-1. . With the connection configuration described above, even when the programmable circuit device 110 is out of order, the diagnosis can be continued appropriately.
- the diagnostic board 100 may further include a comparison unit 330 that compares outputs from two or more corresponding output terminals in two or more programmable circuit devices programmed with the same circuit.
- the diagnostic board 100 further includes a comparison unit 330 that compares outputs from two or more corresponding output terminals in the programmable circuit devices 110-1 and 110-n programmed with the same circuit. Supply to the test input terminal 146.
- the test unit 140 receives the comparison result from the comparison unit 330, and detects a failure of the programmable circuit device 110-1 or 110-n when the outputs from the programmable circuit devices 110-1 and 110-n are different.
- the comparison unit 330 is mounted on the diagnostic board 100.
- the comparison unit 330 may be mounted on a motherboard, a test head, or a test apparatus body. As described above, according to the test apparatus 10 according to the present embodiment, a defect of the programmable circuit device 110 can be detected.
- FIG. 4 shows a configuration of the programmable circuit device 110 according to the present embodiment.
- the programmable circuit device 110 includes a programmable circuit 120, first to third signal input terminals 420a to 420c, and a signal output terminal 430.
- the program unit 130 programs the programmable circuit 120 in the programmable circuit device 110.
- the program unit 130 configures three circuits of first to third programmable circuits 410 a to 410 c in the programmable circuit 120.
- the first programmable circuit 410a implements the logical operation of the device under measurement with a logic circuit.
- the second programmable circuit 410b realizes the logical operation of the device under measurement by an arithmetic logic unit (ALU: Arithmetic Logic Unit) and a memory circuit.
- ALU Arithmetic Logic Unit
- the first signal input terminal 420a is a signal input to the first programmable circuit 410a.
- the second signal input terminal 420b is a signal input to the second programmable circuit 410b.
- the diagnostic board 100 supplies a test signal from the test unit 140 to either the first or second signal input terminal 420 according to a device programmed by the program unit 130.
- the third signal input terminal 420c is a program input terminal for programming and operating the programmable circuit device 110, a control input terminal, a power supply input, a GND, and the like.
- the program unit 130 programs the programmable circuit 120 through the third signal input terminal 420c.
- the signal output terminal 430 is an output of the program circuit device.
- the first programmable circuit 410 a and the second programmable circuit 410 b are circuits for diagnosis that emulate the operation and / or malfunction of the device under test to be tested by the test apparatus 10 in accordance with the designation from the program unit 130. Configure.
- the program unit 130 programs a general-purpose first programmable circuit 410a that can program the logic circuit.
- the program unit 130 may program the second programmable circuit 410b in which the arithmetic logic circuit device and the memory circuit are incorporated in advance.
- the first and second programmable circuits can emulate the operation and / or malfunction of various devices under test.
- the third programmable circuit 410c may set a delay amount of a signal exchanged with the test output terminal 143 according to designation from the test output terminal 143 or the program unit 130.
- the third programmable circuit 410c may constitute a delay circuit by a minute delay circuit that arbitrarily sets a delay amount.
- the third programmable circuit 410c may set the level of a signal exchanged with the test output terminal 143 or a signal exchanged with the test input terminal 146 in accordance with the designation from the program unit 130. .
- the third programmable circuit 410c may set the signal strength by a voltage / current variable circuit that can arbitrarily set the level of the output voltage and / or current.
- the third programmable circuit 410 c may set the value of the output resistance used when transmitting and receiving signals to and from the test input terminal 146 according to the designation from the program unit 130.
- the third programmable circuit 410c may set the value of the output resistance by a resistance variable circuit.
- the third programmable circuit 410c can realize variations in the devices under test such as signal output timing, output voltage, output current, and output resistance.
- the first or second programmable circuit 410 may constitute a device under test circuit
- the third programmable circuit 410c corresponds to the signal output timing, output voltage, output current, and output resistance.
- a minute delay circuit, a voltage / current variable circuit, and a variable resistance circuit may be configured.
- the test unit 140 transmits and receives signals to and from the programmable circuit device 110 in a state where the circuit is programmed, and the circuit diagnosis unit 150 determines at least the test apparatus and the test program based on the test result by the test unit 140. Diagnose one pass or fail.
- the test apparatus 10 can execute a diagnosis that virtually reflects at least one of signal delay, signal output level, and output resistance.
- test apparatus 10 As described above, according to the test apparatus 10 according to the present embodiment, an actual device under test including variations due to time and / or voltage / current is realized virtually and with an intended value. Diagnosis of the test apparatus can be executed.
- the diagnostic circuit 100 has been described as an example of the mounting position of the programmable circuit device 110. However, for example, it may be mounted on any of a motherboard, a test head, and a test apparatus main body.
- the test apparatus 10 can be programmed after the programmable circuit device 110 is programmed and tested instead. It may be shipped as a manufactured device.
- test equipment 100 diagnostic board, 110-1 to n programmable circuit device, 120-1 to n programmable circuit, 130 program unit, 140 test unit, 143 test output terminal, 146 test input terminal, 150 diagnostic unit, 160 board Mounted part, 310 input selector switch, 320 switching part, 330 comparing part, 410a-c first to third programmable circuits, 420a-c first to third signal input terminals, 430 signal output terminal
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
被試験デバイスを試験する試験装置であって、プログラマブル回路を備えるプログラマブル回路デバイスに対して、回路をプログラムするプログラム部と、回路がプログラムされた状態で、プログラマブル回路デバイスとの間で信号を授受して試験をする試験部と、を備える試験装置を提供する。当該試験装置は、試験部による試験結果に基づいて、試験装置および試験プログラムの少なくとも一方の良否を診断する診断部を更に備えてもよい。
Description
本発明は、試験装置および試験方法に関する。
従来、半導体試験装置といった診断機能を備える装置においては、装置システムが正常に動作しているかを判断するための様々な診断方法が知られている。例えば、試験対象である半導体デバイスを試験装置に実装せず、試験信号の入力端子と試験対象の半導体デバイスの出力に接続する端子を電気的に接続する（例えば、特許文献１参照）。試験対象は単なるスルー配線となるので、試験結果は予め想定でき、実際の試験結果と比較することで試験装置の診断を実行できる。あるいは、試験対象となる半導体デバイスに換えて、確実に意図した動作をする理想デバイスを試験装置で試験する（例えば、特許文献２参照）。意図した動作に対して試験を実行することから、試験結果は予め想定でき、実際の試験結果と比較することで試験装置の診断を実行できる。
特許文献１ 特開平１１－３０４８８０号公報
特許文献１ 特開２００２－１０７４１７号公報
特許文献１ 特開平１１－３０４８８０号公報
特許文献１ 特開２００２－１０７４１７号公報
ところで、スルー配線による診断を実行する場合は、測定すべきデバイスの出力が得られないのでハードウェアの機能毎に診断プログラムを実行する必要が生じ、実行時間が長くなる。また、実際にデバイス測定に使用しない機能も全て診断する必要が発生する。理想的なデバイスで診断する場合、デバイスの電気応答に関するバラツキを試験するためには、実際に意図した条件で動作する理想デバイスを全て準備する必要がある。また、デバイスによっては理想的な動作をするデバイスの作成もしくは入手が困難な場合もあり、さらに理想デバイスが故障するリスクもある。加えて、測定デバイス毎に理想デバイスを用意する必要がある。
そこで本発明の１つの側面においては、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第１の態様によると、被試験デバイスを試験する試験装置であって、プログラマブル回路を備えるプログラマブル回路デバイスに対して、回路をプログラムするプログラム部と、前記回路がプログラムされた状態で、前記プログラマブル回路デバイスとの間で信号を授受して試験をする試験部とを備える試験装置および試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、アナログ回路、デジタル回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の被試験デバイスを試験する。試験装置１０は、被試験デバイスを試験するための試験パターンに基づく試験信号を被試験デバイスに入力し、試験信号に応じて被試験デバイスが出力する出力信号に基づいて被試験デバイスの良否を判定する。試験装置１０は、プログラマブル回路デバイスをプログラミングして診断に用いることで、理想デバイスを用いることなく短時間で診断を実行することを目的とする。試験装置１０は、診断用ボード１００上に搭載されたプログラマブル回路デバイス１１０を試験する。
診断用ボード１００は、試験装置１０の診断を実行するときに用いるボードである。試験装置１０が被試験デバイスの試験を実行するときは、診断用ボード１００と被試験デバイスを搭載したボードとを交換してもよい。あるいは、診断用ボード１００に搭載されたプログラマブル回路デバイス１１０と被試験デバイスとを直接交換してもよい。診断用ボード１００は、複数のプログラマブル回路デバイス１１０－１～ｎを搭載してもよい。
プログラマブル回路デバイス１１０は、プログラマブル回路１２０を備えるデバイスであり、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）、あるいはＭｉｘｅｄ Ｓｉｇｎａｌ ＦＰＧＡといった、出荷時には特定の処理を実行する回路が定義されておらず、ユーザが必要な回路の構成情報を設定して初めて機能を発揮するものである。プログラマブル回路１２０は、何度でも再設定することで再利用および修正が可能な回路であってよく、試験装置１０によって回路がプログラムされる。試験装置１０は、プログラム部１３０と、試験部１４０と、診断部１５０と、ボード搭載部１６０とを備える。
プログラム部１３０は、該試験装置の診断用に搭載されたプログラマブル回路デバイス１１０に対して、診断用の回路をプログラムする。プログラム部１３０は、一例として試験装置１０が備える試験用の出力端子を介して、プログラマブル回路デバイス１１０のプログラミングを制御するためのコントロール信号および診断用の回路のプログラミングのためのデータ等をプログラマブル回路デバイス１１０に送信し、プログラマブル回路１２０を診断用の回路にプログラムする。
試験部１４０は、プログラマブル回路デバイス１１０に回路がプログラムされた状態で、プログラマブル回路デバイス１１０との間で信号を授受して試験をする。試験部１４０が実行する試験は、試験対象の被試験デバイスに対して実行する試験プログラム全体であっても、ユーザが指定する特定の試験パターン自体でもよい。試験部１４０は、試験信号を出力する複数の試験出力端子１４３と、プログラマブル回路デバイス１１０もしくは被試験デバイスからの出力信号を受ける複数の試験入力端子１４６を備える。
診断部１５０は、試験部１４０による試験結果に基づいて、当該試験装置および試験プログラムの少なくとも一方の良否を診断する。
ボード搭載部１６０は、診断用ボード１００を搭載する。
図２は、本実施形態に係る試験装置１０の動作を示す。試験装置１０は、診断の実行に用いる初期設定をする（Ｓ２００）。初期設定には、診断する項目および／またはプログラマブル回路デバイス１１０上のプログラマブル回路１２０の初期化等が含まれてもよい。
プログラム部１３０は、診断する内容に応じて、プログラマブル回路デバイス１１０に回路をプログラムする（Ｓ２１０）。プログラムされる回路は、当該試験装置の試験対象となる被試験デバイスの動作をエミュレートする診断用の回路でもよい。あるいは、プログラムされる回路は、被試験デバイスの動作および誤動作をエミュレートする診断用の回路でもよい。
試験部１４０は、プログラマブル回路デバイス１１０の試験を実行する（Ｓ２２０）。試験部１４０は、試験出力端子１４３から診断用のパターン信号を出力させ、プログラマブル回路デバイス１１０の応答である出力信号を、試験入力端子１４６で受信する。
診断部１５０は、試験部１４０による試験結果に基づいて、当該試験装置および試験プログラムの少なくとも一方の良否を診断する（Ｓ２３０）。例えば、プログラム部１３０がプログラムした回路が、当該試験装置の試験対象となる被試験デバイスの動作をエミュレートする診断用の回路の場合、試験部１４０の試験結果が不良であれば、試験装置１０が不良であると判断してよい。このような診断により、試験装置１０は、理想デバイスが搭載されていなくても、理想デバイスが搭載されたときと同様の診断を実行することができる。
また診断部１５０は、プログラマブル回路デバイス１１０にプログラムされる回路が被試験デバイスの動作および誤動作をエミュレートする診断用の回路の場合、試験部１４０による試験においてプログラマブル回路デバイス１１０の誤動作を検出できたか否かに基づいて、当該試験装置および試験プログラムの少なくとも一方の良否を診断してもよい。このような診断により、試験装置１０は、意図した誤動作をする理想デバイスが搭載されていなくても、意図した誤動作をする理想デバイスが搭載された場合と同様の診断を実行することができる。またこの誤動作は任意にプログラムできるので、様々な誤動作による診断を適切に実行することができる。
試験装置１０は、診断した結果を出力する（Ｓ２４０）。以上に示したように、本実施形態に係る試験装置１０によれば、理想デバイスを用いることなく短時間で診断を実行することができる。
図３は、本実施形態の変形例に係る試験装置１０の構成を示す。図３において、図１と同一の符号を付した部材は、図１とほぼ同様の機能および構成をとるので、以下相違点を除き説明を省略する。本変形例に係る試験部１４０は、複数の被試験デバイスに接続されて複数の被試験デバイスを並行して試験する。本変形例に係る診断用ボード１００は、一のプログラマブル回路デバイス１１０の出力端子を、２以上の被試験デバイスの対応するデバイス出力端子に接続されるべき、試験部１４０の２以上の試験入力端子１４６に接続する。図中において、診断用ボード１００は、プログラマブル回路デバイス１１０－１の出力端子を、３個の被試験デバイスの対応するデバイス出力端子に接続されるべき、試験部１４０の試験入力端子１４６の３箇所に接続する。このような接続構成により、診断部１５０は、１つのプログラマブル回路デバイス１１０－１で、プログラマブル回路デバイス１１０－１の出力から試験部１４０の複数の試験入力端子１４６以降の回路までの、それぞれの診断を同時に実行することができる。
なお、本変形例に係る診断用ボード１００は、２以上の被試験デバイスの対応するデバイス入力端子に接続されるべき試験部１４０の２以上の試験出力端子１４３のうち、一の試験出力端子１４３を選択して一のプログラマブル回路デバイス１１０の入力端子に接続する入力切替スイッチ３１０を有してもよい。図中において、診断用ボード１００は、試験部１４０の３箇所の試験出力端子１４３のうち、入力切替スイッチ３１０を用いて一の試験出力端子１４３を選択して、プログラマブル回路デバイス１１０－１の入力端子に接続する。このような接続構成により、診断部１５０は、１又は少数のプログラマブル回路デバイス１１０－１を用いて、試験装置１０における複数の被試験デバイスの試験に用いる診断箇所を診断することができる。
また、本変形例に係る診断用ボード１００は、一のプログラマブル回路デバイス１１０の故障が検出されたことに応じて、当該一のプログラマブル回路デバイス１１０に代えて他のプログラマブル回路デバイス１１０を試験部１４０に接続する切替部３２０を有してもよい。図中において、切替部３２０は、プログラマブル回路デバイス１１０－１の故障が検出されたことに応じて、プログラマブル回路デバイス１１０－１に代えて他のプログラマブル回路デバイス１１０－２を試験部１４０に接続する。以上に示した接続構成により、プログラマブル回路デバイス１１０が故障している場合にも、適切に診断を続行させることができる。
さらに、本変形例に係る診断用ボード１００は、同一の回路をプログラムした２以上のプログラマブル回路デバイスにおける対応する２以上の出力端子からの出力を比較する比較部３３０を更に備えてもよい。図中において、診断用ボード１００は、同一の回路をプログラムしたプログラマブル回路デバイス１１０－１および１１０－ｎにおける対応する２以上の出力端子からの出力を比較する比較部３３０を更に備え、比較結果を試験入力端子１４６に供給する。試験部１４０は、比較部３３０による比較結果を受け取って、プログラマブル回路デバイス１１０－１と１１０－ｎからの出力が異なる場合に、プログラマブル回路デバイス１１０－１もしくは１１０－ｎの故障を検出する。なお、本実施形態においては、比較部３３０は診断用ボード１００上に実装されるがこれに代えて、例えばマザーボード、テストヘッド、試験装置本体のいずれに実装してもよい。以上に示したように、本実施形態に係る試験装置１０によれば、プログラマブル回路デバイス１１０の不良を検出することができる。
図４は、本実施形態に係るプログラマブル回路デバイス１１０の構成を示す。プログラマブル回路デバイス１１０は、プログラマブル回路１２０と、第１～第３の信号入力端子４２０ａ～ｃと、信号出力端子４３０を備える。
プログラム部１３０は、プログラマブル回路デバイス１１０内のプログラマブル回路１２０をプログラムする。一例としてプログラム部１３０は、プログラマブル回路１２０内に、第１～第３のプログラマブル回路４１０ａ～ｃの三つの回路を構成する。第１のプログラマブル回路４１０ａは、被測定デバイスの論理的動作を論理回路で実現する。第２のプログラマブル回路４１０ｂは、被測定デバイスの論理的動作を、演算論理装置（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ Ｌｏｇｉｃ Ｕｎｉｔ）およびメモリ回路により実現する。第３のプログラマブル回路４１０ｃは、被測定デバイスのバラツキを仮想的に実現する。
第１の信号入力端子４２０ａは、第１のプログラマブル回路４１０ａへの信号入力である。第２の信号入力端子４２０ｂは、第２のプログラマブル回路４１０ｂへの信号入力である。診断用ボード１００は、プログラム部１３０がプログラムするデバイスに応じて、試験部１４０からの試験信号を第１もしくは第２の信号入力端子４２０のいずれかに供給する。第３の信号入力端子４２０ｃは、プログラマブル回路デバイス１１０をプログラムして動作させるためのプログラム用の入力端子と、コントロール用入力端子と、電源入力と、ＧＮＤ等である。プログラム部１３０は、第３の信号入力端子４２０ｃを介してプログラマブル回路１２０をプログラムする。信号出力端子４３０は、プログラム回路デバイスの出力である。
第１のプログラマブル回路４１０aおよび第２のプログラマブル回路４１０ｂは、プログラム部１３０からの指定に応じて、試験装置１０の試験対象となる被試験デバイスの動作および／または誤動作をエミュレートする診断用の回路を構成する。プログラム部１３０は、診断用の回路が論理回路で構成できる場合は、論理回路をプログラム可能な汎用の第１のプログラマブル回路４１０aをプログラムする。プログラム部１３０は、診断用の回路を演算論理装置およびメモリ回路を用いて構成する場合は、演算論理回路装置およびメモリ回路が予め組み込まれた第２のプログラマブル回路４１０ｂをプログラムしてよい。第１および第２のプログラマブル回路によって、様々な被試験デバイスの動作および／または誤動作をエミュレートすることができる。
第３のプログラマブル回路４１０ｃは、試験出力端子１４３又はプログラム部１３０からの指定に応じて、試験出力端子１４３との間で授受する信号の遅延量を設定してもよい。第３のプログラマブル回路４１０ｃは、遅延量を任意に設定する微小遅延回路によって、遅延回路を構成してよい。また第３のプログラマブル回路４１０ｃは、プログラム部１３０からの指定に応じて、試験出力端子１４３との間で授受する信号または試験入力端子１４６との間で授受する信号のレベルを設定してもよい。第３のプログラマブル回路４１０ｃは、出力電圧および／または電流のレベルを任意に設定できる電圧電流可変回路によって、信号強度を設定してもよい。さらに第３のプログラマブル回路４１０ｃは、プログラム部１３０からの指定に応じて、試験入力端子１４６との間で信号を授受する場合に用いる出力抵抗の値を設定してもよい。第３のプログラマブル回路４１０ｃは、抵抗可変回路によって、出力抵抗の値を設定してよい。第３のプログラマブル回路４１０ｃによって、信号の出力タイミング、出力電圧、出力電流および出力抵抗といった被試験デバイスのそれぞれのバラツキを実現することができる。
以上の実施形態において、プログラム部１３０がプログラマブル回路１２０にプログラムする回路として、被試験デバイスおよびその信号の出力タイミング、出力電圧、出力電流、および出力抵抗の少なくとも１つを可変とする回路をプログラムしてもよい。これにより、第１もしくは第２のプログラマブル回路４１０は、被試験デバイス回路を構成してもよく、第３のプログラマブル回路４１０ｃは、信号の出力タイミング、出力電圧、出力電流、および出力抵抗に応じた微小遅延回路、電圧電流可変回路および抵抗可変回路を構成してもよい。試験部１４０は、回路がプログラムされた状態で、プログラマブル回路デバイス１１０との間で信号を授受し、回路診断部１５０は、試験部１４０による試験結果に基づいて、当該試験装置および試験プログラムの少なくとも一方の良否を診断する。試験装置１０は、理想的な被試験デバイスの動作に加え、信号の遅延、信号出力のレベル度および出力抵抗の少なくとも１つを仮想的に反映させた診断を実行することができる。
以上に示したように、本実施形態に係る試験装置１０によれば、時間的およびまたは電圧電流によるバラツキを含んだ実際の被試験デバイスを仮想的にしかも意図した値で実現させた上で、当該試験装置の診断を実行できる。
以上の実施形態において、プログラマブル回路デバイス１１０の実装位置として診断用ボード１００上を一例として説明したが、例えばマザーボード、テストヘッド、試験装置本体のいずれに実装しても良い。
以上の実施形態において、プログラマブル回路デバイス１１０は、試験装置１０の診断用の回路として用いる例を説明したが、試験装置１０は、これに代えてプログラマブル回路デバイス１１０をプログラムして試験してからプログラムされたデバイスとして出荷してもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 試験装置、１００ 診断用ボード、１１０－１～ｎ プログラマブル回路デバイス、１２０－１～ｎ プログラマブル回路、１３０ プログラム部、１４０ 試験部、１４３ 試験出力端子、１４６ 試験入力端子、１５０ 診断部、１６０ ボード搭載部、３１０ 入力切替スイッチ、３２０ 切替部、３３０ 比較部、４１０ａ～ｃ 第１～第３のプログラマブル回路、４２０ａ～ｃ 第１～第３の信号入力端子、４３０ 信号出力端子
Claims (11)
- 被試験デバイスを試験する試験装置であって、
プログラマブル回路を備えるプログラマブル回路デバイスに対して、回路をプログラムするプログラム部と、
前記回路がプログラムされた状態で、前記プログラマブル回路デバイスとの間で信号を授受して試験をする試験部と、
を備える試験装置。 - 前記プログラム部は、当該試験装置の診断用に搭載された前記プログラマブル回路デバイスに対して、診断用の前記回路をプログラムし、
前記試験部は、前記回路がプログラムされた状態で試験プログラムを実行することにより、前記プログラマブル回路デバイスとの間で信号を授受し、
当該試験装置は、前記試験部による試験結果に基づいて、当該試験装置および前記試験プログラムの少なくとも一方の良否を診断する診断部を更に備える
請求項１に記載の試験装置。 - 前記プログラム部は、当該試験装置の試験対象となる前記被試験デバイスの動作をエミュレートする前記回路を前記プログラマブル回路デバイスに対してプログラムし、
前記試験部は、前記回路がプログラムされた状態で前記被試験デバイスの試験に用いる前記試験プログラムを実行して、前記プログラマブル回路デバイスとの間で信号を授受する
請求項２に記載の試験装置。 - 前記プログラム部は、前記被試験デバイスの動作および誤動作をエミュレートする前記回路を前記プログラマブル回路デバイスに対してプログラムし、
前記診断部は、前記試験部による試験において前記プログラマブル回路デバイスの前記誤動作を検出できたか否かに基づいて、当該試験装置および前記試験プログラムの少なくとも一方の良否を診断する
請求項３に記載の試験装置。 - 複数の前記プログラマブル回路デバイスを搭載する診断用ボードと、
前記診断用ボードを搭載するボード搭載部と、
を更に備える
請求項２から４のいずれかに記載の試験装置。 - 前記試験部は、複数の前記被試験デバイスに接続されて前記複数の被試験デバイスを並行して試験するものであり、
前記診断用ボードは、一の前記プログラマブル回路デバイスの出力端子を、２以上の前記被試験デバイスの対応するデバイス出力端子に接続されるべき、前記試験部の２以上の試験入力端子に接続する
請求項５に記載の試験装置。 - 前記診断用ボードは、２以上の前記被試験デバイスの対応するデバイス入力端子に接続されるべき前記試験部の２以上の試験出力端子のうち、一の試験出力端子を選択して前記一のプログラマブル回路デバイスの入力端子に接続する請求項６に記載の試験装置。
- 前記診断用ボードは、一の前記プログラマブル回路デバイスの故障が検出されたことに応じて、当該一のプログラマブル回路デバイスに代えて他の前記プログラマブル回路デバイスを前記試験部に接続する切替部を有する請求項５から７のいずれかに記載の試験装置。
- 同一の前記回路をプログラムした２以上の前記プログラマブル回路デバイスにおける対応する２以上の出力端子からの出力を比較する比較部を更に備え、
前記試験部は、前記比較部による比較結果を受け取って、前記２以上の出力端子からの出力が異なる場合に前記２以上のプログラマブル回路デバイスのうちの少なくとも１つのプログラマブル回路デバイスの故障を検出する
請求項５から８のいずれかに記載の試験装置。 - 前記プログラム部は、前記プログラマブル回路デバイスに対して、信号の出力タイミング、出力電圧、出力電流、および出力抵抗の少なくとも１つを可変とする出力回路を含む前記回路をプログラムし、
前記試験部は、前記回路がプログラムされた状態で、前記プログラマブル回路デバイスとの間で信号を授受し、
前記診断部は、前記出力回路における信号の出力タイミング、出力電圧、出力電流、および出力抵抗の少なくとも１つを変更した場合の前記試験部による試験結果に基づいて、当該試験装置および前記試験プログラムの少なくとも一方の良否を診断する
請求項２から９のいずれかに記載の試験装置。 - 被試験デバイスを試験する試験方法であって、
プログラマブル回路を備えるプログラマブル回路デバイスに対して、回路をプログラムするプログラムステップと、
前記回路がプログラムされた状態で、前記プログラマブル回路デバイスとの間で信号を授受して試験をする試験ステップと、
を備える試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011511304A JPWO2010125793A1 (ja) | 2009-04-28 | 2010-04-26 | 試験装置および試験方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009109992 | 2009-04-28 | ||
| JP2009-109992 | 2009-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2010125793A1 true WO2010125793A1 (ja) | 2010-11-04 |
Family
ID=43031951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2010/002987 WO2010125793A1 (ja) | 2009-04-28 | 2010-04-26 | 試験装置および試験方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2010125793A1 (ja) |
| TW (1) | TW201109690A (ja) |
| WO (1) | WO2010125793A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017130139A (ja) * | 2016-01-22 | 2017-07-27 | 東芝三菱電機産業システム株式会社 | インタフェース試験システム |
| JP2017129957A (ja) * | 2016-01-19 | 2017-07-27 | 東芝三菱電機産業システム株式会社 | インタフェース試験装置およびインタフェース試験システム |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03201450A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 半導体試験装置 |
| JPH05322994A (ja) * | 1992-05-20 | 1993-12-07 | Fujitsu Ltd | 半導体装置 |
| JPH063414A (ja) * | 1992-01-24 | 1994-01-11 | Fujitsu Ltd | 疑似ｌｓｉ装置及びそれを用いたデバッグ装置 |
| JP2002123562A (ja) * | 2000-07-31 | 2002-04-26 | Hitachi Ltd | テスタ構築データの生成方法およびテスタの構築方法並びにテスト回路 |
| JP2004156976A (ja) * | 2002-11-06 | 2004-06-03 | Renesas Technology Corp | 半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法 |
-
2010
- 2010-04-26 JP JP2011511304A patent/JPWO2010125793A1/ja not_active Withdrawn
- 2010-04-26 WO PCT/JP2010/002987 patent/WO2010125793A1/ja active Application Filing
- 2010-04-27 TW TW99113342A patent/TW201109690A/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03201450A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 半導体試験装置 |
| JPH063414A (ja) * | 1992-01-24 | 1994-01-11 | Fujitsu Ltd | 疑似ｌｓｉ装置及びそれを用いたデバッグ装置 |
| JPH05322994A (ja) * | 1992-05-20 | 1993-12-07 | Fujitsu Ltd | 半導体装置 |
| JP2002123562A (ja) * | 2000-07-31 | 2002-04-26 | Hitachi Ltd | テスタ構築データの生成方法およびテスタの構築方法並びにテスト回路 |
| JP2004156976A (ja) * | 2002-11-06 | 2004-06-03 | Renesas Technology Corp | 半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017129957A (ja) * | 2016-01-19 | 2017-07-27 | 東芝三菱電機産業システム株式会社 | インタフェース試験装置およびインタフェース試験システム |
| JP2017130139A (ja) * | 2016-01-22 | 2017-07-27 | 東芝三菱電機産業システム株式会社 | インタフェース試験システム |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201109690A (en) | 2011-03-16 |
| JPWO2010125793A1 (ja) | 2012-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6665817B1 (en) | Apparatus and method for implementing a wireless system-on-a-chip with a reprogrammable tester, debugger, and bus monitor | |
| JP4083117B2 (ja) | 電子回路最適並列検査アクセス方法及び装置 | |
| US11686759B2 (en) | Functional tester for printed circuit boards, and associated systems and methods | |
| JP4987182B2 (ja) | コンピュータシステム | |
| KR20150110526A (ko) | 내장형 테스터 | |
| JP2007501586A (ja) | ＳｏＣのための再設定可能なファブリック | |
| US10496506B2 (en) | Self-test capable integrated circuit apparatus and method of self-testing an integrated circuit | |
| US7577876B2 (en) | Debug system for data tracking | |
| JP2006242638A (ja) | 半導体検査装置 | |
| KR20140091719A (ko) | 설정가능한 인터페이스를 가진 테스트 기기 | |
| US20120131385A1 (en) | Testing mehtod for unit under test | |
| US20130090887A1 (en) | Heterogeneous multi-core integrated circuit and method for debugging same | |
| CN112997089A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能调试的方法 | |
| EP3961229B1 (en) | Electronic device and corresponding self-test method | |
| US7219278B2 (en) | Configurator arrangement and approach therefor | |
| WO2010125793A1 (ja) | 試験装置および試験方法 | |
| US20040193979A1 (en) | Circuit configurator arrangement and approach therefor | |
| CN116243147B (zh) | 基于pad功能矩阵的集成控制芯片外设自测试方法及装置 | |
| CN114609510A (zh) | 用于处理器的测试控制电路以及测试控制方法 | |
| US8887017B2 (en) | Processor switchable between test and debug modes | |
| JP2004021833A (ja) | 自己テスト機能内蔵半導体集積回路およびそれを備えたシステム | |
| US7117274B2 (en) | Graphical user interface and approach therefor | |
| JP2001327188A (ja) | モータ制御システムの自己診断方法 | |
| CN117825829A (zh) | 多路选择器的测试方法、装置、设备以及存储介质 | |
| JPH1090369A (ja) | 集積回路の試験及び評価方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10769493 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2011511304 Country of ref document: JP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 10769493 Country of ref document: EP Kind code of ref document: A1 |