CN104979015A - 集成电路以及利用其测试半导体器件的方法 - Google Patents

集成电路以及利用其测试半导体器件的方法 Download PDF

Info

Publication number
CN104979015A
CN104979015A CN201410838512.5A CN201410838512A CN104979015A CN 104979015 A CN104979015 A CN 104979015A CN 201410838512 A CN201410838512 A CN 201410838512A CN 104979015 A CN104979015 A CN 104979015A
Authority
CN
China
Prior art keywords
failure information
information storage
storage element
test
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410838512.5A
Other languages
English (en)
Other versions
CN104979015B (zh
Inventor
郑宇植
李瑗善
权五翰
金仁泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104979015A publication Critical patent/CN104979015A/zh
Application granted granted Critical
Publication of CN104979015B publication Critical patent/CN104979015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一种集成电路包括：第一失败信息储存单元至第三失败信息储存单元；输入选择单元，其适于将每当对待测器件(DUT)执行多个测试中的每个时产生的多条失败信息交替地储存在第一失败信息储存单元和第二失败信息储存单元中；以及储存选择单元，其适于将来自未被输入选择单元选中的第一失败信息储存单元或第二失败信息储存单元的多条失败信息迁移至第三失败信息储存单元，同时在迁移中排除重叠失败信息。

Description

集成电路以及利用其测试半导体器件的方法
相关申请的交叉引用
本申请要求2014年4月8日提交的申请号为10-2014-0041815的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及半导体设计技术，且更具体而言，涉及测试半导体器件。
背景技术
通常，半导体器件在出货之前要通过各种类型的测试，并且通过测试来验证半导体器件的操作。
当对半导体器件执行各种类型的测试时，在每个测试期间产生失败信息。基于失败信息，可以采用各种方式来修复半导体器件以校正失败，使得器件正常地执行操作。
如上所述，需要执行各种类型的测试，并且每当执行一个测试可能产生各条失败信息。然而，每当完成每个测试时就立即提供失败信息，对修复半导体器件而言可能效率非常低。
因而，顺序地并且密集地执行多个测试，将每个测试中产生的多条失败信息共同地储存在特定的储存器中，然后执行用于相应测试的修复操作。
图1是用于描述在测试器所包括的储存空间中储存测试失败信息的现有方法的图。
供作参考，图1图示用于储存与诸如DDR SDRAM的半导体存储器件中的多个缺陷存储器单元有关的信息的方法。然而，这是一个实例，在用于半导体器件的测试工艺期间可能产生各条失败信息。
由于多个存储器单元被布置成阵列，所以需要行地址和列地址来指明发生失败的缺陷存储器单元。
因而，现有的方法在测试设备的储存器中储存缺陷存储器单元的行地址和列地址。
在对多个存储器单元执行多个测试时，可以重复地对相同的存储器单元执行失败判断。
然而，由于多个测试是顺序地并且紧密地执行的，因此未通过测试中的任何测试的存储器单元的行地址和列地址都被储存，无论相应的失败信息是否彼此重叠。
因而，可能重复地储存了表示相同存储器单元的行地址和列地址。例如，参见图1，列/行地址1/2、4/4和7/8在第一测试中被确定为失败地址并且被储存。然后，列/行地址1/2、4/4和7/8在第二测试中被再次确定为失败地址并且被储存。出现这样的情况是因此当施加多个测试时很可能在缺陷存储器单元中反复出现错误。
当在相应测试期间产生的多个失败信息被重复地储存时，需要增加用于储存失败信息的储存空间，导致测试成本不可避免地增加。
发明内容
各种实施例针对集成电路、包括所述集成电路的测试器以及所述测试器的操作方法，所述集成电路可以在顺序地并且紧密地执行多个测试时将重叠失败信息所引起的储存空间的增加最小化。
在本发明的一个实施例中，一种集成电路可以包括：第一失败信息储存单元至第三失败信息储存单元；输入选择单元，其适于将每当对待测器件(DUT)执行多个测试中的每个时产生的多条失败信息交替地储存在第一失败信息储存单元和第二失败信息储存单元中；以及储存选择单元，其适于将来自未被输入选择单元选中的第一失败信息储存单元或第二失败信息储存单元的多条失败信息迁移至所述第三失败信息储存单元，同时在迁移中排除重叠失败信息。
每当对DUT执行测试中的每个时，储存选择单元可以以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，以及将储存在选中的失败信息储存单元中的多条失败信息传送并且储存在第三失败信息储存单元中，其中，重叠失败信息仅被储存一次。
储存选择单元可以将从储存在选中的失败信息储存单元中的多条失败信息排除了与储存在第三失败信息储存单元中的多条失败信息重叠的重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中，然后将选中的失败信息储存单元初始化。
储存选择单元可以包括：输出选择单元，其适于每当对DUT执行测试中的每个时，以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，以及在对DUT执行全部的测试之后，在第一失败信息储存单元和第二失败信息储存单元之间选择当对DUT执行最后的测试时由输入选择单元选中的失败信息储存单元；以及储存操作单元，其适于将储存在由输出选择单元选中的失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，以及将根据比较结果排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中。
输入选择单元可以将每当对DUT执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存单元中，以及将每当对DUT执行多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存单元中。
每当对DUT执行多个测试之中的偶数编号的测试时，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；每当对DUT执行多个测试之中的奇数编号的测试时，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接；当多个测试之中的最后的测试为奇数编号的测试时，在对DUT执行全部的测试之后的预定时段，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；以及当多个测试之中的最后的测试为偶数编号的测试时，在对DUT执行全部的测试之后的预设时段，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接。
当储存操作单元可以经由输出选择单元的操作与第一失败信息储存单元的输出端子耦接时，储存操作单元将储存在第一失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第一失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第一失败信息储存单元中的全部的多条失败信息。
当储存操作单元可以经由输出选择单元的操作与第二失败信息储存单元的输出端子耦接时，储存操作单元将储存在第二失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第二失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第二失败信息储存单元中的多条失败信息。
在本发明的一个实施例中，一种集成电路可以包括：第一失败信息储存单元至第三失败信息储存单元；输入选择单元，其适于在第一操作模式中，将对待测器件(DUT)执行多个测试中的每个时产生的多条失败信息交替地储存在第一失败信息储存单元和第二失败信息储存单元中；以及储存选择单元，其适于在第一操作模式期间，将来自未被输入选择单元选中的第一失败信息储存单元或第二失败信息储存单元的多条失败信息迁移至第三失败信息储存单元，同时在迁移中排除重叠失败信息。
在第一操作模式期间，每当对DUT执行测试中的每个时，储存选择单元可以以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，以及将储存在选中的失败信息储存单元中的多条失败信息传送并储存至第三失败信息储存单元中，其中，与储存在第三失败信息储存单元中的多条失败信息重叠的重叠失败信息仅被储存一次。
在第一失败信息储存单元和第二失败信息储存单元被设定成集成失败信息储存单元的第二操作模式期间，当第一失败信息储存单元的输出端子可以与第二失败信息储存单元的输入端子耦接、或者第二失败信息储存单元的输出端子与第一失败信息储存单元的输入端子耦接时，输入选择单元将每当对DUT执行测试中的每个时产生的多条失败信息储存在集成失败信息储存单元中。
在第一操作模式期间，储存选择单元可以将通过从储存在选中的失败信息储存单元中的多条失败信息中排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中，然后将选中的失败信息储存单元初始化；以及在第二操作模式期间，储存选择单元可以将通过从储存在集成失败信息储存单元中的多条失败信息中排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中，然后将集成失败信息储存单元初始化。
其中，储存选择单元可以包括：输出选择单元，其适于每当在第一操作模式期间对DUT执行测试中的每个时以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，在对DUT执行全部的测试之后，在第一失败信息储存单元和第二失败信息储存单元之间选择当对DUT执行最后的测试时由输入选择单元选中的失败信息储存单元，以及在第二操作模式中选择集成失败信息储存单元；以及储存操作单元，其适于将储存在由输出选择单元选中的失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，以及将根据比较结果排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中。
输入选择单元可以将每当在第一操作模式期间对DUT执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存单元中，将每当在第一操作期间对DUT执行多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存单元中，以及将每当在第二操作模式期间对DUT执行多个测试中的每个时产生的多条失败信息储存在集成失败信息储存单元中。
每当在第一操作模式期间对DUT执行多个测试之中的偶数编号的测试时，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；每当在第一操作模式期间对DUT执行多个测试之中的奇数编号的测试时，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接；当在第一操作模式期间多个测试之中的最后的测试是奇数编号的测试时，在对DUT执行全部的测试之后的预设时段，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；当在第一操作模式期间多个测试之中的最后的测试是偶数编号的测试时，在对DUT执行全部的测试之后的预设时段，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接；以及每当在第二操作模式期间对DUT执行测试中的每个时，输出选择单元在对DUT执行全部的测试之后的预定时段，将集成失败信息储存单元的输出端子与储存操作单元耦接。
当储存操作单元经由输出选择单元的操作与第一失败信息储存单元的输出端子耦接时，储存操作单元将储存在第一失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第一失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第一失败信息储存单元中的全部的多条失败信息。
当储存操作单元可以经由输出选择单元的操作与第二失败信息储存单元的输出端子耦接时，储存操作单元将储存在第二失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第二失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第二失败信息储存单元中的多条失败信息。
当储存操作单元可以经由输出选择单元的操作与集成失败信息储存单元的输出端子耦接时，储存操作单元将储存在集成失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在集成失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在集成失败信息储存单元中的多条失败信息。
在本发明的一个实施例中，提供了一种测试半导体器件的方法。所述方法可以包括：将每当对半导体器件执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存空间中；将每当对半导体器件执行多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存空间中；当第一失败信息储存空间中储存有多条失败信息时，将储存在第二失败信息储存空间中的多条失败信息迁移至第三失败信息储存空间，其中，与储存在第三失败信息储存空间中的多条失败信息重叠的重叠失败信息仅被储存一次；以及当第二失败信息储存空间中储存有多条失败信息时，将储存在第一失败信息储存空间中的多条失败信息迁移至第三失败信息储存空间，其中，重叠失败信息仅被储存一次。
当多个测试之中的最后的测试是奇数编号的测试时，在对半导体器件执行全部的测试之后，储存在第一失败信息储存空间中的多条失败信息被迁移至第三失败信息储存空间，其中，与储存在第三失败信息储存空间中的多条失败信息重叠的重叠失败信息仅被储存一次，以及当多个测试之中的最后的测试可以是偶数编号的测试时，在对半导体器件执行全部的测试之后，储存在第二失败信息储存空间中的多条失败信息被迁移至第三失败信息储存空间，其中，与储存在第三失败信息储存空间中的多条失败信息重叠的重叠失败信息仅被储存一次。
附图说明
图1是图示用于将测试失败信息储存在测试器所包括的储存空间中的现有方法的图。
图2A至图2E是图示根据本发明的第一实施例的集成电路的图。
图3A至图3C是图示根据本发明的第二实施例的集成电路的图。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分地传达本发明的范围。在本公开中，相似的附图标记在本发明的各附图和实施例中表示相似的部分。
在附图中，为了便于图示，部件的厚度和长度与实际的物理厚度和长度相比被夸大。在以下描述中，可能省略了已知的相关功能和组成的详细解释，以避免不必要地模糊本发明的主题。此外，“连接/耦接”表示一个部件与另一个部件直接耦接，或经由另一个部件间接耦接。在本说明书中，只要未在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或更多个部件、步骤、操作以及元件。
图2A至图2E是图示根据本发明的第一实施例的集成电路200的图。
参见图2A，集成电路200可以包括：第一失败信息储存单元210、第二失败信息储存单元220、第三失败信息储存单元230、输入选择单元240和储存选择单元250。
集成电路200可以支持测试操作。集成电路200可以在一个芯片或多个芯片中实施，或者可以在板或模块上实施。集成电路200可以附接在测试器或测试设备中，在所述测试器或测试设备上安装要测试的半导体器件，即待测器件(DUT)，或者集成电路200可以单独地提供在测试器的外部。另外，如图2A中所示的测试操作单元和测试结果处理单元可以被包括在测试器中。
储存选择单元250可以包括输出选择单元252和储存操作单元254。
第一失败信息储存单元210可以包括多个锁存器或触发器(未示出)以储存多条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>。第一失败信息储存单元210中储存的失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>的条数可以被设计成储存预期在一个测试TEST#1或#3中产生的失败信息的最大条数。
第二失败信息储存单元220可以包括多个锁存器或触发器(未示出)以储存多条失败信息FAIL_INFO#2<1:N>。第二失败信息储存单元220中储存的失败信息FAIL_INFO#2<1:N>的条数可以被设计成储存预期在一个测试TEST#2中产生的失败信息的最大条数。
即，第一失败信息储存单元210和第二失败信息储存单元220并联耦接至输入选择单元240，并且以彼此相同的方式来设计。
供作参考，在多个测试TEST#1、TEST#2和TEST#3之中，执行第一测试TEST#1产生多条第一失败信息FAIL_INFO#1<1:N>，执行第二测试TEST#2产生多条第二失败信息FAIL_INFO#2<1:N>，以及执行第三测试TEST#3产生多条第三失败信息FAIL_INFO#3<1:N>。图2A图示了多条第一失败信息FAIL_INFO#1<1:N>或多条第三失败信息FAIL_INFO#3<1:N>被储存在第一失败信息储存单元210中，以及多条第二失败信息FAIL_INFO#2<1:N>被储存在第二失败信息储存单元220中的配置。这种配置是基于输入选择单元240的操作，这将在以下描述。
第三失败信息储存单元230可以包括多个锁存器或触发器(未示出)以储存多条失败信息FAIL_INFO#T<1:M>。第三失败信息储存单元230可以被设计成储存在多个测试TEST#1、TEST#2和TEST#3期间预期彼此不重叠地产生的失败信息的最大条数。
即，储存在第三失败信息储存单元230中的多条失败信息FAIL_INFO#T<1:M>可以表示在仅包括一次重叠失败信息时将多条第一失败信息FAIL_INFO#1<1:N>、多条第二失败信息FAIL_INFO#2<1:N>和多条第三失败信息FAIL_INFO#3<1:N>组合而获得的失败信息。
因而，储存在第三失败信息储存单元230中的失败信息FAIL_INFO#T<1:M>的条数可以被设计成与储存在第一失败信息储存单元210或第二失败信息储存单元220中的失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的条数不同。例如，当储存在第三失败信息储存单元230中的失败信息FAIL_INFO#T<1:M>的条数被设定成M时，储存在第一失败信息储存单元210或第二失败信息储存单元220中的失败信息FAIL_INFO#1<1:N>或FAIL_INFO#2<1:N>的条数可以被设定成N。在这种情况下，M是大于N的自然数。
供作参考，可被储存在第一失败信息储存单元210和第二失败信息储存单元220中的多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>将被称作为N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>，以及储存在第三失败信息储存单元230中的多条失败信息FAIL_INFO#T<1:M>将被称作为M条失败信息FAIL_INFO#T<1:M>。
测试操作单元可以以预设的顺序对DUT执行多个测试TEST#1、TEST#2和TEST#3，并且将每当对DUT执行每个测试TEST#1、TEST#2和TEST#3时产生的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>输出至输入选择单元240。由于所述多个测试TEST#1、TEST#2和TEST#3可以不同时执行，所以N条第一失败信息FAIL_INFO#1<1:N>、N条第二失败信息FAIL_INFO#2<1:N>和N条第三失败信息FAIL_INFO#3<1:N>可以在不同的时间点被输入至输入选择单元240。
例如，如图2B中所示，测试操作单元可以执行第一测试TEST#1以产生N条第一失败信息FAIL_INFO#1<1:N>，然后将N条第一失败信息FAIL_INFO#1<1:N>输出至输入选择单元240。此外，如图2C中所示，测试操作单元可以执行第二测试TEST#2以产生N条第二失败信息FAIL_INFO#2<1:N>，然后将N条第二失败信息FAIL_INFO#2<1:N>输出至输入选择单元240。此外，如图2D中所示，测试操作单元可以执行第三测试TEST#3以产生N条第三失败信息FAIL_INFO#3<1:N>，然后将N条第三失败信息FAIL_INFO#3<1:N>输出至输入选择单元240。
输入选择单元240将每当执行每个测试TEST#1、TEST#2和TEST#3时产生的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>交替地储存在第一失败信息储存单元210和第二失败信息储存单元220中。
例如，如图2B中所示，输入选择单元240可以将作为经由测试操作单元执行的第一测试TEST#1的结果而产生的N条第一失败信息FAIL_INFO#1<1:N>储存在第一失败信息储存单元210中。然后，如图2C中所示，输入选择单元240可以将作为经由测试操作单元执行的第二测试TEST#2的结果而产生的N条第二失败信息FAIL_INFO#2<1:N>储存在第二失败信息储存单元220中。此外，如图2D中所示，输入选择单元240可以将作为经由测试操作单元执行的第三测试TEST#3的结果而产生的N条第三失败信息FAIL_INFO#3<1:N>储存在第一失败信息储存单元210中。
每当执行每个测试TEST#1、TEST#2和TEST#3时，储存选择单元250以与输入选择单元240的选择相反的方式来选择第一失败信息储存单元210或第二失败信息储存单元220。然后，储存选择单元250将储存在选中的失败信息储存单元210或220中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>传送至第三失败信息储存单元230中。储存选择单元250仅储存一次重叠失败信息OVER_FAIL_INFO<1:K>。即，储存选择单元250仅将剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>额外地储存或迁移到第三失败信息储存单元230中，然后将选中的失败信息储存单元210或220初始化。剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>可以通过每当执行每个测试TEST#1、TEST#2和TEST#3时，从储存在选中的失败信息储存单元210或220中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>中排除与储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>重叠的重叠失败信息OVER_FAIL_INFO<1:K>来获得。
每当执行每个测试TEST#1、TEST#2和TEST#3时，输出选择单元252以与输入选择单元240的选择相反的方式来选择第一失败信息储存单元210或第二失败信息储存单元220。在执行了全部的测试TEST#1、TEST#2和TEST#3之后的预设时段，输出选择单元252额外地选择在最后的测试TEST#3执行时由输入选择单元240选中的失败信息储存单元210或220。
储存操作单元254将储存在由输出选择单元252选中的失败信息储存单元210或220中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>与储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>进行比较，以及将根据比较结果排除重叠失败信息OVER_FAIL_INFO<1:K>所获得的剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>额外地储存在第三失败信息储存单元230中。
例如，输入选择单元240将每当执行多个测试TEST#1、TEST#2和TEST#3之中的奇数编号的测试TEST#1或TEST#3时产生的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>储存在第一失败信息储存单元210中。输入选择单元240将每当执行多个测试TEST#1、TEST#2和TEST#3之中的偶数编号的测试TEST#2时产生的N条失败信息FAIL_INFO#2<1:N>储存在第二失败信息储存单元220中。
每当执行多个测试TEST#1、TEST#2和TEST#3之中的偶数编号的测试TEST#2时，输出选择单元252将第一失败信息储存单元210的输出端子与储存操作单元254耦接，而不将第二失败信息储存单元220的输出端子与储存操作单元254耦接。此外，每当执行多个测试TEST#1、TEST#2和TEST#3之中的奇数编号的测试TEST#1或TEST#3时，输出选择单元252将第二失败信息储存单元220的输出端子与储存操作单元254耦接，而不将第一失败信息储存单元210的输出端子与储存操作单元254耦接。此外，当多个测试TEST#1、TEST#2和TEST#3之中的最后的测试TEST#3为如图2E中所示的奇数编号的测试时，输出选择单元252在全部的测试TEST#1、TEST#2和TEST#3都执行之后的预设时段，将第一失败信息储存单元210的输出端子与储存操作单元254耦接，而不将第二失败信息储存单元220的输出端子与储存操作单元254耦接。此外，当多个测试TEST#1、TEST#2和TEST#3之中的最后的测试TEST#3为不同于图2E中所示的状态的偶数编号的测试时，输出选择单元252在全部的测试TEST#1、TEST#2和TEST#3都执行之后的预设时段，将第二失败信息储存单元220的输出端子与储存操作单元254耦接，而不将第一失败信息储存单元210的输出端子与储存操作单元254耦接。
当储存操作单元254经由输出选择单元252的操作与第一失败信息储存单元210的输出端子耦接时，储存操作单元254将储存在第一失败信息储存单元210中的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>与储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>进行比较，利用储存在第一失败信息储存单元210中的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>而仅选择不与M条失败信息FAIL_INFO#T<1:M>重叠的剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>，以及将选中的信息储存在第三失败信息储存单元230中。然后，储存操作单元254删除储存在第一失败信息储存单元210中的全部的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>。此外，当储存操作单元254经由输出选择单元252的操作与第二失败信息储存单元220的输出端子耦接时，储存操作单元254将储存在第二失败信息储存单元220中的N条失败信息FAIL_INFO#2<1:N>与储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>进行比较，利用储存在第二失败信息储存单元220中的N条失败信息FAIL_INFO#2<1:N>而仅选择不与M条失败信息FAIL_INFO#T<1:M>重叠的剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>，以及将选中的信息储存在第三失败信息储存单元230中。然后，储存操作单元254删除储存在第二失败信息储存单元220中的全部的N条失败信息FAIL_INFO#2<1:N>。
供作参考，由于本发明的第一实施例是基于测试TEST#1、TEST#2和TEST#3的数目被设定为三的假设，所以奇数编号的测试TEST#1和TEST#3的数目为2，而偶数编号的测试TEST#2的数目为1。然而，这仅是一个实例，可以顺序地执行更多数目的测试。
具体地，参见图2B至图2E，将描述第一失败信息储存单元至第三失败信息储存单元210、220和230、输入选择单元240和储存选择单元250的操作。
如图2B中所示，当输入选择单元240在第一测试TEST#1执行时选择第一失败信息储存单元210时，输出选择单元252选择第二失败信息储存单元220。然而，在第一测试TEST#1执行时，第二失败信息储存单元220中未储存有失败信息。因而，储存操作单元254不执行操作，并且没有失败信息被储存在第三失败信息储存单元230中。
如图2C中所示，当输入选择单元240在第二测试TEST#2执行时选择第二失败信息储存单元220时，输出选择单元252选择第一失败信息储存单元210。当如图2C中所示执行第二测试TEST#2时，在如图2B中所示执行第一测试TEST#1时产生的N条失败信息FAIL_INFO#1<1:N>已经被储存在第一失败信息储存单元210中。因而，在如图2C中所示执行第二测试TEST#2时，储存操作单元254将在如图2B中所示执行第一测试TEST#1时产生的N条失败信息FAIL_INFO#1<1:N>从第一失败信息储存单元210传送至第三失败信息储存单元230。此时，在如图2C中所示执行第二测试TEST#2时，没有失败信息被储存在第三失败信息储存单元230中。因而，储存操作单元254将作为第一测试TEST#1的结果而产生的N条失败信息FAIL_INFO#1<1:N>照原样地储存在第三失败信息储存单元230中。因此，当第二测试TEST#2结束时储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>可以被视为是作为第一测试TEST#1的结果而产生的N条失败信息FAIL_INFO#1<1:N>。
当在如图2D中所示执行第三测试TEST#3时输入选择单元240再次选择第一失败信息储存单元210时，输出选择单元252再次选择第二失败信息储存单元220。在如图2D中所示执行第三测试TEST#3时，在如图2C中所示执行第二测试TEST#2时产生的N条失败信息FAIL_INFO#2<1:N>已经被储存在第二失败信息储存单元220中。因而，在如图2D中所示执行第三测试TEST#3时，储存操作单元254将在如图2C中所示执行第二测试TEST#2时产生的N条失败信息FAIL_INFO#2<1:N>从第二失败信息储存单元220传送至第三失败信息储存单元230。在如图2D中所示执行第三测试TEST#3时，在执行第一测试TEST1#时产生的N条失败信息FAIL_INFO#1<1:N>已经被储存在第三失败信息储存单元230中。因而，在如图2D中所示执行第三测试TEST#3时，储存操作单元254将作为第二测试TEST#2的结果而产生的N条失败信息FAIL_INFO#2<1:N>与作为第一测试TEST#1的结果而产生的N条失败信息FAIL_INFO#1<1:N>进行比较，通过从作为第二测试TEST#2的结果而产生的N条失败信息FAIL_INFO#2<1:N>中排除第一重叠失败信息OVER_FAIL_INFO<1:K1>来确定第一剩余失败信息REST_FAIL_INFO<1:N-K1>，然后将第一剩余失败信息REST_FAIL_INFO<1:N-K1>额外地储存在第三失败信息储存单元230中。结果，当如图2D中所示的第三测试TEST#3结束时，第一重叠消除失败信息FAIL_INFO<1:2N-K1>被储存在第三失败信息储存单元230中。通过将第一剩余失败信息REST_FAIL_INFO<1:N-K1>和作为第一测试TEST#1的结果而产生的N条失败信息FAIL_INFO#1<1:N>组合，获得第一重叠消除失败信息FAIL_INFO<1:2N-K1>。因而，当第三测试TEST#3结束时，储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>可以被视为是第一重叠消除失败信息FAIL_INFO<1:2N-K1>。
如图2E中所示，当输入选择单元240由于全部的测试TEST#1、TEST#2和TEST#3都已被执行而不执行操作时，输出选择单元252额外地选择第一失败信息储存单元220。在如图2E中所示执行了全部的测试TEST#1、TEST#2和TEST#3之后的预设时段，在如图2D中所示执行第三测试TEST#3时产生的N条失败信息FAIL_INFO#3<1:N>已经被储存在第一失败信息储存单元210中。因而，在如图2E中所示的执行了全部的测试TEST#1、TEST#2和TEST#3之后的预设时段期间，储存操作单元254将在如图2D中所示执行第三测试TEST#3时产生的N条失败信息FAIL_INFO#3<1:N>从第一失败信息储存单元210传送至第三失败信息储存单元230。在如图2E中所示的执行了全部的测试TEST#1、TEST#2和TEST#3之后的预设时段期间，第一重叠消除失败信息FAIL_INFO#1<1:2N-K1>已经被储存在第三失败信息储存单元230中。因而，在如图2E中所示的执行了全部的测试TEST#1、TEST#2和TEST#3之后的预设时段期间，储存操作单元254将第一重叠消除失败信息FAIL_INFO#1<1:2N-K1>与作为第三测试TEST#3的结果而产生的N条失败信息FAIL_INFO#3<1:N>进行比较，根据比较结果从作为第三测试TEST#3的结果而产生的N条失败信息FAIL_INFO#3<1:N>中排除第二重叠失败信息OVER_FAIL_INFO<1:K2>来确定第二剩余失败信息REST_FAIL_INFO<1:N-K2>，然后将第二剩余失败信息REST_FAIL_INFO<1:N-K2>额外地储存在第三失败信息储存单元230中。结果，当在如图2E中所示的执行了全部的测试TEST#1、TEST#2和TEST#3之后预设时段结束时，第二重叠失败信息FAIL_INFO<1:3N-K1-K2>被储存在第三失败信息储存单元230中。通过将第一剩余失败信息REST_FAIL_INFO<1:N-K1>、第二剩余失败信息REST_FAIL_INFO<1:N-K2>和作为第一测试TEST#1的结果而产生的N条失败信息FAIL_INFO#1<1:N>组合，获得第二重叠失败信息FAIL_INFO<1:3N-K1-K2>。
如图2B至2E中所示，第二重叠失败信息FAIL_INFO<1:3N-K1-K2>最终被储存在第二失败信息储存单元230中，作为多个测试TEST#1、TEST#2和TEST#3的结果。因而，最终被储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>可以被视为是第二重叠消除失败信息FAIL_INFO<1:3N-K1-K2>。图2B至2E中所示的配置仅是一个实例。当顺序地执行更多数目的测试时，可以采用不同的方式来设定M条失败信息FAIL_INFO#T<1:M>。
在执行了全部的测试TEST#1、TEST#2和TEST#3之后，测试结果处理单元利用储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>来修复在DUT中产生的错误。即，测试结果处理单元在全部的测试TEST#1、TEST#2和TEST#3都执行之后所执行的修复时段期间操作。例如，当包含有诸如DDR DRAM的半导体存储器件的多个存储器单元所产生的失败的信息被储存在第三失败信息储存单元230中时，可以在测试结果处理单元中包括用于利用冗余存储器单元来修复DUT中的缺陷存储器单元的电路。
供作参考，在执行了全部的测试TEST#1、TEST#2和TEST#3之后的、需要针对用于如图2E中所示的操作而保证的预设时段期间，修复时段可以被设定成不与预设时段重叠，或者被设定成与预设时段重叠。例如，当储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>被传送至测试结果处理单元时，预设时段和修复时段可以在M条失败信息FAIL_INFO#T<1:M>顺序地从之前储存的失败信息传送时彼此重叠。此外，当储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>被传送至测试结果处理单元时，测试结果处理单元需要在M条失败信息FAIL_INFO#T<1:M>并行地传送时，在预设时段之后进入修复时段。当预设时段和修复时段被设定成彼此不重叠时，只要保持修复时段在预设时段之后的条件，测试结果处理单元就可以在预设时间之后的预定时间内进入修复时段。
如上所述，当本发明的第一实施例被应用至集成电路时，在多个测试TEST#1、TEST#2和TEST#3顺序地并且密集地执行时，每个测试TEST#1、TEST#2和TEST#3中产生的多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>被交替地储存在两个不同的储存空间中。然后，储存在两个储存空间210和220的每个中的多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>被传送至第三储存空间230中，重叠失败信息OVER_FAIL_INFO<1:K>被去除。因而，在第三储存空间230仅包括一次重叠失败信息OVER_FAIL_INFO<1:K>。因此，当执行多个测试TEST#1、TEST#2和TEST#3时，用于储存多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>和FAIL_INFO#3<1:N>的空间可以最小化。
图3A至图3C是图示根据本发明的第二实施例的集成电路300的图。
参见图3A，集成电路300可以包括：第一失败信息储存单元310、第二失败信息储存单元320、第三失败信息储存单元330、输入选择单元340和储存选择单元350。
集成电路300可以支持测试操作。集成电路300可以在一个芯片或多个芯片中实施，或者可以在板或模块上实施。集成电路300可以附接在测试器或测试设备中，测试器或测试设备上安装要测试的半导体器件，即待测器件(DUT)，或者集成电路300可以被单独地提供在测试器的外部。另外，如图3A中所示的模式控制单元、测试操作单元和测试结果处理单元可以被包括在测试器中。
储存选择单元350可以包括输出选择单元352和储存操作单元354。
第一失败信息储存单元310可以包括多个锁存器或触发器(未示出)以储存多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>。在第一失败信息储存单元310中储存的失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的条数可以被设计成储存预期在一个测试TEST#1、TEST#2或TEST#3期间产生的失败信息的最大条数。
第二失败信息储存单元320可以包括多个锁存器或触发器(未示出)以储存多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>。在第二失败信息储存单元320中储存的失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的条数可以被设计成储存预期在一个测试TEST#1、TEST#2或TEST#3期间产生的失败信息的最大条数。
即，第一失败信息储存单元310和第二失败信息储存单元320可以并联耦接至输入选择单元340，并且采用彼此相同的方式来设计。
供作参考，在多个测试TEST#1、TEST#2和TEST#3之中，执行第一测试TEST#1产生多条第一失败信息FAIL_INFO#1<1:N>，执行第二测试TEST#2产生多条第二失败信息FAIL_INFO#2<1:N>，以及执行第三测试TEST#3产生多条第三失败信息FAIL_INFO#3<1:N>。
第三失败信息储存单元330可以包括多个锁存器或触发器(未示出)以储存多条失败信息FAIL_INFO#T<1:M>。在第三失败信息储存单元330中储存的失败信息的条数可以被设计成储存在多个测试TEST#1、TEST#2和TEST#3期间预期彼此不重叠地产生的失败信息的最大条数。
即，储存在第三失败信息储存单元330中的多条失败信息FAIL_INFO#T<1:M>可以表示在仅包括一次重叠失败信息时通过将多条第一失败信息FAIL_INFO#1<1:N>、多条第二失败信息FAIL_INFO#2<1:N>和多条第三失败信息FAIL_INFO#3<1:N>组合而获得的失败信息。
因而，储存在第三失败信息储存单元330中的失败信息FAIL_INFO#T<1:M>的条数可以被设计成与储存在第一失败信息储存单元310或第二失败信息储存单元320中的失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的条数不同。例如，当储存在第三失败信息储存单元330中的失败信息FAIL_INFO#T<1:M>的条数被设定成M时，储存在第一失败信息储存单元310或第二失败信息储存单元320中的失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的条数可以被设定成N，其中，M是大于N的自然数。
供作参考，为了说清二者之间的区别，将可以储存在第一失败信息储存单元310和第二失败信息储存单元320中的多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>称作为N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>，以及将储存在第三失败信息储存单元330中的多条失败信息FAIL_INFO#T<1:M>称作为M条失败信息FAIL_INFO#T<1:M>。
测试操作单元可以以预设的顺序对DUT执行多个测试TEST#1、TEST#2和TEST#3，并且将每当对DUT执行每个测试TEST#1、TEST#2和TEST#3时产生的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>输出至输入选择单元340。由于多个测试TEST#1、TEST#2和TEST#3可以不同时执行，所以N条第一失败信息FAIL_INFO#1<1:N>、N条第二失败信息FAIL_INFO#2<1:N>和N条第三失败信息FAIL_INFO#3<1:N>可以在不同的时间点被输入至输入选择单元340。
模式控制单元产生用于区分第一操作模式与第二操作模式的模式控制信号MODE_SEL，并且将产生的模式控制信号MODE_SEL传送至第一失败信息储存单元310和第二失败信息储存单元320。例如，模式控制单元不将第一失败信息储存单元310和第二失败信息储存单元320耦接，使得基于具有诸如逻辑高电平的第一逻辑电平的模式控制信号MODE_SEL来执行第一操作模式。模式控制单元将第一失败信息储存单元310和第二失败信息储存单元320耦接，使得基于具有诸如逻辑低电平的第二逻辑电平的操作模式信号MODE_SEL来执行第二操作模式。然后，彼此耦接的第一失败信息储存单元310和第二失败信息储存单元320被设定成集成失败信息储存单元。
在模式控制单元所设定的第二操作模式期间，即使每当执行每个测试TEST#1、TEST#2和TEST#3时产生的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>超过预期在一个测试TEST#1、TEST#2或TEST#3期间产生失败信息的最大条数时，也可以正常地执行测试。由于集成失败信息储存单元是通过将第一失败信息储存单元310和第二失败信息储存单元320耦接来配置的，所述容量加倍。即，可以正常地执行测试，直到N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>超过预期在一个测试TEST#1、TEST#2或TEST#3期间产生的失败信息的最大条数的两倍。
在模式控制单元所设定的第二操作模式期间，第一失败信息储存单元310和第二失败信息储存单元320被耦接，以作为集成失败信息储存单元来操作。因而，如以下所述，可以不需要输入选择单元340和输出选择单元352的操作。
在第一操作模式期间，输入选择单元340将每当执行每个测试TEST#1、TEST#2和TEST#3时产生的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>交替地储存在第一失败信息储存单元310和第二失败信息储存单元320中。
在模式控制单元所设定的第二操作模式中，当第一失败信息储存单元310的输出端子和第二失败信息储存单元320的输入端子彼此耦接使得第一失败信息储存单元310和第二失败信息储存单元320被设定成如图3A中所示的集成失败信息储存单元、或者第二失败信息储存单元320的输出端子和第一失败信息储存单元310的输入端子彼此耦接使得第一失败信息储存单元310和第二失败信息储存单元320被设定成集成失败信息储存单元时，输入选择单元340将每当执行每个测试TEST#1、TEST#2和TEST#3时产生的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>储存在集成失败信息储存单元中。
每当在第一操作模式期间执行每个测试TEST#1、TEST#2和TEST#3时，储存选择单元350以与输入选择单元340的选择相反的方式来选择第一失败信息储存单元310或第二失败信息储存单元320。然后，储存选择单元350将储存在选中的失败信息储存单元310或320中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>传送至第三失败信息储存单元330中。储存选择单元350仅储存一次重叠失败信息OVER_FAIL_INFO<1:K>。即，储存选择单元350在第一操作模式期间仅额外地储存或者迁移剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>，然后将选中的失败信息储存单元310或320初始化。每当执行每个测试TEST#1、TEST#2和TEST#3时，可以通过从储存在选中的失败信息储存单元310或320中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>中排除与储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>重叠的重叠失败信息OVER_FAIL_INFO<1:K>来获得剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>。
此外，储存选择单元350在第二操作中仅将剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>额外地储存在第三失败信息储存单元330中，然后将集成失败信息储存单元初始化。可以通过从储存在集成失败信息储存单元中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>中排除与储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>重叠的重叠失败信息OVER_FAIL_INFO<1:K>来获得剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>。
每当在第一操作模式期间执行每个测试TEST#1、TEST#2和TEST#3时，输出选择单元352以与输入选择单元340相反的方式来选择第一失败信息储存单元310或第二失败信息储存单元320。在执行了全部的测试TEST#1、TEST#2和TEST#3之后的预设时段，输出选择单元352额外地选择在执行最后的测试TEST#3时由输入选择单元340在第一失败信息储存单元310和第二失败信息储存单元320之间选中的失败信息储存单元310或320。
此外，每当在第二操作模式期间执行每个测试TEST#1、TEST#2和TEST#3时，输出选择单元352选择集成失败信息储存单元。
储存操作单元354将储存在由输出选择单元352选中的失败信息储存单元310、320或者集成失败信息储存单元310和320中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>与储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>进行比较，以及将根据比较结果排除重叠失败信息OVER_FAIL_INFO<1:K>所获得的剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>额外地储存在第三失败信息储存单元330中。
例如，在第一测试操作模式期间，输入选择单元340将每当多个测试TEST#1、TEST#2和TEST#3之中的奇数编号的测试TEST#1或TEST#3执行时产生的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>储存在第一失败信息储存单元310中。输入选择单元340将每当多个测试TEST#1、TEST#2和TEST#3之中的偶数编号的测试TEST#2执行时产生的N条失败信息FAIL_INFO#2<1:N>储存在第二失败信息储存单元320中。
此外，在第二操作模式期间，输入选择单元340将每当每个测试TEST#1、TEST#2和TEST#3执行时产生的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>储存在集成失败信息储存单元中。
每当在第一操作模式期间执行多个测试TEST#1、TEST#2和TEST#3之中的偶数编号的测试TEST#2时，输出选择单元352将第一失败信息储存单元310的输出端子与储存操作单元354耦接，而不将第二失败信息储存单元320的输出端子与储存操作单元354耦接。此外，每当在第一操作模式期间执行多个测试TEST#1、TEST#2和TEST#3之中的奇数编号的测试TEST#1或TEST#3时，输出选择单元352将第二失败信息储存单元320的输出端子与储存操作单元354耦接，而不将第一失败信息储存单元310的输出端子与储存操作单元354耦接。此外，当在第一测试模式中多个测试TEST#1、TEST#2和TEST#3之中的最后的测试TEST#3为奇数编号的测试时，输出选择单元352在全部的测试TEST#1、TEST#2和TEST#3都执行之后的预设时段，将第一失败信息储存单元310的输出端子与储存操作单元354耦接，而不将第二失败信息储存单元320的输出端子与储存操作单元354耦接。此外，当在第一操作中多个测试TEST#1、TEST#2和TEST#3之中的最后的测试TEST#3为偶数编号的测试时，输出选择单元352在全部的测试TEST#1、TEST#2和TEST#3都执行之后的预设时段，将第二失败信息储存单元320的输出端子与储存操作单元354耦接，而不将第一失败信息储存单元310的输出端子与储存操作单元354耦接。
此外，每当执行每个测试TEST#1、TEST#2和TEST#3时，或者在全部的测试TEST#1、TEST#2和TEST#3都执行之后的预设时段，输出选择单元352将集成失败信息储存单元310和320的输出端子与储存操作单元354耦接。
当储存操作单元354经由输出选择单元352的操作与第一失败信息储存单元310的输出端子耦接时，储存操作单元354将储存在第一失败信息储存单元310中的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>与储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>进行比较，仅从储存在第一失败信息储存单元310中的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>中选择不与M条失败信息FAIL_INFO#T<1:M>重叠的剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>，以及将选中的信息储存在第三失败信息储存单元330中。然后，储存操作单元354删除储存在第一失败信息储存单元310中的全部的N条失败信息FAIL_INFO#1<1:N>或FAIL_INFO#3<1:N>。此外，当储存操作单元354经由输出选择单元352的操作与第二失败信息储存单元320耦接时，储存操作单元354将储存在第二失败信息储存单元320中的N条失败信息FAIL_INFO#2<1:N>与储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>进行比较，仅从储存在第二失败信息储存单元320中的N条失败信息FAIL_INFO#2<1:N>中选择不与M条失败信息FAIL_INFO#T<1:M>重叠的剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>，以及将选中的信息储存在第三失败信息储存单元330中。然后，储存操作单元354删除储存在第二失败信息储存单元320中的全部的N条失败信息FAIL_INFO#2<1:N>。
当储存操作单元354经由输出选择单元352的操作与集成失败信息储存单元310和320耦接时，储存操作单元354将储存在集成失败信息储存单元310和320中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>、FAIL_INFO#3<1:N>与储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>进行比较，以及仅从储存在集成失败信息储存单元310和320中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>中选择不与M条失败信息FAIL_INFO#T<1:M>重叠的剩余失败信息REST_FAIL_INFO<1:N-K1>或REST_FAIL_INFO<1:N-K2>，以及将选中的信息储存在第三失败信息储存单元330中。然后，储存操作单元354删除储存在集成失败信息储存单元310和320中的全部的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>。
供作参考，由于本发明的实施例是基于TEST#1、TEST#2和TEST#3的数目被设定为3的假设，所以奇数编号的测试TEST#1和TEST#3的数目为2，并且偶数编号的测试TEST#2的数目为1。然而，这仅是一个实例，可以顺序地执行更多数目的测试。
在全部的测试TEST#1、TEST#2和TEST#3都执行之后，测试结果处理单元利用储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>来修复在DUT中产生的错误。即，测试结果处理单元在全部的测试TEST#1、TEST#2和TEST#3都执行之后所执行的修复时段期间操作。例如，当包含了诸如DDR DRAM的半导体存储器件的多个存储器单元所产生的失败信息被储存在第三失败信息储存单元330中时，在测试结果处理单元中可以包括用于利用冗余存储器单元来修复DUT中的缺陷存储器单元的电路。
供作参考，在全部的测试TEST#1、TEST#2和TEST#3都执行之后的、需要针对用于图2中所示的操作而保证的预设时段期间，修复时段可以被设定成不与预设时段重叠或者被设定成与预设时段重叠。例如，当储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>被传送至测试结果处理单元时，预设时段和修复时段可以在M条失败信息FAIL_INFO#T<1:M>从之前储存的失败信息中顺序地传送时彼此重叠。当储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:M>被传送至测试结果处理单元时，测试结果处理单元需要在M条失败信息FAIL_INFO#T<1:M>一次性并行地传送时在预设时段之后进入修复时段。此外，当预设时段和修复时段被设定成彼此不重叠时，只要保持修复时段在预设时段之后的条件，测试结果处理单元就可以在预设时段之后的预定时间内进入修复时段。
除了在第一操作模式期间N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>被交替地储存在第一失败信息储存单元310和第二失败信息储存单元320中、而在第二操作模式期间N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>被储存在集成失败信息储存单元310和320中之外，第一实施例和第二实施例似乎在操作上没有差异，因为在第一操作模式和第二操作模式二者中都去除了与储存在第三失败信息储存单元330中的信息重叠的重叠失败信息OVER_FAIL_INFO<1:K>。
然而，考虑到输入选择单元340储存N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的操作与储存选择单元350传送N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的操作可能不能同时执行，所以第一操作模式和第二操作模式的操作彼此不同。
具体地，在第一操作模式期间，输入选择单元340将N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>储存在第一失败信息储存单元310中的操作可以在储存选择单元350传送储存在第二失败信息储存单元320中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的操作期间执行。因而，当在第一操作模式中顺序地执行多个测试TEST#1、TEST#2和TEST#3时，在相应的测试之间不需要执行单独的地址传送操作。
然而，在第二操作模式中，当输入选择单元340将N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>储存在集成失败信息储存单元310和320中时，储存选择单元350可能不操作，而当储存选择单元350传送储存在集成失败信息储存单元310和320中的N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>时，输入选择单元340可能不操作。因而，当在第二操作模式中顺序地执行多个测试TEST#1、TEST#2和TEST#3时，在相应的测试之间需要执行单独的地址传送操作。
因而，在第二操作模式中，即使N条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的数目超过可在第一操作模式中设定的最大值，也可以正常地执行多个测试TEST#1、TEST#2和TEST#3。在第二操作模式中顺序地执行多个测试TEST#1、TEST#2和TEST#3所需的时间变得比在第一操作模式中顺序地执行多个测试TEST#1、TEST#2和TEST#3所需的时间长。
图3B图示了在第一操作模式中第一失败信息储存单元310和第二失败信息储存单元320彼此分开的操作状态。因而，操作处于与参照图2B至图2E所述的根据本发明的第一实施例的半导体的测试操作相同的状态。因此，这里不再赘述。
图3C图示了在第二操作模式中第一失败信息储存单元310和第二失败信息储存单元320彼此耦接并且被设定成集成失败信息储存单元的操作状态。
具体地，当多条第一失败信息FAIL_INFO#1<1:N>作为第一测试TEST#1的结果而产生时，所述多条第一失败信息FAIL_INFO#1<1:N>被储存在集成失败信息储存单元310和320中，然后经由地址传送操作#1传送至第三失败信息储存单元330。结果，当第一测试TEST#1结束时，储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO_#T<1:M>可以被视为是多条第一失败信息FAIL_INFO#1<1:N>。此外，在多条第一失败信息FAIL_INFO#1<1:N>被传送至第三失败信息储存单元330然后被储存之后，集成失败信息储存单元310和320被初始化。
此外，当多条第二失败信息FAIL_INFO#2<1:N>作为第二测试TEST#2的结果而产生时，所述多条第二失败信息FAIL_INFO#2<1:N>被储存在集成失败信息储存单元310和320中，然后经由地址传送操作#2被传送至第三失败信息储存单元330中。由于多条第一失败信息FAIL_INFO#1<1:N>已经被储存在第三失败信息储存单元330中，所以仅第一剩余信息REST_FAIL_INFO<1:N-K1>被额外地储存在第三失败信息储存单元330中。可以通过从多条第二失败信息FAIL_INFO#2<1:N>中排除与多条第一失败信息FAIL_INFO#1<1:N>重叠的重叠失败信息OVER_FAIL_INFO<1:K1>来获得第一剩余信息REST_FAIL_INFO<1:N-K1>。因而，第一重叠消除失败信息FAIL_INFO<1:2N-K1>被储存在第三失败信息储存单元330中。可以通过将第一剩余失败信息REST_FAIL_INFO<1:N-K1>和作为第一测试TEST#1的结果而产生的N条失败信息FAIL_INFO#1<1:N>组合来获得第一重叠消除失败信息FAIL_INFO<1:2N-K1>。结果，第二测试TEST#2结束时储存在第三失败信息储存单元330中的M条失败信息FAIL_INFO#T<1:N>可以被视为是第一重叠消除失败信息FAIL_INFO<1:2N-K1>。此外，在多条第二失败信息FAIL_INFO#2<1:N>被传送至第三失败信息储存单元330中然后被储存之后，集成失败信息储存单元310和320被初始化。
此外，当多条第三失败信息FAIL_INFO#3<1:N>作为第三测试TEST#3的结果而产生时，所述多条第三失败信息FAIL_INFO#3<1:N>在预设时段被储存在集成失败信息储存单元310和320中，然后被传送至第三失败信息储存单元330中。由于第一重叠消除失败信息FAIL_INFO<1:2N-K1>已经被储存在第三失败信息储单元330中，所以仅第二剩余失败信息REST_FAIL_INFO<1:N-K2>被额外地储存在第三失败信息储存单元330中。可以通过从多条第三失败信息FAIL_INFO#3<1:N>中排除与第一重叠消除失败信息FAIL_INFO<1:2N-K1>重叠的重叠失败信息OVER_FAIL_INFO<1:K2>来获得第二剩余失败信息REST_FAIL_INFO<1:N-K2>。
因而，第二重叠消除失败信息FAIL_INFO<1:3N-K1-K2>被储存在第三失败信息储存单元230中。可以通过将第二剩余失败信息REST_FAIL_INFO<1:N-K2>与第一重叠消除失败信息FAIL_INFO<1:3N-K1>组合来获得第二重叠消除失败信息FAIL_INFO<1:3N-K1-K2>。结果，第三测试TEST#3结束时储存在第三失败信息储存单元230中的M条失败信息FAIL_INFO#T<1:M>可以被视为是第二重叠消除失败信息FAIL_INFO<1:3N-K1-K2>。此外，在多条第三失败信息FAIL_INFO#3<1:N>被传送至第三失败信息储存单元330中然后被储存之后，集成失败信息储存单元310和320被初始化。
如上所述，当本发明的第二实施例被应用于集成电路300时，在顺序地并且密集地执行多个测试TEST#1、TEST#2和TEST#3时，在每个测试TEST#1、TEST#2和TEST#3中产生的多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>被交替地储存在两个不同的储存空间310和320中。然后，当储存在两个储存空间310和320的每个中的多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>被传送至第三储存空间330中时，重叠失败信息OVER_FAIL_INFO<1:K>被去除。因而，在第三储存空间330中仅包含一次重叠失败信息OVER_FAIL_INFO<1:K>。因此，当执行多个测试TEST#1、TEST#2和TEST#3时，用于储存多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的空间可以最小化。
此外，每个都能储存多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的两个储存空间可以根据操作模式被控制成用作一个集成储存空间。因而，即使失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的条数超过预期数目时，也可以正常地执行测试操作。因此，当执行多个测试TEST#1、TEST#2和TEST#3时，可以最小化并且有效地利用用于储存多条失败信息FAIL_INFO#1<1:N>、FAIL_INFO#2<1:N>或FAIL_INFO#3<1:N>的空间。
尽管已经出于说明性的目的描述了各种实施例，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种集成电路，包括：
第一失败信息储存单元至第三失败信息储存单元；
输入选择单元，其适于：将每当对待测器件执行多个测试中的每个时产生的多条失败信息交替地储存在所述第一失败信息储存单元和所述第二失败信息储存单元中；以及
储存选择单元，其适于：将来自未被所述输入选择单元选中的所述第一失败信息储存单元或所述第二失败信息储存单元的所述多条失败信息迁移至所述第三失败信息储存单元，同时在迁移中排除重叠失败信息。
技术方案2.如技术方案1所述的集成电路，其中，每当对所述待测器件执行所述测试中的每个时，所述储存选择单元以与所述输入选择单元的选择相反的方式来选择所述第一失败信息储存单元或所述第二失败信息储存单元，以及将储存在选中的失败信息储存单元中的所述多条失败信息传送并且储存在所述第三失败信息储存单元中，其中，所述重叠失败信息仅被储存一次。
技术方案3.如技术方案2所述的集成电路，其中，所述储存选择单元将剩余失败信息储存在所述第三失败信息储存单元中，然后将所述选中的失败信息储存单元初始化，所述剩余失败信息是从储存在所述选中的失败信息储存单元中的所述多条失败信息排除了与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的所述重叠失败信息而获得的。
技术方案4.如技术方案2所述的集成电路，其中，所述储存选择单元包括：
输出选择单元，其适于：每当对所述待测器件执行所述测试中的每个时，以与所述输入选择单元的选择相反的方式来选择所述第一失败信息储存单元或所述第二失败信息储存单元，以及在对所述待测器件执行全部的测试之后，在所述第一失败信息储存单元和所述第二失败信息储存单元之间选择对所述待测器件执行最后的测试时由所述输入选择单元选中的失败信息储存单元；以及
储存操作单元，其适于：将储存在由所述输出选择单元选中的失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，以及将根据比较结果排除所述重叠失败信息所获得的剩余失败信息储存在所述第三失败信息储存单元中。
技术方案5.如技术方案4所述的集成电路，其中，所述输入选择单元将每当对所述待测器件执行所述多个测试之中的奇数编号的测试时产生的多条失败信息储存在所述第一失败信息储存单元中，以及将每当对所述待测器件执行所述多个测试之中的偶数编号的测试时产生的多条失败信息储存在所述第二失败信息储存单元中。
技术方案6.如技术方案5所述的集成电路，其中，每当对所述待测器件执行所述多个测试之中的偶数编号的测试时，所述输出选择单元将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，
每当对所述待测器件执行所述多个测试之中的奇数编号的测试时，所述输出选择单元将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，
当所述多个测试之中的最后的测试为奇数编号的测试时，在对所述待测器件执行全部的测试之后的预设时段，所述输出选择单元将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，以及
当所述多个测试之中的最后的测试为偶数编号的测试时，在对所述待测器件执行全部的测试之后的所述预设时段，所述输出选择单元将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接。
技术方案7.如技术方案6所述的集成电路，其中，当所述储存操作单元经由所述输出选择单元的操作与所述第一失败信息储存单元的输出端子耦接时，所述储存操作单元将储存在所述第一失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，仅从储存在所述第一失败信息储存单元中的所述多条失败信息中选择不与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的失败信息，将选中的信息储存在所述第三失败信息储存单元中，然后删除储存在所述第一失败信息储存单元中的全部的所述多条失败信息。
技术方案8.如技术方案6所述的集成电路，其中，当所述储存操作单元经由所述输出选择单元的操作与所述第二失败信息储存单元的输出端子耦接时，所述储存操作单元将储存在所述第二失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，仅从储存在所述第二失败信息储存单元中的所述多条失败信息中选择不与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的失败信息，将选中的信息储存在所述第三失败信息储存单元中，然后删除储存在所述第二失败信息储存单元中的所述多条失败信息。
技术方案9.一种集成电路，包括：
第一失败信息储存单元至第三失败信息储存单元；
输入选择单元，其适于：在第一操作模式期间，将每当对待测器件执行多个测试中的每个时产生的多条失败信息交替地储存在所述第一失败信息储存单元和所述第二失败信息储存单元中；以及
储存选择单元，其适于：在所述第一操作模式期间，将来自未被所述输入选择单元选中的所述第一失败信息储存单元或所述第二失败信息储存单元的所述多条失败信息迁移至所述第三失败信息储存单元，同时在迁移中排除重叠失败信息。
技术方案10.如技术方案9所述的集成电路，其中，在所述第一操作模式期间，每当对所述待测器件执行所述测试中的每个时，所述储存选择单元以与所述输入选择单元的选择相反的方式来选择所述第一失败信息储存单元或所述第二失败信息储存单元，以及将储存在选中的失败信息储存单元中的所述多条失败信息传送并储存至所述第三失败信息储存单元中，其中，与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的重叠失败信息仅被储存一次。
技术方案11.如技术方案10所述的集成电路，其中，在所述第一失败信息储存单元和所述第二失败信息储存单元被设定成集成失败信息储存单元的第二操作模式期间，当所述第一失败信息储存单元的输出端子与所述第二失败信息储存单元的输入端子耦接、或者所述第二失败信息储存单元的输出端子与所述第一失败信息储存单元的输入端子耦接时，所述输入选择单元将每当对所述待测器件执行所述测试中的每个时产生的所述多条失败信息储存在所述集成失败信息储存单元中。
技术方案12.如技术方案11所述的集成电路，其中，在所述第一操作模式期间，所述储存选择单元将从储存在所述选中的失败信息储存单元中的所述多条失败信息中排除所述重叠失败信息所获得的剩余失败信息储存在所述第三失败信息储存单元中，然后将所述选中的失败信息储存单元初始化，以及
在所述第二操作模式期间，所述储存选择单元将从储存在所述集成失败信息储存单元中的所述多条失败信息中排除所述重叠失败信息所获得的剩余失败信息储存在所述第三失败信息储存单元中，然后将所述集成失败信息储存单元初始化。
技术方案13.如技术方案11所述的集成电路，其中，所述储存选择单元包括：
输出选择单元，其适于：每当在所述第一操作模式期间对所述待测器件执行所述测试中的每个时，以与所述输入选择单元的选择相反的方式来选择所述第一失败信息储存单元或所述第二失败信息储存单元，当对所述待测器件执行了全部的测试之后在所述第一失败信息储存单元和所述第二失败信息储存单元之间选择对所述待测器件执行最后的测试时由所述输入选择单元选中的失败信息储存单元，以及在所述第二操作模式中选择所述集成失败信息储存单元；以及
储存操作单元，其适于：将储存在由所述输出选择单元选中的所述失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，以及将根据比较结果排除所述重叠失败信息所获得的剩余失败信息储存在所述第三失败信息储存单元中。
技术方案14.如技术方案13所述的集成电路，其中，所述输入选择单元将每当在所述第一操作模式期间对所述待测器件执行所述多个测试之中的奇数编号的测试时产生的多条失败信息储存在所述第一失败信息储存单元中，将每当在所述第一操作模式期间对所述待测器件执行所述多个测试之中的偶数编号的测试时产生的多条失败信息储存在所述第二失败信息储存单元中，以及将每当在所述第二操作模式期间对所述待测器件执行所述测试中的每个时产生的多条失败信息储存在所述集成失败信息储存单元中。
技术方案15.如技术方案14所述的集成电路，其中，每当在所述第一操作模式期间对所述待测器件执行所述多个测试之中的偶数编号的测试时，所述输出选择单元将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，
每当在所述第一操作模式期间对所述待测器件执行所述多个测试之中的奇数编号的测试时，所述输出选择单元将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，
当在所述第一操作模式期间所述多个测试之中的最后的测试是奇数编号的测试时，在对所述待测器件执行了全部的测试之后的预设时段，所述输出选择单元将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，
当在所述第一操作模式期间所述多个测试之中的最后的测试是偶数编号的测试时，在对所述待测器件执行了全部的测试之后的预设时段，所述输出选择单元将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，以及
每当在所述第二操作模式期间对所述待测器件执行所述测试中的每个时，在对所述待测器件执行了全部的测试之后的预定时段，所述输出选择单元将所述集成失败信息储存单元的输出端子与所述储存操作单元耦接。
技术方案16.如技术方案15所述的集成电路，其中，当所述储存操作单元经由所述输出选择单元的操作与所述第一失败信息储存单元的输出端子耦接时，所述储存操作单元将储存在所述第一失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，仅从储存在所述第一失败信息储存单元中的所述多条失败信息中选择不与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的失败信息，将选中的信息储存在所述第三失败信息储存单元中，然后删除储存在所述第一失败信息储存单元中的全部的所述多条失败信息。
技术方案17.如技术方案15所述的集成电路，其中，当所述储存操作单元经由所述输出选择单元的操作与所述第二失败信息储存单元的输出端子耦接时，所述储存操作单元将储存在所述第二失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，仅从储存在所述第二失败信息储存单元中的所述多条失败信息中选择不与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的失败信息，将选中的信息储存在所述第三失败信息储存单元中，然后删除储存在所述第二失败信息储存单元中的所述多条失败信息。
技术方案18.如技术方案15所述的集成电路，其中，当所述储存操作单元经由所述输出选择单元的操作与所述集成失败信息储存单元的输出端子耦接时，所述储存操作单元将储存在所述集成失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，仅从储存在所述集成失败信息储存单元中的所述多条失败信息中选择不与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的失败信息，将选中的信息储存在所述第三失败信息储存单元中，然后删除储存在所述集成失败信息储存单元中的所述多条失败信息。
技术方案19.一种测试半导体器件的方法，所述方法包括：
将每当对所述半导体器件执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存空间中；
将每当对所述半导体器件执行所述多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存空间中；
当所述第一失败信息储存空间中储存有所述多条失败信息时，将储存在所述第二失败信息储存空间中的所述多条失败信息迁移至第三失败信息储存空间，其中，与储存在所述第三失败信息储存空间中的所述多条失败信息重叠的重叠失败信息仅被储存一次；以及
当所述第二失败信息储存空间中储存有所述多条失败信息时，将储存在所述第一失败信息储存空间中的所述多条失败信息迁移至所述第三失败信息储存空间，其中，与储存在所述第三失败信息储存空间中的所述多条失败信息重叠的重叠失败信息仅被储存一次。
技术方案20.如技术方案19所述的方法，其中，当所述多个测试之中的最后的测试是奇数编号的测试时，在对所述半导体器件执行了全部的测试之后，将储存在所述第一失败信息储存空间中的所述多条失败信息迁移至所述第三失败信息储存空间，其中，与储存在所述第三失败信息储存空间中的所述多条失败信息重叠的重叠失败信息仅被储存一次，以及
当所述多个测试之中的最后的测试是偶数编号的测试时，在对所述半导体器件执行了全部的测试之后，将储存在所述第二失败信息储存空间中的所述多条失败信息迁移至所述第三失败信息储存空间，其中，与储存在所述第三失败信息储存空间中的所述多条失败信息重叠的重叠失败信息仅被储存一次。

Claims (10)

1.一种集成电路，包括：
第一失败信息储存单元至第三失败信息储存单元；
输入选择单元，其适于：将每当对待测器件执行多个测试中的每个时产生的多条失败信息交替地储存在所述第一失败信息储存单元和所述第二失败信息储存单元中；以及
储存选择单元，其适于：将来自未被所述输入选择单元选中的所述第一失败信息储存单元或所述第二失败信息储存单元的所述多条失败信息迁移至所述第三失败信息储存单元，同时在迁移中排除重叠失败信息。
2.如权利要求1所述的集成电路，其中，每当对所述待测器件执行所述测试中的每个时，所述储存选择单元以与所述输入选择单元的选择相反的方式来选择所述第一失败信息储存单元或所述第二失败信息储存单元，以及将储存在选中的失败信息储存单元中的所述多条失败信息传送并且储存在所述第三失败信息储存单元中，其中，所述重叠失败信息仅被储存一次。
3.如权利要求2所述的集成电路，其中，所述储存选择单元将剩余失败信息储存在所述第三失败信息储存单元中，然后将所述选中的失败信息储存单元初始化，所述剩余失败信息是从储存在所述选中的失败信息储存单元中的所述多条失败信息排除了与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的所述重叠失败信息而获得的。
4.如权利要求2所述的集成电路，其中，所述储存选择单元包括：
输出选择单元，其适于：每当对所述待测器件执行所述测试中的每个时，以与所述输入选择单元的选择相反的方式来选择所述第一失败信息储存单元或所述第二失败信息储存单元，以及在对所述待测器件执行全部的测试之后，在所述第一失败信息储存单元和所述第二失败信息储存单元之间选择对所述待测器件执行最后的测试时由所述输入选择单元选中的失败信息储存单元；以及
储存操作单元，其适于：将储存在由所述输出选择单元选中的失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，以及将根据比较结果排除所述重叠失败信息所获得的剩余失败信息储存在所述第三失败信息储存单元中。
5.如权利要求4所述的集成电路，其中，所述输入选择单元将每当对所述待测器件执行所述多个测试之中的奇数编号的测试时产生的多条失败信息储存在所述第一失败信息储存单元中，以及将每当对所述待测器件执行所述多个测试之中的偶数编号的测试时产生的多条失败信息储存在所述第二失败信息储存单元中。
6.如权利要求5所述的集成电路，其中，每当对所述待测器件执行所述多个测试之中的偶数编号的测试时，所述输出选择单元将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，
每当对所述待测器件执行所述多个测试之中的奇数编号的测试时，所述输出选择单元将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，
当所述多个测试之中的最后的测试为奇数编号的测试时，在对所述待测器件执行全部的测试之后的预设时段，所述输出选择单元将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，以及
当所述多个测试之中的最后的测试为偶数编号的测试时，在对所述待测器件执行全部的测试之后的所述预设时段，所述输出选择单元将所述第二失败信息储存单元的输出端子与所述储存操作单元耦接，而不将所述第一失败信息储存单元的输出端子与所述储存操作单元耦接。
7.如权利要求6所述的集成电路，其中，当所述储存操作单元经由所述输出选择单元的操作与所述第一失败信息储存单元的输出端子耦接时，所述储存操作单元将储存在所述第一失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，仅从储存在所述第一失败信息储存单元中的所述多条失败信息中选择不与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的失败信息，将选中的信息储存在所述第三失败信息储存单元中，然后删除储存在所述第一失败信息储存单元中的全部的所述多条失败信息。
8.如权利要求6所述的集成电路，其中，当所述储存操作单元经由所述输出选择单元的操作与所述第二失败信息储存单元的输出端子耦接时，所述储存操作单元将储存在所述第二失败信息储存单元中的所述多条失败信息与储存在所述第三失败信息储存单元中的所述多条失败信息进行比较，仅从储存在所述第二失败信息储存单元中的所述多条失败信息中选择不与储存在所述第三失败信息储存单元中的所述多条失败信息重叠的失败信息，将选中的信息储存在所述第三失败信息储存单元中，然后删除储存在所述第二失败信息储存单元中的所述多条失败信息。
9.一种集成电路，包括：
第一失败信息储存单元至第三失败信息储存单元；
输入选择单元，其适于：在第一操作模式期间，将每当对待测器件执行多个测试中的每个时产生的多条失败信息交替地储存在所述第一失败信息储存单元和所述第二失败信息储存单元中；以及
储存选择单元，其适于：在所述第一操作模式期间，将来自未被所述输入选择单元选中的所述第一失败信息储存单元或所述第二失败信息储存单元的所述多条失败信息迁移至所述第三失败信息储存单元，同时在迁移中排除重叠失败信息。
10.一种测试半导体器件的方法，所述方法包括：
将每当对所述半导体器件执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存空间中；
将每当对所述半导体器件执行所述多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存空间中；
当所述第一失败信息储存空间中储存有所述多条失败信息时，将储存在所述第二失败信息储存空间中的所述多条失败信息迁移至第三失败信息储存空间，其中，与储存在所述第三失败信息储存空间中的所述多条失败信息重叠的重叠失败信息仅被储存一次；以及
当所述第二失败信息储存空间中储存有所述多条失败信息时，将储存在所述第一失败信息储存空间中的所述多条失败信息迁移至所述第三失败信息储存空间，其中，与储存在所述第三失败信息储存空间中的所述多条失败信息重叠的重叠失败信息仅被储存一次。
CN201410838512.5A 2014-04-08 2014-12-29 集成电路以及利用其测试半导体器件的方法 Active CN104979015B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0041815 2014-04-08
KR1020140041815A KR102112559B1 (ko) 2014-04-08 2014-04-08 반도체 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
CN104979015A true CN104979015A (zh) 2015-10-14
CN104979015B CN104979015B (zh) 2020-10-13

Family

ID=54209852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410838512.5A Active CN104979015B (zh) 2014-04-08 2014-12-29 集成电路以及利用其测试半导体器件的方法

Country Status (3)

Country Link
US (1) US9418760B2 (zh)
KR (1) KR102112559B1 (zh)
CN (1) CN104979015B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120242A (zh) * 2019-05-05 2019-08-13 珠海市杰理科技股份有限公司 存储器测试方法、装置、计算机设备以及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148921A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 반도체 장치를 위한 휴대 가능한 테스트 장치 및 이를 이용한 테스트 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1286359A2 (en) * 2001-08-23 2003-02-26 Fujitsu Limited Memory controller for multilevel cell memory
US20090199059A1 (en) * 2005-12-19 2009-08-06 Je-Young Park Semiconductor memory test device and method thereof
CN103021460A (zh) * 2011-09-22 2013-04-03 爱思开海力士有限公司 包括存储器件和系统的半导体器件的设定数据储存
US20130170295A1 (en) * 2011-12-29 2013-07-04 Jun-Rye RHO Semiconductor memory device and operation method thereof
CN103514960A (zh) * 2012-06-20 2014-01-15 爱思开海力士有限公司 存储器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8161323B2 (en) * 2007-10-19 2012-04-17 Oracle International Corporation Health monitor
JP2009181600A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置
KR20100085657A (ko) * 2009-01-21 2010-07-29 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8122290B2 (en) * 2009-12-17 2012-02-21 Hewlett-Packard Development Company, L.P. Error log consolidation
KR101211042B1 (ko) * 2010-11-23 2012-12-13 에스케이하이닉스 주식회사 고장 정보 저장장치 및 저장방법
CN103793284B (zh) * 2012-10-29 2017-06-20 伊姆西公司 基于共同序列模式的、用于智能客户服务的分析系统和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1286359A2 (en) * 2001-08-23 2003-02-26 Fujitsu Limited Memory controller for multilevel cell memory
US20090199059A1 (en) * 2005-12-19 2009-08-06 Je-Young Park Semiconductor memory test device and method thereof
CN103021460A (zh) * 2011-09-22 2013-04-03 爱思开海力士有限公司 包括存储器件和系统的半导体器件的设定数据储存
US20130170295A1 (en) * 2011-12-29 2013-07-04 Jun-Rye RHO Semiconductor memory device and operation method thereof
CN103514960A (zh) * 2012-06-20 2014-01-15 爱思开海力士有限公司 存储器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120242A (zh) * 2019-05-05 2019-08-13 珠海市杰理科技股份有限公司 存储器测试方法、装置、计算机设备以及存储介质
CN110120242B (zh) * 2019-05-05 2021-06-18 珠海市杰理科技股份有限公司 存储器测试方法、装置、计算机设备以及存储介质

Also Published As

Publication number Publication date
US9418760B2 (en) 2016-08-16
KR102112559B1 (ko) 2020-05-21
US20150286547A1 (en) 2015-10-08
KR20150116957A (ko) 2015-10-19
CN104979015B (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
TWI312517B (en) Self-repair of memory arrays using preallocated redundancy (par) architecture
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
US11205499B2 (en) Memory circuit device and a method for testing the same
CN104425040A (zh) 用于测试存储器的方法和系统
US9455050B2 (en) Failure diagnosis circuit
US11424003B2 (en) Memory controllers having simplified BISR logic circuit, methods of operating the memory controller, and memory systems including the memory controller
US7877649B2 (en) Method and apparatus for testing a memory chip using a common node for multiple inputs and outputs
KR20110108613A (ko) 반도체 장치 및 그 리페어 방법
CN104979015A (zh) 集成电路以及利用其测试半导体器件的方法
KR20190086936A (ko) 메모리 장치
CN117198371A (zh) 一种三维芯片、修复方法及电子设备
CN101861626B (zh) 检测工作存储器的方法和装置
US9003252B1 (en) Method and system for memory test and repair
US6907385B2 (en) Memory defect redress analysis treating method, and memory testing apparatus performing the method
CN101375339B (zh) 用于级联存储器的方法及设备
US9202596B2 (en) Semiconductor device, semiconductor repair system including the same, and method for operating the semiconductor device
US8782475B2 (en) PRBS test memory interface considering DDR burst operation
JP2008059718A (ja) 半導体記憶装置
JP2001338498A (ja) 半導体デバイス試験装置
US20080151659A1 (en) Semiconductor memory device
US7386776B2 (en) System for testing digital components
KR20080099902A (ko) 반도체 메모리 장치의 테스트 시스템
KR20160005988A (ko) 반도체 장치의 어레이 퓨즈 테스트 방법
KR100630716B1 (ko) 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법
US20140143620A1 (en) Semiconductor apparatus and test method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant