KR102112559B1 - 반도체 장치 및 그 동작방법 - Google Patents

반도체 장치 및 그 동작방법 Download PDF

Info

Publication number
KR102112559B1
KR102112559B1 KR1020140041815A KR20140041815A KR102112559B1 KR 102112559 B1 KR102112559 B1 KR 102112559B1 KR 1020140041815 A KR1020140041815 A KR 1020140041815A KR 20140041815 A KR20140041815 A KR 20140041815A KR 102112559 B1 KR102112559 B1 KR 102112559B1
Authority
KR
South Korea
Prior art keywords
information storage
defect information
storage unit
test
defective
Prior art date
Application number
KR1020140041815A
Other languages
English (en)
Other versions
KR20150116957A (ko
Inventor
정우식
이원선
권오한
김인태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140041815A priority Critical patent/KR102112559B1/ko
Priority to US14/513,042 priority patent/US9418760B2/en
Priority to CN201410838512.5A priority patent/CN104979015B/zh
Publication of KR20150116957A publication Critical patent/KR20150116957A/ko
Application granted granted Critical
Publication of KR102112559B1 publication Critical patent/KR102112559B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

본 기술은 반도체 장치의 테스트에 관한 것으로서, 제1 내지 제3 불량정보 저장부와, 다수의 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 제1 및 제2 불량정보 저장부에 번갈아가면서 저장시키기 위한 입력선택부, 및 다수의 테스트가 수행될 때마다 제1 및 제2 불량정보 저장부를 입력선택부의 선택과 반대로 선택하고, 선택된 불량정보 저장부에 저장된 다수의 불량정보를 제3 불량정보 저장부로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 저장선택부를 포함한다.

Description

반도체 장치 및 그 동작방법{SEMICONDUCTOR DEVICE AND OPERATION METHODE FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 반도체 장치의 테스트에 관한 것이다.
일반적으로 반도체 장치는 제품화되기 이전에 다양한 종류의 테스트를 거치게 되며, 이러한 다양한 테스트을 통해 반도체 장치의 동작에 대한 신뢰성을 인정받게 된다.
이와 같이 반도체 장치에 대해 다양한 종류의 테스트 과정이 진행될 때, 각각의 테스트 과정마다 다양한 불량정보가 생성된다. 이와 같은 다양한 불량정보를 기초로 하여 반도체 장치가 다시 정상적인 동작을 수행할 수 있도록 여러 가지 다양한 리페어(repair)가 수행된다.
그런데, 테스트의 종류는 매우 다양하고, 하나의 테스트가 수행될 때마다 다양한 불량정보가 생성되는 반면, 하나의 테스트가 종료된 후 그에 따른 불량정보를 즉시 반영하여 반도체 장치를 리페어하는 것은 매우 비효율적이다.
따라서, 일반적으로는 다수의 테스트를 일괄적으로 모아서 순차적으로 수행하고, 각각의 테스트에서 각각 발생하는 다수의 불량정보를 특정 공간에 일괄적으로 저장한 뒤, 나중에 다수의 테스트에 대한 리페어 동작을 한 번에 수행하는 방식을 사용한다.
도 1은 종래기술에 따른 반도체 장치에서 테스트 불량정보를 저장하는 방식 및 그 문제점을 설명하기 위해 도시한 도면이다.
참고로, 도 1에 도시된 테스트 불량정보의 저장방식은, DDR SDRAM과 같은 반도체 메모리 장치에서 다수의 메모리 셀에 대한 불량이 발생한 정보를 저장하는 방식을 예시한다. 물론, 이는 어디까지나 하나의 예시일 뿐, 반도체 장치의 테스트 과정에서 발생하는 불량정보는 매우 다양하다.
도 1을 참조하면, 다수의 메모리 셀은 어레이 형태로 배치되고, 각각의 메모리 셀을 선택하기 위해서는 로우 어드레스(ROW ADDRESS)의 값과 컬럼 어드레스(COLUMN ADDRESS)의 값이 각각 정의되어야 한다.
따라서, 종래기술에서는 다수의 메모리 셀 중 불량이 발생한 특정 메모리 셀을 선택하기 위해 로우 어드레스(ROW ADDRESS)의 값과 컬럼 어드레스(COLUMN ADDRESS)의 값을 각각 저장하는 방식을 사용하였다.
한편, 다수의 메모리 셀에 대해 다수의 테스트가 각각 수행되는 과정에서 동일한 메모리 셀에 대해 반복적으로 불량판정을 내리는 경우가 종종 발생할 수 있다.
그런데, 종래기술에 따른 불량정보 저장방식에서는 다수의 테스트를 일괄적으로 모아서 순차적으로 수행하기 때문에 불량정보 값의 중복여부와 상관없이 불량판정을 받은 메모리 셀에 대한 정보에 대한 로우 어드레스(ROW ADDRESS)의 값과 컬럼 어드레스(COLUMN ADDRESS)의 값을 그대로 저장한다.
따라서, 동일한 메모리 셀을 가리키는 로우 어드레스(ROW ADDRESS)의 값과 컬럼 어드레스(COLUMN ADDRESS)의 값이 중복으로 저장되는 문제가 발생한다. 예컨대, 도면에 도시된 것과 같이 첫 번째 테스트에서 어드레스(COLUMN ADDRESS / ROW ADDRESS)가 '1/2', '2/2', '7/8'일 때 불량 어드레스로 판정되어 저장되는데, 이후 두 번째 테스트에서 다시 어드레스(COLUMN ADDRESS / ROW ADDRESS)가 '1/2', '2/2', '7/8'가 불량 어드레스로 판정된다. 이는, 불량 메모리 셀의 경우 반복적으로 오류가 발생할 가능성이 높기 때문이다.
이와 같이, 다수의 테스트가 각각 수행되는 과정에서 생성된 불량정보가 중복하여 저장되는 것으로 인해 불량정보를 저장하기 위한 저장공간이 크게 늘어나야 하는 문제가 발생한다. 이는, 테스트 비용을 증가를 유도한다는 점에서 바람직하지 않다.
본 발명의 실시예는 다수의 테스트를 일괄적으로 처리할 때, 불량정보의 중복으로 인해 저장공간이 늘어나는 것을 최소화할 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는, 제1 내지 제3 불량정보 저장부; 다수의 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 및 제2 불량정보 저장부에 번갈아가면서 저장시키기 위한 입력선택부; 및 상기 다수의 테스트가 수행될 때마다 상기 제1 및 제2 불량정보 저장부를 상기 입력선택부의 선택과 반대로 선택하고, 선택된 불량정보 저장부에 저장된 다수의 불량정보를 상기 제3 불량정보 저장부로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 저장선택부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 장치는, 제1 내지 제3 불량정보 저장부; 제1 동작모드에서 다수의 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 및 제2 불량정보 저장부에 번갈아가면서 저장시키기 위한 입력선택부; 및 상기 제1 동작모드에서 상기 다수의 테스트가 수행될 때마다 상기 제1 및 제2 불량정보 저장부를 상기 입력선택부의 선택과 반대로 선택하고, 선택된 불량정보 저장부에 저장된 다수의 불량정보를 상기 제3 불량정보 저장부로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 저장선택부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 장치의 동작방법은, 제1 내지 제3 불량정보 저장공간을 포함하는 반도체 장치의 동작방법에 있어서, 홀수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 불량정보 저장공간에 저장하는 제1 저장단계; 짝수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제2 불량정보 저장공간에 저장하는 제2 저장단계;
상기 제1 저장단계가 수행되는 동안 상기 제2 불량정보 저장공간에 저장된 다수의 불량정보를 상기 제3 불량정보 저장공간으로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 제3 저장단계; 및 상기 제2 저장단계가 수행되는 동안 상기 제1 불량정보 저장공간에 저장된 다수의 불량정보를 상기 제3 불량정보 저장공간으로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 제4 저장단계를 포함할 수 있다.
본 기술은 다수의 테스트를 일괄적으로 수행하는 반도체 장치에 있어서, 다수의 테스트 각각에서 발생하는 불량정보를 서로 다른 두 개의 저장공간에 번갈아 가면서 저장한 뒤, 두 개의 저장공간에 각각 저장된 불량정보를 세 번째 저장공간으로 옮길 때 중복된 불량정보를 제거한다. 따라서, 세 번째 저장공간에는 중복된 불량정보가 한 번만 포함된다. 이를 통해, 다수의 테스트를 수행할 때, 불량정보를 저장하기 위한 공간을 최소한으로 가져갈 수 있는 효과가 있다.
또한, 다수의 불량정보를 각각 저장할 수 있는 두 개의 저장공간을 동작모드에 따라서 선택적으로 하나의 통합 저장공간으로서 사용할 수 있도록 제어함으로써, 다수의 불량정보 각각의 개수가 예상된 개수를 넘어서서 발생하는 경우에도 정상적인 테스트 동작이 수행될 수 있도록 할 수 있다. 이를 통해, 다수의 테스트를 수행할 때, 다수의 불량정보를 저장하기 위한 공간을 최소한으로 가져가면서도 그 공간을 효율적으로 이용할 수 있는 효과가 있다.
도 1은 종래기술에 따른 반도체 장치에서 테스트 불량정보를 저장하는 방식 및 그 문제점을 설명하기 위해 도시한 도면.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 테스트 동작을 지원하는 반도체 장치를 도시한 도면.
도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 테스트 동작을 지원하는 반도체 장치를 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
<제1 실시예>
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 테스트을 지원하는 반도체 장치를 도시한 도면이다.
도 2a를 참조하면, 본 발명의 제1 실시예에 따른 반도체 장치는, 제1 불량정보 저장부(210)와, 제2 불량정보 저장부(220)와, 제3 불량정보 저장부(230)와, 입력선택부(240), 및 저장선택부(250)를 구비한다. 또한, 테스트 동작부(260), 및 테스트 결과처리부(270)를 더 구비한다. 여기서, 저장선택부(250)는, 출력선택부(252), 및 저장동작부(254)를 구비한다.
제1 불량정보 저장부(210)는, 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)를 저장할 수 있도록 내부에 다수의 래치(미도시) 또는 플립플롭(미도시) 등을 포함한다. 이때, 제1 불량정보 저장부(210)에 저장되는 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)의 개수는 한 번의 테스트(TEST #1 or TEST #3)에서 생성될 것으로 예상되는 불량정보 개수의 최대치를 저장할 수 있도록 설계된다.
제2 불량정보 저장부(220)는, 다수의 불량정보(FAIL_INFO #2<1:N>)를 저장할 수 있도록 내부에 다수의 래치(미도시) 또는 플립플롭(미도시) 등을 포함한다. 이때, 제2 불량정보 저장부(220)에 저장되는 다수의 불량정보(FAIL_INFO #2<1:N>)의 개수는 한 번의 테스트(TEST #2)에서 생성될 것으로 예상되는 불량정보 개수의 최대치를 저장할 수 있도록 설계된다.
즉, 제1 불량정보 저장부(210)와 제2 불량정보 저장부(220)는, 입력선택부(240)에 병렬로 연결되며, 서로 간에 완전히 동일한 형태로 설계된다.
참고로, 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 제1 테스트(TEST #1)가 수행된 결과 제1 다수의 불량정보(FAIL_INFO #1<1:N>)가 생성되고, 제2 테스트(TEST #2)가 수행된 결과 제2 다수의 불량정보(FAIL_INFO #2<1:N>)가 생성되며, 제3 테스트(TEST #3)가 수행된 결과 제3 다수의 불량정보(FAIL_INFO #3<1:N>)가 생성된다. 도면에서는 제1 불량정보 저장부(210)에 제1 또는 제3 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #1<1:N>)가 저장되고, 제2 불량정보 저장부(220)에 제2 다수의 불량정보(FAIL_INFO #2<1:N>)가 저장되는 구성이 개시되는데, 이는 하기에 개시될 입력선택부(240)의 동작 때문이다.
제3 불량정보 저장부(230)는, 다수의 불량정보(FAIL_INFO #T<1:M>)를 저장할 수 있도록 내부에 다수의 래치(미도시) 또는 다수의 플립플롭(미도시) 등을 포함한다. 이때, 제3 불량정보 저장부(230)에 저장되는 불량정보의 개수는 다수의 테스트(TEST #1, TEST #2, TEST #3) 동작에서 중복되지 않고 생성될 것으로 예상되는 불량정보 개수의 최대를 저장할 수 있도록 설계된다.
즉, 제3 불량정보 저장부(230)에 저장되는 다수의 불량정보(FAIL_INFO #T<1:M>)는, 제1 다수의 불량정보(FAIL_INFO #1<1:N>)와 제2 다수의 불량정보(FAIL_INFO #2<1:N>) 및 제3 다수의 불량정보(FAIL_INFO #3<1:N>)를 다 합친 불량정보에서 그 값이 서로 겹치는 불량정보를 한 번만 포함시킨 불량정보가 된다.
따라서, 제3 불량정보 저장부(230)에 저장되는 다수의 불량정보(FAIL_INFO #T<1:M>)의 개수는 제1 및 제2 불량정보 저장부(210, 220)에 각각 저장될 수 있는 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)의 개수와는 다르게 설계될 것이다. 예컨대, 제3 불량정보 저장부(230)에 저장되는 다수의 불량정보(FAIL_INFO #T<1:M>)의 개수가 M개라고 하면, 제1 및 제2 불량정보 저장부(210, 220)에 각각 저장될 수 있는 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)의 개수는 N개가 되며, 일반적으로 M이 N보다 큰 자연수가 될 것이다.
참고로, 하기에서 이어지는 설명에서는 서로 간의 차이점을 명확하게 기재하기 위해 제1 및 제2 불량정보 저장부(210, 220)에 각각 저장될 수 있는 '다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)'를 'N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)'로 기재하고, 제3 불량정보 저장부(230)에 저장되는 '다수의 불량정보(FAIL_INFO #T<1:M>)'를 'M개의 불량정보(FAIL_INFO #T<1:M>)'로 기재하여 설명하도록 하겠다.
테스트 동작부(260)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)를 설정된 순서대로 각각 수행함으로써, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 각각 수행될 때마다 생성되는 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 입력선택부(240)로 출력한다. 물론, 다수의 테스트(TEST #1, TEST #2, TEST #3)는 동시에 수행될 수 없으므로, 제1 N개의 불량정보(FAIL_INFO #1<1:N>)와 제2 N개의 불량정보(FAIL_INFO #2<1:N>) 및 제3 N개의 불량정보(FAIL_INFO #3<1:M>)는 각각 서로 다른 시점에서 입력선택부(240)로 인가된다.
예컨대, 테스트 동작부(260)는, 도 2b에 도시된 것과 같이 제1 테스트(TEST #1)을 수행한 뒤, 그 결과 생성된 제1 N개의 불량정보(FAIL_INFO #1<1:N>)를 입력선택부(240)로 출력한다. 이어서, 도 2c에 도시된 것과 같이 제2 테스트(TEST #2)을 수행한 뒤, 그 결과 생성된 제2 N개의 불량정보(FAIL_INFO #2<1:N>)를 입력선택부(240)로 출력한다. 이어서, 도 2d에 도시된 것과 같이 제3 테스트(TEST #3)을 수행한 뒤, 그 결과 생성된 제3 N개의 불량정보(FAIL_INFO #3<1:M>)를 입력선택부(240)로 출력한다.
입력선택부(240)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 제1 불량정보 저장부(210)와 제2 불량정보 저장부(220)에 번갈아 가면서 저장시킨다.
예컨대, 도 2b에 도시된 것처럼 테스트 동작부(260)에서 제1 테스트(TEST #1)을 수행한 결과 생성되는 제1 N개의 불량정보(FAIL_INFO #1<1:N>)를 제1 불량정보 저장부(210)에 저장시킨다. 이어서, 도 2c에 도시된 것처럼 테스트 동작부(260)에서 제2 테스트(TEST #2)을 수행한 결과 생성되는 N개의 불량정보(FAIL_INFO #2<1:N>)를 제2 불량정보 저장부(220)에 저장시킨다. 또한, 도 2d에 도시된 것처럼 테스트 동작부(260)에서 제3 테스트(TEST #3)를 수행한 결과 생성되는 N개의 불량정보(FAIL_INFO #3<1:N>)를 다시 제1 불량정보 저장부(210)에 저장시킨다.
저장선택부(250)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 제1 불량정보 저장부(210)와 제2 불량정보 저장부(220)를 입력선택부(240)와 반대로 선택하고, 선택된 불량정보 저장부(210 or 220)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 제3 불량정보 저장부(230)에 이동시켜 저장하되, 중복된 불량정보(OVER_FAIL_INFO<1:K>)는 한 번만 저장시킨다. 즉, 저장선택부(250)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 선택된 불량정보 저장부(210 or 220)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>) 중 제3 불량정보 저장부(230)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)와 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제외한 나머지 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 제3 불량정보 저장부(230)에 추가로 저장한 뒤, 선택된 불량정보 저장부(210 or 220)를 초기화시킨다.
출력선택부(252)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 제1 불량정보 저장부(210)와 제2 불량정보 저장부(220)를 입력선택부(240)와 반대로 선택하고, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서 제1 불량정보 저장부(210)와 제2 불량정보 저장부(220) 중 마지막 테스트(TEST #3) 수행시점에서 입력선택부(240)가 선택했던 불량정보 저장부(210 or 220)를 추가로 선택한다.
저장동작부(254)는, 출력선택부(252)에서 선택된 불량정보 저장부(210 or 220)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)와 제3 불량정보 저장부(230) 저장되어 있는 M개의 불량정보(FAIL_INFO #T<1:M>)를 비교하고, 비교결과 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제외한 나머지 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)를 제3 불량정보 저장부(230)에 추가로 저장한다.
예컨대, 입력선택부(240)는, 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 홀수 번째 테스트(TEST #1, TEST #3)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #3<1:N>)를 제1 불량정보 저장부(210)에 저장한다. 반대로, 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 짝수 번째 테스트(TEST #2)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #2<1:N>)를 제2 불량정보 저장부(220)에 저장한다.
그리고, 출력선택부(252)는, 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 짝수 번째 테스트(TEST #2)가 수행될 때마다 제1 불량정보 저장부(210)의 출력단을 저장동작부(254)와 연결시키고, 제2 불량정보 저장부(220)의 출력단은 저장동작부(254)와 연결시키지 않는다. 또한, 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 홀수 번째 테스트(TEST #1, TEST #3)가 수행될 때마다 제2 불량정보 저장부(220)의 출력단을 저장동작부(254)와 연결시키고, 제1 불량정보 저장부(210)의 출력단을 저장동작부(254)와 연결시키지 않는다. 또한, 도 2e에 도시된 것처럼 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 마지막 테스트(TEST #3)가 홀수 번째 테스트인 경우, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서 제1 불량정보 저장부(210)의 출력단을 저장동작부(254)와 연결시키고 제2 불량정보 저장부(220)의 출력단을 저장동작부(254)와 연결시키지 않는다. 또한, 도 2e에 도시된 것과 달리 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 마지막 테스트(TEST #3)가 짝수 번째 테스트인 경우, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서 제2 불량정보 저장부(220)의 출력단을 저장동작부(254)와 연결시키고 제1 불량정보 저장부(210)의 출력단을 저장동작부(254)와 연결시키지 않는다.
저장동작부(254)는, 출력선택부(252)의 동작에 따라 제1 불량정보 저장부(210)의 출력단에 연결된 경우, 제1 불량정보 저장부(210)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)와 제3 불량정보 저장부(230)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 비교하여 중복되지 않은 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 제1 불량정보 저장부(210)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)에서 선택하여 제3 불량정보 저장부(230)에 저장한 뒤, 제1 불량정보 저장부(210)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)를 모두 삭제한다. 또한, 출력선택부(252)의 동작에 따라 제2 불량정보 저장부(220)의 출력단에 연결된 경우, 제2 불량정보 저장부(220)에 저장된 N개의 불량정보(FAIL_INFO #2<1:N>)와 제3 불량정보 저장부(230)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 비교하여 중복되지 않은 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 제2 불량정보 저장부(220)에 저장된 N개의 불량정보(FAIL_INFO #2<1:N>)에서 선택하여 제3 불량정보 저장부(230)에 저장한 뒤, 제2 불량정보 저장부(220)에 저장된 N개의 불량정보(FAIL_INFO #2<1:N>)를 모두 삭제한다.
참고로, 전술한 설명에서는 다수의 테스트(TEST #1, TEST #2, TEST #3)가 3개인 것을 예시하였기 때문에 홀수 번째 테스트(TEST #1, TEST #3)가 2개이고, 짝수 번째 테스트(TEST #2)가 1개인 형태가 되었다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이고, 실제로는 더 많은 개수의 테스트가 순차적으로 수행되는 경우를 얼마든지 포함할 수 있다.
구체적으로 도 2b 내지 도 2e를 참조하여 전술한 제1 내지 제3 불량정보 저장부(210, 220, 230)와 입력선택부(240) 및 저장선택부(250)의 동작을 설명하면 다음과 같다.
도 2b에 도시된 것처럼 제1 테스트(TEST #1)가 수행되는 구간에서 입력선택부(240)가 제1 불량정보 저장부(210)를 선택할 때, 출력선택부(252)는 제2 불량정보 저장부(220)를 선택한다. 하지만, 도 2b에 도시된 제1 테스트(TEST #1)가 수행되는 구간에서는 제2 불량정보 저장부(220)에 아무런 불량정보도 저장되어 있지 않다. 따라서, 저장동작부(254)는 아무런 동작을 수행하지 않고, 제3 불량정보 저장부(230)에는 아무런 불량정보도 저장되지 않는다.
그리고, 도 2c에 도시된 것처럼 제2 테스트(TEST #2)가 수행되는 구간에서 입력선택부(240)가 제2 불량정보 저장부(220)를 선택할 때, 출력선택부(252)에서는 제1 불량정보 저장부(210)를 선택한다. 이때, 도 2c에 도시된 제2 테스트(TEST #2)가 수행되는 구간에서는 도 2b에 도시된 제1 테스트(TEST #1)가 수행되는 구간에서 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)가 제1 불량정보 저장부(210)에 저장되어 있는 상태이다. 따라서, 도 2c에 도시된 제2 테스트(TEST #2)가 수행되는 구간에서 저장동작부(254)는 도 2b에 도시된 제1 테스트(TEST #1)가 수행되는 구간에서 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)를 제1 불량정보 저장부(210)에서 제3 불량정보 저장부(230)로 이동시켜 저장하게 된다. 이때, 도 2c에 도시된 제2 테스트(TEST #2)가 수행되는 구간에서는 제3 불량정보 저장부(230)에 아무런 불량정보도 저장되어 있지 않다. 따라서, 저장동작부(254)는, 제1 테스트(TEST #1)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)를 제3 불량정보 저장부(230)에 그대로 저장한다. 따라서, 제2 테스트(TEST #2)가 수행되는 구간이 종료되는 시점에서 제3 불량정보 저장부(230)에 저장되는 'M개의 불량정보(FAIL_INFO #T<1:M>)'는 제1 테스트(TEST #1)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)라고 볼 수 있다.
그리고, 도 2d에 도시된 것처럼 제3 테스트(TEST #3)가 수행되는 구간에서 입력선택부(240)에서 제1 불량정보 저장부(210)를 다시 선택할 때, 출력선택부(252)에서는 제2 불량정보 저장부(220)를 다시 선택한다. 이때, 도 2d에 도시된 제3 테스트(TEST #3)가 수행되는 구간에서는 도 2c에 도시된 제2 테스트(TEST #2)가 수행되는 구간에서 생성된 N개의 불량정보(FAIL_INFO #2<1:N>)가 제2 불량정보 저장부(220)에 저장되어 있는 상태이다. 따라서, 도 2d에 도시된 제3 테스트(TEST #3)가 수행되는 구간에서 저장동작부(254)는 도 2c에 도시된 제2 테스트(TEST #2)가 수행되는 구간에서 생성된 N개의 불량정보(FAIL_INFO #2<1:N>)를 제2 불량정보 저장부(220)에서 제3 불량정보 저장부(230)로 이동시켜 저장하게 된다. 이때, 도 2d에 도시된 제3 테스트(TEST #3)가 수행되는 구간에서는 도 2b에 도시된 제1 테스트(TEST #1)가 수행되는 구간에서 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)가 제3 불량정보 저장부(230)에 저장되어 있는 상태이다. 따라서, 저장동작부(254)는, 도 2d에 도시된 제3 테스트(TEST #3)가 수행되는 구간에서 제2 테스트(TEST #2)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #2<1:N>)와 제1 테스트(TEST #1)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)를 서로 비교하고, 비교결과 제1 중복된 불량정보(OVER_FAIL_INFO<1:K1>)를 제2 테스트(TEST #2)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #2<1:N>)에서 제외하여 제1 나머지 불량정보(REST_FAIL_INFO<1:N-K1>)를 찾아낸 뒤 제3 불량정보 저장부(230)에 추가적으로 저장한다. 결과적으로, 도 2d에 도시된 제3 테스트(TEST #3)의 수행이 종료되는 시점에서 제3 불량정보 저장부(230)에는 제1 나머지 불량정보(REST_FAIL_INFO<1:N-K1>) 및 제1 테스트(TEST #1)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)를 합친 제1 중복제거 불량정보(FAIL_INFO<1:2N-K1>)가 저장된다. 따라서, 제3 테스트(TEST #3)가 수행되는 구간이 종료되는 시점에서 제3 불량정보 저장부(230)에 저장되는 'M개의 불량정보(FAIL_INFO #T<1:M>)'는 제1 중복제거 불량정보(FAIL_INFO<1:2N-K1>)라고 볼 수 있다.
그리고, 도 2e에 도시된 것처럼 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행되어 입력선택부(240)는 아무런 동작도 수행하지 않을 때, 출력선택부(252)에서는 제1 불량정보 저장부(220)를 추가로 선택한다. 이때, 도 2e에 도시된 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 이후 설정된 구간에서는 도 2d에 도시된 제3 테스트(TEST #3)가 수행되는 구간에서 생성된 N개의 불량정보(FAIL_INFO #3<1:N>)가 제1 불량정보 저장부(210)에 저장되어 있는 상태이다. 따라서, 도 2e에 도시된 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 이후 설정된 구간에서 저장동작부(254)는, 도 2d에 도시된 제3 테스트(TEST #3)가 수행되는 구간에서 생성된 N개의 불량정보(FAIL_INFO #3<1:N>)를 제1 불량정보 저장부(210)에서 제3 불량정보 저장부(230)로 이동시켜 저장하게 된다. 이때, 도 2e에 도시된 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서는 제1 중복제거 불량정보(FAIL_INFO #1<1:2N-K1>)가 저장 제3 불량정보 저장부(230)에 저장되어 있는 상태이다. 따라서, 저장동작부(254)는, 도 2e에 도시된 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서 제1 중복제거 불량정보(FAIL_INFO #1<1:2N-K1>)와 제3 테스트(TEST #3)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #3<1:N>)를 서로 비교하고, 비교결과 제2 중복된 불량정보(OVER_FAIL_INFO<1:K2>)를 제3 테스트(TEST #3)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #3<1:N>)에서 제외하여 제2 나머지 불량정보(REST_FAIL_INFO<1:N-K2>)를 찾아낸 뒤 제3 불량정보 저장부(230)에 추가적으로 저장한다. 결과적으로, 도 2e에 도시된 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간이 끝나는 시점에서 제3 불량정보 저장부(230)에는 제1 나머지 불량정보(REST_FAIL_INFO<1:N-K1>)와 제2 나머지 불량정보(REST_FAIL_INFO<1:N-K2>) 및 제1 테스트(TEST #1)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)를 합친 제2 중복제거 불량정보(FAIL_INFO<1:3N-K1-K2>)가 저장되어 있다.
도 2b 내지 도 2e에 도시된 바와 같이 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 결과 제3 불량정보 저장부(230)에 최종적으로 저장된 제2 중복제거 불량정보(FAIL_INFO<1:3N-K1-K2>)가 저장된다. 따라서, 제3 불량정보 저장부(230)에 최종적으로 저장되는 'M개의 불량정보(FAIL_INFO #T<1:M>)'는 제2 중복제거 불량정보(FAIL_INFO<1:3N-K1-K2>)라고 볼 수 있다. 물론, 도 2b 내지 도 2e에 도시된 것은 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 단계의 테스트가 순차적으로 수행되면서 예시한 것과는 다른 형태로 'M개의 불량정보(FAIL_INFO #T<1:M>)'가 설정될 수 있다.
테스트 결과처리부(270)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 제3 불량정보 저장부(230)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 사용하여 반도체 장치에 발생한 오류를 리페어(Repair)한다. 즉, 테스트 결과처리부(270)는 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 진입여부가 결정되는 리페어(Repair) 구간에서 동작한다. 예컨대, DDR SDRAM과 같은 반도체 메모리 장치에서 다수의 메모리 셀에 대한 불량이 발생한 정보가 제3 불량정보 저장부(230)에 저장되는 경우라면, 다수의 메모리 셀 중 불량이 발생한 셀을 리던던시 메모리 셀로 리페어(Repair)해주기 위한 회로들이 테스트 결과처리부(270)에 포함될 것이다.
참고로, 도 2e에서 개시된 동작을 위해 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 보장되어야하는 설정된 구간에서 리페어 구간은 서로 겹치지 않도록 설정될 수도 있고, 서로 겹치도록 설정될 수도 있다. 예컨대, 제3 불량정보 저장부(230)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 테스트 결과처리부(270)로 전송할 때, 이전이 이미 저장되어있던 불량정보들부터 순차적으로 전송하는 경우에는 설정된 구간과 리페어 구간이 겹쳐지도록 설계되어도 상관없을 것이다. 반대로, 제3 불량정보 저장부(230)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 테스트 결과처리부(270)로 전송할 때, M개의 불량정보(FAIL_INFO #T<1:M>)를 한 번에 병렬로 전송하는 경우에는 설정된 구간이 종료된 이후 리페어 구간에 진입해야 할 것이다. 또한, 설정된 구간과 리페어 구간이 서로 겹치지 않도록 설정되는 경우에서는 설정된 구간이 종료된 이후라는 조건만 성립하면 얼마의 시간이 흐른 후에 리페어 구간에 진입하든 상관없다.
이상에서 살펴본 바와 같이 본 발명의 제1 실시예를 반도체 장치에 적용하면, 다수의 테스트(TEST #1, TEST #2, TEST #3)를 일괄적으로 수행할 때, 다수의 테스트(TEST #1, TEST #2, TEST #3) 각각에서 발생하는 다수의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>)를 서로 다른 두 개의 저장공간(210, 220)에 번갈아 가면서 저장한 뒤, 두 개의 저장공간(210, 220)에 각각 저장된 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 세 번째 저장공간(230)으로 옮길 때 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제거한다. 따라서, 세 번째 저장공간(230)에는 중복된 불량정보(OVER_FAIL_INFO<1:K>)가 한 번만 포함된다. 이를 통해, 다수의 테스트(TEST #1, TEST #2, TEST #3)를 수행할 때, 다수의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>)를 저장하기 위한 공간을 최소한으로 가져갈 수 있다.
<제2 실시예>
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 테스트 동작을 지원하는 반도체 장치를 도시한 도면이다.
도 2a를 참조하면, 본 발명의 제2 실시예에 따른 반도체 장치는, 제1 불량정보 저장부(310)와, 제2 불량정보 저장부(320)와, 제3 불량정보 저장부(330)와, 입력선택부(340), 및 저장선택부(350)를 구비한다. 또한, 모드제어부(380)와, 테스트 동작부(360), 및 테스트 결과처리부(370)를 더 구비한다. 여기서, 저장선택부(350)는, 출력선택부(352), 및 저장동작부(354)를 구비한다.
제1 불량정보 저장부(310)는, 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 저장할 수 있도록 내부에 다수의 래치(미도시) 또는 플립플롭(미도시) 등을 포함한다. 이때, 제1 불량정보 저장부(310)에 저장되는 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)의 개수는 한 번의 테스트(TEST #1 or TEST #2 or TEST #3)에서 생성될 것으로 예상되는 불량정보 개수의 최대치를 저장할 수 있도록 설계된다.
제2 불량정보 저장부(320)는, 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 저장할 수 있도록 내부에 다수의 래치(미도시) 또는 플립플롭(미도시) 등을 포함한다. 이때, 제2 불량정보 저장부(320)에 저장되는 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)의 개수는 한 번의 테스트(TEST #1 or TEST #2 or TEST #3)에서 생성될 것으로 예상되는 불량정보 개수의 최대치를 저장할 수 있도록 설계된다.
즉, 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)는, 입력선택부(340)에 병렬로 연결되며, 서로 간에 완전히 동일한 형태로 설계된다.
참고로, 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 제1 테스트(TEST #1)가 수행된 결과 제1 다수의 불량정보(FAIL_INFO #1<1:N>)가 생성되고, 제2 테스트(TEST #2)가 수행된 결과 제2 다수의 불량정보(FAIL_INFO #2<1:N>)가 생성되며, 제3 테스트(TEST #3)가 수행된 결과 제3 다수의 불량정보(FAIL_INFO #3<1:N>)가 생성된다.
제3 불량정보 저장부(330)는, 다수의 불량정보(FAIL_INFO #T<1:M>)를 저장할 수 있도록 내부에 다수의 래치(미도시) 또는 다수의 플립플롭(미도시) 등을 포함한다. 이때, 제3 불량정보 저장부(330)에 저장되는 불량정보의 개수는 다수의 테스트(TEST #1, TEST #2, TEST #3) 동작에서 중복되지 않고 생성될 것으로 예상되는 불량정보 개수의 최대를 저장할 수 있도록 설계된다.
즉, 제3 불량정보 저장부(330)에 저장되는 다수의 불량정보(FAIL_INFO #T<1:M>)는, 제1 다수의 불량정보(FAIL_INFO #1<1:N>)와 제2 다수의 불량정보(FAIL_INFO #2<1:N>) 및 제3 다수의 불량정보(FAIL_INFO #3<1:N>)를 다 합친 불량정보에서 그 값이 서로 겹치는 불량정보를 한 번만 포함시킨 불량정보가 된다.
따라서, 제3 불량정보 저장부(330)에 저장되는 다수의 불량정보(FAIL_INFO #T<1:M>)의 개수는 제1 및 제2 불량정보 저장부(310, 320)에 각각 저장될 수 있는 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)의 개수와는 다르게 설계될 것이다. 예컨대, 제3 불량정보 저장부(330)에 저장되는 다수의 불량정보(FAIL_INFO #T<1:M>)의 개수가 M개라고 하면, 제1 및 제2 불량정보 저장부(310, 320)에 각각 저장될 수 있는 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)의 개수는 N개가 되며, 일반적으로 M이 N보다 큰 자연수가 될 것이다.
참고로, 하기에서 이어지는 설명에서는 서로 간의 차이점을 명확하게 기재하기 위해 제1 및 제2 불량정보 저장부(310, 320)에 각각 저장될 수 있는 '다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)'를 'N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)'로 기재하고, 제3 불량정보 저장부(330)에 저장되는 '다수의 불량정보(FAIL_INFO #T<1:M>)'를 'M개의 불량정보(FAIL_INFO #T<1:M>)'로 기재하여 설명하도록 하겠다.
테스트 동작부(360)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)를 설정된 순서대로 각각 수행함으로써, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 각각 수행될 때마다 생성되는 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 입력선택부(340)로 출력한다. 물론, 다수의 테스트(TEST #1, TEST #2, TEST #3)는 동시에 수행될 수 없으므로, 제1 N개의 불량정보(FAIL_INFO #1<1:N>)와 제2 N개의 불량정보(FAIL_INFO #2<1:N>) 및 제3 N개의 불량정보(FAIL_INFO #3<1:M>)는 각각 서로 다른 시점에서 입력선택부(340)로 인가된다.
모드제어부(380)는, 제1 동작모드와 제2 동작모드를 구분하기 위한 모드제어신호(MODE_SEL)를 생성하여 제1 불량정보 저장부(310) 및 제2 불량정보 저장부(320)에 전달한다. 예컨대, 모드제어신호(MODE_SEL)가 제1 논리레벨을 갖는 것에 응답하여 제1 동작모드의 동작이 이루어질 수 있도록 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)를 서로 연결시키지 않는다. 반면, 모드제어신호(MODE_SEL)가 제2 논리레벨을 갖는 것에 응답하여 제2 동작모드의 동작이 이루어질 수 있도록 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)를 서로 연결시켜 통합 불량정보 저장부(310+320)로서 설정한다.
이와 같이 모드제어부(380)에 의해 제2 동작모드로 진입하게 되면, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 각각 수행될 때마다 생성되는 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)가 미리 예상한 개수, 즉, 한 번의 테스트(TEST #1 or TEST #2 or TEST #3)에서 생성될 것으로 예상되는 불량정보 개수의 최대치를 넘어설 때에도 테스트가 정상적으로 수행될 수 있다. 이는, 통합 불량정보 저장부(310+320)가 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)를 서로 연결시킨 형태이므로, 그 용량이 두 배로 늘어나기 때문에 가능하다. 즉, 한 번의 테스트(TEST #1 or TEST #2 or TEST #3)에서 생성될 것으로 예상되는 불량정보 개수의 최대치를 두 배로 넘어서기 전까지는 아무런 문제없이 테스트가 수행될 수 있다.
물론 모드제어부(380)에 의해 제2 동작모드로 진입하게 되면, 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)는 서로 연결되어 통합 불량정보 저장부(310+320)로서만 동작하게 되므로, 하기의 설명과 같이 입력선택부(340) 및 출력선택부(352)의 동작이 아무런 의미를 갖지 못하게 된다.
입력선택부(340)는, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)에 번갈아 가면서 저장시킨다.
또한, 입력선택부(340)는, 모드제어부(380)의 동작에 의해 제2 동작모드에서 도면에 도시된 것과 같이 제1 불량정보 저장부(310)의 출력단이 제2 불량정보 저장부(320)의 입력단에 연결되거나 도면에 도시된 것과 달리 제2 불량정보 저장부(320)의 출력단이 제1 불량정보 저장부(310)의 입력단에 연결되어 통합 불량정보 저장부(310+320)로서 설정되는 경우, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 통합 불량정보 저장부(310+320)에 저장시킨다.
저장선택부(350)는, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)를 입력선택부(340)와 반대로 선택하고, 선택된 불량정보 저장부(310 or 320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 제3 불량정보 저장부(330)에 이동시켜 저장하되, 중복된 불량정보(OVER_FAIL_INFO<1:K>)는 한 번만 저장시킨다. 즉, 저장선택부(350)는, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 선택된 불량정보 저장부(310 or 320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>) 중 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)와 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제외한 나머지 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 제3 불량정보 저장부(330)에 추가로 저장한 뒤, 선택된 불량정보 저장부(310 or 320)를 초기화시킨다.
또한, 저장선택부(350)는, 제2 동작모드에서 통합 불량정보 저장부(310+320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>) 중 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)와 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제외한 나머지 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 제3 불량정보 저장부(330)에 추가로 저장한 뒤, 통합 불량정보 저장부(310+320)를 초기화시킨다.
출력선택부(352)는, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)를 입력선택부(340)와 반대로 선택하고, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320) 중 마지막 테스트(TEST #3) 수행시점에서 입력선택부(340)가 선택했던 불량정보 저장부(310 or 320)를 추가로 선택한다.
또한, 출력선택부(352)는 제2 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 통합 불량정보 저장부(310+320)를 선택한다.
저장동작부(354)는, 출력선택부(352)에서 선택된 불량정보 저장부(310 or 320 or 310+320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)와 제3 불량정보 저장부(330) 저장되어 있는 M개의 불량정보(FAIL_INFO #T<1:M>)를 비교하고, 비교결과 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제외한 나머지 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)를 제3 불량정보 저장부(330)에 추가로 저장한다.
예컨대, 입력선택부(340)는, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 홀수 번째 테스트(TEST #1, TEST #3)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #3<1:N>)를 제1 불량정보 저장부(310)에 저장한다. 반대로, 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 짝수 번째 테스트(TEST #2)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #2<1:N>)를 제2 불량정보 저장부(320)에 저장한다.
또한, 입력선택부(340)는, 제2 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 각각 생성되는 N개의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>)를 통합 불량정보 저장부(310+320)에 저장한다.
그리고, 출력선택부(352)는, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 짝수 번째 테스트(TEST #2)가 수행될 때마다 제1 불량정보 저장부(310)의 출력단을 저장동작부(354)와 연결시키고, 제2 불량정보 저장부(320)의 출력단은 저장동작부(354)와 연결시키지 않는다. 또한, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 홀수 번째 테스트(TEST #1, TEST #3)가 수행될 때마다 제2 불량정보 저장부(320)의 출력단을 저장동작부(354)와 연결시키고, 제1 불량정보 저장부(310)의 출력단을 저장동작부(354)와 연결시키지 않는다. 또한, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 마지막 테스트(TEST #3)가 홀수 번째 테스트인 경우, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서 제1 불량정보 저장부(310)의 출력단을 저장동작부(354)와 연결시키고 제2 불량정보 저장부(320)의 출력단을 저장동작부(354)와 연결시키지 않는다. 또한, 제1 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3) 중 마지막 테스트(TEST #3)가 짝수 번째 테스트인 경우, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 구간에서 제2 불량정보 저장부(320)의 출력단을 저장동작부(354)와 연결시키고 제1 불량정보 저장부(310)의 출력단을 저장동작부(354)와 연결시키지 않는다.
또한, 출력선택부(352)는, 제2 동작모드에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 수행될 때마다 및 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 설정된 동작구간에서 통합 불량정보 저장부(310+320)의 출력단을 저장동작부(354)와 연결시킨다.
저장동작부(354)는, 출력선택부(352)의 동작에 따라 제1 불량정보 저장부(310)의 출력단에 연결된 경우, 제1 불량정보 저장부(310)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)와 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 비교하여 중복되지 않은 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 제1 불량정보 저장부(310)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)에서 선택하여 제3 불량정보 저장부(330)에 저장한 뒤, 제1 불량정보 저장부(310)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #3<1:N>)를 모두 삭제한다. 또한, 출력선택부(352)의 동작에 따라 제2 불량정보 저장부(320)의 출력단에 연결된 경우, 제2 불량정보 저장부(320)에 저장된 N개의 불량정보(FAIL_INFO #2<1:N>)와 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 비교하여 중복되지 않은 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 제2 불량정보 저장부(320)에 저장된 N개의 불량정보(FAIL_INFO #2<1:N>)에서 선택하여 제3 불량정보 저장부(330)에 저장한 뒤, 제2 불량정보 저장부(320)에 저장된 N개의 불량정보(FAIL_INFO #2<1:N>)를 모두 삭제한다.
또한, 저장동작부(354)는, 출력선택부(352)의 동작에 따라 통합 불량정보 저장부(310+320)에 연결된 경우, 통합 불량정보 저장부(310+320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)와 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 비교하여 중복되지 않은 불량정보(REST_FAIL_INFO<1:N-K1> or REST_FAIL_INFO<1:N-K2>)만을 통합 불량정보 저장부(310+320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)에 저장한 뒤, 통합 불량정보 저장부(310+320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 모두 삭제한다.
참고로, 전술한 설명에서는 다수의 테스트(TEST #1, TEST #2, TEST #3)가 3개인 것을 예시하였기 때문에 홀수 번째 테스트(TEST #1, TEST #3)가 2개이고, 짝수 번째 테스트(TEST #2)가 1개인 형태가 되었다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이고, 실제로는 더 많은 개수의 테스트가 순차적으로 수행되는 경우를 얼마든지 포함할 수 있다.
테스트 결과처리부(370)는, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 사용하여 반도체 장치에 발생한 오류를 리페어(Repair)한다. 즉, 테스트 결과처리부(370)는 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 진입여부가 결정되는 리페어(Repair) 구간에서 동작한다. 예컨대, DDR SDRAM과 같은 반도체 메모리 장치에서 다수의 메모리 셀에 대한 불량이 발생한 정보가 제3 불량정보 저장부(330)에 저장되는 경우라면, 다수의 메모리 셀 중 불량이 발생한 셀을 리던던시 메모리 셀로 리페어(Repair)해주기 위한 회로들이 테스트 결과처리부(370)에 포함될 것이다.
참고로, 다수의 테스트(TEST #1, TEST #2, TEST #3)가 모두 수행된 후 보장되어야하는 설정된 구간에서 리페어 구간은 서로 겹치지 않도록 설정될 수도 있고, 서로 겹치도록 설정될 수도 있다. 예컨대, 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 테스트 결과처리부(370)로 전송할 때, 이전이 이미 저장되어있던 불량정보들부터 순차적으로 전송하는 경우에는 설정된 구간과 리페어 구간이 겹쳐지도록 설계되어도 상관없을 것이다. 반대로, 제3 불량정보 저장부(330)에 저장된 M개의 불량정보(FAIL_INFO #T<1:M>)를 테스트 결과처리부(370)로 전송할 때, M개의 불량정보(FAIL_INFO #T<1:M>)를 한 번에 병렬로 전송하는 경우에는 설정된 구간이 종료된 이후 리페어 구간에 진입해야 할 것이다. 또한, 설정된 구간과 리페어 구간이 서로 겹치지 않도록 설정되는 경우에서는 설정된 구간이 종료된 이후라는 조건만 성립하면 얼마의 시간이 흐른 후에 리페어 구간에 진입하든 상관없다.
한편, 전술한 구성에서 제1 동작모드 진입시 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)에 번갈아 가면서 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 각각 저장하는 반면, 제2 동작모드 진입시 통합 불량정보 저장부(310+320)에 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 각각 저장한다는 차이점을 빼면 제1 및 제2 동작모드 모두에서 제3 불량정보 저장부(330)와의 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제거한다는 점에서 동작상 큰 차이점이 존재하지 않는 것처럼 보인다.
하지만, 입력선택부(340)에서 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 저장하는 동작과, 저장선택부(350)에서 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 빼내는 동작은 동시에 수행될 수 없는 동작이라는 것을 감안하면, 제1 동작모드에서의 동작과 제2 동작모드에서의 동작은 큰 차이점이 존재한다.
구체적으로, 제1 동작모드에서는 입력선택부(340)에서 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 제1 불량정보 저장부(310)에 저장하는 동작이 수행되는 동안에 저장선택부(350)에서 제2 불량정보 저장부(320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 빼내는 동작이 수행되는 식으로 서로 간에 엇갈리는 타이밍으로 동작하는 것이 가능하다. 따라서, 제1 동작모드에서는 다수의 테스트(TEST #1, TEST #2, TEST #3)가 순차적으로 수행되는 과정에서 테스트와 테스트 중간에 별도의 어드레스 전달 동작이 이루어지지 않아도 상관없다.
반면, 제2 동작모드에서는 입력선택부(340)에서 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 통합 불량정보 저장부(310+320)에 저장하는 동작이 수행되는 동안에 저장선택부(350)는 동작할 수 없고, 저장선택부(350)에서 통합 불량정보 저장부(310+320)에 저장된 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 빼내는 동작이 수행되는 동안에 입력선택부(340)는 동작할 수 없다. 따라서, 제2 동작모드에서는 다수의 테스트(TEST #1, TEST #2, TEST #3)가 순차적으로 수행되는 과정에서 테스트와 테스트 중간에 별도의 어드레스 전달 동작이 이루어져야만 한다.
이렇게, 제2 동작모드의 동작은 N개의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)에서 N의 크기가 제1 동작모드의 동작에서 설정 가능한 최대치 크기보다 큰 값이 되더라도 아무런 문제없이 다수의 테스트(TEST #1, TEST #2, TEST #3)가 이루어질 수 있도록 할 수 있는 것을 알 수 있다. 반면, 제2 동작모드의 동작에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 순차적으로 수행되는데 필요한 시간이 제1 동작모드의 동작에서 다수의 테스트(TEST #1, TEST #2, TEST #3)가 순차적으로 수행되는데 필요한 시간보다 크게 늘어나는 것을 알 수 있다.
도 3b를 참조하면, 제1 동작모드 진입구간에서 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)가 분리된 상태의 동작이 도시된 것을 알 수 있다. 따라서, 그 동작은 도 2b 내지 도 2e를 통해 설명한 본 발명의 제1 실시예에 따른 반도체 장치의 테스트 동작과 완전히 동일한 상태가 되는 것을 알 수 있다. 때문에, 여기에서는 더 자세히 설명하지 않도록 하겠다.
도 3c를 참조하면, 제2 동작모드 진입구간에서 제1 불량정보 저장부(310)와 제2 불량정보 저장부(320)가 서로 연결되어 통합 불량정보 저장부(310+320)가 된 경우의 동작이 도시된 것을 알 수 있다.
구체적으로, 제1 테스트(TEST #1)가 수행된 결과 제1 다수의 불량정보(FAIL_INFO #1<1:N>)가 생성되면, 통합 불량정보 저장부(310+320)에 저장된 후 어드레스 전달 동작 '어드레스 전달 #1'을 통해 제3 불량정보 저장부(330)로 이동되어 저장된다. 결과적으로, 제1 테스트(TEST #1)가 수행되는 구간이 종료되는 시점에서 제3 불량정보 저장부(230)에 저장되는 'M개의 불량정보(FAIL_INFO #T<1:M>)'는 제1 다수의 불량정보(FAIL_INFO #1<1:N>)라고 볼 수 있다. 또한, 제1 다수의 불량정보(FAIL_INFO #1<1:N>)가 제3 불량정보 저장부(330)로 이동되어 저장이 완료된 후 통합 불량정보 저장부(310+320)는 초기화된다.
그리고, 제2 테스트(TEST #2)가 수행된 결과 제2 다수의 불량정보(FAIL_INFO #2<1:N>)가 생성되면, 통합 불량정보 저장부(310+320)에 저장된 후 어드레스 전달 동작 '어드레스 전달 #2'를 통해 제3 불량정보 저장부(330)로 이동되어 저장된다. 이때, 제3 불량정보 저장부(330)에는 제1 다수의 불량정보(FAIL_INFO #1<1:N>)가 저장되어 있으므로, 제3 불량정보 저장부(330)에는 제2 다수의 불량정보(FAIL_INFO #2<1:N>)에서 제1 다수의 불량정보(FAIL_INFO #1<1:N>)와 중복된 불량정보(OVER_FAIL_INFO<1:K1>)를 제외한 제1 나머지 불량정보(REST_FAIL_INFO<1:N-K1>)만 추가로 저장된다. 따라서, 제3 불량정보 저장부(230)에는 제1 나머지 불량정보(REST_FAIL_INFO<1:N-K1>) 및 제1 테스트(TEST #1)가 수행된 결과 생성된 N개의 불량정보(FAIL_INFO #1<1:N>)를 합친 제1 중복제거 불량정보(FAIL_INFO<1:2N-K1>)가 저장된다. 결과적으로, 제2 테스트(TEST #2)가 수행되는 구간이 종료되는 시점에서 제3 불량정보 저장부(230)에 저장되는 'M개의 불량정보(FAIL_INFO #T<1:M>)'는 제1 중복제거 불량정보(FAIL_INFO<1:2N-K1>)라고 볼 수 있다. 또한, 제2 다수의 불량정보(FAIL_INFO #2<1:N>)가 제3 불량정보 저장부(330)로 이동되어 저장이 완료된 후 통합 불량정보 저장부(310+320)는 초기화된다.
그리고, 제3 테스트(TEST #3)가 수행된 결과 제3 다수의 불량정보(FAIL_INFO #3<1:N>)가 생성되면, 통합 불량정보 저장부(310+320)에 저장된 후 설정된 구간을 통해 제3 불량정보 저장부(330)로 이동되어 저장된다. 이때, 제3 불량정보 저장부(330)에는 제1 중복제거 불량정보(FAIL_INFO<1:2N-K1>)가 저장되어 있으므로, 제3 불량정보 저장부(330)에는 제3 다수의 불량정보(FAIL_INFO #3<1:N>)에서 제1 중복제거 불량정보(FAIL_INFO<1:2N-K1>)와 중복된 불량정보(OVER_FAIL_INFO<1:K2>)를 제외한 제2 나머지 불량정보(REST_FAIL_INFO<1:N-K2>)만 추가로 저장된다.
따라서, 제3 불량정보 저장부(230)에는 제2 나머지 불량정보(REST_FAIL_INFO<1:N-K2>) 및 제1 중복제거 불량정보(FAIL_INFO<1:2N-K1>)를 합친 제2 중복제거 불량정보(FAIL_INFO<1:3N-K1-K2>)가 저장된다. 결과적으로, 제3 테스트(TEST #3)가 수행되는 구간이 종료되는 시점에서 제3 불량정보 저장부(230)에 저장되는 'M개의 불량정보(FAIL_INFO #T<1:M>)'는 제2 중복제거 불량정보(FAIL_INFO<1:3N-K1-K2>)라고 볼 수 있다. 또한, 제3 다수의 불량정보(FAIL_INFO #3<1:N>)가 제3 불량정보 저장부(330)로 이동되어 저장이 완료된 후 통합 불량정보 저장부(310+320)는 초기화된다.
이상에서 살펴본 바와 같이 본 발명의 제2 실시예를 반도체 장치에 적용하면, 다수의 테스트(TEST #1, TEST #2, TEST #3)를 일괄적으로 수행할 때, 다수의 테스트(TEST #1, TEST #2, TEST #3) 각각에서 발생하는 다수의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>)를 서로 다른 두 개의 저장공간(210, 220)에 번갈아 가면서 저장한 뒤, 두 개의 저장공간(210, 220)에 각각 저장된 다수의 불량정보(FAIL_INFO #1<1:N> or FAIL_INFO #2<1:N> or FAIL_INFO #3<1:N>)를 세 번째 저장공간(230)으로 옮길 때 중복된 불량정보(OVER_FAIL_INFO<1:K>)를 제거한다. 따라서, 세 번째 저장공간(230)에는 중복된 불량정보(OVER_FAIL_INFO<1:K>)가 한 번만 포함된다. 이를 통해, 다수의 테스트(TEST #1, TEST #2, TEST #3)를 수행할 때, 다수의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>)를 저장하기 위한 공간을 최소한으로 가져갈 수 있다.
또한, 다수의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>)를 각각 저장할 수 있는 두 개의 저장공간을 동작모드에 따라서 선택적으로 하나의 통합 저장공간으로서 사용할 수 있도록 제어함으로써, 다수의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>) 각각의 개수가 예상된 개수를 넘어서서 발생하는 경우에도 정상적인 테스트 동작이 수행될 수 있도록 할 수 있다. 이를 통해, 다수의 테스트(TEST #1, TEST #2, TEST #3)를 수행할 때, 다수의 불량정보(FAIL_INFO #1<1:N>, FAIL_INFO #2<1:N>, FAIL_INFO #3<1:N>)를 저장하기 위한 공간을 최소한으로 가져가면서도 그 공간을 효율적으로 이용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
210, 310 : 제1 불량정보 저장부
220, 320 : 제2 불량정보 저장부
230, 330 : 제3 불량정보 저장부 240, 340 : 입력선택부
250, 350 : 저장선택부 260, 360 : 테스트 동작부
270, 370 : 테스트 결과처리부 252, 352 : 출력선택부
254, 354 : 저장동작부

Claims (20)

  1. 제1 내지 제3 불량정보 저장부;
    다수의 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 및 제2 불량정보 저장부에 번갈아가면서 저장시키기 위한 입력선택부; 및
    상기 다수의 테스트가 수행될 때마다 상기 제1 및 제2 불량정보 저장부를 상기 입력선택부의 선택과 반대로 선택하고, 선택된 불량정보 저장부에 저장된 다수의 불량정보를 상기 제3 불량정보 저장부로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 저장선택부
    를 구비하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 저장선택부는,
    상기 선택된 불량정보 저장부에 저장된 다수의 불량정보 중 상기 제3 불량정보 저장부에 저장된 다수의 불량정보와 중복된 불량정보를 제외한 나머지 불량정보를 상기 제3 불량정보 저장부에 추가로 저장한 뒤, 상기 선택된 불량정보 저장부를 초기화시키는 것을 특징으로 하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 저장선택부는,
    상기 다수의 테스트가 수행될 때마다 상기 제1 및 제2 불량정보 저장부를 상기 입력선택부의 선택과 반대로 선택하고, 상기 다수의 테스트가 모두 수행된 후 상기 제1 및 제2 불량정보 저장부 중 마지막 테스트 수행시점에서 상기 입력선택부가 선택했던 불량정보 저장부를 추가로 선택하는 출력선택부; 및
    상기 출력선택부에서 선택된 불량정보 저장부에 저장된 다수의 불량정보와 상기 제3 불량정보 저장부에 저장되어 있는 다수의 불량정보를 비교하고, 비교결과 중복된 불량정보를 제외한 나머지 불량정보를 상기 제3 불량정보 저장부에 추가로 저장하는 저장동작부를 구비하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 입력선택부는,
    상기 다수의 테스트 중 홀수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 불량정보 저장부에 저장하고,
    상기 다수의 테스트 중 짝수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제2 불량정보 저장부에 저장하는 것을 특징으로 하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 출력선택부는,
    상기 다수의 테스트 중 짝수 번째 테스트가 수행될 때마다 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제2 불량정보 저장부의 출력단은 상기 저장동작부와 연결시키지 않으며,
    상기 다수의 테스트 중 홀수 번째 테스트가 수행될 때마다 상기 제2 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키지 않으며,
    상기 다수의 테스트 중 마지막 테스트가 홀수 번째 테스트인 경우, 상기 다수의 테스트가 모두 수행된 후 설정된 구간에서 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제2 불량정보 저장부의 출력단은 상기 저장동작부와 연결시키지 않으며,
    상기 다수의 테스트 중 마지막 테스트가 짝수 번째 테스트인 경우, 상기 다수의 테스트가 모두 수행된 후 설정된 구간에서 상기 제2 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키지 않는 것을 특징으로 하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 저장동작부는,
    상기 출력선택부의 동작에 따라 상기 제1 불량정보 저장부의 출력단에 연결된 경우,
    상기 제1 불량정보 저장부에 저장된 다수의 불량정보와 상기 제3 불량정보 저장부에 저장되어 있는 다수의 불량정보를 비교하여 중복되지 않은 불량정보만을 상기 제1 불량정보 저장부에 저장된 다수의 불량정보 중에서 선택하여 상기 제3 불량정보 저장부에 추가로 저장한 뒤,
    상기 제1 불량정보 저장부에 저장된 다수의 불량정보를 모두 삭제하는 것을 특징으로 하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 저장동작부는,
    상기 출력선택부의 동작에 따라 상기 제2 불량정보 저장부의 출력단에 연결된 경우,
    상기 제2 불량정보 저장부에 저장된 다수의 불량정보와 상기 제3 불량정보 저장부에 저장되어 있는 다수의 불량정보를 비교하여 중복되지 않은 불량정보만을 상기 제2 불량정보 저장부에 저장된 다수의 불량정보 중에서 선택하여 상기 제3 불량정보 저장부에 추가로 저장한 뒤,
    상기 제2 불량정보 저장부에 저장된 다수의 불량정보를 모두 삭제하는 것을 특징으로 하는 반도체 장치.
  8. 제1 내지 제3 불량정보 저장부;
    제1 동작모드에서 다수의 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 및 제2 불량정보 저장부에 번갈아가면서 저장시키기 위한 입력선택부; 및
    상기 제1 동작모드에서 상기 다수의 테스트가 수행될 때마다 상기 제1 및 제2 불량정보 저장부를 상기 입력선택부의 선택과 반대로 선택하고, 선택된 불량정보 저장부에 저장된 다수의 불량정보를 상기 제3 불량정보 저장부로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 저장선택부
    를 구비하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 입력선택부는,
    제2 동작모드에서 상기 제1 불량정보 저장부의 출력단이 상기 제2 불량정보 저장부의 입력단에 연결되거나 상기 제2 불량정보 저장부의 출력단이 상기 제1 뷸량정보 저장부의 입력단에 연결되어 통합 불량정보 저장부로서 설정되는 경우,
    상기 다수의 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 통합 불량정보 저장부에 저장하는 것을 특징으로 하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 저장선택부는,
    상기 제1 동작모드에서 상기 선택된 불량정보 저장부에 저장된 다수의 불량정보 중 상기 제3 불량정보 저장부에 저장된 다수의 불량정보와 중복된 불량정보를 제외한 나머지 불량정보를 상기 제3 불량정보 저장부에 추가로 저장한 뒤, 상기 선택된 불량정보 저장부를 초기화시키고,
    상기 제2 동작모드에서 상기 통합 불량정보 저장부에 저장된 다수의 불량정보 중 상기 제3 불량정보 저장부에 저장된 다수의 불량정보와 중복된 불량정보를 제외한 나머지 불량정보를 상기 제3 불량정보 저장부에 추가로 저장한 뒤, 상기 통합 불량정보 저장부를 초기화시키는 것을 특징으로 하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 저장선택부는,
    상기 제1 동작모드에서 상기 다수의 테스트가 수행될 때마다 상기 제1 및 제2 불량정보 저장부를 상기 입력선택부의 선택과 반대로 선택하고 상기 다수의 테스트가 모두 수행된 후 상기 제1 및 제2 불량정보 저장부 중 마지막 테스트 수행시점에서 상기 입력선택부가 선택했던 불량정보 저장부를 추가로 선택하며, 상기 제2 동작모드에서 상기 통합 불량정보 저장부를 선택하는 출력선택부; 및
    상기 출력선택부에서 선택된 불량정보 저장부에 저장된 다수의 불량정보와 상기 제3 불량정보 저장부에 저장되어 있는 다수의 불량정보를 비교하고, 비교결과 중복된 불량정보를 제외한 나머지 불량정보를 상기 제3 불량정보 저장부에 추가로 저장하는 저장동작부를 구비하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 입력선택부는,
    상기 제1 동작모드에서 상기 다수의 테스트 중 홀수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 불량정보 저장부에 저장하고,
    상기 제1 동작모드에서 상기 다수의 테스트 중 짝수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제2 불량정보 저장부에 저장하며,
    상기 제2 동작모드에서 상기 다수의 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 통합 불량정보 저장부에 저장하는 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 출력선택부는,
    상기 제1 동작모드에서 상기 다수의 테스트 중 짝수 번째 테스트가 수행될 때마다 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제2 불량정보 저장부의 출력단은 상기 저장동작부와 연결시키지 않으며,
    상기 제1 동작모드에서 상기 다수의 테스트 중 홀수 번째 테스트가 수행될 때마다 상기 제2 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키지 않으며,
    상기 제1 동작모드에서 상기 다수의 테스트 중 마지막 테스트가 홀수 번째 테스트인 경우, 상기 다수의 테스트가 모두 수행된 후 설정된 구간에서 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제2 불량정보 저장부의 출력단은 상기 저장동작부와 연결시키지 않으며,
    상기 제1 동작모드에서 상기 다수의 테스트 중 마지막 테스트가 짝수 번째 테스트인 경우, 상기 다수의 테스트가 모두 수행된 후 설정된 구간에서 상기 제2 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키고 상기 제1 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키지 않으며,
    상기 제2 동작모드에서 상기 다수의 테스트가 수행될 때마다 및 상기 다수의 테스트가 모두 수행된 후 설정된 구간에서 상기 통합 불량정보 저장부의 출력단을 상기 저장동작부와 연결시키는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 저장동작부는,
    상기 출력선택부의 동작에 따라 상기 제1 불량정보 저장부의 출력단에 연결된 경우,
    상기 제1 불량정보 저장부에 저장된 다수의 불량정보와 상기 제3 불량정보 저장부에 저장되어 있는 다수의 불량정보를 비교하여 중복되지 않은 불량정보만을 상기 제1 불량정보 저장부에 저장된 다수의 불량정보 중에서 선택하여 상기 제3 불량정보 저장부에 추가로 저장한 뒤,
    상기 제1 불량정보 저장부에 저장된 다수의 불량정보를 모두 삭제하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 저장동작부는,
    상기 출력선택부의 동작에 따라 상기 제2 불량정보 저장부의 출력단에 연결된 경우,
    상기 제2 불량정보 저장부에 저장된 다수의 불량정보와 상기 제3 불량정보 저장부에 저장되어 있는 다수의 불량정보를 비교하여 중복되지 않은 불량정보만을 상기 제2 불량정보 저장부에 저장된 다수의 불량정보 중에서 선택하여 상기 제3 불량정보 저장부에 추가로 저장한 뒤,
    상기 제2 불량정보 저장부에 저장된 다수의 불량정보를 모두 삭제하는 것을 특징으로 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 저장동작부는,
    상기 출력선택부의 동작에 따라 상기 통합 불량정보 저장부의 출력단에 연결된 경우,
    상기 통합 불량정보 저장부에 저장된 다수의 불량정보와 상기 제3 불량정보 저장부에 저장되어 있는 다수의 불량정보를 비교하여 중복되지 않은 불량정보만을 상기 통합 불량정보 저장부에 저장된 다수의 불량정보 중에서 선택하여 상기 제3 불량정보 저장부에 추가로 저장한 뒤,
    상기 통합 불량정보 저장부에 저장된 다수의 불량정보를 모두 삭제하는 것을 특징으로 하는 반도체 장치.
  17. 제1 내지 제3 불량정보 저장공간을 포함하는 반도체 장치의 동작방법에 있어서,
    다수의 테스트 중 홀수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제1 불량정보 저장공간에 저장하는 제1 저장단계;
    상기 다수의 테스트 중 짝수 번째 테스트가 수행될 때마다 각각 생성되는 다수의 불량정보를 상기 제2 불량정보 저장공간에 저장하는 제2 저장단계;
    상기 제1 저장단계가 수행되는 동안 상기 제2 불량정보 저장공간에 저장된 다수의 불량정보를 상기 제3 불량정보 저장공간으로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 제3 저장단계; 및
    상기 제2 저장단계가 수행되는 동안 상기 제1 불량정보 저장공간에 저장된 다수의 불량정보를 상기 제3 불량정보 저장공간으로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 제4 저장단계
    를 포함하는 반도체 장치의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    마지막 테스트가 홀수 번째 테스트인 경우 상기 다수의 테스트가 모두 수행된 후 제1 불량정보 저장공간에 저장된 다수의 불량정보를 상기 제3 불량정보 저장공간으로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 제5 저장단계; 및
    마지막 테스트가 짝수 번째 테스트인 경우 상기 다수의 테스트가 모두 수행된 후 제2 불량정보 저장공간에 저장된 다수의 불량정보를 상기 제3 불량정보 저장공간으로 이동시켜 저장하되, 중복된 불량정보는 한 번만 저장시키는 제6 저장단계를 더 포함하는 반도체 장치의 동작방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제3 및 제6 저장단계 각각은,
    상기 제2 불량정보 저장공간에 저장된 다수의 불량정보와 상기 제3 불량정보 저장공간에 저장된 다수의 불량정보와 비교하는 단계;
    상기 제2 불량정보 저장공간에 저장된 다수의 불량정보 중 상기 비교하는 단계의 결과 검출된 중복된 불량정보를 제외한 나머지 불량정보를 상기 제3 불량정보 저장공간에 추가로 저장시키는 단계; 및
    상기 저장시키는 단계가 종료되는 것에 응답하여 상기 제2 불량정보 저장공간에 저장된 다수의 불량정보를 모두 삭제하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제4 및 제5 저장단계 각각은,
    상기 제1 불량정보 저장공간에 저장된 다수의 불량정보와 상기 제3 불량정보 저장공간에 저장된 다수의 불량정보와 비교하는 단계;
    상기 제1 불량정보 저장공간에 저장된 다수의 불량정보 중 상기 비교하는 단계의 결과 검출된 중복된 불량정보를 제외한 나머지 불량정보를 상기 제3 불량정보 저장공간에 추가로 저장시키는 단계; 및
    상기 저장시키는 단계가 종료되는 것에 응답하여 상기 제1 불량정보 저장공간에 저장된 다수의 불량정보를 모두 삭제하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
KR1020140041815A 2014-04-08 2014-04-08 반도체 장치 및 그 동작방법 KR102112559B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140041815A KR102112559B1 (ko) 2014-04-08 2014-04-08 반도체 장치 및 그 동작방법
US14/513,042 US9418760B2 (en) 2014-04-08 2014-10-13 Integrated circuit and method for testing semiconductor devices using the same
CN201410838512.5A CN104979015B (zh) 2014-04-08 2014-12-29 集成电路以及利用其测试半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140041815A KR102112559B1 (ko) 2014-04-08 2014-04-08 반도체 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20150116957A KR20150116957A (ko) 2015-10-19
KR102112559B1 true KR102112559B1 (ko) 2020-05-21

Family

ID=54209852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140041815A KR102112559B1 (ko) 2014-04-08 2014-04-08 반도체 장치 및 그 동작방법

Country Status (3)

Country Link
US (1) US9418760B2 (ko)
KR (1) KR102112559B1 (ko)
CN (1) CN104979015B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148921A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 반도체 장치를 위한 휴대 가능한 테스트 장치 및 이를 이용한 테스트 방법
CN110120242B (zh) * 2019-05-05 2021-06-18 珠海市杰理科技股份有限公司 存储器测试方法、装置、计算机设备以及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193302A1 (en) 2008-01-29 2009-07-30 Takeshi Bingo Semiconducrtor device
US20120127813A1 (en) 2010-11-23 2012-05-24 Hynix Semiconductor Inc. Device and method for storing error information of memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437519B2 (ja) * 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
KR101199771B1 (ko) * 2005-12-19 2012-11-09 삼성전자주식회사 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법
US8135988B2 (en) * 2007-10-19 2012-03-13 Oracle International Corporation Non-intrusive gathering of diagnostic data using asynchronous mechanisms
KR20100085657A (ko) * 2009-01-21 2010-07-29 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8122290B2 (en) * 2009-12-17 2012-02-21 Hewlett-Packard Development Company, L.P. Error log consolidation
KR20130032077A (ko) * 2011-09-22 2013-04-01 에스케이하이닉스 주식회사 설정 데이터 저장회로, 이를 포함하는 비휘발성 메모리 장치 및 메모리 시스템
KR20130077401A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
KR101907068B1 (ko) * 2012-06-20 2018-10-11 에스케이하이닉스 주식회사 메모리 장치
CN103793284B (zh) * 2012-10-29 2017-06-20 伊姆西公司 基于共同序列模式的、用于智能客户服务的分析系统和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193302A1 (en) 2008-01-29 2009-07-30 Takeshi Bingo Semiconducrtor device
US20120127813A1 (en) 2010-11-23 2012-05-24 Hynix Semiconductor Inc. Device and method for storing error information of memory

Also Published As

Publication number Publication date
US20150286547A1 (en) 2015-10-08
US9418760B2 (en) 2016-08-16
CN104979015A (zh) 2015-10-14
CN104979015B (zh) 2020-10-13
KR20150116957A (ko) 2015-10-19

Similar Documents

Publication Publication Date Title
TWI661430B (zh) 自我修復裝置及其方法
TWI733967B (zh) 用於修復操作的修復電路以及包括修復電路的記憶體裝置
US7251756B2 (en) Method and apparatus for increasing fuse programming yield through preferred use of duplicate data
TWI527046B (zh) 線上記憶體測試系統及其方法
US7895028B2 (en) Structure for increasing fuse programming yield
KR102276007B1 (ko) 집적 회로의 리페어 정보 제공 장치
US10371751B2 (en) Circuit and method for diagnosing scan chain failures
TWI453752B (zh) Control device, test device and control method
KR102112559B1 (ko) 반도체 장치 및 그 동작방법
US20170194054A1 (en) Eeprom backup method and device
US10535418B2 (en) Memory device including repair circuit and operation method thereof
JP2017010273A (ja) 半導体故障検出装置
JP2012185895A (ja) 半導体集積回路、故障診断システム、および、故障診断方法
JP2006331571A (ja) 半導体装置
US20130163356A1 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP2014186772A (ja) 半導体記憶装置、コントローラ、及びメモリシステム
USRE44764E1 (en) Serially decoded digital device testing
JP2013187699A (ja) Ｆｐｇａ構成処理制御回路
CN106528312B (zh) 基于fpga的故障修复方法和装置
TW531751B (en) Method and device to process the error-address
US10636507B2 (en) Memory-testing methods for testing memory having error-correcting code
KR20160005988A (ko) 반도체 장치의 어레이 퓨즈 테스트 방법
US20200035322A1 (en) Locating failures in memory with redundancy
US20050097383A1 (en) New hard BISR scheme allowing field repair and usage of reliability controller
US20140269122A1 (en) System and method for integrated circuit memory repair

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant