CN101375339B - 用于级联存储器的方法及设备 - Google Patents

用于级联存储器的方法及设备 Download PDF

Info

Publication number
CN101375339B
CN101375339B CN2006800528548A CN200680052854A CN101375339B CN 101375339 B CN101375339 B CN 101375339B CN 2006800528548 A CN2006800528548 A CN 2006800528548A CN 200680052854 A CN200680052854 A CN 200680052854A CN 101375339 B CN101375339 B CN 101375339B
Authority
CN
China
Prior art keywords
memory
memory storage
storage
cascade
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800528548A
Other languages
English (en)
Other versions
CN101375339A (zh
Inventor
符廷彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TERCO 2000 INTERNATIONAL CO Ltd
Original Assignee
TERCO 2000 INTERNATIONAL CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TERCO 2000 INTERNATIONAL CO Ltd filed Critical TERCO 2000 INTERNATIONAL CO Ltd
Publication of CN101375339A publication Critical patent/CN101375339A/zh
Application granted granted Critical
Publication of CN101375339B publication Critical patent/CN101375339B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储装置，具有存储单元和操作地连接到该存储单元的存储控制器。设置级联电路用于使能级联存储装置中的后续的存储装置。该级联电路操作地连接到存储控制器。其相应的方法也被公开。

Description

用于级联存储器的方法及设备
技术领域
本发明涉及一种用于级联存储器的方法及设备，具体地，但非限制性地，涉及用于级联多存储装置的方法及设备。
背景技术
图1示出了对多存储器模块进行访问的已知方法和设备，其中CS用于“芯片选择”或“芯片使能”。在发送任何命令、或开始任何通信之前，必须使能所有的非易失性存储装置。需要此使能以使在任意一个时刻仅有一个存储装置处于工作状态。在图1中，有三个操作地连接到微控制器104的非易失性存储装置101、102、和103。因此，微控制器104必须具有三个芯片选择管脚以及连接(connect)105、106、和107以控制三个存储器101、102、和103。然后可以利用微控制器104在任意时刻开启存储装置101、102、和103中的任意一个存储装置，以访问相关存储器。在任何时刻，存储装置101、102、和103中不能有多于一个的存储装置处于工作状态。
发明内容
根据第一优选方面，提供了一种存储装置，包括：
(a)存储单元；
(b)存储控制器，操作地连接到存储单元；以及
(c)级联电路，用于使能级联存储装置中的后续存储装置；
该级联电路操作地连接到存储控制器并且用于控制管脚输出到芯片。
该级联电路可以用于控制管脚输出到芯片(pin-out-to-chip)。
优选地，仅当该存储装置已经结束向该存储单元写入数据、或已经结束从该存储单元读取数据时，才能够使能该后续的存储装置。该存储装置还可以包括操作地连接到存储控制器的装置使能输入端。
该存储装置可以是非易失性、固态存储装置。
根据第二优选方面，提供了一种对以串行方式连接的级联多个存储装置进行操作的方法，该方法包括：
(a)利用微控制器使能第一存储装置，该微控制器具有单一的芯片选择管脚和连接，用于使能该多个存储装置；以及
(b)利用该第一存储装置使能按照串行连接到该第一存储装置的该级联的多个存储装置中的后续的存储装置。
该单一的芯片选择管脚和连接操作地连接到该第一存储装置的装置使能输入端，该装置使能输入端操作地连接到该第一存储装置的存储控制器。
该第一存储装置具有在第二存储装置的装置使能输入端处操作地连接到该后续的存储装置的单一的管脚输出到芯片和连接。
该单一的管脚输出到芯片由级联电路控制，该级联电路操作地连接到该存储控制器和该管脚输出到芯片。
该级联电路基于来自该存储控制器的数据来确定何时使能该后续的存储装置。
仅当该存储装置已经结束向存储单元写入数据、或已经结束从存储单元读取数据时，才能够使能该后续的存储装置。
根据本发明第三优选方面，提供了一种存储装置，包括：
(a)存储单元；
(b)存储控制器，操作地连接到该存储单元；以及
(c)级联电路，操作地连接到该存储控制器，该级联电路用于使能在级联存储装置中的后续的存储装置，其中，该级联电路基于来自该存储控制器的数据来确定何时使能该后续的存储装置。
根据本发明第四优选方面，提供了一种存储装置，包括：
(a)存储单元；
(b)存储控制器，操作地连接到该存储单元；以及
(c)级联电路，操作地连接到该存储控制器，该级联电路用于使能在级联存储装置中的后续的存储装置，其中，仅当该存储装置已经结束向该存储单元写入数据、或已经结束从该存储单元读取数据时，才能够使能该后续的存储装置。
根据本发明第五优选方面，一种对按照串行连接的级联的多个存储装置进行操作的方法，该方法包括：
(a)利用微控制器使能第一存储装置；以及
(b)使能按照串行连接到该第一存储装置的该级联存储装置中的后续的存储装置，该第一存储装置包括：存储单元、操作地连接到该存储单元的存储控制器、以及操作地连接到该存储控制器的级联电路，其中，该级联电路基于来自该存储控制器的数据来确定何时使能该后续的存储装置。
根据本发明第六优选方面，一种对按照串行连接的级联的多个存储装置进行操作的方法，该方法包括：
(a)利用微控制器使能第一存储装置；以及
(b)使能按照串行连接到该第一存储装置的该级联存储装置中的后续的存储装置，该第一存储装置包括：存储单元、操作地连接到该存储单元的存储控制器、以及操作地连接到该存储控制器的级联电路，其中，仅当该存储装置已经结束向该存储单元写入数据、或已经结束从该存储单元读取数据时，才能够使能该后续的存储装置。
附图说明
为了充分理解和容易地实现本发明，现在通过仅为本发明的优选实施例的非限制性的实例来描述本发明，参考所附示例性附图做出此描述。
在附图中：
图1是现有技术的多装置、非易失性存储系统的示意图；
图2是多非易失性存储系统的优选实施例的示意图；以及
图3是图2的一个存储装置的示意图；以及
图4是图2的存储系统的操作的流程图。
具体实施方式
图2至图4所示的实施例将减少在微控制器204上所使用的管脚数目，以在微控制器204仅有一个芯片选择管脚和连接205时，使微控制器能够访问多存储装置201、202、以及203。存储装置201、202、以及203优选地是诸如像闪存的非易失性存储器，但也可以是易失存储装置。存储装置201、202、以及203按照串行连接，而非如图1的现有技术中的并行连接。
该系统是微控制器204仅需要一个芯片选择现有技术连接205，来控制三个存储装置201、202、以及203的系统。该系统适合于非易失性、固态存储装置(在其中，需要时间用于将数据写入或编程到存储装置201、202、和203或从存储装置中读取数据)。该系统还需要每个存储装置201、202、以及203均仅具有一个操作地连接到存储控制器309的装置使能输入端205。存储控制器309操作地连接到存储单元308。每个存储装置201、202、203均还具有内部的、(“CSC”)芯片选择级联控制器电路310和管脚输出到芯片206以使存储装置201能够使能后续的存储装置202。这具有以下优点：无论是否具有从一个往上的任意数目的存储装置，微控制器204仅需要一个芯片选择管脚和连接205。同样地，所有的存储装置201、202、203、...、20n将是相同的。这样有助于简化装配，并减少存货。CSC电路310操作地连接到存储控制器309。
在开始(400)之后，微控制器204将首先选择或使能存储装置201(401)并且开始写入到存储装置201的缓冲器(402)。在完成使能之后，当存储装置201已完成将数据写入到存储单元308时，存储装置201中的CSC电路310将使能存储装置202(403)。然后，微控制器204可以开始写入到存储装置202的缓冲器(404)。当存储装置202已完成对存储装置202的存储单元308的数据写入时，存储装置202中的CSC电路310将使能存储装置203(405)而微控制器204将对存储装置203的存储单元308写入数据(406)。此过程可以对：两个、三个、四个、五个、六个、等等，直到第n个存储装置的存储装置继续任意需要的或期望的次数(407)。
每个存储装置201、202、203均具有CSC电路310，以使能级联序列中的下一个存储装置。CSC电路310连接到闪存控制器309，以确定存储装置201、202、203是否处于向存储单元308写入、或从存储单元中读取的过程中，从而当存储装置已完成对存储单元308的写入、或已完成从存储单元中读取时，其可以使能下一个存储装置。通常，在一个时刻将仅有一个存储装置201、202、203被使能。
尽管在前面的描述中已描述了本发明的优选实施例，但本领域的技术人员应当理解，在不背离本发明的情况下，可以在设计或构造的细节上进行各种变化或改变。

Claims (14)

1.一种存储装置，包括：
(a)存储单元；
(b)存储控制器，操作地连接到所述存储单元；以及
(c)级联电路，用于使能在级联存储装置中的后续的存储装置；所述级联电路操作地连接到所述存储控制器并且用于控制管脚输出到芯片。
2.根据权利要求1所述的存储装置，其中，仅当所述存储装置已经结束向所述存储单元写入数据、或已经结束从所述存储单元读取数据时，才能够使能所述后续的存储装置。
3.根据权利要求1或2所述的存储装置，还包括装置使能输入端，操作地连接到所述存储控制器。
4.根据权利要求1或2所述的存储装置，其中，所述存储装置是非易失性、固态存储装置。
5.一种对按照串行连接的级联的多个存储装置进行操作的方法，所述方法包括：
(a)利用微控制器使能第一存储装置，所述微控制器具有单一的芯片选择管脚和连接，用于使能所述多个存储装置；以及
(b)利用所述第一存储装置使能按照串行连接到所述第一存储装置的所述级联的多个存储装置中的后续的存储装置。
6.根据权利要求5所述的方法，其中，所述单一的芯片选择管脚和连接操作地连接到所述第一存储装置的装置使能输入端，所述装置使能输入端操作地连接到所述第一存储装置的存储控制器。
7.根据权利要求5或6所述的方法，其中，所述第一存储装置具有在第二存储装置的装置使能输入端处操作地连接到所述后续的存储装置的单一的管脚输出到芯片和连接。
8.根据权利要求5或6中任一项所述的方法，其中，所述单一的管脚输出到芯片由级联电路控制，所述级联电路操作地连接到所述存储控制器和所述管脚输出到芯片。
9.根据权利要求5或6中任一项所述的方法，其中，所述级联电路基于来自所述存储控制器的数据来确定何时使能所述后续的存储装置。
10.根据权利要求5或6中任一项所述的方法，其中，仅当所述存储装置已经结束向存储单元写入数据、或已经结束从存储单元读取数据时，才能够使能所述后续的存储装置。
11.一种存储装置，包括：
(a)存储单元；
(b)存储控制器，操作地连接到所述存储单元；以及
(c)级联电路，操作地连接到所述存储控制器，所述级联电路用于使能在级联存储装置中的后续的存储装置，其中，所述级联电路基于来自所述存储控制器的数据来确定何时使能所述后续的存储装置。
12.一种存储装置，包括：
(a)存储单元；
(b)存储控制器，操作地连接到所述存储单元；以及
(c)级联电路，操作地连接到所述存储控制器，所述级联电路用于使能在级联存储装置中的后续的存储装置，其中，仅当所述存储装置已经结束向所述存储单元写入数据、或已经结束从所述存储单元读取数据时，才能够使能所述后续的存储装置。
13.一种对按照串行连接的级联的多个存储装置进行操作的方法，所述方法包括：
(a)利用微控制器使能第一存储装置；以及
(b)使能按照串行连接到所述第一存储装置的所述级联存储装置中的后续的存储装置，所述第一存储装置包括：存储单元、操作地连接到所述存储单元的存储控制器、以及操作地连接到所述存储控制器的级联电路，其中，所述级联电路基于来自所述存储控制器的数据来确定何时使能所述后续的存储装置。
14.一种对按照串行连接的级联的多个存储装置进行操作的方法，所述方法包括：
(a)利用微控制器使能第一存储装置；以及
(b)使能按照串行连接到所述第一存储装置的所述级联存储装置中的后续的存储装置，所述第一存储装置包括：存储单元、操作地连接到所述存储单元的存储控制器、以及操作地连接到所述存储控制器的级联电路，其中，仅当所述存储装置已经结束向所述存储单元写入数据、或已经结束从所述存储单元读取数据时，才能够使能所述后续的存储装置。
CN2006800528548A 2006-02-27 2006-08-17 用于级联存储器的方法及设备 Expired - Fee Related CN101375339B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SG200601251-2 2006-02-27
SG2006012512 2006-02-27
SG200601251-2A SG135073A1 (en) 2006-02-27 2006-02-27 Method and apparatus for cascade memory
PCT/SG2006/000235 WO2007097712A1 (en) 2006-02-27 2006-08-17 Method and apparatus for cascade memory

Publications (2)

Publication Number Publication Date
CN101375339A CN101375339A (zh) 2009-02-25
CN101375339B true CN101375339B (zh) 2012-05-30

Family

ID=38437655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800528548A Expired - Fee Related CN101375339B (zh) 2006-02-27 2006-08-17 用于级联存储器的方法及设备

Country Status (9)

Country Link
US (1) US8443132B2 (zh)
EP (1) EP1989711A4 (zh)
JP (1) JP5037535B2 (zh)
KR (1) KR101270179B1 (zh)
CN (1) CN101375339B (zh)
BR (1) BRPI0621373A2 (zh)
RU (1) RU2008134388A (zh)
SG (1) SG135073A1 (zh)
WO (1) WO2007097712A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101715145B (zh) * 2008-10-06 2012-08-15 辉达公司 利用级联存储器评估处理能力的设备和方法
TWI423033B (zh) * 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
CN105531766A (zh) * 2013-10-15 2016-04-27 拉姆伯斯公司 负载减小的存储模块
KR102196087B1 (ko) 2014-01-07 2020-12-30 삼성디스플레이 주식회사 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치
CN110989921B (zh) * 2019-10-24 2023-05-26 西安艾可萨科技有限公司 可配置存储阵列系统及其控制方法、通信设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818350A (en) * 1995-04-11 1998-10-06 Lexar Microsystems Inc. High performance method of and system for selecting one of a plurality of IC chip while requiring minimal select lines
US6657914B1 (en) * 2001-07-19 2003-12-02 Inapac Technology, Inc. Configurable addressing for multiple chips in a package
US6715044B2 (en) * 1991-07-26 2004-03-30 Sandisk Corporation Device and method for controlling solid-state memory system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379290A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 半導体記憶装置
US5608342A (en) * 1995-10-23 1997-03-04 Xilinx, Inc. Hierarchical programming of electrically configurable integrated circuits
US5987554A (en) * 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
AU1361199A (en) * 1997-10-30 1999-05-24 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
JP2002007308A (ja) * 2000-06-20 2002-01-11 Nec Corp メモリバスシステムおよび信号線の接続方法
US6779045B2 (en) * 2001-03-21 2004-08-17 Intel Corporation System and apparatus for increasing the number of operations per transmission for a media management system
CA2451223C (en) * 2001-06-28 2009-12-08 Trek 2000 International Ltd. Method and devices for data transfer
GB0122479D0 (en) * 2001-09-18 2001-11-07 Anadigm Ltd Method and apparatus for loading data into a plurality of programmable devices
US6912646B1 (en) * 2003-01-06 2005-06-28 Xilinx, Inc. Storing and selecting multiple data streams in distributed memory devices
US7788451B2 (en) * 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier
US7265578B1 (en) * 2005-04-04 2007-09-04 Lattice Semiconductor Corporation In-system programming of non-JTAG device using SPI and JTAG interfaces of FPGA device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6715044B2 (en) * 1991-07-26 2004-03-30 Sandisk Corporation Device and method for controlling solid-state memory system
US5818350A (en) * 1995-04-11 1998-10-06 Lexar Microsystems Inc. High performance method of and system for selecting one of a plurality of IC chip while requiring minimal select lines
US6657914B1 (en) * 2001-07-19 2003-12-02 Inapac Technology, Inc. Configurable addressing for multiple chips in a package

Also Published As

Publication number Publication date
EP1989711A1 (en) 2008-11-12
JP5037535B2 (ja) 2012-09-26
WO2007097712A1 (en) 2007-08-30
EP1989711A4 (en) 2009-08-05
RU2008134388A (ru) 2010-04-10
US20090070522A1 (en) 2009-03-12
US8443132B2 (en) 2013-05-14
SG135073A1 (en) 2007-09-28
KR101270179B1 (ko) 2013-05-31
BRPI0621373A2 (pt) 2011-12-06
KR20080105055A (ko) 2008-12-03
JP2009528588A (ja) 2009-08-06
CN101375339A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
US11182074B2 (en) Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
EP2452341B1 (en) Optimized page programming order for non-volatile memory
US7808825B2 (en) Non-volatile memory device and method of programming the same
CN101375339B (zh) 用于级联存储器的方法及设备
CN106373614A (zh) 半导体存储器件及其操作方法
US9312032B2 (en) Semiconductor memory apparatus and data processing system with main memory blocks and redundant memory blocks sharing a common global data line
US10884956B2 (en) I/O bus shared memory system
CN107145465B (zh) 串行外设接口spi的传输控制方法、装置及系统
US20090154284A1 (en) Semiconductor memory device suitable for interconnection in a ring topology
CN102750984A (zh) 非易失性半导体器件
US9502118B2 (en) NAND memory addressing
CN102257568A (zh) 具有主存储单元和需要预设操作的辅存储单元的半导体设备
US20060048027A1 (en) Semiconductor device
CN1949396B (zh) 半导体存储器件的修复电路
CN106504788B (zh) 具有空闲存储器件的存储系统及其操作方法
CN101563675A (zh) 具有高写入并行度的用于快闪存储器的列冗余
CN101174465B (zh) 用以快速编程非易失性存储器的方法与装置
CN111179986A (zh) 操作控制非易失性存储器装置的控制器的方法及存储装置
US20140215168A1 (en) Semiconductor memory device
CN103198865B (zh) 页面缓冲器电路装置及其操作方法
CN113436661B (zh) 用于flash型可编程逻辑器件的数据读写控制电路
CN101751982A (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
US7609562B2 (en) Configurable device ID in non-volatile memory
JP2014126969A (ja) 半導体装置及び情報処理システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20130817