JP5037535B2 - カスケードメモリのための方法及び装置 - Google Patents
カスケードメモリのための方法及び装置 Download PDFInfo
- Publication number
- JP5037535B2 JP5037535B2 JP2008556282A JP2008556282A JP5037535B2 JP 5037535 B2 JP5037535 B2 JP 5037535B2 JP 2008556282 A JP2008556282 A JP 2008556282A JP 2008556282 A JP2008556282 A JP 2008556282A JP 5037535 B2 JP5037535 B2 JP 5037535B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory device
- cascade
- data
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Description
(a)メモリセルと、
(b)メモリセルに動作可能に接続されたメモリコントローラと、
(c)複数のメモリデバイスのカスケード中の次のメモリデバイスをイネーブル化するためのカスケード回路であって、メモリコントローラに動作可能に接続された当該カスケード回路と、
を備えるメモリデバイスが提供される。
(a)マイクロコントローラが第1のメモリデバイスをイネーブル化するステップと、
(b)第1のメモリデバイスが、当該第1のメモリデバイスに直列に接続された第2のメモリデバイスをイネーブル化するステップと、
を含む。
Claims (12)
- メモリデバイスであって、
(a)メモリセルと、
(b)メモリコントローラ出力を有するメモリコントローラであり、前記メモリセルに動作可能に接続されたメモリコントローラと、
(c)該メモリデバイスが前記メモリセルにデータ書込み中又は前記メモリセルからデータ読出し中であるか否かを求めるよう前記メモリコントローラに動作可能に接続されたカスケード回路であり、前記メモリコントローラ出力に応答して、該メモリデバイスが前記メモリセルへのデータの書込み又は前記メモリセルからのデータの読出しを終えたときに、複数のメモリデバイスのカスケード中の次のメモリデバイスをイネーブル化する、該カスケード回路と、
を備えるメモリデバイス。 - 前記カスケード回路がまた、前記次のメモリデバイスをイネーブル化するためのものである、請求項1に記載のメモリデバイス。
- 前記メモリコントローラに動作可能に接続されたデバイスイネーブル入力を更に備える、請求項1又は2に記載のメモリデバイス。
- 前記メモリデバイスが、不揮発性固体メモリデバイスである、請求項1〜3の何れか一項に記載のメモリデバイス。
- 直列に接続された複数のメモリデバイスのカスケードを動作させる方法であって、
(a)マイクロコントローラを用いて第1のメモリデバイスをイネーブルにするステップであって、該マイクロコントローラが、前記複数のメモリデバイスをイネーブル化するための単一のチップ選択ピン及び接続を有する、該ステップと、
(b)前記第1のメモリデバイスを用い、該第1のメモリデバイスのメモリコントローラとカスケード回路により、該第1のメモリデバイスに直列に接続された複数のメモリデバイスの前記カスケード中の次のメモリデバイスをイネーブル化するステップであり、前記メモリコントローラは、メモリコントローラ出力を有しており、前記カスケード回路は、該第1のメモリデバイスがそのメモリセルにデータ書込み中又は該メモリセルからデータ読出し中であるか否かを求めるよう前記メモリコントローラに動作可能に接続されており、前記カスケード回路が、前記メモリコントローラ出力に応答して、該第1のメモリデバイスが前記メモリセルへのデータの書込み又は前記メモリセルからのデータの読出しを終えたときに、前記次のメモリデバイスをイネーブル化する、該ステップと、
を含む方法。 - 前記単一のチップ選択ピン及び接続が、前記第1のメモリデバイスのデバイスイネーブル入力に動作可能に接続されており、該デバイスイネーブル入力が、前記第1のメモリデバイスのメモリコントローラに動作可能に接続されている、請求項5に記載の方法。
- 前記第1のメモリデバイスが、第2のメモリデバイスのデバイスイネーブル入力で前記次のメモリデバイスに動作可能に接続された単一のチップ向け出力ピン及び接続を有する、請求項5又は6に記載の方法。
- 前記単一のチップ向け出力ピンが、前記メモリコントローラ及び前記チップ向け出力ピンに動作可能に接続されたカスケード回路によって制御される、請求項7に記載の方法。
- 前記カスケード回路が、前記メモリコントローラからのデータに基づいて前記次のメモリデバイスをいつイネーブル化するかを決定する、請求項5〜8の何れか一項に記載の方法。
- (a)メモリセルと、
(b)前記メモリセルに動作可能に接続されたメモリコントローラと、
(c)前記メモリコントローラに動作可能に接続されたカスケード回路であって、複数のメモリデバイスのカスケード中の次のメモリデバイスをイネーブル化するための該カスケード回路と、
を備えるメモリデバイスであって、
該メモリデバイスが前記メモリセルへのデータの書込み又は前記メモリセルからのデータの読出しを終えたときのみ、前記カスケード回路は、前記次のメモリデバイスをイネーブル化することができる、
メモリデバイス。 - 直列に接続された複数のメモリデバイスのカスケードを動作させる方法であって、
(a)マイクロコントローラを用いて第1のメモリデバイスをイネーブル化するステップと、
(b)前記第1のメモリデバイスに直列に接続された複数のメモリデバイスの前記カスケード中の次のメモリデバイスを、該第1のメモリデバイスのメモリコントローラとカスケード回路によりイネーブル化するステップであり、前記メモリコントローラは、メモリコントローラ出力を有しており、前記カスケード回路は、該第1のメモリデバイスがそのメモリセルにデータ書込み中又は該メモリセルからデータ読出し中であるか否かを求めるよう前記メモリコントローラに動作可能に接続されており、前記カスケード回路が、前記メモリコントローラ出力に応答して、該第1のメモリデバイスが前記メモリセルへのデータの書込み又は前記メモリセルからのデータの読出しを終えたときに、前記次のメモリデバイスをイネーブル化する、該ステップと、
を含む方法。 - 直列に接続された複数のメモリデバイスのカスケードを動作させる方法であって、
(a)マイクロコントローラを用いて第1のメモリデバイスをイネーブル化するステップと、
(b)前記第1のメモリデバイスに直列に接続された複数のメモリデバイスの前記カスケード中の次のメモリデバイスをイネーブル化するステップと、
を含み、
前記第1のメモリデバイスが、メモリセルと、該メモリセルに動作可能に接続されたメモリコントローラと、該メモリコントローラに動作可能に接続されたカスケード回路と、を有しており、
前記メモリデバイスが前記メモリセルへのデータの書込み又は前記メモリセルからのデータの読出しを終えたときのみ、前記次のメモリデバイスをイネーブル化することができる、
方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SG200601251-2A SG135073A1 (en) | 2006-02-27 | 2006-02-27 | Method and apparatus for cascade memory |
SG200601251-2 | 2006-02-27 | ||
PCT/SG2006/000235 WO2007097712A1 (en) | 2006-02-27 | 2006-08-17 | Method and apparatus for cascade memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009528588A JP2009528588A (ja) | 2009-08-06 |
JP5037535B2 true JP5037535B2 (ja) | 2012-09-26 |
Family
ID=38437655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008556282A Expired - Fee Related JP5037535B2 (ja) | 2006-02-27 | 2006-08-17 | カスケードメモリのための方法及び装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8443132B2 (ja) |
EP (1) | EP1989711A4 (ja) |
JP (1) | JP5037535B2 (ja) |
KR (1) | KR101270179B1 (ja) |
CN (1) | CN101375339B (ja) |
BR (1) | BRPI0621373A2 (ja) |
RU (1) | RU2008134388A (ja) |
SG (1) | SG135073A1 (ja) |
WO (1) | WO2007097712A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101715145B (zh) * | 2008-10-06 | 2012-08-15 | 辉达公司 | 利用级联存储器评估处理能力的设备和方法 |
TWI423033B (zh) * | 2009-12-22 | 2014-01-11 | Ind Tech Res Inst | 可串接之序列匯流排卡裝置及其管理方法及串接方法 |
WO2015057865A1 (en) | 2013-10-15 | 2015-04-23 | Rambus Inc. | Load reduced memory module |
KR102196087B1 (ko) | 2014-01-07 | 2020-12-30 | 삼성디스플레이 주식회사 | 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치 |
CN110989921B (zh) * | 2019-10-24 | 2023-05-26 | 西安艾可萨科技有限公司 | 可配置存储阵列系统及其控制方法、通信设备 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6379290A (ja) * | 1986-09-24 | 1988-04-09 | Hitachi Vlsi Eng Corp | 半導体記憶装置 |
US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US5818350A (en) * | 1995-04-11 | 1998-10-06 | Lexar Microsystems Inc. | High performance method of and system for selecting one of a plurality of IC chip while requiring minimal select lines |
US5608342A (en) * | 1995-10-23 | 1997-03-04 | Xilinx, Inc. | Hierarchical programming of electrically configurable integrated circuits |
US5987554A (en) * | 1997-05-13 | 1999-11-16 | Micron Electronics, Inc. | Method of controlling the transfer of information across an interface between two buses |
WO1999023662A1 (en) * | 1997-10-30 | 1999-05-14 | Netlogic Microsystems, Inc. | Method and apparatus for cascading content addressable memory devices |
JP2002007308A (ja) * | 2000-06-20 | 2002-01-11 | Nec Corp | メモリバスシステムおよび信号線の接続方法 |
US6779045B2 (en) * | 2001-03-21 | 2004-08-17 | Intel Corporation | System and apparatus for increasing the number of operations per transmission for a media management system |
CN100432962C (zh) * | 2001-06-28 | 2008-11-12 | 特科2000国际有限公司 | 数据传送的方法与装置 |
US6657914B1 (en) * | 2001-07-19 | 2003-12-02 | Inapac Technology, Inc. | Configurable addressing for multiple chips in a package |
GB0122479D0 (en) * | 2001-09-18 | 2001-11-07 | Anadigm Ltd | Method and apparatus for loading data into a plurality of programmable devices |
US6912646B1 (en) * | 2003-01-06 | 2005-06-28 | Xilinx, Inc. | Storing and selecting multiple data streams in distributed memory devices |
US7788451B2 (en) * | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
US20060036826A1 (en) * | 2004-07-30 | 2006-02-16 | International Business Machines Corporation | System, method and storage medium for providing a bus speed multiplier |
US7265578B1 (en) * | 2005-04-04 | 2007-09-04 | Lattice Semiconductor Corporation | In-system programming of non-JTAG device using SPI and JTAG interfaces of FPGA device |
-
2006
- 2006-02-27 SG SG200601251-2A patent/SG135073A1/en unknown
- 2006-08-17 CN CN2006800528548A patent/CN101375339B/zh not_active Expired - Fee Related
- 2006-08-17 WO PCT/SG2006/000235 patent/WO2007097712A1/en active Application Filing
- 2006-08-17 RU RU2008134388/09A patent/RU2008134388A/ru not_active Application Discontinuation
- 2006-08-17 BR BRPI0621373-1A patent/BRPI0621373A2/pt not_active Application Discontinuation
- 2006-08-17 JP JP2008556282A patent/JP5037535B2/ja not_active Expired - Fee Related
- 2006-08-17 EP EP06784254A patent/EP1989711A4/en not_active Withdrawn
-
2008
- 2008-08-11 US US12/189,610 patent/US8443132B2/en not_active Expired - Fee Related
- 2008-09-02 KR KR1020087021510A patent/KR101270179B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2008134388A (ru) | 2010-04-10 |
KR101270179B1 (ko) | 2013-05-31 |
EP1989711A1 (en) | 2008-11-12 |
WO2007097712A1 (en) | 2007-08-30 |
EP1989711A4 (en) | 2009-08-05 |
CN101375339B (zh) | 2012-05-30 |
CN101375339A (zh) | 2009-02-25 |
JP2009528588A (ja) | 2009-08-06 |
KR20080105055A (ko) | 2008-12-03 |
US8443132B2 (en) | 2013-05-14 |
BRPI0621373A2 (pt) | 2011-12-06 |
US20090070522A1 (en) | 2009-03-12 |
SG135073A1 (en) | 2007-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11182074B2 (en) | Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation | |
TWI744632B (zh) | 半導體設備及在一記憶體裝置上執行操作之方法 | |
TWI604457B (zh) | 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法 | |
JP4643729B2 (ja) | インタリーブ制御装置、インタリーブ制御方法及びメモリシステム | |
WO2016025173A1 (en) | Apparatuses and methods for concurrently accessing different memory planes of a memory | |
JP2009158015A (ja) | 不揮発性半導体記憶装置 | |
JP5037535B2 (ja) | カスケードメモリのための方法及び装置 | |
US11704260B2 (en) | Memory controller | |
US20060020764A1 (en) | Information processing apparatus including non-volatile memory device, non-volatile memory device and methods thereof | |
US8825939B2 (en) | Semiconductor memory device suitable for interconnection in a ring topology | |
JP2003317489A (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
US20100195418A1 (en) | Semiconductor memory device and system | |
US20100131701A1 (en) | Nonvolatile memory device with preparation/stress sequence control | |
KR102471151B1 (ko) | 메모리 시스템 및 그것을 제어하는 방법 | |
US20020073272A1 (en) | Method of programming a multi-flash memory system | |
KR100621637B1 (ko) | 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 | |
US20100329027A1 (en) | Nonvolatile memory device and method of operating the same | |
US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
KR20150050879A (ko) | 반도체 메모리 장치, 메모리 시스템 및 그 동작 방법 | |
US10566062B2 (en) | Memory device and method for operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |