CN106373614A - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN106373614A
CN106373614A CN201610041990.2A CN201610041990A CN106373614A CN 106373614 A CN106373614 A CN 106373614A CN 201610041990 A CN201610041990 A CN 201610041990A CN 106373614 A CN106373614 A CN 106373614A
Authority
CN
China
Prior art keywords
programming
programming state
voltage
state
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610041990.2A
Other languages
English (en)
Other versions
CN106373614B (zh
Inventor
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106373614A publication Critical patent/CN106373614A/zh
Application granted granted Critical
Publication of CN106373614B publication Critical patent/CN106373614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一种半导体存储器件，可以包括编程为具有第一编程状态至第N编程状态中的一个的多个存储单元，第一编程状态至第N编程状态根据存储单元的阈值电压区分开，方法包括：通过使用第一编程状态至第N编程状态之中的第N编程状态的第一验证电压来判定在编程为第N‑1编程状态的存储单元之中是否存在过编程单元；在存在过编程单元时，判定过编程单元的数目是否超过参考值；以及在过编程单元的数目超过参考值时，向控制器输出编程失败信号。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2015年7月23日提交的申请号为10-2015-0104566的韩国专利的优先权，其全部公开通过引用整体地并入本文。
技术领域
本发明的各个实施例涉及电子装置，并且更具体地说，涉及半导体存储器件及其操作方法。
背景技术
使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来实现半导体存储器件。半导体存储器件可以大致划分为易失性存储器件和非易失性存储器件。
易失性存储器件是一旦电源切断从其擦除存储在其中的数据的存储器件。易失性存储器件的示例可以包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储件是即使在电源切断时存储在其中的数据仍被保留的存储器件。非易失性存储器件的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪速存储器件可以划分为NOR型闪速存储器件和NAND型闪速存储器件。
发明内容
本发明的各种实施例涉及具有改善可靠性的半导体存储器件及其操作方法。
在实施例中，一种半导体存储器件的操作方法，该半导体存储器件可以包括编程为具有第一编程状态至第N编程状态中的一个的多个存储单元，第一编程状态至第N编程状态根据存储单元的阈值电压区分开，所述方法包括：通过使用第一编程状态至第N编程状态之中的第N编程状态的第一验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元；在存在过编程单元时，判定过编程单元的数目是否超过参考值；以及在过编程单元的数目超过参考值时，将编程失败信号输出至控制器。
在另一实施例中，一种半导体存储器件的操作方法，该半导体存储器件可以包括编程为具有第一编程状态至第N编程状态中的一个的多个存储单元，第一编程状态至第N编程状态根据存储单元的阈值电压区分开，所述方法包括：通过使用第一编程状态至第N编程状态之中的第N编程状态的第一验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元；根据判定是否存在过编程单元的结果来确定第N编程状态的第二验证电压；以及使用所确定的第二验证电压对要被编程为第N编程状态的存储单元执行验证操作。
在另一实施例中，一种半导体存储器件可以包括：多个存储单元，编程为具有第一编程状态至第N编程状态中的一个，第一编程状态至第N编程状态根据存储单元的阈值电压区分开；以及外围电路，适用于：使用第一编程状态至第N编程状态之中的第N编程状态的第一验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元，在存在过编程单元时，判定过编程单元的数目是否超过参考值，以及在过编程单元的数目超过参考值时，将编程失败输出至控制器。
在另一实施例中，一种半导体存储器件可以包括：多个存储单元，编程为具有第一编程状态至第N编程状态中的一个，第一编程状态至第N编程状态根据存储单元的阈值电压区分开；以及外围电路，适用于：使用第一编程状态至第N编程状态之中的第N编程状态的验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元，以及根据判定是否存在过编程单元的结果来判定编程操作是通过还是失败。
附图说明
通过参考附图详细描述实施例，本公开的上述和其它的特征和优点对于本领域技术人员将变得更加明显，其中：
图1是根据本公开的实施例的半导体存储器件的框图；
图2是示出了根据本公开的实施例的半导体存储器件的框图；
图3是图2的存储单元阵列的框图；
图4是示出了根据本公开的实施例的半导体存储器件的编程验证方法的流程图；
图5是示出了根据本公开的另一实施例的半导体存储器件的编程验证方法的流程图；
图6是根据本公开的另一实施例的半导体存储器件的编程验证电压的视图；
图7是示出了包括图2的半导体存储器件的存储系统的框图；
图8是示出了图7的存储系统的应用的框图；以及
图9是示出了包括图8的存储系统的计算系统的框图。
具体实施方式
以下参考附图更详细地描述实施例。这里参考截面图描述了实施例，截面图是实施例的示意性图示(和中间结构)。这样，预计将出现例如由于制造技术和/或公差导致的图示的形状的变化。因此，实施例不应该理解为限于在本文中示出的区域的特定形状，而是可以包括例如由于制造导致的形状上的偏差。在附图中，为了清楚，可以夸大层和区域的长度和大小。附图中的同样的附图标记表示同样的元件。
术语诸如“第一”和“第二”可以用于描述各种部件，但是它们不应该限制各种部件。那些术语仅仅用于将部件与其它部件区分开的目的。例如，在不脱离本发明的精神和范围的情况下，第一部件可以称为第二部件，第二部件可以称为第一部件。此外，“和/或”可以包括提及的部件的任何一个或者组合。
此外，“连接/附接”表示一个部件直接连接或者附接至另一部件，或者间接地连接或者附接到另一部件。
在本说明书中，只要在句子中不特别地提及，单数形式可以包括复数形式。此外，在本说明书中所使用的“包括/包含”或其变型表示存在或者增加一个或更多个部件、步骤、操作以及元件。
此外，除非另外限定，否则在本说明书中所使用的包括技术术语和科学术语的所有术语具有与本领域技术人员通常所理解的相同的含义。在通用词典中限定的术语应该理解为具有与相关技术的背景中所解释的相同的含义，并且除非在本说明书中另外清楚地限定，否则这些术语不应该理解为具有理想主义或者过分正式的含义。
图1是用于解释根据本公开的实施例的半导体存储器件的编程验证电压的视图。
在编程操作前，被选中存储单元每个具有与擦除状态Er对应的阈值电压。例如，与擦除状态Er对应的阈值电压的范围可以低于接地电压。半导体存储器件的被选中存储单元可以根据要被编程的数据被编程为具有多个编程状态PV1至PVN中的一个。具体地说，被选中存储单元可以被编程为具有第一编程状态PV1至第N编程状态PVN中的一个的阈值电压。
在被选中存储单元的编程验证操作期间，可以使用双验证操作，其中两个验证电压用于每一编程循环。在被选中存储单元被编程的情况下，在双验证操作期间使用第二验证电压(其是目标验证电压)和第一验证电压(其小于目标验证电压)检测存储单元的阈值电压两次。根据检测的结果，存储单元被划分为其阈值电压小于第一验证电压的第一存储单元、其阈值电压大于第一验证电压且小于第二验证电压的第二存储单元以及其阈值电压大于第二验证电压的第三存储单元。
在双验证操作期间，可以通过使用比先前编程电压更大的编程电压对存储单元重新编程的步增脉冲编程(Incremental Step Pulse Programming,ISSP)方法对第一和第二存储单元(其阈值电压小于第二验证电压)重复编程操作。在这里，在对第一和第二存储单元重新编程时，通过将0V施加至连接到第一存储单元的位线并且通过将大于0V且小于源电压Vcc的电压施加至连接到第二存储单元的位线可以降低第二存储单元的增大的程度，从而防止第二存储单元的阈值电压增加至超过目标验证电压。因此，可以对被选中存储单元编程，使得它们的阈值电压分布在窄范围内。
根据常规的编程验证操作，仅用每一编程状态的低电压来执行验证操作，因此存在编程单元被编程为高电压或者超过相应编程状态的高电压的可能性。由于这个，在读取操作期间可能出现错误位，使得必需设置宽度多余地大的读取裕度。
根据本公开的双验证操作，第一验证电压设置为比相应编程状态低的编程状态的高电压。在使用用于相应编程状态的第一验证电压的第一验证操作期间，执行用于更低编程状态的存储单元的验证操作，以便识别更低编程状态的过编程单元。以下可以参考图3对验证电压进行更详细的解释。
图1基于以下假设：在编程操作前，被选中存储单元处于擦除状态，然后执行编程使得阈值电压根据编程操作而分布在擦除状态和第一编程状态PV1至第七编程状态PV7中。
可以使用第一验证电压和第二验证电压来验证编程状态的存储单元。在各个实施例中，第一验证电压可以是预验证电压，第二验证电压可以是主验证电压。
处于单个编程状态的第一验证电压可以在用于编程状态的第一验证操作中使用，第二验证电压可以在用于编程状态的第二验证操作中使用。
在这里，第一验证电压可以是编程状态的更低编程状态的高电压，第二验证电压可以是编程状态的低电压。
此外，编程状态的第一验证电压可以在验证编程状态的更低编程状态的过编程中使用。也就是说，第一验证电压可以在用于编程状态的第一验证操作和用于编程状态的更低编程状态的过编程验证操作中使用，第二验证电压可以在用于编程状态的第二验证操作中使用。
第一编程状态PV1的第一验证电压PV1pre可以设定为与关于擦除状态的单元的擦除裕度电压Er over相同。第二编程状态PV2的第一验证电压PV2pre可以设定为与第一编程状态的过编程验证电压PV1over相同的电压电平。第三编程状态PV3的第一验证电压PV3pre可以设定为与第二编程状态的过编程验证电压PV2over相同的电压电平。第四编程状态PV4的第一验证电压PV4pre可以设定为与第三编程状态的过编程验证电压PV3over相同的电压电平。第五编程状态PV5的第一验证电压PV5pre可以设定为与第四编程状态的过编程验证电压PV4over相同的电压电平。第六编程状态PV6的第一验证电压PV6pre可以设定为与第五编程状态的过编程验证电压PV5over相同的电压电平。第七编程状态PV7的第一验证电压PV7pre可以设定为与第六编程状态的过编程验证电压PV6over相同的电压电平。在各个实施例中，在第七编程状态PV7的情况下，不执行第一验证操作而可以仅对于第六编程状态PV6执行过编程验证操作。
图2是示出了根据本公开的实施例的半导体存储器件50的框图。图3是用于说明图2的存储单元阵列110的框图。
参考图2，半导体存储器件50包括存储单元阵列100和外围电路110。
存储单元阵列100包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过线RL连接到地址译码器120，并且通过位线BL1至BLm连接到读取和写入电路140。存储块BLK1至BLKz中的每一个包括多个存储单元。在实施例中，多个存储单元是非易失性存储单元。
参考图3，第一存储块BLK1至第z存储块BLKz共同地连接到第一位线BL1至第m位线BLm。图3示出了包括在多个存储块BLK1至BLKz的第一存储块BLK1内的元件，包括在其余存储块BLK2至BLKz中的每一个内的元件被省略。应当理解的是，其余存储块BLK2至BLKz中的每一个按照与第一存储块BLK1相同的方式配置。
存储块BLK1包括多个单元串CS1至CSm。第一单元串CS1_1至第m单元串CS1_m中的每一个连接到第一位线BL1至第m位线BLm。
第一单元串CS1_1至第m单元串CS1_m中的每一个包括漏极选择晶体管DST、串联连接的多个存储单元MC1至MCn以及源极选择晶体管SST。漏极选择晶体管DST连接到漏极选择线DSL1。第一存储单元MC1至第n存储单元MCn分别连接到第一字线WL1至第n字线WLn。源极选择晶体管SST连接到源极选择线SSL1。漏极选择晶体管DST的漏极侧连接到相应位线。第一单元串CS1_1至第m单元串CS1_m的漏极选择晶体管分别连接到第一位线BL1至第m位线BLm。源极选择晶体管SST的源极侧连接到共源极线CSL。在实施例中，共源极线CSL可以共同地连接到第一存储块BLK1至第z存储块BLKz。
漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1包括在图2的线RL内。漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1由地址译码器120控制。共源极线CSL由控制逻辑160控制。第一位线BL1至第m位线BLm由读取和写入电路140控制。
再次参考图2，外围电路110包括地址译码器120、电压发生器130、读取和写入电路140、数据输入/输出电路150以及控制逻辑160。
地址译码器120通过线RL连接到存储单元阵列110。地址译码器120配置为在控制逻辑160的控制下操作。
地址译码器120通过控制逻辑160接收地址ADDR。在字线单元中执行半导体存储器件50的编程操作。在编程操作期间，地址ADDR可以包括块地址和线地址。
地址译码器120配置为对所接收的地址ADDR的块地址进行译码。地址译码器120根据经译码的块地址选择存储块BLK1至BLKz中的一个存储块。
地址译码器120配置为对所接收的地址ADDR的线地址进行译码。地址译码器120根据经译码的线地址将从电压发生器130提供的电压施加到线RL，并且选择被选中存储块的一个字线。在编程操作期间，地址译码器120可以将编程脉冲施加至被选中字线，并且将小于编程脉冲的通过脉冲施加至未选中字线。在编程验证操作期间，地址译码器120可以将验证电压施加至被选中字线，并且将大于验证电压的验证通过电压施加至未选中字线。
在实施例中，地址译码器120可以包括地址缓冲器、块译码器以及线译码器。
电压发生器130配置为使用外部电力电压来生成多个电压。电压发生器130在控制逻辑160的控制下操作。
在实施例中，电压发生器130调节外部电力电压并且生成内部电力电压。在电压发生器130中所生成的内部电力电压用作半导体存储器件50的操作电压。
在实施例中，电压发生器130可以使用外部电力电压或者内部电力电压来生成多个电压。例如，电压发生器130可以包括接收内部电力电压的多个泵送电容器(pumpingcapacitor)，并且可以在控制逻辑160的控制下选择性地激活多个泵送电容器并且生成多个电压。所生成的电压通过地址译码器120被施加到字线。在编程操作期间，电压发生器130可以生成高电压的编程脉冲和小于编程脉冲的通过脉冲。在编程操作期间，电压发生器130可以生成验证电压和大于验证电压的验证通过电压。
读取和写入电路140包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm中的每一个通过第一位线BL1至第m位线BLm连接到存储单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm在控制逻辑160的控制下操作。
第一页缓冲器PB1至第m页缓冲器PBm执行与数据输入/输出电路150的数据通信。在编程操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路150和数据线DL接收要被储存的数据DATA。在编程脉冲被施加到被选中字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm将要被储存的数据DATA发送至被选中存储单元。连接到被施加编程允许电压(例如，接地电压)的位线的存储单元可以具有增大的阈值电压。可以保持连接到被施加编程抑制电压(例如，源电压)的位线的存储单元的阈值电压。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm从被选中存储单元通过位线BL1至BLm读取页数据。
在实施例中，读取和写入电路140可以包括热选择电路。
数据输入/输出电路150通过数据线DL连接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路150在控制逻辑160的控制下操作。在编程操作期间，数据输入/输出电路150从外部控制器(未示出)接收要被储存的数据DATA。
控制逻辑160连接到地址译码器120、电压发生器130、读取和写入电路140以及数据输入/输出电路150。控制逻辑160从外部控制器接收命令CMD和地址ADDR。控制逻辑160配置为响应于命令CMD而控制地址译码器120、电压发生器130、读取和写入电路140以及数据输入/输出电路150。控制逻辑160将地址ADDR发送至地址译码器120。
在本公开的实施例中，在接收到指示编程操作的编程命令CMD时，外围电路110可以执行关于被选中存储单元的至少一个编程操作。在编程操作期间，编程电压可以施加到被选中字线。在施加编程电压时，外围电路110可以执行至少一个验证操作，并且可以根据验证操作的结果来将状态失败信号160或者编程完成信号(未示出)输出至外部控制器。
在验证操作期间从被选中存储单元读取的页数据可以暂时储存在第一页缓冲器PB1至第m页缓冲器PBm中。第一页缓冲器PB1至第m页缓冲器PBm可以在控制逻辑160的控制下将验证结果发送至控制逻辑160。
在本公开中，使用分别与第一编程状态PV1至第N编程状态PVN对应的第一验证电压和第二验证电压来执行对应编程状态的预验证操作和主验证操作。使用第一验证电压对于相应编程状态的更低编程状态同时或者依次地执行过编程验证操作。
第一页缓冲器PB1至第m页缓冲器PBm将验证结果发送至控制逻辑160，控制逻辑160可以根据验证结果将状态失败信号160或者编程完成信号(未示出)输出至外部控制器。
参考图4和5进一步详细地说明验证方法。
图4是示出了根据本公开的实施例的半导体存储器件的编程验证方法的流程图。
根据图4，在步骤400处，半导体存储器件将编程脉冲输入到被选中存储单元的字线中。
在步骤402处，半导体存储器件将第N编程状态PVN的第一验证电压施加至被选中字线。第一页缓冲器PB1至第m页缓冲器PBm通过第一位线BL1至第m位线BLm从被选中存储单元读取页数据。被选中存储单元可以落在编程为第N-1编程状态的存储单元和要被编程为第N编程状态的存储单元中的一者中。可以对编程为第N-1编程状态的存储单元和要被编程为第N编程状态的存储单元同时执行验证操作。也就是说，可以对于编程为第N-1编程状态的存储单元使用第一验证电压来执行过编程验证操作，可以对于要被编程为第N编程状态的存储单元使用第一验证电压来执行第一验证操作。对于第N-1编程状态的过编程验证操作和对于第N编程状态的第一验证操作可以同时或者依次地执行。
在步骤404处，半导体存储器件对于第N-1编程状态PVN-1的存储单元执行过编程验证操作。也就是说，半导体存储器件可以判定在第N-1编程状态PVN-1的存储单元中是否存在过编程单元。第N编程状态的第一验证电压可以用作第N-1编程状态的过编程验证电压。具体地说，在过编程验证操作期间，可以判定编程为第N-1编程状态的存储单元的阈值电压是否超过第N编程状态的第一验证电压。
在步骤404处，在编程为第N-1编程状态的存储单元的阈值电压没有超过第N编程状态的第一验证电压时，编程可以结束而不输出编程失败信号。
在编程为第N-1编程状态的存储单元的阈值电压超过第N编程状态的第一验证电压时，在对于相应存储单元的读取操作期间可能出现错误。因此，在存在过编程单元时，在步骤406处，判定过编程单元的数目是否超过参考值。
在这里，参考值可以是可通过错误校正码(ECC)块校正的位的数目，错误校正码(ECC)块设置在控制半导体存储器件50的外部控制器中。
在过编程单元的数目超过参考值时，可能不能正确地读取编程在相应页中的数据或者可能出现许多错误，因此在步骤408处可以输出编程失败信号。尽管在附图中未示出，但在存储单元的编程失败信号输出到外部控制器时，外部控制器可以将被选中页指定为不适当页，并且选择下一页和重新发送编程命令。
在步骤406处，在过编程单元的数目在参考值内时，可以在读取期间校正错误位，因此编程可以结束而不输出编程失败信号。
除通过步骤404至408对于第N-1编程状态的存储单元执行过编程验证操作之外，在步骤410处，可以对于要被编程为第N编程状态的存储单元执行第一验证操作。在这里，第一验证操作可以是预验证操作。在步骤410处，半导体存储器件可以判定要被编程为第N编程状态的存储单元的阈值电压是否超过第一验证电压。
在存储单元的阈值电压低于第一验证电压作为步骤410的第一验证操作结果时，可以返回到步骤400并且重新输入编程脉冲。在这里，可以使用步增脉冲编程(ISSP)方法。
在被选中页的存储单元的阈值电压超过第一验证电压作为步骤410的第一验证操作结果时，在步骤412处，利用第N编程状态的第二验证电压读取储存在被选中页中的数据。
在步骤414处，半导体存储器件可以基于步骤412的读取页数据来判定要被编程为第N编程状态的存储单元的阈值电压是否超过第二验证电压。在这里，使用第二验证电压的第二验证操作可以是主验证操作。要被编程为第N编程状态的存储单元的阈值电压超过第二验证电压表示存储单元被编程为第N编程状态，因此在步骤416处，半导体存储器件可以输出编程通过信号。在被选中存储单元的阈值电压大于步骤410的第一验证电压且小于步骤414的第二验证电压时，可以返回到步骤400以通过ISSP方法将编程脉冲施加至被选中字线。
在这里，尽管在附图中未示出，但在大于0V且小于源电压Vcc的电压被施加至连接到相应存储单元的位线时，可以降低相应存储单元的阈值电压的增大程度，从而防止阈值电压变得大于目标验证电压。因此，可以对被选中存储单元编程使得被选中存储单元的阈值电压分布在窄范围内。
图5是示出了根据本公开的另一实施例的半导体存储器件的编程验证方法的流程图。
根据图5的实施例，根据第N-1编程状态的过编程验证结果来确定第N编程状态的第二验证电压。
具体地说，在步骤500处，半导体存储器件将编程脉冲输入到被选中存储单元的字线。
在步骤502处，半导体存储器件将第N编程状态PVN的第一验证电压施加至被选中字线。第一页缓冲器PB1至第m页缓冲器PBm通过第一位线BL1至第m位线BLm从被选中存储单元读取页数据。
在步骤504处，半导体存储器件对于第N-1编程状态PVN-1的存储单元执行过编程验证操作。也就是说，半导体存储器件可以判定在第N-1编程状态PVN-1的存储单元中是否存在过编程单元。第N编程状态的第一验证电压可以用作第N-1编程状态的过编程验证电压。具体地说，在过编程验证操作期间，可以判定编程为第N-1编程状态的存储单元的阈值电压是否超过第N编程状态的第一验证电压。
在步骤504处，在编程为第N-1编程状态的存储单元的阈值电压没有超过第N编程状态的第一验证电压时，在步骤506处，半导体存储器件可以将第N编程状态的第二验证电压设置为小于预定值。在这里，第二验证电压和预定值之间的差值可以根据半导体存储器件而改变。这是为了保持编程状态之间的间隙以便保证读取和可靠性裕度。不存在过编程单元表示编程为第N-1编程状态的存储单元的阈值电压分布形成在窄范围内。因此，第N编程状态的低电压被转变为较小值，以便保持编程状态之间的某一间隙。
在步骤504处，在编程为第N-1编程状态的存储单元的阈值电压超过第N编程状态的第一验证电压时，在步骤508处，半导体存储器件可以判定过编程单元的数目是否超过参考值。在这里，参考值可以是可通过设置在控制半导体存储器件50的外部控制器中的错误校正码(ECC)块校正的位的数目。
在过编程单元的数目超过参考值时，可能不能正确地读取编程至相应页的数据，或者可能出现许多错误，并且因此，在步骤510处，可以将第N编程状态的第二验证电压设置为大于预定值。与参考图4所描述的实施例不同，第二验证被设置为大于预定值以便将第N编程状态的分布变至更高的电压电平。因此，即使过编程单元的数目超过可以被校正的位的数目，被选中页也可以是可用的。
在步骤508处，在过编程单元的数目在参考值内时，在步骤512处，可以将第N编程状态的第二验证电压设置为预定值。这是因为即使过编程单元生成错误位，也可以在读取操作期间校正该错误位。
在步骤514处，半导体存储控制器可以使用在步骤506、510以及512中的一个步骤处确定的第二验证电压对于要被编程为第N编程状态的存储单元执行第二验证操作。可以以与图4的步骤412、414以及416一样的方式执行步骤514。在第N编程状态的第二验证电压根据图5的实施例而改变时，对于相应编程状态的读取电压可以相应地改变。
在附图中，尽管未示出关于要被编程为第N编程状态的存储单元的第一验证，但是它可以以与图4的步骤410同样的方式来执行，并且它可以与图5的步骤504至512同时或者在其之前来执行。
图6是用于解释根据本公开的另一实施例的半导体存储器件的编程验证电压的视图。
图6示出了在编程验证操作期间具有与读取电压相同的电压电平的编程状态的第一验证电压。
可以使用第一验证电压和第二验证电压来验证存储单元的编程状态。在各个实施例中，第一验证电压可以是预验证电压，第二验证电压可以是主验证电压。
处于单个编程状态的第一验证电压可以在用于编程状态的第一验证操作中使用，第二验证电压可以在用于编程状态的第二验证操作中使用。
编程状态的第一验证电压可以在验证编程状态的更低编程状态的过编程中使用。也就是说，第一验证电压可以在用于编程状态的第一验证操作和用于编程状态的更低编程状态的过编程验证操作中使用，第二验证电压可以在用于编程状态的第二验证操作中使用。
第一编程状态PV1的第一验证电压PV1pre可以设定为与第一读取电压R1相同。第二编程状态PV2的第一验证电压PV2pre可以设定为与第二读取电压R2相同的电压电平。第三编程状态PV3的第一验证电压PV3pre可以设定为与第三读取电压R3相同的电压电平。第四编程状态PV4的第一验证电压PV4可以设定为与第四读取电压R4相同的电压电平。第五编程状态PV5的第一验证电压PV5pre可以设定为与第五读取电压R5相同的电压电平。第六编程状态PV6的第一验证电压PV6可以设定为与第六读取电压R6相同的电压电平。第七编程状态PV7的第一验证电压PV7可以设定为与第七读取电压R7相同的电压电平。
图7是示出了包括图1的半导体存储器件50的存储系统1000的框图。
参考图7，存储系统1000包括半导体存储器件50和控制器1200。
半导体存储器件50可以如参照图1所说明地那样配置和工作。以下可以省去重复的说明。
控制器1200连接到主机和半导体存储器件50。控制器1200配置为响应于来自主机的请求而访问半导体存储器件50。例如，控制器1200配置为控制半导体存储器件50的读取、写入、擦除以及后台操作。控制器1200配置为提供半导体存储器件50和主机之间的接口。控制器1200配置为驱动用于控制半导体存储器件50的固件。
控制器1200包括RAM(随机存取存储器)1210、处理单元1220、主机接口1230、存储器接口1240以及错误校正块1250。
RAM 1210用作处理单元1220的操作存储器、半导体存储器件50和主机之间的高速缓冲存储器以及半导体存储器件50和主机之间的缓冲存储器中的一个。
处理单元1220控制控制器1200的总体操作。
处理单元1220配置为使从主机接收到的数据随机化。例如，处理单元1220可以使用随机化种子来使从主机接收到的数据随机化。经随机化的数据是要被储存的数据(参见图1)，该数据可以被提供至半导体存储器件50并且编程在存储单元阵列(参见图1)100中。
处理单元1220配置为在读取操作期间使从半导体存储器件50接收到的数据去随机化。例如，处理单元1220可以使用去随机化种子来使从半导体存储器件50接收到的数据去随机化。经去随机化的数据可以被输出到主机。
在实施例中，处理单元1220可以通过驱动软件或者固件来执行随机化或者去随机化操作。
主机接口1230包括用于在主机和控制器1200之间执行数据交换的协议。在实施例中，控制器1200配置为通过如下中的至少一种与主机通信：USB(通用串行总线)协议、MMC(多媒体卡)协议、PCI(外围部件互联)协议、PCI-E(PCI快速)协议、ATA(高级技术附件)协议、串行-ATA协议、并行-ATA协议、SCSI(小型计算机小接口)协议、ESDI(增强小型磁盘接口)协议、IDE(集成驱动电子电路)协议以及专用协议等。
存储器接口1240与半导体存储器件50交互。例如，存储器接口1240可以包括NAND接口或者NOR接口。
错误校正块1250被配置为使用ECC(错误校正码)检测从半导体存储器件接收到的数据的错误，并且校正错误。
控制器1200和半导体存储器件50可以集成到一个半导体器件中。在实施例中，控制器1200和半导体存储器件50可以集成到一个半导体器件中并且形成存储卡。例如，控制器1200和半导体存储器件50可以集成到一个半导体器件中，并形成诸如PC卡(个人计算机存储卡国际联合会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM、SMC)、存储棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、通用闪速存储器件(UFS)等的存储卡。
控制器1200和半导体存储器件50可以集成到一个半导体器件中并且形成SSD(固态驱动器)。半导体驱动器(SSD)包括配置为将数据储存在半导体存储器中的储存设备。在存储系统1000用作半导体驱动器(SSD)时，连接到存储系统1000的主机的运行速度显著地提高。
在另一示例中，存储系统1000作为如下的各个部件中的一种被提供：诸如计算机、UMPC(超可移动PC)、工作站、上网本、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、PMP(便携式多媒体播放器)、便携式游戏装置、导航装置、黑盒子、数字相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、用于在无线环境中收发信息的设备、形成家庭网络的各种电子装置中的一种、形成计算机网络的各种电子装置中的一种、形成远程信息网络中的各种电子装置中的一种、RFID设备以及形成计算系统的各种部件。
在实施例中，半导体存储器件50或者存储系统1000可以以各种形式封装。例如，半导体器件50或者存储系统1000可以按照以下方法来封装：PoP(封装件上封装件)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle包中裸片、晶片形式裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制方形扁平封装(MQFP)、细四周扁平封装(TQFP)、小轮廓集成电路(SOIC)、收缩小轮廓封装(SSOP)、细小轮廓封装(TSOP)、细四周扁平封装(TQFP)、封装件中系统(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)以及晶片级处理层叠封装(WSP)。
图8是示出了图7的存储系统1000的应用示例2000的框图。
参考图8，存储系统2000包括半导体存储器件2100和控制器2200。半导体存储器件2100包括多个半导体存储芯片。多个半导体存储芯片被分成多个组。
在图8中，示出了分别通过第一至第k通道(CH1～CHk)与控制器2200通信的多个组。每个半导体存储芯片可以以与参照图1说明的半导体存储器件500中的一个同样的方式配置，并且可以相应地工作。
每一组配置为通过一个公共通道与控制器2200通信。控制器2200以与参照图7所说明的控制器1200同样的方式配置，并且配置为通过多个通道(CH1～CHk)控制半导体存储器件2100的多个存储芯片。
在图8中，说明了多个半导体存储芯片连接到一个通道。然而，存储系统2000可以改变为使得一个半导体存储芯片连接到一个通道。
图9是示出了包括参照图8说明的存储系统2000的计算系统3000的框图。
参考图9，计算系统3000包括中央处理单元3100、RAM(随机存取存储器)3200、用户接口3300、电源3400、系统总线3500以及存储系统2000。
存储系统2000通过系统总线3500电连接至中央处理单元3100、RAM 3200、用户接口3300以及电源3400。通过用户接口3300提供的或者通过中央处理单元3100处理的数据储存在存储系统2000中。
在图9中，示出了半导体存储器件2100通过控制器2200连接到系统总线3500。然而，半导体存储器件2100可以配置为直接连接到系统总线3500。在这里，控制器2200的功能可以通过中央处理单元3100和RAM 3200来执行。
图9示出了参照图8说明的存储系统2000。然而，存储系统2000可以用参照图7说明的存储系统1000来代替。在实施例中，计算系统3000可以配置为包括参照图7和图8说明的所有存储系统1000、2000。
根据本公开的实施例，执行判定被选中存储单元是否是过编程单元的方法。因此，提供了可靠性得到提高的半导体存储器件。
在附图和说明书中，已经公开本发明的典型实施例，尽管使用特定术语，但是它们仅仅以通常的和描述性的意义来使用，而并非出于限制性的目的。
对于本发明的范围，其将不限于所公开的实施例，而是将在所附权利要求及其等同物中得到阐述。
此外，在本发明的实施例中，可以可选地执行或者可以省去任何步骤。此外，实施例中的任何步骤不需要按照在本文中公开的顺序来执行。本领域技术人员将理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以做出形式和细节上的各种变化。

Claims (20)

1.一种半导体存储器件的操作方法，所述半导体存储器件包括编程为具有第一编程状态至第N编程状态中的一个的多个存储单元，第一编程状态至第N编程状态根据存储单元的阈值电压区分开，所述方法包括：
通过使用第一编程状态至第N编程状态之中的第N编程状态的第一验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元；
在存在过编程单元时，判定过编程单元的数目是否超过参考值；以及
在过编程单元的数目超过参考值时，将编程失败信号输出至控制器。
2.根据权利要求1所述的方法，其中，第一验证电压是第N-1编程状态的高电压电平。
3.根据权利要求1所述的方法，其中，第一验证电压是用于读取第N-1编程状态的读取电压。
4.根据权利要求1所述的方法，还包括：
使用第一验证电压对要被编程为第N编程状态的存储单元执行第一验证操作；以及
在第一验证操作通过时，使用第N编程状态的第二验证电压对要被编程为第N编程状态的存储单元执行第二验证操作，
其中，第二验证操作是第N编程状态的低电压电平。
5.根据权利要求1所述的方法，其中，判定是否存在过编程单元的步骤包括：在编程为第N-1编程状态的存储单元的阈值电压超过第一验证电压时，判定存在过编程单元。
6.根据权利要求1所述的方法，其中，参考值是能够通过控制器校正的错误位的数目。
7.一种半导体存储器件的操作方法，所述半导体存储器件包括编程为具有第一编程状态至第N编程状态中的一个的多个存储单元，第一编程状态至第N编程状态根据存储单元的阈值电压区分开，所述方法包括：
通过使用第一编程状态至第N编程状态之中的第N编程状态的第一验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元；
根据是否存在过编程单元的判定结果来确定第N编程状态的第二验证电压；以及
使用所确定的第二验证电压对要被编程为第N编程状态的存储单元执行验证操作。
8.根据权利要求7所述的方法，其中，确定第二验证电压的步骤包括：在存在过编程单元时，将第二验证电压设定为小于预定值。
9.根据权利要求7所述的方法，其中，确定第二验证电压的步骤包括：在存在过编程单元并且过编程单元的数目超过参考值时，将第二验证电压设定为高于预定值。
10.根据权利要求7所述的方法，其中，确定第二验证电压的步骤包括：在存在过编程单元并且过编程单元的数目低于参考值时，将第二验证电压设定为预定值。
11.根据权利要求7所述的方法，其中，第一验证电压是第N-1编程状态的高电压电平。
12.根据权利要求7所述的方法，其中，第一验证电压是用于读取第N-1编程状态的读取电压。
13.根据权利要求9所述的方法，其中，参考值是通过控制器可校正的错误位的数目。
14.一种半导体存储器件，包括：
多个存储单元，被编程为具有第一编程状态至第N编程状态中的一个，第一编程状态至第N编程状态根据存储单元的阈值电压区分开；以及
外围电路，适用于：
使用第一编程状态至第N编程状态之中的第N编程状态的第一验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元，
在存在过编程单元时，判定过编程单元的数目是否超过参考值，以及
在过编程单元的数目超过参考值时，将编程失败输出至控制器。
15.根据权利要求14所述的半导体存储器件，其中，第一验证电压是第N-1编程状态的高电压电平。
16.根据权利要求14所述的半导体存储器件，其中，第一验证电压是用于读取第N-1编程状态的读取电压。
17.根据权利要求14所述的半导体存储器件，
其中，外围电路进一步使用第一验证电压对要被编程为第N编程状态的存储单元执行第一验证操作，
其中，在第一验证操作通过时，外围电路进一步使用第N编程状态的第二验证电压对要被编程为第N编程状态的存储单元执行第二验证操作，以及
其中，第二验证操作是第N编程状态的低电压电平。
18.根据权利要求14所述的半导体存储器件，其中，过编程单元是编程为第N-1编程状态并且具有比第一验证电压高的阈值电压的存储单元。
19.根据权利要求14所述的半导体存储器件，其中，参考值是可以通过控制器校正的错误位的数目。
20.一种半导体存储器件，包括：
多个存储单元，被编程为具有第一编程状态至第N编程状态中的一个，第一编程状态至第N编程状态根据存储单元的阈值电压区分开；以及
外围电路，适用于：
使用第一编程状态至第N编程状态之中的第N编程状态的验证电压来判定在编程为第N-1编程状态的存储单元之中是否存在过编程单元，以及
根据是否存在过编程单元的判定结果来判定编程操作是通过还是失败。
CN201610041990.2A 2015-07-23 2016-01-21 半导体存储器件及其操作方法 Active CN106373614B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0104566 2015-07-23
KR1020150104566A KR20170011641A (ko) 2015-07-23 2015-07-23 반도체 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN106373614A true CN106373614A (zh) 2017-02-01
CN106373614B CN106373614B (zh) 2021-05-28

Family

ID=57836163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610041990.2A Active CN106373614B (zh) 2015-07-23 2016-01-21 半导体存储器件及其操作方法

Country Status (4)

Country Link
US (1) US9607698B2 (zh)
KR (1) KR20170011641A (zh)
CN (1) CN106373614B (zh)
TW (1) TWI673715B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109584937A (zh) * 2017-09-29 2019-04-05 爱思开海力士有限公司 非易失性存储器装置、其操作方法及其数据存储装置
CN110827905A (zh) * 2018-08-07 2020-02-21 爱思开海力士有限公司 存储装置及该存储装置的操作方法
CN110838329A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储器的擦除方法和系统
CN111599400A (zh) * 2020-04-08 2020-08-28 长江存储科技有限责任公司 一种失败比特数统计方法及存储器设备
CN112102872A (zh) * 2019-06-17 2020-12-18 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法
CN112447244A (zh) * 2019-09-03 2021-03-05 爱思开海力士有限公司 存储装置及其操作方法
CN113778325A (zh) * 2020-06-09 2021-12-10 爱思开海力士有限公司 存储装置及其操作方法
CN114360610A (zh) * 2020-10-13 2022-04-15 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028997A (ko) 2017-09-11 2019-03-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10839928B1 (en) * 2019-05-16 2020-11-17 Sandisk Technologies Llc Non-volatile memory with countermeasure for over programming
US11081198B2 (en) 2019-05-16 2021-08-03 Sandisk Technologies Llc Non-volatile memory with countermeasure for over programming
KR20200141304A (ko) 2019-06-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278632B1 (en) * 1996-10-24 2001-08-21 Micron Technology, Inc. Method and circuitry for performing analog over-program and under-program detection for a multistate memory cell
CN101335048A (zh) * 2007-06-29 2008-12-31 旺宏电子股份有限公司 多阶存储单元非易失性存储器的双重编程方法
US20110085379A1 (en) * 2009-10-14 2011-04-14 Samsung Electronics Co., Ltd. Nonvolatile memory device and system and related method of operation
US20110255345A1 (en) * 2010-04-18 2011-10-20 Yingda Dong Programming non-volatile storage includng reducing impact from other memory cells
CN103426480A (zh) * 2012-05-25 2013-12-04 爱思开海力士有限公司 存储器件及其验证方法
CN103489479A (zh) * 2012-06-13 2014-01-01 爱思开海力士有限公司 半导体存储器件及其操作方法
US20150131380A1 (en) * 2013-01-31 2015-05-14 Sandisk Technologies Inc. Adaptive initial program voltage for non-volatile memory
US9070450B2 (en) * 2007-10-31 2015-06-30 Micron Technology, Inc. Non-volatile multilevel memory cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917542B2 (en) * 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
US8151166B2 (en) * 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
KR101124126B1 (ko) 2009-06-29 2012-03-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101772578B1 (ko) 2011-04-19 2017-08-30 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
KR101996004B1 (ko) 2012-05-29 2019-07-03 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278632B1 (en) * 1996-10-24 2001-08-21 Micron Technology, Inc. Method and circuitry for performing analog over-program and under-program detection for a multistate memory cell
CN101335048A (zh) * 2007-06-29 2008-12-31 旺宏电子股份有限公司 多阶存储单元非易失性存储器的双重编程方法
US9070450B2 (en) * 2007-10-31 2015-06-30 Micron Technology, Inc. Non-volatile multilevel memory cells
US20110085379A1 (en) * 2009-10-14 2011-04-14 Samsung Electronics Co., Ltd. Nonvolatile memory device and system and related method of operation
US20110255345A1 (en) * 2010-04-18 2011-10-20 Yingda Dong Programming non-volatile storage includng reducing impact from other memory cells
CN103426480A (zh) * 2012-05-25 2013-12-04 爱思开海力士有限公司 存储器件及其验证方法
CN103489479A (zh) * 2012-06-13 2014-01-01 爱思开海力士有限公司 半导体存储器件及其操作方法
US20150131380A1 (en) * 2013-01-31 2015-05-14 Sandisk Technologies Inc. Adaptive initial program voltage for non-volatile memory

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109584937B (zh) * 2017-09-29 2023-09-05 爱思开海力士有限公司 非易失性存储器装置、其操作方法及其数据存储装置
CN109584937A (zh) * 2017-09-29 2019-04-05 爱思开海力士有限公司 非易失性存储器装置、其操作方法及其数据存储装置
CN110827905A (zh) * 2018-08-07 2020-02-21 爱思开海力士有限公司 存储装置及该存储装置的操作方法
CN110827905B (zh) * 2018-08-07 2023-10-03 爱思开海力士有限公司 存储装置及该存储装置的操作方法
CN110838329A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储器的擦除方法和系统
CN110838329B (zh) * 2018-08-17 2022-04-01 北京兆易创新科技股份有限公司 一种存储器的擦除方法和系统
CN112102872A (zh) * 2019-06-17 2020-12-18 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法
CN112102872B (zh) * 2019-06-17 2024-01-05 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法
CN112447244B (zh) * 2019-09-03 2024-03-19 爱思开海力士有限公司 存储装置及其操作方法
CN112447244A (zh) * 2019-09-03 2021-03-05 爱思开海力士有限公司 存储装置及其操作方法
CN111599400B (zh) * 2020-04-08 2021-09-07 长江存储科技有限责任公司 一种失败比特数统计方法及存储器设备
CN111599400A (zh) * 2020-04-08 2020-08-28 长江存储科技有限责任公司 一种失败比特数统计方法及存储器设备
CN113778325A (zh) * 2020-06-09 2021-12-10 爱思开海力士有限公司 存储装置及其操作方法
CN114360610A (zh) * 2020-10-13 2022-04-15 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法

Also Published As

Publication number Publication date
KR20170011641A (ko) 2017-02-02
TW201705144A (zh) 2017-02-01
US20170025176A1 (en) 2017-01-26
TWI673715B (zh) 2019-10-01
US9607698B2 (en) 2017-03-28
CN106373614B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
CN106373614A (zh) 半导体存储器件及其操作方法
CN109410998B (zh) 存储器装置及其操作方法
CN107025923B (zh) 半导体存储器装置及其操作方法
KR102137075B1 (ko) 반도체 메모리 장치 및 그 프로그램 방법
CN106782655B (zh) 半导体存储装置及其操作方法
US10515685B2 (en) Semiconductor memory device for performing erase operation and operating method thereof
CN107545924A (zh) 半导体存储器装置及其操作方法
CN104835524A (zh) 半导体存储器件及其操作方法
CN108281166A (zh) 存储装置及其操作方法
KR102565888B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN106373610A (zh) 半导体存储器件及其操作方法
US9836216B2 (en) Semiconductor memory device and operating method thereof
CN106653083B (zh) 半导体存储器件及其操作方法
CN107808682A (zh) 控制电路、外围电路、半导体存储器件及其操作方法
CN106024050A (zh) 输出状态失败信号的半导体存储器件及其操作方法
CN109935262A (zh) 存储器装置及其操作方法
CN107170485B (zh) 半导体存储设备及其操作方法
KR20180052814A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20170271012A1 (en) Semiconductor memory device and operating method thereof
US9330768B2 (en) Semiconductor memory device, memory system including the same and operating method thereof
US9859014B2 (en) Semiconductor memory device including multi-level cell and programming method thereof
CN106653084A (zh) 半导体存储器件及其操作方法
CN106205697A (zh) 半导体存储器件及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant