CN101860690A - 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法 - Google Patents

Abstract

本发明公开了固体摄像器件、摄像装置、电子装置、AD转换器和AD转换方法，该固体摄像器件包括：AD转换部，它具有比较部和计数器部，所述比较部从预定的参考信号生成部接收参考信号并且将所述参考信号与要被处理的模拟信号进行比较，所述计数器部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数器部的输出数据来获取所述被处理信号的数字数据；计数操作期间控制部，它基于所述比较结果对所述计数器部的操作期间进行控制；以及驱动控制部，它对所述参考信号生成部和所述AD转换部进行控制，使得对于所述被处理信号，在第一次处理中获得高位N-M位的数据并在第二次处理中获得低位M位的数据。

Description

固体摄像器件、摄像装置、电子装置、AD转换器和AD转换方法

相关申请的交叉参考

本申请包含与2009年4月2日向日本专利局提交的日本优先权专利申请JP 2009-089787的公开内容相关的主题，在此将该优先权申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及固体摄像器件、摄像装置、电子装置、AD转换器和AD转换方法。

背景技术

在各种领域中，都要使用对物理量分布进行检测的半导体器件，在该半导体器件中以线性或矩阵形式布置有能够对从外部输入的诸如光或辐射线等电磁波进行感应的多个单位元件(例如，像素)。

例如，在视频设备领域中，使用了对作为物理量之一的光(电磁波的示例)进行检测的电荷耦合器件(Charge Coupled Device，CCD)型、金属氧化物半导体(Metal Oxide Semiconductor，MOS)型、或者互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)型固体摄像器件。这些固体摄像器件把已经被单位元件(在固体摄像器件中为像素)转换成电信号的物理量分布作为电信号而读出。

例如，在X-Y寻址型固体摄像器件中，以二维矩阵布置有多个像素晶体管，从而形成像素部。另外，对于每排(行)或者每个像素开始累积与入射光对应的信号电荷，并且根据地址指定(address designation)从各像素依次读出具有基于所累积的信号电荷的电流或电压的信号。这里，在MOS型固体摄像器件(包括CMOS型固体摄像器件)中，通过同时访问一行从而以行为单元从像素部读出像素信号的列读出方法(列并行输出方法)常常被用作地址控制(address control)的示例。从像素部读出的模拟像素信号被转换成数字数据，有必要的话，通过模拟数字转换器(analogdigital converter，ADC)来进行该转换。因此，已经提出了用于AD(模拟/数字)转换的各种方法。

作为AD转换方法，可以从电路结构、处理速度(高速化)和分辨率等角度来考虑各种不同的方法。作为示例，有一种参考信号比较型AD转换方法(参见JP-A-2005-328135)。另外，该参考信号比较型也被称作斜率积分型(slope integration type)或者斜坡信号比较型(ramp signal comparingtype)。在参考信号比较型AD转换方法中，电平逐渐变化的所谓斜坡状参考信号(斜波：具有预定幅度和斜度的波；也被称作阶梯波)被用于在转换成数字数据时的电压比较。此外，将模拟的单位信号与参考信号进行比较，并且根据基于该比较处理结果在计数操作有效期间内通过进行计数处理而得到的计数值，来获得该单位信号的数字数据。利用将参考信号比较型AD转换方法和列读出方法结合起来的方法(被称作列AD方法)，可在低频区域内以列并行方式对像素的模拟输出进行AD转换。这适于需要满足高精度和高速度的图像传感器。

近年来，由于低电力消耗或高速度的优点，CMOS传感器被普遍地安装在移动电话、数码照相机(紧凑型或高级单透镜反光型)、可携式摄像机、监控录像机或导向装置等中。此外，近几年也出现了把用于图像处理等的功能电路块集成在一个芯片上的高性能和高精度CMOS传感器。可以考虑将参考信号比较型AD转换方法应用到上述装置上。

图9A是示出了在JP-A-2005-328135中所公开的结构的图。这里，在简单变化之后示出了应用了JP-A-2005-328135中所公开的参考信号比较型AD转换方法的固体摄像器件1Z的结构示例。固体摄像器件1Z包括像素阵列部10、水平扫描部12、垂直扫描部14、PLL(锁相环)电路20x、对整个系统进行控制的系统控制单元20y、列AD转换部26、生成参考信号SLP_ADC的参考信号生成部27、感应放大器28a以及信号处理及接口部28z。在像素阵列部10中，以二维矩阵布置有单位像素3。PLL电路20x基于从外部输入的基础时钟CK而生成内部时钟CKX并将该内部时钟CKX提供至参考信号生成部27或者计数器部254。

列AD转换部26具有对应于每个垂直列而设的比较部252和计数器部254。作为示例，计数器部254是其中串联连接有13级的锁存器LT_00～LT_12的波纹计数器，并且具有把这些锁存器连接成可以在增计数与减计数之间切换的13位(13-bit)对应结构。

从计数器部254输出的数据D0～D12具有小的幅度电平(例如，几个100mVp-p(峰峰电压，单位为mV))并且这些数据D0～D12通过水平信号线18被传输至感应放大器28a中。感应放大器28a将上述具有小幅度电平的数据D0～D12放大到逻辑电平(例如，2～3Vp-p)，然后将它们传输至信号处理及接口部28z。信号处理及接口部28z对该13位数据D0～D12进行预定的数字信号处理然后将它们作为12位输出数据Dout(D0～D11)传输至下一级电路(未图示)。

按照如下方式进行AD转换操作。首先，通过垂直信号线19从单位像素3将像素信号电压Vx读出至列AD转换部26。比较部252将像素信号电压Vx与来自参考信号生成部27的参考信号SLP_ADC进行比较，并将比较结果提供至设在计数器部254的第一级中的锁存器LT_00。同时，将内部时钟CKX从PLL电路20x提供至锁存器LT_00中。例如，当计数器部254的比较结果为H时，计数器部254进行计数操作。通过获取该计数结果以作为像素信号电压Vx的数字数据，来实现AD转换。也就是说，为每个垂直列都设置有AD转换器，所选行中的各单位像素3的像素信号电压Vx(模拟信号)被集中读出至各垂直信号线19，并且对像素信号电压Vx的复位电平和信号电平都直接进行AD转换。

在JP-A-2005-328135中公开的技术中，在AD转换处理期间还同时进行复位电平的AD转换结果和信号电平的AD转换结果的差分处理。这就是通过对每个垂直列进行参考信号比较型AD转换处理从而在数字区域中进行相关双采样(Correlated Double Sampling，CDS)处理。在此情况下，由于消除了在模拟区域中进行CDS处理时的缺点，因而能够进行高精度的噪声去除。在列AD方法中，对屏幕的水平方向上的每行进行并行处理。因此，没有必要对水平扫描进行高频驱动，并且在垂直方向上仅用低速扫描频率进行AD转换。这带来的优点是：能够容易地将在高频区域中生成的噪声分量和信号分量彼此分离开。

图9B是示出了在JP-A-56-096527中所公开的结构的图。在JP-A-56-096527公开的技术中，在参考信号的斜度值达到目标值附近之前通过将参考信号的斜度设成高斜度来进行AD转换并保持该AD转换的结果，而在参考信号的斜度值达到目标值之后通过将斜度变为低斜度来进行AD转换。对于这样的参考信号的变化，相对较大的(从附图上理解)参考电压源和逻辑控制电路是必要的。

图9C是示出了在JP-A-2002-232291中所公开的结构的图。在第一次处理中，将像素信号施加到对应于各列而设置的比较器的一个输入端子，并且利用参考电压将具有大的电压台阶的阶梯波施加至另一输入端子。当比较器的信号被反转时与台阶数对应的计数值被保持在用于高位的锁存电路中，并且那时的参考电压被保持在电容器中。该电容器是当比较器件的比较结果变化时用于保持参考电压的参考电压保持器件的例子。在第二次处理中，利用参考电压通过另一电容器施加小的电压台阶，并且比较器的信号被反转时的计数值又被保持在用于低位的锁存电路中。也就是说，在第二次处理中，通过在与具有作为起始点而被保持在参考电压保持器件(电容器)中的参考电压值的较低数据位区域对应的台阶中以阶梯波的形状改变参考电压，来进行AD转换。这是对于每个像素来说参考电压的斜度的变化点不同的方法。

图9D是示出了在美国专利No.6670904中所公开的结构的图。使用了两种参考信号，并通过“粗略”和“精细”这两个分开的步骤进行从模拟到数字的转换过程，以便缩短从模拟到数字的转换周期时间。所采用的结构是：“粗略”的参考信号(Vcoarse)通过开关304被输入到比较器306中并且“精细”的参考信号(Vfine)通过电容器302被输入到比较器306中。作为优选方式，让“粗略”的参考信号对应于最高位(mostsignificant bit，MSB)并且让“精细”的参考信号对应于最低位(leastsignificant bit，LSB)。此外，在第一次处理中，将开关304接通以便仅使用“粗略”的参考信号与模拟信号进行比较。当比较器306检测到参考信号和模拟信号相等时，利用该信息将开关304断开并且保持此时的计数值。然后，这时在“粗略”的参考信号的值(其被保持在电容器302中)上添加“精细”的参考信号来进行第二次AD转换处理。与JP-A-2002-232291中所公开的方法类似，这是对于每个像素来说参考电压的斜度的变化点不同的方法。

然而，在已知的起始于JP-A-2005-328135的参考信号比较型AD转换方法中，要被转换的模拟信号与具有预定幅度和斜度的参考信号进行比较，并且基于该比较结果在计数操作有效期间内进行计数处理。因此，计数操作期间受到模拟信号电平的影响。在此情况下，依赖于模拟信号电平，会增大计数的数量(即，计数操作期间会变长)。结果，出现了由于计数操作而导致的电力消耗增大的问题。

另一方面，在JP-A-56-096527和JP-A-2002-232291中所公开的结构中，通过改变第一次处理和第二次处理中参考信号的斜度(第一次处理中的大斜度和第二次处理中的小斜度)并且对高位和低位分开地进行量化，从而能够利用小的时钟数来降低电力消耗。

然而，在JP-A-56-096527、JP-A-2002-232291和美国专利No.6670904中所公开的AD转换的结构使用了对于每个信号电平而言参考电压的斜度的变化点不同的方法。因此，在与对要被处理的多个信号并行地进行AD转换的方法(例如，列AD方法)相结合的情况下，必须采用如下的结构：对于要被处理的每个信号来说，在对应于各个信号电平的分离位置处，将参考电压的斜度从低精度转换用的斜度(大斜度)变成高精度转换用的斜度(小斜度)。由于这是对于每个要被处理的信号而言参考电压的斜度的变化点不同的方法，亦即是对于每个要被处理的信号都必须使用参考电压源的结构，因而认为存在着电路尺寸或精度方面的问题。

例如，在图9B所示的AD转换器被并行地设在使用了JP-A-56-096527中所公开的结构的图像传感器的每列中的情况下，参考电压源和逻辑控制电路对于每列都是必须的。结果，电路尺寸变大。

在JP-A-2002-232291中所公开的结构中，每列使用了两个电容器。由于难以将这两个电容器做小，因而不适于小型化。在高位的AD转换时就原样地参考参考电压源的输出，并且在低位的AD转换时就参考基于电容比的参考电压。为此，担心的是：由于制造时的差异，会使高位与低位的边界处的线性度变差。

在美国专利No.6670904中所公开的结构中，电容器302被用于“精细”的参考信号。因此，每列的电容器的数量小于JP-A-2002-232291所公开的结构中的电容器数量。然而，由于与JP-A-2002-232291所公开的结构一样难以将电容器做小，因而也不适于小型化。此外，因为由于开关304的ON/OFF(接通/断开)操作而引起的电荷注入的影响，所以担心的是：比较器306的偏置电压随着每列而变化，并且出现垂直条状噪声。这是在第一次处理中当参考信号变成与模拟信号一致时“粗略”参考信号值被保持在电容器302中并且在该“粗略”参考信号上添加“精细”参考信号的方法。因此，由于开关噪声或随机噪声，因而不一定能保证“粗略”和“精细”的结合。在此情况下，由于产生了电平差，因而难以正确地进行AD转换。

发明内容

因此，为了降低由计数操作引起的电力消耗并为了解决JP-A-56-096527、JP-A-2002-232291和美国专利No.6670904所公开的结构中出现的至少一个问题，本发明的目的是提供一种新的AD转换结构以及使用这种AD转换结构的器件和装置。

根据本分明的一个实施方式，提供了一种固体摄像器件，其包括AD转换部、计数操作期间控制部以及驱动控制部。所述AD转换部具有比较部和计数器部，所述比较部从用于生成电平逐渐变化的参考信号的预定参考信号生成部接收所述参考信号并且将所述参考信号与要被处理的模拟信号进行比较，所述计数器部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数器部的输出数据来获取所述被处理信号的数字数据。所述计数操作期间控制部基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制。所述驱动控制部对所述参考信号生成部和所述AD转换部进行控制，使得对于所述被处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据。其中，所述驱动控制部控制所述参考信号生成部，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化。此外，在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述被处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

根据本分明的另一实施方式，提供了一种摄像装置，其包括像素阵列部、参考信号生成部、AD转换部、计数操作期间控制部、驱动控制部以及主控制部。所述像素阵列部中以矩阵形式布置有单位像素，各个所述单位像素具有电荷生成部和晶体管，所述晶体管输出被处理信号，所述被处理信号具有与在所述电荷生成部中生成的电荷对应的复位电平和信号电平。所述参考信号生成部生成电平逐渐变化的参考信号。所述AD转换部与所述像素阵列部的每列对应地设置着，且具有比较部和计数器部，所述比较部对所述被处理信号的所述复位电平和所述信号电平与从所述参考信号生成部输出的所述参考信号进行比较，所述计数器部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数器部的输出数据来获取所述复位电平与所述信号电平之差的数字数据。所述计数操作期间控制部基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制。所述驱动控制部对所述参考信号生成部和所述AD转换部进行控制，使得对于所述被处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据。所述主控制部对所述驱动控制部进行控制。其中，所述驱动控制部控制所述参考信号生成部，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化。此外，在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述被处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

根据本分明的又一实施方式，提供了一种电子装置，其包括信号生成部、参考信号生成部、比较部、计数器部、计数操作期间控制部以及驱动控制部。所述信号生成部生成要被处理的模拟信号。所述参考信号生成部生成电平逐渐变化的参考信号。所述比较部把由所述信号生成部生成的所述被处理信号与从所述参考信号生成部提供的所述参考信号进行比较。所述计数器部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作。所述计数操作期间控制部基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制。所述驱动控制部对所述参考信号生成部和所述计数器部进行控制，使得对于所述被处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据。其中，所述驱动控制部控制所述参考信号生成部，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化。此外，在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述被处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

根据本分明的再一实施方式，提供了一种AD转换器，其包括参考信号生成部、比较部、计数器部、计数操作期间控制部以及控制部。所述参考信号生成部生成电平逐渐变化的参考信号。所述比较部把要被处理的模拟信号与从所述参考信号生成部提供的所述参考信号进行比较。所述计数器部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作。所述计数操作期间控制部基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制。所述控制部对所述参考信号生成部和所述计数器部进行控制，使得对于所述被处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据。其中，所述控制部对所述参考信号生成部进行控制，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化。此外，在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述被处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

根据本分明的另外一个实施方式，提供了一种AD转换方法，其包括如下步骤：利用比较部将电平逐渐变化的参考信号与要被处理的模拟信号进行比较；利用计数器部来接收用于AD转换的计数时钟并基于所述比较的结果进行计数操作；以及基于所述计数器部的输出数据来获得所述被处理信号的数字数据。其中，在所述参考信号在第一次处理和第二次处理中都是在AD转换的整个范围内变化的同时，在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述被处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，使所述计数器部进行工作。此外，对于所述被处理信号，通过在所述第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在所述第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据。

在本发明实施方式的AD转换结构中，比较部将电平逐渐变化的参考信号与要被处理的模拟信号进行比较，计数器部接收用于AD转换的计数时钟并基于上述比较进行计数操作，并且基于所述计数器部的输出数据来获得被处理信号的数字数据。也就是说，在AD转换部中，进行参考信号比较型AD转换处理。

在此情况下，对于同一信号，在不同的位分辨率的状态下进行两次AD转换处理。以下，这被简称为2次AD转换(double AD conversion)。以低分辨率(N-M位精度)进行第一次AD转换处理，并且以高分辨率(N位精度)进行第二次AD转换处理。在此情况下，所述参考信号被设定为在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化。此外，在第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内使所述计数器部进行工作。在所述第二次处理中，在当所述参考信号达到相当于被处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内使所述计数器部进行工作。

以此方式，对于所述被处理信号，在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且在第二次处理中对难以在所述第一次处理中以N-M位精度解决的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据。

在所述第一次处理和所述第二次处理中，高位和低位被分开进行量化。在所述第一次处理和所述第二次处理中，所述参考信号都在AD转换的整个范围内变化。可以采用改变参考信号的斜度的方法和改变计数器部的时钟频率的方法来作为改变位分辨率的机制。

为了在使参考信号在AD转换的整个范围内变化的状态下将计数器部的计数操作期间抑制在N-M位精度的一个LSB范围内，基于本发明实施方式中所述比较部的比较结果对每次处理中所述计数器部的操作期间进行控制。

在这种结构中，对于同一个被处理信号，进行低位分辨率的第一次AD转换处理并且仅对在第一次处理中难以分辨的一个LSB进行高位分辨率的AD转换。对于每个信号电平，参考信号的斜度的变化点均不同，但在第一次处理和第二次处理中所述参考信号都是在整个范围内变化。在第二次处理中，以N位精度进行AD转换，并且将计数操作期间限制为至多是第一次处理中的N-M位精度的一个LSB。

例如可将应用了上述AD转换结构的这种AD转换器应用到固体摄像器件上。另外，固体摄像器件可被形成为单芯片型器件，或者形成为将摄像单元以及信号处理单元或光学系统总体封装并具有摄像功能的模块型器件。不仅可将这种AD转换器应用到固体摄像器件上，还可将它应用到摄像装置或所有其他电子装置上。在此情况下，在摄像装置或所有其他电子装置中能够得到与AD转换器或固体摄像器件中相同的效果。这里，摄像装置例如是指照相机(或照相机系统)或者具有摄像功能的便携式装置。另外，“摄像”不仅包括照相机正常拍照时的成像，还包括广义的指纹检测等。

根据本发明的实施方式，能够通过缩短计数器的操作时间但不会减小位精度，从而以低电力消耗实现高分辨率的AD转换。由于在第一次处理和第二次处理中参考信号都是在整个范围内变化，因而就不会出现当采用对于每个信号电平而言参考电压的斜度的变化点均不同的方法时的问题。

由于在第一次处理和第二次处理中参考信号都在整个范围内变化，因而对改变位分辨率的机制没有限制。因此，可以采用改变参考信号的斜度的方法和改变计数器部的时钟频率的方法。另外，当对多个信号并行地进行AD转换时，可以共用地设置用于生成参考信号的参考信号生成部。如果采用列AD转换方法，则不用减小位精度就能够降低由计数操作所引起的电力消耗。

附图说明

图1是示出了作为本发明实施方式的固体摄像器件的CMOS型固体摄像器件(CMOS图像传感器)的基本结构的图。

图2是示出了参考信号生成部的DA(数字/模拟)转换部的结构示例的图。

图3A是用于说明位分辨率、参考信号的斜度与计数器部所使用的计数时钟的频率之间关系的图。

图3B是示出了通过前半计数法在第一次处理中获得的数据、在第二次处理中获得的数据、用于基于上面两个数据来获得像素数据的运算表达式、以及第二次处理中与参考信号的变化方向有关的计数操作期间之间的关系的图。

图3C是用于说明本实施方式中的2次AD转换的基本操作(第一实施例：第一种情况)的图。

图3D是用于说明本实施方式中的2次AD转换的基本操作(第一实施例：第二种情况)的图。

图3E是用于说明本实施方式中的2次AD转换的基本操作(第二实施例：第一种情况)的图。

图3F是用于说明本实施方式中的2次AD转换的基本操作(第二实施例：第二种情况)的图。

图3G是示出了通过后半计数法在第一次处理中获得的数据、在第二次处理中获得的数据、用于基于上面两个数据来获得像素数据的运算表达式、以及第二次处理中与参考信号的变化方向有关的计数操作期间之间的关系的图。

图3H是用于说明本实施方式中的2次AD转换的基本操作(第三实施例：第一种情况)的图。

图3I是用于说明本实施方式中的2次AD转换的基本操作(第三实施例：第二种情况)的图。

图4A是示出了当考虑了AD转换处理和CDS处理时，第一实施方式的固体摄像器件的简单电路结构的图。

图4B是示出了在第一实施方式中使用的比较部的结构示例的图。

图4C是示出了在第一实施方式中使用的计数操作期间控制部的一部分的具体结构示例的图。

图4D是示出了在第一实施方式的固体摄像器件中使用的计数器部的结构示例的图。

图4E是用于说明第一实施方式的固体摄像器件中的2次AD转换操作的时序图。

图5A是示出了当考虑了AD转换处理和CDS处理时，第二实施方式的固体摄像器件的简单电路结构的图。

图5B是示出了在第二实施方式的固体摄像器件中使用的计数器部的结构示例的图。

图5C是示出了在第二实施方式的固体摄像器件中使用的参考信号生成部(DA转换器)的结构示例的图。

图5D是示出了第二实施方式中的计数操作期间控制部的结构示例的图。

图5E是用于说明第二实施方式中的计数操作期间控制部的操作的图。

图5F是用于说明第二实施方式中的计数操作期间控制部的操作的图。

图5G是用于说明第二实施方式的固体摄像器件中的2次AD转换操作的时序图。

图6是用于说明第三实施方式的固体摄像器件中的2次AD转换操作的时序图。

图7是图示了第四实施方式的摄像装置的图。

图8是图示了第五实施方式的电子装置的图。

图9A是示出了日本专利申请特开JP-A-2005-328135中公开的结构的图。

图9B是示出了日本专利申请特开JP-A-56-096527中公开的结构的图。

图9C是示出了日本专利申请特开JP-A-2002-232291中公开的结构的图。

图9D是示出了美国专利No.6670904中公开的结构的图。

具体实施方式

下面参照附图详细说明本发明的实施方式。

另外，按如下顺序进行说明：

1.固体摄像器件：基本结构

2.参考信号生成部：基本结构

3.2次AD转换的原理

4.第一实施方式(在各次处理中将参考信号的斜度设为不同的示例以及使用数字比较器来判定第二次处理开始的示例)

5.第二实施方式(在各次处理中将参考信号的斜度设为不同的示例以及使用移位寄存器来判定第二次处理开始的示例)

6.第三实施方式(在各次处理中将计数频率设为不同的示例)

7.第四实施方式(应用于摄像装置的示例)

8.第五实施方式(应用于电子装置的示例)

在为了区分开各实施方式的功能部件时，添加了诸如A、B、C、...等大写字母的参考字符。而在不需要将它们彼此区分开时，省略了上述参考字符。在各附图中亦如此。

另外，下面对把作为X-Y寻址型固体摄像器件示例的CMOS型固体摄像器件用作器件的情况作为例子进行说明。除非有特别说明，否则都是对假设全部单位像素由nMOS(n沟道型MOS晶体管)形成并且信号电荷为负电荷(电子)的CMOS型固体摄像器件进行说明。然而，这仅仅是一个示例，目标器件不限于MOS型固体摄像器件。单位像素可由pMOS(p沟道型MOS晶体管)形成并且信号电荷可为正电荷(空穴)。

下面说明的全部实施方式可以类似地应用到用于物理量分布检测的各种半导体器件上，在这些半导体器件中以线性或矩阵形式布置有能够感应从外部输入的诸如光或辐射线等电磁波的多个单位像素并且这些半导体器件通过地址控制来读出信号。

固体摄像器件：基本结构

图1是示出了作为本发明固体摄像器件的一个实施例的CMOS型固体摄像器件(CMOS图像传感器)的基本结构的图。该固体摄像器件也是半导体器件的示例。固体摄像器件1包括以二维矩阵布置有多个单位像素3的像素阵列部10。在固体摄像器件1中，可以通过使用例如以拜耳图形(Bayer pattern)布置有R、G和B滤色器的分色滤色器(color separating filter)来使像素阵列部10适于进行彩色成像。

在图1中，为了简便起见，在省略了行和列的一部分的状态下图示出行和列。然而，实际上，在各行或各列中布置有几十至几千个单位像素3。单位像素3除了包括作为光接收元件(电荷生成部)的光电二极管之外，还包括具有例如电荷传输晶体管、复位晶体管和放大晶体管等三个或四个晶体管的像素内放大器，上述光接收元件是稍后说明的检测部的一个示例。通过对应于每列的垂直信号线19，从单位像素3输出像素信号电压Vx。

在垂直信号线19的像素信号电压Vx中，按照时序的方式，信号电平Ssig在作为基准电平的包括像素信号的噪声的复位电平Srst之后出现。信号电平Ssig是通过将信号分量Vsig加至复位电平Srst上而得到的电平，并且信号分量Vsig可利用Ssig(＝Srst+Vsig)-Srst来得到。

另外，固体摄像器件1还包括列AD转换部26，在该列AD转换部26中以列并行的方式设置有AD转换部250，各个AD转换部250具有相关双采样(Correlated Double Sampling，CDS)处理功能或者数字转换功能。AD转换部250包括作为主要功能部的比较部252和计数器部254。“列并行”指的是将多个CDS处理功能部或数字转换部(AD转换部)等设置成与垂直列的垂直信号线19(列信号线的示例)基本平行。这种读出方法被称作列读出方法。

另外，固体摄像器件1还包括驱动控制部7、向单位像素3提供读出像素信号用工作电流(读出电流)的读出电流控制部24、向列AD转换部26提供AD转换用参考信号SLP_ADC的参考信号生成部27以及输出部28。

驱动控制部7包括用于实现控制电路功能从而依次读出像素阵列部10的信号的水平扫描部12(列扫描电路)、垂直扫描部14(行扫描电路)和通信及时序控制部20。

水平扫描部12包括对列地址或列扫描进行控制的水平地址设定部12a和水平驱动部12b等，并在数据传输操作时指定被读出的数据的列位置。垂直扫描部14包括对行地址或行扫描进行控制的垂直地址设定部14a和垂直驱动部14b等。水平扫描部12和垂直扫描部14响应于由通信及时序控制部20提供的控制信号CN1和控制信号CN2开始对行和列的选择操作(扫描)。

通信及时序控制部20包括时序发生器(读出地址控制器件的示例)功能块，该时序发生器功能块把与通过端子5a输入的主时钟CLK0同步的时钟提供到该器件中的各个部(扫描部12和14或者列AD转换部26)。另外，通信及时序控制部20包括通信接口功能块，该通信接口功能块接收通过端子5a从外部主控制部提供来的主时钟CLK0，或接收通过端子5b从外部主控制部提供来的用于指示操作模式等的数据，并且将包括与固体摄像器件1有关的信息的数据输出至外部主控制部。

例如，通信及时序控制部20包括时钟转换部20a和系统控制部20b等，时钟转换部20a具有用于产生内部时钟的时钟转换器的功能，系统控制部20b具有通信功能或控制各个部的功能。时钟转换部20a具有倍增电路，该倍增电路基于通过端子5a输入的主时钟CLK0产生具有比主时钟CLK0高的频率的脉冲，并且产生例如计数时钟CKcnt1或计数时钟CKdac1等内部时钟。

输出部28包括感应放大器28a(S·A)和接口部28b(IF部)，感应放大器28a对水平信号线18即用于数据传输的信号线(传输布线)上的信号(具有小幅度的数字数据)进行检测，接口部28b(IF部)具有将固体摄像器件1与外部连接起来的功能。接口部28b的输出与输出端子5c连接，并且将图像数据输出至下一级电路。在输出部28中，必要时可在感应放大器28a与接口部28b之间设置有用于进行各种数字处理的数字运算部29。

单位像素3通过用于行选择的行控制线15与垂直扫描部14连接，并且通过垂直信号线19与对应于列AD转换部26的每个垂直列而设的AD转换部250连接。这里，行控制线15表示从垂直扫描部14延伸至像素的所有布线。

垂直扫描部14选择像素阵列部10的行，并提供该行所需的脉冲。垂直地址设定部14a不仅选择要读出信号的行(读出行：也称作所选行或者信号输出行)，还选择电子快门等用的行。

列AD电路和参考信号生成部的细节

作为AD转换部250中的AD转换方法，可以从电路结构、处理速度(高速化)和分辨率等角度来考虑各种方法。作为示例，采用了被称作参考信号比较型AD转换方法、斜率积分型AD转换方法或斜坡信号比较型AD转换方法的AD转换方法。由于这种方法能够以简单结构来实现AD转换器，因而这种方法具有即使是并行设置也不会增大电路尺寸的特征。在参考信号比较型AD转换中，根据从转换开始(比较处理开始)到转换结束(比较处理结束)的时间来确定计数操作有效期间Ten(这里，是表示该期间的计数使能信号EN)，并且根据该期间的时钟数把被处理信号转换成数字数据。

当采用参考信号比较型AD转换方法时，也可以考虑以列并行的方式(为每个像素列)设置有参考信号生成部27。例如，存在采用如下结构的情况：在该结构中，在各像素列上设置有比较器和基准信号发生器，并且基于本列的比较器的比较结果，利用相应列的基准信号发生器来依次改变基准信号的值。然而，在此情况下，电路尺寸或者电力消耗会增大。因此，在本实施方式中，采用了如下的结构：在该结构中，所有的列都共用参考信号生成部27，并且各像素列的AD转换部250都共用由该参考信号生成部27产生的参考信号SLP_ADC。

因此，参考信号生成部27具有DA转换器270(DAC；数字模拟转换器)，并与计数时钟CKdac1同步地从由来自通信及时序控制部20的控制数据CN4给出的起始值开始产生具有由该控制数据CN4给出的斜度(变化率)的参考信号SLP_ADC。计数时钟CKdac1可以与计数器部254的计数时钟CKcnt1相同。优选的是，参考信号SLP_ADC具有整体上有预定斜度并且呈线性变化的波形。参考信号SLP_ADC可以以平滑的斜坡状变化或者可以以台阶方式连续变化。

在参考信号比较型AD转换中，基于利用比较部252对参考信号SLP_ADC与像素信号电压Vx进行比较的比较结果，来确定计数操作有效期间Ten(表示该期间的信号被称作计数使能信号EN)，并且在计数使能信号EN是激活的期间内根据计数时钟CKcnt1的时钟数把被处理的模拟信号转换成数字数据。

关于基准电平(复位电平Srst)的处理被称作预充电阶段(也可简称为P阶段)的处理，并且关于信号电平Ssig的处理被称作数据阶段(也可简称为D阶段)的处理。对于在P阶段处理之后进行D阶段处理的情况，D阶段处理是对通过向复位电平Srst上添加信号分量Vsig而得到的信号电平Ssig进行的处理。

关于计数操作有效期间Ten，当AD转换部250进行P阶段电平与D阶段电平之间的差分处理时，作为一般示例，可以采用第一处理示例：即，在P阶段处理和D阶段处理中，当参考信号SLP_ADC的变化开始时的时间点被设为计数开始，并且当参考信号SLP_ADC与被处理的信号电压变得一致时的时间点(实际上，是指参考信号SLP_ADC和被处理的信号电压相互交叉时的时间点，以下同样如此)被设为计数结束。这是在P阶段和D阶段的任何AD转换处理中在相对于比较输出Co的变化点的前半部分中进行计数的方法(也被称作前半计数方法)。

在此情况下，在用于获取一个像素的信号分量Vsig的数字数据Dsig的P阶段和D阶段计数处理中，由于也能够同时实现CDS处理，因而在减计数(down-count)操作与增计数(up-count)操作之间切换的计数操作是高效的。也就是说，假设通过P阶段处理得到的信号电平Ssig的数字数据是Drst并且信号分量Vsig的数字数据是Dsig，则通过D阶段处理得到的数字数据变为Drst+Dsig。这里，如果根据P阶段或D阶段来改变计数模式，则在D阶段处理之后会自动获得Drst+Dsig-Drst＝Dsig(或者负值)的运算结果。P阶段和D阶段的差分处理也可以说是在保持计数操作有效期间Ten相等时(前半计数方法)通过改变计数模式来实现的方法。

此外，作为第一处理示例的变形例，可以采用在P阶段和D阶段的任何AD转换处理中在相对于比较输出Co的变化点的后半部分中进行计数的方法(也被称作后半计数方法)。此外，在此情况下，P阶段和D阶段的差分处理也可以说是在保持计数操作有效期间Ten相等时(后半计数方法)通过改变计数模式来实现的方法。

可替代地，当AD转换部250进行P阶段电平与D阶段电平之间的差分处理时，可以采用第二处理示例：即，在P阶段处理和D阶段处理这二者中的一个处理中，当参考信号SLP_ADC的变化开始时的时间点被设为计数开始并且当参考信号SLP_ADC与被处理的信号电压变得一致时的时间点被设为计数结束，而在上述二者中的另一个处理中，当参考信号SLP_ADC与被处理的信号电压变得一致时的时间点被设为计数开始并且当达到本回计数的所需数量时的时间点(典型地，是指达到最大AD转换期间时的时间点)被设为计数结束。在P阶段或D阶段中的一个AD转换处理中是在相对于比较输出Co的变化点的前半部分中进行计数，而在P阶段或D阶段中的另一AD转换处理中是在相对于比较输出Co的变化点的后半部分中进行计数。也就是说，这是通过P阶段和D阶段将计数操作有效期间Ten划分成前半部分和后半部分的方法(被称作前半及后半计数方法)。

关于后半计数的一种想法是假设全部范围内的数字数据为Dm并且像素信号电压Vx的数字数据为Dx，从而在后半计数中得到的数据为Dm-Dx(即，Dx的补数)。该特征和在前半计数中得到的数据的特征(实数)被用在前半及后半计数方法中。在此情况下，在P阶段和D阶段的计数处理中，计数器优选仅在减计数操作和增计数操作中的一个操作模式下进行工作。此外，在此情况下，能够同时实现CDS处理。

也就是说，假设在P阶段处理时的起始值为Dini，则在P阶段处理中得到的数字数据变为Dini±Drst，并且在随后的D阶段处理中得到的数字数据变为{(Dini±Drst)±(Dm-(Dsig+Drst))}。“±”取决于计数模式，在增模式中设成“+”并且在减模式中设成“-”。这里，在增模式中，通过设定Dini＝-Dm，在D阶段处理之后自动得到-Dsig。在减模式中，通过设定Dini＝Dm，在D阶段处理之后自动得到Dsig。P阶段和D阶段的差分处理也可以说是在保持计数模式相等时通过改变计数操作有效期间Ten来实现的方法。

此外，也可以考虑在P阶段处理结果和D阶段处理结果被分开存储的状态下，在AD转换部250的下一级(例如，数字运算部29)中进行P阶段电平与D阶段电平之间的差分处理。也就是说，P阶段数据和D阶段数据被分开地传输至输出部28，并且数字运算部29进行CDS处理。在此情况下，可以采用第三处理示例：即，在P阶段处理和D阶段处理中，当参考信号SLP_ADC的变化开始时的时间点被设为计数开始并且当参考信号SLP_ADC与被处理的信号电压变得一致时的时间点被设为计数结束，或者当参考信号SLP_ADC与被处理的信号电压变得一致时的时间点被设为计数开始并且当达到本回计数的所需数量时的时间点(典型地，是指达到最大AD转换期间时的时间点)被设为计数结束。在此情况下，在P阶段和D阶段计数处理中，计数器优选仅在减计数操作和增计数操作中的一个操作模式下进行工作。

虽然本文已经说明了三个处理示例，但除了这三个处理示例外的也可提出各种其他的参考信号比较型AD转换方法，并且基本上，这些方法也可被稍后说明的各实施方式采用。

在上述所有处理示例中，理论上是通过如下方式进行AD转换：将参考信号SLP_ADC供给至比较器(电压比较器)，然后对通过垂直信号线19输入来的模拟像素信号与参考信号SLP_ADC进行比较，并且当计数操作有效期间Ten开始时就通过启动时钟信号的计数来对该指定的计数操作有效期间Ten中的时钟数进行计数。

为了进行上述参考信号比较型AD转换，本实施方式中的AD转换部250包括比较部252(COMP)、计数操作期间控制部253(EN生成)和计数器部254。优选地，让计数器部254在增计数模式与减计数模式之间切换。在此示例中，在计数器部254的后级处进一步设置有具有水平传输用的锁存器257(存储器)的数据存储部256。

比较部252将在参考信号生成部27中产生的参考信号SLP_ADC与通过垂直信号线19(H1、H2、...、Hh)从所选行的单位像素3得到的模拟像素信号电压Vx进行比较。当参考信号SLP_ADC与像素信号电压Vx一致时，比较部252将比较输出Co(比较器输出)反转。

计数操作期间控制部253对AD转换部250的计数器部254的操作期间进行控制，使得对于作为被处理信号的像素信号电压Vx，在第一次处理中以N-M位精度进行AD转换处理来获得高位N-M位的数据，并且在第二次处理中以N位精度进行AD转换处理来获得低位M位的数据。计数操作期间控制部253通过向计数器部254供给计数使能信号EN来控制计数器部254的计数操作期间。

计数操作期间控制部253在第一次处理和第二次处理中都参照来自比较部252的比较输出Co，并且在第二次处理中还参照在第一次处理中的比较输出Co的变化时间点处的参考信号SLP_ADC的电平(例如，那时的DA转换器270的计数值)，来生成计数使能信号EN，该计数使能信号EN指定了与比较部252的比较输出Co有预定关系的下一个计数操作有效期间Ten(将会从此时被处理)。对于第二次处理，计数操作期间控制部253具有能够保持如下信息的结构(一个LSB电平信息获取部的功能)，该信息指定了在第一次处理中的比较输出Co的变化时间点处的参考信号SLP_ADC的电平(例如，那时的DA转换器270的计数值)。

为了实现上述方法，从参考信号生成部27将预定信息供给至计数操作期间控制部253中。作为“预定信息”，可使用适合于DA转换器270的结构的信息或者适合于与该DA转换器270的结构相对应的计数操作期间控制部253的特定结构的信息。具体示例将在第一实施方式～第三实施方式中说明。为了确定处理的次序，从通信及时序控制部20将控制信号供给至计数操作期间控制部253。

计数器部254利用计数时钟CKcnt1对来自计数操作期间控制部253的计数使能信号EN的激活期间进行计数，并保持该计数结果。

在这种结构中，AD转换部250在预定的像素信号读出期间中进行计数操作并在预定时刻输出计数结果。也就是说，比较部252首先将来自参考信号生成部27的参考信号SLP_ADC与通过垂直信号线19输入来的像素信号电压Vx进行比较。当这两个电压相等时，比较部252的比较输出Co被反转。例如，当通过将诸如电源电势等H(高)电平变成非激活状态而使像素信号电压Vx与参考信号SLP_ADC变得一致时，比较部252的比较输出Co变成L(低)电平(激活状态)。

本实施方式中的AD转换部250对同一个被处理信号进行多次不同分辨率(位分辨率)的AD转换。也就是说，在第一次处理(粗略AD转换)中以低分辨率(粗略的位分辨率)进行AD转换，并且对于难以在第一次处理中由粗略的位分辨率进行分辨的一个LSB，在第二次处理(精细的AD转换)中以高分辨率(高精度位分辨率)进行AD转换。稍后将会对此具体说明。通过利用计数操作期间控制部253来产生计数使能信号EN，可实现这种控制。

在本实施方式中，计数操作期间控制部253保持当比较部252的比较输出Co在第一次AD转换处理中被反转时表示参考信号SLP_ADC的电平的信息，并且利用该信息对进行第二次AD转换时的计数操作期间进行控制以使计数器部254仅在附近(具体地，最大是低分辨率的一个LSB)工作。通过在第二次AD转换时将计数器部254的计数操作期间限制为以N位精度对至多是低分辨率的一个LSB进行计数的期间，来抑制电力消耗。

对于此情况下的位分辨率变化，基本上可以采用改变参考信号SLP_ADC的斜度的方法或者改变计数时钟CKcnt1的频率的方法中的任意一种。毫无疑问地，也可以采用基于这些方法的结合而得到的方法。这会在稍后说明。

当进行N位的AD转换时，在第一次处理中以N-M位的精度粗略地进行AD转换，并且在第二次处理中仅对在比较部252的比较输出Co(比较器输出)被反转后的附近的N-M位精度的大约一个LSB以N位的高精度进行AD转换。在第一次处理中，进行高位“N-M”位的AD转换，并且对在那时与N位精度有关的数据的超出部分和不足部分(至多是N-M位精度的一个LSB)以N位精度进行AD转换，从而指定其余的低位M位的数据。

在参考信号比较型AD转换方法中，在低位侧的计数操作中消耗了大量的电能。因此，通过进行控制以使得以N位精度进行AD转换的第二次处理的计数操作期间变短，从而能够降低整体电力消耗。由于难以在第一次处理中以N-M位精度进行分辨(AD转换)的低位的超出和不足部分被以N位精度的高精度进行的第二次处理中的AD转换所修正，因而能够将整个AD转换的位精度维持为N位精度。因此，能够降低电力消耗而不会减小位分辨率。

把控制信号CN5从通信及时序控制部20输入至各AD转换部250的计数器部254中，该控制信号CN5指示了诸如P阶段计数处理中起始值Dini的设定或复位处理、或者计数器部254是在增计数模式还是在减计数模式中进行P阶段和D阶段的计数处理等其他控制信息。

由参考信号生成部27产生的参考信号SLP_ADC被共用地输入至比较部252的一个输入端子(+)和其他比较部252的输入端子(+)，并且相应垂直列的垂直信号线19与比较部252的另一输入端子(-)连接，使得从像素阵列部10分开地输入像素信号电压Vx。

来自通信及时序控制部20的计数时钟CKcnt1被共用地输入至该计数器部254的时钟端子CK和其他计数器部254的时钟端子CK。当未设置数据存储部256时，通过控制线12c把控制脉冲从水平扫描部12输入到计数器部254中。计数器部254具有保持计数结果的锁存功能，并因此保持计数器输出值直到出现了通过控制线12c由控制脉冲带来的指示。另外，对于被通知到输出部28的数据，可以采用将该数据设为直接处于参考信号SLP_ADC的台阶变化之前的计数值的方法或将该数据设为直接处于参考信号SLP_ADC的台阶变化之后的计数值的方法。根据所采用的是哪种方法，在数据中存在着一个LSB的差异。然而，整体来说，该数据是在在偏移了仅仅一个LSB之后被输出的。这可被看作量化误差的范畴。考虑到在比较输出Co被反转之后才确定该数据，因而认为后一种方法中的电路结构是紧凑的。

复位电平Srst的P阶段数据和信号电平Ssig的D阶段数据可被分开地传输至输出部28，并且可通过设置在AD转换部250之后的数字运算部来进行CDS处理。本发明人提出了通过AD转换部250来进行AD转换和CDS处理的各种参考信号比较型AD转换方法，并且基本上这些其他方法也可被各实施方式采用。

利用与半导体集成电路的制造技术相同的技术，将驱动控制部7的诸如水平扫描部12和垂直扫描部14等各个组件与像素阵列部10一体形成在诸如单晶硅等半导体区域中。也就是说，它们形成在所谓的一个芯片上(设在同一半导体基板上)。因此，形成了本实施方式的固体摄像器件1。

固体摄像器件1可被形成为如上所述通过把各个部分一体形成在半导体区域中而得到的一个芯片。然而，尽管未图示，固体摄像器件1也可被形成为具有摄像功能的模块形态，该模块形态中不仅包括诸如像素阵列部10、驱动控制部7和列AD转换部26等各个信号处理部，还包括诸如摄像透镜、光学低通滤波器和红外截止滤波器等光学系统。

各AD转换部250的输出端(例如计数器部254的输出)可以与水平信号线18连接。可代替地，如该图所示，可以采用在计数器部254之后设置有数据存储部256的结构，该数据存储部256作为具有锁存器的存储器件，该锁存器用于保持由计数器部254保持着的计数结果。数据存储部256保持并存储在预定时刻从计数器部254输出的计数数据。

水平扫描部12具有读出扫描部的功能，该读出扫描部可以在执行列AD转换部26的各比较部252和各计数器部254的相应处理的同时读出由各数据存储部256保持着的计数值。数据存储部256的输出与水平信号线18连接。水平信号线18是具有AD转换部250的位宽(bit width)或者具有与该位宽的两倍对应的宽度(例如，在互补输出时)的信号线，并且该水平信号线18与具有与每条输出线对应的感应放大器28a的输出部28连接。水平信号线18的水平传输通道的数量不限于一个。通过使用多个通道，可以对各自包括多列的多个组进行数据传输。另外，计数器部254、数据存储部256和水平信号线18都具有对应于N位的配置。

参考信号生成部：基本结构

图2是示出了参考信号生成部27的DA转换器270的结构示例的图。DA转换器270包括由恒定电流源的组合形成的电流源部302、计数器部312、偏移生成部314、电流源控制部316和设定基准电流值I_0的基准电流源部330，并且该DA转换器270用作电流输出型D/A转换电路。电流源部302的电流输出端子与作为电流电压转换元件的具有电阻R_340的电阻器340连接。电流源部302、电流源控制部316和电阻器340形成电流电压转换部301，并且在电流源部302与电阻器340的连接点处产生的电压作为参考信号SLP_ADC。

电流源部302具有输出预定的规定电流值的恒定电流源304。可以以各种方式设定电流源部302的各恒定电流源304的电流值，或者可以以各种方式来排列并控制电流源部302的各恒定电流源304。这里，为了容易理解，作为示例，假设恒定电流源304具有与位(bit)值一样多的恒定电流源304，并且各恒定电流源304输出具有相对于由基准电流源部330设定的基准电流值I_0的位权重的电流。

例如，在12位的情况下，假设“^”表示幂，则第0位的恒定电流源304_0输出2^0×I_0，第一位的恒定电流源304_1输出2^1×I_0，...，第十位的恒定电流源304_10输出2^10×I_0，并且第十一位的恒定电流源304_11输出2^11×I_0。恒定电流源304的电流输出端子被共同连接起来，并且也通过电阻器340与相当于参考信号SLP_ADC的起始电位SLP_ini的基准电源Vref连接。尽管基于包含在控制数据CN4中的表示每次比较处理时参考信号SLP_ADC的起始值的信息来设定基准电源Vref，但也可以使用用于设定基准电源Vref的各种电路结构。

基准电流源部330包括一端与负电源或地(ground)连接并产生起始电流Iini的恒定电流源332、作为恒定电流源332的负载的Pch型晶体管334、增益变更部336和把从增益变更部336输出的电流施加至电流源部302的各恒定电流源304上的Nch型晶体管338。晶体管334的源极与正电源连接，晶体管334的漏极和栅极共同连接至恒定电流源332的输出端子，并且晶体管334与增益变更部336的晶体管(未图示)之间形成电流镜像连接。

尽管未具体图示，但增益变更部336向晶体管338供给由来自晶体管334的镜像电流与预定数值相乘而得到的基准电流值I_0。晶体管338的源极与负电源或地(ground)连接，晶体管338的漏极和栅极共同连接至增益变更部336的输出端子，并且晶体管338与电流源部302的各恒定电流源304之间形成电流镜像连接。

增益变更部336基于包含在控制数据CN4中的表示每次比较处理时参考信号SLP_ADC的斜度的信息来设定每时钟的电压变化ΔSLPdac(＝I_0×R_340)，并且对于每个计数时钟CKdac1改变一个计数值。实际上，对计数时钟CKdac1的最大计数数值(例如，在10位的情况下为1024)仅设定最大电压幅度就足够了。通过改变对于基准电流源部330的恒定电流源332的起始电流Iini的量的增益，从而对每时钟的ΔSLPdac进行调节，并且由此对参考信号SLP_ADC的斜度(变化率)进行调节。

计数器部312基于来自通信及时序控制部20的计数时钟CKdac1进行计数操作，并将计数结果供给至电流源控制部316。偏移生成部314与基于计数器部312的计数值的变化无关地将恒定电位(偏移量)施加到参考信号SLP_ADC上，并将该信息供给至电流源控制部316。电流源控制部316根据计数器部312的计数值和来自电流源控制部316的关于偏移量的信息，确定是接通或是关断恒定电流源304，并且根据该确定结果来接通或关断恒定电流源304。

为容易理解，除非有特殊说明，否则总假设偏移量为零。因此，每当计数器部312的计数值增大时，DA转换器270就使电压从包含在控制数据CN4中的表示起始值的电压开始对每一个计数时钟CKdac1都变化ΔSLPdac。在增计数操作的情况下，由于电压按照ΔSLPdac减小，因而出现负斜度。在减计数操作的情况下，由于电压按照ΔSLPdac增大，因而出现正斜度。

在此结构示例中，通过改变DA转换器270的规定电流I_0、用于电流电压转换的电阻器340的电阻和形成DA转换器270的计数器部312所使用的计数时钟CKdac1这三者中的任一者，能够改变参考信号SLP_ADC的斜度。相反地，即使当改变了它们中的任一者时，通过在相反方向上对其他部件进行修正也能够使斜度保持不变。

例如，为了改变参考信号SLP_ADC的斜度，可以考虑如下的方法：在不改变DA转换器270的规定电流I_0或者用于电流电压转换的电阻器340的电阻的情况下，改变形成DA转换器270的计数器部312所使用的计数时钟CKdac1。这种方法也被称作通过改变DA转换器270的计数器部312的时钟操作来改变斜度的方法。

作为改变AD转换用参考信号SLP_ADC的斜度的另一种方法，也可以考虑如下的方法：在不改变DA转换器270的规定电流I_0或者形成DA转换器270的计数器部312的工作速度的情况下，改变用于电流电压转换的电阻器340的电阻。这种方法也被称作通过改变电流电压转换中的电阻来改变斜度的方法。

也可以采用如下的方法：在不改变形成DA转换器270的计数器部312的工作速度或者用于电流电压转换的电阻器340的电阻情况下，通过改变DA转换器270的规定电流I_0来改变与计数器部312的计数值对应的权重。这种方法也被称作通过电流电压转换中的电流变化来改变斜度的方法。另一方面，当计数时钟CKdac1被设成1/M时，通过将电阻器340的电阻设成1/M或者将规定电流I_0增大M倍，能够使斜度不变。

另外，本文示出的参考信号生成部27的结构仅仅是示例，并且对参考信号SLP_ADC的斜度进行调节的方法不限于这些方法。例如，也可以在控制数据CN4中产生满足包括α(起始值)和斜度(变化率)β的函数y＝α-β×x的参考信号SLP_ADC，并且可在不使用计数器部312的情况下形成参考信号生成部27。然而，使用了计数器部312的结构的优点在于：容易产生参考信号SLP_ADC并且容易实现与计数器部254的操作的对应。

例如，可以考虑如下的结构：在保持计数时钟CKdac1被施加至参考信号生成部27上的期间不变时，将计数器输出值设为x且把由y＝α-β×x算出的电位输出。在此情况下，例如通过改变时钟数来实现基于表示斜度β的信息对每个计数时钟CKdac1的电压变化ΔSLPdac(即，参考信号SLP_ADC的斜度β)的调节。另外，可通过改变用于电流电压转换的电阻或者改变单位电流源的电流量来调节每时钟的ΔSLPdac。

2次AD转换的原理

图3A～图3I是图示了本实施方式中采用的2次AD转换处理的原理图。这里，图3A是示出了位分辨率、参考信号SLP_ADC的斜度和计数器部254所使用的计数时钟CKcnt1的频率之间关系的图。图3B是图示了在2次AD转换处理中的运算处理与第二次计数期间之间关系的图。图3C～图3I是图示了使用了图3A所示特性的本实施方式的2次AD转换处理中的基本操作的图。

如图3A的(1)所示，计数器部254在该计数操作中所使用的参考信号SLP_ADC在每计数时钟CKcnt1内的台阶幅度ΔSLP变成位分辨率。因此，参考信号SLP_ADC的斜度和计数时钟CKcnt1的频率会影响该位分辨率。对于获得N位精度时的计数时钟CKcnt1的频率，把该频率设成1/M时的计数时钟CKcnt1被称作计数时钟CKcnt1/M。

例如，如图3A中的(2)所示，如果计数时钟CKcnt1的频率固定不变，则当参考信号SLP_ADC的斜度较大时台阶幅度ΔSLP也较大。因此，位分辨率变得粗略。相反，当参考信号SLP_ADC的斜度较小时，台阶幅度ΔSLP也较小。因此，位分辨率变得精确。另一方面，如图3A的(3)所示，如果参考信号SLP_ADC的斜度不变，则当计数时钟CKcnt1的频率较低时台阶幅度ΔSLP较大。因此，位分辨率变得粗略。相反，当计数时钟CKcnt1的频率较高时，台阶幅度ΔSLP较小。因此，位分辨率变得精确。

在本实施方式的AD转换处理中，利用上述特性，在低分辨率下进行第一次AD转换并且在高分辨率下进行第二次AD转换。在此情况下，首先，以N-M位精度粗略地进行第一次AD转换，从而获得高位N-M位的数据。在第二次AD转换中，通过使计数器部254进行工作，仅对在比较部252的比较输出Co被反转后的附近的N-M位精度的约一个LSB以N位的高精度进行AD转换，从而获得低位M位的数据。然后，利用在第一次AD转换处理中以N-M位精度获得的高位N-M位的数据和在第二次AD转换处理中以N位精度获得的低位M位的数据，来获取具有N位精度的像素信号电压Vx的像素数据Dx。当在此情况下接着进行差分处理时，即使没有额外地配备计算器，通过计数模式的改变也能够进行该差分处理，这与通过计数模式的改变能够实现利用P阶段处理结果和D阶段处理结果的CDS处理是一样的方式。

图3B集中地示出了通过前半计数方法在第一次处理中获得的数据、在第二次处理中获得的数据、用于根据这两个数据来获取像素数据Dx的运算表达式、以及第二次处理中与参考信号SLP_ADC的变化方向有关的计数操作期间的关系。

如图3B中的(1)所示，假定参考信号SLP_ADC的变化方向为负，针对具有N-M位精度的像素数据Dx所属的一个LSB的低侧在第一次处理中所获得的值(下限)被设为Da，并且针对高侧在第一次处理中所获得的值(上限)被设为Db。下限Da与像素数据Dx的差值被设为Dc(＝Dx-Da)，并且上限Db与像素数据Dx的差值被设为Dd(＝Db-Dx)。下限Da和上限Db满足Da＝Db-1LSB(N-M位精度)和Db＝Da+1LSB(N-M位精度)的关系。假设参考信号SLP_ADC的变化方向为正，则上限与下限之间的关系变为相反。因此，为了获得作为正值的差值Dc与差值Dd，将等式右边的第一项和第二项颠倒。

在第一次AD转换处理中，当参考信号SLP_ADC与像素信号电压Vx一致时，具有N-M位精度的下限Da和上限Db中的任一者被保持以作为具有N位精度的高位N-M位的数据。在第二次AD转换处理中，以N位精度计数差值Dc和差值Dd中的任一者。在第二次AD转换处理中第二计数器部254的操作期间被限制为“当以N位精度对差值Dc或差值Dd进行计数时”。在其它期间中，第二计数器部254的操作停止。

当获得像素数据Dx时，利用在第一次处理中获得的数据(Da或Db：具有N-M位精度的高位N-M位的数据)和在第二次处理中获得的数据(Dc或Dd：具有N位精度的低位M位的数据)进行运算。如图3B的(2)所示，可采用四种组合方式。作为修正的运算表达式的简单表达式为Da+Dc和Db-Dd。

在第二次处理中，为了将计数器部254的操作期间限制为“当以N位精度对差值Dc或差值Dd进行计数时”，如图3B的(2)所示，根据参考信号SLP_ADC的变化方向来控制起始和结束时刻。基本思想是在规定了第二次处理中所获得的数据(Dc和Dd中的任何一个)的像素信号电压Vx与规定了下限Da的电平SLPa之间或者在该像素信号电压Vx与规定了上限Db的电平SLPb之间，首先达到参考信号SLP_ADC的电平的那个就被设为起始点，而另一个就被设为结束点。

在当像素信号电压Vx与参考信号SLP_ADC一致时的时间点被设为结束点的情况下，由于计数器部254优选是在第一次处理中所获得的数据(Da和Db中的任何一个)的电平(SLPa和SLPb中的任何一个)与参考信号SLP_ADC一致之后进行工作，因而便于将第一次处理中所获得的数据设定成与第二次处理的起始点一致。相反地，在当像素信号电压Vx与参考信号SLP_ADC一致时的时间点被设为起始点的情况下，由于计数器部254优选在第一次处理中所获得的数据(Da和Db中的任何一个)的电平(SLPa和SLPb中的任何一个)与参考信号SLP_ADC一致时停止，因而便于将第一次处理中所获得的数据设定成与第二次处理的结束点一致。不管在哪种情况下，都不需要用来设定起始或结束时刻的无用操作。此外，在计数操作控制方面，对Da+Dc和Db-Dd中的任何一个进行修正运算的方法都能简单实现。

例如，图3C和图3D所示的第一实施例是在维持计数时钟CKcnt1的频率不变时，在第一次处理和第二次处理中改变参考信号SLP_ADC的斜度的方法。具体地，图3C示出了在第一次处理和第二次处理中使参考信号SLP_ADC的斜度的正负相反的方法，并且图3D示出了在第一次处理和第二次处理中让参考信号SLP_ADC的斜度的正负相同的方法。

在图3C和图3D所示的方法中，在第一次处理中使参考信号SLP_ADC的斜度很大并且在第二次处理使参考信号SLP_ADC的斜度很小。为了使本实施例的结构容易理解，在第一次处理和第二次处理中，在附图中以合在一起的方式图示了在比较部252的比较输出Co被反转时的时间点附近的参考信号SLP_ADC的状态。为了容易理解，假设DA转换器270所使用的计数时钟CKdac1和计数器部254所使用的计数时钟CKcnt1相同。在第一次处理中设定N-M位精度，并且在第二次处理中设定N位精度。

在第一次处理中，参考信号SLP_ADC的斜度很大。因此，由于直接处于台阶变化之前的电平SLPa与直接处于台阶变化之后的电平SLPb之间的台阶幅度ΔSLP_1(相当于一个LSB)很大，因而位分辨率是粗略的(N-M位精度)。如果像素信号电压Vx(复位电平Vrst或信号电平Vsig)在台阶幅度ΔSLP_1内，则全部都变成相同的计数值(即，AD转换结果)。

在第二次处理中，参考信号SLP_ADC的斜度被设为很小，并且当参考信号SLP_ADC的值达到比较输出Co被反转时的时间点附近的电平时就开始计数操作。因此，在一个LSB的台阶幅度ΔSLP_2很小(具有N位精度)的状态下对第一次处理中的台阶幅度ΔSLP_1内的数据(其难以用N位精度进行分辨)进行AD转换。如果计数器部254是增/减计数器，则在第二次处理中通过以与第一次处理中相反的计数模式进行计数来自动得到D1(高位N-M位)-D2(低位M位)的运算结果。

下面在如下情况下来具体说明图3C和图3D所示的状态：假设第一次处理中的数据为D1(N位中的高位N-M位)，第二次处理中的数据被设为D2(N位中的低位M位)，当在第一次处理中比较输出Co被反转时与DA转换器270的计数器部312的计数值对应的参考信号SLP_ADC的电平为SLPa，并且自那时起的一个时钟之后与计数值对应的参考信号SLP_ADC的电平为SLPb。

图3C所示的处理方法是在第一次处理中参考信号SLP_ADC的斜度被设为负的而在第二次处理中参考信号SLP_ADC的斜度被设为正的，并且在完成第一次处理时当参考信号SLP_ADC处于SLPb时(与比较输出Co被反转时的时间点相等时)的计数值被保持在计数操作期间控制部253中的示例。在此情况下，由保持在计数操作期间控制部253中的计数值表示的参考信号SLP_ADC的电平SLPb比像素信号电压Vx低。在第二次处理中，利用该电平SLPb作为起始点，对直到斜度为第一次处理中的斜度的1/M并且电平以比第一次处理中的台阶幅度窄的台阶幅度ΔSLP_2(ΔSLP_1的1/M)逐渐增大的参考信号SLP_ADC变成与像素信号电压Vx相等为止的这一期间进行计数。通过进行D1(高位N-M位)-D2(低位M位)的计算，把像素信号电压Vx的电平转换成具有N位精度的数字数据。

图3D所示的处理方法是在第一次处理中参考信号SLP_ADC的斜度被设为负的而在第二次处理中参考信号SLP_ADC的斜度也被设为负的，并且在完成第一次处理时当参考信号SLP_ADC处于SLPa时的计数值被保持在计数操作期间控制部253中的示例。在此情况下，由保持在计数操作期间控制部253中计数值表示的参考信号SLP_ADC的电平SLPa比像素信号电压Vx高。在第二次处理中，利用该电平SLPa作为起始点，对直到斜度为第一次处理中的斜度的1/M并且电平以比第一次处理中的台阶幅度窄的台阶幅度ΔSLP_2(ΔSLP_1的1/M)逐渐减小的参考信号SLP_ADC变成与像素信号电压Vx相等为止的这一期间进行计数。通过执行D1(高位N-M位)+D2(低位M位)的计算，把像素信号电压Vx的电平转换成具有N位精度的数字数据。

另外，如果在采用了将直接处于参考信号SLP_ADC的台阶变化之后的计数值传输至输出部28的方法时应用图3C和图3D所述的处理方法，则当参考信号SLP_ADC高于像素信号电压Vx的电平时的计数值被确定为在第二次处理中确定的数据。相反，在没有应用这种方法的情况下，当参考信号SLP_ADC低于像素信号电压Vx的电平时的计数值被确定作为第二次处理中确定的数据。结果，在两种情况下总是存在一个LSB的差异。然而，如上所述，数据是在整体上偏移了仅仅一个LSB之后而被输出的。这可以认为是量化误差的范畴并且不会引起任何问题。

图3E和图3F所示的第二实施例是在维持参考信号SLP_ADC的斜度不变(可以是正的或负的)时，在第一次处理和第二次处理中改变计数器部254的计数时钟CKcnt的频率的方法。具体地，图3E示出了在第一次处理和第二次处理中使参考信号SLP_ADC的斜度正负相反的方法，并且图3F示出了在第一次处理和第二次处理中让参考信号SLP_ADC的斜度正负相同的方法。

在图3E和图3F所示的方法中，假设在第一次处理中将计数时钟CKcnt1的频率设定为对应于N-M位分辨率的低频率并且在第二次处理中将CKcnt1的频率设定为对应于通常的N位分辨率的高频率。为了使本实施方式的结构容易理解，在第一次处理和第二次处理中，在附图中以合在一起的方式图示了在比较部252的比较输出Co被反转时的时间点附近的参考信号SLP_ADC的状态。为了容易理解，假设DA转换器270所使用的计数时钟CKdac1和计数器部254所使用的计数时钟CKcnt1相同。在第一次处理中设定N-M位精度，并且在第二次处理中设定N位精度。

在第一次处理中，计数时钟CKcnt1的频率和计数时钟CKdac1的频率被设为是第二次处理中的上述二者的频率的1/M。DA转换器270将电阻器340的电阻设成1/M或者将规定电流I_0增大M倍，使得即使计数时钟CKdac1被设为1/M，参考信号SLP_ADC的斜度也会变成与第二次处理中的斜度相等。

由于在第一次处理中计数时钟CKcnt1被分频成1/M，因而一个LSB的台阶幅度ΔSLP_1是很大的。因此，位分辨率是粗略的(N-M位精度)。如果像素信号电压Vx(复位电平Vrst或信号电平Vsig)在台阶幅度ΔSLP_1内，则全部变成相同的计数值(即，AD转换结果)。在第二次处理中，当参考信号SLP_ADC的值达到在比较输出Co被反转时的时间点附近的电平时就开始计数操作，使得计数时钟CKcnt1的频率对应于通常的N位分辨率。在第二次处理中，在一个LSB的台阶幅度ΔSLP_2很小(具有N位精度)的状态下对第一次处理中的台阶幅度ΔSLP_1内的数据(难以用N位精度进行分辨)进行AD转换。如果计数器部254是增/减计数器，则在第二次处理中通过以与第一次处理中相反的计数模式进行计数来自动得到D1(高位N-M位)-D2(低位M位)的运算结果。

这里，下面也会在如下情况下来具体说明图3E和图3F所示的状态：假设第一次处理中的数据为D1(N位中的高位N-M位)，第二次处理中的数据为D2(N位中的低位M位)，当在第一次处理中比较输出Co被反转时与DA转换器270的计数器部312的计数值对应的参考信号SLP_ADC的电平是SLPa，并且自那时起的一个时钟之后与计数值对应的参考信号SLP_ADC的电平是SLPb。

图3E所示的处理方法是在第一次处理中参考信号SLP_ADC的斜度被设定为负的而在第二次处理中参考信号SLP_ADC的斜度被设定为正的，并且在完成第一次处理时当参考信号SLP_ADC处于SLPb时的计数值被保持在计数操作期间控制部253中的示例。在此情况下，由保持在计数操作期间控制部253中的计数值表示的参考信号SLP_ADC的电平SLPb比像素信号电压Vx低。在第二次处理中，利用该电平SLPb作为起始点，使用频率已经增大到第一次处理中的频率的M倍的计数时钟CKcnt1对直到电平逐渐增大的参考信号SLP_ADC变成与像素信号电压Vx相等为止的这一期间进行计数。通过执行D1(高位N-M位)-D2(低位M位)的计算，把像素信号电压Vx的电平转换成具有N位精度的数字数据。

图3F所示的处理方法是在第一次处理中参考信号SLP_ADC的斜度被设定为负的且在第二次处理中参考信号SLP_ADC的斜度也被设定为负的，并且在完成第一次处理时当参考信号SLP_ADC处于SLPa时的计数值被保持在计数操作期间控制部253中的示例。

在此情况下，由保持在计数操作期间控制部253中的计数值表示的参考信号SLP_ADC的电平SLPa比像素信号电压Vx高。在第二次处理中，利用该电平SLPa作为起始点，使用频率已经增大到第一次处理中的频率的M倍的计数时钟CKcnt1对直到电平逐渐减小的参考信号SLP_ADC变成与像素信号电压Vx相等为止的这一期间进行计数。通过执行D1(高位N-M位)+D2(低位M位)的计算，把像素信号电压Vx的电平转换成具有N位精度的数字数据。

在图3C或图3E所示的处理中，从D1(高位N-M位)-D2(低位M位)的运算表达式可以看出，在进行两次处理之后为了获得具有N位精度的最终值必须要进行减法处理。这通过改变计数器部254的计数模式就能够实现。例如，在P阶段处理时，通过在第一次处理中设定为对高位N-M位进行减计数，并且利用在第一次处理中获得的数据作为起始值在第二次处理中设定为对低位M位进行增计数，从而得到N位精度的“-Drst”。然后，在D阶段处理时，利用在P阶段处理中获得的数据作为起始值在第一次处理中设定为对高位N-M位进行增计数，并且利用在第一次处理中获得的数据作为起始值在第二次处理中设定为对低位M位进行减计数，从而得到N位精度的“Dsig+Drst-Drst＝Dsig”。

在图3D或图3F所示的处理中，从D1(高位N-M位)+D2(低位M位)的运算表达式可以看出，在进行两次处理之后为了获得具有N位精度的最终值仅进行加法处理就足够了。因此，不需要改变计数模式。例如，在P阶段处理时，通过在第一次处理中设定为对高位N-M位进行减计数，并且利用在第一次处理中获得的数据作为起始值在第二次处理中设定为对低位M位进行减计数，从而得到N位精度的“-Drst”。然后，在D阶段处理时，利用在P阶段处理中获得的数据作为起始值在第一次处理中设定为对高位N-M位进行增计数，并且利用在第一次处理中获得的数据作为起始值在第二次处理中设定为对低位M位进行增计数，从而得到N位精度的“Dsig+Drst-Drst＝Dsig”。

尽管未图示，但是不管斜度或时钟频率如何，也可以采用在第一次处理中参考信号SLP_ADC的斜度被设定为正的而在第二次处理中该斜度被设定为负的，并且在完成第一次处理时当参考信号SLP_ADC处于SLPb时的计数值被保持在计数操作期间控制部253中的方法。此外，不管斜度或时钟频率如何，也可以采用在第一次处理中参考信号SLP_ADC的斜度被设定为正的且在第二次处理中该斜度也被设定为正的，并且在完成第一次处理时当参考信号SLP_ADC处于SLPa时的计数值被保持在计数操作期间控制部253中的方法。

也就是说，不管斜度或时钟频率如何，下面也可以考虑与在第二次处理中对直到比较输出Co被反转为止的期间进行计数的方法(前半计数方法)相结合的情况。首先，当参考信号SLP_ADC的变化方向在第一次处理中与在第二次处理中不同时，保持当参考信号SLP_ADC处于SLPb时的计数值。所保持的计数值超出了具有N位精度的像素信号电压Vx的数字值(计数值)。该超出部分至多是N-M位精度的一个LSB。然后，在第二次处理中，以N位精度对该超出部分进行AD转换。运算表达式D1(高位N-M位)-D2(低位M位)表达了这一点。

另一方面，当参考信号SLP_ADC在第一次处理中和在第二次处理中的变化方向相同时，保持当参考信号SLP_ADC处于SLPa时的计数值。所保持的计数值不足于具有N位精度的像素信号电压Vx的数字值(计数值)。该不足部分至多是N-M位精度的一个LSB。然后，在第二次处理中，以N位精度对该不足部分进行AD转换。运算表达式D1(高位N-M位)+D2(低位M位)表达了这一点。

从这些解释可以想到的是，不管斜度或时钟频率如何，与在第二次处理中对比较输出Co被反转之后直到该比较输出Co达到N-M位精度的一个LSB为止的期间进行计数的方法(后半计数方法)相结合的情况也是可以的。在此情况下，当在第二次处理中采用了前半计数方法时，优选对计数值的保持时间以及与像素信号电压Vx有关的N位精度的超出和不足之间的关系进行调节。

图3G集中地示出了通过后半计数方法在第一次处理中获得的数据、在第二次处理中获得的数据、用于根据这两个数据来获取像素数据Dx的运算表达式、以及第二次处理中与参考信号SLP_ADC的变化方向有关的计数操作期间之间的关系。

如图3G的(1)所示，假定参考信号SLP_ADC的变化方向为负，针对具有N-M位精度的像素数据Dx所属的一个LSB的低侧在第一次处理中获得的值(下限)被设定为Dm-Da、针对高侧而获得的值(上限)被设定为Dm-Db，并且在后半计数方法中获得的像素信号电压Vx的数据被设定为Dm-Dx。下限Dm-Da与像素信号电压Vx的数据的差值被设定为Dc(＝Dx-Da)，并且上限Dm-Db与像素信号电压Vx的数据的差值被设定为Dd(＝Dd-Dx)。下限Dm-Da和上限Dm-Db满足Dm-Da＝Dm-Db-1LSB(N-M位精度)和Dm-Db＝Dm-Da+1LSB(N-M位精度)的关系。假设参考信号SLP_ADC的变化方向为正，则上限与下限之间的关系变为相反。因此，为了获得作为正值的差值Dc和差值Dd，将等式右边的第一项和第二项颠倒。

在第一次AD转换处理中，由于当参考信号SLP_ADC与像素信号电压Vx相等时开始计数，然后在整个范围内进行计数，因而将具有N-M位精度的下限Dm-Da和上限Dm-Db中的任一者保持为具有N位精度的高位N-M位的数据。在第二次AD转换处理中，以N位精度对差值Dc和差值Dd中的任一者进行计数。在第二次AD转换处理中第二计数器部254的操作期间被限制为“当以N位精度对差值Dc或差值Dd进行计数时”。在其他期间中，第二计数器部254的操作停止。

当获得像素数据Dm-Dx时，利用在第一次处理中获得的数据(Dm-Da或Dm-Db：具有N-M位精度的高位N-M位的数据)和在第二次处理中获得的数据(Dc或Dd：具有N位精度的低位M位的数据)进行运算。如图3G的(2)所示，可采用四种组合方式。作为修正的运算表达式的简单形式为Dm-Da-Dc和Dm-Db+Dd。

在第二次处理中，为了将计数器部254的操作期间限制为“当以N位精度对差值Dc或差值Dd进行计数时”，如图3G的(2)所示，根据参考信号SLP_ADC的变化方向来控制起始和结束时刻。基本思想是在规定了第二次处理中获得的数据(Dc和Dd中的任何一个)的像素信号电压Vx与规定了下限Dm-Da的电平SLPa之间或在该像素信号电压Vx与规定了上限Dm-Db的电平SLPb之间，首先达到参考信号SLP_ADC的电平的那个就被设为起始点，而另一个就被设为结束点。

在当像素信号电压Vx与参考信号SLP_ADC相等时的时间点被设为结束点的情况下，由于计数器部254优选在第一次处理中获得的数据(Dm-Da和Dm-Db中的任何一个)的电平(SLPa和SLPb中的任何一个)与参考信号SLP_ADC一致之后进行工作，因而便于将第一次处理中所获得的数据设定成与第二次处理的起始点一致。相反地，在当像素信号电压Vx与参考信号SLP_ADC相等时的时间点被设为起始点的情况下，由于计数器部254优选在第一次处理中获得的数据(Da和Db中的任何一个)的电平(SLPa和SLPb中的任何一个)与参考信号SLP_ADC相等时停止，因而便于将第一次处理中所获得的数据设定成与第二次处理的结束点一致。不管在哪种情况下，都不需要用来设定起始或结束时刻的无用操作。此外，在计数操作控制方面，对Dm-Da-Dc和Dm-Db+Dd中的任一个进行修正运算的方法都能简单实现。

例如，在图3H所示的第三实施例(第三实施例的第一种情况)中，示出了与在维持计数时钟CKcnt的频率不变时，在第一次处理和第二次处理中改变参考信号SLP_ADC的斜度的方法的结合。在此方法中，当参考信号SLP_ADC的变化方向在第一次处理中与在第二次处理中不同时，将当参考信号SLP_ADC处于SLPa时的计数值保持在计数操作期间控制部253中。在后半计数方法中所保持的计数值超出了与具有N位精度的像素信号电压Vx的数字值(计数值)对应的补数(complement data)。该超出部分至多是N-M位精度的一个LSB。

然后，在第二次处理中，在比较输出Co被反转之后以N位精度对该超出部分进行AD转换。在具有N-M位精度的第一次处理中的保持数据是Dm-D_SLPa，并且在具有M位精度的第二次处理中的计数数是Dx-D_SLPa。因此，由于通过进行(Dm-D_SLPa)-(Dx-D_SLPa)的减法处理而得到Dm-Dx，因而对第一次处理中的超出部分进行修正。例如能够通过改变第一次处理和第二次处理中的计数模式来实现该减法处理。

另一方面，在图3I所示的第三实施例(第三实施例的第二种情况)中，示出了与在使参考信号SLP_ADC的斜度的正负相同时，在第一次处理和第二次处理中改变计数时钟CKcnt频率的方法的结合。在此方法中，当参考信号SLP_ADC的变化方向在第一次处理中与在第二次处理中相同时，将当参考信号SLP_ADC处于SLPb时的计数值保持在计数操作期间控制部253中。在后半计数方法中所保持的计数值不足于与具有N位精度的像素信号电压Vx的数字值(计数值)对应的补数(complement data)。该不足部分至多是N-M位精度的一个LSB。

然后，在第二次处理中，在比较输出Co被反转之后以N位精度对该不足部分进行AD转换。在具有N-M位精度的第一次处理中的保持数据是Dm-D_SLPb，并且在具有M位精度的第二次处理中的计数数是D_SLPb-Dx。因此，由于通过进行(Dm-D_SLPa)+(Dx-D_SLPa)的加法处理而得到Dm-Dx，因而对第一次处理中的不足部分进行修正。这从第一次处理和第二次处理中相同的计数模式可以看出。

在本实施方式中采用2次AD转换的结构得到了下面的优点。首先，在各P阶段和D阶段的第一次处理和第二次处理中，参考信号生成部27(DA转换器270)可在整个范围内的正方向或负方向上改变参考信号SLP_ADC。因此，不像JP-A-56-096527、JP-A-2002-232291或美国专利No.6670904中公开的结构那样，不需要产生对于每个像素(列)来说斜度变化点都改变的参考电压。采用建立了用于通过计数操作期间控制部253对每列的计数器部254的操作期间进行控制的计数操作有效期间Ten的方法，仅通过数字电路就能实现计数器部254的计数操作的控制，并且优点是不会出现信号劣化。

此外，在第一次处理(在粗精度转换时)和第二次处理(在高精度转换时)中改变参考信号SLP_ADC的斜度的方法中，优选在第二次处理中在全部范围内以平缓的斜度改变参考信号SLP_ADC以使其对于所有列都相同，并且对应于每列都建立计数操作有效期间Ten从而对计数器部254的操作期间进行控制。

由于控制电路的结构是相对简单的，因而如果采用对于模式和方法来说最优化的结构则能够减小电路结构。JP-A-56-096527中公开的大的逻辑控制电路是不必要的。因此，由于元件的小型化因而能够容易地减小电路面积。即使在与现有技术相似地仅进行一次AD转换的参考信号比较型AD转换方法中采用新的模式与该方法结合的情况下，仅建立计数操作有效期间Ten是足够的，该计数操作有效期间Ten限定了对在第一次AD处理中难以用粗略位分辨率处理的一个LSB进行高精度转换的期间。由于这可以通过改变由数字电路形成的计数操作期间控制部253的结构来实现，因而可以说成是具有冗余的方法。

不像JP-A-56-096527、JP-A-2002-232291或美国专利No.6670904中公开的那样，不需要为每列都设置改变参考信号变化点的参考电压源。因此，即使每列都设有参考信号生成部27也能减小电路尺寸。毫无疑问地，也可以采用如图1所示的所有列仅共用一个参考信号生成部27的结构。这与难以实现在所有列中各列使用一个参考电压源的JP-A-56-096527、JP-A-2002-232291和美国专利No.6670904中所公开的结构不同。

此外，由于不像JP-A-2002-232291和美国专利No.6670904中公开的方法那样，本方法不是利用电容器或开关改变参考信号的斜度方法，因而不会出现因为电容器而难以最小化的情况。另外，也不会出现变化或噪声等引起的线性度劣化或者由接点·电平差或者开关的开/关操作引起的噪声问题。

第一实施方式

图4A～图4E是图示了第一实施方式的图。在第一实施方式中，与图3C所示的处理类似地进行两次AD处理。这里，图4A是示出了当考虑AD转换处理和CDS处理时，第一实施方式的固体摄像器件1A的简单电路结构的图。图4B是示出了在第一实施方式的固体摄像器件1A中使用的比较部252的结构示例的图。图4C是示出了在第一实施方式的固体摄像器件1A中使用的计数操作期间控制部253的一部分的具体结构示例的图。图4D是示出了在第一实施方式的固体摄像器件1A中使用的计数器部254的结构示例的图。图4E是图示了第一实施方式的固体摄像器件1A中的2次AD转换操作的时序图。

如图4A所示，作为示例，单位像素3不仅具有电荷生成部32，还具有作为形成像素信号生成部5的基本部件的四个晶体管(读出选择晶体管34、复位晶体管36、垂直选择晶体管40和放大晶体管42)。形成传输部的读出选择晶体管34由传输信号TRG驱动。形成初始化部的复位晶体管36由复位信号RST驱动。垂直选择晶体管40由垂直选择信号VSEL驱动。

电荷生成部32是由诸如光电二极管PD等光接收元件DET形成的探测器的示例。光接收元件DET的一端(阳极侧)与低电位侧的基准电位Vss(负电位：例如，约-1V)连接，并且光接收元件DET的另一端(阴极侧)与读出选择晶体管34的输入端(典型地，源极)连接。另外，基准电位Vss可以是地电位GND。读出选择晶体管34的输出端子(典型地，漏极)与连接复位晶体管36、浮动扩散部38和放大晶体管42的连接节点相连。复位晶体管36的源极与浮动扩散部38连接，并且复位晶体管36的漏极与复位电源Vrd(它通常被设定为与电源Vdd共用)连接。

作为示例，垂直选择晶体管40的漏极与放大晶体管42的源极连接，垂直选择晶体管40的源极与像素线51连接，并且垂直选择晶体管40的栅极(尤其被称作垂直选择栅极SELV)与垂直选择线52连接。放大晶体管42的栅极与浮动扩散部38连接，放大晶体管42的漏极与电源Vdd连接，放大晶体管42的源极通过垂直选择晶体管40与像素线51连接并且也与垂直信号线19连接。另外，可相反地设置垂直选择晶体管40和放大晶体管42，而不限于上述连接结构。例如，也可以采用垂直选择晶体管40的漏极与电源Vdd连接，垂直选择晶体管40的源极与放大晶体管42的漏极连接，并且放大晶体管42的源极与像素线51连接的情况。

垂直信号线19的一端延伸至列AD转换部26的同时，并且读出电流控制部24被连入路径中。尽管未详细图示，但读出电流控制部24在各垂直列中具有负载MOS晶体管。该MOS晶体管的栅极被连接在基准电流源部与晶体管之间形成电流镜像电路，从而用作电流源24a对垂直信号线19起作用。另外，在读出电流控制部24与放大晶体管42之间可以设置近似供给有恒定工作电流(读出电流)的源极跟随器结构。

计数操作期间控制部253(控制电路)被配置成包括开关406和数字比较器410(D-COMP)。在此结构示例中，示出了从计数操作期间控制部253中除去了计数器部254的状态。然而，实际上，采用了如下结构：计数器部254的数据保持功能被用作用于保持在完成第一次处理时当参考信号SLP_ADC处于SLPb时的计数值的功能部。

在此结构示例中，计数器部254用作获取信息的一个LSB电平信息获取部，当在第一次处理中比较部252检测到参考信号SLP_ADC与像素信号电压Vx相等时，该计数器部254规定了像素信号电压Vx的AD转换数据所属的N-M位精度的一个LSB的低侧电平SLPa或高侧电平SLPa。采用这种结构是因为计数时钟CKcnt1和计数时钟CKdac1是共用的。当它们采用不同的结构时，在计数操作期间控制部253中设置有用参考信号生成部27侧的计数时钟CKdac1进行工作或者用相应时钟进行工作的专用计数器部等，从而实现了一个LSB电平信息获取部的功能。

在第二次处理中当参考信号生成部27侧的计数器部312的计数值与保持在各列的计数器部254中的计数值相等时，数字比较器410通过激活计数使能信号EN开始计数器部254的计数操作。

开关406改变保持在计数器部254中的数据的输出目标。在第二次AD转换时，数字比较器410将保持在计数器部254中的计数值与计数器部312的计数值进行比较，并且当它们相等时输出激活的H。计数操作期间控制部253产生计数使能信号EN并将该计数使能信号EN供给至计数部254，在第一次AD转换时该计数使能信号EN在从参考信号SLP_ADC开始变化时起直到比较部252的比较输出Co被反转为止的期间内具有H电平，而在第二次AD转换时该计数使能信号EN在数字比较器410的输出变成激活的H时之后直到比较部252的比较输出Co被反转为止的期间内具有H电平。计数使能信号EN的H电平期间是计数操作有效期间Ten。

数据存储部256包括具有用于保持P阶段结果的锁存器257P的第一数据存储部256P和具有用于保持D阶段结果的锁存器257D的第二数据存储部256D，以便分别保持P阶段电平(复位电平Srst)的AD转换结果和D阶段电平(信号电平Ssig)的AD转换结果。由开关406控制将会把计数器部254中所保持的数据传输至锁存器257P、锁存器257D及数字比较器410中的哪一个。第一数据存储部256P(锁存器257P)的数据和第二数据存储部256D(锁存器257D)的数据被传输至设在输出部28中的数字运算部29。保持在第一数据存储部256P中的P阶段数据是负数据(-Drst)，并且保持在第二数据存储部256D中的D阶段数据是正数据(Drst+Dsig)。因此，数字运算部29通过加法运算获得信号分量Vsig的数字数据Dsig。

在本实施方式中，在P阶段及D阶段的任何处理中，参考信号SLP_ADC的变化方向在第一次与第二次之间变化。因此，在第一次AD转换和第二次AD转换中，参考信号SLP_ADC与像素信号电压Vx之间的关系改变，并且比较部252的比较输出Co的H/L的关系被倒置。于是，为了与已知结构匹配，作为示例，在第一次AD转换和第二次AD转换中采用了用于方向的匹配的措施，即改变了比较部252的比较输出Co。第一次AD转换与第二次AD转换之间的差异可以说是形成比较部252的基本部件比较器的比较输出在第二次AD转换中被再次反转。

作为结构示例，尽管未图示，例如也可以考虑由D锁存器(D触发器)形成1/2分频器并且形成比较部252的基本部件比较器的比较输出的边缘检测结果被供给至D锁存器的时钟端的构造。

此外，如图4B的(1)所示，上述构造可以通过在形成比较部252的比较器510的末级插入加法器512，并且通过从外部系统控制部20b供给用于区分第一次AD转换和第二次AD转换的判定信号DET来实现。比较器510的末级输出被输入至加法器512的一个输入端，并且判定信号DET被输入至另一输入端。假设判定信号DET在第一次AD转换中具有L(0)电平并且在第二次AD转换中具有H(1)电平。从真值表也可看出，加法器512的输出的最低位数据被优选用作比较输出Co。

另外，如图4B的(2)所示，上述构造可以通过在形成比较部252的比较器510的末级插入EX-OR(异-或)门514，并且通过从外部供给用于区分第一次AD转换和第二次AD转换的判定信号DET来实现。比较器510的输出被输入至EX-OR门514的一个输入端，并且判定信号DET被输入至另一输入端。假设判定信号DET在第一次AD转换中具有L电平并且在第二次AD转换中具有H电平。从真值表也可看出，当另一输入端的判定信号DET为“H”时，EX-OR门514对一个输入端的比较器510的输出进行逻辑倒置。

此外，如图4B的(3)所示，可在比较器510的末级增加反相器516和选择器518。比较器510的末级输出被输入至选择器518的一个输入端，反相器516的输出被供给至另一输入端，并且判定信号DET被输入至控制输入端。假设判定信号DET在第一次AD转换中具有L电平并且在第二次AD转换中具有H电平。通过选择器518，在第一次AD转换和第二次AD转换中比较器510的末级输出和反相器516的输出被改变。

在任何结构中，比较器510的末级输出在第二次AD转换中都可被再次反转。

在未应用本实施方式的通常结构中，例如，从通信及时序控制部20接收参考信号SLP_ADC变化的期间被设为H的源极计数使能信号EN_0，并且响应于比较部252的输出通过将计数使能信号EN_0降到L来产生被传输至计数器部254的计数使能信号EN，由此控制计数器的操作期间。在此情况下，对于P阶段和D阶段，在第一次处理中当源极计数使能信号变成H时计数器开始操作，并且在第一次处理和第二次处理中参考信号SLP_ADC与像素信号电压Vx的尺寸关系反转时操作结束。

另一方面，在本实施方式中，第二次处理是有特色的。对于P阶段和D阶段，在第二次处理中计数器的操作起始随着列变化，并且和以往一样在第一次处理和第二次处理中参考信号SLP_ADC与像素信号电压Vx的尺寸关系反转时操作结束。因此，对于第二次AD转换的控制，“当它与第一次AD转换的结果匹配时计数器开始操作”是必要的。为此，引入“列计数使能信号EN_1”。

为了生成“列计数使能信号EN_1”，计数操作期间控制部253包括例如具有图4C所示结构的匹配电路490。匹配电路490被构造成包括D锁存器492、AND门494和二输入型开关496(选择器)。D锁存器492的D输入端被固定为H，并且数字比较器410的输出(当匹配时为H)被供给至时钟输入端。在第二次处理开始后将D锁存器492的同相输出Q复位成L的控制信号被从系统控制部20b供给至复位端。D锁存器492的同相输出Q被供给至AND门494的一个输入端，并且计数使能信号EN_0被供给至另一输入端。

AND门494的输出被供给至开关496的一个输入端，计数使能信号EN_0被供给至另一输入端，并且用于区分第一次处理和第二次处理的判定信号DET从系统控制部20b被供给至AND门494的控制输入端。

因此，在第一次处理中由于源极计数使能信号EN_0被用作“列计数使能信号EN_1”，因而对于P阶段和D阶段，源极计数使能信号变成H时计数器开始操作。另一方面，在第二次处理中，当数字比较器410的输出变成H时，即“当它与第一次AD转换结果匹配时”计数器能够开始操作。

如图4D所示，计数器部254是包括对应于位数的锁存器430(D触发器)和选择器432的异步计数器。计数器部254包括在列计数使能信号EN_1规定的必要期间从通信及时序控制部20的时钟转换部20a(PLL)将计数时钟CKcnt1供给至锁存器430的时钟匹配电路530。选择器432被设置在对应于位数的各锁存器430的输入侧。选择器432由来自系统控制部20b的控制信号控制，并且在时钟匹配电路530中的门处理之后选择计数时钟CKcnt1、上一级的锁存器430的输出或L电平，然后将它供给至位于下一级的锁存器430的时钟输入端。

也就是说，选择器432通过改变来自低位的输入和来自计数器外部的计数时钟CKcnt1来控制时钟的供给目标。例如，图4D示出了对应于13位的结构。考虑在第一次处理中得到对应于高8位的数据并且在第二次处理中对应于确定低5位的数据的情况。

在第一次处理中，仅仅激活对应于高8位的锁存器430_5～锁存器430_12，在门处理之后计数时钟CKcnt1被输入至最低一级的锁存器430_5的时钟输入端，并且下一级之后将低侧输出数据供给至时钟输入端。在低侧的锁存器430_0～锁存器430_4不工作，这是因为在这些锁存中没有时钟输入。因此，能够减小电力消耗。在第二次处理中，全部锁存器430_0～锁存器430_12均被激活，计数时钟CKcnt1被供给至第一级的锁存器430_0的时钟输入端，并且下一级之后将低侧输出数据供给至时钟输入端。

因而，在第一次AD转换中仅让高位操作，并且在第二次AD转换中让所有位操作。通过采用这种结构，可以实现2次AD转换处理而不会显著增大电路面积。

DA转换器270产生在第一次AD转换和第二次AD转换中具有不同台阶幅度ΔSLP的参考信号SLP_ADC。各列的计数器部254与DA转换器270的计数器部312同步操作。

如图4E所示，当参考信号SLP_ADC与传输至比较部252的像素信号电压Vx相等时各列的计数器部254保持计数值并停止计数，但DA转换器270的计数器部312一直进行全计数操作。

计数增/减是指在计数器部254中的增计数操作与减计数操作之间切换。

对于计数器部254的控制，首先，在第一次AD转换处理中，在用于对复位电平Srst进行AD转换的P阶段处理时设定减计数控制，并且在用于对信号电平Ssig进行AD转换的D阶段处理时设定增计数控制。在完成P阶段处理之后，将计数器锁存信号LT供给至数据存储部256的第一数据存储部256P，从而保持在计数器部254中的计数数据(所示的-Drst)被保持在第一数据存储部256P中，然后将计数复位信号供给至计数器部254，从而将保持在计数器部254中的数据复位。

在完成D阶段处理之后，将计数器锁存信号LT供给至数据存储部256的第二数据存储部256D，从而保持在计数器部254中的计数数据(表示为Drst+Dsig)被保持在第一数据存储部256D中，然后将计数复位信号供给至计数器部254，从而将保持在计数器部254中的数据复位。

另外，对于P阶段和D阶段，在与第一次AD转换相反的模式下进行第二次AD转换。也就是说，进行控制以便在与第一次AD转换相反的方向上进行计数。在第二次AD转换中，利用在第一次处理中获得的计数数据作为起始点而不复位计数器部254来进行计数操作。

在此情况下，计数操作期间控制部253利用第二次AD转换时保持在各列的计数器部254中的计数值与DA转换器270的计数器部312的计数值的比较结果来控制计数器部254。具体地，最初各列的计数器部254不进行工作。当计数器部312的计数值和保持在各列的计数器部254中的值相等时，激活计数器部254的所有锁存器430并开始计数。在此示例中，当在第二次处理中第二参考信号SLP_ADC达到电平SLPb时，数字比较器410输出H电平，该电平SLPb规定了像素信号电压Vx与参考信号SLP_ADC相等时的电平所属的N-M位精度的一个LSB的上限Db。当像素信号电压Vx与参考信号SLP_ADC相等时第二次AD转换结束。

另外，在本示例中，为了进行数字CDS，有必要分别保持P阶段电平(复位电平Srst)的AD转换结果和D阶段电平(信号电平Ssig)的AD转换结果。为此，数据存储部256被配置成包括两行锁存器。

另外，在没有采用图4A所示结构的情况下，当从P阶段处理变成D阶段处理时，AD转换部250也通过利用不对计数器部254进行复位来进行，而在P阶段处理中获取的计数数据作为起始点进行计数操作来执行CDS处理。另一方面，在本实施方式中，有必要确定何时开始对每列进行第二D阶段处理。在图4A所示的方法中，利用对保持在各列的计数器部254中的值与产生参考信号SLP_ADC的计数器部312的输出值进行比较的方法进行判定。于是，当从P阶段处理变成D阶段处理时有必要复位计数器部254。如果D阶段的计数自P阶段处理结果起在相反方向上开始，则第二D阶段处理的开始时间变得不适当。

因此，在第一实施方式中，对各复位电平Srst和信号电平Ssig的模拟输出进行两次不同AD转换分辨率(位数)的AD转换。在2次AD转换中，为了粗略搜索存在有信号电压的第一范围，在第一次AD转换中进行低分辨率(位数小)的AD转换，并且为了将信号电压转换成具有高精度的数字值，在第二次AD转换中进行高分辨率(位数大)的AD转换。例如，当需要12位分辨率的AD转换时，以8位精度进行第一次AD转换，并且以12位精度进行第二次AD转换。

在第一实施方式中，为了改变2次AD转换的分辨率，使用具有不同台阶幅度ΔSLP(阶梯波)的参考信号SLP_ADC。也就是说，在2次AD转换中，在第一次AD转换中使用具有大电压台阶幅度ΔSLP1和阶梯波形状的参考信号SLP_ADC以粗略搜索存在有信号电压的范围，并且在第二次AD转换中使用具有小电压台阶幅度ΔSLP2和阶梯波形状的参考信号SLP_ADC以将信号电压转换成具有高精度的数字值。在第一次AD转换和第二次AD转换中使用的参考信号SLP_ADC以相反的方向变化。

通过控制第二次AD转换中的计数器部254参考第一次AD转换结果对每列进行工作的期间，能够缩短计数器部254实际操作时间，而不会降低AD转换的精度。结果，能够减小电力消耗。在上面的示例中，包括8位全计数的256次计数和在12位操作时在计数器中实际要操作的16次(4096/256)计数在内总共272次计数。因此，与在12位全计数时的4096次计数相比，能够明显减少计数器操作。

第二实施方式

图5A～图5G是图示了第二实施方式的图。这里，图5A是示出了当考虑AD转换处理和CDS处理时第二实施方式的固体摄像器件1B的简单电路结构的图。图5B是示出了在第二实施方式的固体摄像器件1B中使用的计数器部的结构示例的图。图5C是示出了在第二实施方式的固体摄像器件1B中使用的参考信号生成部27(DA转换器270B)的结构示例的图。图5D～图5F是示出了第二实施方式中计数操作期间控制部253的细节的图。图5D示出了结构示例，并且图5E和图5F是示出了操作的图。图5G是图示了第二实施方式的固体摄像器件1B中的2次AD转换操作的时序图。

此外在第二实施方式中，与图3C所示的处理类似地进行两次AD处理。此外在第二实施方式中，在第一次AD转换和第二次AD转换中具有不同台阶幅度的阶梯波被用作参考信号SLP_ADC。

如图5A所示，AD转换部250在每列包括与计数器部254并行的移位寄存器440。在此结构示例中，移位寄存器440形成作为计数操作期间控制部253的主要部分。不像第一实施方式那样，数据存储部256被构造成包括一行用的锁存器257。采用通过计数器部254的计数模式变换功能完成CDS处理的结构。

第二实施方式的计数器部254是代替异步型的同步型。作为示例，如图5B所示，采用在时钟匹配电路530中的门处理之后将计数时钟CKcnt1共用地供给至形成计数器部254的各级中锁存器的时钟端的同步结构。在第一级中的同步锁存器430_0自己的反向输出被供给至D输入端，并且在保持锁存器430的各级之间设置具有对应于各个级间结构的组合电路434。在前一级中各锁存器430的输出和在下一级中各锁存器430的输出被输入至各组合电路434。组合电路434的输出被供给至下一级中锁存器430的D输入端。

此外在此情况下，设有改变第一次处理和第二次处理中的计数时钟CKcnt1的供给目标的选择器432。在第一次处理中，为了获得对应于高位的数据，仅将经门处理过的计数时钟CKcnt1供给至高位的锁存器。由于没有时钟输入因而低侧上的锁存器不工作。因此，能够减小电力消耗。在第二次处理中，将计数时钟CKcnt1供给至全部锁存器。

从电路结构、处理速度和分辨率等的观点看，在第二实施方式的DA转换器270B中使用将多位数字输入信号分成高位和低位的方法。在低位侧上，准备具有通过向高位侧上的电流源单元赋予1的平方的权重得到的电流值的电流源单元，并且选择多位数字输入信号的低位值的电流源单元。在高位侧上，准备被均一加权的多个电流源单元，并通过规定基于来自低位侧的运载信号CR或借取信号BR激活的电流源单元来合成输出电流得到对应于数字输入信号值的模拟电流输出。

例如，如图5C所示，生成参考信号SLP_ADC的计数器部312具有移位寄存器460和二进制计数部450，该移位寄存器460对低位侧进行电流控制，该二进制计数部450对高位侧进行电流控制。二进制计数部450包括分频器452、选择器454和计数器456，以适合相应位的权重。电流源部302具有包括根据位对电流值I加权(附图中的1/2、...、1/32)的恒定电流源304的二进制块和包括设定所有相同权重“1”的恒定电流源304的热块权重。

各恒定电流源304(电流源单元)包括形成单位电流源的NMOS型晶体管512和改变单位电流源的输出电流的转换开关。通过差动连接两个NMOS型晶体管524和526形成转换开关。晶体管512的源极端子与模拟接地线590连接，并且晶体管512的漏极端子与晶体管524和晶体管526的源极端子共同连接。以电流镜像方法从增益变更部336(电压幅度控制部)通过电流控制线592将共用地施加到所有单元上的偏置电压施加到晶体管512的栅极端子上。流过晶体管512的电流值受电位差Vgs影响。

互补的控制信号Qin和控制信号xQin(x表示逻辑反相信号)被分别输入至形成转换开关的两个晶体管524和晶体管526的栅极端子。导线594和导线596分别与两个晶体管524和晶体管526的漏极端子连接。例如，将激活的H的控制信号(同相输入)Qin输入至晶体管524的栅极端子，使晶体管524的漏极端子与导线594连接，并且使导线594与电流电压转换用的电阻器340连接。将控制信号(反相输入)xQin输入至晶体管526的栅极端子，使晶体管526的漏极端子与导线596连接，并且使导线596与基准电源DACRE(例如，电阻器340的基准电源Vref)连接。总体上，将主动H作为控制信号(同相输入)Qin输入至与D/A转换有关的导线594，接通晶体管524从而接通电流源单元。

尽管本文没有具体说明，将晶体管524与晶体管526之间制成差动连接并且输出侧分别与导线594和导线596连接的原因是防止由于出现小的故障等引起参考信号SLP_ADC的电平不稳定。

与二进制计数部450中的分频器452、选择器454和计数器456的各个位的权重对应的部分能够与电流源部302的二进制块的各权重一致。移位寄存器460包括锁存器462(D触发器)的多级，并且各锁存器462与电流源部302的热块中的恒定电流源304一致。二进制计数部450被配置成能够颠倒参考信号SLP_ADC的斜度方向，从而能够在增计数操作与减计数操作之间切换。

对于二进制计数部450的各分频器452分频计数时钟CKdac1，电流源部302侧的权重增大。各分频器452的输出被输入至与它的权重对应的选择器454，并且也被输入至与高侧权重对应的选择器454。当分频器452的各输出电平为H时，选择器454操作相应的计数器456。

在这种结构中，每当对控制二进制块侧的计数器456计数值进行计数时，控制具有对应于电流源部302的二进制块的权重的恒定电流源304的激活和去激活。另外，每当计数值变成固定数(在本示例中为64个数)时，就将运载信号CR或借取信号BR从二进制计数部450输入至移位寄存器460。具体地，当二进制计数部450进行增计数操作时运载信号CR被输入至移位寄存器460，并且当二进制计数部450进行减计数操作时借取信号BR被输入至移位寄存器460。

为了能够使参考信号SLP_ADC的斜度方向反转，将移位寄存器460形成为可以根据二进制计数部450的增计数操作或减计数操作使转换方向反转。作为示例，将选择器464设置在形成移位寄存器的各锁存器462(触发器)之间，并将锁存器462的同相输出供给至位于锁存器462前一级的选择器464的一个输入端。锁存器462的同相输出也被供给至位于对应级与下一级之间的选择器464的另一输入端。在第一级(最靠近二进制计数部450)中设在锁存器462之前的选择器464的另一输入端被设定为具有H电平，并且在末级中设在锁存器462之前的选择器464的另一输入端被设定为具有L电平。此外，设有在运载信号CR与借取信号BR之间进行切换的选择器466，并输出被供给至各锁存器462的时钟端。

尽管未图示，在第一次处理开始时将同相输出端子复位成L的控制信号CN462RST从通信及时序控制部20被供给至锁存器462的复位端。尽管未图示，在第二次处理开始时将同相输出端子预设成H的控制信号CN442SET从通信及时序控制部20被供给至锁存器462的预设端。

通过选择器464和选择器466切换输出信号，能够以反转顺序传输移位寄存器460。例如，当二进制计数部450进行增计数操作时，选择器464选择前一级中的锁存器462的输出并且选择器466选择运载信号CR，从而基于运载信号CR从第一级侧起依次将锁存器462的输出设定成H电平。这被称作正向输送。另一方面，当二进制计数部450进行减计数操作时，选择器464选择下一级中的锁存器462的输出并且选择器466选择借取信号BR，从而基于借取信号BR从末级侧起依次将锁存器462的输出设定成L电平。这被称作反向输送。

以此方式，当输入有运载信号CR或借取信号BR时，移位寄存器460依次将锁存器462的输出设定为H(或L)。结果，在电流源部302的热块中的恒定电流源304(电流值I)被依次控制为激活或去激活。

对应于计数相位变换部260侧的结构，AD转换部250侧的计数操作期间控制部253具有用于保持每列的DA转换器270侧上的移位寄存器460的输出数据的移位寄存器440。

在DA转换器270中各列的移位寄存器440与移位寄存器460同步。假设设有一种机构，该机构在第一次AD转换中当输入至各列的比较部252的参考信号SLP_ADC与像素信号电压Vx相等时使各列的计数器部254和移位寄存器440停止。

图5D示出了具有移位寄存器440作为主要部件的第二实施方式中的计数操作期间控制部253的结构示例。移位寄存器440包括锁存器442的多个级。DA转换器270侧上移位寄存器460的级数等于计数操作期间控制部253侧上移位寄存器440的各锁存器442和锁存器462的级数。计数操作期间控制部253包括选择器446并将输出供给至各锁存器462的时钟端，该选择器446对来自二进制计数部450并被输入至移位寄存器460的选择器466的运载信号CR与借取信号BR进行切换。这与上述说明的不同之处在于：在不同于移位寄存器460的级之间没有设置选择器的情况下仅进行正向输送，并且在选择器446之后设有基于来自比较部252的比较输出Co停止转换操作的选择器448。

在第一次处理开始时将同相输出端子复位成L的控制信号CN442从通信及时序控制部20被供给至锁存器442的复位端。用于在第一次处理与第二次处理之间切换的判定信号DET从通信及时序控制部20被供给至选择器448的控制输入端，并且选择器446的输出被供给至选择器448的一个输入端，而L电平被供给至另一输入端。插入每列的移位寄存器440响应于来自二进制计数部450的信号(运载信号CR或借取信号BR)进行工作。对参考信号生成部27侧上的移位寄存器460和各列的移位寄存器440进行控制以使信号相同，并且使第一次处理中分辨率的降低量与被二进制控制的块的位数相同。

当比较部252的比较输出Co变成L电平时，选择器448停止从二进制计数部450向锁存器442供给输出(运载信号CR或借取信号BR)。于是，移位寄存器440停止转换操作。选择器448作为停止来自二进制计数部450的信号的开关，并且来自比较部252的比较输出Co的用于定位移位寄存器440的使能信号。

对于计数器部254的控制，首先，在对复位电平Srst进行AD转换的P阶段处理时设定减计数控制并且在对信号电平Ssig进行AD转换的D阶段处理时设定增计数控制。在完成P阶段处理之后，将计数器锁存信号LT供给至数据存储部256从而保持被保持在计数器部254中的计数数据(表示为-Drst)。在此情况下，不像第一实施方式那样，计数器部254的保持数据没有被复位。因此，在D阶段AD转换中，利用在P阶段处理中获得的计数数据作为起始点进行计数操作。在完成D阶段处理之后，将计数器锁存信号LT供给至数据存储部256，从而在数据存储部256中保持被保持在计数器部254中的计数数据(表示为Drst+Dsig-Drst＝Dsig)，然后将计数复位信号施加到计数器部254上从而使保持在计数器部254中的数据复位。

另外，对于P阶段和D阶段，以与第一次AD转换相反的模式进行第二次AD转换。也就是说，进行控制从而使得在与第一次AD转换相反的方向上执行计数。因此，在第一次AD转换中仅使计数器部254的高位进行工作，并且在第二次AD转换中使所有位进行工作。

当进行第二次AD转换时，首先，移位寄存器440依次传输保持在第一次AD转换中的值。然后，计数操作期间控制部253在移位寄存器440的末级中的锁存器442的输出转变成“H”时的时间点开始操作计数器部254。然后，与第一实施方式类似地，当像素信号电压Vx与参考信号SLP_ADC相等时第二次AD转换结束。

例如，图5E示出了移位寄存器440的操作示例。当在第一次处理中比较部252的比较输出Co变成L电平时，选择器448停止从二进制计数部450向锁存器442供给运载信号CR。然后，移位寄存器440停止转换操作。因此，移位寄存器440的各锁存器442的输出被保持在比较部252的比较输出Co变成L电平时的状态。另一方面，计数器部254在参考信号SLP_ADC与像素信号电压Vx(太远而不能停止计数操作)相等时的时间点之后保持计数值。因此，移位寄存器440的输出值与对应于计数器部254的高位N-M位的计数值之差表示“N-M”位精度的一个LSB的差值(等于被二进制控制的块的位数)。

即使在比较部252的比较输出Co变成L电平之后，二进制计数部450和移位寄存器460也继续进行工作，直到参考信号SLP_ADC达到最终值时停止操作。在二进制计数部450中，全部计数器456的输出停止在H电平。然而，在移位寄存器460中，全部锁存器462的输出不变成H电平。这是因为在第一次处理中每时钟的斜度是第二次处理中每时钟斜度的M倍。

当第二次处理开始时，移位寄存器460中的锁存器462的各个输出被预设成H电平，并且进行与第一次处理相反的操作从而使参考信号SLP_ADC的斜度反转。将该斜度设定成第一次处理中的斜度的1/M。

在第二次处理中，从二进制计数部450将借取信号BR供给至移位寄存器440，并且移位寄存器440基于借取信号BR从第一次处理中的保持值以正向进行转换操作。然后，移位寄存器440的末级中的锁存器442的输出变成H电平。与第一实施方式的数字比较器410的输出类似地对锁存器442的输出信号进行处理，并且该锁存器442的输出信号被用于获取计数器部254的计数时钟CKcnt1。然后，计数器部254开始计数操作，进行计数处理并直到像素信号电压Vx的电平与参考信号SLP_ADC的电平相等。

因此，当在第二次处理中第二参考信号SLP_ADC达到电平SLPb时移位寄存器440输出H电平，该电平SLPb规定了像素信号电压Vx与参考信号SLP_ADC相等时的电平所属的N-M位精度的一个LSB的上限Dbof。移位寄存器440的功能可与第一实施方式中数字比较器410的功能相同。也就是说，移位寄存器440是一个LSB电平信息获取部的示例。

此外，实际上，需要考虑在P阶段和D阶段中AD转换用的参考信号SLP_ADC的幅度不同这一点。图5F是图示了这一点的图。例如，在P阶段中，假设振幅为D阶段中振幅的1/4。另外，假设移位寄存器440的数量为12个。

首先，对于D阶段，如图5F的(1)所示，考虑当在第一次AD转换中发展成八个移位寄存器440时比较部252的比较输出Co被反转的情况。附图中的阴影部分是保持“1”的锁存器442。在第二次AD转换开始时在移位寄存器440的锁存器442中依次进行转移时，不需要使保持“0”的锁存器442进行工作，并且优选当在末级中出现“1”时计数器开始工作。

接着，考虑图5F的(2)所示的P阶段。从上面的假设可知，P阶段中参考信号SLP_ADC的最大振幅相当于移位寄存器440中的三个锁存器442。下面，考虑在P阶段的第一次AD转换中当将“1”输入至第二锁存器442时比较部252的比较输出Co被反转的情况。

与D阶段的情况类似地，在第二次AD转换开始的同时开始进行传输操作，为了使输出首先出现“1”，锁存器442的10级传输是必要的。然而，实际优选输出“1”的部分在从P阶段振幅的三级中减去直到比较输出Co被反转期间的两级时得到的锁存器442的一级之后。

对于一致性，根据第一次AD转换与第二次AD转换之间的P阶段和D阶段的振幅差预先传输移位寄存器440(锁存器442)是必要的。

于是，如图5G所示，在第一实施方式的时序图中增加移位寄存器440的操作期间。然而，就整个操作而言，与第一实施方式相同。

在第二实施方式中，DA转换器270或者计数操作期间控制部253的结构与第一实施方式中它们的结构不同。然而，由于通过参考信号SLP_ADC的斜度控制来实现2次AD转换中改变分辨率的基本操作，因而第二实施方式与第一实施方式相同。

第三实施方式

图6是图示了第三实施方式的固体摄像器件1C中的2次AD转换操作的时序图。固体摄像器件1C的结构可与第一实施方式的固体摄像器件1A或者第二实施方式的固体摄像器件1B的结构相同。这里，固体摄像器件1C与第二实施方式的固体摄像器件1B具有相同结构。

在第三实施方式中，与图3E所示的处理类似地进行两次AD处理。尽管在第一次AD转换和第二次AD转换中使用具有相同斜度(台阶幅度ΔSLP)的参考信号SLP_ADC，但在第一次AD转换和第二次AD转换中计数器部254所使用的计数时钟CKcnt1的频率被改变。通过改变计数器部254的时钟频率而不改变规定参考信号SLP_ADC的台阶幅度ΔSLP来改变第一次AD转换和第二次AD转换中的AD转换分辨率(位数)。

图6是在与第二实施方式的固体摄像器件1B具有相同结构的固体摄像器件1C中使用这种驱动方法的时序图。在此驱动中，在第一次AD转换中使用低时钟频率，并且在第二次AD转换中使用高时钟频率。

例如，在以8位精度进行第一次AD转换并且以12位精度进行第二次AD转换的情况下，具有第一次AD转换中时钟频率16倍的速度的时钟作为第二次AD转换中的时钟频率。此外在此驱动中，在第一次AD转换中仅使计数器的高位进行工作，并且在第二次AD转换中使全部位进行工作。

因此，在第三实施方式中，为了改变2次AD转换的分辨率，将参考信号SLP_ADC的斜度设成相等的并且改变计数器部254的计数时钟CKcnt1的频率(在第二次处理中使用高频)。对于每列，参照第一次AD转换结果对第二次AD转换中计数器部254的操作期间进行控制。这与第一实施方式和第二实施方式相同，即能够通过缩短计数器部254的实际操作期间来减小电力消耗而不会降低AD转换的精度。

摄像装置：第四实施方式

图7是图示了第四实施方式的摄像装置的图。在第四实施方式中，将上述各实施方式的固体摄像器件1中所采用的用于AD转换处理的结构应用到作为物理信息获取装置的一个示例的摄像装置中。图7是示出了摄像装置8的示意性结构的图。下面是摄像装置8的主要部件(没有说明其它部件)。

摄像装置8包括摄像透镜802、光学低通滤波器804、滤色器组812、像素阵列部10、驱动控制部7、列AD转换部26、参考信号生成部27和照相机信号处理部810。如图7中的虚线所示，也可以设置有与光学低通滤波器804组合的用于减少红外光成分的红外截止滤波器805。设在列AD转换部26后面的照相机信号处理部810包括摄像信号处理部820和用作控制整个摄像装置8的主控制部的照相机控制部900。摄像信号处理部820包括信号分离部822、彩色信号处理部830、亮度信号处理部840和编码部860。

本实施方式中的照相机控制部900包括微处理器902、作为只读用的存储部的只读存储器(Read Only Memory，ROM)904、随机存取存储器(Random Access Memory，RAM)906和在附图中未示出的其他周边部件。微处理器902是计算机的核心部，该微处理器902的代表示例是通过计算机进行的操作和控制功能被集成到微集成电路上的中央处理器(Central Processing Unit，CPU)。RAM 906是随时可以读写的易失性存储部的示例。微处理器902、ROM 904和RAM 906被统称作微型计算机(microcomputer)。

照相机控制部900控制整个系统。关于本实施方式中的2次AD转换处理，照相机控制部900具有调节计数时钟CKcnt1和计数时钟CKdac1的频率以及参考信号SLP_ADC的斜度等的功能。照相机控制部900的控制程序被存储在ROM 904中。具体在本示例中，在ROM 904中存储有用于通过照相机控制部900a来控制正常参考信号比较型AD转换处理和2次AD转换的程序。照相机控制部900进行各种处理时所必需的数据等被存储在RAM 906中。

照相机控制部900被构造成使得例如存储卡等记录介质924可以插入到该照相机控制部900中或可以从该照相机控制部900上拆卸下来，并且该照相机控制部900也可以被构造为能够与诸如互联网等通信网络连接。例如，照相机控制部900除了包括微处理器902、ROM 904和RAM906之外，还包括存储器读出部907和通信I/F(接口)908。

例如，记录媒介924用于记录使微处理器902执行软件处理的程序数据或下列各种数据：例如，2次AD转换处理和曝光控制处理(包括电子快门控制)用的各种控制信息的设定值，或者基于来自亮度信号处理部840的亮度信号的光度测定数据(photometric data)DL的收敛范围。存储器读出部907把从记录媒介924中读出的数据存储(安装)到RAM 906中。通信I/F 908进行诸如互联网等通信网路与照相机控制部900之间的通信数据的传输和接收。

另外，以模块的形式示出了摄像装置8，其中驱动控制部7和列AD转换部26与像素阵列部10分开形成。然而，如同对固体摄像器件1进行的说明，无须指明的是：摄像装置8可以使用单芯片形式的固体摄像器件1，其中驱动控制部7和列AD转换部26一体形成在像素阵列部10的同一半导体基板上。在附图中，在如下情形中示出了摄像装置8，即，除了包括像素阵列部10、驱动控制部7、列AD转换部26、参考信号生成部27和照相机信号处理部810之外还包括诸如摄像透镜802、光学低通滤波器804和红外截止滤波器805等光学系统。这适于采用了具有摄像功能并且总体封装有上述部件的模块形状的情况。这种摄像装置8例如被提供作为照相机或者作为具有用于进行“摄像”的摄像功能的便携式装置。另外，“摄像”不仅包括普通照相机进行拍摄时的成像，还包括广义上的指纹检测。

此外，在这种结构的摄像装置8中，通过对像素信号电压Vx进行两次AD转换处理可以实现能够通过缩短计数操作期间来抑制电力消耗的结构。在此情况下，关于与2次AD转换处理有关的控制(例如至少是计数时钟CKcnt1和计数时钟CKdac1的频率设定以及参考信号SLP_ADC的斜度设定)，可将外部主控制部(照相机控制部900)设定为能够通过对通信及时序控制部20的数据设定来任意指定用于控制的指令信息。也可以对不进行两次AD转换处理的普通参考信号比较型AD转换处理进行控制。

电子装置的应用：第五实施方式

图8是图示了第五实施方式的电子装置的图。在第五实施方式中，将上述各实施方式的固体摄像器件1中采用的用于AD转换处理的结构应用到电子装置。也就是说，在第五实施方式中，示出了本发明实施方式的AD转换处理方法或者AD转换处理器被应用到电子装置而非固体摄像器件上的情况。图8是示出了电子装置的示意性结构的图。

在第一实施方式～第四实施方式中，已经解释了在固体摄像器件1或者摄像装置8中参考信号比较型AD转换处理以及对同一信号进行两次AD转换处理的示例。然而，应用范围不限于固体摄像器件等。基于参考信号比较型AD转换处理的2次AD转换处理可被应用到必须具有获取AD转换数据的结构的各种电子装置上。此外在该电子装置中，通过对至少一个被处理信号进行两次AD转换处理能够减小电力消耗。

附图中所示的电子装置700具有基于乘积和求和运算结果的各种处理功能，例如对固体摄像器件1的有缺陷的像素或者进行移动物体检测处理。下面是摄像装置8的主要部件(不对其他部件进行说明)。例如，首先，电子装置700包括产生被处理的模拟信号的信号生成部701。信号生成部701使用从固体摄像器件1的像素阵列部10输出作为被处理信号的像素信号电压Vx。也就是说，在本实施方式中，与第一实施方式～第四实施方式类似地，假设被处理信号是从固体摄像器件1的像素阵列部10输出的像素信号(像素信号电压Vx)。然而，这只是一个示例。只要任何信号具有适于乘法和求和运算的相同物理特性，则就可使用它们而不限于像素信号。

电子装置700包括诸如个人计算机等控制器702和AD转换器705，该控制器702设置于在附图中间示出的分界线的左侧并控制电子装置700的整体操作，该AD转换器705设置于分界线右侧。从信号生成部701将像素信号电压Vx供给至AD转换器705。另外，可以形成一个包括控制器702和AD转换器705并具有得到多个信号之间的乘积和求和运算结果的数字数据的数据处理器功能的AD转换部706(AD转换器)，从而取代用分界线将电子装置划分成控制器702和AD转换器705。

AD转换部706(AD转换器705)具有比较部752和计数器部754。比较部752将从信号生成部701(固体摄像器件1)得到的模拟像素信号转换成数字数据。比较部752对应比较部252，并且计数器部754对应计数器部254。它们的基本操作与第一实施方式～第三实施方式中的比较部252和计数器部254的基本操作相同。

作为控制AD转换器705的功能部件，控制器702包括：向比较部752供给用于AD转换的参考电压的参考信号生成部727；基于比较部752的比较结果或者参考信号生成部727中的计数操作情况对每次处理中计数器部754的操作期间进行控制的计数操作期间控制部710；及参照来自计数操作期间控制部710的计数使能信号EN对参考信号生成部727或计数器部754进行控制的时序控制部720。计数操作期间控制部710对应计数操作期间控制部253，时序控制部720对应通信及时序控制部20，并且参考信号生成部727对应参考信号生成部27。它们的基本操作与第一实施方式～第三实施方式中的通信及时序控制部20、参考信号生成部27和计数操作期间控制部253的基本操作相同。

控制器702包括数据存储部728和判定诊断部730，该数据存储部728保持一个进行了乘法和求和运算的数据，该判定诊断部730具有基于在计数器部754中得到的乘法和求和运算结果的数据D8来诊断固体摄像器件1或者进行其他确定处理的功能。

为了在这种电子装置700中实现诊断固体摄像器件1的缺陷像素的功能，首先需要作为固体摄像器件1的比较对象的正常像素数据(被称作正常数据；没有像素缺陷)，然后从被诊断固体摄像器件1中读出像素信号，在正常数据与像素信号之间进行差分处理，并且基于结果诊断缺陷的存在。对于像素缺陷，例如优选诊断黑暗时的缺陷或者明亮时的缺陷。为了诊断黑暗时的缺陷，在固体摄像器件1处于未曝光状态的条件下进行正常数据的获取和诊断。为了诊断明亮时的缺陷，例如在全白摄影状态下进行固体摄像器件1的正常数据的获取和诊断。在此情况下，进行第一实施方式～第三实施方式中所述的2次AD转换处理。

在使用电子装置700诊断像素缺陷的情况下，在正常器件与利用比较部752和计数器部754组合形成的AD转换部706进行诊断的器件之间进行像素数据的差分处理。通过将2次AD转换处理应用到表示实际状态与正常状态的差异的数字数据上，与第一实施方式～第三实施方式类似地，当以实际状态对像素信号进行AD转换时，能够以与现有技术相同的位精度进行像素缺陷诊断，并且缩短了计数器部的操作期间并抑制了电力消耗。

另外，尽管本文已经说明了像素缺陷诊断的应用示例，但2次AD转换处理的应用示例不限于此。例如，为了实现移动物体检测功能，从固体摄像器件1读出当前帧的像素信号电压Vx，在当前帧的像素信号电压Vx与前一帧的像素信号电压Vx之间进行差分处理，并且基于该结果检测移动物体。在此情况下，通过应用2次AD转换处理，能够得到具有与现有技术相同的位精度的移动主体检测数据，并且缩短了计数器部的操作期间并抑制了电力消耗。

本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (10)

1.一种固体摄像器件，其包括：

AD转换部，它具有比较部和计数器部，所述比较部从用于生成电平逐渐变化的参考信号的预定参考信号生成部接收所述参考信号并且将所述参考信号与要被处理的模拟信号进行比较，所述计数器部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数器部的输出数据来获取所述被处理信号的数字数据；

计数操作期间控制部，它基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制；以及

驱动控制部，它对所述参考信号生成部和所述AD转换部进行控制，使得对于所述被处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据，

其中，所述驱动控制部控制所述参考信号生成部，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化，并且

在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述待处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

2.如权利要求1所述的固体摄像器件，其中，所述计数操作期间控制部具有一个LSB电平信息获取部，当所述比较部检测到在所述第一次处理中所述参考信号与所述被处理信号一致时，所述一个LSB电平信息获取部获取如下信息，该信息指定了所述参考信号的与所述待处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限相当的所述电平，并且

在所述参考信号在基于由所述一个LSB电平信息获取部获得的所述信息的电平与等于所述被处理信号的电平之间变化的期间内，所述驱动控制部使所述计数器部进行工作。

3.如权利要求1或2所述的固体摄像器件，其中，在所述第一次处理和所述第二次处理中维持所述计数器部的工作频率不变的同时，所述驱动控制部进行控制使得所述第二次处理中的所述参考信号的斜度被设为所述第一次处理中的所述参考信号的斜度的1/M。

4.如权利要求1或2所述的固体摄像器件，其中，在所述第一次处理和所述第二次处理中维持所述参考信号的斜度不变的同时，所述驱动控制部进行控制使得所述第一次处理中的所述计数器部的工作频率被设为所述第二次处理中的所述计数器部的工作频率的1/M。

5.如权利要求1～4中任一项所述的固体摄像器件，还包括像素阵列部，在所述像素阵列部中以矩阵形式布置有单位像素，所述单位像素输出所述被处理信号，

其中，所述AD转换部与所述像素阵列部的每列对应地设置着，并且

所述参考信号生成部向各列的所述比较部共同供给所述参考信号。

6.如权利要求5所述的固体摄像器件，其中，

从所述单位像素输出的所述被处理信号具有复位电平和信号电平，并且

设置有功能部，所述功能部计算通过对所述复位电平和所述信号电平执行两次AD转换处理而得到的所述复位电平的数字数据和所述信号电平的数字数据之差。

7.一种摄像装置，其包括：

像素阵列部，在所述像素阵列部中以矩阵形式布置有单位像素，各个所述单位像素具有电荷生成部和晶体管，所述晶体管输出被处理信号，所述被处理信号具有与在所述电荷生成部中生成的电荷对应的复位电平和信号电平；

参考信号生成部，它生成电平逐渐变化的参考信号；

AD转换部，它与所述像素阵列部的每列对应地设置着，且具有比较部和计数器部，所述比较部对所述被处理信号的所述复位电平和所述信号电平与从所述参考信号生成部输出的所述参考信号进行比较，所述计数器部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数器部的输出数据来获取所述复位电平与所述信号电平之差的数字数据；

计数操作期间控制部，它基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制；

驱动控制部，它对所述参考信号生成部和所述AD转换部进行控制，使得对于所述被处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据；以及

主控制部，它对所述驱动控制部进行控制，

其中，所述驱动控制部控制所述参考信号生成部，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化，并且

在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述待处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

8.一种电子装置，其包括：

信号生成部，它生成要被处理的模拟信号；

参考信号生成部，它生成电平逐渐变化的参考信号；

比较部，它把由所述信号生成部生成的所述被处理信号与从所述参考信号生成部提供的所述参考信号进行比较；

计数器部，它接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作；

计数操作期间控制部，它基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制；以及

驱动控制部，它对所述参考信号生成部和所述计数器部进行控制，使得对于所述被处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据，

其中，所述驱动控制部控制所述参考信号生成部，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化，并且

在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述待处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

9.一种AD转换器，其包括：

参考信号生成部，它生成电平逐渐变化的参考信号；

比较部，它把要被处理的模拟信号与从所述参考信号生成部提供的所述参考信号进行比较；

计数器部，它接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作；

计数操作期间控制部，它基于所述比较部的比较结果对每次处理中的所述计数器部的操作期间进行控制；以及

控制部，它对所述参考信号生成部和所述计数器部进行控制，使得对于所述待处理信号，通过在第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据，

其中，所述控制部对所述参考信号生成部进行控制，使得所述参考信号在所述第一次处理和所述第二次处理中都是在AD转换的整个范围内变化，并且

在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，所述计数操作期间控制部使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述待处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，所述计数操作期间控制部使所述计数器部进行工作。

10.一种AD转换方法，其包括如下步骤：

利用比较部将电平逐渐变化的参考信号与要被处理的模拟信号进行比较；

利用计数器部来接收用于AD转换的计数时钟并基于所述比较的结果进行计数操作；以及

基于所述计数器部的输出数据来获得所述待处理信号的数字数据，

其中，在所述参考信号在第一次处理和第二次处理中都是在AD转换的整个范围内变化的同时，在所述第一次处理中，在AD转换的整个范围中的直到所述比较部的比较结果被反转的前半期间内或者在AD转换的整个范围中的当所述比较部的比较结果被反转之后的后半期间内，使所述计数器部进行工作，并且在所述第二次处理中，在当所述参考信号达到相当于所述待处理信号的AD转换数据所属的N-M位精度的一个LSB的下限或上限的电平时的时间点与当所述比较部的比较结果被反转时的时间点之间的期间内，使所述计数器部进行工作，并且

对于所述被处理信号，通过在所述第一次处理中进行N-M位精度的AD转换处理来获得高位N-M位的数据，并且通过在所述第二次处理中对难以在所述第一次处理中以N-M位精度分辨的N-M位精度的一个LSB进行N位精度的AD转换处理来获得低位M位的数据。

Images