CN109510954A - Ad转换器及固态摄像元件 - Google Patents

Ad转换器及固态摄像元件 Download PDF

Info

Publication number
CN109510954A
CN109510954A CN201811071970.5A CN201811071970A CN109510954A CN 109510954 A CN109510954 A CN 109510954A CN 201811071970 A CN201811071970 A CN 201811071970A CN 109510954 A CN109510954 A CN 109510954A
Authority
CN
China
Prior art keywords
counter
current potential
during
count
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811071970.5A
Other languages
English (en)
Other versions
CN109510954B (zh
Inventor
牛永健雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109510954A publication Critical patent/CN109510954A/zh
Application granted granted Critical
Publication of CN109510954B publication Critical patent/CN109510954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

不使用符号用的比特(bit)而进行AD转换。本发明的AD转换器包括:比较器(54),对像素信号线的电位与参照电位进行比较,该参照电位是随着时间发生变化的斜波波形的电位；计数器(58),以比较器(54)的输出的变化为触发点而停止计数处理；以及第二锁存部(592),保存第二计数期间中的计数处理停止后的计数值的全部比特,计数器(58)将第一计数期间中的计数处理的初始值设定为负值,并在所述第二计数期间中的计数处理开始之前,使第一计数期间中的计数处理停止后的计数值的全部比特反转。

Description

AD转换器及固态摄像元件
技术领域
本发明涉及一种模拟数字(Analog Digital,AD)转换器及固态摄像元件。
背景技术
作为现有技术,已知进行对应于像素复位电位的第一计数处理、及对应于像素信号电位的第二计数处理,对第一计数处理结果及第二计数处理进行减法处理而进行AD转换(例如专利文献1)。
如图14所示,在多数情况下,将第一计数处理的初始值设定为零,并使用利用减法计数的第一计数处理及利用加法计数的第二计数处理的计数器(以下,也称为“可逆计数器”),或使用利用加法计数的第一计数处理及利用加法计数的第二计数处理的计数器(以下,也称为“递增计数器”)。
现有技术文献
专利文献
专利文献1:日本专利特开2011-234326号公报(2011年11月17日公开)
发明内容
本发明所要解决的技术问题
如图14所示,无论在使用可逆计数器的情况下,还是在使用递增计数器的情况下,输出值均可取得负值。因此,在将第一计数处理的初始值设定为零的AD转换中,进行例如精度为N比特的AD转换的情况下,需要新增了符号用的1比特的N+1比特的计数器。因此,电路规模有可能会扩大,耗电量有可能会增加。
本发明的一方式的目的在于不使用符号用的比特而进行AD转换。
解决问题的手段
为了解决所述问题,本发明的一方式的AD转换器通过第一计数期间、与接续该第一计数期间的第二计数期间,将像素信号线的电位转换为数字信号,该AD转换器包括:比较器,其对所述像素信号线的电位与参照电位进行比较,该参照电位是随着时间发生变化的斜波波形的电位；计数器,其以所述比较器的输出的变化为触发点而停止计数处理；以及全比特锁存部,其保存所述第二计数期间中的计数处理停止后的计数值的全部比特,所述计数器将所述第一计数期间中的计数处理的初始值设定为负值,并在所述第二计数期间中的计数处理开始之前,使所述第一计数期间中的计数处理停止后的计数值的全部比特反转。
发明效果
根据本发明的一方式,会产生如下效果,即,能够不使用符号用的比特而进行AD转换。另外,根据本发明的一方式,因为不使用符号用的比特,所以会产生如下效果,即,能够实现电路规模的缩小及耗电量的减少。
附图说明
图1是表示本发明实施方式1的固态摄像元件的结构的框图。
图2是表示作为像素结构的一例的一般的四晶体管结构的图。
图3是表示钳位电位的控制例的图。
图4是表示本发明实施方式1的固态摄像元件的计数器锁存部的结构的图。
图5是表示本发明实施方式1的固态摄像元件中所含的TFF的结构的图。
图6是本发明实施方式1的固态摄像元件的计数器的驱动例。
图7是4比特计数器的驱动例。
图8是正常时的计数器锁存部的驱动例。
图9是异常时的计数器锁存部的驱动例。
图10是计数器值的具体的变化例。
图11是表示本发明实施方式2的固态摄像元件的计数器锁存部的结构的图。
图12是表示本发明实施方式3的固态摄像元件的结构的框图。
图13是本发明实施方式3的固态摄像元件的计数器的驱动例。
图14是现有的计数器锁存部的驱动例。
具体实施方式
[实施方式1]
以下,基于图1～图10来详细地说明本发明的实施方式。
(固态摄像元件的结构)
图1是表示本实施方式的固态摄像元件的结构例的框图。
本实施方式的固态摄像元件1包括像素部10、垂直扫描电路20、水平扫描电路30、钳位部40及AD转换部50。
像素部10呈矩阵状地配置有进行光电转换的多个像素12。沿着相同的像素行方向排列的像素12连接于相同的布线22,并连接于垂直扫描电路20而受到控制。沿着相同的像素列方向排列的像素12连接于相同的像素信号线32。像素12将入射光光电转换为模拟信号。模拟信号通过像素信号线32向AD转换部50传输。AD转换部50将模拟信号按列进行AD转换。水平扫描电路30经过AD转换，依次选择并读取保存于第一锁存部591及第二锁存部592的值。另外,水平扫描电路30将读取结果输出至第一传感器放大器601、第二传感器放大器602。再者,像素12可采用三晶体管结构、四晶体管结构、全局快门像素结构等一般的结构。
作为像素可采用的结构的一例,参照图2对四晶体管结构进行说明。像素12a是由四个晶体管构成的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)图像传感器的单位像素。
该像素12a具有例如光电二极管200以作为光电转换元件。
像素12a对于一个光电二极管200,具有作为传输元件的传输晶体管201、作为复位元件的复位晶体管202、放大晶体管203及选择晶体管204这四个晶体管作为有源元件。
光电二极管200将入射光光电转换为数量与其光量对应的电荷(此处为电子)。
传输晶体管201连接在光电二极管200与作为输出节点的浮置扩散FD之间。
传输晶体管201中，驱动信号TX通过传输控制线LTx被施加至其栅极(传输栅极),从而将由光电转换元件即光电二极管200光电转换所得的电子传输至浮置扩散FD。
复位晶体管202连接在电源线PVDD与浮置扩散FD之间。
复位晶体管202中，复位信号RST通过复位控制线LRST被施加至其栅极,从而将浮置扩散FD的电位复位至电源线PVDD的电位。
浮置扩散FD连接着放大晶体管203的栅极。放大晶体管203经由选择晶体管204而连接于像素信号线205,并构成像素部外的恒定电流源与源极跟随器。
接着,控制信号(地址信号或选择信号)SEL通过选择控制线LSEL被施加至选择晶体管204的栅极,选择晶体管204导通。
选择晶体管204导通后,放大晶体管203对浮置扩散FD的电位进行放大,将与该电位对应的电压输出至像素信号线205。通过像素信号线205从各像素输出的电压输出至作为像素信号读取部的列式模拟数字转换器(Analog-to-Digital Converter,ADC)。
因为例如传输晶体管201、复位晶体管202及选择晶体管204的各栅极以行单位被连接,所以对于一行的各像素,同时并行地进行这些动作。
布线于像素12a的复位控制线LRST、传输控制线LTx及选择控制线LSEL作为一组被布线在像素阵列的各行单位。
所述的复位控制线LRST、传输控制线LTx及选择控制线LSEL由作为像素驱动部的垂直扫描电路驱动。
钳位部40在比较器54的自动归零期间进行钳位,使得像素信号线32的电位不会达到规定电位以下。比较器54的自动归零期间是指将比较器54的输入输出短路而消除比较器54的偏移的期间。在比较器54的自动归零期间中,对像素信号线进行钳位,由此,能够防止像素信号线32的电位在第一AD转换期间(后述)中,因接收强光而下降。
钳位部40包含有钳位电压产生器42及按像素列设置的开关部44。开关部44以如下方式进行动作,即,在包含比较器54的自动归零期间、或比较器54的自动归零期间前后的期间,使钳位电压产生器42连接于像素信号线32,在除此以外的期间,不使钳位电压产生器42连接于像素信号线32。钳位电压产生器42以高于像素复位电位且低于像素部10的电源电压的方式,产生钳位部40的钳位电位。原因在于:如图3所示,使斜波波形的参照电位从高电位向低电位发生变化。此处,像素复位电位是指在后述的第一AD转换期间经过AD转换的电位。
另外,钳位电位发挥AD转换中的基准电位的作用。分别在第一AD转换期间、第二AD转换期间中,像素信号线32的电位与钳位电位之间的电位差被AD转换。因此,第一AD转换期间的计数结果、及第二AD转换期间的计数结果均包含偏移值。
另外,如图3所示,钳位电压产生器42使钳位部40的钳位电位根据斜波波形的斜率而发生变化。若在不使钳位电位发生变化,斜波信号的斜率变小的情况下,对相同的钳位电位与像素信号的电位差进行AD转换,则比较器进行判定的时间会变长,因此,计数结果的偏移值增加。因此,根据斜波信号的斜率来调整钳位电位。由此,能够保持计数结果的偏移值恒定。而且,能够防止计数结果的偏移值过度增加从而错误地判定是否接收了强光。钳位电压产生器42以钳位部40的钳位电位与像素复位电位之间的电位差与斜波波形的斜率成比例的方式,使该钳位电位发生变化。因为计数结果的偏移值与钳位电位相关,所以能够根据像素复位电位与钳位电位之间的电位差而使计数结果的偏移值增减。
AD转换部50通过第一计数期间、与接续该第一计数期间的第二计数期间,将像素信号线32的电位转换为数字信号。AD转换部50包含有斜波产生器52以及每个像素列的比较器54、计数器锁存部56。计数器锁存部56包含有计数器58、第一锁存部591及第二锁存部592。
斜波产生器52产生随着时间发生变化的斜波波形。
比较器54对像素信号线32的电位与斜波波形的参照电位进行比较。
计数器58以参照电位的变化为触发点而开始进行计数处理。再者,也可在参照电位开始变化前或开始变化后,开始进行计数处理。另外,计数器58以比较器54的输出的变化为触发点而停止计数处理。具体来说,以后述的时钟信号XCI不发生变化的方式进行控制,由此,停止计数器58的计数处理。
另外,计数器58能够在第一计数期间中进行计数处理,直到计数值达到第一规定值为止,而且能够在所述第二计数期间中进行计数处理,直到计数值达到第二规定值为止。
即,计数器58能够计数到第一规定值为止,无法进行超过第一规定值的计数。同样地,计数器58能够计数到第二规定值为止,无法进行超过第二规定值的计数。因此,在即使达到第一规定值,比较器54的输出仍无变化的情况下,停止计数器58的计数处理。同样地,在即使达到第二规定值,比较器54的输出仍无变化的情况下,停止计数器58的计数处理。由此,在产生异常,无比较器54的输出的情况下,计数器58也能够停止计数处理。第一规定值能够设为后述的第一AD转换期间的最大值(Drmax)。第二规定值能够设为第二AD转换期间的最大值(Dsmax)。
将第一计数期间中的从计数器58的计数处理开始到停止为止的期间称为第一AD转换期间。另外,将第二计数期间中的从计数器58的计数处理开始到停止为止的期间称为第二AD转换期间。
第一锁存部591是最高位比特锁存部,该最高位比特为第一计数期间中的计数处理停止后的计数器58的计数值的最高位比特。每个像素列的第一锁存部591各自连接于第一传感器放大器601。
第二锁存部592是全比特锁存部,其保存第二计数期间中的计数处理停止后的计数值的全部比特。每个像素列的第二锁存部592各自连接于第二传感器放大器602。
(计数器锁存部的结构)
图4表示计数器锁存部56的结构例。
计数器锁存部56包含有NAND栅极580、1比特计数器581、582、583、584、…、58N、第一锁存部591及第二锁存部5921、5922、5923、5924、…、592N。
NAND栅极580被分别输入时钟信号XCI、与比较器54的输出信号XCMPO。
1比特计数器581、582、583、584、…、58N各自由纹波计数器构成。纹波计数器包含输出在复位时变为低电平(Low)的反转触发器(以下,也称为“TFF-IL”)、与输出在复位时变为高电平(High)的反转触发器(以下,也称为“TFF-IH”)。在本实施方式中,1比特计数器581、582、583、584中所含的TFF(反转触发器)701、702、703、704为TFF-IL。另外,1比特计数器58N中所含的TFF70N为TFF-IH。
再者,图4所例示的纹波计数器的TFF-IL与TFF-IH的组合仅为一例,可以采用其他任意的组合方式。
(纹波计数器的结构)
图5(a)表示包含TFF-IL的1比特计数器581的结构。1比特计数器581包含TFF701及复合(OR-NAND)栅极721。
TFF701包含DFF(D型触发器)741及NOR栅极761。DFF741的输入连接着NOR栅极761。NOR栅极761的输入分别连接着DFF741的输出与初始化信号INIT。
复合栅极721包含OR栅极及NAND栅极。时钟信号XCI及信号XCIEN输入至OR栅极。信号XCIEN是保存计数器值并阻断向TFF输入时钟的信号。NAND栅极中输入OR栅极的输出及信号XINV。DFF741中输入复合栅极721的输出。信号XINV是使计数器值反转的信号。
图5(b)表示包含TFF-IH的1比特计数器58N的结构。1比特计数器58N包含TFF70N及复合栅极72N。
TFF70N包含DFF74N及NAND栅极76N。DFF74N的输入连接着NAND栅极76N。NAND栅极76N的输入分别连接着DFF74N的输出与初始化信号INIT。
复合栅极72N包含OR栅极及NAND栅极。OR栅极中输入时钟信号XCI及信号XCIEN。NAND栅极中输入OR栅极的输出及信号XINV。复合栅极72N的输出被输入至DFF74N。
如图4所示,NOR栅极761、762、763、764的输出连接于第二锁存部7921、7922、7923、7924。另外,NAND栅极76N的输出连接于第二锁存部792N。即,第二锁存部792连接于全部的1比特计数器581、582、583、584、…、58N。
另外,NAND栅极76N的输出也连接于第一锁存部791。即,第一锁存部791连接于最高位的1比特计数器58N。
(计数器的驱动例)
图6中表示各个信号的时间变化例。
在箭头1所示的时刻,计数器58将第一计数期间中的计数处理的初始值设定为负值。在本实施方式中,初始值-Di被设定为计数值。随着时钟信号XCI变为高电平,计数值增加1。在比较器54的输出信号XCMPO变化为低电平,第一计数值已确定后,在箭头2所示的时刻,使计数值的全部比特反转,并设为1的补数。即,计数器58将在第二计数期间中的计数处理开始之前,使第一计数期间中的计数处理停止后的计数值反转并转换为1的补数后的值设定为第二计数期间中的计数处理的初始值。
(4比特计数器的驱动例)
图7(a)所示的计数器锁存部56是图4所示的计数器锁存部56的结构例的具体例,且是包含四个1比特的计数器581、582、583、584的4比特计数器。
图7(b)中表示图7(a)所示的4比特计数器的驱动例。
(初始化动作)
首先,对初始化动作进行说明。
在TFF-IL的情况下,首先,将信号XCIEN设为高电平,并使初始化信号INIT变化为高电平(有效状态)。由此,DFF741的输入D强制地固定为低电平。若在该状态下,使信号XINV变化为低电平,则DFF741的CK输入会从低电平变化为高电平,DFF741的输入D的值(低电平)传递至输出Q。然后,依次地进行：将初始化信号INIT恢复为低电平(解除状态),将信号XCIEN恢复为低电平,将信号XINV恢复为高电平,由此,CO(0)保持低电平,设定低电平作为初始值。
同样地,在TFF为TFF-IH的情况下,首先,将信号XCIEN设为高电平,使初始化信号XINIT变化为低电平(有效状态)。由此,DFF744的输入D强制地固定为高电平。若在该状态下,使信号XINV变化为低电平,则DFF744的CK输入会从低电平变化为高电平,DFF744的输入D的值(高电平)传递至输出Q。然后,依次地进行将初始化信号XINIT恢复为高电平(解除状态),将信号XCIEN恢复为低电平,将信号XINV恢复为高电平,由此,CO(3)保持高电平,设定高电平作为初始值。
通过该TFF-IH与TFF-IL的组合来决定纹波计数器的初始值的负值。
例如,在图7(a)所示的例子中,因为第三个比特为TFF-IH,第二个比特～第零个比特为TFF-IL,所以通过初始化动作,初始值(-Di)变为-8(1000b)。
(计数动作)
其次,对计数动作进行说明。
在箭头1所示的时刻,将初始值(-Di)设定为-8(＝-24-1)。
若比较器54的输出信号XCMPO变为高电平状态,且时钟信号XCI输入至NAND栅极580,则时钟信号XCI会传递至计数器58的内部,开始计数处理,且第一AD转换期间开始。另外,若比较器54的输出信号XCMPO变化为低电平,则时钟信号XCI会被阻断。该时间点的计数值为-5。
接着,在箭头2所示的时刻,使全部比特CO(0)、CO(1)、CO(2)、CO(3)反转。
(全比特反转动作)
对全比特反转动作进行说明。
若使信号XCIEN变化为高电平,使信号XINV变化为低电平,则各比特的DFF741、742、743、744的CK输入会从低电平变化为高电平,因此,DFF741、742、743、744的输出Q的反转值传递至DFF741、742、743、744的输入D,DFF741、742、743、744的输出Q被更新。通过该动作,计数器的全部比特的输出反转。
在图7(b)所示的情况下,计数值从-5(1011b)转换为4(0100b)。
在该反转动作后,将信号XCIEN恢复为低电平,并将信号XINV恢复为高电平,从而恢复至可进行计数处理的状态。
比较器54的输出信号XCMPO变为高电平,第二AD转换期间开始,并输入时钟信号XCI,由此,计数器58将反转值(在图7(b)所示的情况下为4)作为初始值而开始进行计数处理。与第一AD转换期间同样地,保存比较器54的输出信号XCMPO变化为低电平的时间点的计数值(在图7(b)的情况下为13)。
该保存的计数值是将在第二AD转换期间中递增的值(Ds)与值(-(-Di+Dr)-1)相加所得的值(-(-Di+Dr)-1+Ds)＝(Ds-Dr)+(Di-1),该值(-(-Di+Dr)-1)是将在第一AD转换期间中递增的值(Dr)与初始值(-Di)相加所得的值(-Di+Dr)反转后的值。
获得的值是在第二AD转换期间递增的值(Ds)与在第一AD转换期间递增的值(Dr)之间的差分(Ds-Dr)。因此,只要求出保存的计数值与对初始值(-Di)进行反转后的值(Di-1)之间的差分即可。在图7(b)所示的例子中,Ds-Dr算出为6(＝13-(8-1))。
在N比特计数器结构的情况下,计数器58的负初始值能够设定为-2N-1以上。因此,已知在图7(b)所示的例子中,初始值为-24-1(-8)。
(正常时的计数器的驱动例)
图8是表示本实施方式的固态摄像元件1的正常时的驱动例的图。图8(a)表示固态摄像元件1的控制例,图8(b)表示正常时的输出例。
计数器58将第一计数期间的初始值设定为负值(-Di)。接着,计数器58在第一AD转换期间中,对像素复位电位进行AD转换。
计数器58进行对应于像素复位电位的第一计数处理,并以比较器54的输出信号的变化为触发点而停止第一计数处理。此处,第一锁存部591保存第一计数期间的计数处理停止时的第一计数器值(-Di+Dr)的最高位比特。
计数器58将使第一计数值的全部比特反转后的值(Di-Dr-1)作为第二计数期间的初始值。接着,计数器58在第二AD转换期间中,对像素信号电位进行AD转换。计数器58进行对应于像素信号电位的第二计数处理,并以比较器54的输出信号的变化为触发点而停止第二计数处理。此处,第二锁存部592保存第二计数值(Di-Dr-1+Ds)的全部比特。
如上所述,第二计数值((Ds-Dr)+(Di-1))是将像素复位电位与像素信号电位之间的差分和反转后的初始值相加所得的值。
在本实施方式中,因为将初始值设为负值,对第一计数值进行反转,所以在正常时,第二计数值不会取得负值。因此,无需对N比特计数器新增符合用的1比特,能够缩小电路规模及减少消耗电流。
(异常时的计数器的驱动例)
图9是表示本实施方式的固态摄像元件1的异常时的驱动例的图。图9(a)表示固态摄像元件1的控制例,图9(b)表示异常时的输出例。
此处,在第一计数期间中的初始值为-Di(Di:自然数)的情况下,第一AD转换期间的最大值(Drmax)能够以一个时钟为单位而设为Di+1以上。即,异常时的第一计数值可为Drmax。
如图9(b)所示,在异常时,比较器54的输出不发生变化,因此,进行第一计数处理直到达到第一AD转换期间的最大值(Drmax)为止。因为Drmax为Di以上,所以第一计数值为0以上。因此,第一锁存部591所保存的第一计数器值的最高位比特为0(在正常时,必然保存负值,因此,最高位比特为1)。这样,能够根据第一锁存部591所保存的值来判定是否产生了强光的接收等异常。即,能够容易地检测出强光的接收等异常的发生。另外,无需新增用以对强光的接收等异常的产生进行检测的电路或检测期间,也可缩小电路规模及减少耗电量。
另外,固态摄像元件1搭载有接收锁存部等的输出的后段逻辑电路。该后段逻辑电路对作为强光判定的标记的第一锁存部的输出进行判定,在判定为是强光的情况下,进行如下处理,即,与锁存部的输出无关地将该像素的输出替换成全码(Full code)。另外,在未判定为是强光的情况下,后段逻辑电路不替换锁存部的输出而直接进行输出。
如上所述,能够根据第二锁存部592所保存的值来取得像素复位电位与信号电位的差分值,且能够根据第一锁存部591所保存的值来判定异常的产生。
参照图10对计数器值的具体的变化例进行说明。图10(a)是本实施方式的AD转换部50的计数器58的计数值的变化例,图10(b)是比较例的计数器的计数值的变化例。
在图10(a)、图10(b)的各图中,分别说明(1)对应于像素复位电位的第一计数处理的结果为525,对应于像素信号电位的第二计数处理的结果为3000的明亮时的情况；(2)对应于像素复位电位的第一计数处理的结果为523,对应于像素信号电位的第二计数处理的结果为323的昏暗时的情况。
首先,对本实施方式的情况进行说明。
如图10(a)的(1)所示,计数器58将第一计数期间中的计数处理的初始值设定为负值即“-1024”,开始进行第一计数期间中的计数处理,并以比较器54的输出的变化为触发点而停止计数处理。第一计数期间中的计数处理停止后的计数值为“-501(＝-1024+523)”。计数器58使计数处理停止后的计数值反转,并将计数值设为“500(＝-(-501+1)”。计数器58将反转后的计数值作为初始值,开始进行第二计数期间中的计数处理,并以比较器54的输出的变化为触发点而停止计数处理。第二计数期间中的计数处理停止后的计数值为“3500(＝500+3000)”。
如图10(a)的(2)所示,计数器58将第一计数期间中的计数处理的初始值设定为负值即“-1024”,开始进行第一计数期间中的计数处理,并以比较器54的输出的变化为触发点而停止计数处理。第一计数期间中的计数处理停止后的计数值为“-501(＝-1024+523)”。计数器58使计数处理停止后的计数值反转,并将计数值设为“500(＝-(-501+1)”。计数器58将反转后的计数值作为初始值,开始进行第二计数期间中的计数处理,并以比较器54的输出的变化为触发点而停止计数处理。第二计数期间中的计数处理停止后的计数值为“823(＝500+323)”。
这样,在本实施方式中,无论是在明亮时的情况下,还是在昏暗时的情况下,第二计数期间中的计数处理停止后的计数值均变为正值。因此,无需符号用的1比特,在进行精度为12比特的AD转换的情况下,只要使用12比特的计数器即可。
其次,对比较例的情况进行说明。
如图10(b)的(1)所示,计数器将第一计数期间中的计数处理的初始值设定为零,开始进行递减计数处理,并根据比较器的判定而停止递减计数处理。第一计数期间中的计数处理停止后的计数值为“-523”。计数器将第一计数期间中的计数处理停止后的计数值作为初始值,开始进行第二计数期间中的递增计数处理,并根据比较器的判定而停止递增计数处理。第二计数期间中的计数处理停止后的计数值为“2477(＝-523+3000)”。
如图10(b)的(2)所示,计数器将第一计数期间中的计数处理的初始值设定为零,开始进行递减计数处理,并根据比较器的判定而停止递减计数处理。第一计数期间中的计数处理停止后的计数值为“-523”。计数器将第一计数期间中的计数处理停止后的计数值作为初始值,开始进行第二计数期间中的递增计数处理,并根据比较器的判定而停止递增计数处理。第二计数期间中的计数处理停止后的计数值为“-200(＝-523+323)”。
这样,在比较例中,在明亮时的情况下,第二计数期间中的计数处理停止后的计数值变为正值,但在昏暗时的情况下,第二计数期间中的计数处理停止后的计数值变为负值。因此,需要符号用的1比特,在进行精度为12比特的AD转换的情况下,需要使用13比特的计数器。
[实施方式2]
基于图11对本发明的其他实施方式进行说明。在本实施方式中,计数器的结构与实施方式1不同。
图11表示本实施方式的计数器58a的结构。在本实施方式中,DFF74a1、74a2、74a3、74a4、…、74aN的输出Q分别连接于第二锁存部7921、7922、7923、7924、…、792N及复合栅极721、722、723、724、…、72N。本实施方式的结构也与实施方式1同样地进行动作。
[实施方式3]
若基于图12～图13对本发明的其他实施方式进行说明,则如下所述。再者,为了便于说明,对具有与所述实施方式中说明的部件相同的功能的部件标记相同附图标记,并省略其说明。
(固态摄像元件的结构)
图12是表示本实施方式的固态摄像元件1b的结构例的框图。
在本实施方式中,计数器锁存部56b针对计数器锁存部56b的高位比特,包含纹波计数器即高位比特计数器58b、高位比特第一锁存部591b及高位比特第二锁存部592b。另外,针对计数器锁存部56b的低位比特,包含格雷码计数器即低位比特计数器80、低位比特第一锁存部821及低位比特第二锁存部822。
每个像素列的高位比特第一锁存部591a各自连接于高位比特第一传感器放大器601a。另外,每个像素列的高位比特第二锁存部592a各自连接于高位比特第二传感器放大器602a。另外,每个像素列的低位比特第一锁存部821各自连接于低位比特第一传感器放大器841。另外,每个像素列的低位比特第二锁存部822各自连接于低位比特第二传感器放大器842。
(高位比特计数器的结构)
图13(a)表示4比特的纹波计数器以作为高位比特计数器58b的具体例。该4比特的纹波计数器的结构与图7所示的4比特的纹波计数器相同。
(低位比特计数器的驱动例)
图13(b)表示高位比特计数器58b为4比特的纹波计数器,且低位比特计数器80为4比特的格雷码计数器的情况下的驱动例。在该驱动例中,初始值(-Di)为-128,复位AD计数值(Dr)为56,信号AD计数值(Ds)为152。
参照图13(b)对低位比特计数器80的动作进行说明。
针对计数器锁存部56b的低位比特,低位比特第一锁存部821及低位比特第二锁存部822保存低位比特计数器80的值。低位比特计数器80按一个或多个像素列单位配置。
低位比特计数器80在与从高位比特计数器58b输入的时钟信号XCI联动的时刻,开始进行计数处理,分别在第一AD转换期间及第二AD转换期间中,从初始值0起递增。
低位比特第一锁存部821保存在第一AD转换期间中计数出的第一计数值的低位比特部。另外,低位比特第二锁存部822保存在第二AD转换期间中计数出的第二计数值的低位比特部。
在图13所示的例子中,根据第一计数值与第二计数值的差分的高位4比特的输出值(208)、第一计数值的低位4比特的输出值(8)及第二计数值的低位4比特的输出值(8),以如下方式算出8比特的第一计数值与第二计数值之间的差分值。
<高位4比特>
根据初始值:-Di(高位)＝-8、
计数器输出值:Di(高位)+Ds(高位)-Dr(高位)-1＝13,
求出Ds(高位)-Dr(高位)＝6。
<低位4比特>
根据Dr(低位)＝8、
Ds(低位)＝8,
求出Ds(低位)-Dr(低位)＝0。
<高位4比特+低位4比特的合成>
Ds-Dr＝{Ds(高位)-Dr(高位)}×24
-{Ds(低位)-Dr(低位)}＝96-0＝96
再者,在所述本实施方式中,采用按像素列进行AD转换的结构,但也可采用按像素或按像素组(规定行×规定列)单位进行AD转换的结构。
[总结]
本发明的方式1的AD转换器(AD转换部50、50b)通过第一计数期间、与接续该第一计数期间的第二计数期间,将像素信号线32的电位转换为数字信号,该AD转换器(AD转换部50、50b)包括:比较器54,其对所述像素信号线32的电位与参照电位进行比较,该参照电位是随着时间发生变化的斜波波形的电位；计数器58、58a、58b,其以所述比较器54的输出的变化为触发点而停止计数处理；以及全比特锁存部(第二锁存部592、592b),其保存所述第二计数期间中的计数处理停止后的计数值的全部比特,所述计数器58、58a、58b将所述第一计数期间中的计数处理的初始值设定为负值,并在所述第二计数期间中的计数处理开始之前,使所述第一计数期间中的计数处理停止后的计数值的全部比特反转。
根据所述结构,能够不使用符号用的比特而进行AD转换。
根据所述方式1,本发明的方式2的AD转换器(AD转换部50、50b)的所述计数器58、58a、58b也可以所述参照电位的变化为触发点而开始进行计数处理。
根据所述方式1或方式2,本发明的方式3的AD转换器(AD转换部50、50b)还可包括最高位比特锁存部(第一锁存部591、591b),其保存所述第一计数期间中的计数处理停止后的所述计数器58、58a、58b的计数值的最高位比特。
根据所述结构,能够检测出异常的产生。
根据所述方式1～方式3,本发明的方式4的AD转换器(AD转换部50b)的所述计数器58、58a、58b也可在所述第一计数期间中进行计数处理,直到计数值达到第一规定值为止。同样地,所述计数器58、58a、58b也可在所述第二计数期间中进行计数处理,直到计数值达到第二规定值为止。
即,计数器58、58a、58b能够计数到第一规定值为止,无法进行超过第一规定值的计数。同样地,计数器58、58a、58b能够计数到第二规定值为止,无法进行超过第二规定值的计数。因此,在即使计数值达到第一规定值,比较器的输出仍无变化的情况下,计数器58、58a、58b停止计数处理。同样地,在即使计数值达到第二规定值,比较器的输出仍无变化的情况下,计数器58、58a、58b停止计数处理。即,根据所述结构,即使在产生异常,无比较器54的输出的情况下,也能够在第一计数期间中进行计数处理,直到计数值达到第一规定值为止,然后停止计数处理。能够在第一计数期间中检测异常的产生。
根据所述方式1～方式4,本发明的方式5的AD转换器(AD转换部50)的所述计数器58、58a也可由纹波计数器构成。
根据所述结构,能够利用简单的结构进行计数。
根据所述方式1～方式4,本发明的方式6的AD转换器(AD转换部50b)的高位比特的所述计数器58b也可由纹波计数器,低位比特的所述计数器58b也可由格雷码计数器构成。
根据所述结构,可获得与方式1相同的效果。
根据所述方式5或方式6,本发明的方式7的AD转换器(AD转换部50、50b)的所述纹波计数器也可包含TFF及复合(OR-NAND)栅极,该TFF的输入时钟连接着该复合(OR-NAND)栅极,该TFF的DFF的输入连接着NAND栅极或NOR栅极,该NAND栅极或NOR栅极的输入连接着该DFF的输出与初始化信号。
根据所述结构,可获得与方式1相同的效果。
根据所述方式1～方式7,本发明的方式8的AD转换器(AD转换部50、50b)在所述计数器58、58a、58b为N比特的情况下,所述第一计数期间中的所述计数器58、58a、58b的初始值可为-2N-1以上。
根据所述结构,能够更准确地检测出异常的产生。
根据所述方式1～方式8,本发明的方式9的转换器(AD转换部50、50b)在所述第一计数期间中的所述计数器58、58a、58b的初始值为-Di的情况下,所述第一计数期间可以一个时钟为单位而为Di+1以上,所述Di为自然数。
根据所述结构,能够更准确地检测出异常的产生。
本发明的方式10的固态摄像元件1、1b包括:方式1～方式7的AD转换器(AD转换部50、50b)；像素部10,其排列了进行光电转换的多个像素；斜波产生器52,其产生所述斜波波形；以及钳位部40,其在所述比较器54的自动归零期间,保持所述像素信号线32的电位不会达到规定电位以下,所述比较器54按规定单位的像素读取所述像素信号线32的电位。
根据所述结构,可获得与方式1～方式9相同的效果。
根据所述方式10,本发明的方式11的固态摄像元件1、1b的所述钳位部40的钳位电位可高于所述第一计数期间中的像素信号线32的电位,且低于所述像素部10的电源电压。
根据所述结构,能够使斜波波形的参照电位从高电位向低电位发生变化。
根据所述方式10或方式11,本发明的方式12的固态摄像元件1、1b的所述钳位部40的钳位电位也可根据所述斜波波形的斜率而发生变化。
若斜波信号的斜率变小,则计数结果的偏移值会增加,因此,根据斜波信号的斜率来调整钳位电位。根据所述结构,能够使计数结果的偏移值固定。而且,能够防止因计数结果的偏移值过度增加而错误地判定是否有强光。
根据所述方式10～方式12,本发明的方式13的固态摄像元件1、1b的所述钳位部40的钳位电位也可以该钳位电位与所述第一计数期间中的像素信号线32的电位之间的电位差与所述斜波波形的斜率成比例的方式发生变化。
计数结果的偏移值与钳位电位相关,因此,根据所述结构,能够根据像素复位电位与钳位电位之间的电位差而使计数结果的偏移值增减。
本发明并不限定于所述各实施方式,可在权利要求书所示的范围内进行各种变更,将不同实施方式所分别公开的技术手段适当加以组合而获得的实施方式也包含于本发明的技术范围。而且,通过组合各实施方式所分别公开的技术手段,能够形成新的技术特征。
附图标记说明
1、1b:固态摄像元件
40:钳位部
50、50b:AD转换部(AD转换器)
54:比较器
58、58a、58b:计数器
591、591b:第一锁存部(最高位比特锁存部)
592、592b:第二锁存部(全比特锁存部)

Claims (13)

1.一种AD转换器,其通过第一计数期间、与接续所述第一计数期间的第二计数期间,将像素信号线的电位转换为数字信号,所述AD转换器的特征在于包括:
比较器,其对所述像素信号线的电位与参照电位进行比较,所述参照电位是随着时间发生变化的斜波波形的电位；
计数器,其以所述比较器的输出的变化为触发点而停止计数处理；以及
全比特锁存部,其保存所述第二计数期间中的计数处理停止后的计数值的全部比特,
所述计数器
将所述第一计数期间中的计数处理的初始值设定为负值,并且
在所述第二计数期间中的计数处理开始之前,使所述第一计数期间中的计数处理停止后的计数值的全部比特反转。
2.根据权利要求1所述的AD转换器,其特征在于:
所述计数器以所述参照电位的变化为触发点而开始进行计数处理。
3.根据权利要求1或2所述的AD转换器,其特征在于:还包括
最高位比特锁存部,其保存所述第一计数期间中的计数处理停止后的所述计数器的计数值的最高位比特。
4.根据权利要求1至3中任一项所述的AD转换器,其特征在于:
所述计数器在所述第一计数期间中进行计数处理,直到计数值达到第一规定值为止,且在所述第二计数期间中进行计数处理,直到计数值达到第二规定值为止。
5.根据权利要求1至4中任一项所述的AD转换器,其特征在于:
所述计数器由纹波计数器构成。
6.根据权利要求1至4中任一项所述的AD转换器,其特征在于:
高位比特的所述计数器由纹波计数器构成,低位比特的所述计数器由格雷码计数器构成。
7.根据权利要求5或6所述的AD转换器,其特征在于:
所述纹波计数器包含TFF及复合(OR-NAND)栅极,
所述TFF的输入时钟连接着所述复合(OR-NAND)栅极,
所述TFF的DFF的输入连接着NAND栅极或NOR栅极,
所述NAND栅极或NOR栅极的输入连接着所述DFF的输出与初始化信号。
8.根据权利要求1至7中任一项所述的AD转换器,其特征在于:
在所述计数器为N比特的情况下,所述第一计数期间中的所述计数器的初始值为-2N-1以上。
9.根据权利要求1至8中任一项所述的AD转换器,其特征在于:
在所述第一计数期间中的所述计数器的初始值为-Di的情况下,所述第一计数期间以一个时钟为单位而为Di+1以上,
所述Di为自然数。
10.一种固态摄像元件,其特征在于包括:
根据权利要求1至9中任一项所述的AD转换器；
像素部,其排列了进行光电转换的多个像素；
斜波产生器,其产生所述斜波波形；以及
钳位部,其在所述比较器的自动归零期间,保持所述像素信号线的电位不会达到规定电位以下,
所述比较器按规定单位的像素读取所述像素信号线的电位。
11.根据权利要求10所述的固态摄像元件,其特征在于:
所述钳位部的钳位电位高于所述第一计数期间中的像素信号线的电位,且低于所述像素部的电源电压。
12.根据权利要求10或11所述的固态摄像元件,其特征在于:
所述钳位部的钳位电位根据所述斜波波形的斜率而发生变化。
13.根据权利要求10至12中任一项所述的固态摄像元件,其特征在于:
所述钳位部的钳位电位以所述钳位电位与所述第一计数期间中的像素的电位之间的电位差与所述斜波波形的斜率成比例的方式发生变化。
CN201811071970.5A 2017-09-14 2018-09-14 Ad转换器及固态摄像元件 Active CN109510954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017177075A JP6910255B2 (ja) 2017-09-14 2017-09-14 Ａｄ変換器、および固体撮像素子
JP2017-177075 2017-09-14

Publications (2)

Publication Number Publication Date
CN109510954A true CN109510954A (zh) 2019-03-22
CN109510954B CN109510954B (zh) 2021-04-13

Family

ID=65631831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811071970.5A Active CN109510954B (zh) 2017-09-14 2018-09-14 Ad转换器及固态摄像元件

Country Status (3)

Country Link
US (1) US10868995B2 (zh)
JP (1) JP6910255B2 (zh)
CN (1) CN109510954B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6753985B2 (ja) * 2018-08-10 2020-09-09 シャープ株式会社 アナログデジタル変換器および固体撮像素子
CN113170067B (zh) * 2019-01-17 2023-11-14 索尼半导体解决方案公司 摄像装置、摄像系统和故障检测方法
JP7145989B2 (ja) * 2020-04-01 2022-10-03 シャープ株式会社 固体撮像素子
TWI732562B (zh) * 2020-05-25 2021-07-01 創惟科技股份有限公司 一種讀取資料的方法和資料讀取裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046795A1 (en) * 2004-06-07 2007-03-01 Canon Kabushiki Kaisha Image pickup device and image pickup system
CN101860690A (zh) * 2009-04-02 2010-10-13 索尼公司 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法
CN104662892A (zh) * 2012-10-25 2015-05-27 夏普株式会社 固体摄像装置
US20160011889A1 (en) * 2014-07-10 2016-01-14 Fujitsu Limited Simulation method and storage medium
CN107079123A (zh) * 2014-10-06 2017-08-18 索尼半导体解决方案公司 信号处理装置、信号处理方法、摄像元件和电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076568B2 (ja) * 2007-03-12 2012-11-21 ソニー株式会社 データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
US7671317B2 (en) * 2007-07-25 2010-03-02 Panasonic Corporation Physical quantity detecting apparatus and method for driving the same
JP5094498B2 (ja) * 2008-03-27 2012-12-12 キヤノン株式会社 固体撮像装置及び撮像システム
JP5254140B2 (ja) * 2009-07-14 2013-08-07 株式会社東芝 Ａ／ｄ変換器及びそれを備えた固体撮像装置
JP5372667B2 (ja) * 2009-09-01 2013-12-18 オリンパス株式会社 Ａｄ変換器および固体撮像装置
JP5419661B2 (ja) * 2009-12-04 2014-02-19 キヤノン株式会社 撮像装置及びその駆動方法
JP5728826B2 (ja) 2010-04-30 2015-06-03 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム
JP2012191359A (ja) * 2011-03-09 2012-10-04 Sony Corp Ａ／ｄ変換装置、ａ／ｄ変換方法、並びにプログラム
JP2014165845A (ja) * 2013-02-27 2014-09-08 Sony Corp 電子機器、制御方法、及び、イメージセンサ
JP6318526B2 (ja) * 2013-10-02 2018-05-09 株式会社ニコン 撮像装置
KR102292644B1 (ko) * 2013-12-24 2021-08-23 삼성전자주식회사 고속으로 동작하는 이미지 센서
JP2017041844A (ja) * 2015-08-21 2017-02-23 株式会社東芝 デジタル演算回路および固体撮像装置
US11297258B2 (en) * 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046795A1 (en) * 2004-06-07 2007-03-01 Canon Kabushiki Kaisha Image pickup device and image pickup system
CN101860690A (zh) * 2009-04-02 2010-10-13 索尼公司 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法
CN104662892A (zh) * 2012-10-25 2015-05-27 夏普株式会社 固体摄像装置
US20160011889A1 (en) * 2014-07-10 2016-01-14 Fujitsu Limited Simulation method and storage medium
CN107079123A (zh) * 2014-10-06 2017-08-18 索尼半导体解决方案公司 信号处理装置、信号处理方法、摄像元件和电子设备

Also Published As

Publication number Publication date
JP2019054399A (ja) 2019-04-04
CN109510954B (zh) 2021-04-13
JP6910255B2 (ja) 2021-07-28
US10868995B2 (en) 2020-12-15
US20190082134A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US9866775B2 (en) Digital double sampling method, a related CMOS image sensor, and a digital camera comprising CMOS image sensor
CN109510954A (zh) Ad转换器及固态摄像元件
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
TWI390854B (zh) 類比至數位轉換器，類比至數位轉換方法，固態影像拾取裝置，及攝影系統
JP5359521B2 (ja) バイナリ値変換回路およびその方法、ａｄ変換装置、固体撮像素子、並びにカメラシステム
US9001241B2 (en) A/D conversion circuit and image pick-up device
US9041579B2 (en) Analog-to-digital conversion in pixel arrays
US9019409B2 (en) Image sensing device and method for operating the same
KR101504515B1 (ko) 카운터 어레이 및 이를 포함하는 이미지 센서
CN104580951A (zh) 固态图像传感器件
US9831891B2 (en) Counter, analogue to digital converter including the counter and image sensing device including the analogue to digital converter
US9313425B2 (en) Image pickup device
WO2009145119A1 (ja) Ａ／ｄ変換回路および固体撮像装置
JP6112871B2 (ja) 撮像素子及び撮像装置
US20120249190A1 (en) Semiconductor device and method for driving the same
JP2013005089A (ja) Ａｄ変換回路および固体撮像装置
JP5340838B2 (ja) 時間ａｄ変換器及び固体撮像装置
KR20200142169A (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
CN210804503U (zh) 计数器电路及像素数据转换电路
CN110248120A (zh) 单斜比较装置和包括该单斜比较装置的cmos图像传感器
JP2014135645A (ja) 固体撮像装置及びその駆動方法
CN114025114B (zh) 读出电路、图像传感器及控制方法
JP2008072162A (ja) 固体撮像素子用の画像信号読出装置
CN117425095A (zh) 一种比较电路、读出电路、图像传感器及时序控制方法
CN117750238A (zh) 比较器、读出电路及图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant