JP2008072162A - 固体撮像素子用の画像信号読出装置 - Google Patents

Abstract

【課題】 実用的なサイズを確保しつつ、Ｓ／Ｎ比を低減する。
【解決手段】 画素ＰをＩ行Ｊ列に配列してなる固体撮像素子１００について、行信号読出手段１１０により、選択された行に所属するＪ個の画素からの画像信号をＪ本の列方向信号線Ｌ上に読み出す。各列ごとに、前段Ａ／Ｄ変換器１３１により、粗いＡ／Ｄ変換を行い、ｎビットのデジタル値を出力し、端数成分をアナログの残差信号として増幅した上で出力する。列選択器１３４により、各列ごとの信号を順次読み出す。アナログの残差信号は、後段Ａ／Ｄ変換器１３５によって、ｍビットのデジタル値に変換する。最後に、データ合成部１３７において、上位側のｎビットのデジタル値と下位側のｍビットのデジタル値とを合成し、（ｎ＋ｍ）ビットのデジタル値を作成して出力する。
【選択図】 図５

Description

本発明は、固体撮像素子用の画像信号読出装置に関し、特に、ＭＯＳイメージセンサなどを構成する個々の画素から、画像信号を外部へ読み出す技術に関する。

固体撮像素子は、画像入力処理を行う基本素子として、様々な分野で広く利用されている。特に、ＭＯＳイメージセンサは、低消費電力で駆動する小型の固体撮像素子として有望視されている。一般的な固体撮像素子は、それぞれが受光センサとして機能する多数の画素を縦横に配列した構成を有している。この固体撮像素子における個々の画素が生成した画像信号をデジタルデータとして読出し、これを外部へと転送して利用するためには、専用の画像信号読出装置が用いられる。各画素からの画像信号を読み出すには、通常、行単位で信号の読み出しを行った後、これを列ごとに順番に転送する、という手法が採られている。

固体撮像素子を利用する上で、外部へ読み出される画像信号のＳ／Ｎ比を改善することは非常に重要である。一般に、伝送路中の信号のＳ／Ｎ比は、信号振幅を上げることにより改善させることができるが、信号振幅を上げると、伝送速度が低下し、消費電力が増加するというデメリットが生じることになる。このため、従来から、読み出された信号のＳ／Ｎ比を向上させるための様々な技術が提案されている。たとえば、下記の特許文献１には、信号伝送部のトランジスタ回路を工夫することにより、熱に起因する雑音を低減する技術が開示されており、特許文献２には、個々の色に応じた最適な増幅率を設定することにより、Ｓ／Ｎ比を向上させる技術が開示されている。
特開平１１−１８７３２１号公報 特開２００４−７４７１号公報

上述したように、固体撮像素子からの画像信号を外部へと伝送する上で、Ｓ／Ｎ比を向上させる技術が種々提案されているが、伝送信号としてアナログ信号を用いる以上、ノイズ成分の混入を完全に防ぐことはできない。別言すれば、伝送信号としてデジタル信号を用いるようにすれば、理論的にはノイズの混入は生じないことになる。したがって、信号源（すなわち、固体撮像素子の個々の画素）にできるだけ近い場所で、画像信号をデジタル化することができれば、Ｓ／Ｎ比を飛躍的に向上させることが可能になる。

しかしながら、現実的には、そのような理想的なデバイスを実現することは非常に困難である。これは、画像信号をデジタル化するためには、Ａ／Ｄ変換器を設ける必要があり、現在の半導体製造技術では、必要な精度をもったＡ／Ｄ変換器を個々の画素の近傍に配置するような実用的な設計が困難なためである。もちろん、デバイスのサイズに制約がなければ、個々の画素の直近に、必要な精度をもったＡ／Ｄ変換器を必要な数だけ配置し、個々の画素で生成した画像信号を直ちにデジタル化することは、技術的には可能である。しかし、現在主流となっている１２ビット程度の分解能をもったＡ／Ｄ変換器は、半導体製造プロセスを利用したとしても、かなりのチップ面積を占有するため、そのようなＡ／Ｄ変換器を個々の画素の近傍に多数配置するような設計は、実用的な素子サイズを維持するという条件下では不可能である。

そこで本発明は、実用的なサイズを確保しつつ、Ｓ／Ｎ比を十分に低減することが可能な固体撮像素子用の画像信号読出装置を提供することを目的とする。

(1) 本発明の第１の態様は、
Ｉ行Ｊ列の画素配列を有する固体撮像素子について、（Ｉ×Ｊ）個の各画素が生成した画像信号を順次外部へ読み出すために、
各行を順番に１行ずつ選択し、選択された行に所属するＪ個の画素からの画像信号をＪ本の列方向信号線にアナログ画像信号として読み出す行信号読出手段と、
各列の列方向信号線上に読み出されている画像信号を、各列ごとに順番に読み出して出力する列信号読出手段と、
を備えた画像信号読出装置において、
列信号読出手段を、
Ｊ本の列方向信号線上にそれぞれ配置され、各列方向信号線上に読み出された「アナログ画像信号」を所定の「アナログ参照信号」と比較することにより「ｎビットのデジタル値」に変換して出力するとともに、「ｎビットのデジタル値」に対応するアナログ値と「アナログ画像信号」の値との差を「アナログ残差信号」として求め、求めた「アナログ残差信号」を増幅して出力するＪ個の前段Ａ／Ｄ変換器と、
各前段Ａ／Ｄ変換器に対して、所定のデジタル値およびこれに対応する「アナログ参照信号」を与える前段Ｄ／Ａ変換器と、
各列について、増幅された「アナログ残差信号」を所定の「アナログ参照信号」と比較することにより「ｍビットのデジタル値」に変換して出力する後段Ａ／Ｄ変換器と、
後段Ａ／Ｄ変換器に対して、所定のデジタル値およびこれに対応する「アナログ参照信号」を与える後段Ｄ／Ａ変換器と、
各列について、前段Ａ／Ｄ変換器から出力された「ｎビットのデジタル値」と、後段Ａ／Ｄ変換器から出力された「ｍビットのデジタル値」とを合成することにより、「（ｎ＋ｍ）ビットのデジタル値」を作成し、これを各列ごとのデジタル画像信号として出力するデータ合成部と、
によって構成するようにしたものである。

(2) 本発明の第２の態様は、上述の第１の態様に係る固体撮像素子用の画像信号読出装置において、
単一の前段Ｄ／Ａ変換器を、Ｊ個の前段Ａ／Ｄ変換器に対して参照信号を与えるための共通のＤ／Ａ変換器として用いるようにしたものである。

(3) 本発明の第３の態様は、上述の第１または第２の態様に係る固体撮像素子用の画像信号読出装置において、
単一の後段Ａ／Ｄ変換器および単一の後段Ｄ／Ａ変換器を用い、各列についての「アナログ残差信号」を「ｍビットのデジタル値」に変換する処理を順番に行うようにしたものである。

(4) 本発明の第４の態様は、上述の第３の態様に係る固体撮像素子用の画像信号読出装置において、
各列を順番に１列ずつ選択し、選択された列に所属する前段Ａ／Ｄ変換器から出力された「ｎビットのデジタル値」および「アナログ残差信号」を、それぞれデータ合成部および後段Ａ／Ｄ変換器に与える列選択手段を設け、
後段Ａ／Ｄ変換器が、特定の列が選択されているときには、当該選択された列について、「アナログ残差信号」を「ｍビットのデジタル値」に変換する処理を行い、
データ合成部が、特定の列が選択されているときには、当該選択された列について、「（ｎ＋ｍ）ビットのデジタル値」を作成する処理を行うようにしたものである。

(5) 本発明の第５の態様は、上述の第１〜第４の態様に係る固体撮像素子用の画像信号読出装置において、
前段Ｄ／Ａ変換器が、時間とともに１ずつ変化するデジタル値に応じて、所定の量子化単位を段差として、時間とともにステップ状に変化する「アナログ参照信号」を与える機能を有し、
前段Ａ／Ｄ変換器が、「アナログ画像信号」と「アナログ参照信号」との大小関係が反転する直前に与えられていたデジタル値を、「ｎビットのデジタル値」として出力する機能を有し、
データ合成部が、「ｎビットのデジタル値」と「ｍビットのデジタル値」とについて、桁を考慮した加算を行うことにより、「（ｎ＋ｍ）ビットのデジタル値」を作成するようにしたものである。

(6) 本発明の第６の態様は、上述の第１〜第４の態様に係る固体撮像素子用の画像信号読出装置において、
前段Ｄ／Ａ変換器が、時間とともに１ずつ変化するデジタル値に応じて、所定の量子化単位を段差として、時間とともにステップ状に変化する「アナログ参照信号」を与える機能を有し、
前段Ａ／Ｄ変換器が、「アナログ画像信号」と「アナログ参照信号」との大小関係が反転したときに与えられていたデジタル値を、「ｎビットのデジタル値」として出力する機能を有し、
データ合成部が、「ｎビットのデジタル値」と「ｍビットのデジタル値」とについて、桁を考慮した減算を行うことにより、「（ｎ＋ｍ）ビットのデジタル値」を作成するようにしたものである。

(7) 本発明の第７の態様は、上述の第１〜第６の態様に係る固体撮像素子用の画像信号読出装置において、
後段Ａ／Ｄ変換器が、各列について、「アナログ残差信号」を「ｍビットのデジタル値」に変換する際に、各列ごとの前段Ａ／Ｄ変換器の特性を考慮した補正を行うようにしたものである。

(8) 本発明の第８の態様は、上述の第７の態様に係る固体撮像素子用の画像信号読出装置において、
Ｊ個の前段Ａ／Ｄ変換器のそれぞれが、１量子化単位に相当するアナログ値を、アナログ残差信号に対する増幅率と同一の増幅率で増幅し、これを「フルレンジ信号」として出力する機能を有し、
後段Ａ／Ｄ変換器が、この「フルレンジ信号」を用いた補正を行うようにしたものである。

(9) 本発明の第９の態様は、上述の第８の態様に係る固体撮像素子用の画像信号読出装置において、
後段Ａ／Ｄ変換器が、前段Ａ／Ｄ変換器から出力された「フルレンジ信号」をＡ／Ｄ変換することにより得られるデジタル値を実測値とし、最上位ビットを１、その他のすべてのビットを０とする（ｍ＋１）ビットのデジタル値を理論値とし、補正係数＝理論値／実測値で示される補正係数を求める機能を有し、前段Ａ／Ｄ変換器から出力された「アナログ残差信号」に補正係数を乗じる補正を行うようにしたものである。

(10) 本発明の第１０の態様は、上述の第１〜第９の態様に係る固体撮像素子用の画像信号読出装置において、
前段Ａ／Ｄ変換器が、「ｎビットのデジタル値」を出力するとともに、「アナログ残差信号」をＫ倍に増幅して出力する場合に、２^ｎ≧Ｋなる設定を行うようにしたものである。

(11) 本発明の第１１の態様は、上述の第１〜第１０の態様に係る固体撮像素子用の画像信号読出装置において、
前段Ａ／Ｄ変換器を、「アナログ画像信号」と「アナログ参照信号」との差を求める減算器と、この差をＫ倍に増幅する増幅器と、この差の符号を判定する比較器と、比較器の判定結果が反転したときに前段Ｄ／Ａ変換器から与えられる「アナログ参照信号」を一時的に固定するサンプルホールド回路と、比較器の判定結果が反転したときに前段Ｄ／Ａ変換器から与えられる「デジタル値」を一時的に記憶する記憶器と、によって構成し、
比較器の判定結果が反転したときの増幅器の出力が増幅済みの「アナログ残差信号」として出力され、
比較器の判定結果が反転したときの記憶器の記憶内容が「ｎビットのデジタル値」として出力されるようにしたものである。

以下、本発明を図示する実施形態に基づいて説明する。

＜＜＜ §１．一般的な固体撮像装置の構成 ＞＞＞
はじめに、従来から利用されている固体撮像装置の構成を簡単に説明する。図１は、一般的な固体撮像装置の基本構成を示すブロック図である。図示のとおり、この固体撮像装置の主たる構成要素は、固体撮像素子１００，行信号読出手段１１０，列信号読出手段１２０である。なお、一般的には、「固体撮像装置」と「固体撮像素子」とは同義の文言として利用されているが、本明細書では、便宜上、「固体撮像装置」のうち、画素の配列が行われている部分を固体撮像素子１００と呼んで区別している。すなわち、固体撮像素子１００は、多数の画素配列（図示の例の場合、Ｉ行Ｊ列の画素配列）から構成される部分を指しており、これに行信号読出手段１１０および列信号読出手段１２０を付加することにより、固体撮像装置が構成されることになる。

本発明に係る画像信号読出装置は、この固体撮像素子１００内の（Ｉ×Ｊ）個の各画素が生成した画像信号を順次外部へ読み出す機能をもった装置であり、図示の例の場合、行信号読出手段１１０と列信号読出手段１２０との２つの読出手段に対応する。図１に符号Ｐで示した構成要素が、固体撮像素子１００を構成する個々の画素である。図では、便宜上、４行５列の小規模な画素配列が示されているが、実際には、より大規模な画素配列が用いられる。たとえば、いわゆるメガピクセル級の固体撮像素子１００の場合、１０００行１０００列といったオーダーの大規模な画素配列が用いられる。

図２は、図１に示す画素Ｐの具体的な構成例を示す回路図である。ここに示す例は、ＭＯＳイメージセンサなどで一般的に利用されている３トランジスタタイプの画素であり、図示のとおり、４つのＭＯＳトランジスタＴ１〜Ｔ４とフォトダイオードＰＤによって構成されている。フォトダイオードＰＤは、受光量に応じた画像信号を生成するので、図１に示す固体撮像素子１００の場合、（Ｉ×Ｊ）個の各画素Ｐのそれぞれが、受光量に応じた画像信号を生成することになる。行信号読出手段１１０および列信号読出手段１２０は、こうして各画素ごとに生成された画像信号を読み出し、外部に対してデジタル出力信号として転送する機能を果たす。

行信号読出手段１１０は、各行を順番に１行ずつ選択し、選択された行に所属するＪ個の画素からの画像信号をＪ本の列方向信号線にアナログ画像信号として読み出す処理を行う。たとえば、図１に示す例の場合、まず第１行目が選択され、この第１行目に所属するＪ個（図の例では５個）の画素Ｐからの画像信号が、Ｊ本の列方向信号線Ｌにそれぞれアナログ画像信号として読み出されることになる。この読出処理は、実際には、行信号読出手段１１０から特定の行に所属する画素Ｐに対して、リセット信号Reset、選択信号Select、転送信号Transferを与えることによって行われる。図２の回路図に示すとおり、同一行に所属する画素Ｐには、電源ＶＤＤを供給するための電源ラインＶとともに、リセットラインＲ、選択ラインＳ、転送信号ラインＴＧが接続されており、リセットラインＲにリセット信号Resetを供給してトランジスタＴ１をＯＮ状態にした後、選択ラインＳに選択信号Selectを供給してトランジスタＴ３をＯＮ状態にすることにより、リセット時の画素Ｐの初期状態を列方向信号線Ｌに読み出す。続いて、トランジスタＴ１をＯＦＦ状態にして、転送信号ラインＴＧに転送信号Transferを供給してトランジスタＴ４をＯＮ状態にすれば、フォトダイオードＰＤで発生した信号電荷が、列方向信号線Ｌへ読み出されることになる。

一方、列信号読出手段１２０は、こうして各列の列方向信号線上に読み出されている画像信号を、各列ごとに順番に読み出して、デジタル信号出力線Ｌoutへと出力する処理を行う。行信号読出手段１１０によって、各列方向信号線Ｌ上に読み出された画像信号はアナログ信号であるのに対して、列信号読出手段１２０によってデジタル信号出力線Ｌoutへと出力される画像信号はデジタル信号であり、本発明における列信号読出手段１２０は、アナログ信号をデジタル信号に変換して出力する機能をもった構成要素ということになる。上述したように、行信号読出手段１１０によって第１行目が選択され、この第１行目に所属するＪ個の画素からの画像信号がＪ本の列方向信号線Ｌ上に読み出されると、列信号読出手段１２０は、これを列ごとのデジタルデータとして、順番にデジタル信号出力線Ｌoutへと転送する処理を行うことになる。

こうして、第１行目の画素についての画像信号の読出しが完了したら、続いて、行信号読出手段１１０は第２行目を選択し、第２行目の画素についての画像信号の読出しが同様に実行される。以下、同様に、行ごとの信号読出処理（行信号読出手段１１０による読出処理）により、各列方向信号線Ｌ上に画像信号が読み出されると、その都度、列ごとの信号読出処理（列信号読出手段１２０による読出処理）が実行され、最終的に、全画素の画像信号がデジタルデータとしてデジタル信号出力線Ｌout上へと順番に出力されることになる。

図３は、図１に示す固体撮像装置における列信号読出手段１２０の具体的な構成例を明示したブロック図である。図に一点鎖線で囲った部分が、列信号読出手段１２０の具体的な構成である。各列方向信号線Ｌは、それぞれスイッチ１２１を介して、アナログ信号線Ｌout(A)に接続されている。各スイッチ１２１には、列選択器１２２からの選択信号線が接続されており、列選択器１２２から選択信号が与えられた場合にのみ、スイッチ１２１はＯＮになる。列選択器１２２が、Ｊ個のスイッチ１２１に対して、順番に選択信号を与えるようにすれば、アナログ信号線Ｌout(A)には、Ｊ本の列方向信号線Ｌ上の画像信号が順番に読み出されることになる。

こうしてアナログ信号線Ｌout(A)に読み出された画像信号は、Ａ／Ｄ変換器１２３へ与えられ、デジタルデータに変換された後、デジタル信号出力線Ｌoutへと出力される。Ｄ／Ａ変換器１２４は、Ａ／Ｄ変換器１２３に対して所定のデジタル信号と、当該デジタル値に対応する参照信号（アナログ信号）と、を与える機能を果たす。Ａ／Ｄ変換器１２３は、このＤ／Ａ変換器１２４から与えられる信号を利用して、Ａ／Ｄ変換処理を行う。なお、一般に「Ａ／Ｄ変換器」といった場合、Ｄ／Ａ変換器をも含んだ回路を指すことが多いが、本明細書では、便宜上、Ａ／Ｄ変換器とＤ／Ａ変換器とを分けて示すことにする。

このような構成をもった列信号読出手段１２０を用意しておけば、固体撮像素子１００内の各画素Ｐの画像信号を、アナログ信号線Ｌout(A)上に順番に読み出し、これをデジタルデータに変換して、デジタル信号出力線Ｌoutへ順番に出力できる。通常、行信号読出手段１１０および列選択器１２２は、シフトレジスタによって構成され、これらのシフトレジスタを所定周期で動作させることにより、画像信号の読出しが順次行われることになる。

ところが、このような構成をもった固体撮像装置には、ノイズ成分が混入するという問題が生じることは、既に述べたとおりである。図３に示す例の場合、Ａ／Ｄ変換器１２３の直前まで、伝送される信号はすべてアナログ信号であり、列方向信号線Ｌからスイッチ１２１を経て、アナログ信号線Ｌout(A)へと伝送される過程で、ノイズ成分が混入することは避けられない。Ｓ／Ｎ比を改善させるためには、画像信号の振幅を上げることが効果的であるが、振幅を上げると、伝送速度の低下や消費電力の増加という別な問題が生じることになる。

そこで、根本的な解決策として、信号源（画素Ｐ）にできるだけ近い場所に、Ａ／Ｄ変換器を設置し、早い段階で、画像信号をデジタル化する、という対策が当然考えられる。たとえば、図４に示す固体撮像装置は、図３に示す列信号読出手段１２０の代わりに、図示のとおり列信号読出手段１２０′を用いたものである。この列信号読出手段１２０′では、各スイッチ１２１の手前にＡ／Ｄ変換器１２５が配置されており、Ｊ本の列方向信号線Ｌに読み出されたアナログ画像信号は、スイッチ１２１に到達する前にデジタルデータへと変換されることになる。各スイッチ１２１は、デジタル信号出力線Ｌoutに直接接続されており、スイッチ１２１を経たデジタルデータは、そのままデジタル信号出力線Ｌoutへと出力される。Ｄ／Ａ変換器１２６は、各Ａ／Ｄ変換器１２５に参照信号を与える。

このように、個々の列方向信号線Ｌに直接Ａ／Ｄ変換器１２５を接続して、画像信号を早い段階からデジタルデータに変換してしまえば、Ｓ／Ｎ比を大幅に改善させることができる。しかしながら、このような構成を採ると、前述したとおり、デバイスの小型化を図ることが困難になるという別な問題が生じることになる。図４に示す例の場合、Ｄ／Ａ変換器１２６は共通して用いることが可能であるが、Ａ／Ｄ変換器１２５は、個々の列ごとに別個独立したものを配置する必要がある。図示の例は、列数Ｊ＝５の単純な例であるが、実際には、Ｊ＝１０００程度のオーダーになる製品も少なくなく、個々の列ごとにそれぞれＡ／Ｄ変換器１２５を設置するとなると、大幅なチップ占有面積を必要とすることになり、実用的なサイズを確保しつつ、十分な分解能をもったＡ／Ｄ変換器１２５を配置することは非常に困難である。

＜＜＜ §２．本発明に係る固体撮像装置の構成 ＞＞＞
続いて、本発明の一実施形態に係る固体撮像装置の構成を図５のブロック図を参照しながら説明する。本発明は、固体撮像素子用の画像信号読出装置に係るものであり、特に、列信号読出手段の改良に係るものである。したがって、図５に示す構成において、固体撮像素子１００および行信号読出手段１１０は、図１に示す従来の固体撮像装置で用いられていたものと全く同じものである。この図５に示す固体撮像装置の特徴は、図１に示す列信号読出手段１２０の代わりに、列信号読出手段１３０を用いるようにした点にある。以下、この列信号読出手段１３０の構成および動作を詳述する。

図示のとおり、列信号読出手段１３０は、Ｊ本の列方向信号線Ｌ上にそれぞれ配置されたＡ／Ｄ変換器１３１、これらＡ／Ｄ変換器１３１に対して所定のデジタル値およびこれに対応するアナログ参照信号を与えるＤ／Ａ変換器１３２、各Ａ／Ｄ変換器１３１の出力信号をＯＮ／ＯＦＦするためのスイッチ１３３、これらのスイッチ１３３を制御する列選択器１３４、もうひとつのＡ／Ｄ変換器１３５、このＡ／Ｄ変換器１３５に対して所定のデジタル値およびこれに対応するアナログ参照信号を与えるＤ／Ａ変換器１３６，そしてデータ合成部１３７という構成要素からなる。

ここでは、説明の便宜上、Ａ／Ｄ変換器１３１を「前段Ａ／Ｄ変換器」、Ｄ／Ａ変換器１３２を「前段Ｄ／Ａ変換器」と呼び、Ａ／Ｄ変換器１３５を「後段Ａ／Ｄ変換器」、Ｄ／Ａ変換器１３６を「後段Ｄ／Ａ変換器」と呼ぶことにする。本発明の特徴は、列方向信号線Ｌに読み出されたアナログ画像信号に対するＡ／Ｄ変換を、前段と後段との２段階に分けて行うようにした点にある。前段Ａ／Ｄ変換器１３１および前段Ｄ／Ａ変換器１３２は、文字どおり、前段のＡ／Ｄ変換を行うための構成要素であり、後段Ａ／Ｄ変換器１３５および後段Ｄ／Ａ変換器１３６は、文字どおり、後段のＡ／Ｄ変換を行うための構成要素である。

続いて、この列信号読出手段１３０の動作を、図６に示す単純なモデルを例にとって説明する。いま、ある列について、特定の行の画素から列方向信号線Ｌ上にアナログ画像信号が読み出されたものとする。ここでは、説明の便宜上、このアナログ画像信号が、４．３１Ｖというアナログ値（電圧値）として与えられたものとする。上述したとおり、このアナログ画像信号は、まず、前段Ａ／Ｄ変換器１３１に与えられ、前段Ｄ／Ａ変換器１３２からの参照信号を利用して、前段のＡ／Ｄ変換が実施される。この前段のＡ／Ｄ変換は、いわば精度の粗いデジタル変換というべきものであり、アナログ画像信号が示すアナログ値の上位桁部分のみをデジタル値に変えて出力し、残りの下位桁部分についてはアナログ値のまま出力する処理が行われる。

図６に示す例では、列方向信号線Ｌ上に読み出されたアナログ値「４．３１Ｖ」のうち、整数部「４Ｖ」のみがデジタル値「４」に変換され（実際には、２進数に変換される）、小数部「０．３１Ｖ」については、アナログ値のまま残される。ここでは、この「０．３１Ｖ」なる小数部のアナログ値を示す信号を、残差信号と呼ぶことにする。結局、ここに示す例の場合、「４．３１Ｖ」なるアナログ値を受け取った前段Ａ／Ｄ変換器１３１は、これを整数部「４Ｖ」と小数部「０．３１Ｖ」とに分け、整数部「４Ｖ」については、デジタル値「４」に変換して出力し、小数部「０．３１Ｖ」については、アナログ値のまま出力する処理を行うことになる。

図６に示すとおり、前段Ａ／Ｄ変換器１３１は、前段Ｄ／Ａ変換器１３２から与えられるアナログ参照信号を用いてＡ／Ｄ変換処理を行うことになる。図７は、前段Ａ／Ｄ変換器１３１で実施されるＡ／Ｄ変換の原理を示すグラフである。Ａ／Ｄ変換は、連続量であるアナログ値を、所定の量子化単位で量子化し、とびとびのデジタル値に変換する処理であり、図７には、１量子化単位＝１Ｖに設定した例が示されている（実用上は、数ｍＶ〜数十ｍＶ程度に設定するのが一般的である）。図７のグラフに示されているステップ状の信号は、前段Ｄ／Ａ変換器１３２からのアナログ参照信号である。このステップ状の信号の段差は１量子化単位、すなわち、１Ｖに設定されている。一方、図７に太い水平線で示されているグラフは、列方向信号線Ｌに読み出されたアナログ画像信号である。図示の例の場合、この信号電圧は、常に、４．３１Ｖを維持している。

図示のとおり、前段Ｄ／Ａ変換器１３２から出力されるアナログ参照信号の電圧は、時刻ｔ０では０Ｖであるが、時刻ｔ１，ｔ２，ｔ３，…と経過するにしたがって、１Ｖ，２Ｖ，３Ｖとステップ状に上昇してゆくことになる。このとき、前段Ｄ／Ａ変換器１３２からは、各アナログ参照信号値に対応したデジタル値も出力される。図に示す丸数字は、このデジタル値を示している。すなわち、前段Ｄ／Ａ変換器１３２から前段Ａ／Ｄ変換器１３１に対して、時刻ｔ０〜ｔ１の期間は、デジタル値「０」およびアナログ値「０Ｖ」が出力され、時刻ｔ１〜ｔ２の期間は、デジタル値「１」およびアナログ値「１Ｖ」が出力され、時刻ｔ２〜ｔ３の期間は、デジタル値「２」およびアナログ値「２Ｖ」が出力され、…といった具合である。要するに、前段Ｄ／Ａ変換器１３２からは、時間とともに１ずつ変化するデジタル値に応じて、１Ｖに相当する量子化単位を段差として、時間とともにステップ状に変化する「アナログ参照信号」が生成されることになる。

前段Ａ／Ｄ変換器１３１は、このステップ状の「アナログ参照信号」と、列方向信号線Ｌ上に読み出された「アナログ画像信号」とを逐次比較する処理を行い、両者の大小関係が反転する直前に前段Ｄ／Ａ変換器１３２から与えられていたデジタル値を、上位桁部分のデジタル値として出力する処理を行う。図７に示す例の場合、「アナログ画像信号」は常に４．３１Ｖであり、「アナログ参照信号」は、１Ｖ，２Ｖ，３Ｖとステップ状に上昇してゆくので、最初は、「アナログ画像信号」＞「アナログ参照信号」の状態であるが、時刻ｔ５において、「アナログ参照信号」が４Ｖから５Ｖに遷移した時点で、「アナログ画像信号」＜「アナログ参照信号」のように大小関係が反転する。この反転の直前（時刻ｔ５の直前）に前段Ｄ／Ａ変換器１３２から与えられていたデジタル値は「４」であるから、前段Ａ／Ｄ変換器１３１からは、上述したとおり、デジタル値「４」が出力される。

一方、このデジタル値「４」に対応するアナログ値は「４Ｖ」であるのに対し、「アナログ画像信号」の値は「４．３１Ｖ」であるから、両者の差である小数部「０．３１Ｖ」が残差信号としてアナログ値のまま出力される。ここで重要な点は、この残差信号については、振幅を増幅させてから出力する点である。たとえば、１０倍に増幅することにすれば、アナログ残差信号は、「０．３１Ｖ」から「３．１Ｖ」に増幅された後に出力されることになる。かくして、図６に示す前段Ａ／Ｄ変換器１３１からは、デジタル値「４」なる出力と、アナログ値「３．１Ｖ」なる出力（残差信号）とが得られる。

こうして得られた前段Ａ／Ｄ変換器１３１からの２種類の出力は、スイッチ１３３を介して、デジタル信号線Ｌout(D)およびアナログ残差信号線Ｌout(a)へと読み出される。図５に示すとおり、この読出制御は列選択器１３４によって行われる。列選択器１３４は、第１列目〜第Ｊ列目までを順番に選択し、選択した列のスイッチ１３３に対してのみ選択信号を与える。この選択信号を受けたスイッチ１３３はＯＮ状態となり、前段Ａ／Ｄ変換器１３１からの２種類の出力を、そのまま通過させる。選択信号を受けなかったスイッチ１３３は、前段Ａ／Ｄ変換器１３１からの出力を遮断する。その結果、デジタル信号線Ｌout(D)およびアナログ残差信号線Ｌout(a)には、その時点で選択状態にある列に所属する前段Ａ／Ｄ変換器１３１からの出力信号のみが読み出されることになる。

図６に示す例の場合、図示されている列が選択されたときに、デジタル信号線Ｌout(D)にはデジタル値「４」が、アナログ残差信号線Ｌout(a)にはアナログ値「３．１Ｖ」が、それぞれ読み出されることになる。そして、デジタル値「４」は、そのままデータ合成部１３７へと与えられ、アナログ値「３．１Ｖ」は、後段Ａ／Ｄ変換器１３５へと与えられる。後段Ａ／Ｄ変換器１３５は、後段Ｄ／Ａ変換器１３６からの参照信号を利用して、後段のＡ／Ｄ変換を実施する構成要素である。この後段のＡ／Ｄ変換処理は、通常のＡ／Ｄ変換処理であり、デジタル値のみが出力される。図示の例の場合、入力されたアナログ値「３．１Ｖ」は、デジタル値「３」に変換され（実際には、２進数に変換される）、デジタル信号線Ｌout(d)に出力されている。

図８は、後段Ａ／Ｄ変換器１３５で実施されるＡ／Ｄ変換の原理を示すグラフである。この図８には、前段Ａ／Ｄ変換と同様に、１量子化単位＝１Ｖに設定した例が示されているが、前段Ａ／Ｄ変換における１量子化単位と後段Ａ／Ｄ変換における１量子化単位とは、必ずしも同一に設定する必要はない。図８のグラフに示されているステップ状の信号は、後段Ｄ／Ａ変換器１３６からのアナログ参照信号であり、太い水平線で示されているグラフは、アナログ残差信号線Ｌout(a)上に出力されたアナログ残差信号である。図示の例の場合、このアナログ残差信号は、常に、３．１Ｖを維持している。

後段Ｄ／Ａ変換器１３６から出力されるアナログ参照信号の電圧は、時刻ｔ０では０Ｖであるが、時刻ｔ１，ｔ２，ｔ３，…と経過するにしたがって、１Ｖ，２Ｖ，３Ｖとステップ状に上昇してゆくことになる。このとき、後段Ｄ／Ａ変換器１３６からは、各アナログ参照信号値に対応したデジタル値も出力される。図に示す丸数字は、このデジタル値を示している。このように、後段Ｄ／Ａ変換器１３６は、前段Ｄ／Ａ変換器１３２と同様に、時間とともに１ずつ変化するデジタル値に応じて、１Ｖに相当する量子化単位を段差として、時間とともにステップ状に変化する「アナログ参照信号」を生成して出力する機能を有している。

後段Ａ／Ｄ変換器１３５は、アナログ残差信号線Ｌout(a)上に出力されたアナログ残差信号をステップ状の「アナログ参照信号」と逐次比較する処理を行い、両者の大小関係が反転する直前（あるいは、直後でもかまわない）に前段Ｄ／Ａ変換器１３６から与えられていたデジタル値を、下位桁部分のデジタル値として出力する処理を行う。図８に示す例の場合、「アナログ残差信号」は常に３．１Ｖであり、「アナログ参照信号」は、１Ｖ，２Ｖ，３Ｖとステップ状に上昇してゆくので、最初は、「アナログ残差信号」＞「アナログ参照信号」の状態であるが、時刻ｔ４において、「アナログ参照信号」が３Ｖから４Ｖに遷移した時点で、「アナログ残差信号」＜「アナログ参照信号」のように大小関係が反転する。この反転の直前に後段Ｄ／Ａ変換器１３５から与えられていたデジタル値は「３」であるから、後段Ａ／Ｄ変換器１３５からは、上述したとおり、デジタル値「３」が出力される。なお、大小関係が反転する直後のデジタル値を出力するようにした場合は、デジタル値「４」が出力されることになる。いずれにしても、この後段Ａ／Ｄ変換では、１量子化単位未満の端数は無視されることになる。

こうして、図６に示すように、デジタル信号線Ｌout(D)上に上位桁部分のデジタル値「４」が出力され、デジタル信号線Ｌout(d)上に下位桁部分のデジタル値「３」が出力されたら、データ合成部１３７によって、両デジタル値が合成される。このとき、両デジタル値の桁に整合性をもたせた合成を行う必要がある。

すなわち、図６の例の場合、デジタル信号線Ｌout(d)上に出力されたデジタル値「３」は、アナログ残差信号線Ｌout(a)上に読み出されたアナログ値「３．１Ｖ」に対応するものであるが、このアナログ値［３．１Ｖ」は、もともと「０．３１Ｖ」なる残差信号を１０倍に増幅して得られたものである。したがって、前段Ａ／Ｄ変換器１３１におけるＡ／Ｄ変換と、後段Ａ／Ｄ変換器１３５におけるＡ／Ｄ変換とが、全く同じ条件で行われたとしても、デジタル信号線Ｌout(d)上に出力されたデジタル値「３」は、本来の１０倍の値に対応しているため、デジタル信号線Ｌout(D)上に出力されたデジタル値「４」とは、桁合わせの上での整合性を有していない。そこで、図６に示す例では、デジタル値「４」の方も１０倍にして「４０」とし、デジタル値「４０」とデジタル値「３」とを加算することにより、最終的なデジタル値「４３」を求め、これをデジタル信号出力線Ｌoutへ出力するようにしている。

かくして、列方向信号線Ｌ上に読み出されたアナログ値「４．３１Ｖ」は、２段階にわたるＡ／Ｄ変換処理を経て、デジタル信号出力線Ｌout上にデジタル値「４３」として出力されることになる。このように、前段Ａ／Ｄ変換と後段Ａ／Ｄ変換との２段階のＡ／Ｄ変換処理を行うようにしたメリットは、前段Ａ／Ｄ変換の段階では、低分解能のＡ／Ｄ変換を行っておけば足りるため、前段Ａ／Ｄ変換器１３１の占有面積を低く抑えられる点である。図５のブロック図に示されているとおり、前段Ａ／Ｄ変換器１３１は、各列方向信号線Ｌ上に配置されており、Ｉ行Ｊ列の画素配列を有する固体撮像素子１００に適用する場合、合計Ｊ個の前段Ａ／Ｄ変換器１３１を用意する必要がある。ところが、前段Ａ／Ｄ変換器１３１は、実用的な分解能をもった高精度のＡ／Ｄ変換器である必要はないため、回路構成も比較的小規模なものになる。したがって、現在の技術においても、合計Ｊ個の前段Ａ／Ｄ変換器１３１を、実用的なサイズを確保しつつ、個々の列方向信号線Ｌ上に配置するような設計は、十分に可能である。

たとえば、最終的にデジタル信号出力線Ｌout上に得られる出力信号が、１２ビットの分解能を必要とする場合を考えてみよう。この場合、図４に示す列信号読出手段１２０′の構成を採れば、１２ビットの分解能をもった高精度のＡ／Ｄ変換器１２５を各列ごとに配置する必要が生じ、実用的なサイズを確保することは非常に困難である。ところが、図５に示す列信号読出手段１３０の構成を採れば、たとえば、前段Ａ／Ｄ変換器１３１としては、４ビットの分解能をもった簡易Ａ／Ｄ変換器を用い、後段Ａ／Ｄ変換器１３５としては、８ビットの分解能をもったＡ／Ｄ変換器を用いることにより、最終的には１２ビットの分解能をもった出力信号が得られる。しかも、各列方向信号線Ｌ上には、わずか４ビットの分解能しかもたない簡易Ａ／Ｄ変換器を配置すれば足りるので、実用的なサイズを確保した設計が可能になる。

一方、後段Ａ／Ｄ変換器１３５は、各列ごとに用意する必要はないので、たとえ高分解能のＡ／Ｄ変換器を用いても、サイズ上の問題は生じない。しかも、後段Ａ／Ｄ変換器１３５は、必ずしも画素Ｐの近傍に配置する必要はないので、たとえば、固体撮像素子１００とは別の半導体チップ上に設けることも可能である。実用上は、図５に示す各構成要素のうち、固体撮像素子１００、行信号読出手段１１０、前段Ａ／Ｄ変換器１３１、前段Ｄ／Ａ変換器１３２、スイッチ１３３、列選択器１３４までを同一の半導体チップ上に形成し、後段Ａ／Ｄ変換器１３５、後段Ｄ／Ａ変換器１３６、データ合成部１３７を別な半導体チップ上に形成することができる。

もちろん、前段Ａ／Ｄ変換器１３１と後段Ａ／Ｄ変換器１３５との間が離れれば離れるほど、両者間の伝送線路上でノイズ成分が混入することになる。特に、前段Ａ／Ｄ変換器１３１と後段Ａ／Ｄ変換器１３５とを別々の半導体チップ上に形成した場合、デジタル信号線Ｌout(D)およびアナログ残差信号線Ｌout(a)は、チップ間の配線により構成されることになり、伝送線路上でのノイズ成分混入は避けられない。

しかしながら、本発明に係る列信号読出手段１３０の場合、このようなノイズ成分の混入は大きな問題にはならない。まず、デジタル信号線Ｌout(D)上を伝送する信号は、デジタル信号なので、許容限度以下のノイズ成分であれば、その影響を全く受けない。これに対して、アナログ残差信号線Ｌout(a)上を伝送する信号は、アナログ信号（アナログ残差信号）なので、ノイズ成分の影響を受けることになる。しかしながら、このアナログ残差信号は、前段Ａ／Ｄ変換器１３１から出力された時点で増幅されているため、伝送途中でノイズ成分が混入しても、信号成分に比べるとノイズ成分は小さく、Ｓ／Ｎ比が大幅に悪化することはない。

このように、本発明の要点は、最終的に必要な分解能をもたない簡易Ａ／Ｄ変換を行う前段Ａ／Ｄ変換器１３１と、最終的に必要な分解能を補うためのＡ／Ｄ変換を行う後段Ａ／Ｄ変換器１３５との２段階のＡ／Ｄ変換器を用意し、前段Ａ／Ｄ変換器１３１については、個々の列方向信号線Ｌごとに配置し、できるだけ信号源（画素Ｐ）に近い位置で簡易Ａ／Ｄ変換を実行できるようにし、残差については増幅したアナログ信号の形で後段Ａ／Ｄ変換器１３５へと伝送して後段Ａ／Ｄ変換を実施し、前段Ａ／Ｄ変換で得られたデジタル値と後段Ａ／Ｄ変換で得られたデジタル値とを最終的に合成する、という技術思想にあり、これにより、実用的なサイズを確保しつつ、Ｓ／Ｎ比を低減する、という特有の効果が得られることになる。

なお、図６では、説明の便宜上、各デジタル値を１０進数として表記したが、実際には、前段Ａ／Ｄ変換器１３１や後段Ａ／Ｄ変換器１３５から出力されるデジタル値は２進数であり、１または０で構成されるビット列ということになる。たとえば、前段Ａ／Ｄ変換器１３１としてｎビットの分解能をもつ変換器を用い、後段Ａ／Ｄ変換器１３５としてｍビットの分解能をもつ変換器を用いることにすれば、デジタル信号線Ｌout(D)上に出力されるデジタル値はｎビットのデジタル値となり、デジタル信号線Ｌout(d)上に出力されるデジタル値はｍビットのデジタル値となる。そして、データ合成部１３７からデジタル信号出力線Ｌoutへ最終的に出力されるデジタル値は、（ｎ＋ｍ）ビットのデジタル値となる。

結局、図５に示す各前段Ａ／Ｄ変換器１３１を、一般論として定義すれば、Ｊ本の列方向信号線Ｌ上にそれぞれ配置された構成要素であり、各列方向信号線Ｌ上に読み出された「アナログ画像信号」を、前段Ｄ／Ａ変換器１３２から与えられる所定の「アナログ参照信号」と比較することにより「ｎビットのデジタル値」に変換して出力するとともに、この「ｎビットのデジタル値」に対応するアナログ値と「アナログ画像信号」の値との差を「アナログ残差信号」として求め、求めた「アナログ残差信号」を増幅して出力する機能を有する構成要素ということができる。

同様に、図５に示す後段Ａ／Ｄ変換器１３５は、各列について、増幅された「アナログ残差信号」を、後段Ｄ／Ａ変換器１３６から与えられる所定の「アナログ参照信号」と比較することにより「ｍビットのデジタル値」に変換して出力する機能を有する構成要素ということになり、図５に示すデータ合成部１３７は、各列について、前段Ａ／Ｄ変換器１３１から出力された「ｎビットのデジタル値」と、後段Ａ／Ｄ変換器１３５から出力された「ｍビットのデジタル値」とを合成することにより、「（ｎ＋ｍ）ビットのデジタル値」を作成し、これを各列ごとのデジタル画像信号として出力する構成要素ということができる。

＜＜＜ §３．残差信号の取り扱いに関する実用的な実施形態 ＞＞＞
これまで述べた§２では、本発明に係る固体撮像素子用の画像信号読出装置を、基本的な実施形態について説明した。ここでは、アナログ残差信号の取り扱いに関して、より実用的な実施形態を説明する。

§２で述べた実施形態の場合、前段Ａ／Ｄ変換器１３１は、「アナログ画像信号」と「アナログ参照信号」との大小関係が「反転する直前」に与えられていたデジタル値を、「ｎビットのデジタル値」として出力するとともに、当該「ｎビットのデジタル値」に対応するアナログ値と「アナログ画像信号」の値との差を「アナログ残差信号」として求め、求めた「アナログ残差信号」を増幅して出力する処理を行っていた。そして、データ合成部１３７は、「ｎビットのデジタル値」と「ｍビットのデジタル値」とについて、桁を考慮した「加算」を行うことにより、「（ｎ＋ｍ）ビットのデジタル値」を作成する処理を行っていた。

具体的には、図７のグラフを用いて説明した例の場合、前段Ａ／Ｄ変換器１３１は、大小関係が反転する時刻ｔ５の「直前」に与えられていたデジタル値「４」を、デジタル信号線Ｌout(D)上に出力するとともに、当該デジタル値に対応するアナログ値「４Ｖ」とアナログ画像信号の値「４．３１Ｖ」との差「０．３１Ｖ」を求め、これを１０倍に増幅したアナログ値「３．１Ｖ」を、残差信号としてアナログ残差信号線Ｌout(a)上に出力していた。別言すれば、元のアナログ画像信号の値「４．３１Ｖ」を、整数部「４Ｖ」と小数部（残差）「０．３１Ｖ」とに分ける取り扱いを行っていた。そして、データ合成部１３７は、図６に示すとおり、整数部「４Ｖ」に対応するデジタル値「４」と、小数部（残差）「０．３１Ｖ」に対応するデジタル値「３」とについて、桁を考慮した「加算」を行い、「４０＋３」なる演算によって、最終的なデジタル出力値「４３」を求めていた。

これに対して、この§３で述べる実施形態では、前段Ａ／Ｄ変換器１３１が、「アナログ画像信号」と「アナログ参照信号」との大小関係が「反転したとき」（直前ではない）に与えられていたデジタル値を、「ｎビットのデジタル値」として出力するとともに、当該「ｎビットのデジタル値」に対応するアナログ値と「アナログ画像信号」の値との差を「アナログ残差信号」として求め、求めた「アナログ残差信号」を増幅して出力する処理を行うようにする。そして、データ合成部１３７では、「ｎビットのデジタル値」と「ｍビットのデジタル値」とについて、桁を考慮した「減算」（加算ではない）を行うことにより、「（ｎ＋ｍ）ビットのデジタル値」を作成する処理を行うようにする。

具体的には、図７のグラフを用いて説明した例の場合、前段Ａ／Ｄ変換器１３１は、大小関係が反転した時刻ｔ５の「時点」（直前ではない）で与えられていたデジタル値「５」を、デジタル信号線Ｌout(D)上に出力するとともに、当該デジタル値に対応するアナログ値「５Ｖ」とアナログ画像信号の値「４．３１Ｖ」との差「０．６９Ｖ」を求め、これを１０倍に増幅したアナログ値「６．９Ｖ」を残差信号として、アナログ残差信号線Ｌout(a)上に出力することになる。別言すれば、元のアナログ画像信号の値「４．３１Ｖ」を、整数部「５Ｖ」と小数部（残差）「０．６９Ｖ」とに分ける取り扱いを行うことになる。図９は、このような取り扱いを行う場合の動作を説明するためのブロック図である。

ここで、後段Ａ／Ｄ変換器１３５においても、大小関係が「反転する直前」に与えられていたデジタル値ではなく、「反転したとき」に与えられていたデジタル値を、デジタル信号線Ｌout(d)上に出力することにすれば、デジタル信号線Ｌout(d)上には、アナログ値「６．９Ｖ」に対応する値として、デジタル値「７」が出力されることになる。こうして、データ合成部１３７には、デジタル信号線Ｌout(D)上のデジタル値「５」とアナログ残差信号線Ｌout(a)上のデジタル値「７」が与えられることになる。そこでデータ合成部１３７は、図９に示すとおり、整数部「５Ｖ」に対応するデジタル値「５」と、小数部（残差）「０．６９Ｖ」に対応するデジタル値「７」とについて、桁を考慮した「減算」を行い、「５０−７」なる演算によって、最終的なデジタル出力値「４３」を求めればよい。

なお、上述の例の場合、後段Ａ／Ｄ変換器１３５において、大小関係が「反転する直前」に与えられていたデジタル値を出力するようにしてもかまわない。この場合、デジタル信号線Ｌout(d)上には、アナログ値「６．９Ｖ」に対応する値として、デジタル値「６」が出力されることになり、データ合成部１３７では、「５０ー６」なる演算によって、最終的なデジタル出力値「４４」が得られることになり、上述の結果「４３」と相違するが、これは量子化誤差を切り上げ処理するか、切り捨て処理するかの相違であり、本質的な相違ではない。

結局、§２で述べた取り扱いと、この§３で述べた取り扱いとの差は、図７に示すグラフにおいて、アナログ画像信号の値「４．３１Ｖ」を、「４Ｖ」＋「０．３１Ｖ」として把握するか、「５Ｖ」−「０．６９Ｖ」として把握するか、の相違にすぎず、発明概念としては大きな差ではない。しかしながら、実用性を考慮すると、後者の取り扱いを行うのが好ましい。なぜなら、デジタル回路の構成に着目すると、「大小関係が反転する直前」のデジタル値を出力するよりも、「大小関係が反転したとき」のデジタル値を出力する方が、回路構成が単純化されるからである。

たとえば、図７に示す例において、前段Ａ／Ｄ変換を行う上では、ステップ状に変化してゆくアナログ参照信号と、列方向信号線Ｌ上のアナログ画像信号との大小関係を比較する回路を用意し、大小関係の反転を検出する必要がある。図示の例のように、アナログ画像信号値が「４．３１Ｖ」であったとすると、アナログ参照信号が４Ｖの時点では、まだ反転検出はなされておらず、アナログ参照信号が５Ｖになった時点で、はじめて反転検出がなされることになるが、この時点では、前段Ｄ／Ａ変換器１３２から与えられるデジタル値は既に「５」になってしまっている。

したがって、前者の取り扱い（§２で述べた取り扱い）を行うのであれば、大小関係が「反転する直前」に与えられていたデジタル値を出力するために、デジタル値「５」を１だけデクリメントする回路を、前段Ａ／Ｄ変換器１３１内に用意しておき、デクリメントしたデジタル値「４」を出力するようにしなければならない。これは、半導体チップ上での占有面積をできるだけ低減させる必要がある前段Ａ／Ｄ変換器１３１にとっては、大きなデメリットになる。

これに対して後者の取り扱いを行うのであれば、大小関係が「反転したとき」に与えられていたデジタル値「５」をそのまま出力すれば足り、個々の前段Ａ／Ｄ変換器１３１内にデクリメントを行う回路を設ける必要はない。これは、半導体チップの小型化を図る上では大きなメリットになる。

＜＜＜ §４．前段Ａ／Ｄ変換器の特性を考慮した補正を行う実施形態 ＞＞＞
本発明では、前段Ａ／Ｄ変換器１３１から出力された上位桁側のデジタル値と、後段Ａ／Ｄ変換器１３５から出力された下位桁側のデジタル値とが、データ合成部１３７によって合成される。このとき、上位桁側のデジタル値と下位桁側のデジタル値との間で、桁合わせを行い、整合性をとる必要がある。

たとえば、図６に示す例の場合、前段Ａ／Ｄ変換器１３１から出力された上位桁側のデジタル値「４」と後段Ａ／Ｄ変換器１３５から出力された下位桁側のデジタル値「３」とを合成する際に、桁合わせの整合性が確保できるように、上位桁側のデジタル値「４」を１０倍して得られる値「４０」に、下位桁側のデジタル値「３」を加算する処理を行っている。もちろん、上位桁側のデジタル値「４」に、下位桁側のデジタル値「３」を１／１０倍して得られる値「０．３」を加算して、「４．３」なる出力値を求める処理を行うことも可能である。ここで、１０倍あるいは１／１０倍という処理を行うのは、残差信号の増幅率である「１０倍」との整合性をとるためである。

しかしながら、残差信号の増幅率のみを考慮するだけでは、常に上位桁側のデジタル値と下位桁側のデジタル値との間の整合性を確保できるとは限らない。図６に示すモデルは、説明の便宜上、最も単純な形態を示すモデルであり、前段Ａ／Ｄ変換器１３１における量子化単位も、後段Ａ／Ｄ変換器１３５における量子化単位も、いずれも１Ｖに設定した例である。ここで、もし、後段Ａ／Ｄ変換器１３５における量子化単位が０．５Ｖに設定されていた場合は、どうなるかを考えてみよう。

この場合、アナログ値「３．１Ｖ」に対応するデジタル値として、後段Ａ／Ｄ変換器１３５から出力される値は「６」ということになる。したがって、データ合成部１３７には、上位桁側のデジタル値「４」と下位桁側のデジタル値「６」が与えられることになり、これら両デジタル値について、桁合わせの整合性を確保した上で、合成を行う必要がある。たとえば、上位桁側のデジタル値「４」を１０倍して得られる値「４０」に、下位桁側のデジタル値「６」を１／２倍して得られる値「３」を加算することにより、整合性のとれた合成デジタル値「４３」を得ることもできるし、上位桁側のデジタル値「４」に、下位桁側のデジタル値「６」を１／２０倍して得られる値「０．３」を加算することにより、整合性のとれた合成デジタル値「４．３」を得ることもできる。

このように、データ合成部１３７における合成処理を行う上で必要になる「桁合わせのための整合性」を確保するには、アナログ残差信号の増幅率だけでなく、後段Ａ／Ｄ変換器１３５におけるＡ／Ｄ変換処理の１量子化単位の設定値も考慮しなければならない。この整合性を確保するための手法を、原理的な面から検討すると、「前段Ａ／Ｄ変換器１３１から、１量子化単位に相当するアナログ値が、アナログ残差信号として所定の増幅率に従って増幅された状態で出力されたものと仮定し、このアナログ残差信号が後段Ａ／Ｄ変換器１３５に与えられたと仮定したときに、後段Ａ／Ｄ変換器１３５から出力されるであろう下位桁側のデジタル値が、上位桁側のデジタル値の最小値に一致するような設定」がなされていればよいと言える。

たとえば、図６に示す例の場合、前段Ａ／Ｄ変換器１３１における１量子化単位は「１Ｖ」であるから、この「１Ｖ」に相当するアナログ値が、前段Ａ／Ｄ変換器１３１からアナログ残差信号として出力されたものと仮定する。もっとも、この「１Ｖ」は、アナログ残差信号のフルレンジと言うべき値であり、もはや「残差」とは言えない値であるので、実際には、「１Ｖ」に相当するアナログ残差信号が出力されることはない。図６に示す例の場合、アナログ残差信号は、１０倍の増幅率で出力されることになるので、「１Ｖ」に相当するアナログ値は、「１０Ｖ」のアナログ残差信号として出力されることになる。

この「１０Ｖ」のアナログ残差信号が後段Ａ／Ｄ変換器１３５に与えられたと仮定すると、図６に示す例の場合、後段Ａ／Ｄ変換器１３５からは「１０」なるデジタル値が下位桁側のデジタル値として出力されることになる。これは、下位桁側のデジタル値としてのフルレンジの値である。データ合成部１３７における合成処理は、この下位桁側のデジタル値としてのフルレンジの値が、上位桁側のデジタル値の最小値に一致するような設定の下で行われれば、両デジタル値の整合性を確保した合成が実現できる。図６に示す例の場合、「上位桁側のデジタル値を１０倍して得られる値に、下位桁側のデジタル値をそのまま加算する」という設定で合成処理を行えば、整合性が確保されることになる。なぜなら、上位桁側のデジタル値の最小値は「１」であり、これを１０倍して得られる値「１０」は、下位桁側のデジタル値のフルレンジの値「１０」に一致するからである。

このように、データ合成部１３７における「桁合わせのための整合性」を確保した合成処理とは、結局は、下位桁側のデジタル値のフルレンジの値を、上位桁側のデジタル値の最小値に一致させるようなスケーリングを行った上での合成処理、と言うことができる。したがって、理論的には、データ合成部１３７では、予め所定のスケーリングファクターを設定しておき、このスケーリングファクターを考慮した合成処理を行えばよい。

しかしながら、実際には、このスケーリングファクターは、個々の列ごとにばらつきがあり、また、同一の列であっても、時間とともに変化するファクターになる。なぜならば、半導体チップ上にＪ個の前段Ａ／Ｄ変換器１３１を形成した場合、それらの特性（特に、アナログ残差信号の増幅率に関する特性）は、個々の変換器ごとに異なり、また、同一の変換器であっても、経年劣化や温度環境に依存して異なるためである。たとえば、図６には、前段Ａ／Ｄ変換器１３１が、アナログ残差信号を１０倍の増幅率で出力する例が示されているが、実際には、正確に１０倍の増幅率が保証されるわけではない。たとえば、第１列目に配置された前段Ａ／Ｄ変換器１３１は、９．９倍の増幅率を示すが、第２列目に配置された前段Ａ／Ｄ変換器１３１は、１０．１倍の増幅率を示す、というように、個々の列ごとに増幅率はバラバラになる。また、同一の前段Ａ／Ｄ変換器１３１であっても、２０°Ｃの温度環境で使用した場合と、３０°Ｃの温度環境で使用した場合とでは、増幅率が異なることもあり得る。

このような事情を考慮し、実用上は、後段Ａ／Ｄ変換器１３５が、各列について得られたアナログ残差信号に対するＡ／Ｄ変換処理を行う際に、各列ごとの前段Ａ／Ｄ変換器の特性を考慮した補正を行うようにしておくのが好ましい。たとえば、本来であれば、１０倍の増幅率を示す前提で設計された前段Ａ／Ｄ変換器１３１であるのに、第１列目に配置された変換器は９．９倍の増幅率を示し、第２列目に配置された変換器は１０．１倍の増幅率を示したとすれば、第１列目の前段Ａ／Ｄ変換器１３１から与えられたアナログ残差信号を後段Ａ／Ｄ変換器１３５においてデジタル値に変換する際には、「１０／９．９」なる補正係数を乗じる補正を行い、第２列目の前段Ａ／Ｄ変換器１３１から与えられたアナログ残差信号を後段Ａ／Ｄ変換器１３５においてデジタル値に変換する際には、「１０／１０．１」なる補正係数を乗じる補正を行えばよい。ここで、補正係数は、アナログ残差信号のフルレンジの値の「理論値」を「実測値」で除した値ということになる。

後段Ａ／Ｄ変換器１３５におけるＡ／Ｄ変換処理時に、このような補正を行うためには、予め、Ｊ個の前段Ａ／Ｄ変換器１３１のそれぞれについての補正係数を求めておき、これらＪ個の補正係数を後段Ａ／Ｄ変換器１３５内に記憶させておくようにすればよい。後段Ａ／Ｄ変換器１３５は、現在処理対象となっている列を認識した上で、当該列についての補正係数を用いた補正を行えばよい。

なお、上述したとおり、実際には、物理的に同一のＡ／Ｄ変換器であっても、経年変化や温度環境によって特性が変化する。したがって、実用上は、必要に応じて随時、個々の前段Ａ／Ｄ変換器１３１の特性を測定し、各時点で最適な補正係数を算出して最適な補正が行われるようにするのが好ましい。そのためには、Ｊ個の前段Ａ／Ｄ変換器１３１のそれぞれに、１量子化単位に相当するアナログ値を、アナログ残差信号に対する増幅率と同一の増幅率で増幅し、これを「フルレンジ信号」として出力する機能をもたせておき、後段Ａ／Ｄ変換器１３５が、この「フルレンジ信号」を用いた補正を行うようにすればよい。

たとえば、上述の例の場合、前段Ａ／Ｄ変換器１３１の１量子化単位に相当するアナログ値は「１Ｖ」であるから、これをアナログ残差信号に対する増幅率と同一の増幅率「１０倍」で増幅することにより得られる「フルレンジ信号」は、理論的には、「１０Ｖ」ということになる。しかしながら、実際には、増幅率にバラツキが生じるため、たとえば、第１列目についての「フルレンジ信号」は「９．９Ｖ」となり、第２列目についての「フルレンジ信号」は「１０．１Ｖ」となったりする。Ｊ個の前段Ａ／Ｄ変換器１３１のそれぞれに、必要に応じて、このような「フルレンジ信号」を出力する機能をもたせておけば、必要なときにはいつでも、Ｊ個の前段Ａ／Ｄ変換器１３１のそれぞれについてのその時点での「フルレンジ信号」の実測値を得ることができる。そこで、理論値「１０Ｖ」をこの実測値で除する演算を行えば、各前段Ａ／Ｄ変換器１３１のそれぞれについて、その時点で最適な補正係数を得ることが可能になる。

続いて、このような補正係数を用いた具体的な補正処理を、２進デジタルデータを用いた例について説明する。ここでは、図１０に示すように、前段Ａ／Ｄ変換では、上位４ビットのデジタル値を生成し、後段Ａ／Ｄ変換では、下位８ビットのデジタル値を生成し、これらのデジタル値を合成することにより、最終的に、全１２ビットのデジタル出力を得る場合を考える。この場合、理論的には、前段Ａ／Ｄ変換器１３１から出力されるデジタル値は、「００００」〜「１１１１」の範囲内の値となり、後段Ａ／Ｄ変換器１３５から出力されるデジタル値は、「００００００００」〜「１１１１１１１１」の範囲内の値とならねばならない。

ここでは、まず、前段Ａ／Ｄ変換器１３１が、理想的な変換器であるものと仮定し、後段Ａ／Ｄ変換器１３５が、この理想的な前段Ａ／Ｄ変換器１３１に対して桁合わせの整合性をもつように調整されているものとしよう。この場合、図１１(a) に示すように、前段Ａ／Ｄ変換器１３１における１量子化単位の幅は、後段Ａ／Ｄ変換器１３５における「０００００００００」〜「１００００００００」の幅に対応することになる。なお、この図１１(a) には、９ビットのデータ列が示されているが、図に破線枠で示されている最上位ビット（ＭＳＢ）は、補正係数を定めるために「フルレンジ信号」を実測する際に用いられるオーバーフロービットであり、実際の画像信号読出動作時には用いられない。

図１１(a) が意味することは、理想的な前段Ａ／Ｄ変換器１３１が、１量子化単位に相当するアナログ値を、アナログ残差信号に対する増幅率と同一の増幅率で増幅し、これを「フルレンジ信号」として出力し、後段Ａ／Ｄ変換器１３５が、この「フルレンジ信号」に対応するデジタル値を出力すると、「１００００００００」なるビット列が得られる、ということである。もちろん、実際の画像信号読出動作時には、この「フルレンジ信号」に対応するデジタル値が後段Ａ／Ｄ変換器１３５から出力されることはなく、後段Ａ／Ｄ変換器１３５から出力される最大のデジタル値は、これから１を減じた「０１１１１１１１１」ということになる。

結局、前段Ａ／Ｄ変換器１３１が理想的な特性をもった変換器であれば、当該前段Ａ／Ｄ変換器１３１から出力された「フルレンジ信号」を、後段Ａ／Ｄ変換器１３５に与えてＡ／Ｄ変換を実行すれば、「１００００００００」なるビット列が得られるはずである。ところが、実際には、各前段Ａ／Ｄ変換器１３１は、必ずしも理想的な特性を有していないため、「フルレンジ信号」を出力させて、これを後段Ａ／Ｄ変換器１３５に与えてＡ／Ｄ変換しても、「１００００００００」なる理想的なビット列が得られるとは限らない。

ここでは、第ｊ列目の前段Ａ／Ｄ変換器１３１について実測したところ、たとえば、図１１(b) に示す例のように、「１００１００１１１」なるビット列が実測値として得られたものとしよう。これは、この第ｊ列目の前段Ａ／Ｄ変換器１３１の増幅率が、本来の増幅率を若干上回っていたため、「フルレンジ信号」の振幅が本来より若干大きくなったために得られる実測結果である。この場合は、図１１下段に示すように、第ｊ列目の補正係数Ｃｊを、Ｃｊ＝１００００００００／１００１００１１１なる演算によって予め定義しておくようにし、実際の画像信号読出動作時には、第ｊ列目のアナログ残差信号に対するデジタル値を後段Ａ／Ｄ変換器１３５から出力する際には、この補正係数Ｃｊを乗じる補正を行うようにすればよい。

この補正係数Ｃｊの分子「１００００００００」は、図１１(a) 上段に示すように、「フルレンジ信号」に対応する理論値であり、分母「１００１００１１１」は、図１１(b) 上段に示すように、「フルレンジ信号」に対する実測値である。結局、補正係数Ｃｊは、理論値／実測値で求まる係数ということになる。

以上、後段Ａ／Ｄ変換器１３５が８ビットの分解能をもったＡ／Ｄ変換を行う場合の例を述べたが、これを一般論として拡張すると、次のように言える。すなわち、後段Ａ／Ｄ変換器１３５が、与えられたアナログ信号をｍビットのデジタル値に変換して出力する機能をもった変換器である場合、「フルレンジ信号」を入力した場合に出力される理論値は、最上位ビットを１、その他のすべてのビットを０とする（ｍ＋１）ビットのデジタル値ということになる。そこで、後段Ａ／Ｄ変換器１３５には、前段Ａ／Ｄ変換器１３１から出力された「フルレンジ信号」をＡ／Ｄ変換することにより得られるデジタル値を実測値して求め、最上位ビットを１、その他のすべてのビットを０とする（ｍ＋１）ビットのデジタル値を理論値とし、補正係数＝理論値／実測値で示される補正係数を求めた上で、前段Ａ／Ｄ変換器１３１から出力された「アナログ残差信号」にこの補正係数を乗じる補正を行う機能をもたせておけばよい。

図１２は、上述したアルゴリズムに基づく補正処理を含む第ｊ列目についての具体的な演算処理の手順を示す流れ図である。まず、図１２の上段左に示すように、第ｊ列目の前段Ａ／Ｄ変換器１３１で実施されたＡ／Ｄ変換処理により、上位４ビットとなるべきデジタル値「１１０１」が得られたものする。このとき、前段Ａ／Ｄ変換器１３１からは、所定のアナログ残差信号が所定の増幅率で増幅されて出力され、当該アナログ残差信号を、後段Ａ／Ｄ変換器１３５に与えることにより、図１２の上段中央に示すように、下位８ビットとなるべきデジタル値「１１１００１１１」が得られたものとしよう。

なお、このとき、§３で述べる手法による残差信号の取り扱い、すなわち、図７に示す例において、０．３１Ｖではなく、０．６９Ｖを残差とする取り扱いが行われたものとする。図７に示す例における０．３１Ｖを「正規残差」、０．６９Ｖを「反転残差」と呼んで区別することにすれば、図１２の上段中央に示す８ビットのデジタル値「１１１００１１１」は、反転残差に対応するデジタル値ということになる。また、この第ｊ番目の前段Ａ／Ｄ変換器１３１については、事前に、「フルレンジ信号」に対応する値の実測が行われており、図１２の上段右に示すように、「１００１００１１１」なる９ビットの実測値が得られていたものとする。

この場合、まず、反転残差「１１１００１１１」を、正規残差「００１００００００」に変換する演算が行われる。この演算は、図１２の中段に示されているとおり、「フルレンジ信号」に対応する９ビットの実測値「１００１００１１１」から、８ビットの反転残差「１１１００１１１」を減じる演算となる。続いて、この正規残差「００１００００００」に対して、第ｊ列目に関する補正係数Ｃｊを乗じる演算が行われ、補正後の正規残差「００１１０１１１」が求められる。このとき用いる補正係数Ｃｊは、前述したとおり、「フルレンジ信号」に対応する理論値を実測値で除した値である。

最後に、図１２の下段に示されているとおり、データ合成部１３７における合成処理が実行される。すなわち、前段Ａ／Ｄ変換によって得られた上位４ビットのデジタル値「１１０１」と、後段Ａ／Ｄ変換および補正処理によって得られた下位８ビットのデジタル値（補正後の正規残差）「００１１０１１１」とを、桁合わせを考慮して合成する処理が行われる。ただし、図示の例では、上述したとおり、§３で述べる手法による残差信号の取り扱いを行っているため、上位４ビットのデジタル値「１１０１」を１だけデクリメントして「１１００」とした上で、桁合わせのために８ビット分左へシフトし、補正後の正規残差「００１１０１１１」を加算する処理が行われている。その結果、最終的に、「１１００００１１０１１１」なる全１２ビットのデジタル出力信号を得ることができる。

もちろん、図１２に示す例は、演算処理の一例であり、この他にも種々の演算処理が可能である。たとえば、図示の例では、反転残差から正規残差を求め、この正規残差に対して補正係数を乗じて補正し、上位４ビットのデジタル値を１だけデクリメントした値と桁を考慮した加算を行うようにしているが、その代わりに、反転残差に対して補正係数を乗じて補正し、上位４ビットのデジタル値から桁を考慮した減算を行うようにしてもかまわない。また、§２で述べたように、前段Ａ／Ｄ変換器１３１において、反転残差ではなく、正規残差をアナログ残差信号として出力する取り扱いを行うのであれば、反転残差から正規残差を求める演算は不要になる。

＜＜＜ §５．前段Ａ／Ｄ変換器の具体的な回路構成 ＞＞＞
ここでは、本発明において重要な機能を果たす前段Ａ／Ｄ変換器１３１の具体的な回路構成の一例を述べておく。前段Ａ／Ｄ変換器１３１には、与えられたアナログ信号を、ｎビットのデジタル値に変換して出力するという通常のＡ／Ｄ変換器としての機能とともに、当該ｎビットのデジタル値に対応するアナログ値と、与えられたアナログ信号の値との差を、アナログ残差信号として求め、これを所定の増幅率で増幅して出力するという付加的な機能が備わっている必要がある。

図１３は、このような機能をもった前段Ａ／Ｄ変換器１３１の具体的な回路構成を示す回路図である。図示のとおり、この前段Ａ／Ｄ変換器１３１は、減算器１０、増幅器１１、比較器１２、サンプルホールド回路１３、記憶器１４によって構成されている。減算器１０は、列方向信号線Ｌに読み出された「アナログ画像信号」と、図に破線で示す前段Ｄ／Ａ変換器１３２からサンプルホールド回路１３を介して与えられる「アナログ参照信号」との差を求める構成要素であり、求められた差は増幅器１１に与えられる。増幅器１１は、この差をＫ倍に増幅して出力する機能を有する。

比較器１２は、この増幅器１１の出力信号の符号を判定する機能を有し、結果的に、減算器１０が出力する差の符号を判定することができる。比較器１２の入力端にはアナログ信号が与えられるが、出力端からはデジタル信号が出力され、減算器１０が出力する差の符号が正負反転すると、比較器１２が出力する論理値も反転することになる。

一方、サンプルホールド回路１３および記憶器１４は、いずれもこの比較器１２が出力する論理値に基づいて制御される構成要素である。すなわち、サンプルホールド回路１３は、比較器１２の判定結果が反転したときに、前段Ｄ／Ａ変換器１３２から与えられる「アナログ参照信号」を一時的に固定する機能を有し、記憶器１４は、比較器１２の判定結果が反転したときに前段Ｄ／Ａ変換器１３２から与えられる「デジタル値」を一時的に記憶する機能を有する。そして、比較器１２の判定結果が反転したときの増幅器１１の出力が、増幅済みの「アナログ残差信号」として、アナログ残差信号線Ｌout(a)へと出力され、比較器１２の判定結果が反転したときの記憶器１４の記憶内容が「ｎビットのデジタル値」として、デジタル信号線Ｌout(D)へと出力される。

この図１３に示す前段Ａ／Ｄ変換器１３１を用いて、図７のグラフに示す前段Ａ／Ｄ変換処理を実行する場合の動作は次のとおりである。まず、時刻ｔ０〜ｔ１の期間には、前段Ｄ／Ａ変換器１３２から「０Ｖ」の「アナログ参照信号」と「０」なるデジタル値が出力される。「アナログ参照信号」は、サンプルホールド回路１３を通り抜けて、減算器１０に与えられ、デジタル値は、記憶器１４に与えられる（この時点では、記憶はされない）。一方、列方向信号線Ｌ上に読み出されているアナログ画像信号の値は、「４．３１Ｖ」であるので、減算器１０による減算の結果として得られる差の符号は正になる。この符号状態は、時刻ｔ５の直前まで維持されるが、時刻ｔ５になると、「アナログ参照信号」が「５Ｖ」になるため、減算器１０による減算の結果として得られる差の符号は負となり反転する。この符号反転により、比較器１２の論理出力も反転することになり、サンプルホールド回路１３は、その時点での「アナログ参照信号」の値「５Ｖ」をサンプル値として一時的に固定する。また、記憶器１４は、その時点でのデジタル値の値「５」を一時的に記憶する。

かくして、それ以降、前段Ｄ／Ａ変換器１３２から出力される「アナログ参照信号」の値やデジタル値が増加しても、この回路の状態は維持されることになり、デジタル信号線Ｌout(D)には、「５」なるデジタル値が出力され、アナログ残差信号線Ｌout(a)には、減算器１０が演算した差「０．６９Ｖ」をＫ倍に増幅したアナログ残差信号（反転残差）が出力されることになる。この動作は、Ｋ＝１０に設定されていた場合、図９に示すモデルと同じになる。なお、行信号読出手段１１０によって、次の行が選択された場合、この前段Ａ／Ｄ変換器１３１の状態はリセットされ、上述した動作が、次の行の画素から読み出されたアナログ画像信号について繰り返し実行されることになる。

増幅器１１の増幅率Ｋは、理論的には任意の倍率を設定することが可能であるが、実用上は、２のべき乗に該当する倍率（たとえば、４倍、８倍、１６倍など）に設定するのが好ましい。これは、データ合成部１３７において、上位側ビットと下位側ビットとを合成する際に、桁合わせの整合性を確保しやすくための便宜である。もっとも、倍率Ｋをあまり大きく設定しすぎると、本来出力されるべきアナログ残差信号が、供給される電源電圧を超えて飽和してしまう可能性が出てくる。また、一般にアナログ伝送信号の振幅を大きくすればするほど、伝送速度は低下し、消費電力も増加することになる。

このような事情を考慮すると、前段Ａ／Ｄ変換器１３１として、「ｎビットのデジタル値」を出力する変換器を用いる場合には、増幅器１１の増幅率Ｋは、２^ｎ≧Ｋなる条件を満たすような設定を行うのが好ましい。たとえば、前述の例のように、ｎ＝４の場合、上記条件の臨界値に相当する２^ｎ＝Ｋなる設定を行うと、Ｋ＝１６倍になる。画素Ｐから読み出されたアナログ画像信号の最大振幅を１とすると、前段Ａ／Ｄ変換器１３１におけるＡ／Ｄ変換の１量子化単位は、最大振幅の１／１６の値となり、これを１６倍に増幅したアナログ残差信号の最大振幅はやはり１になる。よって、アナログ残差信号の利得は１６倍になるが、その振幅は、元のアナログ画像信号の振幅と同じ１に維持される。たとえば、Ｋ＝８倍に設定した場合は、アナログ残差信号の利得は８倍になり、その振幅は、元のアナログ画像信号の振幅の１／２になる。伝送速度および消費電力を考慮すると、ｎ＝４に設定した場合、増幅率Ｋ＝８倍程度が最適と考えられる。

図１４は、図１３に示す前段Ａ／Ｄ変換器１３１の構成を、トランジスタレベルで記述した回路図である。ＭＯＳトランジスタＴ１１は、ゲート端子に電源電圧Ｖ１が供給されたトランジスタであり、節点Ｑ１において接続されている列方向信号線Ｌに対する電流源として機能する。この電流源の働きにより、列方向信号線Ｌ上にアナログ画像信号が伝送されることになる。

ＭＯＳトランジスタＴ１２およびＴ１３から構成される回路は、電源電圧Ｖ２の供給を受けて動作する回路である。この回路と容量素子Ｃ１とによって、図１３に示す減算器１０およびサンプルホールド回路１３と同等の機能が実現される。すなわち、節点Ｑ２には、列方向信号線Ｌ上に読み出されたアナログ画像信号と、前段Ｄ／Ａ変換器１３２から容量素子Ｃ１を介して提供されたアナログ参照信号とが与えられ、節点Ｑ３には、両信号の値の差に相当する電圧が現れる。

容量素子Ｃ２，Ｃ３および差動増幅器２１から構成される回路は、バイアス電圧Ｖ３を基準として、節点Ｑ３の電圧値を増幅して出力する機能をもった増幅回路であり、図１３に示す増幅器１１と同等の機能を果たす。増幅率は、容量素子Ｃ２の静電容量値と容量素子Ｃ３の静電容量値との比によって設定される。バイアス電圧Ｖ３と節点Ｑ５の電圧との差が、増幅後の信号になる。また、この増幅回路に対して容量素子Ｃ４を介して接続されたインバータ回路２２，２３は、図１３に示す比較器１２として機能する回路であり、ラッチ回路２４は、記憶器１４として機能する回路である。

この図１４に示す回路の動作を簡単に説明すると、次のとおりである。まず、初期設定時には、スイッチＳ１をＯＮにして、列方向信号線Ｌ上のリセット信号を取り込み、節点Ｑ２をリセット電圧に初期化する。同時に、スイッチＳ２，Ｓ３もＯＮにして、節点Ｑ５をバイアス電圧Ｖ３と等しくする。続いて、列方向信号線Ｌ上に、画素からのアナログ画像信号が読み出された時点で、スイッチＳ１はＯＮ状態を維持し、節点Ｑ２にアナログ画像信号を取り込む。このとき、スイッチＳ４はＯＮ状態であるが、前段Ｄ／Ａ変換器１３２からのアナログ参照信号は０Ｖである。なお、スイッチＳ２，Ｓ３はＯＦＦ状態とする。

続いて、スイッチＳ１をＯＦＦ状態にして、列方向信号線Ｌを切り離し、前段Ｄ／Ａ変換器１３２から、ステップ状のアナログ参照信号の供給を開始する。このとき、スイッチＳ２，Ｓ３はＯＦＦ状態を維持させる。すると、アナログ参照信号の値が、アナログ画像信号の値を越える反転状態が生じた時点で、インバータ２２，２３による反転検出が行われ、ラッチ回路２４に、その時点で前段Ｄ／Ａ変換器１３２から出力されていたデジタル値がラッチされる。また、このときスイッチＳ４をＯＦＦ状態にすることにより、容量素子Ｃ１がサンプルホールド回路として機能し、節点Ｑ５の電位はアナログ残差信号における下端値に維持される。信号読出時には、ラッチ回路２４にラッチされたデジタル値がデジタル信号線Ｌout(D)へと送られ、節点Ｑ５の電圧がアナログ残差信号の下端値としてアナログ残差信号線Ｌout(a)へと送られる。ここで、回路状態を最初の状態に戻し、アナログ残差信号の上端値Ｖ３を信号線Ｌout(a)へ送る。その結果、上端値と下端値との差分が、アナログ残差信号となる。なお、スイッチＳ４を省く構成をとることもできる。この場合、下端値の転送時にラッチされたデジタル値に基づくアナログ参照信号を前段Ｄ／Ａ変換器１３２で発生し、これを容量素子Ｃ１に加えて下端値を信号線Ｌout(a)へ送ればよい。そうすれば、スイッチＳ４の有無とは関係なく、回路状態を最初の状態に戻すことにより、アナログ残差信号の上端値Ｖ３を信号線Ｌout(a)へ送ることができる。

＜＜＜ §６．いくつかの変形例 ＞＞＞
最後に、本発明の変形例をいくつか述べておく。

まず、図５に示す実施形態では、Ｊ個の前段Ａ／Ｄ変換器１３１に対して、単一の前段Ｄ／Ａ変換器１３２を共通のＤ／Ａ変換器として用いて参照信号を供給しているが、前段Ｄ／Ａ変換器１３２は、必ずしも単一である必要はない。たとえば、Ｈ組（Ｈ＜Ｊ）の前段Ａ／Ｄ変換器１３１ごとにそれぞれ１台の前段Ｄ／Ａ変換器１３２を設けるようにし、合計Ｊ／Ｈ台の前段Ｄ／Ａ変換器１３２を用いるようにすることも可能である。

また、図５に示す実施形態では、後段Ａ／Ｄ変換を行うために、単一の後段Ａ／Ｄ変換器１３５および単一の後段Ｄ／Ａ変換器１３６を用い、各列についての「アナログ残差信号」を「ｍビットのデジタル値」に変換する処理を順番に行うようにしているが、複数台の後段Ａ／Ｄ変換器１３５あるいは複数台の後段Ｄ／Ａ変換器１３６を用いるようにしてもかまわない。

一般的な固体撮像装置の基本構成を示すブロック図である。 図１に示す画素Ｐの具体的な構成例を示す回路図である。 図１に示す固体撮像装置における列信号読出手段１２０の具体的な構成例を明示したブロック図である。 図１に示す固体撮像装置における列信号読出手段１２０の別な構成例を明示したブロック図である。 本発明の一実施形態に係る固体撮像装置の基本構成を示すブロック図である。 図５に示す列信号読出手段１３０の動作を説明するための単純なモデルを示すブロック図である。 図６に示す前段Ａ／Ｄ変換器１３１におけるＡ／Ｄ変換処理の原理を示すグラフである。 図６に示す後段Ａ／Ｄ変換器１３５におけるＡ／Ｄ変換処理の原理を示すグラフである。 図５に示す列信号読出手段１３０の別な態様に係る動作を説明するための単純なモデルを示すブロック図である。 図５に示す列信号読出手段１３０における各段のＡ／Ｄ変換器のビット割り当ての一例を示す図である。 フルレンジ信号に対応して後段Ａ／Ｄ変換器１３５から出力される理論値と実測値とに基づいて、補正係数を算出するアルゴリズムを示す図である。 図１１に示すアルゴリズムに基づく補正処理を含む第ｊ列目についての具体的な演算処理の手順を示す流れ図である。 本発明に用いる前段Ａ／Ｄ変換器１３１の具体的な回路構成を示す回路図である。 図１３に示す前段Ａ／Ｄ変換器１３１の構成を、トランジスタレベルで記述した回路図である。

符号の説明

１０…減算器
１１…増幅器
１２…比較器
１３…サンプルホールド回路
１４…記憶器
２１…差動増幅器
２２…インバータ
２３…インバータ
２４…ラッチ回路
１００…固体撮像素子
１１０…行信号読出手段
１２０…列信号読出手段
１２０′…列信号読出手段
１２１…スイッチ
１２２…列選択器
１２３…Ａ／Ｄ変換器
１２４…Ｄ／Ａ変換器
１２５…Ａ／Ｄ変換器
１２６…Ｄ／Ａ変換器
１３０…列信号読出手段
１３１…前段Ａ／Ｄ変換器
１３２…前段Ｄ／Ａ変換器
１３３…スイッチ
１３４…列選択器
１３５…後段Ａ／Ｄ変換器
１３６…後段Ｄ／Ａ変換器
１３７…データ合成部
Ｃ１〜Ｃ４…容量素子
Ｃｊ…第ｊ列目の補正係数
Ｋ…増幅率
Ｌ…列方向信号線
Ｌout…デジタル信号出力線
Ｌout(A)…アナログ信号線
Ｌout(a)…アナログ残差信号線
Ｌout(D)…デジタル信号線
Ｌout(d)…デジタル信号線
Ｐ…画素
ＰＤ…フォトダイオード
Ｑ１〜Ｑ７…回路の節点
Ｒ…リセットライン
Reset…リセット信号
Ｓ…選択ライン
Ｓ１〜Ｓ４…スイッチ
Select…選択信号
Ｔ１〜Ｔ４，Ｔ１１〜Ｔ１３…ＭＯＳトランジスタ
ＴＧ…転送信号ライン
Transfer…転送信号
ｔ０〜ｔ５…時刻
Ｖ…電源ライン
Ｖ１〜Ｖ３…電源
ＶＤＤ…電源

Claims (11)

1. Ｉ行Ｊ列の画素配列を有する固体撮像素子について、（Ｉ×Ｊ）個の各画素が生成した画像信号を順次外部へ読み出すために、
   各行を順番に１行ずつ選択し、選択された行に所属するＪ個の画素からの画像信号をＪ本の列方向信号線にアナログ画像信号として読み出す行信号読出手段と、
   各列の列方向信号線上に読み出されている画像信号を、各列ごとに順番に読み出して出力する列信号読出手段と、
   を備えた画像信号読出装置であって、
   前記列信号読出手段が、
   前記Ｊ本の列方向信号線上にそれぞれ配置され、各列方向信号線上に読み出された「アナログ画像信号」を所定の「アナログ参照信号」と比較することにより「ｎビットのデジタル値」に変換して出力するとともに、前記「ｎビットのデジタル値」に対応するアナログ値と前記「アナログ画像信号」の値との差を「アナログ残差信号」として求め、求めた「アナログ残差信号」を増幅して出力するＪ個の前段Ａ／Ｄ変換器と、
   前記各前段Ａ／Ｄ変換器に対して、所定のデジタル値およびこれに対応する「アナログ参照信号」を与える前段Ｄ／Ａ変換器と、
   各列について、増幅された「アナログ残差信号」を所定の「アナログ参照信号」と比較することにより「ｍビットのデジタル値」に変換して出力する後段Ａ／Ｄ変換器と、
   前記後段Ａ／Ｄ変換器に対して、所定のデジタル値およびこれに対応する「アナログ参照信号」を与える後段Ｄ／Ａ変換器と、
   各列について、前記前段Ａ／Ｄ変換器から出力された「ｎビットのデジタル値」と、前記後段Ａ／Ｄ変換器から出力された「ｍビットのデジタル値」とを合成することにより、「（ｎ＋ｍ）ビットのデジタル値」を作成し、これを各列ごとのデジタル画像信号として出力するデータ合成部と、
   を備えることを特徴とする固体撮像素子用の画像信号読出装置。
2. 請求項１に記載の画像信号読出装置において、
   単一の前段Ｄ／Ａ変換器を、Ｊ個の前段Ａ／Ｄ変換器に対して参照信号を与えるための共通のＤ／Ａ変換器として用いるようにしたことを特徴とする固体撮像素子用の画像信号読出装置。
3. 請求項１または２に記載の画像信号読出装置において、
   単一の後段Ａ／Ｄ変換器および単一の後段Ｄ／Ａ変換器を用い、各列についての「アナログ残差信号」を「ｍビットのデジタル値」に変換する処理を順番に行うようにしたことを特徴とする固体撮像素子用の画像信号読出装置。
4. 請求項３に記載の画像信号読出装置において、
   各列を順番に１列ずつ選択し、選択された列に所属する前段Ａ／Ｄ変換器から出力された「ｎビットのデジタル値」および「アナログ残差信号」を、それぞれデータ合成部および後段Ａ／Ｄ変換器に与える列選択手段を設け、
   後段Ａ／Ｄ変換器が、特定の列が選択されているときには、当該選択された列について、「アナログ残差信号」を「ｍビットのデジタル値」に変換する処理を行い、
   データ合成部が、特定の列が選択されているときには、当該選択された列について、「（ｎ＋ｍ）ビットのデジタル値」を作成する処理を行うようにしたことを特徴とする固体撮像素子用の画像信号読出装置。
5. 請求項１〜４のいずれかに記載の画像信号読出装置において、
   前段Ｄ／Ａ変換器が、時間とともに１ずつ変化するデジタル値に応じて、所定の量子化単位を段差として、時間とともにステップ状に変化する「アナログ参照信号」を与える機能を有し、
   前段Ａ／Ｄ変換器が、「アナログ画像信号」と「アナログ参照信号」との大小関係が反転する直前に与えられていたデジタル値を、「ｎビットのデジタル値」として出力する機能を有し、
   データ合成部が、「ｎビットのデジタル値」と「ｍビットのデジタル値」とについて、桁を考慮した加算を行うことにより、「（ｎ＋ｍ）ビットのデジタル値」を作成することを特徴とする固体撮像素子用の画像信号読出装置。
6. 請求項１〜４のいずれかに記載の画像信号読出装置において、
   前段Ｄ／Ａ変換器が、時間とともに１ずつ変化するデジタル値に応じて、所定の量子化単位を段差として、時間とともにステップ状に変化する「アナログ参照信号」を与える機能を有し、
   前段Ａ／Ｄ変換器が、「アナログ画像信号」と「アナログ参照信号」との大小関係が反転したときに与えられていたデジタル値を、「ｎビットのデジタル値」として出力する機能を有し、
   データ合成部が、「ｎビットのデジタル値」と「ｍビットのデジタル値」とについて、桁を考慮した減算を行うことにより、「（ｎ＋ｍ）ビットのデジタル値」を作成することを特徴とする固体撮像素子用の画像信号読出装置。
7. 請求項１〜６のいずれかに記載の画像信号読出装置において、
   後段Ａ／Ｄ変換器が、各列について、「アナログ残差信号」を「ｍビットのデジタル値」に変換する際に、各列ごとの前段Ａ／Ｄ変換器の特性を考慮した補正を行うことを特徴とする固体撮像素子用の画像信号読出装置。
8. 請求項７に記載の画像信号読出装置において、
   Ｊ個の前段Ａ／Ｄ変換器のそれぞれが、１量子化単位に相当するアナログ値を、アナログ残差信号に対する増幅率と同一の増幅率で増幅し、これを「フルレンジ信号」として出力する機能を有し、
   後段Ａ／Ｄ変換器が、前記「フルレンジ信号」を用いた補正を行うことを特徴とする固体撮像素子用の画像信号読出装置。
9. 請求項８に記載の画像信号読出装置において、
   後段Ａ／Ｄ変換器が、前段Ａ／Ｄ変換器から出力された「フルレンジ信号」をＡ／Ｄ変換することにより得られるデジタル値を実測値とし、最上位ビットを１、その他のすべてのビットを０とする（ｍ＋１）ビットのデジタル値を理論値とし、補正係数＝理論値／実測値で示される補正係数を求める機能を有し、前段Ａ／Ｄ変換器から出力された「アナログ残差信号」に前記補正係数を乗じる補正を行うことを特徴とする固体撮像素子用の画像信号読出装置。
10. 請求項１〜９のいずれかに記載の画像信号読出装置において、
    前段Ａ／Ｄ変換器が、「ｎビットのデジタル値」を出力するとともに、「アナログ残差信号」をＫ倍に増幅して出力する場合に、２^ｎ≧Ｋなる設定を行うことを特徴とする固体撮像素子用の画像信号読出装置。
11. 請求項１〜１０のいずれかに記載の画像信号読出装置において、
    前段Ａ／Ｄ変換器を、「アナログ画像信号」と「アナログ参照信号」との差を求める減算器と、前記差をＫ倍に増幅する増幅器と、前記差の符号を判定する比較器と、前記比較器の判定結果が反転したときに前段Ｄ／Ａ変換器から与えられる「アナログ参照信号」を一時的に固定するサンプルホールド回路と、前記比較器の判定結果が反転したときに前段Ｄ／Ａ変換器から与えられる「デジタル値」を一時的に記憶する記憶器と、によって構成し、
    前記比較器の判定結果が反転したときの前記増幅器の出力が増幅済みの「アナログ残差信号」として出力され、
    前記比較器の判定結果が反転したときの前記記憶器の記憶内容が「ｎビットのデジタル値」として出力されるようにしたことを特徴とする固体撮像素子用の画像信号読出装置。