JP6043650B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6043650B2
JP6043650B2 JP2013033177A JP2013033177A JP6043650B2 JP 6043650 B2 JP6043650 B2 JP 6043650B2 JP 2013033177 A JP2013033177 A JP 2013033177A JP 2013033177 A JP2013033177 A JP 2013033177A JP 6043650 B2 JP6043650 B2 JP 6043650B2
Authority
JP
Japan
Prior art keywords
conversion
signal
circuit
delay
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013033177A
Other languages
English (en)
Other versions
JP2014165579A (ja
Inventor
匡史 齋藤
匡史 齋藤
渡辺 高元
高元 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Olympus Corp
Original Assignee
Denso Corp
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Olympus Corp filed Critical Denso Corp
Priority to JP2013033177A priority Critical patent/JP6043650B2/ja
Publication of JP2014165579A publication Critical patent/JP2014165579A/ja
Application granted granted Critical
Publication of JP6043650B2 publication Critical patent/JP6043650B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は撮像装置に関する。
近年、デジタルスチルカメラ、カムコーダ、内視鏡に代表される撮像装置には、CCD(Charge Coupled Device)イメージセンサ(以下、CCDと称する)や、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ(以下、CMOSと称する)に代表される固体撮像装置が搭載されている。これらの固体撮像装置は国内外で普及しており、さらなる小型化、低消費電力化への要求が高まっている。
また、時間軸計測(Time to Digital Converter)(以下、TDCと称する)型A/D変換器を複数搭載した固体撮像装置がある。このTDC型A/D変換器(以下、A/D変換部と称する)は、画素から出力された電圧(以下、画素信号と称する)に応じた周波数のパルスを出力し、このパルスをカウンタがカウントすることで、画素信号をA/D変換することができる。2次元の行列状に画素を配置した領域(以下、画素ブロックと称する)に、このA/D変換部を配置することによって、A/D変換部が画素信号を高S/NにA/D変換する固体撮像装置が知られている(例えば、特許文献1参照)。
図6は、従来知られているA/D変換回路(時間軸計測型A/D変換器)の概略構成を示したブロック図である。図示する例では、A/D変換回路10は、遅延回路11と、カウンタ12と、ラッチ回路13と、ラッチ&エンコーダ回路14とを備えている。遅延回路11は、リング状に接続された複数の遅延素子(図示する例では、1つの遅延素子AND1と複数の遅延素子DU1)によって構成される。遅延回路11内の各遅延素子には、アナログ・デジタル変換の対象となる画素信号が、入力信号Vinとして供給される。遅延回路11内の各遅延素子は、供給された入力信号Vinを電源電圧として、その信号レベルとGND間の電圧差に応じた遅延時間で入力パルスφPLを遅延させる。そして、遅延回路11は、各遅延素子の遅延時間に応じた周波数を有するパルス信号φCKを発生する。
カウンタ12は、遅延回路11が発生したパルス信号φCK、すなわち、入力パルスφPLが遅延回路11内を周回した周回数を計数し、その計数結果をデジタル信号φD1として出力する。ラッチ回路13は、カウンタ12から出力されたデジタル信号φD1を保持(ラッチ)し、保持したデジタル信号をデジタル信号φD2として出力する。ラッチ&エンコーダ回路14は、遅延回路11内の各遅延素子の出力を取り込み、入力パルスφPLが通過した遅延回路11内の遅延素子の通過段数、すなわち、パルス信号φCKの遅延回路11内の位置情報を検出し、その検出結果をデジタル信号φD3として出力する。
A/D変換回路10は、ラッチ回路13の出力であるデジタル信号φD2を上位ビットのデータとし、ラッチ&エンコーダ回路14の出力であるデジタル信号φD3を下位ビットのデータとして、入力信号Vinの信号レベル、すなわち、画素信号に応じたデジタル信号φD4を出力する。このデジタル信号φD4が、A/D変換回路によってアナログ・デジタル変換されたデジタル画像信号(デジタル値)である。
ここで、図6に示したA/D変換回路10を、2次元の行列状に配置した画素の列毎に配置した撮像装置について説明する。図7は、A/D変換回路(時間軸計測型A/D変換器)を画素の列毎に配置した撮像装置の概略構成を示したブロック図である。図7に示した撮像装置50は、複数の画素52が行列状に配置された画素部51と、アナログ信号処理部53と、A/D変換部54と、垂直駆動部56と、水平駆動部57と、制御回路58とを備えている。また、A/D変換部54は、複数のA/D変換回路541〜544を備えている。
また、それぞれのA/D変換回路541〜544は、遅延回路4011,4021,4031,4041と、パルス通過段数検出回路部4012,4022,4032,4042とを備えている。なお、A/D変換回路541〜544が備える遅延回路4011,4021,4031,4041のそれぞれは、図6に示したA/D変換回路10が備える遅延回路11と同様の構成である。また、A/D変換回路541〜544が備えるパルス通過段数検出回路部4012,4022,4032,4042のそれぞれは、図6に示したA/D変換回路10が備えるカウンタ12と、ラッチ回路13と、ラッチ&エンコーダ回路14とを併せた構成の回路である。
特開2006−287879号公報
しかしながら、図7に示した撮像装置50のようにA/D変換回路541〜544を画素部51の列毎に配置する場合、例えば、1〜2μm幅の狭小の範囲に数百から数千のA/D変換回路を配置することになる。この場合、GND配線をA/D変換回路541〜544毎に分けて配線すると配線の領域が増大してしまうため、図7に示した撮像装置50のように、全てのA/D変換回路541〜544で共通のGND配線を配線することとなる。また、A/D変換回路541〜544の遅延回路4011,4021,4031,4041が互いに非常に狭いスペースを空けて配置されることになる。
上記に述べたように、A/D変換回路541〜544は、画素信号(入力信号Vin)の信号レベルとGND間の電圧差に応じた遅延時間で周回する入力パルスφPLの周回数と、遅延素子の通過段数とに応じたデジタル信号φD4を出力する。このため、A/D変換回路541〜544の動作電流は、入力信号Vinの信号レベルや配線のインピーダンスなどによって変化する。また、入力パルスφPLが複数の遅延素子(遅延素子AND1および遅延素子DU1)を通過している状況に応じて、A/D変換回路541〜544の動作電流は時間的にも変動する。
より具体的には、遅延回路4011,4021,4031,4041に入力される入力信号の信号レベル、および入力パルスφPLの通過に伴う複数の遅延素子の動作状況によって、A/D変換回路541が備える遅延回路4011のGND配線に流れる電流It1と、A/D変換回路542が備える遅延回路4021のGND配線に流れる電流It2と、A/D変換回路543が備える遅延回路4031のGND配線に流れる電流It3と、A/D変換回路544が備える遅延回路4041のGND配線に流れる電流It4とが変化する。このように、全ての列に共通して配線されたGND配線に流れる電流は、1行毎の入力信号の信号レベル、すなわち、画素信号の信号レベルによって変化する。このGND電流の変化によって、それぞれのA/D変換回路541〜544のGND配線の抵抗成分での電圧降下の電圧が変わり、各遅延回路4011,4021,4031,4041のGNDの電圧レベルが変化する。
また、遅延回路4011,4021,4031,4041に入力される入力信号の信号レベルおよび入力パルスφPLの通過に伴う複数の遅延素子の動作状況によって、各遅延回路4011,4021,4031,4041内の遅延素子AND1および遅延素子DU1の入出力電圧が、1行毎の入力信号の信号レベルすなわち画素信号の信号レベルによって時間的に変化する。隣接する遅延回路、例えば遅延回路4011と遅延回路4021の遅延素子AND1および遅延素子DU1の間で、信号配線やトランジスタの各端子(ソース、ドレイン、ゲート、サブ)の電圧/電流変化により、遅延回路4011と遅延回路4021間で干渉が起きてしまう。
上記GNDの電圧レベル変化や遅延回路4011,4021,4031,4041間の干渉により、遅延回路4011,4021,4031,4041での遅延時間が同じ入力信号(例えば、同じ入力信号Vin)をA/D変換する場合でも、同時に読み出している画素部51の同じ行の他の列のA/D変換回路541〜544の動作によって、それぞれのA/D変換回路541〜544から出力されるアナログ・デジタル変換後のデジタル信号が変わってしまう。このため、アナログ・デジタル変換後のデジタル信号のノイズが大きくなってしまうという問題がある。なお、遅延回路4011,4021,4031,4041間の干渉は、特に隣接する遅延回路4011,4021,4031,4041による影響が大きい。
図8は、従来知られている1つの時間軸計測型A/D変換器(A/D変換回路541〜544)から出力されるデジタル値が、画素部51の行毎に変動する場合の一例を示したグラフである。図示する例は、画素部51から一定の信号電圧(例えば、OB画素列の画素出力)が入力された場合の出力の例を示している。グラフの縦軸はカウント数を示し、横軸は行数を示している。入力電圧は一定電圧なのでA/D変換回路541〜544の出力は行に関係なくほぼ一定の出力になるはずである。しかしながら、A/D変換回路541〜544の出力はノイズにより変動しており、その変動は近似曲線801のようになる。
この原因としては、遅延回路4011,4021,4031,4041は発振器であり、非常に近接して配置されていることから周辺列の遅延回路4011、4021,4031,4041の動作による電源電圧、GNDの変動やチップのウエルなどを通じた干渉、電磁誘導が影響している事が考えられる。この周辺からのノイズによって出力が変動しているため、列ごとのオフセット成分を除去しただけでは変動は抑制できない。そのため、図7に示した撮像装置50では、一様な明るさの部分がある被写体を撮影した場合に、列ごとのオフセット除去後でもノイズが重畳した列の出力の変動は抑制されず、一様な明るさの部分に縦すじが発生した画像になる。
本発明は、上述した課題に鑑みてなされたものであり、列毎にA/D変換回路を搭載する場合でも、各列のA/D変換回路の動作に起因する電源やGNDの電圧レベル変動やA/D変換回路間の干渉を低減し、各列に備えたA/D変換回路から出力されるデジタル値の変動(誤差)を低減することができる撮像装置を提供することを目的とする。
本発明は、行列状に配置され、検出した物理量に応じた画素信号を各々出力する複数の画素と、前記複数の画素の1列または複数列ごとに配置された複数のA/D変換器と、を有し、前記複数のA/D変換器の各々は、互いに直列に接続され、電源端子のいずれか1つに前記画素信号に応じた電位を各々印加され前記電位に応じた遅延量でパルス信号を伝える複数の遅延回路と、所定の時間に前記パルス信号が通過した前記複数の遅延回路の数に応じたカウント数を計数する時間変換回路と、前記カウント数に応じたデジタル信号を出力する出力回路とを有し、前記複数のA/D変換器は、互いに隣接する前記A/D変換器と同時にA/D変換を行わない順番で、全ての列の前記画素が出力する前記画素信号の前記A/D変換を行うことを特徴とする撮像装置である。
また、本発明の撮像装置において、前記複数のA/D変換器はi列毎に同時にA/D変換を行い、前記iは整数かつ前記複数のA/D変換器の個数以下であることを特徴とする。
本発明によれば、複数の画素は、行列状に配置され、検出した物理量に応じた画素信号を各々出力する。また、複数のA/D変換器は、複数の画素の1列または複数列ごとに配置される。また、複数のA/D変換器の各々は、互いに直列に接続され、電源端子のいずれか1つに画素信号に応じた電位を各々印加され電位に応じた遅延量でパルス信号を伝える複数の遅延回路と、所定の時間にパルス信号が通過した複数の遅延回路の数に応じたカウント数を計数する時間変換回路と、カウント数に応じたデジタル信号を出力する出力回路とを有する。また、複数のA/D変換器は、互いに隣接するA/D変換器と同時にA/D変換を行わない順番で、全ての列の画素が出力する画素信号のA/D変換を行う。
これにより、列毎にA/D変換回路を搭載する場合でも、各列のA/D変換回路の動作に起因する電源やGNDの電圧レベル変動やA/D変換回路間の干渉を低減し、各列に備えたA/D変換回路から出力されるデジタル値の変動(誤差)を低減することができる。
本発明の第1の実施の形態における固体撮像装置の概略構成を示すブロック図である。 本発明の第1の実施の形態における固体撮像装置の動作を示すタイミングチャートである。 本発明の第1の実施の形態における固体撮像装置の動作を示すタイミングチャートである。 本発明の第2の実施の形態における固体撮像装置の概略構成を示したブロック図である。 本発明の第3の実施の形態における固体撮像装置の概略構成を示したブロック図である。 従来知られているA/D変換回路の概略構成を示したブロック図である。 従来知られているA/D変換回路を画素の列毎に配置した撮像装置の概略構成を示したブロック図である。 従来知られている1つの時間軸計測型A/D変換器から出力されるデジタル値が、画素部の行毎に変動する場合の一例を示したグラフである。
(第1の実施の形態)
以下、本発明の第1の実施形態について図を参照しながら説明する。図1は、本実施形態における固体撮像装置(撮像装置)の概略構成を示すブロック図である。図示する例では、固体撮像装置100は、複数の画素2が行列状に配置された画素部1と、アナログ信号処理部3と、A/D変換部4と、ラッチ部5と、垂直駆動部6と、水平駆動部7と、制御部8とを備えている。
画素2は、入射光量(物理量)に応じた光信号を出力する。アナログ信号処理部3は、複数のアナログ信号処理回路301〜310を備える。アナログ信号処理回路301〜310は、各画素2から出力されたリセット時の信号と入射光量に応じた光信号との差を演算することによって、リセット時のノイズを抑圧した画素信号を生成する。また、アナログ信号処理回路301〜310は、生成した画素信号を入力信号Vinとして出力する。なお、入力信号Vinはアナログ信号である。
A/D変換部4は、複数のA/D変換回路411〜420(A/D変換器)を備える。A/D変換回路411〜420は、アナログ信号処理回路301〜310からの入力信号Vinをデジタル信号に変換し、出力デジタル信号φDとして出力する。ラッチ部5は、A/D変換回路411〜420からの出力デジタル信号φDを保持する。垂直駆動部6は、行列状に配置されている画素2のうち、信号を出力させる画素2を行毎に選択する。水平駆動部7は、ラッチ部5を制御し、出力デジタル信号φDを順次出力させる。制御部8は、アナログ信号処理部3と、A/D変換部4と、ラッチ部5と、垂直駆動部6と、水平駆動部7との動作を制御する信号を各部に出力する。
なお、図示する例では、画素部1は、4行10列の計40個の画素2を備えているが、これに限らず、どのような配列でもよい。また、A/D変換部4は、画素2の列ごとにA/D変換回路411〜420を備えているが、これに限らず、例えば2行に1個や3行に1個など、どのような数のA/D変換回路411〜420を備えるようにしてもよい。
次に、A/D変換回路411〜420の構成について説明する。A/D変換回路411〜420は、時間軸計測(Time to Digital Converter)型A/D(アナログ−デジタル)変換器(TAD)であり、入力されたアナログ信号をデジタル信号に変換して出力する。なお、本実施形態におけるA/D変換回路411〜420は、背景技術の図6に示したA/D変換回路10と同様の構成および動作であるため、説明は省略する。
次に、固体撮像装置100の動作について説明する。図2は、本実施形態における固体撮像装置100の動作を示すタイミングチャートである。図示する例では、垂直駆動部6が出力する画素選択信号φSL1と、制御部8が出力する入力パルスφPL1〜φPL10と、水平駆動部7が出力する読み出し制御信号φH1〜H10のタイミングを示している。
画素選択信号φSL1は、画素部1の1行目の画素2が画素信号を出力するタイミングを制御する信号である。入力パルスφPL1は、A/D変換回路411に入力するパルス信号である。入力パルスφPL2は、A/D変換回路412に入力するパルス信号である。入力パルスφPL3は、A/D変換回路413に入力するパルス信号である。入力パルスφPL4は、A/D変換回路414に入力するパルス信号である。入力パルスφPL5は、A/D変換回路415に入力するパルス信号である。入力パルスφPL6は、A/D変換回路416に入力するパルス信号である。入力パルスφPL7は、A/D変換回路417に入力するパルス信号である。入力パルスφPL8は、A/D変換回路418に入力するパルス信号である。読み出し制御信号φH1〜H10は、各ラッチ部5が保持する各A/D変換回路411〜420がデジタル画像信号を出力するタイミングを制御する信号である。
初めに、時刻t1で、垂直駆動部6が画素選択信号φSLを“High”レベルにして、画素部1の1行目の画素2を選択すると、選択された1行目の各画素2から読み出された画素信号が、アナログ信号処理部3にそれぞれ出力される。なお、選択された各画素2からは、自画素2内の光電変換素子をリセットしたときに出力されるリセットレベルの画素信号と、入射光量に応じた信号レベルの画素信号との2つの画素信号が出力される。
そして、アナログ信号処理部3では、対応した画素2から入力されたリセットレベルと信号レベルとの差分処理を行うことによって、画素2をリセットしたときのノイズを抑圧した差分信号を生成し、生成した差分信号を入力信号Vinとして、対応したA/D変換回路411〜420に出力する。これにより、ノイズ抑圧された画素信号(差分信号)がA/D変換回路411〜420に備えた遅延回路11の遅延素子の電源電圧として供給される。
続いて、時刻t2〜t3の第1のA/D変換期間では、制御部8は、それぞれのA/D変換回路411,413,415,417,419に出力する入力パルスφPL1、φPL3、φPL5、φPL7、φPL9を“High”レベルにする。これにより、A/D変換回路411,413,415,417,419に備えた遅延回路11内の遅延素子は、電源電圧として供給された差分信号(入力信号Vin)とGND間の電圧差に応じた遅延時間で入力パルスφPL1、φPL3、φPL5、φPL7、φPL9を遅延させる。そして、各遅延回路11は、各遅延素子の遅延時間に応じた周波数を有するパルス信号φCKを発生する。
そして、カウンタ12は、遅延回路11が発生したパルス信号φCKに基づいて、入力パルスφPLが遅延回路11内を周回した周回数を計数する。その後、予め定められた一定期間が経過した後に、ラッチ&エンコーダ回路14は、遅延回路11内の各遅延素子の出力に基づいて、遅延回路11内でのパルス信号φCKの位置情報を検出する。また、ラッチ回路13は、カウンタ12から出力された計数結果を保持(ラッチ)する。
その後、制御部8が入力パルスφPL1、φPL3、φPL5、φPL7、φPL9を “Low”レベルにする。これにより、A/D変換回路411,413,415,417,419の遅延回路11内での入力パルスφPL1、φPL3、φPL5、φPL7、φPL9の遅延が停止し、パルス信号φCKの生成が終了する。そして、ラッチ回路13が保持している入力パルスφPL1、φPL3、φPL5、φPL7、φPL9の周回数と、ラッチ&エンコーダ回路14が検出したパルス信号φCKの位置情報とに基づいて、アナログ信号処理部3から入力された差分信号(入力信号Vin)、すなわち、画素部1の画素2から出力されたノイズ抑圧後の画素信号に応じたデジタル信号を、A/D変換回路411,413,415,417,419が出力するデジタル画像信号(デジタル値)としてラッチ部5に出力する。
続いて、時刻t4〜t5の第2のA/D変換期間では、制御部8は、それぞれのA/D変換回路412,414,416,418,420に出力する入力パルスφPL2、φPL4、φPL6、φPL8、φPL10を“High”レベルにする。これにより、A/D変換回路412,414,416,418,420に備えた遅延回路11内の遅延素子は、電源電圧として供給された差分信号(入力信号Vin)とGND間の電圧差に応じた遅延時間で入力パルスφPL2、φPL4、φPL6、φPL8、φPL10を遅延させる。そして、各遅延回路11は、各遅延素子の遅延時間に応じた周波数を有するパルス信号φCKを発生する。
そして、カウンタ12は、遅延回路11が発生したパルス信号φCKに基づいて、入力パルスφPL2、φPL4、φPL6、φPL8、φPL10が遅延回路11内を周回した周回数を計数する。その後、予め定められた一定期間が経過した後に、ラッチ&エンコーダ回路14は、遅延回路11内の各遅延素子の出力に基づいて、遅延回路11内でのパルス信号φCKの位置情報を検出する。また、ラッチ回路13は、カウンタ12から出力された計数結果を保持(ラッチ)する。
その後、制御部8が入力パルスφPL2、φPL4、φPL6、φPL8、φPL10を“Low”レベルにする。これにより、A/D変換回路412,414,416,418,420の遅延回路11内での入力パルスφPL2、φPL4、φPL6、φPL8、φPL10の遅延が停止し、パルス信号φCKの生成が終了する。そして、ラッチ回路13が保持している入力パルスφPL2、φPL4、φPL6、φPL8、φPL10の周回数と、ラッチ&エンコーダ回路14が検出したパルス信号φCKの位置情報とに基づいて、アナログ信号処理部3から入力された差分信号(入力信号Vin)、すなわち、画素部1の画素2から出力されたノイズ抑圧後の画素信号に応じたデジタル信号を、A/D変換回路412,414,416,418,420が出力するデジタル画像信号(デジタル値)としてラッチ部5に出力する。
また、時刻t6で、垂直駆動部6が画素選択信号φSL1を“Low”レベルにして、画素部1の1行目の画素2からの読み出しを完了する。
続いて、t7〜t16の各タイミングで、水平駆動部7は、読み出し制御信号φH1〜H10を順次“High”レベルとする。これにより、各ラッチ部5が保持する各A/D変換回路411〜420が出力するデジタル画像信号が順次選択され、固体撮像装置100の撮像信号として外部に出力される。
その後、同様に、垂直駆動部6が画素選択信号φSL2を“High”レベルにして、画素部1の2行目の画素2からの読み出しを開始する。以下1行目と同様に動作し、2行目の画素2から出力されたノイズ抑圧後の画素信号に応じたデジタル信号を出力する。また、1行目および2行目と同様に、3行目および4行目の画素2から出力されたノイズ抑圧後の画素信号に応じたデジタル信号を出力する。
このように、制御部8がA/D変換回路411〜420への入力パルス入力パルスφPL1〜φPL10を制御することによって、第1のA/D変換期間中はA/D変換回路411,413,415,417,419のみが動作し、第2のA/D変換期間中はA/D変換回路412,414,416,418,420のみが動作している。すなわち、A/D変換回路411〜420は一列おきに動作し、動作しているA/D変換回路411〜420の隣に配置されているA/D変換回路411〜420は動作していない状態になる。これにより、各列のA/D変換回路411〜420の動作に起因する電源やGNDの電圧レベル変動や隣接するA/D変換回路411〜420間の干渉を低減することができる。
次に、第1の実施形態の固体撮像装置100の他の動作について説明する、図3は、本実施形態において、図2に示した動作とは異なる固体撮像装置100の動作を示すタイミングチャートである。なお、図2に示した動作と同様の動作の部分は説明を省略する。
図3に示すタイミングチャートにおける時刻t22〜t23の第1のA/D変換期間では、制御部8は、それぞれのA/D変換回路411,415,419に出力する入力パルスφPL1、φPL5、φPL9を“High”レベルにする。これにより、A/D変換回路411,415,419に備えた遅延回路11内の遅延素子は、電源電圧として供給された差分信号(入力信号Vin)とGND間の電圧差に応じた遅延時間で入力パルスφPL1、φPL5、φPL9を遅延させる。そして、各遅延回路11は、各遅延素子の遅延時間に応じた周波数を有するパルス信号φCKを発生する。
そして、カウンタ12は、遅延回路11が発生したパルス信号φCKに基づいて、入力パルスφPL1、φPL5、φPL9が遅延回路11内を周回した周回数を計数する。その後、予め定められた一定期間が経過した後に、ラッチ&エンコーダ回路14は、遅延回路11内の各遅延素子の出力に基づいて、遅延回路11内でのパルス信号φCKの位置情報を検出する。また、ラッチ回路13は、カウンタ12から出力された計数結果を保持(ラッチ)する。
その後、制御部8が入力パルスφPL1、φPL5、φPL9を“Low”レベルにする。これにより、A/D変換回路411,415,419の遅延回路11内での入力パルスφPL1、φPL5、φPL9の遅延が停止し、パルス信号φCKの生成が終了する。そして、ラッチ回路13が保持している入力パルスφPL1、φPL5、φPL9の周回数と、ラッチ&エンコーダ回路14が検出したパルス信号φCKの位置情報とに基づいて、アナログ信号処理部3から入力された差分信号(入力信号Vin)、すなわち、画素部1の画素2から出力されたノイズ抑圧後の画素信号に応じたデジタル信号を、A/D変換回路411,415,419が出力するデジタル画像信号(デジタル値)としてラッチ部5に出力する。
続いて、時刻t24〜t25の第2のA/D変換期間では、制御部8は、それぞれのA/D変換回路412,416,420に出力する入力パルスφPL2、φPL6、φPL10を“High”レベルにする。これにより、A/D変換回路412,416,420に備えた遅延回路11内の遅延素子は、電源電圧として供給された差分信号(入力信号Vin)とGND間の電圧差に応じた遅延時間で入力パルスφPL2、φPL6、φPL10を遅延させる。そして、各遅延回路11は、各遅延素子の遅延時間に応じた周波数を有するパルス信号φCKを発生する。
そして、カウンタ12は、遅延回路11が発生したパルス信号φCKに基づいて、入力パルスφPL2、φPL6、φPL10が遅延回路11内を周回した周回数を計数する。その後、予め定められた一定期間が経過した後に、ラッチ&エンコーダ回路14は、遅延回路11内の各遅延素子の出力に基づいて、遅延回路11内でのパルス信号φCKの位置情報を検出する。また、ラッチ回路13は、カウンタ12から出力された計数結果を保持(ラッチ)する。
その後、制御部8が入力パルスφPL2、φPL6、φPL10を“Low”レベルにする。これにより、A/D変換回路412,416,420の遅延回路11内での入力パルスφPL2、φPL6、φPL10の遅延が停止し、パルス信号φCKの生成が終了する。そして、ラッチ回路13が保持している入力パルスφPL2、φPL6、φPL10の周回数と、ラッチ&エンコーダ回路14が検出したパルス信号φCKの位置情報とに基づいて、アナログ信号処理部3から入力された差分信号(入力信号Vin)、すなわち、画素部1の画素2から出力されたノイズ抑圧後の画素信号に応じたデジタル信号を、A/D変換回路412,416,420が出力するデジタル画像信号(デジタル値)としてラッチ部5に出力する。
同様に、時刻t26〜t27の第3のA/D変換期間では、A/D変換回路413,417がA/D変換を実行し、時刻t28〜t29の第4のA/D変換期間では、A/D変換回路414,418がA/D変換を実行する。
このように、制御部8がA/D変換回路411〜420への入力パルス入力パルスφPL1〜φPL10を制御することによって、第1のA/D変換期間中はA/D変換回路411,415,419のみが動作し、第2のA/D変換期間中はA/D変換回路412,416,420のみが動作し、第3のA/D変換期間中はA/D変換回路413,417のみが動作し、第4のA/D変換期間中はA/D変換回路414,418のみが動作している。すなわち、A/D変換回路411〜420は4列おきに動作し、動作しているA/D変換回路411〜420の左側3列以内および右側3列以内のA/D変換回路411〜420は動作していない状態になる。これにより、各列のA/D変換回路411〜420の動作に起因する電源やGNDの電圧レベル変動や隣接するA/D変換回路411〜420間の干渉を更に低減することができる。
なお、同時に動作するA/D変換回路411〜420については、上記例に限定するものではなく、A/D変換回路411〜420が5列おきや10列おきなど、i列おき(iは整数かつ固体撮像装置100が備えるA/D変換回路411〜420の個数以下)に動作するのであれば、どのような設定でも構わない。
(第2の実施形態)
次に、本発明の第2の実施形態の固体撮像装置について説明する。図4は、本実施形態における固体撮像装置101の概略構成を示したブロック図である。固体撮像装置101は、複数の画素2が行列状に配置された画素部1と、アナログ信号処理部3と、A/D変換部4と、ラッチ部5と、垂直駆動部6と、水平駆動部7と、制御部8と、動作モード設定部9とを備えている。なお、本実施形態における固体撮像装置101と第1の実施形態における固体撮像装置100とで異なる点は、固体撮像装置101は動作モード設定部9を備える点である。また、その他の構成は第1の実施形態における固体撮像装置100の構成と同様である。従って、以下の説明では追加した構成要素に関してのみを説明し、第1の実施形態と同様の構成の説明は省略する。
動作モード設定部9は、撮影モードに応じて制御部8の動作を制御する回路である。例えば、動作モード設定部9は、固体撮像装置101が高速撮影モードで動作する際には、図2に示すタイミングチャートで制御部8が動作するように制御し、A/D変換期間を短くする。また、例えば、動作モード設定部9は、固体撮像装置101が長時間露光モードのように撮影スピードより高精度(低ノイズ)な信号処理が要求される動作を行う際には、図3に示すタイミングチャートで制御部8が動作するように制御し、A/D変換回路411〜420間の干渉をより低減させる。
従って、本実施形態によれば、固体撮像装置101は、撮影モードに応じて最適な信号処理を実現するA/D変換回路411〜420の駆動を設定することが可能となる。すなわち、固体撮像装置101に搭載するA/D変換回路411〜420の動作に起因する電源や、GNDの電圧レベル変動や、隣接するA/D変換回路411〜420間の干渉の低減と、固体撮像装置101の信号処理時間とを撮影条件に合わせて最適化することができる。
(第3の実施形態)
次に、本発明の第3の実施形態の固体撮像装置について説明する。図5は、本実施形態における固体撮像装置102の概略構成を示したブロック図である。固体撮像装置102は、複数の画素2が行列状に配置された画素部1と、アナログ信号処理部3と、A/D変換部4と、ラッチ部5と、垂直駆動部6と、水平駆動部7と、制御部8と、セパレーション領域21とを備えている。なお、本実施形態における固体撮像装置102と第1の実施形態における固体撮像装置100とで異なる点は、固体撮像装置102はセパレーション領域21を備える点である。また、その他の構成は第1の実施形態における固体撮像装置100の構成と同様である。従って、以下の説明では追加した構成要素に関してのみを説明し、第1の実施形態と同様の構成の説明は省略する。
本実施形態における固体撮像装置102は、A/D変換回路411〜420に対して微細化プロセスを適用することにより、A/D変換回路411〜420の縦及び横のサイズを微細化率と同等の割合で小型化している。図示する例では、約50%シュリンク結果を示している。この結果、図示するように、隣接するA/D変換回路411〜420の間にセパレーション領域21を設けることができる。なお、セパレーション領域21は、例えば何も配置していない領域である。
このように、隣接するA/D変換回路411〜420の間にセパレーション領域21を設けるだけで、隣接するA/D変換回路411〜420からの干渉の影響は低減され、A/D変換精度の低減を改善できる。更に、セパレーション領域21に拡散層(固定電圧の電極)、あるいは配線電極(固定電圧の電極)を設けることで、シールド効果を与えることも可能となる。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
1,51・・・画素部、2,52・・・画素、3,53・・・アナログ信号処理部、4,54・・・A/D変換部、5・・・ラッチ部、6,56・・・垂直駆動部、7,57・・・水平駆動部、8,58・・・制御部、9・・・動作モード設定部、10,411〜420,541〜544・・・A/D変換回路、11,4011,4021,4031,4041・・・遅延回路、12・・・カウンタ、13・・・ラッチ回路、14・・・ラッチ&エンコーダ回路、21・・・セパレーション領域、50・・・撮像装置、100〜103・・・固体撮像装置、301〜310・・・アナログ信号処理回路、4012,4022,4032,4042・・・パルス通過段数検出回路部

Claims (2)

  1. 行列状に配置され、検出した物理量に応じた画素信号を各々出力する複数の画素と、
    前記複数の画素の1列または複数列ごとに配置された複数のA/D変換器と、
    を有し、
    前記複数のA/D変換器の各々は、互いに直列に接続され、電源端子のいずれか1つに前記画素信号に応じた電位を各々印加され前記電位に応じた遅延量でパルス信号を伝える複数の遅延回路と、所定の時間に前記パルス信号が通過した前記複数の遅延回路の数に応じたカウント数を計数する時間変換回路と、前記カウント数に応じたデジタル信号を出力する出力回路とを有し、
    前記複数のA/D変換器は、互いに隣接する前記A/D変換器と同時にA/D変換を行わない順番で、全ての列の前記画素が出力する前記画素信号の前記A/D変換を行う
    ことを特徴とする撮像装置。
  2. 前記複数のA/D変換器はi列毎に同時にA/D変換を行い、前記iは整数かつ前記複数のA/D変換器の個数以下である
    ことを特徴とする請求項1に記載の撮像装置。
JP2013033177A 2013-02-22 2013-02-22 撮像装置 Expired - Fee Related JP6043650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013033177A JP6043650B2 (ja) 2013-02-22 2013-02-22 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013033177A JP6043650B2 (ja) 2013-02-22 2013-02-22 撮像装置

Publications (2)

Publication Number Publication Date
JP2014165579A JP2014165579A (ja) 2014-09-08
JP6043650B2 true JP6043650B2 (ja) 2016-12-14

Family

ID=51615847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013033177A Expired - Fee Related JP6043650B2 (ja) 2013-02-22 2013-02-22 撮像装置

Country Status (1)

Country Link
JP (1) JP6043650B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6758952B2 (ja) 2016-06-28 2020-09-23 キヤノン株式会社 撮像装置および撮像システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4229481B2 (ja) * 1996-07-31 2009-02-25 オリンパス株式会社 撮像表示システム
JP4232755B2 (ja) * 2005-04-05 2009-03-04 株式会社デンソー イメージセンサ及びイメージセンサの制御方法
JP5245762B2 (ja) * 2008-11-26 2013-07-24 株式会社ニコン 撮像装置
JP2010161723A (ja) * 2009-01-09 2010-07-22 Olympus Corp 光電変換装置
JP2012120044A (ja) * 2010-12-02 2012-06-21 Olympus Corp 光電変換装置
JP5866826B2 (ja) * 2011-06-30 2016-02-24 株式会社ニコン 撮像装置

Also Published As

Publication number Publication date
JP2014165579A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
JP4380439B2 (ja) データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器
EP2048786B1 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
JP4449565B2 (ja) 物理量分布検知の半導体装置
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
JP5620652B2 (ja) 固体撮像装置および駆動方法
JP2012147164A (ja) 固体撮像装置
JP2012165168A (ja) 半導体装置、物理情報取得装置、及び、信号読出し方法
US8477220B2 (en) Solid-state image pickup device
CN107079124A (zh) 信号处理装置、成像元件以及电子设备
JP2009088769A (ja) 固体撮像装置、駆動制御方法、および撮像装置
US8339495B2 (en) Solid-state image pickup apparatus and method for driving solid-state image pickup apparatus
JP6871815B2 (ja) 撮像装置及びその駆動方法
JP2016048813A (ja) 固体撮像素子、撮像方法、および電子機器
JP6043650B2 (ja) 撮像装置
JP5996223B2 (ja) 撮像装置
JP5412392B2 (ja) A/d変換回路及び固体撮像装置
US20130321684A1 (en) Image pickup device, image pickup system, and method of driving image pickup device
WO2012043226A1 (ja) A/d変換回路および撮像装置
US9105536B2 (en) Solid-state imaging device for analog-to-digital conversion
WO2015159454A1 (ja) A/d変換回路、および固体撮像装置
JP5293052B2 (ja) 固体撮像素子
JP2011259016A (ja) 固体撮像素子及び撮像装置
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法
WO2011048725A1 (ja) 固体撮像装置、ad変換方法及びad変換器
JP2018019287A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6043650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees