DE102006051981B4 - Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information - Google Patents

Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information Download PDF

Info

Publication number
DE102006051981B4
DE102006051981B4 DE102006051981A DE102006051981A DE102006051981B4 DE 102006051981 B4 DE102006051981 B4 DE 102006051981B4 DE 102006051981 A DE102006051981 A DE 102006051981A DE 102006051981 A DE102006051981 A DE 102006051981A DE 102006051981 B4 DE102006051981 B4 DE 102006051981B4
Authority
DE
Germany
Prior art keywords
level window
signal
analog
level
comparison result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006051981A
Other languages
English (en)
Other versions
DE102006051981A1 (de
Inventor
Ralph Prestros
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006051981A priority Critical patent/DE102006051981B4/de
Priority to US11/595,783 priority patent/US7405688B2/en
Publication of DE102006051981A1 publication Critical patent/DE102006051981A1/de
Application granted granted Critical
Publication of DE102006051981B4 publication Critical patent/DE102006051981B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/48Servo-type converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Ein Analog-Digital-Wandler, der folgende Merkmale aufweist: einen Fensterkomparator, der einen Eingang für ein analoges Eingangssignal und einen Ausgang für ein Vergleichsergebnis, das ein Ergebnis eines Vergleichs des analogen Eingangssignals mit einer oberen Begrenzung und einer unteren Begrenzung eines Pegelfensters anzeigt, aufweist; einen Pegelfensterpositionssignalgenerator, wobei der Pegelfensterpositionssignalgenerator einen Fensterpositionssteuereingang, der, direkt oder über eine Steuerlogik, mit dem Ausgang für das Vergleichsergebnis gekoppelt ist, und einen Ausgang für ein Pegelfensterpositionssignal, das eine Position des Pegelfensters basierend auf einer von dem Vergleichsergebnis abgeleiteten Information einstellt und anzeigt, ob das Pegelfenster erhöht, verringert oder aufrechterhalten werden soll, aufweist, wobei der Pegelfensterpositionssignalgenerator einen analogen Integrator aufweist, wobei der analoge Integrator einen Integrationseingang und einen Integrationsausgang aufweist, wobei der Integrationseingang, direkt oder über eine Steuerschaltung, mit dem Ausgang für das Vergleichsergebnis gekoppelt ist, wobei der Integrationsausgang direkt oder über eine Zwischenschaltanordnung, mit dem Ausgang für das Pegelfensterpositionssignal gekoppelt ist, wobei das Pegelfensterpositionssignal die Position des Pegelfensters erhöht, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals oberhalb der oberen Begrenzung des Pegelfensters befindet, wobei das Pegelfensterpositionssignal die Position des Pegelfensters verringert, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals unterhalb der unteren Begrenzung des Pegelfensters befindet, und wobei das Pegelfensterpositionssignal die Position des Pegelfensters unverändert belässt, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals zwischen der unteren Begrenzung des Pegelfensters und der oberen Begrenzung des Pegelfensters befindet; einen Ausgang für eine auf dem Vergleichsergebnis basierende digitale Information; und einen Zähler, wobei der Zähler einen Vorwärtszähl/Rückwärtszähl-Steuereingang aufweist, der, direkt oder über eine Steuerlogik, mit dem Ausgang für das Vergleichsergebnis gekoppelt ist, und eine Zählerzustandsschnittstelle für die digitale Information aufweist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf einen Analog-Digital-Wandler und ein Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information.
  • In den letzten Jahren kam die digitale Signalverarbeitung in immer mehr Anwendungen zum Einsatz. Jedoch sind viele Umgebungssignale hauptsächlich als analoge Größen verfügbar. Ebenso erfordert die Übertragung von Informationen über unterschiedliche Verbindungstypen es oft, dass Signale als analoge Signale behandelt werden. Folglich besteht ein großer Bedarf an der Umwandlung eines analogen in ein digitales Signal.
  • Viele Konzepte wurden vorgeschlagen, wobei jedes Konzept sich auf bestimmte Erfordernisse bezüglich Geschwindigkeit, Leistungsaufnahme, Genauigkeit und Kosten richtet. Jedoch besteht noch immer Bedarf an verbesserten Analog-Digital-Umwandlungslösungen.
  • Die DE 39 26 617 A1 beschreibt eine adaptive Drehzahlmessvorrichtung. Die adaptive Drehzahlmessvorrichtung umfasst den magnetischen Drehzahlsensor und Mittel zum Verstärken, Vergleichen und Auswerten des Sensorsignals des Drehzahlsensors zur Erzeugung eines dementsprechenden digitalen Ausgangssignals. Die Drehzahlmessvorrichtung identifiziert und verarbeitet ein periodisches Sensorsignal durch einen Fensterkomparator mit beeinflussbarem Fenster als Mittel zum Vergleichen. Der Fensterkomparator steuert über mindestens ein logisches Schaltglied ein Flip-Flop zur Abgabe des Ausgangssignals an. Dem Fensterkomparator sind ferner Mittel nachgeordnet, die abhängig von den angehobenen oder abgesenkten Werten des Sensorsignals fortlaufend entsprechende Referenzspannungen für den Fensterkomparator erzeugen.
  • DE 197 32 960 A1 beschreibt eine Einrichtung zur Auswertung eines Wechselspannungs- bzw. Wechselstromsignals. Die Wechselspannung bzw. der Wechselstrom wird mit Hilfe eines Fensterkomparators mit variablen Schwellen ausgewertet. Über ein VCL-Signal, das jeweils umschaltet, wenn eine Schwellenanpassung erfolgt, lässt sich ein frequenzabhängiges Signal erzeugen, das als Maß für die Drehzahl auswertbar ist.
  • Die US 6,404,372 B1 zeigt einen Analog/Digital-Konverter, der die Begrenzungen eines Spannungsfensters mit einem analogen Eingangssignal vergleicht. Wenn das analoge Eingangssignal nicht innerhalb der Grenzen des Spannungsfensters ist, wird die Position des Spannungsfensters abhängig von dem analogen Eingangssignal entweder nach oben oder nach unten bewegt. Die Position des Spannungsfensters wird schrittweise bewegt, bis entweder das analoge Signal innerhalb der Grenzen des Fensters ist, oder bis absolute Obergrenzen oder Untergrenzen erreicht werden.
  • DE 102 58 762 A1 beschreibt einen Analog-Digital-Wandler. Der Analog-Digital-Wandler umfasst einen Subtrahierer zum Erzeugen eines Differenzsignals aus einem analogen Eingangssignal und einem analogen Approximationssignal. Der Analog-Digital-Wandler umfasst weiterhin einen Integrator zum Integrieren des Differenzsignals, um ein integriertes Differenzsignal zu erzeugen, einen Komparator zum Bestimmen, ob das integrierte Differenzsignal in einer vorbestimmten Beziehung zu einer Komparatorschwelle steht, und eine Einrichtung zum Bestimmen eines Bits eines digitalen Ausgangssignals abhängig davon, ob das integrierte Differenzsignal in der vorbestimmten Beziehung zu den Komparatorschwellen steht.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung erschafft einen Analog-Digital-Wandler, der einen Fensterkomparator, einen Pegelfensterpositionssignalgenerator und einen Ausgang für eine digitale Information aufweist. Der Fensterkomparator weist einen Eingang für ein analoges Eingangssignal und einen Ausgang für ein Vergleichsergebnis, das ein Ergebnis eines Vergleichs des analogen Eingangssignals mit einer oberen Begrenzung und einer unteren Begrenzung eines Pegelfensters anzeigt, auf. Der Pegelfensterpositionssignalgenerator weist einen Ausgang für ein Pegelfensterpositionssignal, das eine Position des Pegelfensters basierend auf einer von dem Vergleichsergebnis abgeleiteten Information einstellt, und anzeigt, ob das Pegelfenster erhöht, verringert oder aufrechterhalten werden soll, auf. Der Ausgang liefert eine auf dem Vergleichsergebnis basierende digitale Information.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezüglich der beigefügten Figuren beschrieben. Es zeigen:
  • 1 ein Blockschema eines Analog-Digital-Wandlers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 ein detailliertes Schaltbild eines Analog-Digital-Wandlers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine schematische Darstellung eines Datenlatchs, der in einem Ausführungsbeispiel des Analog-Digital-Wandlers verwendet werden kann;
  • 3a eine schematische Darstellung eines alternativen Datenlatchs, das in einem Ausführungsbeispiel des Analog-Digital-Wandlers verwendet werden kann;
  • 4 eine graphische Darstellung eines Eingangssignals und eines digitalen Ausgangssignals für einen Analog-Digital-Wandler gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
  • 5 ein Flussdiagramm eines Verfahrens zum Umwandeln eines analogen Eingangssignals in eine digitale Information.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • 1 zeigt ein Blockschema eines Analog-Digital-Wandlers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Analog-Digital-Wandler gemäß 1 ist in seiner Gesamtheit mit 500 bezeichnet. Der Analog-Digital-Wandler 500 weist einen Fensterkomparator 510 auf. Der Fensterkomparator weist einen Eingang 512 für ein analoges Signal und einen Ausgang für ein Vergleichsergebnis 514, das ein Ergebnis eines Vergleichs des analogen Eingangssignals 512 mit einer oberen Begrenzung und einer unteren Begrenzung eines Pegelfensters anzeigt, auf. Der Analog-Digital-Wandler 500 weist ferner einen Pegelfensterpositionssignalgenerator 520 auf. Der Pegelfensterpositionssignalgenerator 520 weist einen Ausgang für ein Pegelfensterpositionssignal 522, das eine Position eines Pegelfensters basierend auf dem Vergleichsergebnis 514 einstellt, auf. Der Analog-Digital-Wandler weist ferner einen Ausgang 530 für eine auf dem Vergleichsergebnis 514 basierende digitale Information auf.
  • Nachfolgend wird die Funktionalität des erfindungsgemäßen Analog-Digital-Wandlers 500 beschrieben. Es sei an dieser Stelle darauf hingewiesen, dass der Fensterkomparator 510 ein Pegelfenster mit einer oberen Begrenzung und einer unteren Begrenzung verwendet. Somit empfängt der Fensterkomparator 510 das analoge Eingangssignal 512 und liefert das Vergleichsergebnis 514, derart, dass das Vergleichsergebnis 514 anzeigt, ob sich das analoge Eingangssignal 512 oberhalb der oberen Begrenzung des Pegelfensters, innerhalb des Pegelfensters (d. h. zwischen der oberen Begrenzung des Pegelfensters und der unteren Begrenzung des Pegelfensters), oder unterhalb der unteren Begrenzung des Pegelfensters befindet. Somit beschreibt das Vergleichsergebnis 514 vorzugsweise drei Möglichkeiten.
  • Folglich ist der Pegelfensterpositionssignalgenerator 520 angepasst, um die Position des Pegelfensters abhängig von den drei möglichen Zuständen des Vergleichsergebnisses 514 einzustellen. Somit gewährleistet der Einsatz des Fensterkomparators 514 einen flexiblen Weg, eine Relation zwischen einem Pegel des anlogen Eingangssignals 512 und Begrenzungen des Pegelfensters in Betracht zu ziehen. Demzufolge kann eine spezielle Handhabung eingesetzt werden, wenn sich der Pegel des analogen Eingangssignals 512 innerhalb des Pegelfensters (d. h. zwischen der unteren Begrenzung des Pegelfensters und der oberen Begrenzung des Pegelfensters), wie es durch das Pegelfensterpositionssignal 522 definiert ist, befindet. Somit wird durch den Gebrauch des Fensterkomparators 510 ein harter Übergang zwischen einem ersten Zustand, in dem sich der Pegel des analogen Eingangssignals 512 unterhalb eines Referenzpegels befindet, und einem zweiten Zustand, in dem sich der Pegel des analogen Eingangssignals 512 oberhalb des Referenzpegels befindet, vermieden. Vielmehr wird ein Zustand zwischen der unteren Begrenzung des Pegelfensters und der oberen Begrenzung des Pegelfensters als ein Zwischenzustand eingebracht, was zu einem Dreizustand-Vergleichsergebnis 514 führt.
  • Somit stellt der bezüglich der 1 beschriebene Analog-Digital-Wandler einen Analog-Digital-Wandler dar, bei dem eine Pegelfensterposition abhängig von einem Vergleichsergebnis eingestellt wird, wobei das Vergleichsergebnis einen Vergleich zwischen den Begrenzungen des Pegelfensters und des analogen Fenstersignals 514 beschreibt, wobei drei Zustände des Vergleichsergebnisses 514 gehandhabt werden.
  • Die Verwendung von drei Zuständen, im Besonderen eines Zustands, in dem sich der Pegel des analogen Eingangssignals 512 innerhalb des Pegelfensters befindet, schafft die Möglichkeit, die Anzahl von Schaltoperationen im Vergleich zu einem herkömmlichen Analog-Digital-Wandler zu reduzieren. Dies ist auf die Tatsache zurückzuführen, dass bei dem bevorzugten Ausführungsbeispiel der Zustand, während dem sich das analoge Eingangssignal 512 innerhalb des Pegelfensters befindet, für einen verlängerten Zeitraum aufrechterhalten werden kann, da ein in dem analogen Eingangssignal 512 enthaltenes Rauschen in der Regel zu gering ist, um das analoge Eingangssignal 512 aus dem Pegelfenster zu bewegen. Demnach führt gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ein etwa konstantes Eingangssignal 512 (das einen begrenzten Betrag an Rauschen oder Überschwingen oder Unterschwingen aufweisen kann) zu einem konstanten Vergleichsergebnis 514 des Fensterkomparators 510 und folglich zu einem (wenigstens näherungsweise) konstanten Pegelfensterpositionssignal 522. Somit bringt gemäß einem Ausführungsbeispiel die vorliegende Erfindung die Möglichkeit eines Pegelfensterpositionssignals 522, das einem Pegel des analogen Eingangssignals 512 folgt, wobei eine dauerhafte Änderung des Pegelfensterpositionssignals 522 vermieden wird, mit sich, vorausgesetzt, dass das analoge Signal 512 etwa konstant ist und innerhalb des Pegelfensters bleibt.
  • Weitere Details bezüglich eines Ausführungsbeispiels der vorliegenden Erfindung werden nachfolgend beschrieben. Zu diesem Zweck zeigt 2 ein detailliertes Schaltbild eines erfindungsgemäßen Analog-Digital-Wandlers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Analog-Digital-Wandler gemäß 2 ist in seiner Gesamtheit mit 600 bezeichnet.
  • Der Analog-Digital-Wandler 600 weist ein optionales Tiefpassfilter 610 auf, das als Anti-Aliasing-Filter dienen kann. Das Tiefpassfilter 610 umfasst einen Eingang für ein analoges Eingangssignal 612. Das Tiefpassfilter 610 weist ferner einen Ausgang für ein gefiltertes analoges Eingangssignal 614 auf.
  • Der Analog-Digital-Wandler 600 weist ferner einen optionalen Verstärker 616 zum Empfangen des gefilterten analogen Eingangssignals 614 und zum Liefern eines verstärkten gefilterten analogen Eingangssignals 618 auf.
  • Der Analog-Digital-Wandler 600 weist ferner einen Fensterkomparator 620 auf. Der Fensterkomparator 620 weist einen Eingang zum Empfangen des verstärkten gefilterten analogen Eingangssignals 618 auf. Jedoch kann bei einem alternativen Ausführungsbeispiel der Fensterkomparator 620 auch angepasst sein, um das gefilterte analoge Eingangssignal 614 zu empfangen (z. B. falls der optionale Verstärker 616 weggelassen wurde) oder um das analoge Eingangssignal 612 zu empfangen (z. B. falls das optionale Tiefpassfilter 610 weggelassen wurde).
  • Der Fensterkomparator 620 weist ferner einen Eingang für ein Pegelfensterpositionssignal 622 zum Einstellen einer Position des Pegelfensters des Fensterkomparators 620 auf. Eine Erzeugung des Pegelfensterpositionssignals 622 wird nachfolgend noch genauer beschrieben. Der Fensterkomparator 620 weist ferner einen Ausgang für ein Vergleichsergebnis 624 auf. Bei einem Ausführungsbeispiel der vorliegenden Erfindung kann das Vergleichsergebnis 624 z. B. in Form von zwei binären Signalen 624a, 624b geliefert sein. Jedoch kann auch eine beliebige andere Darstellung des Vergleichsergebnisses 624 gewählt werden, vorausgesetzt, dass das Vergleichsergebnis 624 anzeigt, ob sich der Pegel des Eingangssignals des Fensterkomparators 620 oberhalb einer oberen Begrenzung des Pegelfensters des Fensterkomparators 620, innerhalb des Pegelfensters des Komparators (d. h. zwischen einer unteren Begrenzung des Pegelfensters und einer oberen Begrenzung des Pegelfensters) oder unterhalb der unteren Begrenzung des Pegelfensters befindet. Anders ausgedrückt, das Vergleichsergebnis 624 ist ein Signal, das mindestens drei Zustände, wie oben beschrieben, aufweist.
  • Der Analog-Digital-Wandler 600 weist ferner eine Steuerlogik 630 auf, die bei dem Ausführungsbeispiel gemäß 2 ein erstes JK-Flipflop 632, ein zweites JK-Flipflop 634 und ein NOR-Gatter 636 aufweist. Die Steuerlogik 630 weist einen ersten Eingang zum Empfangen des ersten Vergleichsergebnissignals 624a und einen zweiten Eingang zum Empfangen des zweiten Vergleichsergebnissignals 624b auf. Zudem weist die Steuerlogik 630 einen Takteingang für ein Taktsignal 640 auf. Es sei also darauf hingewiesen, dass die Steuerlogik 630 eine getaktete Schaltung ist. Die Steuerlogik 630 weist ferner einen ersten Ausgang zum Liefern eines Vorwärtszählsignals 642 und einen zweiten Ausgang zum Liefern eines Rückwärtszählsignals 644 auf. Es sei darauf hingewiesen, dass in Betracht gezogen werden kann, dass das Vorwärtszählsignal 642 und das Rückwärtszählsignal 644 eine Vorwärtszähl-/Rückwärtszählinformation bilden.
  • Der Analog-Digital-Wandler 600 weist ferner einen Pegelfensterpositionsgenerator 660 auf. Der Pegelfensterpositionssignalgenerator 660 weist einen Eingang zum Empfangen der Vorwärtszähl-/Rückwärtszähl-Information (z. B. des Vorwärtszählsignals 642 und des Rückwärtszählsignals 644) und einen Ausgang zum Liefern des Pegelfensterpositionssignals 622 auf. Der Ausgang zum Liefern des Pegelfensterpositionssignals 622 ist mit einem entsprechenden Eingang des Fensterkomparators 620 gekoppelt.
  • Insgesamt weist der Pegelfensterpositionssignalgenerator 660 eine Schaltung zum Liefern des Pegelfensterpositionssignals 622 abhängig von der Vorwärtszähl-/Rückwärtszähl-Information auf. Mit anderen Worten, der Pegelfensterpositionssignalgenerator 660 ist angepasst, um das Pegelfensterpositionssignal 622 derart einzustellen, dass die Position des Pegelfensters dem Pegel des Eingangssignals des Fensterkomparators 620 (z. B. des Signals 618) folgt. Somit ist der Pegelfensterpositionssignalgenerator angepasst, um das Pegelfensterpositionssignal 622 ansprechend auf eine Aktivierung des Vorwärtszählsignals 642 in eine erste Richtung zu ändern. Zudem ist der Pegelfensterpositionssignalgenerator 660 angepasst, um die Pegelfensterposition 622 ansprechend auf die Aktivierung des Rückwärtszählsignals 644 in eine zweite Richtung (verschieden von der ersten Richtung) zu ändern.
  • Bei einem bevorzugten Ausführungsbeispiel ist der Pegelfensterpositionssignalgenerator 660 angepasst, um das Pegelfensterpositionssignal 622 derart zu ändern, dass das Pegelfensterpositionssignal 622 eine erhöhte Pegelposition des Pegelfensters anzeigt, wenn die Vorwärtszähl-/Rückwärtszähl-Information anzeigt, dass das Eingangssignal 618 des Fensterkomparators 620 einen Pegel oberhalb der oberen Begrenzung des Pegelfensters aufweist. Im Gegensatz dazu ist der Pegelfensterpositionsgenerator 660 angepasst, das Pegelfensterpositionssignal 622 derart zu ändern, dass das Pegelfensterpositionssignal eine verringerte Pegelposition des Pegelfensters anzeigt, wenn die Vorwärtszähl-/Rückwärtszähl-Information anzeigt, dass sich ein Pegel des Eingangssignals 618 des Fensterkomparators 620 unterhalb einer unteren Begrenzung des Pegelfensters befindet.
  • Zudem ist bei einem bevorzugten Ausführungsbeispiel der Pegelfensterpositionssignalgenerator 660 angepasst, um das Pegelfensterpositionssignal 622 unverändert zu belassen, falls die Vorwärtszähl-/Rückwärtszähl-Information anzeigt, dass sich der Pegel des Eingangssignals 618 des Fensterkomparators 620 innerhalb des Pegelfensters (d. h. zwischen der unteren Begrenzung des Pegelfensters und der oberen Begrenzung des Pegelfensters) befindet. In diesem Fall speichert der Pegel fensterpositionssignalgenerator vorzugsweise das vorhergehende Pegelfensterpositionssignal 622.
  • Bei einem bevorzugten Ausführungsbeispiel weist der Analog-Digital-Wandler 600 ferner einen Zähler 670 auf. Der Zähler 670 weist einen Eingang für eine Vorwärtszähl-/Rückwärtszähl-Information (z. B. für das Vorwärtszählsignal 642 und das Rückwärtszählsignal 644) auf und weist ferner einen Takteingang (nicht gezeigt) auf. Der Zähler 670 weist ebenso einen Ausgang für einen Zählwert 672 auf, der vorzugsweise in digitaler, codierter Form, z. B. in einer Binärcodierung, geliefert ist. So bildet der Zählwert 672 vorzugsweise die digitale Information.
  • Es sei an dieser Stelle darauf hingewiesen, dass der Zähler 670 z. B. angepasst sein kann, um ansprechend auf eine Flanke des Taktsignals (nicht gezeigt) vorwärts zu zählen, falls das Vorwärtszählsignal 642 aktiv ist. Zudem kann der Zähler 670 angepasst sein, um bei dem Vorhandensein einer Flanke des Taktsignals rückwärts zu zählen, falls das Rückwärtszählsignal 644 aktiv ist. Überdies kann der Zähler 670 adaptiert sein, um seinen Zählwert 672 unverändert zu belassen, wenn sowohl das Vorwärtszählsignal 642 als auch das Rückwärtszählsignal 644 inaktiv sind, um somit anzuzeigen, dass sich das Eingangssignal 618 des Fensterkomparators 620 zwischen der unteren Begrenzung des Pegelfensters und der oberen Begrenzung des Pegelfensters befindet.
  • Allgemein sei darauf hingewiesen, dass der Zähler 670 vorzugsweise derart angepasst ist, dass der von dem Zähler 670 ausgegebene Zählwert 672 der Position des Pegelfensters folgt.
  • Somit ist bei einem bevorzugten Ausführungsbeispiel der Zähler 670 angepasst, um in eine erste Richtung (z. B. vorwärts) zu zählen, sooft der Pegelfensterpositionssignalgenerator 660 das Pegelfensterpositionssignal 622 in eine erste Pegelfensterpositionsänderungsrichtung (z. B. zu einem höheren Pegel) ändert. Außerdem ist der Zähler 660 vorzugsweise angepasst, um in eine zweite Richtung (z. B. rückwärts) zu zählen, sooft der Pegelfensterpositionssignalgenerator 660 den Pegel des Pegelfensterpositionssignals 622 in eine zweite Pegelfensterpositionsänderungsrichtung (z. B. zu einem niederen Pegel) ändert. Ebenso ist der Zähler 670 vorzugsweise angepasst, um den Zählwert 672 unverändert zu belassen, sooft der Pegelfensterpositionssignalgenerator 660 den Pegel des Pegelfensterpositionssignals 622 unverändert belässt.
  • Zudem sei darauf hingewiesen, dass bei einem bevorzugten Ausführungsbeispiel der Zähler 670 einen Takt derselben Frequenz, die zum Auswerten des von dem Fensterkomparator gelieferten Vergleichsergebnisse 624 verwendet wird, empfängt.
  • Der Analog-Digital-Wandler kann (optional) einen Eingang aufweisen, um das Taktsignal 640 zu empfangen. Alternativ kann der Analog-Digital-Wandler 600 eine interne Taktquelle 676 aufweisen. Die interne Taktquelle 676 kann bei einem Ausführungsbeispiel eine Taktrückgewinnungsschaltung sein, die angepasst ist, um einen in dem Eingangssignal 612 enthaltenen Datensymboltakt oder ein Mehrfaches des Datensymboltakts zurückzugewinnen. Alternativ kann der Takt von dem Trägersignal (oder von der Frequenz des Trägersignals) extrahiert werden, da die Bitrate von der Trägerfrequenz abhängig sein kann, oder sich in einer vorbestimmten Beziehung zu der Trägerfrequenz befinden kann. Somit kann die Frequenz des Taktsignals 640 mit einem Datentakt von Datensymbolen in dem Eingangssignal 612 synchronisiert sein.
  • Folglich bestimmt das Taktsignal 640 ein Abtasten des Vergleichsergebnisses 624 derart, dass die Vorwärtszähl-/Rückwärtszähl-Information synchron mit dem Taktsignal 640 aktualisiert wird. Außerdem erfolgt die Änderung des Pegelfensterpositionssignals 620 vorzugsweise synchron mit dem Taktsignal 640, wie es im Folgenden genauer erklärt wird.
  • Nachfolgend werden Details der Blöcke des Analog-Digital-Wandlers 600 beschrieben.
  • Zuerst sei darauf hingewiesen, dass das Tiefpassfilter 610 ein n-Filter umfasst, das einen ersten Kondensator 610a, einen Widerstand 610b und einen zweiten Kondensator 610c, die wie in 2 gezeigt angeschlossen sind, aufweist.
  • Der Fensterkomparator 620 weist einen Eingang für das verstärkte und gefilterte analoge Eingangssignal 618 auf. Überdies weist der Fensterkomparator einen Pegelumsetzer zum Liefern einer pegelverschobenen Version des Eingangssignals 618 auf. Der Pegelumsetzer ist z. B. durch einen oder mehrere Widerstände 620a, 620b, die mit den Eingangssignalen verbunden sind, implementiert. Ein vorbestimmter Strom wird unter Verwendung einer Stromquelle 620c durch den Widerstand 620a und/oder den Widerstand 620b getrieben. Somit wird eine pegelumgesetzte Version 620b des Eingangssignals 618 erzeugt. Überdies weist der Fensterkomparator 620 einen ersten Komparator 620e und einen zweiten Komparator 620f auf. Der erste Komparator 620e ist angepasst, um das Eingangssignal 618 des Fensterkomparators 620 und das Pegelfensterpositionssignal 622 zu empfangen. Zudem ist der erste Komparator 620e angepasst, um das erste Vergleichsergebnissignal 624a (vorzugsweise ein digitales Signal) abhängig davon, ob sich ein Pegel des Eingangssignals 618 des Fensterkomparators 620 unterhalb oder oberhalb des Pegels des Pegelfensterpositionssignals 622 befindet, zu liefern. Folglich zeigt das erste Vergleichsergebnissignal 624a an, ob sich das Eingangssignal 618 des Fensterkomparators 620 unterhalb oder oberhalb einer ersten Begrenzung des Pegelfensters befindet.
  • Zudem ist der zweite Komparator 640 angepasst, um als ein erstes Eingangssignal die pegelumgesetzte Version 620d des Eingangssignals 618 und als ein zweites Eingangssignal das Pegelfensterpositionssignal 622 zu empfangen. Somit ist der zweite Komparator 620f angepasst, das zweite Vergleichsergebnissignal 620d abhängig davon, ob sich der Pegel der pegelumgesetzten Version 620d des Eingangssignals 618 oberhalb oder unterhalb des Pegels des Pegelfensterpositionssignals 622 befindet, zu erzeugen.
  • Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Fensterkomparator 620 angepasst, um ein digitales Signal des logischen Werts „1” an dem Ausgang des ersten Komparators 620 und ein digitales Signal des logischen Werts „0” an dem Ausgang des zweiten Komparators 620f zu liefern, falls sich der Pegel des Eingangssignals 618 oberhalb der oberen Begrenzung des Pegelfensters befindet. Zudem weisen, falls sich der Pegel des Eingangssignals 618 innerhalb des Pegelfensters befindet, d. h. falls der Pegel des Eingangssignals 618 sich oberhalb einer unteren Begrenzung des Pegelfensters und unterhalb einer oberen Begrenzung des Pegelfensters befindet, sowohl das erste Vergleichsergebnissignal 624a als auch das zweite Vergleichsergebnissignal 624b den logischen Wert „0” auf. Außerdem nimmt, falls sich der Pegel des Eingangssignals 618 unterhalb der unteren Begrenzung des Pegelfensters befindet, das erste Vergleichsergebnissignal 624a den logischen Wert „0” und das zweite Vergleichsergebnissignal 624 den logischen Wert „1” an.
  • Nachfolgend wird die Funktionsweise der Logik, die das NOR-Gatter 636 und die JK-Flipflops 632, 634 aufweist, beschrieben. Gemäß der im Vorhergehenden genannten Definition der logischen Werte des ersten Vergleichsergebnissignals 624a und des zweiten Vergleichsergebnissignals 624b sind die K-Eingänge der JK-Flipflops 632, 634 aktiv und die J-Eingänge der JK-Flipflops 632, 634 inaktiv, wenn sich der Pegel des Eingangssignals 618 innerhalb des Pegelfensters befindet. Folglich werden die JK-Flipflops 632, 634 unter dieser Bedingung auf eine Flanke des Taktsignals 640 hin zurückgesetzt. Somit sind, falls sich der Pegel des Eingangssignals 618 innerhalb des Pegelfensters befindet, sowohl das Vorwärtszählsignal 624 als auch das Rückwärtszählsignal 644 inaktiv (weisen einen Wert von logisch „0” auf). Folglich wird der Zähler 670, wenn der Pegel des Eingangssignals 618 sich innerhalb des Pegelfensters befindet, weder vorwärts noch rückwärts zählen, sobald die entsprechende Information über die JK-Flipflops 632, 634 an das Vorwärtszählsignal 642 und das Rückwärtszählsignal 644 weitergeleitet ist. Wird nun angenommen, dass sich der Pegel des Eingangssignals 618 oberhalb der oberen Begrenzung des Pegelfensters befindet, und wird zudem angenommen, dass das erste Vergleichsergebnissignal 624a aktiv (logisch „1”) ist und das zweite Vergleichsergebnissignal 624b inaktiv (logisch „0”) ist, sind die K-Eingänge der JK-Flipflops 632, 634 inaktiv. Überdies ist der J-Eingang des ersten JK-Flipflops 632 aktiv, und der J-Eingang des zweiten JK-Flipflops 634 ist inaktiv. Somit ist das Vorwärtszählsignal 642 aktiviert, und das Rückwärtszählsignal 644 bliebt inaktiv, wenn sich der Pegel des Eingangssignals 618 oberhalb der oberen Begrenzung des Pegelfensters befindet, sobald das Taktsignal 640 aktiviert ist. Die umgekehrte Situation tritt ein, wenn sich der Pegel des Eingangssignals 618 unterhalb der unteren Begrenzung des Pegelfensters befindet. In diesem Fall bleibt das Vorwärtszählsignal 642 inaktiv, während das Rückwärtszählsignal 644 aktiviert ist.
  • Es sei an dieser Stelle darauf hingewiesen, dass angenommen wird, dass kein unmittelbarer Übergang zwischen einem Zustand, in dem sich der Pegel des Eingangssignals 618 unterhalb des Pegelfensters befindet, und einer Situation, in der sich der Pegel des Eingangssignals 618 oberhalb des Pegelfensters befindet, stattfindet. Mit anderen Worten, es wird angenommen, dass stets eine Sequenz der Form „Pegel des Eingangssignals 618 unterhalb der unteren Begrenzung des Pegelfensters; Pegel des Eingangssignals 618 innerhalb des Pegelfensters; Pegel des Eingangssignals 618 oberhalb des Pegels des Pegelfensters” oder umgekehrt stattfindet.
  • Um das im Vorhergehenden Genannte zusammenzufassen, gibt es drei mögliche Zustände des Vorwärtszählsignals 642 und des Rückwärtszählsignals 644: Vorwärtszählsignal 642 inaktiv und Rückwärtszählsignal 644 inaktiv; Vorwärtszählsignal 642 aktiv und Rückwärtszählsignal 644 inaktiv; Vorwärtszählsignal 642 inaktiv und Rückwärtszählsignal 644 aktiv.
  • Bei einem bevorzugten Ausführungsbeispiel kommt ein Zustand, in dem sowohl das Vorwärtszählsignal 642 als auch das Rückwärtszählsignal 644 aktiv sind, nicht vor. Somit empfängt der Zähler 670, sooft der Zähler 670 ein Taktsignal (z. B. das Taktsignal 640) empfängt, eine Vorwärtszähl-/Rückwärtszähl-Information (z. B. geliefert durch das Vorwärtszählsignal 642 und das Rückwärtszählsignal 644), die den Zähler anweist, vorwärts zu zählen, rückwärts zu zählen oder das Zählsignal unverändert zu belassen.
  • Nachfolgend werden strukturelle Details des Pegelfensterpositionssignalgenerators 660 erörtert. Der Pegelfensterpositionssignalgenerator 660 weist eine geschaltete Spannungsquelle 660a, einen Operationstransimpedanzverstärker 660b und eine Kapazität 660c auf. Die geschaltete Spannungsquelle 660a empfängt die Vorwärtszähl-/Rückwärtszähl-Information und stellt ein Eingangssignal 660d des Operationstransimpedanzverstärkers 660b auf einen von beispielsweise drei möglichen Spannungspegeln abhängig von der Vorwärtszähl-/Rückwärtszähl-Information ein. Zu diesem Zweck weist die geschaltete Spannungsquelle 660a z. B. ein Schaltnetzwerk zum Verbinden des Signals 660d entweder mit einer ersten Spannungsquelle 660e (z. B. über einen ersten Schalter 660f), mit einer zweiten Spannungsquelle 660g (z. B. über einen zweiten Schalter 660h) oder mit einem Referenzpotential (z. B. über einen Widerstand 660i) auf. Bei einem bevorzugten Ausführungsbeispiel ist der erste Schalter 660f geschlossen, wenn das Vorwärtszählsignal 642 aktiv ist, was das Signal 660d auf einen ersten Spannungspegel zieht. Falls das Rückwärtszählsignal 644 aktiv ist, ist der zweite Schalter 660h geschlossen, was das Signal 660d auf einen zweiten Spannungspegel zieht. Falls sowohl das Vorwärtszählsignal 642 als auch das Rückwärtszählsignal 644 inaktiv sind, zieht ein Widerstand 660i das Signal 660d auf einen dritten Spannungspegel.
  • Der Operationstransimpedanzverstärker 600b, dessen Eingang mit dem Signal 600d verbunden ist und dessen Ausgang mit einem Anschluss der Kapazität 600c verbunden ist, ist angepasst, um einen Strom zum Laden der Kapazität 600c, wenn der erste Spannungspegel an seinem Eingang anliegt, zu liefern, und einen Strom zum Entladen der Kapazität 600c, wenn der zweite Spannungspegel an seinem Eingang anliegt, zu liefern. Zudem ist der Operationstransimpedanzverstärker 600b angepasst, um einen Strom zum Unverändert-Belassen der Ladung der Kapazität 600c zu liefern, wenn der dritte Spannungspegel an seinem Eingang anliegt. Zum Beispiel ist der Operationstransimpedanzverstärker 660b angepasst, um Nullstrom zu liefern, falls das an seinen Eingang gelieferte Signal 600d den dritten Spannungspegel annimmt. Alternativ kann der Operationstransimpedanzverstärker 660b angepasst sein, um einen Strom zu liefern, der Leckströme der Kapazität 660c ausgleicht, wenn die Spannung an seinem Eingang den dritten Spannungspegel annimmt.
  • Somit wird die Spannung der Kapazität 660c in Abhängigkeit von der Vorwärtszähl-/Rückwärtszähl-Information erhöht, konstant gehalten oder verringert. Es sei darauf hingewiesen, dass die Spannung der Kapazität 660c verwendet wird, um das Pegelfensterpositionssignal 622 zu liefern. Bei einem vereinfachten Ausführungsbeispiel wird die Spannung der Kapazität 660c direkt als das Pegelfensterpositionssignal 622 verwendet. Jedoch kann auch eine Schaltungsanordnung (z. B. Verstärker, Puffer, Pegelumsetzer und ähnliches) vorhanden sein, um das Pegelfensterpositionssignal von der Spannung der Kapazität 660b abzuleiten.
  • Bezugnehmend auf das Ausführungsbeispiel gemäß der 2 sei darauf hingewiesen, dass bei einem bevorzugten Ausführungsbeispiel der Zustand der Schalter 660f, 660h für eine Periode des Taktsignals 640 konstant bleibt, da das Vorwärtszählsignal 642 und das Rückwärtszählsignal 644 nur ansprechend auf die Flanke des Taktsignals 640 aktualisiert werden. Somit ändert sich bei dem Ausführungsbeispiel gemäß 2 die Spannung der Kapazität 660c während einer vollen Periode des Taktsignals 640 in einer Weise, die etwa zeitlinear ist. Jedoch können bei einem weiteren praktischen Ausführungsbeispiel die logische Schaltungsanordnung 630 und/oder der Pegelfensterpositionsfenstergenerator 660 derart angepasst sein, dass sich die Spannung der Kapazität 660c nur für die Periode eines Zeitraums, der kürzer als die Periode des Taktsignals 640 ist, ändert. So kann es z. B. bevorzugt werden, dass der Zeitraum, über den sich die Spannung der Kapazität 660c ansprechend auf die Flanke des Taktsignals 640 ändert, nicht länger als eine halbe Periode des Taktsignals 640 ist. Bei einem anderen Ausführungsbeispiel wird es bevorzugt, dass die Zeitperiode, während der sich die Spannung der Kapazität 660c ändert, nicht länger als 10 der Zeitperiode des Taktsignals 640 ist. Bei einem anderen bevorzugten Ausführungsbeispiel ist der Zeitraum, während dem sich die Spannung der Kapazität 660c ändert, identisch mit einer halben Periode des Taktsignals 640, da eine derartige Zeitgebung auf besonders einfache Art und Weise implementiert werden kann.
  • Um das im Vorhergehenden Genannte zusammenzufassen, sei darauf hingewiesen, dass das analoge Eingangssignal 622 ansprechend auf die Vorwärtszähl-/Rückwärtszähl-Information durch eine vorbestimmte Größe erhöht wird oder durch eine vorbestimmte Größe verringert wird. Alternativ kann festgestellt werden, dass der Pegel des Pegelfensterpositionssignals 622 ansprechend auf das Vergleichsergebnis, das beispielsweise durch das erste Vergleichsergebnissignal 624a und das zweite Vergleichsergebnissignal 624b dargestellt ist, erhöht oder verringert wird.
  • Es sei darauf hingewiesen, dass die Steuerschaltanordnung 630, wie sie durch das NOR-Gatter 636, das erste JK-Flipflop 632 und das zweite JK-Flipflop 634 bereitgestellt ist, gemäß den spezifischen Erfordernissen der Anwendung geändert werden kann. Überdies kann der Mechanismus zur Erzeugung des Pegelfensterpositionssignals 622 auf der Basis des Vergleichsergebnisses geändert werden, solange sichergestellt ist, dass die drei möglichen unterschiedlichen Vergleichsergebnisse (Eingangssignal 618 unterhalb, innerhalb oder oberhalb des Pegelfensters) zu unterschiedlichen Zeitentwicklungen des Pegelfensterpositionssignals 620 (z. B. erhöhend, verringernd oder unverändert bleibend) führen.
  • Im Folgenden ist eine alternative Implementierung einer Schaltung zum Ableiten des Vorwärtszählsignals 642 und des Rückwärtszählsignals 644 auf der Basis des ersten Vergleichsergebnissignals 624a und des zweiten Vergleichsergebnissignals 624b unter Bezugnahme auf 3 beschrieben. Die in dem Schaltbild der 3 gezeigte Schaltung wird in ihrer Gesamtheit mit 700 bezeichnet. Es sei darauf hingewiesen, dass die Schaltung 700 beispielsweise das NOR-Gatter 636, das erste JK-Flipflop 632 und das zweite JK-Flipflop 634 ersetzen kann. Die Schaltung 700 weist ein erstes D-Flipflop 710 und ein zweites D-Flipflop 712 auf. Das erste D-Flipflop 710 empfängt das erste Vergleichsergebnissignal 624a als ein Dateneingangssignal. Das zweite D-Flipflop 712 empfängt das zweite Vergleichsergebnissignal 624b als ein Dateneingangssignal. Überdies empfangen sowohl das erste D-Flipflop 710 als auch das zweite D-Flipflop 712 das Taktsignal 640 als ihr jeweiliges Taktsignal. Außerdem liefert das erste D-Flipflop 710 als sein Ausgangssignal (Q) das Vorwärtszählsignal 642. Das zweite D-Flipflop 712 liefert als sein Ausgangssignal (Q) das Rückwärtszählsignal 644. Mit anderen Worten, das Vorwärtszählsignal 642 ist eine gelatchte Version des ersten Vergleichsergebnissignals 624a, und das Rückwärtszählsignal 644 ist eine gelatchte Version des zweiten Vergleichsergebnissignals 624b.
  • Im Folgenden ist ein weiteres alternatives Ausführungsbeispiel einer Schaltung zum Ableiten des Vorwärtszählsignals 642 und des Rückwärtszählsignals 644 auf der Basis des ersten Vergleichsergebnissignals 624a und des zweiten Vergleichsergebnissignals 624b unter Bezugnahme auf 3a beschrieben. 3a zeigt ein Schaltbild einer alternativen Implementierung der logischen Schaltung 630. Die logische Schaltung der 3a ist in ihrer Gesamtheit mit 750 bezeichnet. An dieser Stelle sei darauf hingewiesen, dass in den 2, 3 und 3a gleiche Einrichtungen und Signale mit den gleichen Bezugszeichen bezeichnet sind.
  • Die Schaltung 750 empfängt das erste Vergleichsergebnissignal 624a und das zweite Vergleichsergebnissignal 624b. Überdies empfängt die Schaltung 750 das Taktsignal 640. Die Schaltung 750 ist angepasst, um das Vorwärtszählsignal 642 und das Rückwärtszählsignal 644 zu liefern. Die Schaltung 750 weist ein NOR-Gatter 760 auf. Das NOR-Gatter 760 empfängt an seinem ersten Eingang das erste Vergleichsergebnissignal 624a und an seinem zweiten Eingang das zweite Vergleichsergebnissignal 624b.
  • Überdies weist die Schaltung 750 ein erstes ODER-Gatter 770 auf, das an einem ersten Eingang das zweite Vergleichsergebnissignal 624b und an einem zweiten Eingang ein Ausgangssignal des NOR-Gatters 760 empfängt. Ein zweites ODER-Gatter 772 empfängt an seinem ersten Eingang das erste Vergleichsergebnissignal 624a und an seinem zweiten Eingang das Ausgangssignal des NOR-Gatters 760.
  • Die Schaltung 750 weist ferner ein erstes JK-Flipflop 780 und ein zweites JK-Flipflop 782 auf. Ein J-Eingang des ersten JK-Flipflops 780 empfängt das erste Vergleichsergebnissignal 624a. Ein K-Eingang des ersten JK-Flipflops 780 empfängt ein Ausgangssignal des ersten ODER-Gatters 770. Ein J-Eingang des zweiten JK-Flipflops 782 empfängt das zweite Vergleichsergebnissignal 624b. Ein K-Eingang des JK-Flipflops 782 empfängt ein Ausgangssignal des zweiten ODER-Gatters 772. Überdies empfangen die Takteingänge des ersten JK-Flipflops 780 und des zweiten JK-Flipflops 782 beide das Taktsignal 640. Es sei darauf hingewiesen, dass das erste JK-Flipflop 780 das Vorwärtszählsignal 642 an seinem nichtinvertierenden Ausgang Q liefert. Das zweite JK-Flipflop 782 liefert das Rückwärtszählsignal 644 an seinem nicht invertierenden Ausgang Q.
  • Im Folgenden wird die Funktionsweise der Schaltung 600 der 2 unter Bezugnahme auf 4 beschrieben. 4 zeigt eine schematische Darstellung einer Zeitentwicklung eines Eingangssignals, eines digitalen Ausgangssignals und einer Fensterbreite. Die graphische Darstellung der 4 ist in ihrer Gesamtheit mit 800 bezeichnet. Eine Abszisse 810 stellt eine Zeit und eine Ordinate 812 stellt einen Pegel des Eingangssignals, einen Wert des digitalen Ausgangssignals und einen Pegel des Pegelfensters des Fensterkomparators 620 dar.
  • Die Zeitentwicklung des Eingangssignals (z. B. des Eingangssignals 612), des gefilterten Eingangssignals 614, des verstärkten und gefilterten Eingangssignals 618 oder des analogen Eingangssignals 512) ist durch eine erste Kurve 820 (stetige Kurve) dargestellt. Überdies ist eine Zeitentwicklung eines digitalen Ausgangssignals, z. B. des Zählwerts 672 oder der digitalen Information 532, durch eine zweite Kurve 830 (fettgedruckte schwarze Stufenkurve) dargestellt. Es sei darauf hingewiesen, dass das digitale Ausgangssignal sich in vorbestimmten Stufen ändert, wobei eine Stufengröße mit S bezeichnet ist. Überdies zeigt eine dritte Kurve 840 (feingedruckte Kurve) eine Zeitentwicklung einer oberen Begrenzung des Pegelfensters, und eine vierte Kurve 850 (feingedruckte Kurve) zeigt eine Zeitentwicklung einer unteren Begrenzung des Pegelfensters.
  • Es sei darauf hingewiesen, dass in der graphischen Darstellung 800 der 4 eine Zeitentwicklung des digitalen Ausgangssignals 830, eine Zeitenwicklung der oberen Begrenzung 840 des Pegelfensters und eine Zeitentwicklung 850 der unteren Begrenzung des Pegelfensters gezeigt sind. Jedoch ist dies in der Tat eine vereinfachte Darstellung. Wie aus der Schaltung 600 der 2 ersichtlich ist, kann der Pegel des Pegelfensterpositionssignals 620 ein sich kontinuierlich ändernder analoger Wert sein, der keinerlei Stufen aufweist. Überdies kann, wie aus der Schaltung 600 der 2 ersichtlich ist, der Kondensator 666c explizit eine begrenzte Steilheit des Pegelfensterpositionssignals 622 liefern. Überdies kann sich, wie im Vorhergehenden beschrieben, ein Pegel des Pegelsignals 622 während einer Periode des Taktsignals 640 z. B. gleichmäßig verändern (d. h. sich entweder erhöhen, sich verringern oder unverändert bleiben).
  • Jedoch können die Steuerlogik 630 und/oder der Pegelfensterpositionssignalgenerator 660 derart angepasst sein, dass ein Pegel des Pegelfensterpositionssignals 622 sich nur für einen Teil einer Periode des Taktsignals 640 ändert und für den Rest der Periode des Taktsignals 640 konstant bleibt. Es sei jedoch darauf hingewiesen, dass bei einem bevorzugten Ausführungsbeispiel ein Pegel des Pegelfensterpositionssignals 622 wenigstens näherungsweise dem digitalen Ausgangssignal entspricht.
  • Aus 4 ist ersichtlich, dass eine Beziehung zwischen dem Pegelfenster und einem Ist-Wert des Eingangssignals am Beginn einer Taktperiode des Taktsignals ausgewertet wird. Eine zeitliche Position eines ersten Beginns der Taktperiode ist mit t1 bezeichnet. Eine zeitliche Position eines Beginns einer zweiten Taktperiode ist mit t2 bezeichnet, und eine zeitliche Position eines Beginns einer dritten Taktperiode ist mit t3 bezeichnet. Eine untere Begrenzung des Pegelfensters zu einem Zeitpunkt t1 ist mit l1 bezeichnet, und eine obere Begrenzung des Pegelfensters zu einem Zeitpunkt t1 ist mit u1 bezeichnet. Aus 4 ist ersichtlich, dass sich zu einem Zeitpunkt t1 das Eingangssignal (dargestellt durch Kurve 820) unterhalb der unteren Begrenzung l1 des Pegelfensters befindet. Folglich zeigt die Vergleichsinformation oder das Vergleichsergebnis 514, 624 den Status an. Somit wird zu dem Zeitpunkt t1 die digitale Information 532 oder der Zählwert 672 (dargestellt durch die zweite Kurve 830) verringert (z. B. um einen Schritt). Parallel wird auch das Pegelfenster verringert. Die Verringerung des Pegelfensters kann sich beispielsweise zu dem Zeitpunkt t1, oder zwischen dem Zeitpunkt t1 und dem Zeitpunkt t2, ereignen. In der graphischen Darstellung der 4 ist eine Änderung der Position des Pegelfensters zu dem Zeitpunkt t1 gezeigt.
  • Eine zweite Auswertung der Vergleichsinformation oder des Vergleichsergebnisses ereignet sich zu dem Zeitpunkt t2. Eine obere Begrenzung u2 des Pegelfensters zu einem Zeitpunkt t2 kann, muss jedoch nicht, mit einer unteren Begrenzung l1 des Pegelfensters zu dem Zeitpunkt t1 identisch sein. Überdies ist die untere Begrenzung des Pegelfensters bei der Position t2 mit l2 bezeichnet. Wie ersichtlich ist, liegt zu dem Zeitpunkt t2 ein Pegel des Eingangssignals (dargestellt durch Kurve 820) zwischen der oberen Begrenzung u2 des Pegelfensters zu dem Zeitpunkt t2 und der unteren Begrenzung l2 des Pegelfensters zu dem Zeitpunkt t2. Diese Situation (oder Beziehung) ist durch ein entsprechendes Vergleichsergebnis 514 oder eine entsprechende Vergleichsinformation 624 dargestellt. Folglich wird das Pegelfenster zwischen der Zeit t2 und der Zeit t3 (wobei die Zeit t2 und die Zeit t3 beispielsweise durch aufeinanderfolgende Flanken des Taktsignals 640 definiert sein können) unverändert gelassen. Es sei an dieser Stelle darauf hingewiesen, dass es eigentlich nicht erforderlich ist, dass das Pegelfenster zwischen einer Zeit t2 und einer Zeit t3 völlig unverändert gelassen wird.
  • Vielmehr ist es bei einem Ausführungsbeispiel ausreichend, wenn die Bedingung gilt, dass das Pegelfenster um einen kleineren Betrag geändert wird, wenn die Vergleichsinformation anzeigt, dass das Eingangssignal innerhalb des Pegelfensters liegt, als wenn das Vergleichsergebnis anzeigt, dass der Pegel des Eingangssignals außerhalb des Pegelfensters liegt. Mit anderen Worte, es kann eine geringfügige Änderung des Pegels des Pegelfensters zwischen den Zeitpunkten t2 und t3 (d. h. folgend auf die Zeit t2) stattfinden, wenn ein Pegel des Eingangssignals innerhalb des Pegelfensters liegt.
  • Jedoch ist bei einem bevorzugten Ausführungsbeispiel die absolute Größe der Änderung des Pegels des Pegelfensters zwischen den Zeitpunkten t2 und t3 vorzugsweise kleiner als ein absoluter Betrag der Änderung des Pegelfensters zwischen den Zeitpunkten t1 und t2 (d. h. nach einer Zeit, wenn der Pegel des Eingangssignals außerhalb des Pegelfensters liegt).
  • Erklärungshalber sei darauf hingewiesen, dass zu einem Zeitpunkt t4 ein Pegel des Eingangssignals oberhalb einer oberen Begrenzung u4 des Pegelfensters zu einem Zeitpunkt t4 liegt. Somit wird die obere Begrenzung des Pegelfensters zu dem Zeitpunkt t4, oder zwischen den Zeitpunkten t4 und t5 (d. h. während einer Periode des Taktsignals 640 folgend auf die Zeit t4) auf den Wert u5 erhöht.
  • Es sei auch darauf hingewiesen, dass während eines Zeitintervalls zwischen t4 und t6 der Pegel des Eingangssignals innerhalb eines konstanten, zeitinvarianten Pegelfensters liegt, während sich der Augenblickspegel des Eingangssignals geringfügig verändert. Jedoch bleibt das digitale Ausgangssignal zwischen der Zeit t4 und der Zeit t6 unverändert, da der Pegel des Eingangssignals niemals (wenigstens nicht während Flanken des Taktsignals) die obere Begrenzung 840 des Pegelfensters überschreitet und niemals unter die untere Begrenzung des Pegelfensters fällt. Folglich sind beide Begrenzungen des Pegelfensters zwischen den Zeitpunkten t4 und t6 konstant (wenigstens zwischen den Zeitpunkten t5 und t6, falls angenommen wird, dass sich die Position des Pegelfensters zwischen den Zeitpunkten t4 und t5 ändert).
  • Somit findet keine Änderung des digitalen Ausgangssignals zwischen den Zeitpunkten t4 und t6 statt. Dies stellt einen großen Vorteil der vorliegenden Erfindung im Vergleich zu herkömmlichen Analog-Digital-Wandlern, die Komparatoren einsetzen, dar, da eine Änderung des digitalen Ausgangssignals in der Regel einen großen Betrag an Energie erfordert. Manche Schaltungstypen (z. B. CMOS-Schaltungen) weisen eine sehr niedrige Leistungsaufnahme auf, wenn ein vorhergehender Zustand aufrecht erhalten wird. Somit hat die vorliegende Erfindung eine besonders niedrige Leistungsaufnahme des Ausgangs 530 oder des Zählers 670 zur Folge. Überdies ist ersichtlich, dass das Pegelfenster zwischen den Zeitpunkten t4 und t6 (oder wenigstens zwischen den Zeitpunkten t5 und t6) konstant ist. Eine Änderung des Pegelfensters erfordert in der Regel Energie (z. B. zum Laden oder Entladen des Kondensators 660c). Das Pegelfenster unverändert zu belassen ist in der Regel ein besonders energieeffizienter Betriebszustand. Folglich ist gemäß einem Ausführungsbeispiel der vorliegenden Erfindung der erfindungsgemäße Analog-Digital-Wandler besonders energieeffizient, wenn das Eingangssignal nur geringfügige Änderungen (vergleiche die Zeitperiode zwischen den Zeitpunkten t4 und t6) aufweist.
  • Bezüglich der Gesamtfunktionalität des Analog-Digital-Wandlers sei darauf hingewiesen, dass sowohl das digitale Ausgangssignal als auch das Pegelfenster dem Eingangssignal folgen, wie aus 4 ersichtlich ist. Es sei jedoch darauf hingewiesen, dass das digitale Ausgangssignal bei einem bevorzugten Ausführungsbeispiel dem analogen Eingangssignal in diskreten Zeitinstanzen (z. B. wenn Flanken des Taktsignals 640 auftreten) folgt. Ebenso sei darauf hingewiesen, dass das digitale Ausgangssignal eine quantisierte Darstellung des analogen Eingangssignals ist und daher den Wert des analogen Eingangssignals nicht ideal darstellt. Überdies ist die Rate (oder Steilheit), mit der das digitale Ausgangssignal dem Eingangssignal folgt, begrenzt, wie z. B. zwischen den Zeitpunkten t3 und t4 ersichtlich ist.
  • Überdies sei darauf hingewiesen, dass die Begrenzungen des Pegelfensters dem Pegel des Eingangssignals folgen, wenn auch nicht in einer idealen Weise. Vielmehr wird bei einem bevorzugten Ausführungsbeispiel die Änderung der Begrenzungen des Pegelfensters bei diskreten Zeitinstanzen (und zwar wenn eine Flanke des Taktsignals 640 auftritt) ausgelöst. Außerdem ist die Zeitgebung, gemäß der die Begrenzungen des Pegelfensters dem Pegel des Eingangssignals folgen, durch den Pegelfensterpositionssignalgenerator 660 bestimmt.
  • Es sei darauf hingewiesen, dass es eine übergreifende Tendenz des digitalen Ausgangssignals und der Begrenzungen des Pegelfensters gibt, dem Eingangssignal zu folgen, jedoch nicht in einer idealen Weise, wie es im Vorhergehenden dargestellt ist.
  • Die bezüglich der 1 und 2 beschriebenen Schaltungen fungieren als ein Analog-Digital-Wandler. Folglich werden die Nachteile einer herkömmlichen Schaltung (und zwar ihre Unempfindlichkeit gegenüber kleinen Modulationsamplituden oder ihre Empfindlichkeit gegenüber Überschwingungen) überwunden.
  • Jedoch wird es bei Verwendung der Analog-Digital-Wandler 500, 600 gemäß 1 und 2 bevorzugt, eine auf einem modernen Digitalsignalverarbeitungsalgorithmus basierende getrennte Digitalerfassungsschaltung anzuwenden.
  • Durch eine Verwendung des Analog-Digital-Wandlers 500 oder 600 (möglicherweise in Kombination mit der auf einem modernen Digitalsignalverarbeitungsalgorithmus basierenden Digitalerfassungsschaltung) können die folgenden Vorteile erhalten werden:
    • a) eine Trennung einer Demodulation und einer Erfassung erlaubt die Verwendung eines Digitalsignalverarbeitungsalgorithmus, was die Anwendung eines hoch entwickelten Digitalerfassungsalgorithmus (z. B. eines Viterbi-Algorithmus) ermöglicht.
    • b) Der Fensterkomparator kann zur Überschwingunterdrückung verwendet werden.
    • c) Der Fensterkomparator reduziert die Anzahl von Schaltoperationen und reduziert folglich die Stromaufnahme.
    • d) Die Schaltungen 500, 600 gemäß 1 und 2 können durch Verwendung eines kostengünstigen CMOS-Prozesses leicht realisiert werden.
  • Somit kann allgemein festgehalten werden, dass es der Kerngedanke der vorliegenden Erfindung ist, eine Einführung eines Sigma-Delta-Analog-Digital-Wandlers herzustellen.
  • Überdies sei darauf hingewiesen, dass die im Vorhergehenden beschriebene Demodulationsschaltung (die, z. B., den Analog-Digital-Wandler 500 gemäß 1 oder den Analog-Digital-Wandler 600 gemäß 2 und, optional, eine zusätzliche Digitalsignalverarbeitungseinrichtung aufweist) einen herkömmlichen 10%-Demodulator, der empfindlich auf Überschwingungen und Unterschwingungen reagiert, vollständig ersetzen könnte.
  • Es sei darauf hingewiesen, dass durch eine Verwendung der erfindungsgemäßen Analog-Digital-Wandler 500, 600, Probleme, die durch die Verwendung lediglich einer analogen Schaltung zur Demodulation und Erfassung entstehen, überwunden werden können.
  • Es sei darauf hingewiesen, dass ein Hauptproblem der Verwendung lediglich einer analogen Schaltung zur Demodulation und Erfassung die Tatsache ist, dass Signalredundanz häufig zugunsten eines hoch entwickelten Erfassungsalgorithmus verloren geht. Durch die Verwendung der erfindungsgemäßen Analog-Digital-Wandler 500, 600 nur zur Demodulation, und das Durchführen der Erfassung unter Verwendung eines modernen Digitalverarbeitungsalgorithmus (z. B. des Viterbi-Algorithmus) können erhebliche Verbesserungen im Vergleich zu herkömmlichen Anordnungen erzielt werden.
  • 5 zeigt ein Flussdiagramm eines Verfahrens zum Umwandeln eines analogen Eingangssignals in eine digitale Information. Das Verfahren ist in seiner Gesamtheit mit 1100 bezeichnet.
  • Das Verfahren 1100 weist einen Schritt 1110 des Vergleichens eines analogen Eingangssignals mit einer oberen Begrenzung eines Pegelfensters und einer unteren Begrenzung eines Pegelfensters, um ein Vergleichsergebnis herzustellen, auf. Das Verfahren 1100 weist auch einen Schritt 1120 des Einstellens einer Position des Pegelfensters basierend auf dem Vergleichsergebnis auf. Überdies weist das Verfahren 1100 einen Schritt 1130 des Ausgebens der digitalen Information basierend auf dem Vergleichsergebnis auf.
  • Überdies kann das Verfahren 1100 optional durch beliebige durch die im Vorhergehenden beschriebene Vorrichtung durchgeführte Schritte ergänzt werden.
  • Um das im Vorhergehenden Beschriebene zusammenzufassen, erschafft die vorliegende Erfindung einen Analog-Digital-Wandler, der eine besonders niedrige Leistungsaufnahme aufweist und gleichzeitig eine einfache Implementierung ermöglicht.

Claims (17)

  1. Ein Analog-Digital-Wandler, der folgende Merkmale aufweist: einen Fensterkomparator, der einen Eingang für ein analoges Eingangssignal und einen Ausgang für ein Vergleichsergebnis, das ein Ergebnis eines Vergleichs des analogen Eingangssignals mit einer oberen Begrenzung und einer unteren Begrenzung eines Pegelfensters anzeigt, aufweist; einen Pegelfensterpositionssignalgenerator, wobei der Pegelfensterpositionssignalgenerator einen Fensterpositionssteuereingang, der, direkt oder über eine Steuerlogik, mit dem Ausgang für das Vergleichsergebnis gekoppelt ist, und einen Ausgang für ein Pegelfensterpositionssignal, das eine Position des Pegelfensters basierend auf einer von dem Vergleichsergebnis abgeleiteten Information einstellt und anzeigt, ob das Pegelfenster erhöht, verringert oder aufrechterhalten werden soll, aufweist, wobei der Pegelfensterpositionssignalgenerator einen analogen Integrator aufweist, wobei der analoge Integrator einen Integrationseingang und einen Integrationsausgang aufweist, wobei der Integrationseingang, direkt oder über eine Steuerschaltung, mit dem Ausgang für das Vergleichsergebnis gekoppelt ist, wobei der Integrationsausgang direkt oder über eine Zwischenschaltanordnung, mit dem Ausgang für das Pegelfensterpositionssignal gekoppelt ist, wobei das Pegelfensterpositionssignal die Position des Pegelfensters erhöht, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals oberhalb der oberen Begrenzung des Pegelfensters befindet, wobei das Pegelfensterpositionssignal die Position des Pegelfensters verringert, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals unterhalb der unteren Begrenzung des Pegelfensters befindet, und wobei das Pegelfensterpositionssignal die Position des Pegelfensters unverändert belässt, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals zwischen der unteren Begrenzung des Pegelfensters und der oberen Begrenzung des Pegelfensters befindet; einen Ausgang für eine auf dem Vergleichsergebnis basierende digitale Information; und einen Zähler, wobei der Zähler einen Vorwärtszähl/Rückwärtszähl-Steuereingang aufweist, der, direkt oder über eine Steuerlogik, mit dem Ausgang für das Vergleichsergebnis gekoppelt ist, und eine Zählerzustandsschnittstelle für die digitale Information aufweist.
  2. Der Analog-Digital-Wandler gemäß Anspruch 1, wobei der Pegelfensterpositionssignalgenerator so ausgelegt ist, dass sich ein Pegel des Pegelfensterpositionssignals während einer Periode eines Taktsignals gleichmäßig ändert, und wobei der Analog-Digital-Wandler so ausgelegt ist, dass eine Vorwärtszähl-Rückwartszähl-Information synchron mit dem Taktsignal aktualisiert wird.
  3. Der Analog-Digital-Wandler gemäß Anspruch 2, wobei der Analog-Digital-Wandler eine Taktrückgewinnungsschaltung aufweist, die ausgelegt ist, um eine Frequenz des Taktsignals mit einem Datentakt von Datensymbolen in dem Eingangssignal zu synchronisieren.
  4. Der Analog-Digital-Wandler gemäß einem der Ansprüche 1 bis 3, bei dem sich die digitale Information abhängig von dem Vergleichsergebnis vergrößert, verringert oder konstant bleibt.
  5. Der Analog-Digital-Wandler gemäß Anspruch 4, bei dem die digitale Information konstant bleibt, wenn das Vergleichsergebnis anzeigt, dass ein Pegel des analogen Eingangssignals zwischen der unteren Begrenzung und der oberen Begrenzung liegt.
  6. Der Analog-Digital-Wandler gemäß Anspruch 4, bei dem sich die digitale Information in Abstimmung mit der Position des Pegelfensters ändert.
  7. Der Analog-Digital-Wandler gemäß Anspruch 1, bei dem die Pegelfensterposition dem Eingangssignal folgt.
  8. Der Analog-Digital-Wandler gemäß Anspruch 1, bei dem der Analog-Digital-Wandler eine getaktete Steuerlogik aufweist, wobei die getaktete Steuerlogik einen Eingang für ein Taktsignal, einen Ausgang für ein Pegelfensterpositionssteuersignal für den Pegelfensterpositionssignalgenerator aufweist, wobei das Taktsignal Abtastzeiten bestimmt, wenn das Vergleichsergebnis verarbeitet wird, um das Pegelfensterpositionssteuersignal zu aktualisieren.
  9. Der Analog-Digital-Wandler gemäß Anspruch 1, bei dem der Pegelfensterpositionssignalgenerator eine geschaltete Spannungsquelle aufweist, wobei die geschaltete Spannungsquelle einen mit dem Ausgang für das Vergleichsergebnis gekoppelten Schaltsteuereingang und einen Spannungssignalausgang aufweist; wobei der Pegelfensterpositionssignalgenerator einen Transimpedanzverstärker aufweist, wobei der Transimpedanzverstärker einen mit dem Spannungssignalausgang gekoppelten Spannungseingang und einen mit einem Kondensator gekoppelten Stromausgang aufweist.
  10. Ein Analog-Digital-Wandler, der folgende Merkmale aufweist: eine Einrichtung zum Vergleichen eines analogen Eingangssignals mit einer oberen Begrenzung und einer unteren Begrenzung eines Pegelfensters, um ein Vergleichsergebnis herzustellen; eine Einrichtung zum Einstellen einer Position des Pegelfensters basierend auf einer von dem Vergleichsergebnis abgeleiteten Information und zum Anzeigen, ob das Pegelfenster erhöht, verringert oder aufrecht erhalten werden soll, wobei die Einrichtung zum Einstellen der Position des Pegelfensters eine Einrichtung zum Durchführen einer analogen Integration eines von dem Vergleichsergebnis abhängigen Signals aufweist, um, als ein Ergebnis der Integration, ein analoges Signal zum Einstellen der Position des Pegelfensters zu erhalten; und eine Einrichtung zum Ausgeben einer digitalen Information basierend auf dem Vergleichsergebnis, wobei die Einrichtung zum Ausgeben einer digitalen Information eine Einrichtung zum Vorwärts- und Rückwärtszählen abhängig von dem Vergleichsergebnis und ansprechend auf ein Taktsignal und zum Ausgeben eines Zählwerts als die digitale Information aufweist.
  11. Der Analog-Digital-Wandler gemäß Anspruch 10, bei dem die Einrichtung zum Einstellen der Position des Pegelfensters eine Einrichtung zum Erhöhen der Position des Pegelfensters, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals oberhalb der oberen Begrenzung des Pegelfensters befindet, zum Verringern der Position des Pegelfensters, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals unterhalb der unteren Begrenzung des Pegelfensters befindet, und zum Unverändertbelassen der Position des Pegelfensters, falls das Vergleichsergebnis anzeigt, dass sich der Pegel des Eingangssignals zwischen der unteren Begrenzung des Pegelfensters und der oberen Begrenzung des Pegelfensters befindet, aufweist.
  12. Der Analog-Digital-Wandler gemäß Anspruch 10 oder 11, bei dem der Zählwert konstant bleibt, wenn das Vergleichsergebnis anzeigt, dass der Pegel des analogen Eingangssignals zwischen der unteren Begrenzung und der oberen Begrenzung liegt.
  13. Der Analog-Digital-Wandler gemäß Anspruch 10, bei dem sich die digitale Information in Abstimmung mit der Position des Pegelfensters ändert.
  14. Der Analog-Digital-Wandler gemäß Anspruch 10, wobei der. Analog-Digital-Wandler eine Einrichtung zum Liefern einer Information aufweist, um die Position des Pegelfensters ansprechend auf ein Taktsignal, das Abtastzeiten bestimmt, wenn das Vergleichsergebnis verarbeitet wird, um ein Pegelfensterpositionssteuersignal zu aktualisieren, das der Einrichtung zum Einstellen einer Position des Pegelfensters zugeführt wird.
  15. Der Analog-Digital-Wandler gemäß Anspruch 10, wobei der Analog-Digital-Wandler ferner eine Einrichtung zum Tiefpassfiltern eines externen Eingangssignals aufweist, um das analoge Eingangssignal als eine tiefpassgefilterte Version des externen Eingangssignals zu erhalten.
  16. Der Analog-Digital-Wandler gemäß Anspruch 10, wobei der Analog-Digital-Wandler eine Einrichtung zum Rückgewinnen eines Taktsignals, das auf einer Datenrate von in dem analogen Eingangssignal enthaltenen Datensymbolen basiert, aufweist, wobei eine Frequenz des rückgewonnenen Taktsignals mindestens um einen Faktor von 2 höher als die Datenrate ist, wobei die Einrichtung zum Einstellen der Position des Pegelfensters eine Einrichtung zum Einstellen der Position des Pegelfensters ansprechend auf das rückgewonnene Taktsignal aufweist, und wobei die Einrichtung zum Ausgeben der digitalen Informationen eine Einrichtung zum Aktualisieren der digitalen Information ansprechend auf das rückgewonnene Taktsignal aufweist.
  17. Ein Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information, wobei das Verfahren folgende Schritte aufweist: Vergleichen des analogen Eingangssignals mit einer oberen Begrenzung und einer unteren Begrenzung eines Pegelfensters, um ein Vergleichsergebnis herzustellen; Einstellen einer Position des Pegelfensters basierend auf dem Vergleichsergebnis, wobei das Einstellen einer Position des Pegelfensters ein Durchführen einer analogen Integration eines von dem Vergleichsergebnis abhängigen Signals aufweist, um, als ein Ergebnis der Integration, ein analoges Signal zum Einstellen der Position des Pegelfensters zu erhalten; und Ausgeben der digitalen Information basierend auf dem Vergleichsergebnis, wobei das Ausgeben der digitalen Information ein Vorwärts- und Rückwärtszählen abhängig von dem Vergleichsergebnis und ansprechend auf ein Taktsignal und ein Ausgeben eines Zählerwerts als die digitale Information umfasst.
DE102006051981A 2006-11-03 2006-11-03 Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information Expired - Fee Related DE102006051981B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006051981A DE102006051981B4 (de) 2006-11-03 2006-11-03 Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information
US11/595,783 US7405688B2 (en) 2006-11-03 2006-11-10 Analogue-to-digital converter and method for converting an analogue input signal into a digital information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006051981A DE102006051981B4 (de) 2006-11-03 2006-11-03 Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information

Publications (2)

Publication Number Publication Date
DE102006051981A1 DE102006051981A1 (de) 2008-05-08
DE102006051981B4 true DE102006051981B4 (de) 2013-10-10

Family

ID=39264851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006051981A Expired - Fee Related DE102006051981B4 (de) 2006-11-03 2006-11-03 Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information

Country Status (2)

Country Link
US (1) US7405688B2 (de)
DE (1) DE102006051981B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532147B2 (en) * 2007-01-24 2009-05-12 Panasonic Corporation Analog voltage latch
JP5375277B2 (ja) * 2009-04-02 2013-12-25 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法
WO2011046928A1 (en) * 2009-10-12 2011-04-21 The Trustees Of Columbia University In The City Of New York Systems, devices, and methods for continuous-time digital signal processing and signal representation
US9369120B2 (en) 2011-01-14 2016-06-14 Infineon Technologies Ag Detector circuit, transponder and method for detecting signal amplitudes
DE102011077432A1 (de) 2011-06-10 2012-12-13 Schülke & Mayr GmbH Verwendung von Bispyridiniumalkanen zur Abtötung von Sporen
US8970419B2 (en) * 2013-06-27 2015-03-03 Xilinx, Inc. Windowing for high-speed analog-to-digital conversion
US9214948B2 (en) * 2014-04-17 2015-12-15 Cirrus Logic, Inc. Comparator tracking control scheme with dynamic window length
CN108964634B (zh) * 2017-05-26 2022-02-18 瑞昱半导体股份有限公司 数据还原电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3926617A1 (de) * 1989-08-11 1991-02-14 Philips Patentverwaltung Adaptive drehzahlmessvorrichtung
DE19732960A1 (de) * 1997-07-31 1999-02-04 Bosch Gmbh Robert Einrichtung zur Auswertung eines Wechselspannungs- bzw. Wechselstromsignales
US6404372B1 (en) * 2000-08-10 2002-06-11 National Semiconductor Corporation Asynchronous A/D converter with moving window
DE10258762A1 (de) * 2002-12-16 2004-07-15 Infineon Technologies Ag Analog-Digital-Wandler

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243974A (en) * 1978-02-24 1981-01-06 E. I. Du Pont De Nemours And Company Wide dynamic range analog to digital converter
US5676867A (en) * 1995-12-28 1997-10-14 Emhart Inc. Apparatus and method for monitoring and evaluating weld quality
US6014768A (en) * 1997-02-04 2000-01-11 Texas Instruments Incorporated Moving reference channel quality monitor for read channels
GB9827932D0 (en) * 1998-12-19 1999-02-10 Secr Defence Analogue to digital converter and method of analogue to digital conversion
US6717393B2 (en) * 2002-04-11 2004-04-06 Texas Instruments Incorporated System for difference calculation using a quad slope converter
JP2004064196A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp スライス回路
US7095354B2 (en) * 2004-08-12 2006-08-22 General Electric Company Very linear wide-range pipelined charge-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3926617A1 (de) * 1989-08-11 1991-02-14 Philips Patentverwaltung Adaptive drehzahlmessvorrichtung
DE19732960A1 (de) * 1997-07-31 1999-02-04 Bosch Gmbh Robert Einrichtung zur Auswertung eines Wechselspannungs- bzw. Wechselstromsignales
US6404372B1 (en) * 2000-08-10 2002-06-11 National Semiconductor Corporation Asynchronous A/D converter with moving window
DE10258762A1 (de) * 2002-12-16 2004-07-15 Infineon Technologies Ag Analog-Digital-Wandler

Also Published As

Publication number Publication date
US7405688B2 (en) 2008-07-29
US20080106450A1 (en) 2008-05-08
DE102006051981A1 (de) 2008-05-08

Similar Documents

Publication Publication Date Title
DE102006051981B4 (de) Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information
DE102006051984B4 (de) Detektor, Vorrichtung zum Verarbeiten eines Signals und Verfahren zum Verarbeiten eines Signals
DE102006004212B4 (de) Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
DE69822479T2 (de) Impedanzsteuerungsschaltung
DE2434517C2 (de)
DE102015108384A1 (de) System und Verfahren für einen linearen Spannungsregler
DE102007046560A1 (de) Feldgerät mit einem Analogausgang
DE3444770A1 (de) Elektronischer lautstaerkeregelkreis
DE102005009593B4 (de) Verfahren und Vorrichtung zum Einstellen der Ausgangsimpedanz einer Treiberstufe
EP1545029B1 (de) Optische Empfängerschaltung
EP1183782B1 (de) Verfahren und schaltungsanordnung zum regeln des einem analog/digital-wandler zugeführten signalpegels
DE102007018613A1 (de) Schaltungsanordnung und Verfahren zur Signalspannungsbegrenzung
EP1391029A1 (de) Verfahren zum bestimmen der drehstellung der antriebswelle eines kommutierten gleichstrommotors
DE4020875A1 (de) Verfahren und schaltungsanordnung zum umwandeln von analogen lesesignalen in digitale signale
DE2229398A1 (de) Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes
EP1378062B1 (de) Rückgekoppelter a/d- bzw. d/a-wandler mit reduziertem stromverbrauch
DE102019209089A1 (de) Signalmodulator
DE60131167T2 (de) Automatische Verstärkungsregelung
DE10102791B4 (de) Elektrischer Meßumformer
EP1257058B1 (de) Anordnung und Verfahren zur Ermittlung des jeweils aktuellen Pegels eines digitalen Signals
DE102017218277A1 (de) Luft-kraftstoff-verhältnis-sensor-steuervorrichtung
DE102004038370B4 (de) Adaptive Regelvorrichtung, Verwendung der Regelvorrichtung, Sensor mit einer derartigen Regelvorrichtung und adaptives Verfahren zur Selbstkompensation von Störsignalen eines Sensors
DE2545870A1 (de) Schaltungsanordnung fuer einen delta- modulator mit automatischer geraeuschsperre und automatischer verstaerkungsregelung
EP1842289B1 (de) Analog-digital-umsetzer
EP1216502B1 (de) Regelkreis für digitale signale

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140111

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee