CN102629993A - 半导体器件、物理信息获取装置和信号读出方法 - Google Patents

Abstract

一种半导体器件，包括：元件阵列部分，在其中以矩阵形式布置单位元件；以及信号处理部分，其对于每一列包括基于分别从电路元件中输出的单位信号执行预定信号处理的信号处理电路，其中以这样的方式控制该信号处理电路的功能：与每个都不需要的单位元件对应的所关心的信号处理电路的功耗，在其中仅仅需要关于所述元件阵列部分中的一个行的一部分单位像素的信息的元件选择模式的阶段中，变成比在标准操作模式的阶段中更低。

Description

半导体器件、物理信息获取装置和信号读出方法

技术领域

本公开涉及半导体器件(包括固态成像器件)、物理信息获取装置(包括成像装置)和信号读出方法。

除在其下需要关于在单位元件布置在那里的元件部分(最好是在其中以矩阵形式布置单位像素的元件阵列部分)中的所有单位元件的信息的全元件模式(也称为“标准模式”)外，还熟知在其下仅仅需要关于部分单位元件的信息的模式(称为“元件选择模式”)，诸如在其下需要关于对于每个预定间隔的单位元件的信息的稀疏(thinning-out)模式或者在其下需要关于特殊区域中的单位元件的信息的切除(cutting-out)模式。另外，在某些情况下使用一种系统(所谓的列读出系统)，用于同时访问对于一行的单位元件，以当从在其中以矩阵形式布置单位元件的元件阵列部分的单位元件中读出信号时按行读出信号。当相互结合地使用元件选择模式和列读出系统时，这种模式被称为“列选择模式”。例如，如日本专利公开第2001-298748号和第2007-142738号(下文称为专利文献1和2)描述了列读出系统和列选择模式的技术。

发明内容

然而，专利文献1仅仅描述了用于禁止在列选择模式阶段中来自不是选择对象的每个非选择列的信号被水平转移(跳过)的技术。另外，专利文献2虽然也描述了在列选择模式阶段中的功耗的减少，但仅仅描述了用于降低属于不是选择对象的每个非选择列的输出信号线(垂直信号线)的操作电流的技术。而且，专利文献1和2中描述的技术都仅仅是当使用每一个都对所有列公用的水平信号线时的应用。

已经作出本公开以便解决上述问题，因此首要愿望是提供与标准模式阶段的情况相比，即使当在元件选择模式阶段中不降低输出信号线的操作电流时也能够更多地降低功耗的技术。

第二愿望是提供在采用不使用每一个都对所有列公用的水平信号线的配置的同时，在元件选择模式阶段中能够跳过分别与每个都不需要的单位元件对应的信号的技术。

第三愿望是提供在元件选择模式阶段中降低功耗的同时能够跳过分别与每个都不需要的单位元件对应的信号的技术，并且该技术不同于专利文献2中描述的技术。

为了达成上述愿望，根据本公开的实施例，提供一种半导体器件，包括：元件阵列部分，在其中以矩阵形式布置单位元件；以及信号处理部分，其对于每一列包括基于分别从电路元件中输出的单位信号执行预定信号处理的信号处理电路，在其中以这样的方式控制该信号处理电路的功能：与每个都不需要的单位元件对应的所关心的信号处理电路的功耗，在其中仅仅需要关于元件阵列部分中的一个行的一部分单位像素的信息的元件选择模式的阶段中，变成比在标准操作模式的阶段中更低。

根据本公开的另一实施例，提供一种物理信息获取装置，包括：元件阵列部分，在其中以矩阵形式布置每个都包括检测物理量变化的检测部分的单位元件以及基于检测部分检测到的物理量变化通过输出信号线输出单位信号的单位信号产生部分；以及信号处理部分，其对每一列包括基于在关于物理量的预定检测条件下获取的单位信号执行预定信号处理的信号处理电路，从而获取关于预定对象的物理信息，在其中以这样的方式控制该信号处理电路的功能：与每个都不需要的单位元件对应的所关心的信号处理电路的功耗，在其中仅仅需要关于元件阵列部分中的一个行的一部分单位像素的信息的元件选择模式的阶段中，变成比在标准操作模式的阶段中更低。

根据本公开的再一实施例，提供一种信号读出方法，其包括使用一种器件来读出基于单位信号的信号，该器件对于每一列包括在其中以矩阵形式布置单位元件的元件阵列部分以及基于分别从电路元件中输出的单位信号执行预定信号处理的信号处理电路的信号处理部分，该信号读出方法包括：以这样的方式控制该信号处理电路的功能：当指定在其中仅仅需要关于元件阵列部分中的一个行的一部分单位像素的信息的元件选择模式时，与每个都不需要的单位元件对应的所关心的信号处理电路的功耗变成比在标准操作模式的阶段中更低。

根据本公开的再另一实施例，提供一种半导体器件，包括：元件部分，在其中在预定方向上布置单位元件；以及转移部分，其分别在存储器部分中保存与从所述单位元件中输出的单位信号对应的读出信号，并将分别保存在存储器部分中的读出信号顺序转移到后级，该存储器部分相互级联，在其中在仅仅需要关于元件部分中的一部分单位元件的信息的元件选择模式的阶段中，禁止分别与每个都不需要的单位元件对应的读出信号转移。

根据本公开的进一步的实施例，提供一种物理信息获取装置，包括：元件部分，在其中在预定方向上布置每个都包括检测物理量变化的检测部分的单位元件以及基于检测部分检测到的物理量变化通过输出信号线输出单位信号的单位信号产生部分；以及转移部分，其分别在存储器部分中保存与从单位元件中输出的单位信号对应的预定对象的物理信息，并将保存在存储器部分中的物理信息顺序转移到后级，该存储器部分相互级联，在其中在仅仅需要关于元件部分中的一部分所述单位元件的信息的元件选择模式的阶段中，禁止分别与每个都不需要的单位元件对应的物理信息转移。

根据本公开的更进一步的实施例，提供一种信号读出方法，其包括使用一种器件来读出基于单位信号的信号，该器件包括在其中在预定方向上布置单位元件的元件部分以及分别在存储器部分中保存与从所述单位元件中输出的单位信号对应的读出信号并将保存在存储器部分中的读出信号顺序转移到后级的转移部分，该存储器部分相互级联，该信号读出方法包括：当指定在其中仅仅需要关于元件部分中的一部分单位元件的信息的元件选择模式时，禁止分别与每个都不需要的单位元件对应的读出信号转移。

根据本公开的再进一步的实施例，提供一种半导体器件，包括：元件阵列部分，在其中以矩阵形式布置单位元件；信号处理部分，对每一列包括基于分别从单位元件输出的单位信号执行预定信号处理并产生读出信号的信号处理电路；操作电流供给部分，对每一列包括供给单位元件分别用以输出单位信号的操作电流的电流源；以及转移部分，顺序转移由信号处理电路产生的读出信号，在其中在仅仅需要关于元件阵列部分中的一个行的一部分单位元件的信息的元件选择模式的阶段中，以这样的方式控制所述信号处理电路和所述电流源中至少一个的功能：与每个都不需要的单位元件对应的所述信号处理电路和所述电流源中至少一个的功耗，变成比在标准操作模式下更低；并且禁止分别与每个都不需要的单位元件对应的读出信号转移。

根据本公开的再进一步的实施例，提供一种物理信息获取装置，包括：元件阵列部分，在其中以矩阵形式布置每个都包括检测物理量变化的检测部分的单位元件以及基于检测部分检测到的物理量变化通过输出信号线输出单位信号的单位信号产生部分；信号处理部分，其对每一列包括基于在关于物理量的预定检测条件下获取的单位信号执行预定信号处理的信号处理电路，从而获取关于预定对象的物理信息；操作电流供给部分，对每一列包括供给单位元件分别用以输出单位信号的操作电流的电流源；以及转移部分，顺序转移由所述信号处理电路产生的物理信息，在其中在仅仅需要关于元件阵列部分中的一个行的一部分单位元件的信息的元件选择模式的阶段中，以这样的方式控制所述信号处理电路和所述电流源中至少一个的功能：与每个都不需要的单位元件对应的所述信号处理电路和所述电流源中至少一个的功耗，变成比在标准操作模式下更低；并且禁止分别与每个都不需要的单位元件对应的物理信息转移。

根据本公开的另外的实施例，提供一种信号读出方法，其包括使用一种器件来读出基于单位信号的信号，该器件包括在其中以矩阵形式布置单位元件的元件阵列部分、对每一列包括基于分别从单位元件输出的单位信号执行预定信号处理并产生读出信号的信号处理电路的信号处理部分、对每一列包括供给单位元件分别用以输出单位信号的操作电流的电流源的操作电流供给部分以及顺序转移由该信号处理电路产生的读出信号的转移部分，该信号读出方法包括：以这样的方式控制所述信号处理电路和所述电流源中至少一个的功能：当指定在其中仅仅需要关于元件阵列部分中的一个行的一部分单位元件的信息的元件选择模式时，与每个都不需要的单位元件对应的所述信号处理电路和所述电流源中至少一个的功耗，变成比在标准操作模式下更低，并且禁止分别与每个都不需要的单位元件对应的读出信号转移。

如此前所提出的那样，根据本公开，在元件选择模式的阶段中，甚至当不降低输出信号线的操作电流时，也引起与每个都不需要的单位元件对应的信号处理电路变成低功耗状态，由此与标准模式的阶段中相比，可以降低整体功耗。

另外，根据本公开，在采用在其中不使用对所有列公用的水平信号线的配置的同时，可以在元件选择模式的阶段中跳过与每个都不需要的单位元件对应的信号。

此外，根据本公开，在元件选择模式的阶段中，可以通过使用与专利文献2中描述的技术不同的技术来降低整体功耗，并且可以跳过与每个都不需要的单位元件对应的信号。

附图说明

图1是示出根据本公开的实施例的CMOS(互补金属氧化物半导体)型固态成像器件的基本配置的块图(部分是电路)；

图2是示出在图1中所示的比较部分的输入级的配置和操作的电路图；

图3是示出关注于AD转换处理和CDS处理的固态成像器件的简单电路图；

图4是示出使用在图1中所示的固态成像器件的根据本公开的另一实施例的成像装置的示意性配置的块图；

图5A和图5B分别是解释对比示例1和示例1中的水平跳过处理的基本概念的块图；

图6是解释列停止功能的第一示例的简图并且还是水平扫描速率下的定时图和示出列停止功能的图像图；

图7是解释用于在列停止功能的第一示例中产生列停止信号的技术的块图(部分是电路)；

图8是解释列停止功能的第二示例的简图并且还是水平扫描速率下的定时图和示出列停止功能的图像图；

图9是解释用于在列停止功能的第二示例中产生切除寻址信号的技术的电路图；

图10是当产生列待命信号时的定时图；

图11是解释列待命信号产生部分的第一示例的电路图；

图12A和图12B分别是解释列待命信号产生部分的第二示例的电路图；

图13A和图13B分别是示出功能停止控制电路的配置的电路图；

图14是解释用于实现水平扫描跳过处理的读出开始位置控制的定时图；

图15是当相互结合起来使用属于每个非选择列的列停止功能和水平扫描跳过功能时的水平扫描速率下的定时图和示出列停止功能和水平扫描跳过功能的图像图；

图16是解释在本公开的再一实施例中的水平扫描跳过处理的概念图；

图17A和图17B分别是解释用于产生读出开始位置信号的技术的电路图和定时图；

图18是解释每个非选择列中的功能停止与列AD转换处理之间的关系的简图；

图19是解释根据在图16中所示的实施例的示例1的水平跳过处理的电路图；

图20是解释根据在图16中所示的实施例的示例2的水平跳过处理的电路图；

图21是解释根据在图16中所示的实施例的示例3的水平跳过处理的电路图；

图22是示出示例4中的水平转移部分的示意性配置的电路图；

图23是示出示例4中的水平转移部分的详细配置的电路图(第1部分)；

图24是示出示例4中的水平转移部分的详细配置的电路图(第2部分)；

图25是解释根据在图16中所示的实施例的示例5的水平跳过处理的第一种情况的电路图；

图26是解释根据在图16中所示的实施例的示例5的水平跳过处理的第二种情况的电路图；

图27是解释示例6中的水平转移部分的配置的电路图；以及

图28A和图28B分别是解释示例6中的水平转移部分的操作的定时图。

具体实施方式

在下文，将参考附图详细描述公开在这份说明书中的实施例。当在实施例或示例之中区分功能组成部分时，以赋予字母表的附图标记字符(诸如A，B，C，......)的形式描述这些功能组成部分。另一方面，当不在实施例或示例之中区分功能组成部分时，以省略字母表的附图标记字符的形式描述这些功能组成部分。这也应用到附图。

以下将根据下列顺序给出描述：

1.整体概述；

2.固态成像器件：基本配置和操作；

3.成像装置；

4.水平跳过处理；以及

5.构造的具体示例

示例1：切除模式，通过移位寄存器的水平转移，无头部侧跳过

示例2：切除模式，通过移位寄存器的水平转移，头部侧跳过

示例3：切除模式，通过水平信号线的水平转移，无头部侧跳过

示例4：切除模式，通过水平信号线的水平转移，头部侧跳过

示例5：稀疏模式，通过移位寄存器的水平转移

示例6：稀疏模式，通过水平信号线的水平转移。

1.整体概述

[半导体器件、物理信息获取装置、信号读出方法]

首先，以下将描述基本概念(item)。在与根据本公开的第一实施例的半导体器件、根据本公开的第二实施例的物理信息获取装置以及根据本公开的第三实施例的信号读出方法对应的本公开的第一构造中，当指定了元件选择模式时，引起与元件选择模式下每个都不需要的单位元件对应的信号处理电路变成低功耗状态。即使当不降低输出信号线的操作电流时，也可以降低整体功耗。

具体地，在半导体器件的情况下，该半导体器件包括元件阵列部分和信号处理部分。在这情况下，在元件阵列部分中以矩阵形式布置单位元件。除此而外，信号处理部分包括信号处理电路，用于基于从每列单位元件输出的单位信号执行预定信号处理。在物理信息获取装置的情况下，该物理信息获取装置包括元件阵列部分和信号处理部分。在这情况下，在元件阵列部分中以矩阵形式布置单位元件，每个单位元件包括：检测部分，用于检测物理量的变化；以及单位信号产生部分，用于基于检测部分检测到的物理量的变化通过输出信号线输出单位信号。除此而外，信号处理部分对每列包括信号处理电路，用于基于在关于物理量的预定检测条件下获取到的单位信号执行预定信号处理，从而对于预定对象获取物理信息。除此而外，在在其下仅仅需要关于元件阵列部分中的一行的一部分单位元件的信息的元件选择模式的阶段中，信号处理部分以这样一种方式控制信号处理电路的功能：有关与每个都不需要的单位元件对应的信号处理电路的功耗变成低于标准操作模式下的功耗。

“元件选择模式”是除在其下读出来自所有单位元件的信号的全元件模式外在其下仅仅需要来自特殊单位元件的信号的模式。关于元件选择模式的具体示例，在其下每预定间隔列读出像素信号的所谓稀疏模式(thinning-outmode)，在其下分割确定区域以便读出的切除模式(cutting-out mode)等对应于此。稀疏模式和切除模式可以相互结合起来使用。这也应用于本公开的第二构造和第三构造中的每一个。

在本公开的第一构造中，当以这样的方式控制信号处理电路的功能时：与每个都不需要的单位元件对应的有关信号处理电路的功耗变成低于标准操作模式下的功耗，可以采用任何系统，只要它引起功耗状态变成低功耗状态。例如，可以以这样的方式控制信号处理电路的功能：利用正在从电源供给的电功率引起功耗状态变成低功耗状态。或者，也可以采用这样的系统，在其中在与电流源有联系的功能部分中降低来自电流源的电流。可以通过停止从电源供给电功率本身来控制信号处理电路的功能。功耗降低效果在停止从电源供给电功率本身的情况下，比利用正在从电源供给的电功率控制信号处理电路的功能的情况下更高。

为了利用正在从电源供给的电功率控制信号处理电路的功能的目的，采取与信号处理电路的配置对应的措施。为了停止电功率从电源供给，仅仅需要提供用于电功率从电源供给的ON/OFF的开关。在这情况下，最好采取措施来防止正在施加在连接到每个功能部分的输入侧的前级中的电路的输出级或连接到每个功能部分的输出侧的后级中的电路的输入级的有害影响。关于这一点的原因是因为防止了前级中的电路或后级中的电路引起诸如由于电功率从电源的供给的停止而导致的闭锁(latch-up)效应之类的问题。换句话说，用于利用正在从电源供给的电功率控制信号处理电路的功能的技术可以降低功耗而不用担心诸如闭锁效应之类的有害影响。

在本公开的第一构造中，虽然信号处理电路可以采用用于执行模拟处理的配置，从而产生模拟读出信号，但最好仅仅需要信号处理电路包括用于将模拟单位信号转换为数字数据的模数(AD)转换部分。抗噪声性能在将信号作为数字数据读出到后级中的电路的情况下比在将信号作为模拟信号读出到后级中的电路的情况下更优。虽然可以对于AD转换部分采用各种配置，但最好仅仅需要采用包括比较处理部分和计数处理部分的所谓基准信号比较型AD转换部分。在这情况下，比较处理部分比较单位信号与其电平逐渐变化的基准信号。除此而外，计数处理部分进行计数操作，用于通过使用用于AD转换的计数时钟，基于来自比较处理部分的比较结果，将模拟单位信号转换为数字数据。在这情况下，仅仅需要以这样的方式控制信号处理电路的功能：比较处理部分和计数处理部分中任何一个的功耗在元件选择模式的阶段(phase)中变得比在标准操作模式的阶段中更低。最好，仅仅需要以这样的方式控制信号处理电路的功能：比较处理部分和计数处理部分两者的功耗在元件选择模式的阶段中都变得比在标准操作模式的阶段中更低。

在本公开的第一构造中，可以进一步提供对每列包括电流源的操作电流供给部分，该电流源用于供给单位元件分别用以输出单位信号的操作电流。在这情况下，仅仅需要由与每个都不需要的单位元件对应的电流源将操作电流设置成在元件选择模式的阶段中比在标准操作模式的阶段中更小。

为了将操作电流设置成在元件选择模式的阶段中比在标准操作模式的阶段中更小，例如，仅仅需要提供能够相互切换电流路径的ON状态和OFF状态的开关，从而使得操作电流为零。或者，可以分别在输出信号线中提供电流源，并且可以控制电流源，从而直接控制每个都不需要的单位元件的电流源。在这情况下，调节控制量，由此也可以使得来自每个都不需要的单位元件的电流源的电流为零，并且也可以维持比在标准模式的阶段中的电流(换句话说，每个都需要的单位元件的输出信号线的电流)更小的小电流。当使得来自每个都不需要的单位元件的电流源的电流都为零时，仅仅需要提供用于将每个都不需要的单位元件的输出信号线的工作点电势设置在预定值的基准电压供给部分。

在与根据本公开的第四实施例的半导体器件、根据本公开的第五实施例的物理信息获取装置和根据本公开的第六实施例的信号读出方法对应的本公开的第二构造中，存储器部分相互级联，并且提供转移部分。在这情况下，转移部分分别将与从单位元件输出的单位信号对应的读出信号保存在相互级联的存储器部分中，并且分别将保存在存储器部分中的读出信号顺序转移到后级。顺便说，在半导体器件的情况下，半导体器件包括在其中将单位元件布置在预定方向上的元件部分。在物理信息获取装置的情况下，物理信息获取装置包括元件部分。在这情况下，单位元件被布置在元件部分中的预定方向上，每个单位元件都包括：检测部分，用于检测物理量的变化；以及单位信号产生部分，用于基于检测部分检测到的物理量的变化通过输出信号线输出单位信号。除此而外，在在其下仅仅需要关于元件部分中的一部分单位元件的信息的元件选择模式的阶段中，禁止转移分别与每个都不需要的单位元件对应的读出信号。因此，虽然采用了在其中不使用分别对所有列公用的水平信号线的配置，但在元件选择模式的阶段中，可以跳过分别与每个都不需要的单位元件对应的信号。

在切除模式下，不需要禁止在非切除的转移的头部侧和尾部侧上的读出信号两者转移。所以，仅仅需要禁止在转移的头部侧和尾部侧上的读出信号中的至少之一转移。当禁止在转移的头部侧上的读出信号转移时，可以提供用于忽略(pass)(切短(short-cutting))禁止进行转移的存储器部分的开关。

在稀疏模式下，仅仅需要布置具有其数量对应于稀疏的数量的输出端子并且在存储器部分的每相邻两级之间具有一个输出端子的开关。在这情况下，来自前级中的存储器部分的输出信号被依次输入到输入端子。对来自以数量对应于稀疏的数量位于前级中的存储器部分的输出信号，进行稀疏模式下用开关的选择。或者，对每个稀疏数量在存储器部分的每相邻两级之间布置具有两个输入端子和一个输出端子的开关，而不管稀疏数量。在这情况下，来自正好在开关之前的存储器部分的输出信号被输入到一个输入端子，而来自以数量对应于稀疏的数量位于前级中的存储器部分的输出信号被输入到另一输入端子。除此而外，对来自以数量对应于稀疏的数量位于前级中的存储器部分的输出信号，进行稀疏模式下用开关的选择。当根据与稀疏的数量的设置的联系，最后级中的存储器部分不变成用于最后读出时，仅仅需要提供用于忽略(切短)实质上不使用的存储器部分的开关，直到变成最后读出进行转移的存储器部分。

在本公开的第二构造中，元件部分可以是在其中以矩阵形式布置单位元件的元件阵列部分。在这情况下，进一步提供对每一列包括用于基于分别从单位元件输出的单位信号执行预定信号处理的信号处理电路的信号处理部分，从而产生读出信号。除此而外，在元件选择模式的阶段中，禁止转移与每个都不需要的单位元件对应的读出信号。

在本公开的第二构造中，仅仅需要信号处理电路包括用于将模拟单位信号转换为数字数据的AD转换部分。抗噪声性能在将信号作为数字数据读出到后级中的电路的情况下比在将信号作为模拟信号读出到后级中的电路的情况下更优。虽然可以对于AD转换部分采用各种配置，但最好采用上述的所谓基准信号比较型AD转换部分。在这情况下，转移部分转移作为读出信号的单位信号的数字数据。

在与根据本公开的第七实施例的半导体器件、根据本公开的第八实施例的物理信息获取装置和根据本公开的第九实施例的信号读出方法对应的本公开的第三构造中，采用可以用以在元件选择模式的阶段中通过使用不同于专利文献2中所描述的技术的技术降低整体功耗并且可以跳过与每个都不需要的单位元件对应的信号的配置。思考的基本方式使用第一构造(在其中在元件选择模式的阶段中，引起功耗变成低功耗状态)的技术和第二构造(在其中在元件选择模式的阶段中，禁止与每个都不需要的单位元件对应的读出信号相互一起转移)的技术。然而，在第一构造中，对于其在元件选择模式的阶段中引起功耗变成低功耗状态的对象是信号处理电路，而在第二构造中，使用在其中相互级联存储器部分的转移部分。另一方面，在第三构造中，这些限制是不必要的。也就是说，可以采用各种构造，只要相互一起使用分别与非选择元件对应的功能部分的功能停止以及来自非选择元件的信号的跳过。

具体地，在半导体器件的情况下，半导体器件包括元件阵列部分、信号处理部分、操作电流供给部分和转移部分。在这情况下，单位元件以矩阵形式布置在元件阵列部分中。信号处理部分对每一列包括信号处理电路，用于基于分别从单位元件输出的单位信号执行预定信号处理，从而产生读出信号。操作电流供给部分对每一列包括电流源，用于供给单位元件分别用以输出单位信号的操作电流。除此而外，转移部分顺序转移信号处理电路所产生的读出信号。在物理信息获取装置的情况下，物理信息获取装置包括元件阵列部分、信号处理部分、操作电流供给部分和转移部分。在这情况下，在元件阵列部分中以矩阵形式布置单位元件，每个单位元件包括：检测部分，用于检测物理量的变化；以及单位信号产生部分，用于基于检测部分检测到的物理量的变化通过输出信号线输出单位信号。信号处理部分对每一列包括信号处理电路，用于基于在关于物理量的预定检测条件下获取到的单位信号执行预定信号处理，从而对于预定对象产生物理信息。操作电流供给部分对每一列包括电流源，用于供给单位元件分别用以输出单位信号的操作电流。除此而外，转移部分顺序转移信号处理电路所产生的物理信息。另外，信号处理部分以这样一种方式控制信号处理电路和电流源中至少之一的功能：信号处理电路和电流源中至少之一的功耗在在其中仅仅需要关于对于元件阵列部分中的一行的一部分单位元件的信息的元件选择模式的阶段中变成比在标准操作模式下更低。除此而外，信号处理部分禁止分别与每个都不需要的单位元件对应的读出信号转移。在切除模式和稀疏模式下，关于当禁止分别与每个都不需要的单位元件对应的读出信号转移时的具体措施，仅仅需要采用与第二构造中的技术相同的技术。

在本公开的第三构造中，最好，类似于第二构造的情况，仅仅需要转移部分在相互级联的存储器部分中保存分别与从单位元件输出的单位像素对应的读出信号，并且将分别保存在存储器部分中的读出信号顺序转移到后级。或者，本公开的第三构造绝不是限制于此，可以采用在其中使用对所有列公用的水平信号线的实施例。也就是说，转移部分可以具有公用地用于信号处理电路的信号线，并且可以依次从信号处理电路读出读出信号，从而转移读出信号。

在本公开的第三构造中，当信号处理部分以这样一种方式控制信号处理电路和电流源中至少之一的功能时：与每个都不需要的单位元件对应的信号处理电路和电流源中至少之一的功耗在元件选择模式的阶段中变成比在标准操作模式下更低，可以采用任何系统，只要该系统引起功耗变成低功耗状态。例如，可以以这样的方式控制信号处理电路的功能：利用正在从电源供给的电功率引起功耗状态变成低功耗状态。或者，可以采用这样的系统，在其中在与电流源有联系的功能部分中降低来自电流源的电流。可以通过停止从电源供给电功率本身来控制信号处理电路的功能。基本上，可以类似地应用在第一构造中采用的技术。

在本公开的第三构造中，类似于第一构造的情况，仅仅需要信号处理电路包括用于将模拟单位信号转换为数字数据的AD转换部分。最好，仅仅需要信号处理电路采用所谓基准信号比较型AD转换部分。在这情况下，类似于第一构造的情况，仅仅需要以这样的方式控制信号处理电路的功能：比较处理部分和计数处理部分中任何一个的功耗在元件选择模式的阶段中变得比在标准操作模式的阶段中更低。最好，仅仅需要以这样的方式控制信号处理电路的功能：比较处理部分和计数处理部分两者的功耗在元件选择模式的阶段中都变得比在标准操作模式的阶段中更低。

固态成像器件包括具有对电磁波敏感的电荷检测部分(典型地，光电转换部分)，因此可以应用于用来利用电荷检测部分引进(fetch in)图像的图像引进部分。所以，跨越每个都使用固态成像器件的成像装置和电子装置的宽度来安装和使用固态成像器件。例如，将固态成像器件用于成像装置(相机系统)，诸如数字静止相机或摄像机。除此而外，电子装置包括具有成像功能的个人数字助理(诸如移动电话)以及在图像引进部分中使用固态成像器件或成像装置的复印机。固态成像器件和成像装置包括线性传感器和区域传感器。固态成像器件可以被理解为物理量分布检测半导体器件(在其中要么以线要么以矩阵布置每个都具有对从外部输入到其的电磁波(诸如光或辐射)敏感的多个单位组成元件(诸如像素))的一个实施例。除此而外，成像装置可以被理解为利用物理量分布检测半导体器件的物理信息获取装置(物理量分布检测装置)的一个实施例。

本公开的构造不仅可以应用于包括具有对从外部输入到其的电磁波(诸如光或辐射)敏感的电荷检测部分的固态成像器件，而且可以应用于作为电荷量的变化来检测各种物理量的变化的所有器件。例如，物理量分布检测半导体器件可以应用于检测其他物理变化的器件，诸如用于基于电特性的变化或基于压力的光特性的变化检测关于作为指纹的图像的指纹的信息的指纹验证器件。例如，本公开的技术可以应用于触摸板中的检测部分。或者，在计算机装置领域中，例如，使用指纹验证器件基于电特性的变化或基于压力的光特性的变化检测关于作为指纹的图像的指纹的信息。在这情况下，这样的器件是用于以电信号的形式读出由单位组成元件(在固态成像器件的情况下为像素)转换为电信号的物理量分布的器件，因此本公开的技术可以应用于此。在某些情况下将安装在电子装置中的相机模块称为成像装置。虽然将通过典型化固态成像器件和在其中安装了固态成像器件的成像装置来描述将在以下描述的构造，但本公开绝不限制于此，而且可以应用于每个都具有成像功能的各种电子装置。

像从此可以理解到的那样，不仅在附加的权利要求书中描述的技术，而且包括与半导体器件、固态成像器件、物理量分布检测半导体器件、成像装置、物理信息获取装置等相同的功能部分的电子装置都可以提取为公开在该说明书中的技术。顺便说，在本说明书中，半导体器件包括固态成像器件，而除非另有陈述，否则物理信息获取装置包括成像装置(例如，这里清楚地描述的点)。

2.固态成像器件：基本配置和操作

在下文，将通过示范将作为X-Y地址型固态成像器件的示例的CMOS(互补金属氧化物半导体)型固态成像器件用作器件的情况给出描述。除非另有陈述，否则以下将在CMOS型固态成像器件中，所有单位像素都由n-沟道MOS(nMOS)晶体管组成，并且信号电荷为负电荷(电子)的假设下，给出该描述。然而，这仅仅是示例。所以，目标器件绝不限制于MOS型固态成像器件。也就是说，单位像素可以由p-沟道MOS(pMOS)晶体管组成，并且信号电荷可以是正电荷(空穴)。后面要描述的所有实施例都可以类似地应用到所有物理量分布检测半导体器件，在每个物理量分布检测半导体器件中，要么以线要么以矩阵布置每个都具有对从外部输入到其的电磁波(诸如光或辐射)敏感的多个单位像素，并且每个物理量分布检测半导体器件地址控制读出信号。

[基本配置]

图1是部分地以电路示出作为固态成像器件的实施例的CMOS型固态成像器件(CMOS图像传感器)的基本配置的框图。固态成像器件也是半导体的示例。固态成像器件1包括像素阵列部分10，在其中以二维矩阵形式布置多个单位像素3。例如，固态成像器件1色分离滤波器，在其中以Bayer排列风格排列用于R、G和B的滤色镜，由此可以使得像素阵列部分10响应彩色成像。虽然在图1中，为了简化图示而省略了部分行和列，但实际上在每行和每列中布置了几十到几千个单位像素3。如后面将描述的那样，单位像素3除作为检测部分的示例的光接收元件(电荷产生部分)的光电二极管之外，还包括具有用于电荷转移、复位、放大等的三个或四个晶体管像素内放大器。对于像素阵列部分10，所取得的全部是以二维形式布置单位像素3。所以，单位像素3的布置形式绝不限制于二维点阵状形式，因此可以是像素移位布置形式(在其中以斜点阵状形式布置单位像素3)，或者可以是这样一种布置形式：在其中以蜂房状形式布置单位像素3。

通过垂直信号线19对每列从单位像素3输出像素信号电压V_x。在通过垂直信号线19输出的像素信号电压V_x中，信号电平S_sig(接收光信号)以时间顺序方式作为基准电平出现在在其中包含像素信号的噪声的复位电平S_rst(暗阶段(dark-phase)信号)之后。例如，复位电平S_rst是通过将复位分量V_rst加到场通过电平(field through level)S_feed获得的电平。信号电平S_sig是通过将信号分量V_sig加到复位电平S_rst获得的电平，而信号分量V_sig以S_sig(＝S_rst+V_sig)-S_rst的形式获得。这种差分处理对应于所谓相关双采样(CDS)处理。获取暗阶段信号和接收光信号两者，并且获取它们之间的差(电平差)，其导致噪声分量以同样的方式包含在该信号和接收光信号两者之中，因此包含在该差中的噪声变得很小。

垂直信号线19的一端延伸到列部分26侧，并且操作电流供给部分24连接到该延伸路径，以便将操作电流(读出电流)供给垂直信号线19。操作电流供给部分24每个垂直信号线19(每列)包括电流源240，并且包括在列中公用的基准电流源部分248。这里，关于这种配置的特性点，将依据其控制电流源240来开启或关闭的列停止信号CLMSTP_n(其细节将在后面描述)输入到电流源240，以便分别对应于列。停止属于在其中不需要像素数据的水平转移的每个非选择列的电流源240的功能，从而降低功耗。

在列部分26中，在列中相互并行地提供每个都具有CDS处理功能和数字转换功能的AD转换部分250。换言之，固态成像器件1每列提供有电流源240和AD转换部分250。虽然将在后面描述细节，但列部分26提供有比较部分252、计数操作时间段控制部分253和计数部分254。AD转换部分250以用于一列的这些功能部分的集合的形式构成。措词“在列中相互并行”指的是与属于各个垂直列的垂直信号线19(列信号线的示例)并行地提供诸如多个CDS处理功能部分和多个数字转换部分(AD转换部分)之类的功能元件(在这种情况下为AD转换部分250)。我们将称这样的读出系统为列读出系统。虽然在典型列读出系统中，垂直信号线19和AD转换部分250被布置成示出一一对应关系，但本公开绝不限于此，因此可以采用所谓列共享配置，在其中对预定多列提供一个AD转换部分250。在这情况下，虽然未图示，但列部分26提供有垂直线选择部分，用于对预定多列选择一条垂直信号线19。列共享配置的采用导致可以在多个列之间共享比较器和计数器。结果，获得可以减少列部分26在传感器芯片上占用的面积、制造成本变得便宜等优势。

固态成像器件1进一步包括驱动控制部分7、操作电流供给部分24、基准信号产生部分27和输出部分28。在这情况下，操作电流供给部分24将用于像素信号读的操作电流(读出电流)供给单位像素3。除此而外，基准信号产生部分27将用于AD转换的基准信号SLP_ADC供给列部分26。

驱动控制部分7包括水平转移部分11、垂直扫描部分14(行扫描电路)和通信/定时控制部分20，以便实现控制电路功能，用于连续从像素阵列部分10中读出信号。响应来自通信/定时控制部分20的控制信号CN2，水平转移部分11开始对列进行扫描，并且在其指示在数据转移操作的阶段中要读出的数据的列部分时，在水平方向上转移在列部分26中获取的像素数据。垂直扫描部分14包括垂直地址设置部分14a和垂直驱动部分14b，它们控制行地址和行扫描。垂直扫描部分14选择像素阵列部分10的行并供给这样选择的行需要的脉冲。所以，垂直扫描部分14响应来自通信/定时控制部分20的控制信号CN1，开始对行进行扫描。除要从其读出信号的行之外，垂直地址设置部分14a还选择用于电子快门的行等(读出行：也被称为“选择行”或者“信号输出行”)。

这里，虽然在后面将要描述细节，但本实施例中的水平转移部分11的特征是：水平转移部分11除了可以执行用于水平地转移在水平方向上的所有像素上的数据的标准读出处理之外，还可以执行用于仅仅水平地转移在水平方向上的一部分像素(列)上的像素数据的水平部分读出处理。

单位像素3通过用于行选择的行控制线15连接到垂直扫描部分14，并且还通过垂直信号线19连接到对列部分26的每个垂直列提供的AD转换部分250。行控制线15示出了从垂直扫描部分14有线连接到像素的全部布线。

通信/定时控制部分20包括定时发生器的功能块(地址控制器的示例)。在这情况下，定时发生器的功能块将与通过端子5a输入的主时钟CLK0同步的时钟供给每个部分(诸如水平转移部分11，垂直扫描部分14，和列部分26)。另外，通信/定时控制部分20包括通信接口的功能块。在这情况下，通信接口的功能块接收从外部主控制部分通过端子5a供给的主时钟CLK0，接收从外部主控制部分通过端子5b供给的并且用于形成关于操作模式等的指令的数据，并且将在其中包含关于固态成像器件1的信息的数据输出到外部主控制部分。例如，通信/定时控制部分20包括具有用于产生内部时钟的时钟转换部分的功能的时钟转换部分20a、具有通信功能和用于控制每个部分的功能的系统控制部分20b等。时钟转换部分20a在其中包括乘法电路，用于基于通过端子5a输入的主时钟CLK0产生具有比主时钟CLK0的速度频率更高的速度频率的脉冲。所以，时钟转换部分20a产生间隔时钟，诸如电流时钟CK_cntl和计数时钟CK_dacl。

输出部分28包括信号放大部分402(读出放大器S·A)和形成在固态成像器件1与外部之间的接口的功能的数字接口部分406(DIF)。信号放大部分402检测在作为用于在水平转移部分11与信号放大部分402之间的数据转移的信号线(转移布线)的水平信号线18上的信号(不管数字数据而具有很小的幅度)。在输出部分28中，当可能需要时，可以再在信号放大部分402与数字接口部分406之间提供用于执行各种数字算术操作处理片段的数字算术操作部分404(SIG)。数字接口部分406介于信号放大部分402与外部电路之间，并且形成与外部电路的接口的功能。数字接口部分406的输出端子连接到输出端子5c，而视频数据被输出到后级中的电路。

[列AD电路和基准信号产生部分的细节]

关于AD转换部分250中的AD转换系统，从电路规模、处理速率(增大了的处理速率)、分辨率等的角度考虑各种系统。然而，作为示例，采用也被称为基准信号比较型AD转换系统、斜率积分型AD转换系统、斜坡信号比较型AD转换系统等的AD转换系统。这种系统具有特征：即使当相互并行地提供AD转换器时，电路规模也因为AD转换器可以用简单配置来实现而防止制造得很大。在进行基准信号比较型AD转换时，电流操作使得能够基于从转换开始(比较处理的开始)到转换结束(比较处理的结束)的时间来确定时间段T_en(在这种情况下，表示该时间段的信号被称为启动信号EN)。除此而外，基于该时间段的时钟的数量来将处理对象信号转换为数字数据。

从比较处理获得的信息是具有与模拟信号(在这种情况下为像素信号电压V_x)的量值对应的时间信息的脉冲信息。在基准信号比较型AD转换处理中，计数处理的启动时间段基于从比较处理获得的脉冲信息(时间信息)来确定。除此而外，对于计数处理的启动时间段，执行以给定速率改变值的计数处理。作为典型示例，通过使用计数器，以基准时钟周期一个一个地改变最低有效数字。获取这样获得的计数值作为与模拟信号的量值对应的数字数据。当然，所取得的全部是可以执行以给定速率改变值的计数处理。所以，本公开绝不限制于使用计数器的配置，可以作出各种改变。例如，可以采用这样的配置：在其中使用所谓加法器和加法器/减法器以及以基准时钟周期在其中保存来自加法器和加法器/减法器的结果的数据保存部分(锁存器)构成周期型AD转换系统，以便将每个周期时间的变化值设置在给定的速率(在典型示例中为1)。

当采用基准信号比较型AD转换系统时，关于思考方式，期望也对每个AD转换部分250提供基准信号产生部分27。例如，期望这样的情况：其采用一种配置，在该配置下，对每个AD转换部分250提供比较器和基准信号发生器，并且基于比较器的比较结果，由相应列中的基准信号发生器连续改变基准信号的值。然而，在这情况下，电路规模和功耗两者都增大。然后，实施例采用在其中基准信号产生部分27公用于所有AD转换部分250的配置，从而获得在其中由所有AD转换部分250公用从基准信号产生部分27产生的基准信号SLP_ADC的配置。

由于这种原因，基准信号产生部分27包括数字模拟转换(DAC)部分270。所以，基准信号产生部分27从由来自通信/定时控制部分20的控制数据CN4表示的初始值，与计数时钟CK_dacl同步地产生具有由控制数据CN4表示的倾斜(变化速率)的基准信号SLP_ADC。可以使得计数时钟CK_dacl等同于用于计数部分254的计数处理的计数时钟CK_cntl。仅仅需要基准信号SLP_ADC具有整体上随确定的倾斜线性地改变的波形。所以，基准信号SLP_ADC可以具有其变化示出光滑斜坡形状的波形，或者可以具有一个阶梯一个阶梯地连续改变的波形。

在进行基准信号比较型AD转换时，基于比较器252在基准信号SLP_ADC与像素信号电压V_x之间的比较结果确定计数启动时间段T_en(表示这种时间段的信号被称为计数启动信号EN)。除此而外，基于对于计数启动信号EN保持有效的时间段的计数时钟CK_cntl的时钟数量，将模拟处理对象信号转换为数字数据。关于基准电平(复位电平S_rst)的处理称为预充电阶段(phase)处理(在某些情况下，也缩写地描述为“P阶段”)。除此而外，关于信号电平S_sig的处理称为数据阶段处理(在某些情况下，也缩写地描述为“D阶段”)。当在P阶段处理之后执行D阶段处理时，D阶段处理变成对通过将信号分量V_sig加到复位电平S_rst获得的信号电平S_sig的处理。关于计数操作启动时间段T_en，存在前半计数系统、后半计数系统和前半与后半计数系统。在这情况下，在前半计数系统中，对于P阶段和D阶段的每一个，进行计数直到比较结果反相为止。在后半计数系统，对于P阶段和D阶段的每一个，在比较输出已经反相之后进行计数。除此而外，在前半与后半计数系统中，对于P阶段和D阶段之一，进行计数直到比较结果反相为止，而对于另一个，在比较输出已经反相之后进行计数。另外，在这些计数系统的每一个中，相互巧妙地组合P阶段和D阶段的计数模式，或者控制在P阶段处理的开始阶段中的初始值的设置，由此还可以在列内执行CDS处理。关于怎样取得计数操作启动时间段T_en、是否在AD转换部分250中执行差分处理(CDS处理)等，本申请的申请人已经提出了各种基准信号比较型AD转换系统。这样提出的基准信号比较型AD转换系统基本上也可以在后面将描述的实施例中采用。

在任何处理示例中，原则上，基准信号SLP_ADC被应用于电压比较器，而通过垂直信号线19输入的模拟像素信号与基准信号SLP_ADC比较。当已经输入了计数操作启动时间段T_en时，基于时钟信号的计数开始，由此计数指定的计数操作启动时间段T_en中的时钟的数量，从而进行AD转换。

为了进行基准信号比较型AD转换，该实施例中的列部分26的每个列中的AD转换部分250包括比较处理部分322(COMP：电压比较部分或比较器)、计数器控制信号产生部分332(EN产生部分)和计数处理部分351。在该实施例的列部分26中，计数操作时间段控制部分253(计数器控制信号产生部分332)介于比较部分252(比较处理部分322)与计数部分254(计数处理部分351)之间。最好，将可以彼此相互切换上计数(up-count)模式与下计数(down-count)模式的计数器(上下计数器(up-down counter))用作计数处理部分351。通过使用上下计数器，可以达到高帧速提升而不会增大电路规模。以AD转换部分250中的比较处理部分322的集合的形式构成比较部分252。以AD转换部分250中的计数器控制信号产生部分332的集合的形式构成计数操作时间段控制部分253。除此而外，以AD转换部分250中的计数处理部分351的集合的形式构成计数部分254。

比较部分252(比较处理部分322)将通过垂直信号线19(H1，H2，...，Hn)从属于所选行的单位像素3获得的模拟像素信号电压V_x与基准信号产生部分27(DA转换部分270)所产生的基准信号SLP_ADC比较。比较处理部分322当模拟像素信号电压V_x与基准信号SLP_ADC一致时反相比较脉冲C₀(比较器输出)。

计数操作时间段控制部分253的计数器控制信号产生部分332基于比较输出C₀和从通信/定时控制部分20供给其的控制信息产生计数启动信号EN，并将这样产生的计数启动信号EN供给计数处理部分351，从而控制计数处理部分351的计数操作时间段。这里，这种配置的特征是，用于控制计数操作时间段控制的ON/OFF的列停止信号CLMSTP_n(将在后面描述其细节)被输入到计数器控制信号产生部分332以便分别对应于列。停止对其不需要像素数据的水平转移的每个非选择列的计数操作时间段控制功能，从而降低功耗。

将用于指示计数处理部分351是否在上计数模式下或在下计数模式下操作P阶段/D阶段计数处理的控制信号CN5以及在P阶段计数处理中对于初始值D_ini的设置和复位处理的其他控制信息片段等，从通信/定时控制部分20输入到每个AD转换部分250的计数处理部分351。

与其他比较处理部分322的输入端子(+)公用地将基准信号处理部分27所产生的基准信号SLP_ADC输入到比较处理部分322的一个输入端子(+)。分别属于垂直列的垂直信号线19分别连接到比较处理部分322的其他输入端子(-)，并且来自像素阵列部分10的像素信号电压V_x被分别输入比较处理部分322的其他输入端子(-)。这里，这种配置的特征是，每一个用于控制比较操作的ON/OFF的列停止信号CLMSTP_n(将在后面描述其细节)被输入到比较处理部分322以便分别对应于列。停止对其不需要像素数据的水平转移的每个非选择列的比较功能，从而降低功耗。

与其他计数处理部分351的时钟端子CK公用地将计数时钟CK_cntl从通信/定时控制部分20输入到计数处理部分351的时钟端子CK。计数处理部分351具有在其中保存计数结果的锁存器功能。这里，这种配置的特征是，每一个用于控制计数操作的ON/OFF的列停止信号CLMSTP_n被输入到计数处理部分351以便分别对应于列。停止对其不需要像素数据的水平转移的每个非选择列的计数功能，从而降低功耗。

虽然在该实施例中，采用在其中在计数部分254(的计数处理部分351)中执行CDS处理的基本配置，但本公开绝不限于此。也就是说，关于复位电平S_rst的P阶段数据和关于信号电平S_sig的D阶段数据可以相互分离地转移到输出部分28侧，并且可以在AD转换部分250的后级上的数字算术操作部分404中执行CDS处理。

以所谓一个芯片(被提供在同一半导体基片上)的形式构成该实施例的固态成像器件1，在该一个芯片中，在通过使用与半导体集成电路制造技术同样的技术、与像素阵列部分10集成地例如由单晶硅制造的半导体区域中，形成驱动控制部分7的组成部分(诸如水平转移部分11和垂直扫描部分14)。固态成像器件1可以采用组成部分形成在相互集成为一个芯片的半导体区域中的形式。或者，固态成像器件1还可以采用具有成像功能的模块状形式，虽然这里省略了对这种模块状形式的图示，但除了各种信号处理部分(诸如像素阵列部分10、驱动控制部分7和列部分26)之外，还提供光学系统部分(诸如成像镜头、光学低通滤波器和红外线剪切滤波器(infrared ray cuttingfilter))，并且全部集中封装。

单独AD转换部分250的输出侧(具体地，计数部分254的计数处理部分351)连接到水平转移部分11。将在后面描述的水平转移部分11的细节。注意，为了使得所谓流水线水平转移成为可能的目的，可以采用这样一种配置，其包括数据存储器部分作为存储器件，该存储器件包括锁存器，用于在计数处理部分351的后级中，在该锁存器中保存被保存在该计数处理部分351中的计数结果。锁存器在其中保存并存储以确定的定时从计数处理部分351输出的计数数据。流水线水平转移指的是用于相互并行地执行在AD转换部分250中的列处理(诸如AD转换和CDS处理)和像素数据的水平转移的处理。

[比较部分的输入级]

图2是解释比较部分252的输入级的配置和操作的电路图。比较部分252具有这样的特征：通过设计电路配置，使得比较时间段能够被设置，而不管每个单位像素3的复位分量AV的离差(dispersion)。

比较部分252采用基本配置通常熟知的差分放大配置。比较部分252包括差分晶体管对部分352、负载晶体管对部分360和电流源部分370。而且，这种配置的特征是，比较部分252还包括工作点复位部分385。差分晶体管对部分352包括NMOS型晶体管353和354，而NMOS型晶体管353和354的源极端子相互连接。差分晶体管对部分352的输出端子(在图2的情况下为晶体管354的漏极端子)连接到具有放大器功能的缓冲器部分(任何非反相型或反相型都可能是有效的)(未示出)。所以，在已经对来自差分晶体管对部分352的输出信号进行了充分放大之后，将来自差分晶体管对部分352的输出信号输出作为比较脉冲C₀。

在负载晶体管对部分360中，被连接成为差分晶体管对部分352的有效负载的PMOS型晶体管362和364布置在电源侧上。具体地，晶体管353和362的漏极端子相互连接。另外，晶体管354和364的漏极端子连接到晶体管362和364的栅极端子。

电流源部分370将给定操作电流供给差分晶体管对部分352和负载晶体管对部分360每一个，并且具有布置在接地(GND)侧上的恒流源372。另外，这种配置的特征是包括这样的配置：在其中“降低引起通过属于不需要像素信号的每个非选择列的比较处理部分322流动的操作电流”。基本上，可以采用与将在后面描述的操作电流供给部分24中的电流源240的配置相同的配置。例如，如图1和图2所示，操作电流供给部分24的每一列中的电流源240在恒流源372的电流路径上包括NMOS型开关晶体管374(在图2的情况下，在恒流源372与晶体管353和354的源极端子之间)。与列公用地将DC栅极电压VG_ADC输入到恒流源372的控制输入端子。用于控制晶体管374的ON/OFF的列停止信号CLMSTP_n被输入到开关晶体管374的栅极端子，以便分别对应于列。输入到属于对其不需要像素数据的水平转移的每个非选择列的开关晶体管374的列停止信号CLMSTP_n变成L电平以截止(turn OFF)开关晶体管374，其导致比较部分252的功能停止，从而降低功耗。

工作点复位部分385包括PMOS型开关晶体管387和384。将自动归零信号AZ作为比较器复位信号公用地供给PMOS型开关晶体管387和384的每个栅极端子。在其上自动归零信号AZ变成有效(在这种情况下为L电平)的定时落入这样一个时间段：对于该时间段，在供给单位像素3的复位晶体管的栅极端子的复位信号RST从有效状态改变到无效状态之后的像素信号电压V_x变成复位电平S_rst。或者，这个定时落入这样的时间段：对于该时间段，供给单位像素3的复位晶体管36的栅极端子的复位信号RST保持有效。对于这样的时间段，基准信号SLP_ADC处于稍微低于作为在其上基准信号SLP_ADC开始改变到斜坡形状的电平的初始值的复位电平。

通过电容元件386将像素信号V_x供给晶体管353的栅极端子(输入端子)。除此而外，通过电容元件388将基准信号SLP_ADC从基准信号产生部分27(未在图2中示出)供给晶体管354的栅极端子(输入端子)。工作点复位部分385展示对通过电容元件386和388输入到其的信号的采样和保存功能。也就是说，就在紧接像素信号V_x与基准信号SLP_ADC之间的比较开始之前，使得自动归零信号AZ处在有效L电平，而差分晶体管对部分352的工作点被复位在漏极电压(用以读出基准分量或信号分量的操作基准值)。在那之后，通过电容元件386将像素信号V_x输入到晶体管353，并且通过电容元件388将基准信号SLP_ADC输入到晶体管354。所以，继续执行比较处理直到像素信号V_x和基准信号SLP_ADC变成相同电势。当像素信号V_x和基准信号SLP_ADC变成相同电势时，输出信号反相。在开始比较处理的开端，基准信号SLP_ADC高于像素信号V_x，并且例如来自比较部分252的输出信号(比较脉冲C₀)处于L电平。在那之后，当像素信号V_x和基准信号SLP_ADC处在相同电势时，来自比较部分252的输出信号从L电平反相到H电平。将比较脉冲C₀供给计数操作时间段控制部分253(未示出)。

将复位信号RST(保持在有效状态)供给单位像素3的复位晶体管的栅极端子以复位该复位晶体管。在这时，对于复位信号RST保持在有效状态下的时间段，在像素信号电压V_x中产生具有相当大的电压电平的噪声脉冲。在那之后，当复位信号RST从有效状态改变到无效状态时，像素信号电压V_x调整到复位电平S_rst。在复位有效阶段中的噪声脉冲的电平以及后续复位电平S_rst对每个电路像素3分散(disperse)。将与在电荷产生部分中检测到的信号电荷对应的信号电平S_sig叠加在复位电平S_rst上，因此像素信号电压V_x看起来像信号电平S_sig。因此，当复位电平S_rst分散时，信号电平S_sig也因此而分散。在这时，离差的影响不存在于信号电平S_sig自身中。在CDS处理中，考虑到这一点，获得复位电平S_rst与信号电平S_sig之间的差，从而获取信号电平S_sig而不受离差的影响。

当复位电平S_rst具有离差，因此超过基准信号SLP_ADC的可比较范围时，可能引起可能不可能执行正确的比较处理的可能性。为了避免这种情形，在P阶段的处理阶段，将电压比较部分252复位在用以读出复位电平S_rst的操作基准值。在那之后，在已经将基准信号SLP_ADC供给比较部分252之后，开始执行比较处理和计数处理两者。也就是说，在比较部分252中，供给自动归零信号AZ以临时相互连接差分晶体管对部分352的晶体管353和354的栅极端子和漏极端子，从而构成二极管连接。除此而外，在通过将晶体管354的偏移分量加到单位像素3的放大晶体管42的输入端子上的电势而获得的电势已经被保持在晶体管354的输入端子(栅极端子)上之后，输入基准信号SLP_ADC，从而开始比较像素信号V_x与基准信号SLP_ADC。结果，由于以像素信号V_x的读出电势设置电压比较部分252的工作点，所以该工作点变得难以接收复位电平S_rst的影响。然而，当比较部分252被复位在操作基准值上时，担心kTC噪声的产生。因此，在D阶段处理的阶段中，不对比较部分252进行复位(不进行自动零设置)，并且马上将基准信号SLP_ADC供给比较部分252，从而开始执行比较处理和计数处理两者。

[固态成像器件的基本操作]

图3是示出固态成像器件1的简化电路配置的电路图，在其中关注AD转换处理和CDS处理两者。这里省略了计数操作时间段控制部分253。

除电荷产生部分32外，单位像素3还包括四个晶体管：用于读和选择的晶体管34；复位晶体管36；用于垂直选择的晶体管40；以及作为构成像素信号产生部分5的基本元件的放大晶体管42。通过使用转移信号TRG驱动构成转移部分的用于读和选择的晶体管34。通过使用复位信号RST驱动构成初始化部分的复位晶体管36。除此而外，通过使用垂直选择信号VSEL驱动用于垂直选择的晶体管40。

电荷产生部分32是由光接收元件(诸如光电二极管)构成的检测部分的示例。在电荷产生部分32中，光接收元件的阳极端子连接到低电势侧上的基准电势V_ss，而其阴极端子连接到用于读和选择的晶体管34的源极端子。可以使得基准电势V_ss为接地电势GND。在用于读和选择的晶体管34(转移栅极)中，漏极端子连接到复位晶体管36、浮置扩散部分(floating diffusion)38和放大晶体管42都连接到的连接节点。在复位晶体管36中，源极端子和漏极端子分别连接到浮置扩散部分38和复位电源V_rd(通常，使得对电源V_dd公用)。

在用于垂直选择的晶体管40中，作为示例，漏极端子和源极端子分别连接到放大晶体管42的源极端子和像素线51。除此而外，栅极端子(特别称为“垂直选择栅极SELV”)连接到垂直选择线52。在放大晶体管42中，栅极端子连接到浮置扩散部分38，漏极端子连接到电源V_dd，而源极端子通过用于垂直选择的晶体管40连接到像素线51。另外，像素线51连接到垂直信号线19。作为另一个连接示例，在用于垂直选择的晶体管40中，漏极端子可以连接到电源V_dd，源极端子可以连接到放大晶体管42的漏极端子，而放大晶体管42的源极端子可以连接到像素线51。

垂直线19的一端延伸到列部分26侧，操作电流供给部分24连接到该延伸路径。操作电流供给部分24的每一列中的电流源240包括关于垂直列的负载MOS晶体管。除此而外，栅极端子连接在列中公用的基准电流源部分248与负载MOS晶体管之间，以构成反过来作用为关于垂直信号线19的恒流源242的电流镜电路。除此而外，采用一种源极跟随器配置，利用其将近似恒定操作电流(读电流)供给放大晶体管42。

另外，这种配置的特征是包括用以“降低引起通过属于不需要像素信号的每个非选择列的垂直信号线19流动的电流”的配置。可以在用作电流源的负载MOS晶体管与垂直信号线19之间，提供用于禁止引起在不需要像素信号的列中的像素电流流动的机构。因为这种配置使得能够禁止用于读出在不需要像素信号的列中的像素电流的功能完全实现，所以能够更加降低功耗。关于“用于禁止引起在不需要像素信号的列中的像素电流流动的机构”，例如，仅仅需要提供开关部分，用于将切换电流路径的ON/OFF(在导电状态和非导电状态上相互切换)，诸如提供用半导体制成的开关，诸如晶体管。

或者，操作电流供给部分24可以直接控制用作连接到属于不需要像素信号的每个非选择列的垂直信号线19的电流源的负载MOS晶体管，从而像用以“降低引起通过属于不需要像素信号的每个非选择列的垂直信号线19流动的电流”的配置那样，降低电流量。甚至利用这种配置，因为这种配置使得能够禁止用于读出在不需要像素信号的列中的像素信号的功能实现，所以能够更加降低功耗。

当关于不需要像素信号的每列“降低电流量”时，在标准读的阶段中，仅仅需要使得所关心的电流小于负载电流。所以，可以保持作为电流源的负载MOS晶体管的有效状态，从而引起小电流流动，或者可以使得作为电流源的负载MOS晶体管自身完全变成OFF状态(非导电状态)，从而提供在其中完全禁止引起电流流动的状态。顺便说，在某些情况下，当提供在其中禁止引起电流通过属于不需要像素信号的每列的垂直信号线19流动状态时，担心属于所关心的每列的垂直信号线19的电势变成不稳定状态，因此系统变成不稳定。为了解决这一问题，仅仅需要提供用以将属于不需要读的每个列的垂直信号线19固定到确定电势的配置，以对应于提供这样的状态：在该状态下，禁止引起电流通过属于不需要像素信号的每个列的垂直信号线19流动。

例如，在图3中所示的配置在恒流源242的电流路径上包括NMOS型开关晶体管(在图3的情况下，在恒流源242与垂直信号线19之间)。用于控制开关晶体管244的ON/OFF的列停止信号CLMSTP_n被输入到开关晶体管244的栅极端子以分别对应于列。输入到属于对于其不需要用于像素数据的水平转移的每个非选择列的开关晶体管244的列停止信号CLMSTP_n变成L电平以截止开关晶体管244，其导致读电流供给功能停止。完全使得用作电流源的负载MOS晶体管本身变成OFF状态(非导电状态)，从而降低功耗。

基准信号产生部分27包括DA转换部分270和电阻部分340。虽然未图示，但DA转换部分270包括以用于设置特定电流I_0的恒流源、计数器部分、偏移产生部分、电流源控制部分和基准电流源部分的组合的形式构成的电流源部分，因此变成电流输出型DA转换电路。具有电阻值R_340的电阻部分340作为电流-电压转换部分连接到电流源部分的电流输出端子。电流-电压转换部分由电流源部分、电流源控制部分和电阻部分340构成。除此而外，在电流源部分与电阻部分340之间的连接点上产生的电压被用作基准信号SLP_ADC。

列的垂直信号线19分别连接到比较处理部分322的一个端子(在这种情况下为反相输入端子)。结果，通过垂直信号线19分别将像素信号电压V_x供给列部分26的AD转换部分250。在AD转换部分250中，将从单位像素3读出到垂直信号线19的像素信号电压V_x与在AD转换部分250的比较处理部分322中的基准信号SLP_ADC比较。除此而外，计数器控制信号产生部分332(未示出)引起计数处理部分351基于电流启动信号EN操作，并且改变基准信号电势，而其示出了与计数器操作的一一对应关系，从而将垂直信号线19的像素信号电压V_x转换为数字数据。

3.成像装置

图4是示出使用根据本公开的实施例的固态成像器件1的根据本公开的另一实施例的成像装置的示意性配置的块图。这是在其中将在上述固态成像器件1中采用的AD转换处理和用于像素数据的水平转移处理应用到作为物理信息获取装置的示例的成像装置的实施例。主要组成元件将被描述如下(这里省略了非主要组成元件的任何组成元件的描述)。

成像装置8包括成像镜头802、光学低通滤波器804、滤色器组812、像素阵列部分10、驱动控制部分7、列部分26、基准信号产生部分27和相机信号处理部分810。如在图4中的虚线所指示的那样，也可以与光学低通滤波器804组合起来提供用于降低红外线分量的红外线剪切滤波器805。提供在列部分26的后级中的列信号处理部分810包括成像处理部分820和作用为用于控制整个成像装置8的主控制部分的相机控制部分900。成像处理部分820包括信号分离部分822、彩色信号处理部分830、亮度信号处理部分840和编码部分860。

相机控制部分900包括微处理器902、作为只读存储器部分的只读存储器(ROM)904、随机存取存储器(RAM)906和其他周边部件(未示出)。微处理器902类似于用作以中央处理单元(CPU)为代表的电子计算机的神经中枢的部分，在中央处理单元中将计算机作出的算术运算和控制功能聚集到超微集成电路。RAM 906是任何时候都可以在/从其中写入和读取的非易失存储器部分的示例。微处理器902、ROM 904和RAM 906也统称为微型计算机。

相机控制部分900控制整个系统，并且具有调整计数时钟CK_cntl和CK_dacl的频率、基准信号SLP_ADC的斜率(tilt)等的功能。相机控制部分900的控制程序等被存储在ROM 904中。特别地，在这情况下，通过相机控制部分900将控制基准信号比较型AD转换处理、水平部分读出处理和停止每个非选择列的功能的处理的程序存储在ROM 904中。相机控制部分900用以执行这种处理片段的数据等被存储在RAM 906中。以这样的方式构成相机控制部分900：记录介质924(诸如存储器卡)是可拆卸的，并且还以这样的方式构成：对于通信网络(因特网)的连接是可能的。例如，除微处理器902、ROM 904和RAM 906外，相机控制部分900还包括存储器读出部分907和通信接口(I/F)908。

例如，记录介质924被用于寄存用于引起微处理器902执行软件处理和基于来自亮度处理部分840的亮度系统信号对测量到的光数据DL的会聚范围与曝光控制处理(包括电子快门控制)的程序数据。特别地，在该实施例中，记录介质924还被用于寄存用于执行水平部分读出处理和用于停止每个非选择列的功能的处理的各种数据片段(诸如各种控制信息片段的设置值。存储器读出部分907在RAM 906中存储(安装)从记录介质924读出的数据。通信I/F 908中介与诸如因特网之类的通信网络的通信数据的传递。

在成像装置8中，以与像素阵列部分10分离的模块的形式示出数据控制部分7和列部分26两者。然而，也可以利用在其中将数据控制部分7和列部分26相互集成地与像素阵列部分10一起形成在同一半导体基片上的一个芯片。图4示出在除像素阵列部分10、驱动控制部分7、列部分26、基准信号产生部分27和相机信号处理部分810外还包括由成像镜头802、光学低通滤波器804、红外线剪切滤波器805等构成的光学系统的状态下的成像装置8。这种实施例当这些组成部分部分集中封装成具有成像功能的模块时适合。例如，将这样的成像装置8提供作为具有用于进行“成像”的成像功能的相机或电子装置，诸如便携装置。“成像”不仅包含标准相机照相的阶段的图像拍摄，而且广泛包含通过利用作为物理量分布检测半导体器件(诸如触摸板)或物理信息获取装置(物理量分布检测装置)的物理量分布的压力的指纹检测或图像信息获取。

同样在具有这种配置的成像装置8中，通过应用水平部分读出处理和停止后面将要描述的每个非选择列的功能的处理，可以降低整体功耗，并且在元件选择模式的阶段中可以跳过与每个都不需要的单位元件对应的信号。

4.水平跳过处理

在下文，将关于水平部分读出处理(水平跳过处理)以及与其相关的技术的具体示例给出描述。顺便说，示例1至3是切除模式下的水平切除处理的应用示例，示例5和6是稀疏模式下的水平稀疏处理的的应用示例。虽然下面将在相互结合在一起地使用在行方向上用于以给定周期跳过像素行并从属于剩下的像素行的像素中读出信号的稀疏读取处理与在行方向上的切除处理的情况下给出描述，但这对于本公开不是基本的。

图5A和图5B分别是解释根据本公开的再一实施例的水平跳过处理的基本概念的块图。具体地，图5A是解释与示例对照的对比示例的水平跳过处理的块图，而图5B是解释示例的水平跳过处理的块图。

示例1中的水平跳过处理是当水平转移部分11包括移位寄存器时的水平切除处理的应用示例，并且只要输入了用于水平转移的时钟就将像素数据(读出信号)连续移位到后级，从而进行像素数据的水平读取(水平转移)。

在图5A中所示的对比示例的固态成像器件1Z中，水平转移部分11Z包括移位寄存器510Z(转移部分的示例)，在其中在给定方向上相互级联寄存器512Z(其每一个是存储器部分的一个示例)。移位寄存器510Z用于数据的水平转移本身，并且只要输入了用于水平转移的时钟就将读出信号(像素数据)连续移位到后级。移位寄存器510Z分别在寄存器512Z中保存分别与从单位像素3输出的像素信号对应的在AD转换部分250中处理了的像素数据(读出信号的示例)，并且顺序转移保存在寄存器512Z中的像素数据到后级。固态成像器件1Z包括水平转移控制部分13Z，用于产生用于控制移位寄存器510Z的各种控制信号。水平转移控制部分13Z由门电路和其他逻辑电路组成。固态成像器件1Z读出在水平方向上的各列的AD转换部分250中获取的所有像素数据，包括切除范围(也称为“水平转移”)之外的非必要列(称为“非选择列”)的像素数据，并通过输出部分28放弃后级中的数据处理块(信号处理部分：例如，输出部分28的数字算术操作部分404)中的每个非选择列的非必要像素数据。在这情况下，属于每个非选择列的电流源240和AD转换部分250两者中消耗的功耗等于全像素读取的阶段中的功耗，因此在功耗方面没有任何优势。另外，用于每个非选择列的水平转移所需要的时间等于全像素读取的阶段中的时间，因此在高速操作方面也没有任何优势。

另一方面，在图5B中所示的示例的固态成像器件1A中，水平转移部分11A包括移位寄存器510(转移部分的示例)，在其中在给定方向上相互级联寄存器512A(其每一个是存储器部分的一个示例)。移位寄存器510A用于数据的水平转移自身，并且只要输入了用于水平转移的时钟就将读出信号(像素数据)连续移位到后级。移位寄存器510A分别在寄存器512A中保存与从单位像素3输出的像素信号对应的在AD转换部分250中处理了的像素数据(读出信号的示例)，并且顺序转移保存在寄存器512A中的像素数据到后级。固态成像器件1A包括水平转移控制部分13A，用于产生用于控制移位寄存器510A的各种控制信号。水平转移控制部分13A也由门电路和其他逻辑电路组成。虽然固态成像器件1A的配置自身好像与对比示例的固态成像器件1Z相同，但在组成功能部分的详细配置和操作方面，固态成像器件1A的配置自身不同于对比示例的固态成像器件1Z。也就是说，在示例的固态成像器件1A中，在各列的AD转换部分250中所获取的数据之中，不水平地转移用于每个非选择列的数据，而仅仅转移用于切除范围中的必要列(称为“选择列”)的数据。我们将称这样的选择性水平数据读出(转移)处理为水平跳过处理(用于每个非选择列)。结果，可以降低用于每个非选择列的水平转移所需要的电功率(可以实现低功耗)，并且可以降低用于每个非选择列的水平转移所需要的时间。因此，也可以实现水平转移的加速。

在这时，最好，以这样的方式控制所关心的功能：操作电流供给部分24(电流源240)和列部分26(AD转换部分250)的每个非选择列变成低功耗状态。我们将称这种状态为引起每个非选择列变成待命状态的状态。结果，可以降低每个非选择列的操作电流供给部分24和AD转换部分250的操作所需要的电功率。关于额外效果，由于抑制了功耗发热引起的热电流(暗电流)，所以减少了像素数据转移的阶段中的噪声和数据转移。另外，由于可以通过每个非选择列的水平跳过而缩短用于每个选择列的水平转移所需要的时间，所以水平部分读出处理的加速成为可能。在这时，在允许的情况下(细节将在后面描述)，缩短一个水平时间段，从而使得整个处理的加速成为可能。

最好，虽然最好以这样的方式控制关心的功能：关于作为对象的电流源240和AD转换部分250两者的每个非选择列获得低功耗状态，但本公开绝不限于此。然而，依赖于配置，使得至少AD转换部分250的每个非选择列作为一个对象，并且最好也使得电流源240的每个非选择列作为一个对象。更具体地，最好，虽然控制操作电流供给部分24的每个非选择列的电流源240的所有功能以及列部分26的每个非选择列的AD转换部分250(比较处理部分322、计数器控制信号产生部分332和计数处理部分351)的功能部分更好，但这对于本公开不是基本的。关于AD转换部分250，可以以这样的方式控制所关心的功能：构成AD转换部分250的至少一个功能部分变成低功耗状态。

在“控制所关心的功能”时，可以采用任何系统，只要该系统具有允许提供低功耗状态的形式。除此而外，可以以这样的方式控制所关心的功能：以来自正在供给的电源的电功率提供低功耗状态。或者，具有像与电流源240等那样与电流源的连接的功能部分可以采用用以降低了电流源的电流的系统。或者，还可以通过停止电功率从电源的供给本身来控制所关心的功能。对于“用来自正在供给的电源的电功率控制所关心的功能”，采取满足电路配置的措施。后面将描述其示例。在“停止电功率从电源的供给”时，最好，采取措施来防止正在施加在连接到每个功能部分的输入侧的前级中的电路的输出级或连接到每个功能部分的输出侧的后级中的电路的输入级的有害影响更好。降低功耗的效果在“停止电功率从电源的供给”下比在“用来自正在供给的电源的电功率控制所关心的功能”下更高。例如，如果允许增大电路规模，则将电源开关定位在跳过的列上，从而使其可以更多地降低功耗。

[用于每个非选择列的操作停止控制：第一示例]

图6和图7分别是解释在水平切除的阶段中停止每个非选择列的列电路的功能(列停止功能)的第一示例的简图。这里，图6是水平扫描速率下的定时图以及示出列停止功能的图像简图。具体地，在图6中示出了水平同步信号的定时图、转移数据的切除开始和切除结束的定时、列停止信号和相应的像素切除部分的图像简图。除此而外，图7是解释在列停止功能的第一示例中产生列停止信号的技术的块图(部分是电路)。

第一示例的列停止功能的特征是，表示切除部分的开始位置和结束位置的每个控制信号以L/H逻辑的形式表示。顺便说，“L”表示低电平，而“H”表示高电平。将继续参考图5B所示的示例的固态成像器件1A的配置给出描述。在水平转移控制部分13A_1中产生用于在水平切除的阶段中停止每个非选择列中的列电路的控制信号，从而停止用于在水平方向上产生不使用的像素数据(灰度部分)的、每个非选择列的列电路的操作。将指示切除部分的开始位置的控制信号(切除开始设置信号)和指示切除部分的结束位置的控制信号(切除结束设置信号)两者从通信/定时控制部分20供给水平转移控制部分13A_1。例如，如在图6中所示，对于范围从水平同步信号(在有效L电平上)开始点到切除部分的开始位置的时间段，切除开始设置信号保持在有效H电平，而对于其他时间段，切除开始设置信号保持在无效L电平。对于从切除部分的结束位置到水平消隐时间段的开始位置的时间段，切除结束设置信号保持在有效H电平，而对于其他时间段，切除结束设置信号保持在无效L电平。切除部分的开始位置和结束位置例如可以由寄存器等设置。切除范围可以不由手动编码设置(hand-coded setting)指定，而是可以指定任意切除范围。切除开始设置信号和切除结束设置信号的定时和逻辑绝不限于在图6中所示的那些。

如图7中所示，第一示例应用到的水平转移控制部分13A_1包括一个2-输入型OR门522和列数那么多的锁存器部分524。将切除开始设置信号和切除结束设置信号两者供给OR门522的输入端子。OR门522获得切除开始设置信号和切除结束设置信号的逻辑和，产生列停止信号，并将该列停止信号供给用于相应列的每个锁存器部分524。用于在对每个像素进行水平转移的同时输出触发(trigger)的信号(例如，水平读取控制脉冲HSEL_n)分别被供给锁存器部分524的锁存器定时控制输入端子。例如，为了产生列停止信号，对于在垂直消隐的读取时间段期间的一条线，也从所有像素(切除像素+除切除部分之外的像素)中读出像素信号。在这时，锁存器部分524与水平读取控制脉冲HSEL_n同步地单独引进从OR门522输出的列停止信号，在其中存储作为物理值的值，并且在其中锁存(保存)值，直到结束对所有像素的读取为止。各个锁存器部分524锁存的物理值的信号称为“列待命信号”

[用于每个非选择列的操作停止控制：第二示例]

图8和图9分别是解释在水平切除的阶段中停止每个非选择列的列电路的功能(列停止功能)的第二示例的简图。这里，类似于图6的情况，图8是水平扫描速率下的定时图以及示出列停止功能的图像简图。具体地，在图8中示出了水平同步信号的定时图、转移数据的切除开始和切除结束的定时、列停止信号和相应的像素切除部分的图像简图。除此而外，图9是解释在列停止功能的第二示例中产生切除寻址信号的技术的块图(部分是电路)。

第二示例的列停止功能的特征是，通过使用地址的概念来添加水平地址信息，从而根据指定水平方向上像素的地址的信号创建表示切除部分的开始位置和结束位置的控制信号(诸如切除寻址信号)。将水平地址信号、表示切除部分的开始位置的地址信号(切除开始地址设置信号)和表示切除部分的结束位置的地址信号(切除结束地址设置信号)全部从通信/定时控制部分20供给第二示例应用到的水平转移控制部分13A_2。

如图9中所示，水平转移控制部分13A_2包括数字比较器532和534以及RS锁存器538(RS型触发电路)。数字比较器532和534每个都包括位数那么多的2-输入型AND门536，以及具有位数那么多的输入端子的AND门537。在依照数字比较器532的位数的每个AND门536中，将与寻址信号对应的位数据供给一个输入端子，而将与切除开始地址设置信号对应的位数据供给其他输入端子。在依照数字比较器534的位数的每个AND门536中，将与寻址信号对应的位数据供给一个输入端子，而将与切除开始地址设置信号对应的位数据供给其他输入端子。在数字比较器532和534的任何一个中，将来自各个AND门536的输出信号供给AND门537的各个输入端子。当来自各个AND门536的所有输出信号在逻辑中保持在H电平时，来自AND门537的输出信号在逻辑中变成H电平。水平同步信号(在有效L电平上)被供给RS锁存器538的预设端子。数字比较器532的输出端子连接到RS锁存器538的复位输入端子R，并且数字比较器534的输出端子O连接到RS锁存器538的设置输入端子S。

当复位输入端子R上的信号变成H电平而设置输入端子S上的信号处于L电平时，复位RS锁存器538，因此非反相输入端子上的信号变成L电平。当设置输入端子S上的信号变成H电平而复位输入端子R上的信号处于L电平时，复位RS锁存器538，因此非反相输入端子上的信号变成H电平。例如，在对于一条线的信号处理的阶段中，首先，通过使用水平同步信号(在有效L电平上)预设RS锁存器538，因此非反相输入端子上的信号变成H电平。在那之后，当寻址信号(所表示的地址数据)依赖于用于水平转移的像素位置而依次改变并且与切除开始地址设置信号一致时，来自数字比较器532的各个AND门536的所有输出信号变成H电平。因此，AND门537的输出端子(换言之，RS锁存器538的复位输入端子R)上的信号变成H电平以复位RS锁存器538，因此非反相输出端子上的信号变成L电平。在那之后，当寻址信号(所表示的地址数据)更多地依赖于用于水平转移的像素位置而改变并且与切除结束地址设置信号一致时，来自数字比较器534的各个AND门536的所有输出信号变成H电平。因此，AND门537的输出端子(换言之，RS锁存器538的设置输入端子S)上的信号变成H电平以复位RS锁存器538，因此非反相输出端子上的信号变成H电平。结果，如图8中所示，以与来自RS锁存器538的非反相输出端子Q的列停止信号的定时相同的定时输出切除寻址信号。

如上所述，当要切除的像素的地址像关于第二示例的技术那样清楚时，变成不需要产生列停止信号。换句话说，虽然在第一示例中，需要至少对垂直消隐时间段期间的一个水平扫描时间段进行对于除在切除部分中的像素之外的像素的列ADC，但在第二示例中没有这样的必要性。然而，像从图7与图9之间的消耗可以理解的那样，电路规模在第二示例的水平转移控制部分13A_2中变得比在第一示例的水平转移控制部分13A_1中更大。所以，当允许电路规模增大时，可以采用第二示例。

[待命信号的产生]

图10至图12A和图12B分别是解释产生列待命信号的技术的定时图和电路图。这里，图10是当产生列待命信号时的定时图。图11是解释列待命信号产生部分的第一示例的电路图。除此而外，图12A和图12B分别是解释列待命信号产生部分的第二示例的电路图。

这里，将关于基于通过应用如图6和图7所示的第一示例的每个非选择列的操作停止控制产生的列停止信号产生列待命信号的技术给出描述。由于这个原因，图10示出定时图，该定时图示出在其中根据列停止信号创建列待命信号的示例。当应用如图8和图9所示的第二示例的每个非选择列的操作停止控制时，仅仅需要使用切除寻址信号代替使用第一示例的列停止信号。

在用于当对每个像素进行水平转移时输出触发的信号(例如，水平读取控制脉冲HSEL_n)与在用于垂直消隐时间段的读取处理的阶段中产生的列停止信号CLMSTP之间获得逻辑。除此而外，对每个列产生列待命信号CLMSTB_n，用于使得操作电流供给部分24的电流源240_n和列部分26的AD转换部分250_n能够变成待命状态。关于水平读取控制脉冲HSEL，仅仅需要参考后面将要描述的示例3。例如，在列停止信号CLMSTP处在H电平的同时，获得具有水平读取控制脉冲HSEL_n的脉冲的逻辑以使得列待命信号CLMSTB_n处在H电平，从而使得电流源240_n和AD转换部分250_n两者都处在待命状态。另一方面，当列停止信号CLMSTP处在L电平的同时，即使当获得具有水平读取控制脉冲HSEL_n的脉冲的逻辑时，也使得列待命信号CLMSTB_n处于L电平，以输出像素数据而不使得电流源240_n和AD转换部分250_n两者都处于待命状态。按照这种控制，可以在像素的切除部分(每个选择列)中操作电流源240_n和AD转换部分250_n两者，并且可以在除像素的切除部分之外的部分(每个非选择列)中控制电流源240_n和AD转换部分250_n两者的功能。当控制每个非选择列的控制电流源240_n和AD转换部分250_n两者的功能时，在除像素的切除部分之外的部分中不执行列ADC处理，这可以对低功耗提升做出贡献。

在用于当对每个像素进行水平转移时输出触发的水平读取控制脉冲HSEL_n与列停止信号CLMSTP之间获得逻辑，从而产生用于使得列处于待命状态的列待命信号。例如，当列停止信号CLMSTP处于有效H电平的同时，获得具有水平读取控制脉冲HSEL_n的逻辑以使得列待命信号CLMSTB_n处于有效H电平(在列的待命状态下)。另一方面，当列停止信号CLMSTP处于无效L电平的同时，即使当获得具有水平读取控制脉冲HSEL_n的逻辑时，也使得列待命信号保持在无效L电平(防止列变成待命状态)。例如，图11示出包括在水平转移控制部分13A中的第一示例的列待命信号产生部分550A(当使得其对应于图7时对应于锁存器部分524)的配置。第一示例的列待命信号产生部分550A具有仅仅当水平读取控制脉冲HSEL_n输入到其时才引进和保存列停止信号CLMSTP的配置。具体地，列待命信号产生部分550A对于每一列(换言之，对于每一列部分23)包括2-输入型选择器552和D型触发电路554。在选择器552中，将从图7中所示的OR门522中输出的列停止信号CLMSTP输入到一个输入端子(“1”侧)，而将来自触发电路554的非反相输出信号Q输入到另一输入端子(“0”侧)。水平读取控制脉冲HSEL_n被供给选择器552的控制输入端子。在每个触发电路554中，将来自选择器552的输出信号输入到数据输入端子D，而将用于水平转移(水平转移时钟CK_H)的时钟供给时钟输入端子。在操作的开始的阶段(例如，垂直扫描的开始的阶段)中，将复位信号供给触发电路554的复位端子RST以复位非反相输出信号Q。

利用这样的配置，当水平读取控制脉冲HSEL_n为有效(在这种情况下处于“1”(H)电平)时，选择器552选择并输出列停止信号CLMSTP作为在“1”侧上的输入信号。另一方面，当水平读取控制脉冲HSEL_n为无效(在这种情况下处于“0”(L)电平)时，选择器552选择并输出列停止信号CLMSTP作为在“0”侧上的输入信号。由于这样选择并输出的信号由触发电路554引进，所以当临时引进处于H电平(表示切除范围之外的列)的列停止信号CLMSTP时，可以维持H电平。结果，从触发电路554的非反相输出端子Q输出如图10所示的列待命信号CLMSTB_n。

图12A和图12B示出包括在水平转移控制部分13A中的第二示例的列待命信号产生部分550B的配置。如图12A所示，第二示例的列待命信号产生部分550B包括在其中相互级联寄存器562(每个都是存储器部分的一个示例)的移位寄存器560(转移部分的一个示例)以及停止确定部分566。寄存器562和移位寄存器560分别对应于将在后面描述的示例3中的寄存器662和移位寄存器660。在这情况下，为了简单而省略其详细描述。移位寄存器660连同水平扫描一起进行用于连续将水平读取控制脉冲HSEL_n供给后级中的寄存器562的移位操作。

如图12B所示，停止确定部分566对于每一列包括D型锁存器568(D型触发电路)。与各个列公用地将列停止信号CLMSTP供给D型锁存器568的数据输入端子D。将对应列的水平读取控制脉冲HSEL_n供给D型锁存器568的时钟输入端子CK。D型锁存器568引进并保存处于水平读取控制脉冲HSEL_n的上升沿的列停止信号CLMSTP的值(要么是L要么是H)，从而输出列待命信号CLMSTB_n到非反相输出端子Q。所以，D型锁存器568将列待命信号CLMSTB_n供给对应列的电流源240和AD转换部分250中的每一个。结果，如图10所示，切除范围之外的每个非选择列的列待命信号CLMSTB_n处于H电平，而切除范围之内的每个非选择列的列待命信号CLMSTB_n处于L电平。顺便说，例如利用供给AD转换部分250的水平读取控制脉冲HSEL_n以便选择成为像素数据的读取对象的AD转换部分250。

[功能停止控制电路]

图13是示出用于通过使用与列对应地产生来分别对应于列的列待命信号CLMSTB_n开启或关闭操作电流供给部分24的电流源240_n以及列部分26的AD转换部分250_n的功能的功能停止控制电路的配置的块图(部分是电路)。如也参考图1、2和3所述那样，用于控制功能的ON/OFF的列停止信号CLMSTP_n被输入到电流源240的开关晶体管244、比较部分252的开关晶体管374、计数器控制产生部分332和计数处理部分351以便分别对应于列。仅仅需要列停止信号CLMSTP_n通过反相器572反相列待命信号CLMSTB_n的逻辑以产生逻辑上因此而反相了的列待命信号CLMSTB_n。如图2所示，可以以在其中在恒流源242中提供开关晶体管244并且由列信号CLMSTP_n(的L电平)抑制电流供给的配置的形式实现用于控制电流源240_n的功能的功能停止控制电路。如图3所示，可以以在其中在恒流源372中提供开关晶体管374并且由列停止信号CLMSTP_n(的L电平)抑制电流供给的配置的形式实现用于控制比较处理部分322_n的功能的功能停止控制电路。如图13B所示，可以以在其中在AND门576中获得列停止信号CLMSTP_n与计数时钟CK_cntl的逻辑积并且停止供给计数处理部分351的上下计数器578的时钟输入端子CK的时钟(具有与计数时钟CK_cntl的逻辑相同的逻辑)的配置的形式实现用于控制计数处理部分351_n的功能的功能停止控制电路。或者，虽然未图示，但还可以采用用上下计数器578之中具有计数启动信号EN获得逻辑并且停止时钟供给的配置。采用通常仅仅当计数启动信号EN有效时进行计数并且列停止信号获得逻辑的配置，从而以计数启动信号EN不变成有效的方式进行控制。虽然未图示，但所取得的全部是，用于控制计数器控制信号产生部分332的功能的功能停止控制电路是用于控制产生计数启动信号EN所关心的功能的电路。所以，仅仅需要采用与计数器控制信号产生部分332的配置对应的配置。如上所述，属于对于其不需要像素数据的水平转移的每个非选择列的电流源240和AD转换部分250的功能的停止导致功耗减小。

[水平扫描跳过处理]

图14和图15分别是解释用于禁止执行对于切除范围之外的每个非选择列的像素数据的水平转移(用于禁止读出信号的转移)的处理，换言之，用于跳过水平转移中的每个非选择列的像素数据的处理(称为“水平扫描跳过处理”)的简图和定时图。这里，图14是解释用于实现水平扫描跳过处理的读取开始位置控制的简图。除此而外，图15是当相互结合地使用对于每个非选择列的列停止功能和水平扫描跳过处理时水平扫描速率上的定时图以及列停止功能和水平扫描跳过处理的图像图。

在图14中，由虚线指示的脉冲是当不进行跳过时的脉冲，而实线指示的脉冲是当通过对水平读取控制脉冲HSEL进行控制来执行水平扫描跳过处理的脉冲。当进行像素的读取(对于像素数据的水平转移)时，以一个像素作为一个单位输出水平读取控制脉冲HSEL，从而进行对于像素读取定时的控制。在这时，通过从与切除开始对应的像素位开始水平读取控制脉冲HSEL的第一输出来实现用于对于水平扫描跳过处理的水平读取控制脉冲HSEL的跳过的控制。结果，如图15所示，可以跳过(防止读出)在切除开始处和之前的像素数据。

[读出开始位置控制]

图16是解释根据本公开的再一实施例的水平扫描跳过处理的概念图。如图16所示，当设置了读出开始位置时，从由此而设置的操作电流供给部分24的电流源240和列部分26的AD转换部分250输出像素数据。只要输入了时钟，读出信号就连续地被移位寄存，从而进行像素读取(像素数据的水平转移)。另外，在已经结束了像素的切除部分的读取之后，以扫描结束信号(表示扫描的结束的触发信号)获得逻辑部分，并停止(例如复位)根据水平读取控制脉冲HSEL的输出，从而使得可以跳过在那个时间处和之后的像素(不读出像素数据)。

当如上所述地在水平方向上添加地址概念时，在水平读取控制脉冲HSEL的控制中设置像素切除部分的开始地址和结束地址两者，从而使得可以进行跳过(开始从指定地址输出水平读取控制脉冲HSEL)。

[用于产生读取开始位置信号的技术]

图17A和图17B分别是解释用于产生读取开始位置信号的技术的电路图和定时图。这里，图17A是示出读取开始位置信号产生部分的配置的电路图，而图17B是解释读取开始位置信号产生部分的操作的定时图。

读取开始位置信号产生部分580每列(换言之，每一个列部分23)包括D型触发电路582、反相器583、2-输入型AND门584、2-输入型选择器586和D型触发电路588。在操作开始阶段中(例如，在垂直扫描开始阶段)，将复位信号供给触发电路582和588的每个复位端子RST以将非反相输出信号Q复位到L电平。在触发电路582中，将从图7所示的OR门522输出的列停止信号CLMSTP输入到数据输入端子D，而将水平转移时钟CK_H供给时钟输入端子。在AND门584中，将通过在反相器583中在逻辑上反相列停止信号CLMSTP获得的信号输入到一个输入端子，而将来自触发电路582的非反相输出信号Q输入到另一输入端子。选择器586和触发电路588具有仅仅当水平读取控制脉冲HSEL_n输入到其时才引进并保存原始读取开始位置信号ST的配置。在选择器586中，来自AND门584的输出信号(原始读取开始位置信号ST)被输入到一个输入端子(“1”侧)，而来自触发电路588的非反相输出信号Q被输入到另一输入端子(“0”侧)。水平读取控制脉冲HSEL_n供给选择器586的控制输入端子。当水平读取控制脉冲HSEL_n为有效(在这种情况下处于“1”(H)电平)时，选择器585选择并输出在“1”侧上的输入信号。另一方面，当水平读取控制脉冲HSEL_n为无效(在这种情况下处于“0”(L)电平)时，选择器585选择并输出在“0”侧上的输入信号。在每个触发电路588中，来自选择器586的输出信号被输入到数据输入端子D，而水平转移时钟CK_H供给时钟输入端子。

利用这样的配置，如图17B所示，通过使用列停止信号CLMSTP以及通过在触发电路582中锁存列停止信号CLMSTP获得的信号两者来在AND门584中进行边缘检测，从而产生表示读取开始位置的原始读取开始位置信号ST。原始读取开始位置信号ST与水平转移时钟CK_H同步地被锁存在触发电路588中，从而对于每个列产生并保存读取开始位置信号ST_n。结果，从触发电路588的非反相输出端子Q输出如图17B所示的读取开始位置信号ST_n。顺便说，由于例如假定读取开始位置信号ST_n在V消隐时间段期间被创建，所以可能不能在消隐时间段期间对一条线进行跳过操作。然而，可以跳过切除范围之内的图像，从而输出像素数据。

[与列AD转换处理的关系]

图18是解释每个非选择列的功能停止与列AD转换处理之间的关系的简图。控制属于每个非选择列(在这种情况下为除切除像素之外的)的列电路(构成操作电流供给部分24的恒流源242以及AD转换部分250的负载MOS晶体管)的功能，从而使得可以在像素读取阶段降低功耗。除此而外，控制停止每个非选择列(跳过像素)的像素数据的水平转移的功能，从而使得可以缩短水平切除时间段。然而，如图18所示，由列AD转换处理(基准信号比较型AD转换处理)所需要的时间段限制用于要读出的一条线的水平扫描时间段的缩短。因此，存在这样的限制：超过必要时间段的时间段的缩短是不可能的。换句话说，可以仅仅进行每个非选择列的水平跳过，直到列AD转换处理所需要的时间段的长度。

例如，当列AD转换处理所需要的时间段长于切除部分的时间段时提供如图18所示的列ADC时间段1。在这情况下，可跳过的范围不包含切除范围之外的整个范围，而是限制到其一部分。因此，水平稀疏处理中的实际跳过处理被限制到这个部分(＝这个可跳过范围)。另一方面，当列AD转换处理所需要的时间段短于切除部分的时间段时提供如图18所示的列ADC时间段2。在这情况下，可跳过的范围包含切除范围之外的整个范围。因此，在切除范围之外的整个范围上执行水平稀疏处理中的实际跳过处理。

5.具体配置的示例

在下文，将关于用于每一个执行上述再一个实施例中的水平跳过处理的具体配置的示例给出描述。

示例1

[水平转移部分的配置]

图19是示出示例1的水平转移部分11的示意性配置的电路图，而图20是示出示例1的水平转移部分11的详细配置的电路图。在这些附图中，水平转移部分11被示出为附图中的左手侧变成读取头部侧的形式。

在示例1中的水平跳过处理(与后面要描述的示例2的情况类似)是在水平转移部分11包括移位寄存器的情况下的水平跳过处理的应用示例，并且只要输入用于水平转移的时钟(水平转移时钟CK_H)，就继续向后级移位读出信号(像素数据)，从而水平地读取像素数据(换言之，水平地转移像素数据)。具体地，示例1的水平转移部分11包括在其中相互级联了寄存器612的移位寄存器610，并且将像素数据移位到后级。将具有在其中将同时从属于列部分26的各个列的AD转换部分250引进的并行数据作为串行数据输出到输出部分28侧(所谓用于并行输入/串行输出的移位寄存器：并行/串行计数器)的形式的移位寄存器，用作示例1中的移位寄存器610。在移位寄存器610中，该级中的寄存器612的串行输出端子SO分别连接到后级中的寄存器612的串行输入端子SI，而并行输入端子(寄存器612的数据输入端子DI)分别连接到列的AD转换部分250(的计数部分254)。另外，在移位寄存器610(的每个寄存器612)中，用于水平转移的时钟(水平转移时钟CK_H)被输入到时钟输入端子CK，用于在移位模式与负载模式之间彼此切换的模式控制信号SL被输入到模式设置端子SL，而清零信号CL被输入到清零端子CL(复位端子)。以整个移位寄存器610为单位的串行输出端子SOUT连接到输出部分28。水平转移时钟CK_H、模式控制信号SL和清零信号CL全部从通信/定时控制部分20供给。

在水平扫描开始阶段中，首先，用清零信号CL复位保存在寄存器612中的数据。在那之后，模式控制信号SL变成指示负载模式，由此将列部分26的计数部分254中的数据引进寄存器612。在那之后，当模式控制信号SL变成指示移位模式时，只要输入了水平转移时钟CK_H，就将引进寄存器612的像素数据(读出信号)连续移位到后级，从而水平读出像素数据(水平转移像素数据)。由于寄存器612展示了在其中保存被保持在计数部分254中的计数结果的锁存器功能，所以寄存器612可以响应用于相互并行地执行在AD转换部分250中的AD转换处理和像素数据的水平转移的所谓流水线操作。

这里，在示例1中，甚至在不仅仅在标准水平转移阶段中进行切除和读出时，将像素数据从头部侧转移到输出部分28。为此，在示例1中的水平跳过处理中，可能不能跳过移位寄存器的头部侧(换言之，在切除开始处和之前的像素数据)，但可以跳过在切除开始处和之后的像素数据。换言之，当从读取缓冲器输出切除结束的列的像素数据(对于切除部分的像素的读出结束)时，停止水平转移时钟CK_H的供给以停止水平转移，从而使得可以跳过(不读出)那个时间处和之后的像素数据。

示例2

图20是解释示例2中的水平跳过处理的电路图(部分是块)。在该附图中，水平转移部分11被示出为在其中附图中的左手侧变成读取头部侧的形式。示例2是在示例1的水平转移方面的变化，用于每个非选择列的操作停止控制可以与示例1的操作停止控制相同。

示例2中的水平跳过处理(与示例1的情况类似)是在水平转移部分11包括移位寄存器的情况下的水平跳过处理的应用示例，并且只要输入用于水平转移的时钟(水平转移时钟CK_H)，就继续向后级移位读出信号(像素数据)，从而水平地读取像素数据(换言之，水平地转移像素数据)。示例2中的水平跳过处理与示例1中的水平跳过处理不同之处在于：在移位寄存器的头部侧上提供输出选择器，由此容易实现跳过在切除开始之前的像素数据。

具体地，在移位寄存器610中，关于在能够在水平跳过处理阶段中变成头部侧上的非选择列的范围(由该附图中的ADJ指示的范围)中的寄存器612，分别在串行输出端子SO中提供输出缓冲器614。输出缓冲器614的串行输出端子SO以整个移位寄存器610为单位公用地连接到串行输出端子SOUT。将指示将来自输出缓冲器614的哪个输出信号供给输出部分28(换句话说，哪个输出缓冲器612用作读取缓冲器)的控制信号(读取缓冲器指示信号Hrd_k：参考字符k是离最后级侧的列数)从读取列控制信号产生部分690单独供给输出缓冲器614。读取列控制信号产生部分690包括读取缓冲器位置确定部分694。将切除开始地址指示信号从通信/定时控制部分20供给读取缓冲器位置确定部分694。读取缓冲器位置确定部分694基于切除开始地址指示信号指定读取缓冲器的列，并且产生仅仅其具有读取缓冲器的列数的读取缓冲器指示信号为有效(例如，处于H电平)而其他读取缓冲器指示信号为无效(例如，处于L电平)的读取缓冲器指示信号Hrd_k。在对于其读取缓冲器指示信号Hrd_k为无效的输出缓冲器614中，其串行输出端子SO变成高阻抗状态。另一方面，对于其读取缓冲器指示信号Hrd_k为有效的输出缓冲器614(读取缓冲器)从串行输出端子SOUT向输出部分28连续地转移像素数据。

在示例1中，甚至在不仅仅在标准水平转移阶段中进行切除和读出时，将像素数据从头部侧转移到输出部分28。另一方面，当在示例2中进行切除和读出时，将像素数据从读取缓冲器转移到输出部分28。结果，不水平转移在头部侧上的非选择列的像素数据，但连续地水平转移来自读取开始位置的选择列的像素数据。除此而外，当从读取缓冲器输出在切除结束处的列的像素数据时，换言之，当结束对于像素的切除部分的读取时，与示例1的情况类似，停止水平转移，从而使得可以跳过(不读出)在那个时间处和之后的像素数据。顺便说，当在示例2中进行标准水平转移时，不存在不方便之处，因为像素数据从头部输出缓冲器614(换言之，读取寄存器612)转移到输出部分28。

示例3

图21是解释示例3中的水平跳过处理的电路图(部分是块)。在该附图中，水平转移部分11被示出为在其中附图中的左手侧变成读取头部侧的形式。示例3是在示例1的水平转移方面的变化，用于每个非选择列的操作停止控制可以与示例1的操作停止控制相同。

与示例1和示例2两者不同，示例3中的水平跳过处理特征是：只要输入了水平转移时钟CK_H就不用移位寄存器连续地向后级转移像素数据(读出)，但按照水平扫描部分12作出的控制调整水平方向上的读取开始位置和结束位置，并且连续移位水平扫描位置。换言之，当进行像素数据的水平转移时，以一个像素为单位输出水平读取控制脉冲HSEL，从而控制像素数据的读出定时。除此而外，关于对于水平跳过的控制，开始从与切除开始对应的位置输出水平读取控制脉冲HSEL，从而跳过(不读出)在切除开始之前的像素数据。例如，当设置了读出开始位置时，从这样设置的水平位置上的AD转换部分250输出像素数据。所以，只要输入了水平转移时钟CK_H，就移位水平读取控制脉冲HSEL(假设处于有效H电平)，从而移位水平读取位置(换言之，通过使用水平读取控制脉冲HSEL从读取开始位置的扫描开始)。结果，进行像素数据的水平转移。当已经结束了对于切除部分的读取时，停止水平读取控制脉冲HSEL的输出，从而跳过(不读出)在那个时间处和之后的像素数据。

例如，水平转移部分11包括水平扫描部分12(列扫描电路)和水平信号线18两者，用于实现连续读出水平方向上的像素阵列部分10中的信号的控制电路功能。水平扫描部分12指示在数据转移操作阶段要读出的数据的列位置。具体地，水平扫描部分12包括水平地址设置部分12a和水平驱动部分12b，用于控制列地址和列扫描。响应来自通信/定时控制部分20的控制信号CN2，水平扫描部分12开始扫描列。

例如，计数部分254的输出端子可以通过各个AD转换部分250的输出侧连接到水平信号线18。或者，可以采用这样的配置：在其中在计数部分254的后级中提供作为存储器件的数据存储器部分256，从而响应流水线处理，其中该存储器件包括锁存器，用于保存保持在计数部分254中的计数结果。数据存储器部分256在其中以确定的定时保存并存储从计数部分254输出的计数数据。在下文，将关于提供了数据存储器部分256的情况给出描述。

水平扫描部分12具有读出扫描部分的功能，该读出扫描部分用于读出分别保持在数据存储器部分256中的计数值，与此同时，列部分26的比较部分252和计数部分254执行比较部分252和计数部分254负责的各个处理片段。

每个数据存储器部分256例如包括D型触发电路652和输出缓冲器654。在D型触发电路652中，数据输入端子D连接到计数部分254的输出端子，而非反相输出端子Q连接到输出缓冲器654的输入端子。输出缓冲器654的输出端子连接到水平信号线18。水平读取控制脉冲HSEL从水平扫描部分12(的水平驱动部分12b)供给D型触发电路652的时钟输入端子CK。输出缓冲器654是除L/H(低电平L和高电平H)还能够获得高阻抗状态的类型的。所以，当水平读取控制脉冲HSEL处于有效H电平的同时，输出缓冲器654照原样输出在D型触发电路652的非反相输出端子Q(L/H)上的非反相信号。另一方面，当水平读取控制脉冲HSEL处于无效L电平的同时，输出缓冲器654引起输出端子变成高阻抗状态。结果，仅仅在其每一个中水平读取控制脉冲HSEL处于有效H电平的列的像素数据通过水平信号线18被传送到输出部分28，从而使得可以实现像素数据的水平转移。

水平信号线18具有用于AD转换部分250的要么一位宽要么双倍位宽(例如，在互补输出的情况下)的信号线，并且连接到具有与各个输出线对应的信号放大器402的输出部分28。计数部分254、数据存储器部分256和水平信号线18采用每个对应于N位的相应配置。

水平扫描部分12包括移位寄存器660，在其中寄存器662(例如，D型触发电路)被相互级联成水平地址设置部分12a。当指示水平扫描开始的开始脉冲H_ST被输入到水平扫描部分12时，水平扫描部分12进行移位操作，用于后续地供给与开始脉冲H_ST对应的水平读取控制脉冲HSEL到后级。例如，假设开始脉冲H_ST是以H电平保持仅仅短于水平转移时钟CK_H的一个周期的时间段的信号，并且其H电平可以锁定在水平转移时钟CK_H的上升沿。寄存器662将从前级转移到其的水平读取控制脉冲HSEL(在初始级的情况下为开始脉冲HST)锁定在水平转移时钟CK_H的上升处，并将保存在水平转移时钟CK_H的下降处的水平读取控制脉冲HSEL，从而转移水平读取控制脉冲HSEL到后级。可以与水平转移时钟CK_H的周期对应地转移具有用于与开始脉冲H_ST对应的水平转移时钟CK_H的一个周期的有效时间段(H电平)的水平读取控制脉冲HSEL，而不用依赖于水平转移时钟CK_H的负载(duty)。关于用于水平读取控制脉冲HSEL的移位操作(换言之，用于水平读取控制脉冲HSEL的水平转移操作)，例如，仅仅需要参考后面要描述的示例6。

这里，示例3中的水平扫描部分12包括构成寄存器662的输出端子与AD转换部分250(具体地，数据存储器部分256)之间的水平驱动部分12b的门电路以及读取列控制信号产生部分690。在这情况下，读取列控制信号产生部分690包括切除控制信号产生部分696，用于产生用于控制门电路(换句话说，用于调整读取列)的切除控制信号。当水平读取控制脉冲HSEL处于有效H电平并且用于调整切除范围的切除控制信号的H时间段指示切除范围(有效时间段)时，例如，将2-输入型AND门672用作门电路。在这种情况下，当水平读取控制脉冲HSEL或切除信号的有效时间段的逻辑不同于AND门672的逻辑时，将与其对应的电路也用作门电路。

在AND门672中，将从寄存器662输出的水平读取控制脉冲HSEL供给一个输入端子，而将用于调整切除范围的切除控制信号从切除控制信号产生部分696供给另一输入端子。切除控制信号可以是分别与列对应的信号。或者，也可以公用地使用通过逻辑反相在图6或图10中所示的列停止信号CLMSTP而获得的信号。也可以将通过锁定在图7中所示的列停止信号CLMSTP而获得的信号用作前者。换言之，切除控制信号产生部分696可以利用在图7中所示的列停止信号产生部分的一部分或全部配置。

在这样的示例3中，仅仅对于切除控制信号处于有效H电平的时间段，水平转移像素数据。在这种情况下，如图14或者如示例1和示例2中所示，当也进行用于从与切除开始对应的位置开始水平读取控制脉冲HSEL的输出的读取开始位置控制时，可以跳过(不读出)在切除开始处和之后的每个非选择列的像素数据。

示例4

图22至图24分别是解释示例4中的水平跳过处理的电路图。这里，图22是示出示例4中的水平转移部分11的示意性配置的电路图。图23和图24每一个分别是示例4中的水平转移部分11的详细配置的电路图。如图22中所示，示例4中的水平转移部分11包括在其中对于每一列包含一个开关电路644的水平转移控制部分640。读取开始位置信号ST_n从读取开始位置信号产生部分580输入到开关电路644_n。除此而外，水平转移控制信号从通信/定时控制部分20供给开关电路644_n的控制输入端子。列待命信号CLMSTB_n供给水平转移控制部分640_n。水平转移控制部分640_n顺序转移水平读取控制脉冲HSEL到后级，并且还供给水平读取控制脉冲HSEL到相应列的数据存储器部分256。数据存储器部分256的输出端子连接到水平信号线18。虽然未图示，但与示例3的情况类似，数据存储器部分256包括D型触发电路652和输出缓冲器654。当水平读取控制脉冲HSEL处于有效H电平的同时，数据存储器部分256输出在其中保持的数据到水平信号线18。另一方面，当水平读取控制脉冲HSEL处于无效L电平的同时，数据存储器部分256引起输出端子变成高阻抗状态。

如在图23和图24中所示，水平转移控制部分640包括D型触发电路642(寄存器)以及具有2-输入型开关645和646的开关电路644。将用于切换在其上将水平读取控制脉冲HSEL先于另一个转移到下一个移位寄存器的方向(路径)的水平转移控制信号供给开关电路644(的开关645)的控制输入端子。

在开关645_n中，将从前级中的触发电路642_n-1输出到其的水平读取控制脉冲HSEL_n-1输入到一个输入端子(“0”侧)。除此而外，将从后级中的触发电路642_n+1向其输出的水平读取控制脉冲HSEL_n+1输入到另一输入端子(“1”侧)。注意，在初始级上的开关645₀的一个输入端子(“0”侧)和在最后级中的开关645_H的另一个输入端子(“1”侧)两者被固定为要么是L电平要么是H电平。开关645_n当水平转移控制信号处于“0：L电平”时选择并输出在“0”侧上的输入信号，而当水平转移控制信号处于“1：H电平”时选择并输出在“1”侧上的输入信号。例如，在非反相读取的情况下，作出向“0：L电平”侧的切换，而在反相阶段中，作出向“1：H电平”侧的切换。在开关646_n中，来自开关645_n的输出信号被输入到一个输入端子(“0”侧)，与读取开始位置信号ST_n对应的读取开始位置信号n被输入到另一个输入端子(“1”侧)，而与水平同步信号对应的水平扫描开始脉冲被输入到控制输入端子。在这种情况下，图23示出当水平扫描开始脉冲处于H电平时的状态，而图24示出当水平扫描开始脉冲处于L电平时的状态。在触发电路642_n中，来自开关646_n的输出信号被输入到D输入端子，水平转移时钟CK_H供给时钟输入端子，列待命信号CLMSTB_n供给复位端子RST，而从非反相输出端子Q输出水平读取控制脉冲HSEL_n。

在这样的配置中，开关646_n基于水平扫描开始脉冲进行到在其上(当输入了水平同步信号时)仅按水平转移信号的一个周期引进读取开始位置信号n(切除信号)的侧的切换。结果，水平读取控制脉冲HSEL_n的转移从对其读取开始位置信号n处于H电平的列开始。具体地，首先，如图23中所示，当水平扫描状态脉冲(水平同步信号)处于H电平的同时，开关646_n切换到“1”侧以选择读取开始位置信号n，从而供给读取开始位置信号n到触发电路642_n的D输入端子。触发电路642_n在那里与水平转移时钟CK_H同步地取得读取开始位置信号n(对于其仅仅开始位置处的列处于H电平的信号)，并且在那里保存读取开始位置信号n作为水平读取控制脉冲HSEL_n。如图24中所示，当水平扫描开始信号变成L电平时(水平转移时钟CK_H的一个周期消逝之后)，只要输入了水平转移时钟CK_H，水平读取控制脉冲HSEL_n就移位地寄存。结果，由于水平读取控制脉冲HSEL_n以从开始位置开始的顺序变成H电平，所以选择相应列的数据存储器部分256中的像素数据以便通过水平信号线18转移。换言之，对于其读取开始位置信号n处于H电平的列的开关646_n，通过移位操作开始从那个列读取。结果，可以跳过在切除开始之前的像素数据。从读取开始位置起移位寄存水平读取控制脉冲HSEL_n，从而提供进行跳过的配置。在这种情况下，通过使用列待命信号CLMSTB_n复位未读出的像素列的触发电路642_n，从而停止该操作。

[水平稀疏处理]

示例5

图25和图26分别是解释示例5的跳过处理的电路图。示例5是在示例1的水平转移方面的变化，并且用于每个非选择列的操作停止控制可以与示例1的操作停止控制相同。

与作为水平切除处理的应用示例的示例1至示例4不同，示例5的水平跳过处理是水平稀疏处理的应用示例。所以，示例5的水平跳过处理特征在于采取措施来基于这样的配置应用到水平稀疏处理：在该配置中，只要输入了水平转移时钟CK_H，就通过使用移位寄存器连续地向后级转移像素数据(读出信号)(这一点等同于示例1或示例2)。在这种情况下，水平稀疏处理是这样的形式：在其中每m列向水平信号线18侧转移像素数据(m是稀疏数并且是等于或大于2的正整数)。所以，在下文，我们将水平稀疏处理参考为1/m稀疏(thinning)。虽然这里省略了详细描述，但最好操作电流供给部分24和列部分26停止用于不变成读出对象的每个非选择列的操作，从而降低功耗。

在图25中所示的第一种情况下，水平转移部分11包括具有用于在移位寄存器610的每个相邻两个寄存器612之间(换言之，在每相邻两级之间)响应水平稀疏处理的选择器622的开关部分620以便能够响应1/m稀疏(m：任意稀疏数)。选择器622使用m输入-1输出型开关，以便能够响应1/m稀疏。

为了便于绘图，在用于图示的整个附图中省略了信号线到选择器622_n的输入端子的连接。然而，如在该附图中的特殊注释中所示的那样，在布置在第n级上的寄存器612_n的输入侧上的选择器622_n中，输出端子OUT连接到寄存器612_n的输入侧，第一输入端子IN₁连接到刚好在寄存器612_n-2之前的寄存器612_n-1(换言之，第(n-1)级)的输出端子，而第二输入端子IN₂连接到刚好在寄存器612_n-1之前的寄存器612_n-2(换言之，第(n-2)级)的输出端子。类似地，最后第m输入端子IN_m连接到第(n-m)级中的寄存器612_n-m的输出端子。在布置在第(n-1)级中的寄存器612_n-1的输入侧上的选择器622_n-1中，输出端子OUT连接到寄存器612_n-1的输入侧，第一输入端子IN₁连接到刚好在寄存器612_n-1之前的寄存器612_n-2(换言之，第(n-2)级)的输出端子，而第二输入端子IN₂连接到刚好在寄存器612_n-2之前的寄存器612_n-3(换言之，第(n-3)级)的输出端子。类似地，最后第m输入端子IN_m连接到第(n-m-1)级中的寄存器612_n-m-1的输出端子。这也应用于任何其他级。

在选择器622中，将用于控制稀疏数m的控制信号M从通信/定时控制部分20输入到控制输入端子。所以，以这样的方式控制选择器622：在1/2稀疏阶段，选择第二输入端子IN₂。类似地，以这样的方式控制选择器622：在1/m稀疏阶段，选择第m输入端子IN_m。结果，由于仅仅来自第(n±m·α)级(α：一个任意整数)中的寄存器612的输出被选择性地转移到输出部分28侧，所以可以每稀疏数m向水平信号线18侧转移像素数据。在这种情况下，在标准读出处理阶段中不存在不方便之处，因为进行控制来选择第一输入端子IN₁。

在图26中所示的第二情况是可以固定稀疏数m并且每稀疏数m使用2输入-1输出型开关的情况。在布置在第n级中的寄存器612_n的输入侧上的选择器622_n中，输出端子OUT连接到寄存器612_n的输入侧，第一输入端子IN₁连接到刚好在寄存器612_n之前的寄存器612_n-1(换言之，在第(n-1)级中)的输出端子，而第二输入端子IN₂连接到第(n-m)级中的寄存器612_n-m的输出端子。这也应用于其他第(n±m·α)级(α：任意整数)。

用于是否控制执行水平稀疏处理的控制信号被输入到选择器622的控制输入端子。在1/m稀疏阶段中，进行控制以便选择第二输入端子IN₂。结果，由于仅仅来自第(n±m·α)级(α：任意整数)中的寄存器612的输出被选择性地转移到输出部分28侧，所以可以每稀疏数m向水平信号线18侧转移像素数据。在这种情况下，在标准读出处理阶段中不存在不方便之处，因为进行控制来选择第一输入端子IN₁。

注意，在第一情况和第二情况中的任何一个中，关于移位寄存器610的头部侧(输出部分28侧)，例如，最好引起第n级(或任意第(n±m·α)级)变成最后级(换言之，读取缓冲器)以便防止引起任何非必要列。当不引起第n级变成最后级时，最好采用跳过任何非必要列的配置。这种思考方式与示例2中的思考方式相同。也就是说，在移位寄存器610中，在水平稀疏处理阶段中，关于在能够变成头部侧上的非选择列的范围(例如，从第n级至第(n+m-1)级的范围)中的寄存器612，在输出侧上提供输出缓冲器680。输出缓冲器680的输出端子公用地以整个移位寄存器610为单位连接到串行输出端子SOUT。分别将指示稀疏数m的控制信号M_j从读取列控制信号产生部分690供给输出缓冲器680。读取列控制信号产生部分690包括读取缓冲器位置确定部分697。将用于控制稀疏数m的控制信号M从通信/定时控制部分20供给读取缓冲器位置确定部分697。读取缓冲器位置确定部分697产生控制信号M_j(等效于读取缓冲器指示信号Hrd_k)，该控制信号M_j基于控制信号H指定读取缓冲器的列，并且其中仅仅指示具有读取缓冲器的列数的信号的控制信号为有效(例如，处于H电平)，而指示该信号的其他读取缓冲器为无效(例如，处于L电平)。在所述控制信号M_j之中，仅仅第n级的控制信号为有效(例如，处于H电平)，而其他控制信号都为无效(例如，处于L电平)。对于控制信号M_j为无效的每一个输出缓冲器的输出端子变成高阻抗状态。另一方面，控制信号M_j为有效的每一个输出缓冲器(读取缓冲器)将其输出信号转移到输出部分28。结果，不水平转移在头部侧上的非选择列中的像素数据。在这种情况下，当进行标准控制水平转移时，不存在不方便之处，因为像素数据从头部输出缓冲器转移到输出部分28。

示例6

图27以及图28A和图28B分别是解释示例6的水平跳过处理的电路图以及定时图。这里，图27是解释示例6中的水平转移部分11的配置的电路图。图28A和图28B分别是解释示例6中的水平转移部分11的操作的定时图。示例6是示例1的水平转移上的变化，并且用于每个非选择列的操作停止控制可以与示例1中的操作停止控制相同。

示例6的水平跳过处理是与示例3的情况类似的水平稀疏处理的应用示例。所以，示例6特征在于采取措施来按照水平扫描部分12作出的控制应用于水平稀疏处理(这一点等同于示例3中的情形)。该基本配置与示例3中的基本配置相同，因此示例6不同于示例3仅仅在于用于门电路670的控制信号。具体地，示例6中的水平扫描部分12包括构成寄存器662的输出端子与AD转换部分250(具体地，数据存储器部分256)之间的水平驱动部分12b的门电路。除此而外，示例6中的水平扫描部分12包括读取列控制信号产生部分690，其具有稀疏控制信号产生部分698，用于产生用于控制门电路(换言之，用于调整读取列)的稀疏控制信号。

在AND门672中，将从寄存器662输出的水平读取控制脉冲HSEL供给一个输入端子，而将用于调整稀疏部分的稀疏控制信号从稀疏控制信号产生部分698供给另一输入端子。稀疏控制信号是用以仅仅将稀疏位置(像素数据的读取列)变成有效H电平的信号。结果，由于仅仅将来自第(n±m·α)级(α：任意整数)中的数据存储器部分256的输出信号通过水平信号线18选择性地转移到输出部分28侧，所以可以每稀疏数m向水平信号线18侧转移像素数据。在这种情况下，在标准读出处理阶段中不存在不方便之处，因为以用于所有列的控制信号变成有效H电平的方式进行控制。虽然这里省略了详细描述，最好操作电流供给部分24和列部分26停止用于未变成读出对象的每个非选择列的操作，从而降低功耗。

例如，在图28A中所示的第一情况是在其中开始脉冲H_ST的H电平时间段短于水平转移时钟CK_H的一个周期的信号的情况下的操作示例，并且H电平可以被锁定在水平时钟CK_H的上升沿，并被示出为1/2稀疏的示例。在图28A中，仅仅将偶数(包括第0)列的像素数据通过水平信号线18选择性地转移到输出部分28。虽然选择了偶数(包括第0)列，但不转移像素数据。

另一方面，在图28B中所示的第二情况是在其中在1/m稀疏阶段中的开始脉冲H_ST的H电平时间段长于水平转移时钟CK_H的“m-1”个周期并短于m个周期的信号的情况下的操作示例，并且H电平可以被锁定在水平时钟CK_H的上升沿，并被示出为1/2稀疏的示例(m＝2)。标准操作中的开始脉冲H_ST与第一情况中的开始脉冲H_ST相同。在这情况下，寄存器662将从前级供给其的水平读取控制脉冲HSEL(在初始级的情况下为开始脉冲H_ST)锁定在水平转移时钟CK_H的上升沿，并将水平读取控制脉冲HSEL保存在水平转移时钟CK_H的下降处，从而转移水平读取控制脉冲HSEL到后级。可以与水平转移时钟CK_H的周期对应地转移具有用于与开始脉冲H_ST对应的水平转移时钟CK_H的m个周期的有效时间段(H电平)的水平读取控制脉冲HSEL，而不用依赖于水平转移时钟CK_H的负载(duty)。

在图28B中，仅仅偶数(包括第0)列的像素数据通过水平信号线18被选择性地转移到输出部分28。虽然选择了偶数(包括第0)列，但不转移该像素数据。顺便说，从各个寄存器662输出的每个水平读取控制脉冲HSEL本身以“m-1”个周期的水平转移时钟CK_H重叠相邻到其的水平读取控制脉冲HSEL。然而，用于控制1/m稀疏的信号从稀疏控制信号产生部分698输出以便由AND门672选通(gate)，从而防止引起在水平信号线18上转移的像素数据的重叠。另外，当使得在1/m稀疏阶段中的水平转移时钟CK_H的周期成为1/m(换句话说，使得时钟速率成为m倍)，可以使得读取时间成为标准阶段(phase)的1/m。

虽然到目前为止已经基于实施例描述了在本说明书中公开的技术，但本说明书中公开的技术范围绝不限制于上述实施例的范围。可以在不脱离本说明书公开的技术的主题的情况下将各种改变和修改添加到上述实施例，因此通过这样的改变和修改的添加而获得的这种实施例也包含在本说明书公开的技术的技术范围中。上述实施例绝不限制与附属的权利要求书相关的技术，并且上述实施例中所描述的特征的全部组合对于本说明书中公开的技术针对的问题的解决手段来说不是需要的。各种级中的技术被包含在上述实施例中，因此可以基于公开的多个必要组成部分的适当组合提取各种技术。甚至当从公开在上述实施例中的全部必要组成部分删除一些必要组成部分时，也可以作为说明书中公开的技术提取删除一些必要组成部分之后剩余的构造，只要获得与本说明书中公开的技术针对的问题对应的效果。

本公开包含涉及在2011年2月7日在日本专利局提交的日本优先专利申请JP2011-023782中公开的主题的主题，其整个内容在这里通过引用合并。

Claims (20)

1.一种半导体器件，包括：

元件阵列部分，在其中以矩阵形式布置单位元件；以及

信号处理部分，其对于每一列包括基于分别从电路元件中输出的单位信号执行预定信号处理的信号处理电路，

其中以这样的方式控制该信号处理电路的功能：与每个都不需要的单位元件对应的所关心的信号处理电路的功耗，在其中仅仅需要关于所述元件阵列部分中的一个行的一部分单位像素的信息的元件选择模式的阶段中，变成比在标准操作模式的阶段中更低。

2.根据权利要求1的半导体器件，其中在元件选择模式的阶段中，停止对所述信号处理电路的电源供给。

3.根据权利要求1的半导体器件，其中在进行对所述信号处理电路的电源供给的状态下，以这样的方式控制所关心的信号处理电路的功能：所关心的信号处理电路在元件选择模式的阶段中，变成比在标准操作模式中更低的功耗状态。

4.根据权利要求1的半导体器件，其中该信号处理电路包括：比较处理部分，其比较单位信号与其电平逐渐改变的基准信号，以及计数处理部分，其利用模拟-数字转换的计数时钟基于在比较处理部分中的比较结果进行将模拟单位信号转换为数字数据的计数操作；以及

以这样的方式控制所述比较处理部分和所述计数处理部分中至少之一的功能：所述比较处理部分和所述计数处理部分中至少之一在元件选择模式的阶段中，变成比在标准操作模式下更低的功耗状态。

5.根据权利要求1的半导体器件，还包括：操作电流供给部分，其对每一列包括供给单位元件用以输出单位信号的操作电流的电流源，

其中与单位元件对应的电流源的操作电流被设置成在元件选择模式的阶段中比在标准操作模式的阶段中更低。

6.一种物理信息获取装置，包括：

元件阵列部分，在其中以矩阵形式布置每个都包括检测物理量变化的检测部分的单位元件以及基于检测部分检测到的物理量变化通过输出信号线输出单位信号的单位信号产生部分；以及

信号处理部分，其对每一列包括基于在关于物理量的预定检测条件下获取的单位信号执行预定信号处理的信号处理电路，从而获取关于预定对象的物理信息，

其中以这样的方式控制该信号处理电路的功能：与每个都不需要的单位元件对应的所关心的信号处理电路的功耗，在其中仅仅需要关于元件阵列部分中的一个行的一部分单位像素的信息的元件选择模式的阶段中，比在标准操作模式的阶段中变成更低。

7.一种信号读出方法，其包括使用一种器件来读出基于单位信号的信号，该器件对于每一列包括在其中以矩阵形式布置单位元件的元件阵列部分以及基于分别从电路元件中输出的单位信号执行预定信号处理的信号处理电路的信号处理部分，所述信号读出方法包括：

以这样的方式控制该信号处理电路的功能：当指定在其中仅仅需要关于元件阵列部分中的一个行的一部分单位像素的信息的元件选择模式时，与每个都不需要的单位元件对应的所关心的信号处理电路的功耗变成比在标准操作模式的阶段中更低。

8.一种半导体器件，包括：

元件部分，在其中在预定方向上布置单位元件；以及

转移部分，其分别在存储器部分中保存与从所述单位元件中输出的单位信号对应的读出信号，并将分别保存在存储器部分中的读出信号顺序转移到后级，该存储器部分相互级联，

其中在仅仅需要关于元件部分中的一部分单位元件的信息的元件选择模式的阶段中，禁止分别与每个都不需要的单位元件对应的读出信号转移。

9.根据权利要求8的半导体器件，其中所述元件部分是在其中以矩阵形式布置所述单位元件的元件阵列部分；

所述半导体器件进一步包括信号处理部分，其对每一列包括基于从单位元件输出的单位信号执行预定信号处理以产生读出信号的信号处理电路；以及

在元件选择模式的阶段中，禁止与不需要的单位元件对应的读出信号的转移。

10.根据权利要求8的半导体器件，其中该信号处理电路包括：比较处理部分，其比较该单位信号与其电平逐渐改变的基准信号，以及计数处理部分，其通过使用用于模拟-数字转换的计数时钟基于所述比较处理部分的比较结果进行将模拟单位信号转换为数字数据的计数操作；以及

所述转移部分转移作为读出信号的单位信号的数字数据。

11.一种物理信息获取装置，包括：

元件部分，在其中在预定方向上布置每个都包括检测物理量变化的检测部分的单位元件以及基于检测部分检测到的物理量变化通过输出信号线输出单位信号的单位信号产生部分；以及

转移部分，其分别在存储器部分中保存与从单位元件中输出的单位信号对应的预定对象的物理信息，并将保存在存储器部分中的物理信息顺序转移到后级，该存储器部分相互级联，

其中在仅仅需要关于元件部分中的一部分所述单位元件的信息的元件选择模式的阶段中，禁止分别与每个都不需要的单位元件对应的物理信息转移。

12.一种信号读出方法，其包括使用一种器件来读出基于单位信号的信号，该器件包括在其中在预定方向上布置单位元件的元件部分以及分别在存储器部分中保存与从所述单位元件中输出的单位信号对应的读出信号并将保存在存储器部分中的读出信号顺序转移到后级的转移部分，该存储器部分相互级联，所述信号读出方法包括：

当指定在其中仅仅需要关于元件部分中的一部分单位元件的信息的元件选择模式时，禁止分别与每个都不需要的单位元件对应的读出信号转移。

13.一种半导体器件，包括：

元件阵列部分，在其中以矩阵形式布置单位元件；

信号处理部分对每一列包括分别从单位元件输出的单位信号执行预定信号处理并产生读出信号的信号处理电路；

操作电流供给部分，对每一列包括供给单位元件分别用以输出单位信号的操作电流的电流源；以及

转移部分，顺序转移由信号处理电路产生的读出信号，

其中在仅仅需要关于元件阵列部分中的一个行的一部分单位元件的信息的元件选择模式的阶段中，以这样的方式控制所述信号处理电路和所述电流源中至少一个的功能：与每个都不需要的单位元件对应的所述信号处理电路和所述电流源中至少一个的功耗，变成比在标准操作模式下更低；并且

禁止分别与每个都不需要的单位元件对应的读出信号转移。

14.根据权利要求13的半导体器件，其中所述转移部分包括相互级联的存储器部分，分别在所述存储器部分中保存从所述信号处理电路输出的读出信号，并且顺序转移分别保持在所述存储器部分中的读出信号到后级。

15.根据权利要求13的半导体器件，其中所述转移部分包括公用地用于信号处理电路的信号线，并且依次从所述信号处理电路读出该读出信号到所述信号线，从而转移该读出信号。

16.根据权利要求13的半导体器件，其中在元件选择模式的阶段中，停止对所述信号处理电路的电源供给。

17.根据权利要求13的半导体器件，其中在进行对所述信号处理电路的电源供给的状态下，以这样的方式控制所关心的信号处理电路的功能：所关心的信号处理电路在元件选择模式的阶段中，变成比在标准操作模式下更低的功耗状态。

18.根据权利要求13的半导体器件，其中该信号处理电路包括比较处理部分，其比较该单位信号与其电平逐渐改变的基准信号，以及计数处理部分，其通过使用用于模拟-数字转换的计数时钟脉冲基于所述比较处理部分的比较结果进行将模拟单位信号转换为数字数据的计数操作；以及

以这样的方式控制所述比较处理部分和所述计数处理部分中至少之一的功能：所述比较处理部分和所述计数处理部分中至少之一在元件选择模式的阶段中，变成比在标准操作模式下更低的功耗状态。

19.一种物理信息获取装置，包括：

元件阵列部分，在其中以矩阵形式布置每个都包括检测物理量变化的检测部分的单位元件以及基于检测部分检测到的物理量变化通过输出信号线输出单位信号的单位信号产生部分；

信号处理部分，其对每一列包括基于在关于物理量的预定检测条件下获取的单位信号执行预定信号处理的信号处理电路，从而获取关于预定对象的物理信息；

操作电流供给部分，对每一列包括供给单位元件分别用以输出单位信号的操作电流的电流源；以及

转移部分，顺序转移由所述信号处理电路产生的物理信息，

其中在仅仅需要关于元件阵列部分中的一个行的一部分单位元件的信息的元件选择模式的阶段中，以这样的方式控制所述信号处理电路和所述电流源中至少一个的功能：与每个都不需要的单位元件对应的所述信号处理电路和所述电流源中至少一个的功耗，变成比在标准操作模式下更低；并且禁止分别与每个都不需要的单位元件对应的物理信息转移。

20.一种信号读出方法，其包括使用一种器件来读出基于单位信号的信号，该器件包括在其中以矩阵形式布置单位元件的元件阵列部分、对每一列包括基于分别从单位元件输出的单位信号执行预定信号处理并产生读出信号的信号处理电路的信号处理部分、对每一列包括供给单位元件分别用以输出单位信号的操作电流的电流源的操作电流供给部分以及顺序转移由该信号处理电路产生的读出信号的转移部分，所述信号读出方法包括：

以这样的方式控制所述信号处理电路和所述电流源中至少一个的功能：当指定在其中仅仅需要关于元件阵列部分中的一个行的一部分单位元件的信息的元件选择模式时，与每个都不需要的单位元件对应的所述信号处理电路和所述电流源中至少一个的功耗，变成比在标准操作模式下更低，并且禁止分别与每个都不需要的单位元件对应的读出信号转移。

Images