CN102970005B - 电源恢复电压探测器 - Google Patents

Abstract

本发明公开了一种电源恢复电压探测器，涉及集成电路技术领域，包括：输入电路、电容耦合电压产生电路、脉冲产生电路、感应放大器及RS触发器。本发明的电源恢复电压探测器能够准确地探测内部电源的电压到达较高的电压值。

Description

电源恢复电压探测器

技术领域

本发明涉及集成电路技术领域，特别涉及一种电源恢复电压探测器。

背景技术

为降低电路的静态功耗，现今的集成电路中已大量采用了电源闸控技术。采用电源闸控能够降低内部电路静态功耗的原因为当闸控MOSFET被关闭时，受电源闸控管控的内部电路的电压将会低于外部电源电压，从而静态电流将会降低。然而，当电源闸控由关闭变为开启时，电路随即进入电源恢复状态，外部电源将对内部电路电源进行充电(Power Recovery)，以使得内部电路的电压恢复到能够使电路正常工作的水平。在这一充电过程中，外部电源将会消耗大量的电荷，若电荷的消耗速度过快就会有电源噪声产生，这个电源噪声将会对未受电源闸控管控的电路造成影响。

为尽量减小外部电源对内部电源充电时产生的电源噪声，通常做法为将电源闸控MOSFET分为两个：一个尺寸较小驱动能力较弱的MOSFET做电源恢复之用；另一个尺寸较大的驱动能力较强的MOSFET做电路工作时供电之用。其电路原理如图1所示，图2为电源恢复时的控制时序。

图1中的MP0为尺寸较小驱动能力较弱的MOSFET，其栅端受信号“Power_Down”控制；MP1为尺寸较大驱动能力较强的MOSFET，其栅端受信号“Weak_Power”控制。当电路进入电源恢复状态时，信号“Power_Down”首先变为逻辑“0”，MP0开启，电源Vdd通过MP0对内部电源(Internal_Power)进行充电。当内部电源被充高到一定程度，比如95％Vdd，此时信号“Weak_Power”变为逻辑“0”，虽然之后内部电源的充电速度会加快，但由于此前已经恢复到了一个较高的电压，之后的快速充电只会消耗很少量的电荷，外部电源不会有电源噪声产生。

由以上描述可知，没有电源噪声产生的前提为当内部电源上升到足够高时信号“Weak_Power”才能够被拉低，否则电源噪声很难避免。电源恢复电路设计的难点即为如何设计出一种既简单又有足够精度的内部电压探测电路，保证如图1所示的电路中的控制信号“Weak_Power”只有在电压上升到足够高时才由高变为低。

传统上电源电压恢复时的内部电压探测电路采用施密特触发器(Schmitt Trigger)组成，其具体实现具有两种方式，分别如图3和图4所示。图3与图4电路的区别为：图3的第一级为反相器，第二级为施密特触发器，信号“Power_Down”作为第一级反相器的输入且反相器的电源为内部电源(Internal_Power)，当“Power_Down”为逻辑“0”且内部电源电压足够高时，施密特触发器才会被翻转从而将信号“Weak_Power”拉为低电压；图4的第一级为施密特触发器且其电源为内部电源，第二级为反相器，反相器以外部电源Vdd作为电源，与图3电路相同，“Power_Down”变为“0”后内部电源只有升高到足够高度才能将反相器翻转将“Weak_Power”变为“0”。

上述图3和图4所示的现有的内部电压探测电路存在如下缺陷：

1、施密特触发器的探测电压难以达到期望的数值，例如一般希望探测电压在90％Vdd以上，但在深亚微米工艺中，施密特触发器翻转电压至多只能达到大约80％Vdd。

2、施密特触发器的探测电压随半导体工艺、温度、电源电压的变化会产生较大的偏差，其原因为施密特触发器的翻转电压与MOSFET的阈值电压Vt密切相关，而众所周知，Vt是一个与工艺、温度、电压十分相关的参数。

因此，施密特触发器无法准确地探测内部电源的电压到达较高的电压值。

名词解释：

电源闸控(Power Gating或Power Switch)：为降低芯片的静态功耗，芯片内部分或全部电路的电源或地通过一个通常由MOSFET构成的开关控制起来。当芯片处于工作状态时，这个开关开启，外部电源对芯片内电路正常供电；当芯片处于非工作状态时，可以将这个开关全部或部分关闭，这样芯片内部电路与外部电源的联系减弱或完全断绝，从而达到降低静态功耗的目的。

电源噪声(Power Noise)：由于某种原因造成的电源电压的抖动。当这种抖动过大时，有可能造成集成电路的错误动作或失效。

施密特触发器(Schmitt Trigger)：一种逻辑功能与反相器类似的电路，当输入为0时，输出为1；当输入为1时，输出为0。但其与反相器的不同之处在于：反相器的翻转不论是由1到0的翻转还是由0到1的翻转均发生在输入电压大约等于电源电压的1/2时，而施密特触发器由0到1的翻转发生在输入降低到非常接近0电压时，由1到0的翻转却发生在输入上升到非常接近电源电压Vdd时。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何准确地探测内部电源的电压到达较高的电压值。

(二)技术方案

为解决上述技术问题，本发明提供了一种电源恢复电压探测器，包括：输入电路、电容耦合电压产生电路、脉冲产生电路、感应放大器及RS触发器；所述输入电路用于将外部电源信号传输至所述电容耦合电压产生电路，所述电容耦合电压产生电路用于将所述外部电源信号转换成电容耦合电压信号，并将所述电容耦合电压信号分别传输至脉冲产生电路及所述感应放大器的第一输入端，所述脉冲产生电路用于根据所述电容耦合电压信号产生脉冲信号，并将所述脉冲信号传输至所述感应放大器的启动端，所述感应放大器的第二输入端连接内部电源，输出端Q和QB分别连接所述RS触发器的两个输入端，所述外部电源信号通过第一反相器连接所述RS触发器的一个输入端，所述RS触发器输出信号反馈连接至所述输入电路，并通过第二反相器输出。

其中，所述输入电路包括：第三反相器和三输入的或非门，时钟信号通过所述第三反相器连接至所述三输入的或非门的第一输入端，所述三输入的或非门的第二输入端连接所述外部电源信号，第三输入端连接所述RS触发器的输出端，所述三输入的或非门的输出端连接所述电容耦合电压产生电路。

其中，所述电容耦合电压产生电路包括：第四反相器、第一NMOS管、第二NMOS管和PMOS管，所述第一NMOS管的栅极和第二NMOS管的栅极均连接所述PMOS管的漏极，且连接至所述感应放大器的第一输入端，所述PMOS管的栅极和第四反相器的输入端均连接所述三输入的或非门的输出端，所述PMOS管的源极连接外部电源，所述第四反相器的输出端与第一NMOS管的源漏极连接，且与所述脉冲产生电路连接，第二NMOS管的源漏极接地。

其中，所述电容耦合电压产生电路包括：第四反相器、第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管的源漏极和第二PMOS管的源漏极均连接所述第三PMOS管的漏极，且连接至所述感应放大器的第一输入端，所述第三PMOS管的栅极和第四反相器的输入端均连接所述三输入的或非门的输出端，所述第三PMOS管的源极连接外部电源，所述第四反相器的输出端与第一PMOS管的栅极连接，且与所述脉冲产生电路连接，第二PMOS管的栅极接地。

其中，所述脉冲产生电路包括：第五反相器、第六反相器、第七反相器和与非门，所述第五反相器、第六反相器和第七反相器依次连接，第七反相器的输出端连接所述与非门的第一输入端，所述第五反相器的输入端和所述与非门的第二输入端连接所述电容耦合电压产生电路，所述与非门的输出端连接所述感应放大器的启动端。

其中，所述第五反相器的输入端和所述与非门的第二输入端通过奇数个延时反相器连接所述第四反相器的输出端；所述与非门的输出端通过第八反相器连接所述感应放大器的启动端。

其中，还包括：时钟产生器，所述时钟产生器的第一输入端连接所述RS触发器的输出端，第二输入端连接所述外部电源信号，输出端连接所述输入电路。

其中，所述RS触发器中包括一个三输入的与非门，所述外部电源信号通过第一反相器连接所述三输入的与非门的其中一个输入端。

其中，所述感应放大器为锁存式感应放大器。

(三)有益效果

本发明的电源恢复电压探测器能够准确地探测内部电源的电压到达较高的电压值。

附图说明

图1是现有技术中的一种电源闸控电路示意图；

图2是图1电路的时序图；

图3是现有技术中的一种基于施密特触发器的内部电压探测电路；

图4是现有技术中的另一种基于施密特触发器的内部电压探测电路；

图5是本发明实施例的一种电源恢复电压探测器电路结构示意图；

图6是图5中采用的锁存型感应放大器电路结构示意图；

图7是图5电路的时序图；

图8是本发明实施例的另一种电源恢复电压探测器电路结构示意图；

图9是本发明实施例的又一种电源恢复电压探测器电路结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

实施例1

本实施例的电源恢复电压探测器电路如图5所示，包括：输入电路、电容耦合电压产生电路、脉冲产生电路、感应放大器SA及RS触发器。输入电路用于将外部电源信号传输至电容耦合电压产生电路，电容耦合电压产生电路用于将外部电源信号转换成电容耦合电压信号，并将电容耦合电压信号分别传输至脉冲产生电路及感应放大器SA的第一输入端。脉冲产生电路用于根据电容耦合电压信号产生脉冲信号，并将脉冲信号传输至感应放大器SA的启动端，感应放大器SA的第二输入端连接内部电源，输出端Q和QB分别连接RS触发器的两个输入端。外部电源信号通过第一反相器I1连接RS触发器的一个输入端。RS触发器输出信号反馈连接至输入电路，并通过第二反相器I2输出。RS触发器SA有一个两输入的与非门NAND1和三输入的与非门NAND2组成，SA的输出端Q和QB分别连接与非门NAND1的第一输入端和与非门NAND2的第一输入端。外部电源信号通过第一反相器I1连接与非门NAND2的第二输入端，RS触发器的输出端为与非门NAND1的输出端，将输出信号反馈至输入电路。其中，感应放大器SA为锁存式感应放大器，结构如图6所示，也可以是其它类型的感应放大器。

本实施例中，输入电路包括：第三反相器I3和三输入的或非门NOR。时钟信号CK通过第三反相器I3连接至三输入的或非门NOR的第一输入端。三输入的或非门NOR的第二输入端连接外部电源信号Power_Down，第三输入端连接RS触发器的输出端，即与非门NAND1的输出端，三输入的或非门NOR的输出端连接电容耦合电压产生电路。

本实施例中，电容耦合电压产生电路包括：第四反相器I4、第一NMOS管MN1、第二NMOS管MN2和PMOS管MP0。MN1的栅极和MN2的栅极均连接MP0的漏极，且连接至感应放大器SA的第一输入端。MP0的栅极和第四反相器I4的输入端均连接三输入的或非门NOR的输出端，MP0的源极连接外部电源，其电压为Vdd。第四反相器I4的输出端和MN1的源漏极连接，且与脉冲产生电路连接，MN2的源漏极接地。

本实施例中，脉冲产生电路包括：第五反相器I5、第六反相器I6、第七反相器I7和与非门NAND0。第五反相器I5、第六反相器I6和第七反相器I7依次连接，第七反相器I7的输出端连接与非门NAND0的第一输入端，第五反相器I5的输入端和与非门NAND0的第二输入端连接电容耦合电压产生电路，与非门NAND0的输出端连接感应放大器SA的启动端。其中，第五反相器I5的输入端和与非门NAND0的第二输入端通过奇数个反相器I9～I11连接第四反相器I4的输出端。与非门NAND0的输出端通过第八反相器I8连接感应放大器的启动端。

本实施例的电源恢复电压探测器工作原理如下：

其输入信号为外部电源信号“Power_Down”和时钟信号“CK”；其输出为“Weak_Power”。

当“Power_Down”为1时，整个电路处于非工作状态，RS触发器，输出“Weak_Power”被置为1；内部节点“ChargeB”为0，因此PMOS“MP0”处于开启状态，节点“V_NBST”电压保持为外部电源电压Vdd。当“Power_Down”变为0且“CK”由0变为1时，电路将被启动，电路的工作时序如图7所示：

1)“ChargeB”变为1，关闭PMOS“MP0”；

2)“NBST”变为0，通过电容耦合效应，“V_NBST”的电压会降低一定的数值，若NMOS管MN1和MN2的栅端电容相较“V_NBST”的其它部分寄生电容较大，耦合后“V_NBST”电压值V_nbst大约为：

$V_{\mathrm{nbst}}=\frac{\mathrm{Vdd}\×C_{\mathrm{MN}2}}{C_{\mathrm{MN}2}+C_{\mathrm{MN}1}}---\left(1\right)$

3)由奇数个反相器I5～I7和与非门NAND0构成的脉冲产生器产生脉冲“SAE”将启动感应放大器(Sense Amplifier，SA)对节点“V_NBST”和内部电源“Internal_Power”的电压差值进行放大。其中，反相器I9～I11其作用为加入一小段延时，确保感应放大器SA的开启(即SAE信号由0变为1)在V_NBST被耦合到一个稳定的电压之后。因为使用电容耦合将V_NBST的电压降低一定的值不是一个瞬间完成的过程，若感应放大器开启过早，V_NBST的电压仍处于下降的过程中，就会造成电压探测的错误。反相器I8的作用为保证SAE信号相位的正确，因为感应放大器是高电平使能，而与非门NAND0的输出脉冲为低电平脉冲。感应放大器为基本的锁存型感应放大器，其电路如图6所示。当“SAE”为0时，感应放大器处于非工作状态，“Q”与“QB”分别连接到“V_NBST”和“Internal_Power”；当“SAE”变为1时，两个交叉耦合的反向器开始工作，由于正反馈作用，“Q”与“QB”的电压将分别最终变为Vdd或0。

4)若感应放大器的“Q”输出1，“QB”输出0，“Weak_Power”的值将维持为1，表示内部电压还没有上升到V_nbst以上，需要维持缓慢充电的过程；若感应放大器的“Q”输出0，“QB”输出1，“Weak_Power”的值将变为0，表示内部电压已经上升到V_nbst以上，不需要再维持缓慢充电的过程。

本实施例相对与现有的电源恢复电压探测器具有如下优势：

1)具有较高的电压探测值，由以上表述可知，当“Internal_Power”高于V_nbst时，“Weak_Power”将输出0，而V_nbst的值由公式(1)可知可以通过调节NMOS管MN1和MN2的栅端电容的比例亦即栅的尺寸大小的比例在较大的范围内进行调节，因此可以准确地探测内部电源的电压到达较高的电压值。

2)所探测的电压与电源电压的比例理论上不随工艺、温度、电源电压的改变而改变，例如可以稳定地在“Internal_Power”上升到95％Vdd后“Weak_Power”输出0。原因是V_nbst的值由公式(1)知与Vdd成正比，C_MN1与C_MN2虽与工艺、温度、电源电压相关，但相除后变化被抵消；而且理想情况下，感应放大器所能感应的电压差为无穷小。

实施例2

本实施例的电源恢复电压探测器如图8所示，还包括：时钟产生器CG，因此，与实施例1不同的是本实施例采用内部时钟。该时钟产生器CG的第一输入端连接RS触发器的输出端，第二输入端连接外部电源信号Power_Down，输出端连接三输入的或非门NOR的第一输入端。其余结构和实施例1类似。

时钟信号由内部的时钟产生器CG产生，不需要外部提供，当“Power_Down”由1变为0时，时钟产生器开始输出时钟信号，当“Weak_Power”输出0时，时钟产生器停止输出时钟信号。时钟产生器CG可以有多种实现方式，例如：由反相器构成的环形振荡器或晶体振荡器。其余部分工作原理和实施例1类似，此处不再赘述。

相对实施例1不需要外部提供时钟信号，减轻外部电路的负担。

本发明的电源恢复电压探测器并不限于上述两个实施例，例如：电容耦合电压产生电路中可将两个NMOS管换成两个PMOS管，如图9所示，即电容耦合电压产生电路包括：第四反相器I4、第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3，MP1的源漏极和MP2的源漏极均连接MP3的漏极，且连接至感应放大器SA的第一输入端。MP3的栅极和第四反相器I4的输入端均连接三输入的或非门NOR的输出端。MP3的源极连接外部电源，其电压为Vdd。第四反相器I4的输出端和MP1的栅极连接，且与脉冲产生电路连接，MP2的栅极接地。

还可以是将实施例1中的与非门NAND0替换成是或非门加一个反相器。RS触发器也可以是其它类型的触发器。本发明中得到低于电源电压Vdd的电压V_nbst的方法为利用电压耦合效应，但其他可以稳定地得到低于Vdd的电压的电路方式同样可以采用。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (9)

1.一种电源恢复电压探测器，其特征在于，包括：输入电路、电容耦合电压产生电路、脉冲产生电路、感应放大器及RS触发器；所述输入电路用于将外部电源信号传输至所述电容耦合电压产生电路，所述电容耦合电压产生电路用于将所述外部电源信号转换成电容耦合电压信号，并将所述电容耦合电压信号分别传输至脉冲产生电路及所述感应放大器的第一输入端，所述脉冲产生电路用于根据所述电容耦合电压信号产生脉冲信号，并将所述脉冲信号传输至所述感应放大器的启动端，所述感应放大器的第二输入端连接内部电源，输出端Q和QB分别连接所述RS触发器的两个输入端，所述外部电源信号通过第一反相器连接所述RS触发器的一个输入端，所述RS触发器输出信号反馈连接至所述输入电路，并通过第二反相器输出。

2.如权利要求1所述的电源恢复电压探测器，其特征在于，所述输入电路包括：第三反相器和三输入的或非门，时钟信号通过所述第三反相器连接至所述三输入的或非门的第一输入端，所述三输入的或非门的第二输入端连接所述外部电源信号，第三输入端连接所述RS触发器的输出端，所述三输入的或非门的输出端连接所述电容耦合电压产生电路。

3.如权利要求2所述的电源恢复电压探测器，其特征在于，所述电容耦合电压产生电路包括：第四反相器、第一NMOS管、第二NMOS管和PMOS管，所述第一NMOS管的栅极和第二NMOS管的栅极均连接所述PMOS管的漏极，且连接至所述感应放大器的第一输入端，所述PMOS管的栅极和第四反相器的输入端均连接所述三输入的或非门的输出端，所述PMOS管的源极连接外部电源，所述第四反相器的输出端与第一NMOS管的源漏极连接，且与所述脉冲产生电路连接，第二NMOS管的源漏极接地。

4.如权利要求2所述的电源恢复电压探测器，其特征在于，所述电容耦合电压产生电路包括：第四反相器、第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管的源漏极和第二PMOS管的源漏极均连接所述第三PMOS管的漏极，且连接至所述感应放大器的第一输入端，所述第三PMOS管的栅极和第四反相器的输入端均连接所述三输入的或非门的输出端，所述第三PMOS管的源极连接外部电源，所述第四反相器的输出端与第一PMOS管的栅极连接，且与所述脉冲产生电路连接，第二PMOS管的栅极接地。

5.如权利要求3或4所述的电源恢复电压探测器，其特征在于，所述脉冲产生电路包括：第五反相器、第六反相器、第七反相器和与非门，所述第五反相器、第六反相器和第七反相器依次连接，第七反相器的输出端连接所述与非门的第一输入端，所述第五反相器的输入端和所述与非门的第二输入端连接所述电容耦合电压产生电路，所述与非门的输出端连接所述感应放大器的启动端。

6.如权利要求5所述的电源恢复电压探测器，其特征在于，所述第五反相器的输入端和所述与非门的第二输入端通过奇数个延时反相器连接所述第四反相器的输出端；所述与非门的输出端通过第八反相器连接所述感应放大器的启动端。

7.如权利要求1所述的电源恢复电压探测器，其特征在于，还包括：时钟产生器，所述时钟产生器的第一输入端连接所述RS触发器的输出端，第二输入端连接所述外部电源信号，输出端连接所述输入电路。

8.如权利要求1所述的电源恢复电压探测器，其特征在于，所述RS触发器中包括一个三输入的与非门，所述外部电源信号通过第一反相器连接所述三输入的与非门的其中一个输入端。

9.如权利要求1所述的电源恢复电压探测器，其特征在于，所述感应放大器为锁存式感应放大器。