JP2002372554A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JP2002372554A JP2002372554A JP2001178220A JP2001178220A JP2002372554A JP 2002372554 A JP2002372554 A JP 2002372554A JP 2001178220 A JP2001178220 A JP 2001178220A JP 2001178220 A JP2001178220 A JP 2001178220A JP 2002372554 A JP2002372554 A JP 2002372554A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection circuit
- reference voltage
- detection
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 入力電圧を抵抗分割するための抵抗素子群の
抵抗値調整を行なわずに検出電圧を調整する。 【解決手段】 基準電圧発生回路７は、電圧検出回路１
の検出電圧Ｖdetを設定するためのデジタルデータを記
憶するためのメモリ部１１と、メモリ部１１に記憶され
たデジタルデータを基準電圧Ｖrefに変換するためのＤ
／Ａコンバータ１３により構成されている。Ｄ／Ａコン
バータ１３の出力端子は比較器５の非反転入力端子に直
接接続されている。比較器５の反転入力端子には入力端
子３が直接接続されている。電圧検出回路１の検出電圧
Ｖdetを調整する際、入力端子３に印加された所望の検
出電圧Ｖdetで比較器５の出力がＬからＨへ反転するよ
うに、メモリ部１１のデジタルデータを書き換えて基準
電圧Ｖrefを調整する。
抵抗値調整を行なわずに検出電圧を調整する。 【解決手段】 基準電圧発生回路７は、電圧検出回路１
の検出電圧Ｖdetを設定するためのデジタルデータを記
憶するためのメモリ部１１と、メモリ部１１に記憶され
たデジタルデータを基準電圧Ｖrefに変換するためのＤ
／Ａコンバータ１３により構成されている。Ｄ／Ａコン
バータ１３の出力端子は比較器５の非反転入力端子に直
接接続されている。比較器５の反転入力端子には入力端
子３が直接接続されている。電圧検出回路１の検出電圧
Ｖdetを調整する際、入力端子３に印加された所望の検
出電圧Ｖdetで比較器５の出力がＬからＨへ反転するよ
うに、メモリ部１１のデジタルデータを書き換えて基準
電圧Ｖrefを調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、基準電圧を供給す
るための基準電圧発生回路と、入力電圧に対応する比較
対象電圧と上記基準電圧を比較する比較器を備えた電圧
検出回路に関するものである。このような電圧検出回路
は例えば電源電圧を検出するために使用される。
るための基準電圧発生回路と、入力電圧に対応する比較
対象電圧と上記基準電圧を比較する比較器を備えた電圧
検出回路に関するものである。このような電圧検出回路
は例えば電源電圧を検出するために使用される。
【０００２】
【従来の技術】図２は従来の電圧検出回路を示す回路図
である。２５は比較器で、その非反転入力端子に基準電
圧発生回路２７が接続され、予め設定された基準電圧Ｖ
refが印加される。入力端子２３から入力される測定す
べき入力電圧Ｖｄｄが抵抗素子群３１からなる分圧抵抗
Ｒ１とＲ２によって抵抗分割されて比較器２５の反転入
力端子に入力される。比較器２５の出力は出力端子２９
を介して外部に出力される。比較器２５の反転入力端子
に入力される分圧電圧（比較対象電圧）は、｛Ｒ２／
（Ｒ１＋Ｒ２）｝×Ｖｄｄにより求められる（特開平１
０−１１１１９６号公報などを参照）。
である。２５は比較器で、その非反転入力端子に基準電
圧発生回路２７が接続され、予め設定された基準電圧Ｖ
refが印加される。入力端子２３から入力される測定す
べき入力電圧Ｖｄｄが抵抗素子群３１からなる分圧抵抗
Ｒ１とＲ２によって抵抗分割されて比較器２５の反転入
力端子に入力される。比較器２５の出力は出力端子２９
を介して外部に出力される。比較器２５の反転入力端子
に入力される分圧電圧（比較対象電圧）は、｛Ｒ２／
（Ｒ１＋Ｒ２）｝×Ｖｄｄにより求められる（特開平１
０−１１１１９６号公報などを参照）。
【０００３】電圧検出回路２１において、入力電圧Ｖｄ
ｄが高く、分圧抵抗Ｒ１とＲ２により抵抗分割された電
圧が基準電圧Ｖrefよりも高いときは比較器２５の出力
がＬを維持し、入力電圧Ｖｄｄが降下してきて分圧抵抗
Ｒ１とＲ２により抵抗分割された電圧が基準電圧Ｖref
以下になってくると比較器２５の出力がＨになる。
ｄが高く、分圧抵抗Ｒ１とＲ２により抵抗分割された電
圧が基準電圧Ｖrefよりも高いときは比較器２５の出力
がＬを維持し、入力電圧Ｖｄｄが降下してきて分圧抵抗
Ｒ１とＲ２により抵抗分割された電圧が基準電圧Ｖref
以下になってくると比較器２５の出力がＨになる。
【０００４】一般に、このような電圧検出回路２１で
は、製造プロセスのバラツキに起因して基準電圧発生回
路２７から供給される基準電圧Ｖrefが変動するので、
その変動に対応すべく、分圧抵抗Ｒ１，Ｒ２としてヒュ
ーズの切断により抵抗値を調整可能な抵抗素子群３１を
用いて、分圧抵抗Ｒ１，Ｒ２の抵抗値を調整している。
は、製造プロセスのバラツキに起因して基準電圧発生回
路２７から供給される基準電圧Ｖrefが変動するので、
その変動に対応すべく、分圧抵抗Ｒ１，Ｒ２としてヒュ
ーズの切断により抵抗値を調整可能な抵抗素子群３１を
用いて、分圧抵抗Ｒ１，Ｒ２の抵抗値を調整している。
【０００５】図３は、従来の電圧検出回路の分圧抵抗を
構成する抵抗素子群を示す回路図である。抵抗素子群３
１では、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）
の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子
Ｒtopが直列に接続されている。設定抵抗素子ＲＴ０，
ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒ
ューズＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されて
いる。
構成する抵抗素子群を示す回路図である。抵抗素子群３
１では、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）
の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子
Ｒtopが直列に接続されている。設定抵抗素子ＲＴ０，
ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒ
ューズＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されて
いる。
【０００６】抵抗素子ＲtopとＲＴｍの間の端子は、ヒ
ューズＲＬｔを介して、比較器２５へつながる端子３３
に接続されている。抵抗素子ＲbottomとＲＴ０の間の端
子もヒューズＲＬｂを介して端子３３に導かれている
が、この例ではヒューズＲＬｂはレーザートリミングに
よって切断されている。抵抗素子ＲtopのＲＴｍ側とは
反対側の端子は入力端子２３に接続されている。端子２
３には入力電圧Ｖｄｄが印加される。抵抗素子Ｒbottom
のＲＴ０側とは反対側の端子は接地されている。ヒュー
ズＲＬｂが切断されていることにより、抵抗素子Ｒtop
が分圧抵抗Ｒ１を構成し、設定抵抗素子ＲＴ０，ＲＴ
１，…，ＲＴｍ及び抵抗素子Ｒtopが分圧抵抗Ｒ２を構
成する。
ューズＲＬｔを介して、比較器２５へつながる端子３３
に接続されている。抵抗素子ＲbottomとＲＴ０の間の端
子もヒューズＲＬｂを介して端子３３に導かれている
が、この例ではヒューズＲＬｂはレーザートリミングに
よって切断されている。抵抗素子ＲtopのＲＴｍ側とは
反対側の端子は入力端子２３に接続されている。端子２
３には入力電圧Ｖｄｄが印加される。抵抗素子Ｒbottom
のＲＴ０側とは反対側の端子は接地されている。ヒュー
ズＲＬｂが切断されていることにより、抵抗素子Ｒtop
が分圧抵抗Ｒ１を構成し、設定抵抗素子ＲＴ０，ＲＴ
１，…，ＲＴｍ及び抵抗素子Ｒtopが分圧抵抗Ｒ２を構
成する。
【０００７】このような抵抗回路では、任意のヒューズ
ＲＬ０，ＲＬ１，…，ＲＬｍをレーザートリミングによ
って切断することにより、所望の直列抵抗値を得ること
ができる。図２の電圧検出回路において、例えばＶref
＝１Ｖの基準電圧を用い、検出電圧Ｖdet＝３Ｖを検出
しようとする場合、 ｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖdet＝Ｖref 即ち、抵抗分割比：Ｒ２／（Ｒ１＋Ｒ２）＝１／３ となるようにレーザートリミングによって目的のヒュー
ズＲＬ０，ＲＬ１，…，ＲＬｍを切断し、Ｒ２の抵抗値
を調整している。
ＲＬ０，ＲＬ１，…，ＲＬｍをレーザートリミングによ
って切断することにより、所望の直列抵抗値を得ること
ができる。図２の電圧検出回路において、例えばＶref
＝１Ｖの基準電圧を用い、検出電圧Ｖdet＝３Ｖを検出
しようとする場合、 ｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖdet＝Ｖref 即ち、抵抗分割比：Ｒ２／（Ｒ１＋Ｒ２）＝１／３ となるようにレーザートリミングによって目的のヒュー
ズＲＬ０，ＲＬ１，…，ＲＬｍを切断し、Ｒ２の抵抗値
を調整している。
【０００８】
【発明が解決しようとする課題】図２に示した電圧検出
回路を備えた半導体集積回路を製造する際、前述の検出
電圧設定のためのレーザートリミングをウェハ状態で行
ない、その後、チップの組立てを行なって、さらに最終
検査工程を経て出荷している。例えば電圧検出回路を備
えた半導体集積回路の生産では、顧客先からの注文を受
けて、要求された電圧値を検出するように設定した半導
体集積回路を製造している。しかし、従来技術のように
検出電圧を設定してからチップの組立て及び最終検査を
していると工期が長くなってしまい、急な生産要求には
対応できないという問題があった。
回路を備えた半導体集積回路を製造する際、前述の検出
電圧設定のためのレーザートリミングをウェハ状態で行
ない、その後、チップの組立てを行なって、さらに最終
検査工程を経て出荷している。例えば電圧検出回路を備
えた半導体集積回路の生産では、顧客先からの注文を受
けて、要求された電圧値を検出するように設定した半導
体集積回路を製造している。しかし、従来技術のように
検出電圧を設定してからチップの組立て及び最終検査を
していると工期が長くなってしまい、急な生産要求には
対応できないという問題があった。
【０００９】また、レーザートリミングによって分圧抵
抗の抵抗値の調整する際、ヒューズを破壊するため、一
度トリミング処理を施してしまうとやり直しができない
という問題があった。さらに、従来技術の電圧検出回路
を構成する抵抗素子群としては高抵抗のポリシリコン材
料を用いるのが一般的であるが、高抵抗ポリシリコンは
製造ばらつきの影響を受けやすく、抵抗値を高精度に制
御するのが困難であるという問題があった。
抗の抵抗値の調整する際、ヒューズを破壊するため、一
度トリミング処理を施してしまうとやり直しができない
という問題があった。さらに、従来技術の電圧検出回路
を構成する抵抗素子群としては高抵抗のポリシリコン材
料を用いるのが一般的であるが、高抵抗ポリシリコンは
製造ばらつきの影響を受けやすく、抵抗値を高精度に制
御するのが困難であるという問題があった。
【００１０】そこで本発明は、上記問題を解決するため
に、抵抗素子群の抵抗値の調整を行なわなくても検出電
圧を調整することができる電圧検出回路を提供すること
を目的とするものである。
に、抵抗素子群の抵抗値の調整を行なわなくても検出電
圧を調整することができる電圧検出回路を提供すること
を目的とするものである。
【００１１】
【課題を解決するための手段】本発明は、基準電圧を供
給するための基準電圧発生回路と、入力電圧に対応する
比較対象電圧と上記基準電圧を比較する比較器を備えた
電圧検出回路であって、上記基準電圧発生回路は、検出
電圧を設定するためのデジタルデータを記憶するための
メモリ部と、上記メモリ部に記憶されたデジタルデータ
を基準電圧に対応するアナログ電圧に変換するためのＤ
／Ａコンバータとを備えているものである。
給するための基準電圧発生回路と、入力電圧に対応する
比較対象電圧と上記基準電圧を比較する比較器を備えた
電圧検出回路であって、上記基準電圧発生回路は、検出
電圧を設定するためのデジタルデータを記憶するための
メモリ部と、上記メモリ部に記憶されたデジタルデータ
を基準電圧に対応するアナログ電圧に変換するためのＤ
／Ａコンバータとを備えているものである。
【００１２】メモリ部に記憶されたデジタルデータを変
更することにより、比較器の出力が検出電圧で反転する
ように、検出電圧に対応する比較対象電圧に対して、Ｄ
／Ａコンバータの出力（アナログ電圧）を調整し、基準
電圧を調整する。比較器の出力が検出電圧で反転すると
きのデジタルデータをメモリ部に記憶する。これによ
り、抵抗素子群の抵抗値の調整を行なわなくても検出電
圧を調整することができる。さらに、従来のようには入
力電圧を抵抗分割するための抵抗素子群の抵抗値を高精
度に制御する必要がなくなり、製造プロセス上の困難さ
が解消される。
更することにより、比較器の出力が検出電圧で反転する
ように、検出電圧に対応する比較対象電圧に対して、Ｄ
／Ａコンバータの出力（アナログ電圧）を調整し、基準
電圧を調整する。比較器の出力が検出電圧で反転すると
きのデジタルデータをメモリ部に記憶する。これによ
り、抵抗素子群の抵抗値の調整を行なわなくても検出電
圧を調整することができる。さらに、従来のようには入
力電圧を抵抗分割するための抵抗素子群の抵抗値を高精
度に制御する必要がなくなり、製造プロセス上の困難さ
が解消される。
【００１３】
【発明の実施の形態】本発明の電圧検出回路において、
基準電圧はＤ／Ａコンバータの出力そのものであること
が好ましい。その結果、メモリ部に記憶するデジタルデ
ータを変えるだけで任意の検出電圧を設定することがで
きる。
基準電圧はＤ／Ａコンバータの出力そのものであること
が好ましい。その結果、メモリ部に記憶するデジタルデ
ータを変えるだけで任意の検出電圧を設定することがで
きる。
【００１４】分圧抵抗を備えた従来の電圧検出回路にお
いては、入力電圧に対して分圧電圧（比較対象電圧）を
得ようとすると、回路構成上、電源とグランドの間に分
圧抵抗を介して電流パスが必ず存在するため、消費電流
を増やす要因にもなってしまう。そこで、本発明の電圧
検出回路において、比較対象電圧は入力電圧そのもので
あることが好ましい。その結果、電源入力側には上記の
ような電流パスは存在しないので、消費電流を低減する
ことができる。
いては、入力電圧に対して分圧電圧（比較対象電圧）を
得ようとすると、回路構成上、電源とグランドの間に分
圧抵抗を介して電流パスが必ず存在するため、消費電流
を増やす要因にもなってしまう。そこで、本発明の電圧
検出回路において、比較対象電圧は入力電圧そのもので
あることが好ましい。その結果、電源入力側には上記の
ような電流パスは存在しないので、消費電流を低減する
ことができる。
【００１５】本発明の電圧検出回路において、上記メモ
リ部はＥＰＲＯＭ（erasable programmable read only
memory）又はＥＥＰＯＭ（electrically erasable prog
rammable read only memory）からなる不揮発性メモリ
により構成されていることが好ましい。その結果、ＩＣ
（集積回路）製造工程において、検出電圧を設定するた
めのメモリ部へのデジタルデータの書き込みをＩＣパッ
ケージ組立て後に行なうことができ、従来量産上の課題
であった工期短縮に効果がある。さらに、上のような書
換え可能な不揮発性メモリを用いることにより、メモリ
部に記憶されたデジタルデータを書き換えることにより
検出電圧の設定をやり直すことが可能となり、より精度
の高い電圧検出回路を提供することができる。さらに、
メモリ部に記憶されたデジタルデータを書き換えること
により、任意の検出電圧に何度でも変更することができ
る。
リ部はＥＰＲＯＭ（erasable programmable read only
memory）又はＥＥＰＯＭ（electrically erasable prog
rammable read only memory）からなる不揮発性メモリ
により構成されていることが好ましい。その結果、ＩＣ
（集積回路）製造工程において、検出電圧を設定するた
めのメモリ部へのデジタルデータの書き込みをＩＣパッ
ケージ組立て後に行なうことができ、従来量産上の課題
であった工期短縮に効果がある。さらに、上のような書
換え可能な不揮発性メモリを用いることにより、メモリ
部に記憶されたデジタルデータを書き換えることにより
検出電圧の設定をやり直すことが可能となり、より精度
の高い電圧検出回路を提供することができる。さらに、
メモリ部に記憶されたデジタルデータを書き換えること
により、任意の検出電圧に何度でも変更することができ
る。
【００１６】本発明の電圧検出回路において、上記Ｄ／
Ａコンバータは少なくとも１０ビットのものであること
が好ましい。その結果、Ｄ／Ａコンバータの出力、ひい
ては基準電圧を少なくとも数ミリボルト程度で調整する
ことができ、さらにビット数を上げれば基準電圧を高精
度に制御することができる。
Ａコンバータは少なくとも１０ビットのものであること
が好ましい。その結果、Ｄ／Ａコンバータの出力、ひい
ては基準電圧を少なくとも数ミリボルト程度で調整する
ことができ、さらにビット数を上げれば基準電圧を高精
度に制御することができる。
【００１７】
【実施例】図１は一実施例を示す回路図である。電圧検
出回路１には、入力端子３、比較器５、基準電圧発生回
路７及び出力端子９が設けられている。入力端子３に
は、測定すべき入力電圧Ｖｄｄが印加されている。比較
器５の反転入力端子には、入力端子３が直接接続されて
おり、入力電圧Ｖｄｄが印加されている。比較器５の非
反転入力端子には基準電圧発生回路７が接続されてい
る。比較器５の出力は出力端子９を介して外部に出力さ
れる。
出回路１には、入力端子３、比較器５、基準電圧発生回
路７及び出力端子９が設けられている。入力端子３に
は、測定すべき入力電圧Ｖｄｄが印加されている。比較
器５の反転入力端子には、入力端子３が直接接続されて
おり、入力電圧Ｖｄｄが印加されている。比較器５の非
反転入力端子には基準電圧発生回路７が接続されてい
る。比較器５の出力は出力端子９を介して外部に出力さ
れる。
【００１８】基準電圧発生回路７は、電圧検出回路１の
検出電圧Ｖdetを設定するためのデジタルデータを記憶
するためのメモリ部１１と、メモリ部１１に記憶された
デジタルデータを基準電圧Ｖrefに変換するためのＤ／
Ａコンバータ１３によって構成されている。Ｄ／Ａコン
バータ１３は例えば１０ビットのものである。メモリ部
１１は例えばＥＰＲＯＭ又はＥＥＰＯＭからなる不揮発
性メモリによって構成されている。Ｄ／Ａコンバータ１
３の出力端子は比較器５に直接接続されている。Ｄ／Ａ
コンバータ１３の出力である基準電圧Ｖrefと検出すべ
き電圧である検出電圧Ｖdetは同じである。基準電圧発
生回路７は、メモリ部１１に記憶するデジタルデータを
書き換えることにより、任意の基準電圧Ｖref（検出電
圧Ｖdet）を発生させることができる。
検出電圧Ｖdetを設定するためのデジタルデータを記憶
するためのメモリ部１１と、メモリ部１１に記憶された
デジタルデータを基準電圧Ｖrefに変換するためのＤ／
Ａコンバータ１３によって構成されている。Ｄ／Ａコン
バータ１３は例えば１０ビットのものである。メモリ部
１１は例えばＥＰＲＯＭ又はＥＥＰＯＭからなる不揮発
性メモリによって構成されている。Ｄ／Ａコンバータ１
３の出力端子は比較器５に直接接続されている。Ｄ／Ａ
コンバータ１３の出力である基準電圧Ｖrefと検出すべ
き電圧である検出電圧Ｖdetは同じである。基準電圧発
生回路７は、メモリ部１１に記憶するデジタルデータを
書き換えることにより、任意の基準電圧Ｖref（検出電
圧Ｖdet）を発生させることができる。
【００１９】電圧検出回路１は、電圧検出の際、入力電
圧Ｖｄｄを比較器５に直接反転入力し、入力電圧Ｖｄｄ
と基準電圧Ｖrefとを比較することにより所望の電圧
（検出電圧Ｖdet）を検出する。したがって、従来技術
のようには入力電圧Ｖｄｄを抵抗分割するための抵抗素
子群は不要である。
圧Ｖｄｄを比較器５に直接反転入力し、入力電圧Ｖｄｄ
と基準電圧Ｖrefとを比較することにより所望の電圧
（検出電圧Ｖdet）を検出する。したがって、従来技術
のようには入力電圧Ｖｄｄを抵抗分割するための抵抗素
子群は不要である。
【００２０】電圧検出回路１の検出電圧Ｖdet（基準電
圧Ｖref）を調整する際、入力端子３に印加された所望
の検出電圧Ｖdetで比較器５の出力が例えばＬからＨへ
反転するように、メモリ部１１のデジタルデータを書き
換えて基準電圧Ｖrefを調整する。メモリ部１１はＥＰ
ＲＯＭ又はＥＥＰＲＯＭの不揮発性メモリで構成されて
いるので、ＩＣパッケージの組立て完成後にメモリ部１
１にデジタルデータの書き込みをすることにより、電圧
検出回路１に関して任意の検出電圧Ｖdetを設定する。
さらにＥＥＰＲＯＭの場合、ＩＣパッケージの状態でメ
モリ部１１に記憶されたデジタルデータを電気的にデー
タ消去及び再書き込みすることが可能であるので、同じ
ＩＣで検出電圧Ｖdetの設定の変更が可能である。ＥＰ
ＲＯＭの場合であっても、窓付きパッケージの構成にし
たり、データ書き込みをウェハ状態で行なうようにした
りすれば、紫外線照射することによりデータ書き換えが
可能である。
圧Ｖref）を調整する際、入力端子３に印加された所望
の検出電圧Ｖdetで比較器５の出力が例えばＬからＨへ
反転するように、メモリ部１１のデジタルデータを書き
換えて基準電圧Ｖrefを調整する。メモリ部１１はＥＰ
ＲＯＭ又はＥＥＰＲＯＭの不揮発性メモリで構成されて
いるので、ＩＣパッケージの組立て完成後にメモリ部１
１にデジタルデータの書き込みをすることにより、電圧
検出回路１に関して任意の検出電圧Ｖdetを設定する。
さらにＥＥＰＲＯＭの場合、ＩＣパッケージの状態でメ
モリ部１１に記憶されたデジタルデータを電気的にデー
タ消去及び再書き込みすることが可能であるので、同じ
ＩＣで検出電圧Ｖdetの設定の変更が可能である。ＥＰ
ＲＯＭの場合であっても、窓付きパッケージの構成にし
たり、データ書き込みをウェハ状態で行なうようにした
りすれば、紫外線照射することによりデータ書き換えが
可能である。
【００２１】このように、電圧検出回路１では抵抗素子
群の抵抗値の調整を行なわなくても検出電圧Ｖdetを調
整することができる。さらに、従来のようには入力電圧
を抵抗分割するための抵抗素子群の抵抗値を高精度に制
御する必要がなくなり、製造プロセス上の困難さが解消
される。さらに、従来技術のように回路構成上、電源入
力側に電流パスは存在しないので、消費電流を低減する
ことができる。
群の抵抗値の調整を行なわなくても検出電圧Ｖdetを調
整することができる。さらに、従来のようには入力電圧
を抵抗分割するための抵抗素子群の抵抗値を高精度に制
御する必要がなくなり、製造プロセス上の困難さが解消
される。さらに、従来技術のように回路構成上、電源入
力側に電流パスは存在しないので、消費電流を低減する
ことができる。
【００２２】以上、本発明の実施例を説明したが、本発
明はこれに限定されるものではなく、特許請求の範囲に
記載した内容の範囲内で種々の変更が可能である。例え
ば上記実施例では１０ビットのＤ／Ａコンバータを用い
ているが、本発明はこれに限定されるものではなく、検
出精度に応じて１０ビット未満又は１１ビット以上のＤ
／Ａコンバータを用いることもできる。
明はこれに限定されるものではなく、特許請求の範囲に
記載した内容の範囲内で種々の変更が可能である。例え
ば上記実施例では１０ビットのＤ／Ａコンバータを用い
ているが、本発明はこれに限定されるものではなく、検
出精度に応じて１０ビット未満又は１１ビット以上のＤ
／Ａコンバータを用いることもできる。
【００２３】
【発明の効果】本発明の電圧検出回路では、基準電圧発
生回路は、検出電圧を設定するためのデジタルデータを
記憶するためのメモリ部と、上記メモリ部に記憶された
デジタルデータを基準電圧に対応するアナログ電圧に変
換するためのＤ／Ａコンバータとを備えているようにし
たので、メモリ部に記憶されたデジタルデータを変更す
ることにより、Ｄ／Ａコンバータの出力を調整し、基準
電圧を調整することができるので、抵抗素子群の抵抗値
の調整を行なわなくても検出電圧を調整することができ
る。さらに、従来のようには入力電圧を抵抗分割するた
めの抵抗素子群の抵抗値を高精度に制御する必要がなく
なり、製造プロセス上の困難さが解消される。
生回路は、検出電圧を設定するためのデジタルデータを
記憶するためのメモリ部と、上記メモリ部に記憶された
デジタルデータを基準電圧に対応するアナログ電圧に変
換するためのＤ／Ａコンバータとを備えているようにし
たので、メモリ部に記憶されたデジタルデータを変更す
ることにより、Ｄ／Ａコンバータの出力を調整し、基準
電圧を調整することができるので、抵抗素子群の抵抗値
の調整を行なわなくても検出電圧を調整することができ
る。さらに、従来のようには入力電圧を抵抗分割するた
めの抵抗素子群の抵抗値を高精度に制御する必要がなく
なり、製造プロセス上の困難さが解消される。
【００２４】本発明の電圧検出回路において、基準電圧
はＤ／Ａコンバータの出力そのものであるようにすれ
ば、メモリ部に記憶するデジタルデータを変えるだけで
任意の検出電圧を設定できるようになる。
はＤ／Ａコンバータの出力そのものであるようにすれ
ば、メモリ部に記憶するデジタルデータを変えるだけで
任意の検出電圧を設定できるようになる。
【００２５】本発明の電圧検出回路において、比較対象
電圧は入力電圧そのものであるようにすれば、電源入力
側には回路構成上、電流パスは存在しないので、消費電
流を低減することができるようになる。
電圧は入力電圧そのものであるようにすれば、電源入力
側には回路構成上、電流パスは存在しないので、消費電
流を低減することができるようになる。
【００２６】本発明の電圧検出回路において、上記メモ
リ部はＥＰＲＯＭ又はＥＥＰＯＭからなる不揮発性メモ
リにより構成されているようにすれば、検出電圧を設定
するためのメモリ部へのデジタルデータの書き込みをＩ
Ｃパッケージ組立て後に行なうことができ、工期を短縮
することができるようになる。さらに、メモリ部に記憶
されたデジタルデータを書き換えることにより検出電圧
の設定をやり直すことが可能となり、電圧検出の精度を
向上させることができるようになる。さらに、メモリ部
に記憶されたデジタルデータを書き換えることにより、
任意の検出電圧に何度でも変更することができる。
リ部はＥＰＲＯＭ又はＥＥＰＯＭからなる不揮発性メモ
リにより構成されているようにすれば、検出電圧を設定
するためのメモリ部へのデジタルデータの書き込みをＩ
Ｃパッケージ組立て後に行なうことができ、工期を短縮
することができるようになる。さらに、メモリ部に記憶
されたデジタルデータを書き換えることにより検出電圧
の設定をやり直すことが可能となり、電圧検出の精度を
向上させることができるようになる。さらに、メモリ部
に記憶されたデジタルデータを書き換えることにより、
任意の検出電圧に何度でも変更することができる。
【００２７】本発明の電圧検出回路において、上記Ｄ／
Ａコンバータとして少なくとも１０ビットのものを用い
るようにすれば、Ｄ／Ａコンバータの出力、ひいては基
準電圧を少なくとも数ミリボルト程度で調整することが
でき、さらにビット数を上げれば基準電圧を高精度に制
御することができるようになる。
Ａコンバータとして少なくとも１０ビットのものを用い
るようにすれば、Ｄ／Ａコンバータの出力、ひいては基
準電圧を少なくとも数ミリボルト程度で調整することが
でき、さらにビット数を上げれば基準電圧を高精度に制
御することができるようになる。
【図１】一実施例を示す回路図である。
【図２】従来の電圧検出回路を示す回路図である。
【図３】従来の電圧検出回路の分圧抵抗を構成する抵抗
素子群を示す回路図である。
素子群を示す回路図である。
１ 電圧検出回路 ３ 入力端子 ５ 比較器 ７ 基準電圧発生回路 ９ 出力端子 １１ メモリ部 １３ Ｄ／Ａコンバータ
Claims (5)
- 【請求項１】 基準電圧を供給するための基準電圧発生
回路と、入力電圧に対応する比較対象電圧と前記基準電
圧を比較する比較器を備えた電圧検出回路において、 前記基準電圧発生回路は、検出電圧を設定するためのデ
ジタルデータを記憶するためのメモリ部と、前記メモリ
部に記憶されたデジタルデータを基準電圧に対応するア
ナログ電圧に変換するためのＤ／Ａコンバータとを備え
ていることを特徴とする電圧検出回路。 - 【請求項２】 前記基準電圧は前記Ｄ／Ａコンバータの
出力そのものである請求項１に記載の電圧検出回路。 - 【請求項３】 前記比較対象電圧は入力電圧そのもので
ある請求項１又は２に記載の電圧検出回路。 - 【請求項４】 前記メモリ部はＥＰＲＯＭ又はＥＥＰＯ
Ｍからなる不揮発性メモリにより構成されている請求項
１、２又は３のいずれかに記載の電圧検出回路。 - 【請求項５】 前記Ｄ／Ａコンバータは少なくとも１０
ビットのものである請求項１から４のいずれかに記載の
電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178220A JP2002372554A (ja) | 2001-06-13 | 2001-06-13 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178220A JP2002372554A (ja) | 2001-06-13 | 2001-06-13 | 電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002372554A true JP2002372554A (ja) | 2002-12-26 |
Family
ID=19018955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001178220A Withdrawn JP2002372554A (ja) | 2001-06-13 | 2001-06-13 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002372554A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221046A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | 半導体装置 |
| JP2008286740A (ja) * | 2007-05-21 | 2008-11-27 | Renesas Technology Corp | 半導体集積回路およびそのテスト方法 |
| US7683652B2 (en) | 2006-06-20 | 2010-03-23 | Sanyo Electric Co., Ltd | Low-voltage detection circuit |
| WO2010050294A1 (ja) * | 2008-10-30 | 2010-05-06 | ミツミ電機株式会社 | チョッパ型電圧比較回路および逐次比較型ａｄ変換回路 |
| JP2013196622A (ja) * | 2012-03-22 | 2013-09-30 | Seiko Instruments Inc | 基準電圧回路 |
| JP2013213725A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Fa Components & Systems Co Ltd | 電流検知装置 |
| EP3470860A4 (en) * | 2016-06-08 | 2019-07-10 | BYD Company Limited | VOLTAGE DETECTION AND DETECTION SWITCHING AND POWER BATTERY SYSTEM THEREWITH |
-
2001
- 2001-06-13 JP JP2001178220A patent/JP2002372554A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221046A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | 半導体装置 |
| US7683652B2 (en) | 2006-06-20 | 2010-03-23 | Sanyo Electric Co., Ltd | Low-voltage detection circuit |
| JP2008286740A (ja) * | 2007-05-21 | 2008-11-27 | Renesas Technology Corp | 半導体集積回路およびそのテスト方法 |
| WO2010050294A1 (ja) * | 2008-10-30 | 2010-05-06 | ミツミ電機株式会社 | チョッパ型電圧比較回路および逐次比較型ａｄ変換回路 |
| CN102197594A (zh) * | 2008-10-30 | 2011-09-21 | 三美电机株式会社 | 斩波型电压比较电路以及逐次比较型ad变换电路 |
| JP2013196622A (ja) * | 2012-03-22 | 2013-09-30 | Seiko Instruments Inc | 基準電圧回路 |
| JP2013213725A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Fa Components & Systems Co Ltd | 電流検知装置 |
| EP3470860A4 (en) * | 2016-06-08 | 2019-07-10 | BYD Company Limited | VOLTAGE DETECTION AND DETECTION SWITCHING AND POWER BATTERY SYSTEM THEREWITH |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4843472B2 (ja) | 電圧発生回路 | |
| US7277343B1 (en) | Memory device with improved temperature-sensor circuit | |
| JP5723879B2 (ja) | プロセス、電圧、および温度センサ | |
| US8228739B2 (en) | Bandgap voltage and temperature coefficient trimming algorithm | |
| US10305457B2 (en) | Voltage trimming circuit and integrated circuit including the voltage trimming circuit | |
| JP2021185514A (ja) | 電圧生成回路およびこれを用いた半導体装置 | |
| US7710788B2 (en) | Flash memory device and method of testing a flash memory device | |
| US5629612A (en) | Methods and apparatus for improving temperature drift of references | |
| JP2009016929A (ja) | 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置 | |
| JP2002372554A (ja) | 電圧検出回路 | |
| JP4555608B2 (ja) | Ａ／ｄ変換器 | |
| JP2000150799A (ja) | 半導体集積回路装置 | |
| US20230268011A1 (en) | Piecewise linear and trimmable temperature sensor | |
| JP2007005776A (ja) | 半導体装置 | |
| JPH11297086A (ja) | 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路並びにメモリの書込み時間調整方法 | |
| US6882582B2 (en) | EEPROM circuit voltage reference circuit and method for providing a low temperature-coefficient voltage reference | |
| JP2021002638A (ja) | 半導体装置およびその試験方法 | |
| JP2019070656A (ja) | 半導体装置 | |
| KR100685642B1 (ko) | 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치 | |
| JP2006331085A (ja) | 半導体装置および電源装置 | |
| JP2001028194A (ja) | 内部電源回路及び不揮発性半導体記憶装置 | |
| JP3768475B2 (ja) | 半導体集積回路およびそのトリミング調整方法 | |
| JP5223398B2 (ja) | 抵抗回路及びその抵抗回路の抵抗値調整方法 | |
| Hilber et al. | Calibration of a flexible high precision power-on reset during production test | |
| JP2000241202A (ja) | センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060306 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080218 |