CN102197594A - 斩波型电压比较电路以及逐次比较型ad变换电路 - Google Patents

斩波型电压比较电路以及逐次比较型ad变换电路 Download PDF

Info

Publication number
CN102197594A
CN102197594A CN2009801432156A CN200980143215A CN102197594A CN 102197594 A CN102197594 A CN 102197594A CN 2009801432156 A CN2009801432156 A CN 2009801432156A CN 200980143215 A CN200980143215 A CN 200980143215A CN 102197594 A CN102197594 A CN 102197594A
Authority
CN
China
Prior art keywords
voltage
resistance value
circuit
chopper
comparator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801432156A
Other languages
English (en)
Inventor
井上文裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN102197594A publication Critical patent/CN102197594A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

在具备斩波型的比较电路的AD变换电路中，在电源电压高时实现消耗电力的降低以及低噪音化，并且在电源电压低时能够避免电流能力减低导致的特性恶化。在逐次比较型AD变换电路中具备判定输入模拟电压与比较电压的大小的比较电路(CMP)和生成与该比较电路的判定结果对应的电压作为所述比较电压输出的局域DA变换电路(DAC)，所述比较电路具备：1或2个以上的放大级(INV)、在各放大级的输入输出端子之间设置的开关元件、在各放大级与第一电源端子或第二电源端子之间连接的电阻值调整单元(RT11～RT32)，所述电阻值调整单元在电源电压高时电阻值升高，在电源电压低时电阻值降低，解决了课题。

Description

斩波型电压比较电路以及逐次比较型AD变换电路
技术领域
本发明涉及逐次比较型AD变换电路中的比较器(电压比较电路)的噪音降低技术，特别是涉及在斩波型比较器以及具备它的AD变换电路中使用的恰当的技术。
背景技术
在移动电话、PDA(个人数字助理)、数码照相机等便携电子设备中，为了控制设备内部的系统设置有微处理器，微处理器监视温度或电池的电压等来进行控制。因此，很多时候在设备中设置检测温度或电池的电压等的传感器，在微处理器中内置把来自这些传感器的模拟信号转换成数字信号的A/D变换电路。
此外，希望在微处理器等中内置的A/D变换电路的电路规模小。作为这样的A/D变换电路，例如已知使用图6所示的把CMOS逆变器用作放大器的所谓斩波型比较器的A/D变换电路。
在图6所示的斩波型比较器根据采样信号使设置在逆变器的输入输出端子之间的开关接通来使逆变器的输入输出短路，把逆变器的逻辑阈值电压作为基准在输入电容器采样输入模拟电压Vin。此时，因为把逆变器的输入电位固定为逻辑阈值电压，所以在逆变器中流过贯通电流，成为消耗增加的原因。
因此，提出了一种A/D变换电路，在级联连接多个CMOS逆变器的斩波型比较器中，使用在构成作为放大器的CMOS逆变器的P-MOS(P沟道MOSFET)以及N-MOS(N沟道MOSFET)上串联连接了用于接通/关断控制用的晶体管(P-MOS，N-MOS)的时钟逆变器(clocked inverter)形式的逆变器，通过限制COMS逆变器作为比较器进行动作的期间，来实现消耗电力的降低(专利文献1)。此外，还提出了一种A/D变换电路，针对初级的CMOS逆变器使第二级、第三级的CMOS逆变器的采样开始定时延迟，来实现消耗电力的降低(专利文献2)。
专利文献1：日本特开2000-040964号公报
专利文献2：日本特开2005-086550号公报
发明内容
在具备斩波型比较器的A/D变换电路中，在比较动作时伴随局域DA变换电路的输出的变化，比较器的输出切换为高低，但是在该切换时在CMOS逆变器中产生电流变化，其有可能成为电源噪音使比较器的基准点摆动使变换精度降低。特别是由于在AD变换的最后方输入电压与比较电压的电位差变小，所以由于微小的电位的摆动，比较器的输出频繁地切换为高/低，容易产生噪音。
此外，在电源电压较大变化的系统中，当把电流能力设计得较高以便在电源电压降低时上述的斩波型比较器也能够以希望的动作速度进行动作时，在电源电压高的期间在逆变器中流过的贯通电流增多，所以容易产生由于上述的噪音引起的变换精度降低的现象。另一方面，当把电流能力设计得较低时，以便在电源电压高时上述斩波型比较器以希望的动作速度进行动作时，在电源电压降低时电流能力不足，产生AD变换需要的时间大幅度增加特性恶化的问题。
在上述专利文献1和专利文献2的发明中，存在以下的课题：无法充分防止与比较器的输出的切换相伴的噪音引起的变换精度的降低，并且难以兼顾电源电压高时的比较器的电流能力和电源电压低时的比较器的电流能力。
该发明的目的在于在斩波型的比较器(电压比较电路)中，在电源电压高时实现消耗电力降低以及低噪音化，并且在电源电压低时可以避免电流能力降低引起的特性的恶化，在用于A/D变换电路时，即使电源电压变化AD变换精度也不会降低。
为了解决上述目的，该发明具备1个或2个以上的放大级、在各放大级的输入输出端子之间设置的开关元件、在各放大级和第一电源端子或第二电源端子之间连接的电阻值调整单元，在判定输入模拟电压和比较电压的大小的斩波型电压比较电路中，所述电阻值调整单元根据在所述第一电源端子施加的电源电压的电平进行设定，以便在电源电压高时电阻值变高，在电源电压低时电阻值变低，在第一期间在接通所述开关元件的状态下取入输入模拟电压，在第二期间关断所述开关元件，通过所述放大级对所述输入模拟电压与所述比较电压的电位差进行放大。
根据以上结构，在放大级与第一电源端子或第二电源端子之间连接的电阻值调整单元的电阻值在电源电压高时变高，在电源电压低时变低，所以在电源电压高时可以抑制贯通电流，来降低消耗电力以及电源噪音，并且在电源电压低时因为电流增加，所以可以避免电流能力降低导致的特性的恶化。
在此，在所述电阻值调整单元中具备可变电阻单元或者在并联状态下连接的多个开关元件，可以使用根据所述多个开关元件中的被置为接通状态的开关元件的数量来阶段性改变电阻值的电阻值调整单元。
此外，所述放大级具备串联连接P沟道场效应晶体管和N沟道场效应晶体管的逆变器，所述电阻值调整单元具备在所述P沟道场效应晶体管和所述第一电源端子之间连接的第一电阻元件、在所述N沟道场效应晶体管和所述第二电源端子之间连接的第二电阻元件、分别与所述第一以及第二电阻元件并联状态连接的1个或2个以上的场效应晶体管，当把所述P沟道场效应晶体管的转移电导设为gmp，把所述N沟道场效应晶体管的转移电导设为gmn时，把所述第一电阻元件的电阻值与所述第二电阻元件的电阻值的比设为(1/gmp)∶(1/gmn)。由此，即使在P沟道场效应晶体管以及NP沟道场效应晶体管中流动的电流变化，对各个晶体管的源极电位产生影响，也能够使偏压点不振动。
并且，希望具有检测在所述第一电源端子施加的电源电压的电平的电源电压检测电路，根据该电源电压检测电路的输出，来控制所述电阻值调整单元的电阻值。由此，能够根据电源电压的变动，自动地将电阻值调整单元的电阻值设定为最合适的电阻值。
或者，所述比较电路具备寄存器，可以根据该寄存器的设定值来设定所述电阻值调整单元的电阻值。由此，可以不设置电源电压检测电路这样的复杂电阻地把电阻值调整单元的电阻值设定为最佳的电阻值。
此外，在逐次比较型AD变换电路中，即使电源电压变化，AD变换精度也不会降低，该逐次比较型AD变换电路具备：具有上述那样的结构的斩波型电压比较电路和生成与该电压比较电路的判定结果相对应的电压，并作为所述比较电压输出的局域DA变换电路。
根据本发明，在斩波型的比较器(电压比较电路)中，在电源电压高时能够实现消耗电力的降低和低噪音化，并且在电源电压低时能够避免电流能力降低导致的特性的恶化，在用于AD变换电路时，具有即使电源电压变化AD变换精度也不会降低的效果。
附图说明
图1是表示本发明的逐次比较型AD变换电路的一个实施方式的电路结构图。
图2是表示实施方式的比较器的各放大级的第一实施例的电路图。
图3是表示实施方式的比较器的各放大段的第二实施例的电路图。
图4是表示图2的实施例的比较器的更具体的电路例子的电路图。
图5表示图2的实施例的比较器的变形例的电路图。
图6是表示使用了斩波型比较器的现有的逐次比较型AD变换电路的一例的电路结构图。
图7A是实施方式的AD变换电路中的采样电路&局域DA变换电路的一个实施例的电路图，表示采样期间的状态。
图7B是实施方式的AD变换电路中的采样电路&局域DA变换电路的一实施例的电路图，表示比较判定期间(保持期间)的状态。
具体实施方式
以下根据附图说明本发明的优选的实施方式。
图1表示本发明的逐次比较型AD变换电路的一个实施方式。图1所示的AD变换电路具备：交互地对在模拟输入端子IN输入的模拟输入Vin和在基准电压端子施加的比较电压Vref进行采样的采样保持电路S/H和局域DA变换电路DAC、对通过所述采样保持电路S/H采样到的电压进行放大的斩波型比较器CMP、生成针对该比较器CMP的采样时钟φs等控制信号的控制电路CNT。
控制电路CNT具有依次取入比较器CMP的输出的逐次比较寄存器SAR，在采样保持电路S/H中设置有局域DA变换电路DAC，根据从上述寄存器SAR输出的信号而内部的开关进行切换，由此把对SAR的输出编码进行DA变换后的电压作为比较电压Vref向上述采用保持电路S/H输出。在图1中，把该局域DA转换电路DAC和上述采样保持电路S/H表示为一个块S/H&DAC。
此外，斩波型比较器CMP经由电容器Cc1、Cc2级联连接三个CMOS逆变器INV1、INV2、INV3，并且对每个逆变器设置了使输入输出端子之间短路的开关S1、S2、S3。并且，在各CMOS逆变器INV1、INV2、INV3上，在电源电压Vdd以及接地点GND之间分别连接了电阻值调整单元RT11、RT12、RT21、RT22、RT31、RT32。
并且，在该实施方式的AD变换电路中，设置检测电源电压的电平的电源电压检测电路VDT，根据该电源电压检测电路VDT的输出在电源电压Vdd的电平高时增大上述电阻值调整单元RT11～RT32的电阻值，在电源电压Vdd的等级低时减小上述电阻值调整单元RT11～RT32的电阻值。此外，还可以代替电源电压检测电路VDT，设置从外部能够设定上述电阻值调整单元RT11～RT32的电阻值的寄存器(REG)，可以通过寄存器的值设定电阻值。
在该实施方式的比较器CMP中，在采样期间使开关S1、S2、S3接通，通过使逆变器INV1、INV2、INV3的输入输出短路，由此各逆变器的输入电位和输出电位成为与其逻辑阈值VLT相等的电位。因此，在采样保持电路S/H中，根据采样时钟φs，把VLT作为基准对输入模拟电压Vin进行采样。此外，在电容器Cc1、Cc2中以各逆变器的逻辑阈值的差分的电压(VLT2-VLT1)、(VLT3-VLT2)进行充电。
在比较判定(保持期间)时，在采样·保持电路S/H中，使参考(reference)侧的开关成为接通状态，由此向比较器CMP提供输入模拟电压Vin与比较电压Vref的电位差(Vref-Vin)所对应的电压。此外，在比较器CMP中，根据采样时钟φs使开关S1、S2、S3成为关断状态切断逆变器INV1、INV2、INV3的输入输出之间，各逆变器作为放大器进行动作，输出根据输入电位而变化。
即，从采用保持电路S/H向逆变器INV1的输入端子传递输入模拟电压Vin与比较电压Vref的电位差(Vref-Vin)，该电位差通过逆变器INV1、INV2、INV3逐次进行放大。结果，在逆变器INV3的输出中表现把输入模拟电压Vin与比较电压Vref进行比较后的结果。
在该实施方式中，在电源电压Vdd的电平高时上述电阻值调整单元RT11～RT32的电阻值增大，所以抑制CMOS逆变器的消耗电流。另一方面，在电源电压Vdd的电平低时上述电阻值调整单元RT11～RT33的电阻值减小，所以确保了CMOS逆变器的动作余裕，避免能力降低。
在图2以及图3中表示上述实施方式的比较器的各放大级的一实施例。其中，图2的比较器与构成各放大级的逆变器的本来的P-MOSFET(绝缘栅极场效应晶体管：以下称为MOS晶体管)Q1以及N-MOS晶体管Q2串联地、在Vdd侧连接可变电阻单元VR1，此外在GND侧连接可变电阻单元VR2，根据所述电源电压检测电路VDT的输出调整这些可变电阻单元VR1、VR2的电阻值。
另一方面，图3的比较器与构成各放大级的逆变器的本来的P-MOS晶体管Q1以及N-MOS晶体管Q2串联地、在Vdd侧连接P-MOS晶体管Q11，此外在GND侧连接N-MOS晶体管Q21，并且与Q11并联地连接P-MOS晶体管Q12......，此外与Q21并联地连接N-MOS晶体管Q22。
然后，对Q21的栅极端子施加接地电位GND，对Q11的栅极端子施加电源电压Vdd，由此使其成为常接通状态，作为电阻发挥作用，并且，在Q12......的栅极端子以及Q22......的栅极端子施加来自寄存器REG的信号，根据设定值使其成为接通或者关断的状态。能够通过将Q12......以及Q22......关断来使电阻值阶段性增大，通过使Q12......以及Q22......接通，使电阻值阶段性减小。
在图4中表示图2的比较器更具体的电路结构。该实施例的比较器与构成各放大级的逆变器的本来的P-MOS晶体管Q1以及N-MOS晶体管Q2串联地、在Vdd侧连接P-MOS晶体管Q11，此外在GND侧连接N-MOS晶体管Q21，并且，对Q11的栅极端子和Q21的栅极端子分别施加可变电压源VS1、VS2，并通过电源电压检测电路VDT的输出对它们进行控制。
进行控制，以使电源电压Vdd的电平越高，可变电压源VS1越是输出高的电压而增大Q11的接通电阻，电源电压Vdd的电平越低可变电压源VS2越是输出低电压而增大Q21的接通电阻。
在图5中表示了图3的实施例的比较器的变形例子。该变形例取代MOS晶体管Q11、S21，设置了多晶硅电阻或金属电阻等电阻元件R1、R2。电阻值的调整与图2的实施例一样，能够通过使Q12......以及Q22......关断或接通来进行。
在此，希望设定为上述电阻元件R1、R2的电阻值是P-MOS晶体管Q1和N-MOS晶体管Q2的gm(转移电导)的倒数的比，即当把Q1的转移电导设为gmp，把Q2的转移电导设为gmn时，R1∶R2＝(1/gmp)∶(1/gmn)。由此，能够使得即使电源电压Vdd振动，偏压点也不会振动，由此就能提高AD变换精度。
另外，如图3的实施例那样，在作为电阻值调整单元使用MOS晶体管的接通电阻时，因为接通电阻存在电源电压依存性，所以需要考虑电源电压依存性决定作为电阻值调整单元而使用的MOS晶体管的尺寸，设计有些麻烦。关于这一点，因为电阻元件没有电源电压依存性，所以使用电阻元件具有在决定电阻值方面设计容易的优点。另一方面，当MOS晶体管和电阻在半导体芯片中混合存在来形成时，因为很多时候在离开MOS晶体管的位置形成电阻元件，所以需要考虑配线电阻和配线的穿梭等。因此，使用MOS晶体管的接通电阻在布局设计方面容易。
此外，在半导体芯片上形成的电路中，根据芯片中的电路的位置，从芯片的电源端子或接地端子到电路的距离不同，即，电源线和接地线的长度不同，由此在具有线的电阻成分导致的电压降低量中产生差异。因此，在图5的变形例中，在决定电阻元件R1、R2的电阻值时，包含电源线以及接地线具有的电阻成分，可以设定电阻比为(1/gmp)∶(1/gmn)。并且，在电源线和接地线中，由于线的横截面积或途中的通孔数量、与电源端子和接地端子连接的接合线的长度等不同，在电压下降量中产生差异时，可以包含这些电阻成分设定电阻R1∶R2的电阻值。
在图7A以及图7B中表示一并具有图1的实施方式的采样保持电路S/H和局域DA变换电路DAC的功能的电路S/H&DAC的具体的电路例。
该实施例的局部DA变换电路是电荷分配型的DA变换电路，具备由具有2的n次幂的加权的加权电容器C0、C1......Cn-1构成的电容器阵列。加权电容C0、C1......Cn-1的一方的端子共同连接，连接在比较器CMP的初级逆变器INV1的输入端子。在加权电容器C0、C1......Cn-1的另一端子上通过切换开关SW0～SWn-1，能够施加基准电压Vref_h、Vref_l或输入电压Vin中的任意一个。
然后，上述切换开关SW0～SWn-1根据逐次比较寄存器SAR的值和采样时钟决定连接端子。图7A所示的是各开关在采样期间的状态，切换开关SW0～SWn-1在全部对应的加权电容器C0、C1......Cn-1的另一端子施加输入电压Vin，以和输入电压的电位对应的电荷进行充电。
在图7B中表示了比较判定期间(保持期间)的各切换开关SW0～SWn-1的状态。如图7B所示，比较判定期间中的切换开关SW0～SWn-1是Vref_h或Vref_l的某一方。在比较判定期间，通过在加权电容器C0、C1......Cn-1的另一方端子施加Vref_h或Vref_l中的某一个基准电压，施加的电压与之前施加的输入电压Vin的电位差所对应的电荷残留下来，其在C0、C1......Cn-1之间分配，对逆变器INV1的输入端子供给在共同连接节点(node)产生的电压。
在比较器中，在采样期间使开关SS1接通，使逆变器INV1的输入输出短路，由此输入电位与输出电位成为与逆变器的论理阈值VLT相等的电位。由此，在加权电容器C0、C1......Cn-1中，以VLT为基准采样输入模拟电压Vin。即，以VLT和Vin的电位差所对应的电荷进行充电。
在比较判定时，如上所述，在局域DAC中切换开关SW0～SWn-1根据寄存器SAR的值与基准电压Vref_h或Vref_l连接。由此，向逆变器INV1的输入端子供给采样到的输入模拟电压与根据切换开关SW0～SWn-1的状态决定的比较电压的电位差所对应的电位。
然后，此时开关SS1关断，将逆变器INV1的输入端子与输出端子切离，所以逆变器作为放大器进行动作对输入电位进行放大然后输出。即，作为在输入模拟电压高于比较电压时输出低电平信号且在输入模拟电压低于比较电压时输出高电平信号的比较器来进行动作。
以上根据实施方式具体地说明了发明人做成的发明，但本发明不限于上述实施方式。例如，在上述实施方式中，表示了三级级联连接了放大级即CMOS逆变器的比较器，但是也可以是级联连接两个逆变器的比较器或者由一个逆变器构成的比较器。
此外，在图3的实施例中，除了与构成比较器的各个逆变器的P-MOS晶体管Q1、N-MOS晶体管Q2串联设置的P-MOS晶体管Q12......和N-MOS晶体管Q22......之外，还可以设置与这些晶体管串联连接的电阻元件，使与该开关元件串联设置的晶体管作为开关进行动作，通过改变连接的电阻元件的数目来调整电阻值。
进而，在上述实施方式中，在P-MOS晶体管Q1侧和N-MOS晶体管Q2侧双方分别连接了电阻值调整单元或可变电阻，但是还可以仅在一侧设置电阻值调整单元或可变电阻。
本发明能够用于斩波型比较器以及具备它的AD变换电路。
符号说明
S/H采样保持电路
DAC局域DA变换电路
CMP比较器
CNT控制电路
VDT电源电压检测电路
REG电阻值设定用寄存器
INV1～INV3作为放大级的逆变器
RT11～RT32电阻值调整单元
VR11～VR32可变电阻单元
S1、S2、S3短路用开关
Cc1、Cc2电容器
SAR逐次比较寄存器
C0～Cn-1加权电容器
SW0～SWn-1切换开关

Claims (7)

1.一种斩波型电压比较电路，其具备1个或2个以上的放大级、在各放大级的输入输出端子之间设置的开关元件、以及在各放大级和第一电源端子或第二电源端子之间连接的电阻值调整单元，所述斩波型电压比较电路判定输入模拟电压和比较电压的大小，所述斩波型电压比较电路的特征在于，
所述电阻值调整单元根据在所述第一电源端子施加的电源电压的电平进行设定，以便在电源电压高时电阻值变高，在电源电压低时电阻值变低，
在第一期间在接通了所述开关元件的状态下取入输入模拟电压，在第二期间关断所述开关元件，通过所述放大级对所述输入模拟电压与所述比较电压的电位差进行放大。
2.根据权利要求1所述的斩波型电压比较电路，其特征在于，
所述电阻值调整单元是可变电阻单元。
3.根据权利要求1所述的斩波型电压比较电路，其特征在于，
所述电阻值调整单元具备并联状态下连接的多个开关元件，电阻值能够根据所述多个开关元件中的被置为接通状态的开关元件的数量阶段性地变化。
4.根据权利要求1所述的斩波型电压比较电路，其特征在于，
所述放大级具备串联连接P沟道型场效应晶体管和N沟道型场效应晶体管的逆变器，
所述电阻值调整单元具备在所述P沟道型场效应晶体管和所述第一电源端子之间连接的第一电阻元件、在所述N沟道型场效应晶体管和所述第二电源端子之间连接的第二电阻元件、以及分别与所述第一以及第二电阻元件并联状态连接的1个或2个以上的场效应晶体管，
当把所述P沟道型场效应晶体管的转移电导设为gmp，把所述N沟道型场效应晶体管的转移电导设为gmn时，把所述第一电阻元件的电阻值与所述第二电阻元件的电阻值的比设定为(1/gmp)∶(1/gmn)。
5.根据权利要求1～4的任意一项所述的斩波型电压比较电路，其特征在于，
具有检测在所述第一电源端子施加的电源电压的电平的电源电压检测电路，根据该电源电压检测电路的输出来控制所述电阻值调整单元的电阻值。
6.根据权利要求1～4的任意一项所述的斩波型电压比较电路，其特征在于，
具有寄存器，根据该寄存器的设定值来设定所述电阻值调整单元的电阻值。
7.一种该逐次比较型AD变换电路，其特征在于，具备：
权利要求1～6的任意一项所述的斩波型电压比较电路、和生成与该电压比较电路的判定结果相对应的电压来作为所述比较电压进行输出的局域DA变换电路。
CN2009801432156A 2008-10-30 2009-09-02 斩波型电压比较电路以及逐次比较型ad变换电路 Pending CN102197594A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008279345A JP2010109661A (ja) 2008-10-30 2008-10-30 チョッパ型電圧比較回路および逐次比較型ａｄ変換回路
JP2008-279345 2008-10-30
PCT/JP2009/065333 WO2010050294A1 (ja) 2008-10-30 2009-09-02 チョッパ型電圧比較回路および逐次比較型ａｄ変換回路

Publications (1)

Publication Number Publication Date
CN102197594A true CN102197594A (zh) 2011-09-21

Family

ID=42128662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801432156A Pending CN102197594A (zh) 2008-10-30 2009-09-02 斩波型电压比较电路以及逐次比较型ad变换电路

Country Status (4)

Country Link
US (1) US20110204926A1 (zh)
JP (1) JP2010109661A (zh)
CN (1) CN102197594A (zh)
WO (1) WO2010050294A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106341106A (zh) * 2015-07-06 2017-01-18 恩智浦有限公司 双重采样状态保持触发器
US10355703B2 (en) 2015-06-29 2019-07-16 Sony Semiconductor Solutions Corporation System, analog to digital converter, and method of controlling system
CN110492886A (zh) * 2019-08-20 2019-11-22 深圳市锐能微科技有限公司 模数转换器和模数转换方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703681B (zh) 2010-12-10 2017-05-24 马维尔国际贸易有限公司 快速上电的比较器
JP6189619B2 (ja) * 2013-04-03 2017-08-30 旭化成エレクトロニクス株式会社 リングアンプ
US11374559B2 (en) * 2020-05-18 2022-06-28 Nxp Usa, Inc. Low power comparator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065502A (ja) * 1996-08-16 1998-03-06 Sony Corp チョッパーコンパレータおよびａ／ｄコンバータ
CN1213228A (zh) * 1997-09-30 1999-04-07 日本电气株式会社 可在低电压下运作的两级模数转换电路
JP2002372554A (ja) * 2001-06-13 2002-12-26 Ricoh Co Ltd 電圧検出回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316801A (ja) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd チョッパインバータ比較器及びａ／ｄコンバータ
JP2001016079A (ja) * 1999-06-30 2001-01-19 Toshiba Lsi System Support Kk チョッパ型電圧比較回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065502A (ja) * 1996-08-16 1998-03-06 Sony Corp チョッパーコンパレータおよびａ／ｄコンバータ
CN1213228A (zh) * 1997-09-30 1999-04-07 日本电气株式会社 可在低电压下运作的两级模数转换电路
JP2002372554A (ja) * 2001-06-13 2002-12-26 Ricoh Co Ltd 電圧検出回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355703B2 (en) 2015-06-29 2019-07-16 Sony Semiconductor Solutions Corporation System, analog to digital converter, and method of controlling system
CN106341106A (zh) * 2015-07-06 2017-01-18 恩智浦有限公司 双重采样状态保持触发器
CN106341106B (zh) * 2015-07-06 2022-02-11 恩智浦有限公司 双重采样状态保持触发器
CN110492886A (zh) * 2019-08-20 2019-11-22 深圳市锐能微科技有限公司 模数转换器和模数转换方法
CN110492886B (zh) * 2019-08-20 2024-02-13 深圳市锐能微科技有限公司 模数转换器和模数转换方法

Also Published As

Publication number Publication date
JP2010109661A (ja) 2010-05-13
US20110204926A1 (en) 2011-08-25
WO2010050294A1 (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
US7292172B2 (en) Current driven D/A converter and its bias circuit
US7741908B2 (en) High speed amplifier with controllable amplification and output impedance and comparator using the same
KR101283998B1 (ko) 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법
CN102197594A (zh) 斩波型电压比较电路以及逐次比较型ad变换电路
US7557648B2 (en) Operational amplifier, integrating circuit, feedback amplifier, and controlling method of the feedback amplifier
US20080048722A1 (en) Drive circuit
US8749275B2 (en) Differential circuit
CN105871344B (zh) 轨至轨放大器的装置及系统
JP2012044549A (ja) サンプルホールド回路及び撮像装置
US20080238748A1 (en) Cyclic digital to analog converter in pipeline structure
WO2016203525A1 (ja) 半導体装置
EP2154783B1 (en) Amplifying circuit
US10720919B2 (en) Apparatus and methods for reducing charge injection mismatch in electronic circuits
US20060202722A1 (en) Sample-and-hold circuits
US7358813B2 (en) Differential operational amplifier
US7821305B1 (en) Dual voltage buffer with current reuse
US20230396260A1 (en) Dac with configurable output stage
US7768324B1 (en) Dual voltage buffer with current reuse
US7737781B2 (en) Differential amplifier and input circuit using the same
US20110084755A1 (en) Analog switch
JP2012114610A (ja) 電子回路
US7321245B2 (en) Pipelined AD converter capable of switching current driving capabilities
US20200212857A1 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product
JP3498765B2 (ja) サンプルホールド回路
JP2004180268A (ja) 増幅回路及びこれを用いた液晶ディスプレイ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921