JP3498765B2 - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JP3498765B2 JP3498765B2 JP13305095A JP13305095A JP3498765B2 JP 3498765 B2 JP3498765 B2 JP 3498765B2 JP 13305095 A JP13305095 A JP 13305095A JP 13305095 A JP13305095 A JP 13305095A JP 3498765 B2 JP3498765 B2 JP 3498765B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- switch
- operational amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明はサンプルホールド回路
に関し、特に小さな消費電力で高速動作させるに好適な
改良されたサンプルホールド回路に関する。
に関し、特に小さな消費電力で高速動作させるに好適な
改良されたサンプルホールド回路に関する。
【０００２】
【従来の技術】従来、この種のサンプルホールド回路
は、図５に示すブロック図のように、演算増幅器Ａの正
相入力端子＋には接地ラインとの間に入力電圧をサンプ
リングして保持するコンデンサＣ1が接続され、出力端
子ＯＵＴは逆相入力端子−と接続されている。そして入
力端子ＩＮはコントロール端子ＴＳに与えられた信号に
より駆動するスイッチＳ1を介して正相入力端子＋に接
続されている。また出力端子ＯＵＴには負荷が接続され
それを等価的に負荷容量Ｃで図示している。
は、図５に示すブロック図のように、演算増幅器Ａの正
相入力端子＋には接地ラインとの間に入力電圧をサンプ
リングして保持するコンデンサＣ1が接続され、出力端
子ＯＵＴは逆相入力端子−と接続されている。そして入
力端子ＩＮはコントロール端子ＴＳに与えられた信号に
より駆動するスイッチＳ1を介して正相入力端子＋に接
続されている。また出力端子ＯＵＴには負荷が接続され
それを等価的に負荷容量Ｃで図示している。
【０００３】ところで演算増幅器Ａは例えば図６に示す
回路の様なものである。ＰチャンネルＭＯＳトランジス
タＱ1，Ｑ2 ，ＮチャンネルＭＯＳトランジスタＱ3 ，
Ｑ4，Ｑ5により差動アンプを構成し、トランジスタＱ
3，Ｑ4のそれぞれのゲートを逆相入力端子−，正相入力
端子＋とする。電源ラインＶｃｃと接地ラインＧｎｄの
間にＰチャンネルＭＯＳトランジスタＱ6とＮチャンネ
ルＭＯＳトランジスタＱ7をドレインどうしで直列接続
して配置し、そのドレインを演算増幅器Ａ1の出力端子
ＯＵＴとする。ＮチャンネルＭＯＳトランジスタＱ5，
Ｑ7 のゲートは共通接続されて、一定の電圧Ｖr1が与え
られ、トランジスタＱ5，Ｑ7 にはそれぞれのドレイン
に所定値以上の電圧が印加されるとき一定の電流Ｉ1，
Ｉ2が流れている。そして、差動アンプの正相出力でＰ
チャンネルＭＯＳトランジスタＱ6を駆動し両入力端子
＋，−の電圧に応じた電圧を出力端子ＯＵＴに出力す
る。
回路の様なものである。ＰチャンネルＭＯＳトランジス
タＱ1，Ｑ2 ，ＮチャンネルＭＯＳトランジスタＱ3 ，
Ｑ4，Ｑ5により差動アンプを構成し、トランジスタＱ
3，Ｑ4のそれぞれのゲートを逆相入力端子−，正相入力
端子＋とする。電源ラインＶｃｃと接地ラインＧｎｄの
間にＰチャンネルＭＯＳトランジスタＱ6とＮチャンネ
ルＭＯＳトランジスタＱ7をドレインどうしで直列接続
して配置し、そのドレインを演算増幅器Ａ1の出力端子
ＯＵＴとする。ＮチャンネルＭＯＳトランジスタＱ5，
Ｑ7 のゲートは共通接続されて、一定の電圧Ｖr1が与え
られ、トランジスタＱ5，Ｑ7 にはそれぞれのドレイン
に所定値以上の電圧が印加されるとき一定の電流Ｉ1，
Ｉ2が流れている。そして、差動アンプの正相出力でＰ
チャンネルＭＯＳトランジスタＱ6を駆動し両入力端子
＋，−の電圧に応じた電圧を出力端子ＯＵＴに出力す
る。
【０００４】サンプルホールド回路の動作について説明
する。入力端子ＩＮに入力され、時間と共に変動する電
圧はコントロール端子ＴＳに入力されるコントロール信
号により制御されるスイッチＳ1により瞬時導通されて
コンデンサＣ1をその時の瞬時値電圧に充電する。コン
デンサＣ1はその電圧を保持する。演算増幅器Ａはその
電圧と同じ電圧を出力する。そして所定の周期でこの動
作を繰り返す。
する。入力端子ＩＮに入力され、時間と共に変動する電
圧はコントロール端子ＴＳに入力されるコントロール信
号により制御されるスイッチＳ1により瞬時導通されて
コンデンサＣ1をその時の瞬時値電圧に充電する。コン
デンサＣ1はその電圧を保持する。演算増幅器Ａはその
電圧と同じ電圧を出力する。そして所定の周期でこの動
作を繰り返す。
【０００５】ところで負荷容量Ｃが例えば１００ＰＦ程
度と比較的大きい場合はその充放電（すなわち出力電圧
ＶOUTの波形の立ち上がり、立ち下がり）に時間を要
し、その周期を速くしにくいところがある。演算増幅器
Ａが上記の回路Ａ1の場合の出力電圧ＶOUTの波形の立ち
上がり時および立ち下がり時の動作について説明する。
度と比較的大きい場合はその充放電（すなわち出力電圧
ＶOUTの波形の立ち上がり、立ち下がり）に時間を要
し、その周期を速くしにくいところがある。演算増幅器
Ａが上記の回路Ａ1の場合の出力電圧ＶOUTの波形の立ち
上がり時および立ち下がり時の動作について説明する。
【０００６】図６の回路においてまず演算増幅器入力端
子＋の電圧ＶC1が低い時、トランジスタＱ4の抵抗は大
きく、したがってそのドレイン電圧は高く、したがって
トランジスタＱ6の抵抗が大きくなっている。一方トラ
ンジスタＱ7のゲートには一定の電圧が与えられて、一
定の抵抗に保持されて、トランジスタＱ6−Ｑ7の接続
点、すなわち出力端子ＯＵＴの出力電圧ＶOUTは低くな
っている。この状態で演算増幅器の入力端子＋の電圧
（すなわちコンデンサＣ1の電圧）ＶC1が高く変わった
際には、トランジスタＱ4の抵抗は小さくなり、そのド
レイン電圧が低くなり、トランジスタＱ6の抵抗が低く
なり、トランジスタＱ7に流れる電流Ｉ2に加え負荷容量
Ｃ（図５参照）を充電する電流が流れ出力電圧ＶOUTを
比較的急速に高める。この状態で演算増幅器Ａ1の入力
端子＋の電圧ＶC1が低くなると、前記の通りトランジス
タＱ6の抵抗が高くなり電流は少なくなり、負荷容量Ｃ
に貯えられた電荷はトランジスタＱ7の電流Ｉ2 により
放電し、出力電圧ＶOUTは低くなる。しかしながらトラ
ンジスタＱ7はゲート電圧が一定に保たれているので抵
抗が低く成り得ず、出力電圧ＶOUTの波形の立ち下がり
は時間がかかる。そこで出力電圧ＶOUTの波形的な傾き
の立ち下がりを急速にしようとするとトランジスタＱ7
の電流Ｉ2を大きく（ゲート電圧Ｖr1を大きく）する必
要がある。しかしながらこの電流Ｉ2は常時流れている
ので回路の消費電流が大きくなる。
子＋の電圧ＶC1が低い時、トランジスタＱ4の抵抗は大
きく、したがってそのドレイン電圧は高く、したがって
トランジスタＱ6の抵抗が大きくなっている。一方トラ
ンジスタＱ7のゲートには一定の電圧が与えられて、一
定の抵抗に保持されて、トランジスタＱ6−Ｑ7の接続
点、すなわち出力端子ＯＵＴの出力電圧ＶOUTは低くな
っている。この状態で演算増幅器の入力端子＋の電圧
（すなわちコンデンサＣ1の電圧）ＶC1が高く変わった
際には、トランジスタＱ4の抵抗は小さくなり、そのド
レイン電圧が低くなり、トランジスタＱ6の抵抗が低く
なり、トランジスタＱ7に流れる電流Ｉ2に加え負荷容量
Ｃ（図５参照）を充電する電流が流れ出力電圧ＶOUTを
比較的急速に高める。この状態で演算増幅器Ａ1の入力
端子＋の電圧ＶC1が低くなると、前記の通りトランジス
タＱ6の抵抗が高くなり電流は少なくなり、負荷容量Ｃ
に貯えられた電荷はトランジスタＱ7の電流Ｉ2 により
放電し、出力電圧ＶOUTは低くなる。しかしながらトラ
ンジスタＱ7はゲート電圧が一定に保たれているので抵
抗が低く成り得ず、出力電圧ＶOUTの波形の立ち下がり
は時間がかかる。そこで出力電圧ＶOUTの波形的な傾き
の立ち下がりを急速にしようとするとトランジスタＱ7
の電流Ｉ2を大きく（ゲート電圧Ｖr1を大きく）する必
要がある。しかしながらこの電流Ｉ2は常時流れている
ので回路の消費電流が大きくなる。
【０００７】また出力電圧ＶOUT の波形的な傾きの立ち
下がりを速くする方法として図７に示す回路による演算
増幅器Ａ2がある。この回路は前記の図６に示す演算増
幅器Ａ1におけるＰチャンネルＭＯＳトランジスタＱ1，
Ｑ2 ，Ｑ6にかえてＮチャンネルＭＯＳトランジスタＱ
1，Ｑ12，Ｑ16とし、ＮチャンネルＭＯＳトランジスタ
Ｑ3，Ｑ4，Ｑ5 ，Ｑ7にかえてＰチャンネルＭＯＳトラ
ンジスタＱ13，Ｑ14，Ｑ15，Ｑ17として同様な回路を構
成したものである。この回路によれば前記の演算増幅器
Ａ1において説明したと同様な理由により出力電圧ＶOUT
の波形的な傾きの立ち下がりは速くなるが立ち上がりは
遅い。以下演算増幅器Ａ1のように出力電圧ＶOUTの波形
的な傾きの立ち上がりが速くて立ち下がりの遅い動作特
性を有する演算増幅器を第１演算増幅器、また演算増幅
器Ａ2のようにその立ち上がりが遅くて立ち下がりの速
い動作特性を有する演算増幅器を第２演算増幅器と称す
る。
下がりを速くする方法として図７に示す回路による演算
増幅器Ａ2がある。この回路は前記の図６に示す演算増
幅器Ａ1におけるＰチャンネルＭＯＳトランジスタＱ1，
Ｑ2 ，Ｑ6にかえてＮチャンネルＭＯＳトランジスタＱ
1，Ｑ12，Ｑ16とし、ＮチャンネルＭＯＳトランジスタ
Ｑ3，Ｑ4，Ｑ5 ，Ｑ7にかえてＰチャンネルＭＯＳトラ
ンジスタＱ13，Ｑ14，Ｑ15，Ｑ17として同様な回路を構
成したものである。この回路によれば前記の演算増幅器
Ａ1において説明したと同様な理由により出力電圧ＶOUT
の波形的な傾きの立ち下がりは速くなるが立ち上がりは
遅い。以下演算増幅器Ａ1のように出力電圧ＶOUTの波形
的な傾きの立ち上がりが速くて立ち下がりの遅い動作特
性を有する演算増幅器を第１演算増幅器、また演算増幅
器Ａ2のようにその立ち上がりが遅くて立ち下がりの速
い動作特性を有する演算増幅器を第２演算増幅器と称す
る。
【０００８】
【発明が解決しようとする課題】上記のように従来のサ
ンプルホールド回路は演算増幅器を１つで構成している
ので出力電圧の波形的な傾きの立ち上がりも立ち下がり
も速いものを消費電流を大きくすることなく得ることは
容易でなかった。そこで、本発明者は消費電流が少なく
出力電圧の波形的な傾きの立ち上がりも立ち下がりも速
いサンプルホールド回路を含む半導体集積回路を実願平
２−１１２５６８号で出願している。
ンプルホールド回路は演算増幅器を１つで構成している
ので出力電圧の波形的な傾きの立ち上がりも立ち下がり
も速いものを消費電流を大きくすることなく得ることは
容易でなかった。そこで、本発明者は消費電流が少なく
出力電圧の波形的な傾きの立ち上がりも立ち下がりも速
いサンプルホールド回路を含む半導体集積回路を実願平
２−１１２５６８号で出願している。
【０００９】このサンプルホールド回路は、図８に示す
ように、入力端子ＩＮにコントロール端子ＴＳ2に与え
られる信号により駆動するスイッチＳ11の一端が接続さ
れ、第１演算増幅器Ａ1の正相入力端子＋にスイッチＳ1
1の他端が接続されると共に接地ラインとの間にコンデ
ンサＣ11が接続され、演算増幅器Ａ1の出力がコントロ
ール端子ＴＳ1に与えられる信号により駆動するスイッ
チＳ3の一端と逆相端子−に接続され、出力端子ＯＵＴ
にスイッチＳ3の他端が接続されている。更に、入力端
子ＩＮと出力端子ＯＵＴとの間に上記の接続と並列に、
コントロール端子ＴＳ1に与えらる信号により駆動する
スイッチＳ12，コンデンサＣ12，第２演算増幅器Ａ2，
コントロール端子ＴＳ2に与えられる信号により駆動す
るスイッチＳ4が同様に接続されている。
ように、入力端子ＩＮにコントロール端子ＴＳ2に与え
られる信号により駆動するスイッチＳ11の一端が接続さ
れ、第１演算増幅器Ａ1の正相入力端子＋にスイッチＳ1
1の他端が接続されると共に接地ラインとの間にコンデ
ンサＣ11が接続され、演算増幅器Ａ1の出力がコントロ
ール端子ＴＳ1に与えられる信号により駆動するスイッ
チＳ3の一端と逆相端子−に接続され、出力端子ＯＵＴ
にスイッチＳ3の他端が接続されている。更に、入力端
子ＩＮと出力端子ＯＵＴとの間に上記の接続と並列に、
コントロール端子ＴＳ1に与えらる信号により駆動する
スイッチＳ12，コンデンサＣ12，第２演算増幅器Ａ2，
コントロール端子ＴＳ2に与えられる信号により駆動す
るスイッチＳ4が同様に接続されている。
【００１０】つぎに図９に示すタイミングチャートも併
用して動作を説明する。入力端子ＩＮには入力電圧ＶIN
が時間により変化する電圧として与えられる。コントロ
ール端子ＴＳ1にはスイッチＳ12，Ｓ3をコントロールす
る電圧ＶTS1が所定の周期信号として与えられ、ハイの
時スイッチＳ12，Ｓ3をＯＮさせる。また、コントロー
ル端子ＴＳ2にはスイッチＳ11，Ｓ4をコントロールする
電圧ＶTS2 が電圧ＶTS1と反対の周期信号として与えら
れ、ハイの時スイッチＳ11，Ｓ4をＯＮさせる。時刻Ｔ4
1前においてスイッチＳ11はＯＮ状態，スイッチＳ12は
ＯＦＦ状態で、コンデンサＣ11はその電圧ＶC11として
入力電圧ＶIN（＝Ｖ1）を保持している。この時スイッ
チＳ3はＯＦＦ状態である。時刻Ｔ41においてスイッチ
Ｓ11はＯＦＦ状態，スイッチＳ12はＯＮ状態，スイッチ
Ｓ3はＯＮ状態，スイッチＳ4はＯＦＦ状態となり、コン
デンサＣ11の電圧ＶC11（＝Ｖ1 ）を演算増幅器Ａ1 か
ら出力電圧ＶOUTとして出力する。
用して動作を説明する。入力端子ＩＮには入力電圧ＶIN
が時間により変化する電圧として与えられる。コントロ
ール端子ＴＳ1にはスイッチＳ12，Ｓ3をコントロールす
る電圧ＶTS1が所定の周期信号として与えられ、ハイの
時スイッチＳ12，Ｓ3をＯＮさせる。また、コントロー
ル端子ＴＳ2にはスイッチＳ11，Ｓ4をコントロールする
電圧ＶTS2 が電圧ＶTS1と反対の周期信号として与えら
れ、ハイの時スイッチＳ11，Ｓ4をＯＮさせる。時刻Ｔ4
1前においてスイッチＳ11はＯＮ状態，スイッチＳ12は
ＯＦＦ状態で、コンデンサＣ11はその電圧ＶC11として
入力電圧ＶIN（＝Ｖ1）を保持している。この時スイッ
チＳ3はＯＦＦ状態である。時刻Ｔ41においてスイッチ
Ｓ11はＯＦＦ状態，スイッチＳ12はＯＮ状態，スイッチ
Ｓ3はＯＮ状態，スイッチＳ4はＯＦＦ状態となり、コン
デンサＣ11の電圧ＶC11（＝Ｖ1 ）を演算増幅器Ａ1 か
ら出力電圧ＶOUTとして出力する。
【００１１】次に時刻Ｔ42前においてスイッチＳ11はＯ
ＦＦ状態，スイッチＳ12はＯＮ状態で、コンデンサＣ12
はその電圧ＶC12としてＶ1より低い入力電圧ＶIN（＝Ｖ
2）を保持している。この時スイッチＳ4はＯＦＦ状態で
ある。時刻Ｔ42においてスイッチＳ11はＯＮ状態，スイ
ッチＳ12はＯＦＦ状態，スイッチＳ3はＯＦＦ状態，ス
イッチＳ4はＯＮ状態となり、コンデンサＣ12の電圧ＶC
12（＝Ｖ2 )を演算増幅器Ａ2 から出力電圧ＶOUTとして
出力する。
ＦＦ状態，スイッチＳ12はＯＮ状態で、コンデンサＣ12
はその電圧ＶC12としてＶ1より低い入力電圧ＶIN（＝Ｖ
2）を保持している。この時スイッチＳ4はＯＦＦ状態で
ある。時刻Ｔ42においてスイッチＳ11はＯＮ状態，スイ
ッチＳ12はＯＦＦ状態，スイッチＳ3はＯＦＦ状態，ス
イッチＳ4はＯＮ状態となり、コンデンサＣ12の電圧ＶC
12（＝Ｖ2 )を演算増幅器Ａ2 から出力電圧ＶOUTとして
出力する。
【００１２】同様に時刻Ｔ43前においてコンデンサＣ11
はその電圧ＶC11としてＶ2より高い入力電圧ＶIN（＝Ｖ
3）を保持しており、時刻Ｔ43においてサンプルホール
ドコンデンサＣ11の電圧ＶC11（＝Ｖ3 ）を第１演算増
幅器Ａ1から出力電圧として出力し、時刻Ｔ44前におい
てコンデンサＣ12はその電圧ＶC12としてＶ3 より低い
入力電圧ＶIN（＝Ｖ4）を保持しており、時刻Ｔ44にお
いてコンデンサＣ12の電圧ＶC12（＝Ｖ4）を第２演算増
幅器Ａ2 から出力電圧として出力する。
はその電圧ＶC11としてＶ2より高い入力電圧ＶIN（＝Ｖ
3）を保持しており、時刻Ｔ43においてサンプルホール
ドコンデンサＣ11の電圧ＶC11（＝Ｖ3 ）を第１演算増
幅器Ａ1から出力電圧として出力し、時刻Ｔ44前におい
てコンデンサＣ12はその電圧ＶC12としてＶ3 より低い
入力電圧ＶIN（＝Ｖ4）を保持しており、時刻Ｔ44にお
いてコンデンサＣ12の電圧ＶC12（＝Ｖ4）を第２演算増
幅器Ａ2 から出力電圧として出力する。
【００１３】このようにＶ1 ↓Ｖ2 ↑Ｖ3 ↓Ｖ4と交互
に上昇，降下を繰り返す入力電圧ＶINを、上昇する際に
は第１演算増幅器Ａ1が担当し、降下する際には第２演
算増幅器Ａ2が担当して交互に出力電圧として出力す
る。ところが、上昇，降下が交互ではなく、上昇，上昇
または降下，降下が連続する場合、図８に示す回路では
第１演算増幅器Ａ1及び第２演算増幅器Ａ2が交互にしか
担当しないため、上昇する際には第１演算増幅器Ａ1，
降下する際には第２演算増幅器Ａ2と区分けして使用で
きないという問題があった。そこで、この発明は上昇，
上昇または降下，降下が連続する入力電圧にでも対応で
き、しかも消費電流が少なく出力電圧の波形的な傾きの
立ち上がり，立ち下がりも速いサンプルホールド回路を
提供する。
に上昇，降下を繰り返す入力電圧ＶINを、上昇する際に
は第１演算増幅器Ａ1が担当し、降下する際には第２演
算増幅器Ａ2が担当して交互に出力電圧として出力す
る。ところが、上昇，降下が交互ではなく、上昇，上昇
または降下，降下が連続する場合、図８に示す回路では
第１演算増幅器Ａ1及び第２演算増幅器Ａ2が交互にしか
担当しないため、上昇する際には第１演算増幅器Ａ1，
降下する際には第２演算増幅器Ａ2と区分けして使用で
きないという問題があった。そこで、この発明は上昇，
上昇または降下，降下が連続する入力電圧にでも対応で
き、しかも消費電流が少なく出力電圧の波形的な傾きの
立ち上がり，立ち下がりも速いサンプルホールド回路を
提供する。
【００１４】
【課題を解決するための手段】本発明のサンプルホール
ド回路は、入力端子に接続された第１スイッチを介して
入力電圧を保持する第１コンデンサと、出力端子に接続
された第２スイッチを介して出力電圧を保持する第２コ
ンデンサと、第１コンデンサの出力側と前記出力端子と
の間に並列接続された第３スイッチを含む第１演算増幅
器及び第４スイッチを含む第２演算増幅器と、第１コン
デンサの保持電圧を第２コンデンサの保持電圧と比較す
る比較器と、この比較出力に基づいて第３スイッチ及び
第４スイッチのいずれか一方を選択動作させる論理回路
とを具備し、第１演算増幅器を出力電圧の波形的な傾き
の立ち上がりが速く立ち下がりの遅い動作特性に且つ第
２演算増幅器をその立ち上がりが遅く立ち下がりの速い
動作特性にしている。また、上記サンプルホールド回路
において、第１スイッチを制御する信号の立ち下がりエ
ッジに同期して比較出力を保持するシフトレジスタを付
加してもよい。
ド回路は、入力端子に接続された第１スイッチを介して
入力電圧を保持する第１コンデンサと、出力端子に接続
された第２スイッチを介して出力電圧を保持する第２コ
ンデンサと、第１コンデンサの出力側と前記出力端子と
の間に並列接続された第３スイッチを含む第１演算増幅
器及び第４スイッチを含む第２演算増幅器と、第１コン
デンサの保持電圧を第２コンデンサの保持電圧と比較す
る比較器と、この比較出力に基づいて第３スイッチ及び
第４スイッチのいずれか一方を選択動作させる論理回路
とを具備し、第１演算増幅器を出力電圧の波形的な傾き
の立ち上がりが速く立ち下がりの遅い動作特性に且つ第
２演算増幅器をその立ち上がりが遅く立ち下がりの速い
動作特性にしている。また、上記サンプルホールド回路
において、第１スイッチを制御する信号の立ち下がりエ
ッジに同期して比較出力を保持するシフトレジスタを付
加してもよい。
【００１５】
【作用】上記の手段によれば出力電圧が上昇，降下を交
互に繰り返さないで、上昇，上昇または降下，降下が連
続する波形の場合でも、上昇する際は第１演算増幅器が
担当し、出力電圧が降下する際は第２演算増幅器が担当
するので出力電圧の波形的な傾きの立ち上がりも立ち下
がりも高速なサンプルホールド回路となる。さらに個々
の演算増幅器はどちらかのみ高速であればよいので簡単
な回路で消費電流の少ない回路とすることが出来、双方
の消費電流を合わせても、１つの演算増幅器で双方向速
い演算増幅器に比較し消費電流を小さくできる。
互に繰り返さないで、上昇，上昇または降下，降下が連
続する波形の場合でも、上昇する際は第１演算増幅器が
担当し、出力電圧が降下する際は第２演算増幅器が担当
するので出力電圧の波形的な傾きの立ち上がりも立ち下
がりも高速なサンプルホールド回路となる。さらに個々
の演算増幅器はどちらかのみ高速であればよいので簡単
な回路で消費電流の少ない回路とすることが出来、双方
の消費電流を合わせても、１つの演算増幅器で双方向速
い演算増幅器に比較し消費電流を小さくできる。
【００１６】
【実施例】以下本発明について、図面を参照して説明す
る。図１は本発明の第１実施例の回路図である。図にお
いて、図５，図８に示す従来のサンプルホールド回路と
同じ部分は同じ符号を付して説明を略す。図５とは第１
コンデンサＣ1 ，第１スイッチＳ1の構成が同一であ
り、図８とは並置した相異なる動作特性を有する第１演
算増幅器Ａ1、第２演算増幅器Ａ2，第３スイッチＳ3，
第４スイッチＳ4の構成が同一であり、図５，図８と異
なる点は出力電圧ＶOUTをサンプリングし保持する第２
スイッチＳ2と第２コンデンサＣ2とを設けた点と、入力
側ホールド電圧ＶC1と出力側ホールド電圧ＶC2とを比較
する比較器Ａ3とその出力信号により第３スイッチＳ3，
第４スイッチＳ4 の選択を行なう論理回路Ｇ1，Ｇ2 ，
Ｇ3を設けた点である。ここで、両演算増幅回路として
は、第１演算増幅器Ａ1として前記した図６の回路にお
いてトランジスタＱ7に流れる電流Ｉ2を小さく設定した
ものが使用でき、同様に第２演算増幅器Ａ2として図７
の回路が使用できる。また、比較器Ａ3の負荷は軽いの
で消費電流の小さいもので充分高速となる。論理回路Ｇ
1，Ｇ2 ，Ｇ3はＣＭＯＳ構成とすればほとんど電流を消
費しない。
る。図１は本発明の第１実施例の回路図である。図にお
いて、図５，図８に示す従来のサンプルホールド回路と
同じ部分は同じ符号を付して説明を略す。図５とは第１
コンデンサＣ1 ，第１スイッチＳ1の構成が同一であ
り、図８とは並置した相異なる動作特性を有する第１演
算増幅器Ａ1、第２演算増幅器Ａ2，第３スイッチＳ3，
第４スイッチＳ4の構成が同一であり、図５，図８と異
なる点は出力電圧ＶOUTをサンプリングし保持する第２
スイッチＳ2と第２コンデンサＣ2とを設けた点と、入力
側ホールド電圧ＶC1と出力側ホールド電圧ＶC2とを比較
する比較器Ａ3とその出力信号により第３スイッチＳ3，
第４スイッチＳ4 の選択を行なう論理回路Ｇ1，Ｇ2 ，
Ｇ3を設けた点である。ここで、両演算増幅回路として
は、第１演算増幅器Ａ1として前記した図６の回路にお
いてトランジスタＱ7に流れる電流Ｉ2を小さく設定した
ものが使用でき、同様に第２演算増幅器Ａ2として図７
の回路が使用できる。また、比較器Ａ3の負荷は軽いの
で消費電流の小さいもので充分高速となる。論理回路Ｇ
1，Ｇ2 ，Ｇ3はＣＭＯＳ構成とすればほとんど電流を消
費しない。
【００１７】つぎに図２に示すタイミングチャートも併
用して動作を説明する。入力端子ＩＮには入力電圧ＶIN
が時間により変化する電圧として与えられる。コントロ
ール端子ＴＳには第１スイッチＳ1をコントロールする
電圧ＶTSが所定の周期信号として与えられ、ハイの時ス
イッチＳ1をＯＮさせる。したがってこの時（時刻Ｔ1に
おいて）第１コンデンサＣ1 はその保持電圧ＶC1として
入力電圧ＶINの瞬時値を保持する。コントロール端子Ｔ
Ｏには第３スイッチＳ3または第４スイッチＳ4を選択的
に導通させるタイミング信号が与えられ、その電圧ＶTO
がハイの時、前の出力電圧の状態により第３スイッチＳ
3か第４スイッチＳ4が選択されて導通（後述）して時刻
Ｔ2において出力電圧ＶOUT が第１コンデンサＣ1の保持
電圧ＶC1と同じ電圧となる。コントロール端子ＴＣには
第２スイッチＳ２をコントロールする電圧ＶTCが与えら
れ、それがハイの時第２スイッチＳ2を導通させ、出力
電圧ＶOUT を第２コンデンサＣ2の保持電圧ＶC2として
保持させる。したがって時刻Ｔ3において第２コンデン
サＣ2 の保持電圧ＶC2は時刻Ｔ1の第１コンデンサＣ1
の保持電圧ＶC1に等しい。
用して動作を説明する。入力端子ＩＮには入力電圧ＶIN
が時間により変化する電圧として与えられる。コントロ
ール端子ＴＳには第１スイッチＳ1をコントロールする
電圧ＶTSが所定の周期信号として与えられ、ハイの時ス
イッチＳ1をＯＮさせる。したがってこの時（時刻Ｔ1に
おいて）第１コンデンサＣ1 はその保持電圧ＶC1として
入力電圧ＶINの瞬時値を保持する。コントロール端子Ｔ
Ｏには第３スイッチＳ3または第４スイッチＳ4を選択的
に導通させるタイミング信号が与えられ、その電圧ＶTO
がハイの時、前の出力電圧の状態により第３スイッチＳ
3か第４スイッチＳ4が選択されて導通（後述）して時刻
Ｔ2において出力電圧ＶOUT が第１コンデンサＣ1の保持
電圧ＶC1と同じ電圧となる。コントロール端子ＴＣには
第２スイッチＳ２をコントロールする電圧ＶTCが与えら
れ、それがハイの時第２スイッチＳ2を導通させ、出力
電圧ＶOUT を第２コンデンサＣ2の保持電圧ＶC2として
保持させる。したがって時刻Ｔ3において第２コンデン
サＣ2 の保持電圧ＶC2は時刻Ｔ1の第１コンデンサＣ1
の保持電圧ＶC1に等しい。
【００１８】同様に時刻Ｔ4 において第１コンデンサＣ
1にその時点の入力電圧ＶINが取り込まれるが、この時
は入力電圧ＶINが前回より高くなっているので第１コン
デンサＣ1の保持電圧ＶC1の方が第２コンデンサＣ2の保
持電圧ＶC2より高い。そこで比較器Ａ3の出力電圧（図
示せず）はハイとなる。したがって時刻Ｔ5においてコ
ントロール電圧ＶTOがハイになれば論理回路Ｇ1，Ｇ2
，Ｇ3 により選択されて第３スイッチＳ3が導通されて
第１演算増幅器Ａ1が選択される。そこで負荷容量Ｃは
急速に充電されて出力電圧ＶOUTは第１コンデンサＣ1
の保持電圧ＶC1と同じ電圧となる。次にコントロール電
圧ＶTCがハイになる時刻Ｔ6において出力電圧ＶOUTが前
と同様に第２コンデンサＣ2に取り込まれる。
1にその時点の入力電圧ＶINが取り込まれるが、この時
は入力電圧ＶINが前回より高くなっているので第１コン
デンサＣ1の保持電圧ＶC1の方が第２コンデンサＣ2の保
持電圧ＶC2より高い。そこで比較器Ａ3の出力電圧（図
示せず）はハイとなる。したがって時刻Ｔ5においてコ
ントロール電圧ＶTOがハイになれば論理回路Ｇ1，Ｇ2
，Ｇ3 により選択されて第３スイッチＳ3が導通されて
第１演算増幅器Ａ1が選択される。そこで負荷容量Ｃは
急速に充電されて出力電圧ＶOUTは第１コンデンサＣ1
の保持電圧ＶC1と同じ電圧となる。次にコントロール電
圧ＶTCがハイになる時刻Ｔ6において出力電圧ＶOUTが前
と同様に第２コンデンサＣ2に取り込まれる。
【００１９】次に時刻Ｔ7 において入力電圧ＶINを第１
コンデンサＣ1に取り込むと今回も入力電圧ＶINが前回
より高くなっているので、第１コンデンサＣ1の保持電
圧ＶC1のほうが高く、比較器Ａ3の出力電圧（図示せ
ず）はハイとなっている。したがって時刻Ｔ8において
コントロール電圧ＶTOがハイとなった時、今回も第３ス
イッチＳ3が導通して第１演算増幅器Ａ1が選択されて出
力電圧ＶOUTは急速に第１コンデンサＣ1 の保持電圧ＶC
1となる。次にコントロール電圧ＶTCがハイになる時刻
Ｔ9において出力電圧ＶOUTが前と同様に第２コンデンサ
Ｃ2に取り込まれる。
コンデンサＣ1に取り込むと今回も入力電圧ＶINが前回
より高くなっているので、第１コンデンサＣ1の保持電
圧ＶC1のほうが高く、比較器Ａ3の出力電圧（図示せ
ず）はハイとなっている。したがって時刻Ｔ8において
コントロール電圧ＶTOがハイとなった時、今回も第３ス
イッチＳ3が導通して第１演算増幅器Ａ1が選択されて出
力電圧ＶOUTは急速に第１コンデンサＣ1 の保持電圧ＶC
1となる。次にコントロール電圧ＶTCがハイになる時刻
Ｔ9において出力電圧ＶOUTが前と同様に第２コンデンサ
Ｃ2に取り込まれる。
【００２０】次に時刻Ｔ10において入力電圧ＶINを第１
コンデンサＣ1に取り込むと今回は入力電圧ＶINが前回
より低くなっているので、第２コンデンサＣ2の保持電
圧ＶC2のほうが高く、比較器Ａ3の出力電圧（図示せ
ず）はロウとなっている。したがって時刻Ｔ11において
コントロール電圧ＶTOがハイとなった時、第４スイッチ
Ｓ4が導通して第２演算増幅器Ａ2が選択されて出力電圧
ＶOUTは急速に第１コンデンサＣ1 の保持電圧ＶC1とな
る。
コンデンサＣ1に取り込むと今回は入力電圧ＶINが前回
より低くなっているので、第２コンデンサＣ2の保持電
圧ＶC2のほうが高く、比較器Ａ3の出力電圧（図示せ
ず）はロウとなっている。したがって時刻Ｔ11において
コントロール電圧ＶTOがハイとなった時、第４スイッチ
Ｓ4が導通して第２演算増幅器Ａ2が選択されて出力電圧
ＶOUTは急速に第１コンデンサＣ1 の保持電圧ＶC1とな
る。
【００２１】この実施例によれば出力電圧が上昇，降下
を交互に繰り返さないで、上昇，上昇または降下，降下
が連続する波形の場合でも、上昇する際は第１演算増幅
器Ａ1が担当し、出力電圧が降下する際は第２演算増幅
器Ａ2が担当するのでそれぞれの消費電流が少なく簡単
な回路とすることができ、全体として出力電圧の波形的
な傾きの立ち上がりも立ち下がりも速く、消費電流も少
ないサンプルホールド回路とすることができる。
を交互に繰り返さないで、上昇，上昇または降下，降下
が連続する波形の場合でも、上昇する際は第１演算増幅
器Ａ1が担当し、出力電圧が降下する際は第２演算増幅
器Ａ2が担当するのでそれぞれの消費電流が少なく簡単
な回路とすることができ、全体として出力電圧の波形的
な傾きの立ち上がりも立ち下がりも速く、消費電流も少
ないサンプルホールド回路とすることができる。
【００２２】図３はこの発明の第２実施例の回路図で、
前記第１実施例のコントロール端子ＴＣを削除し、シフ
トレジスタＳＲを追加した点を除いて図１に示す第１の
実施例と同様であるため、同一部分には同一参照符号を
付してその説明を省略する。この回路では第１スイッチ
Ｓ1のコントロール信号ＶTSの立ち下がりエッジに同期
してシフトレジスタＳＲに比較器Ａ3の出力電圧を保持
することにより第１演算増幅器Ａ1か第２演算増幅器Ａ2
のどちらを選択するかの信号を保持する。
前記第１実施例のコントロール端子ＴＣを削除し、シフ
トレジスタＳＲを追加した点を除いて図１に示す第１の
実施例と同様であるため、同一部分には同一参照符号を
付してその説明を省略する。この回路では第１スイッチ
Ｓ1のコントロール信号ＶTSの立ち下がりエッジに同期
してシフトレジスタＳＲに比較器Ａ3の出力電圧を保持
することにより第１演算増幅器Ａ1か第２演算増幅器Ａ2
のどちらを選択するかの信号を保持する。
【００２３】つぎに図４のタイミングチャートも併用し
て動作を説明する。時刻Ｔ21において第１コンデンサＣ
1はその保持電圧ＶC1として入力電圧ＶINの瞬時値を保
持する。時刻Ｔ22においてコントロール電圧ＶTOがハイ
の時、前の出力電圧の状態により第３スイッチＳ3か第
４スイッチＳ4 が選択されて導通（後述）して出力電圧
ＶOUTが第１コンデンサＣ1 の保持電圧ＶC1と同じ電圧
となる。このとき同時に、出力電圧ＶOUTを第２コンデ
ンサＣ2 の保持電圧ＶC2として保持させる。したがって
時刻Ｔ22において第２コンデンサＣ2の保持電圧ＶC2は
時刻Ｔ21の第１コンデンサＣ1の保持電圧ＶC1に等し
い。
て動作を説明する。時刻Ｔ21において第１コンデンサＣ
1はその保持電圧ＶC1として入力電圧ＶINの瞬時値を保
持する。時刻Ｔ22においてコントロール電圧ＶTOがハイ
の時、前の出力電圧の状態により第３スイッチＳ3か第
４スイッチＳ4 が選択されて導通（後述）して出力電圧
ＶOUTが第１コンデンサＣ1 の保持電圧ＶC1と同じ電圧
となる。このとき同時に、出力電圧ＶOUTを第２コンデ
ンサＣ2 の保持電圧ＶC2として保持させる。したがって
時刻Ｔ22において第２コンデンサＣ2の保持電圧ＶC2は
時刻Ｔ21の第１コンデンサＣ1の保持電圧ＶC1に等し
い。
【００２４】同様に時刻Ｔ23において第１コンデンサＣ
1にその時点の入力電圧ＶINが取り込まれるが、この時
は入力電圧ＶINが前回より高くなっているので第１コン
デンサＣ1の電圧ＶC1の方が第２コンデンサＣ2の保持電
圧ＶC2より高く、比較器Ａ3の出力電圧（図示せず）は
ハイとなる。そこで時刻Ｔ24において比較器Ａ3の出力
電圧をシフトレジスタＳＲで保持してシフトレジスタＳ
Ｒの出力電圧ＶSRがハイとなる。したがって時刻Ｔ25に
おいてコントロール電圧ＶTOがハイとなった時、第３ス
イッチＳ3が導通して第１演算増幅器Ａ1が選択され、負
荷容量Ｃは急速に充電されて出力電圧ＶOUTは第１コン
デンサＣ1 の保持電圧ＶC1と同じ電圧となる。このとき
同時に出力電圧ＶOUTが前と同様に第２コンデンサＣ2に
取り込まれる。
1にその時点の入力電圧ＶINが取り込まれるが、この時
は入力電圧ＶINが前回より高くなっているので第１コン
デンサＣ1の電圧ＶC1の方が第２コンデンサＣ2の保持電
圧ＶC2より高く、比較器Ａ3の出力電圧（図示せず）は
ハイとなる。そこで時刻Ｔ24において比較器Ａ3の出力
電圧をシフトレジスタＳＲで保持してシフトレジスタＳ
Ｒの出力電圧ＶSRがハイとなる。したがって時刻Ｔ25に
おいてコントロール電圧ＶTOがハイとなった時、第３ス
イッチＳ3が導通して第１演算増幅器Ａ1が選択され、負
荷容量Ｃは急速に充電されて出力電圧ＶOUTは第１コン
デンサＣ1 の保持電圧ＶC1と同じ電圧となる。このとき
同時に出力電圧ＶOUTが前と同様に第２コンデンサＣ2に
取り込まれる。
【００２５】次に時刻Ｔ26において入力電圧ＶINを第１
コンデンサＣ1に取り込むと今回も入力電圧ＶINが前回
より高くなっているので、第１コンデンサＣ1の保持電
圧ＶC1のほうが第２コンデンサＣ2の保持電圧ＶC2より
高く、比較器Ａ3の出力電圧（図示せず）はハイとなっ
ている。そこで時刻Ｔ27において比較器Ａ3の出力電圧
をシフトレジスタＳＲで保持してシフトレジスタＳＲの
出力電圧ＶSRがハイのままとなる。したがって時刻Ｔ28
において第１演算増幅器Ａ1が選択され、負荷容量Ｃは
急速に充電されて出力電圧ＶOUTは第１コンデンサＣ1
の保持電圧ＶC1と同じ電圧となる。このとき同時に出力
電圧ＶOUTが前と同様に第２コンデンサＣ2に取り込まれ
る。
コンデンサＣ1に取り込むと今回も入力電圧ＶINが前回
より高くなっているので、第１コンデンサＣ1の保持電
圧ＶC1のほうが第２コンデンサＣ2の保持電圧ＶC2より
高く、比較器Ａ3の出力電圧（図示せず）はハイとなっ
ている。そこで時刻Ｔ27において比較器Ａ3の出力電圧
をシフトレジスタＳＲで保持してシフトレジスタＳＲの
出力電圧ＶSRがハイのままとなる。したがって時刻Ｔ28
において第１演算増幅器Ａ1が選択され、負荷容量Ｃは
急速に充電されて出力電圧ＶOUTは第１コンデンサＣ1
の保持電圧ＶC1と同じ電圧となる。このとき同時に出力
電圧ＶOUTが前と同様に第２コンデンサＣ2に取り込まれ
る。
【００２６】次に時刻Ｔ29において入力電圧ＶINを第１
コンデンサＣ1に取り込むと今回は入力電圧ＶINが前回
より低くなっているので、第２コンデンサＣ2の保持電
圧ＶC2のほうが高く、比較器Ａ3の出力電圧（図示せ
ず）はロウとなっている。そこで時刻Ｔ30において比較
器Ａ3の出力電圧をシフトレジスタＳＲで保持してシフ
トレジスタＳＲの出力電圧ＶSRが変化しロウとなる。し
たがって時刻Ｔ31において第２演算増幅器Ａ2が選択さ
れ、負荷容量Ｃは急速に充電されて出力電圧ＶOUTは第
１コンデンサＣ1 の保持電圧ＶC1と同じ電圧となる。
コンデンサＣ1に取り込むと今回は入力電圧ＶINが前回
より低くなっているので、第２コンデンサＣ2の保持電
圧ＶC2のほうが高く、比較器Ａ3の出力電圧（図示せ
ず）はロウとなっている。そこで時刻Ｔ30において比較
器Ａ3の出力電圧をシフトレジスタＳＲで保持してシフ
トレジスタＳＲの出力電圧ＶSRが変化しロウとなる。し
たがって時刻Ｔ31において第２演算増幅器Ａ2が選択さ
れ、負荷容量Ｃは急速に充電されて出力電圧ＶOUTは第
１コンデンサＣ1 の保持電圧ＶC1と同じ電圧となる。
【００２７】この実施例によれば第１実施例と同様に出
力電圧が上昇，降下を交互に繰り返さないで、上昇，上
昇または降下，降下が連続する波形の場合でも、上昇す
る際は第１演算増幅器が担当し、出力電圧が降下する際
は第２演算増幅器が担当するのでそれぞれの消費電流が
少なく簡単な回路とすることができ、全体として出力電
圧の波形的な傾きの立ち上がりも立ち下がりも速く、消
費電流も少ないサンプルホールド回路とすることができ
る。また、この実施例ではコントロール端子１個とその
ための信号が不要となる利点がある。
力電圧が上昇，降下を交互に繰り返さないで、上昇，上
昇または降下，降下が連続する波形の場合でも、上昇す
る際は第１演算増幅器が担当し、出力電圧が降下する際
は第２演算増幅器が担当するのでそれぞれの消費電流が
少なく簡単な回路とすることができ、全体として出力電
圧の波形的な傾きの立ち上がりも立ち下がりも速く、消
費電流も少ないサンプルホールド回路とすることができ
る。また、この実施例ではコントロール端子１個とその
ための信号が不要となる利点がある。
【００２８】尚、ここで第３スイッチＳ3 ，第４スイッ
チＳ4により択一的に演算増幅器を接続するのは例えば
第１演算増幅器Ａ1が図６の回路であり、第２演算増幅
器Ａ2が図７の回路であるとき、双方共に出力端子ＯＵ
Ｔに接続すると出力電圧の波形の立ち上がり時に図６の
トランジスタＱ6は抵抗が小さくなるが、この時図７の
トランジスタＱ16が大きな抵抗となるのがおくれると電
源ラインＶｃｃと接地ラインＧｎｄとの間にトランジス
タＱ6，Ｑ16を介して過大な電流が流れるおそれがある
ためである。
チＳ4により択一的に演算増幅器を接続するのは例えば
第１演算増幅器Ａ1が図６の回路であり、第２演算増幅
器Ａ2が図７の回路であるとき、双方共に出力端子ＯＵ
Ｔに接続すると出力電圧の波形の立ち上がり時に図６の
トランジスタＱ6は抵抗が小さくなるが、この時図７の
トランジスタＱ16が大きな抵抗となるのがおくれると電
源ラインＶｃｃと接地ラインＧｎｄとの間にトランジス
タＱ6，Ｑ16を介して過大な電流が流れるおそれがある
ためである。
【００２９】
【発明の効果】以上説明したように、この発明は、出力
電圧が上昇，降下を交互に繰り返さないで、上昇，上昇
または降下，降下が連続する波形の場合でも、出力電圧
の波形的な傾きの立ち上がりが速くて立ち下がりの遅い
動作特性を有する第１演算増幅器とその立ち上がりが遅
くて立ち下がりの速い動作特性を有する第２演算増幅器
とを用いることができるので、消費電流を大きくするこ
となく出力電圧の波形的な傾きの立ち上がりも立ち下が
りも速いサンプルホールド回路とすることができる。ま
た、簡単な回路で構成できるので安価な回路を提供でき
る。
電圧が上昇，降下を交互に繰り返さないで、上昇，上昇
または降下，降下が連続する波形の場合でも、出力電圧
の波形的な傾きの立ち上がりが速くて立ち下がりの遅い
動作特性を有する第１演算増幅器とその立ち上がりが遅
くて立ち下がりの速い動作特性を有する第２演算増幅器
とを用いることができるので、消費電流を大きくするこ
となく出力電圧の波形的な傾きの立ち上がりも立ち下が
りも速いサンプルホールド回路とすることができる。ま
た、簡単な回路で構成できるので安価な回路を提供でき
る。
【図１】 本発明の第１の実施例を示すサンプルホール
ド回路
ド回路
【図２】 図１の回路のタイミングチャート
【図３】 本発明の第２の実施例を示すサンプルホール
ド回路
ド回路
【図４】 図３の回路のタイミングチャート
【図５】 従来のサンプルホールド回路
【図６】 第１演算増幅器の回路図
【図７】 第２演算増幅器の回路図
【図８】 従来の他のサンプルホールド回路
【図９】 図８の回路のタイミングチャート
Ａ1 第１演算増幅器
Ａ2 第２演算増幅器
Ａ3 比較器
Ｃ1 第１コンデンサ
Ｃ2 第２コンデンサ
Ｇ1 ，Ｇ2 ，Ｇ3 論理回路
ＳＲ シフトレジスタ
Ｓ1 第１スイッチ
Ｓ2 第２スイッチ
Ｓ3 第３スイッチ
Ｓ4 第４スイッチ
ＩＮ 入力端子
ＯＵＴ 出力端子
ＴＣ，ＴＯ，ＴＳ コントロール端子
ＶC1 第１コンデンサ保持電圧
ＶC2 第２コンデンサ保持電圧
ＶIN 入力電圧
ＶOUT 出力電圧
ＶTC，ＶTO，ＶTS コントロール端子電圧
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/45
G11C 27/02 601
H03M 1/12
Claims (2)
- 【請求項１】入力端子に接続された第１スイッチを介し
て入力電圧を保持する第１コンデンサと、出力端子に接
続された第２スイッチを介して出力電圧を保持する第２
コンデンサと、前記第１コンデンサの出力側と前記出力
端子との間に並列接続された第３スイッチを含む第１演
算増幅器及び第４スイッチを含む第２演算増幅器と、前
記第１コンデンサの保持電圧を前記第２コンデンサの保
持電圧と比較する比較器と、この比較出力に基づいて前
記第３スイッチ及び第４スイッチのいずれか一方を選択
動作させる論理回路とを具備し、前記第１演算増幅器を
出力電圧の波形的な傾きの立ち上がりが速く立ち下がり
の遅い動作特性に且つ前記第２演算増幅器をその立ち上
がりが遅く立ち下がりの速い動作特性にしたサンプルホ
ールド回路。 - 【請求項２】前記第１スイッチを制御する信号の立ち下
がりエッジに同期して前記比較出力を保持するシフトレ
ジスタを付加したことを特徴とする請求項２記載のサン
プルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13305095A JP3498765B2 (ja) | 1995-05-31 | 1995-05-31 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13305095A JP3498765B2 (ja) | 1995-05-31 | 1995-05-31 | サンプルホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330863A JPH08330863A (ja) | 1996-12-13 |
| JP3498765B2 true JP3498765B2 (ja) | 2004-02-16 |
Family
ID=15095652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13305095A Expired - Fee Related JP3498765B2 (ja) | 1995-05-31 | 1995-05-31 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3498765B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014038138A1 (ja) * | 2012-09-07 | 2014-03-13 | 旭化成エレクトロニクス株式会社 | サンプルホールド回路、ａ／ｄ変換器、サンプルホールド回路のキャリブレーション方法および回路 |
-
1995
- 1995-05-31 JP JP13305095A patent/JP3498765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330863A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000970B1 (ko) | 반도체 집적회로의 출력회로 | |
| US20080048736A1 (en) | Differential circuit and output buffer circuit including the same | |
| JP4407881B2 (ja) | バッファ回路及びドライバｉｃ | |
| JP2001085990A (ja) | レベルシフト回路および画像表示装置 | |
| CN108242918B (zh) | 动态放大器及芯片 | |
| JPS63112893A (ja) | 半導体集積回路 | |
| JP2007281876A (ja) | 比較回路及びその増幅回路 | |
| JPH08195631A (ja) | センス増幅器 | |
| KR920010984B1 (ko) | 출력버퍼회로 | |
| WO1995020268A1 (en) | Semiconductor device | |
| KR20020013131A (ko) | 아날로그 버퍼 및 그의 구동방법 | |
| EP1622261B1 (en) | Source follower amplifier device and camera using same | |
| CN102197594A (zh) | 斩波型电压比较电路以及逐次比较型ad变换电路 | |
| JPH0541651A (ja) | 容量負荷駆動用半導体集積回路装置 | |
| JP3498765B2 (ja) | サンプルホールド回路 | |
| JP4069963B2 (ja) | Ｍｏｓトランジスタ敷居値補償回路及びこれを備えたフリップフロップ型センスアンプ | |
| JP5358449B2 (ja) | 低電力消費用途のためのシフトレジスタ | |
| KR940010834B1 (ko) | 반도체 집적회로장치 | |
| JP2605603Y2 (ja) | 半導体集積回路 | |
| US5880630A (en) | Gain stage and offset voltage elimination method | |
| JP2000269795A (ja) | 遅延デバイス | |
| EP1622259A1 (en) | Source follower amplifier device and camera using the same | |
| EP0868026A1 (en) | Variable delay circuit | |
| KR100707022B1 (ko) | 액정표시장치 | |
| US7573334B2 (en) | Bias control circuitry for amplifiers and related systems and methods of operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |