JPH08330863A - サンプルホールド回路 - Google Patents

Abstract

(57)【要約】 【目的】 立ち上がりも立ち下がりも高速で、低消費電
力のサンプルホールド回路を提供する。 【構成】 入力端子ＩＮに入力された電圧を第１スイッ
チＳ1 を介してサンプリングして保持する第１コンデン
サＣ1 の出力側に第１演算増幅器Ａ1 と第２演算増幅器
Ａ2 とを並列に配置する。第２スイッチＳ2 を介して第
２コンデンサＣ2 に出力端子ＯＵＴの電圧を保持し、今
回第１コンデンサＣ1 に与えられた電圧と第２コンデン
サＣ2 に保持した前回の出力電圧とを比較器Ａ3 で比較
し、第３スイッチＳ3 及び第４スイッチＳ4 の一方を選
択して第１演算増幅器Ａ1 及び第２演算増幅器Ａ2 の一
方を選ぶ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はサンプルホールド回路
に関し、特に小さな消費電力で高速動作させるに好適な
改良されたサンプルホールド回路に関する。

【０００２】

【従来の技術】従来、この種のサンプルホールド回路
は、図５に示すブロック図のように、演算増幅器Ａの正
相入力端子＋には接地ラインとの間に入力電圧をサンプ
リングして保持するコンデンサＣ1 が接続され、出力端
子ＯＵＴは逆相入力端子−と接続されている。そして入
力端子ＩＮはコントロール端子ＴＳに与えられた信号に
より駆動するスイッチＳ1 を介して正相入力端子＋に接
続されている。また出力端子ＯＵＴには負荷が接続され
それを等価的に負荷容量Ｃで図示している。

【０００３】ところで演算増幅器Ａは例えば図６に示す
回路の様なものである。ＰチャンネルＭＯＳトランジス
タＱ1 ，Ｑ2 ，ＮチャンネルＭＯＳトランジスタＱ3 ，
Ｑ4，Ｑ5 により差動アンプを構成し、トランジスタＱ3
，Ｑ4 のそれぞれのゲートを逆相入力端子−，正相入
力端子＋とする。電源ラインＶｃｃと接地ラインＧｎｄ
の間にＰチャンネルＭＯＳトランジスタＱ6 とＮチャン
ネルＭＯＳトランジスタＱ7 をドレインどうしで直列接
続して配置し、そのドレインを演算増幅器Ａ1の出力端
子ＯＵＴとする。ＮチャンネルＭＯＳトランジスタＱ5
，Ｑ7 のゲートは共通接続されて、一定の電圧Ｖr1が
与えられ、トランジスタＱ5 ，Ｑ7 にはそれぞれのドレ
インに所定以上の電圧が印加されるとき一定の電流Ｉ1
，Ｉ2 が流れている。そして、差動アンプの正相出力
でＰチャンネルＭＯＳトランジスタＱ6 を駆動し両入力
端子＋，−の電圧に応じた電圧を出力端子ＯＵＴに出力
する。

【０００４】サンプルホールド回路の動作について説明
する。入力端子ＩＮに入力され、時間と共に変動する電
圧はコントロール端子ＴＳに入力されるコントロール信
号により制御されるスイッチＳ1 により瞬時導通されて
コンデンサＣ1 をその時の瞬時値電圧に充電する。コン
デンサＣ1 はその電圧を保持する。演算増幅器Ａはその
電圧と同じ電圧を出力する。そして所定の周期でこの動
作を繰り返す。

【０００５】ところで負荷容量Ｃが例えば１００ＰＦ程
度と比較的大きい場合はその充放電（すなわち出力電圧
ＶOUT の立ち上がり、立ち下がり）に時間を要し、その
周期を速くしにくいところがある。演算増幅器Ａが上記
の回路Ａ1 の場合の立ち上がり時および立ち下がり時の
動作について説明する。

【０００６】図６の回路においてまず演算増幅器入力端
子＋の電圧ＶC1が低い時、トランジスタＱ4 の抵抗は大
きく、したがってそのドレイン電圧は高く、したがって
トランジスタＱ6 の抵抗が大きくなっている。一方トラ
ンジスタＱ7 のゲートには一定の電圧が与えられて、一
定の抵抗に保持されて、トランジスタＱ6 −Ｑ7 の接続
点、すなわち出力端子ＯＵＴの出力電圧ＶOUT は低くな
っている。この状態で演算増幅器の入力端子＋の電圧
（すなわちコンデンサＣ1 の電圧）ＶC1が高く変わった
際には、トランジスタＱ4 の抵抗は小さくなり、そのド
レイン電圧が低くなり、トランジスタＱ6 の抵抗が低く
なり、トランジスタＱ7 に流れる電流Ｉ2に加え負荷容
量Ｃ（図５参照）を充電する電流が流れ出力電圧ＶOUT
を比較的急速に高める。この状態で演算増幅器の入力端
子＋の電圧ＶC1が低くなると、前記の通りトランジスタ
Ｑ6 の抵抗が高くなり電流は少なくなり、負荷容量Ｃに
貯えられた電荷はトランジスタＱ7 の電流Ｉ2 により放
電し、出力電圧ＶOUT は低くなる。しかしながらトラン
ジスタＱ7 はゲート電圧が一定に保たれているので抵抗
が低く成り得ず、出力電圧ＶOUT の立ち下がりは時間が
かかる。そこで出力電圧ＶOPT の立ち下がりを急速にし
ようとするとトランジスタＱ7の電流Ｉ2 を大きく（ゲ
ート電圧Ｖr1を大きく）する必要がある。しかしながら
この電流Ｉ2 は常時流れているので回路の消費電流が大
きくなる。

【０００７】また出力電圧ＶOUT の立ち下がりを速くす
る方法として図７に示す回路による演算増幅器Ａ2 があ
る。この回路は前記の図６に示す演算増幅器Ａ1 におけ
るＰチャンネルＭＯＳトランジスタＱ1 ，Ｑ2 ，Ｑ6 に
かえてＮチャンネルＭＯＳトランジスタＱ11，Ｑ12，Ｑ
16とし、ＮチャンネルＭＯＳトランジスタＱ3 ，Ｑ4，
Ｑ5 ，Ｑ7 にかえてＰチャンネルＭＯＳトランジスタＱ
13，Ｑ14，Ｑ15，Ｑ17として同様な回路を構成したもの
である。この回路によれば前記の演算増幅器Ａ1 におい
て説明したと同様な理由により出力電圧ＶOUT の立ち下
がりは速くなるが立ち上がりは遅い。以下演算増幅器Ａ
1 のように立ち上がりが速くて立ち下がりの遅い動作特
性を有する演算増幅器を第１演算増幅器、また演算増幅
器Ａ2 のように立ち上がりが遅くて立ち下がりの速い動
作特性を有する演算増幅器を第２演算増幅器と称する。

【０００８】

【発明が解決しようとする課題】上記のように従来のサ
ンプルホールド回路は演算増幅器を１つで構成している
ので出力電圧の立ち上がりも立ち下がりも速いものを消
費電流を大きくすることなく得ることは容易でなかっ
た。そこで、本発明者は消費電流が少なく出力電圧の立
ち上がりも立ち下がりも速いサンプルホールド回路を含
む半導体集積回路を実願平２−１１２５６８号で出願し
ている。

【０００９】このサンプルホールド回路は、図８に示す
ように、入力端子ＩＮにコントロール端子ＴＳ2 に与え
られる信号により駆動するスイッチＳ11の一端が接続さ
れ、第１演算増幅器Ａ1 の正相入力端子＋にスイッチＳ
11の他端が接続されると共に接地ラインとの間にコンデ
ンサＣ11が接続され、演算増幅器Ａ1 の出力がコントロ
ール端子ＴＳ1 に与えられる信号により駆動するスイッ
チＳ3 の一端と逆相端子−に接続され、出力端子ＯＵＴ
にスイッチＳ3 の他端が接続されている。更に、入力端
子ＩＮと出力端子ＯＵＴとの間に上記の接続と並列に、
コントロール端子ＴＳ1 に与えらる信号により駆動する
スイッチＳ12，コンデンサＣ12，第２演算増幅器Ａ2 ，
コントロール端子ＴＳ2 に与えられる信号により駆動す
るスイッチＳ4 が同様に接続されている。

【００１０】つぎに図９に示すタイミングチャートも併
用して動作を説明する。入力端子ＩＮには入力電圧ＶIN
が時間により変化する電圧として与えられる。コントロ
ール端子ＴＳ1 にはスイッチＳ12，Ｓ3 をコントロール
する電圧ＶTS1 が所定の周期信号として与えられ、ハイ
の時スイッチＳ12，Ｓ3 をＯＮさせる。また、コントロ
ール端子ＴＳ2 にはスイッチＳ11，Ｓ4 をコントロール
する電圧ＶTS2 が電圧ＶTS1 と反対の周期信号として与
えられ、ハイの時スイッチＳ11，Ｓ4 をＯＮさせる。時
刻Ｔ41前においてスイッチＳ11はＯＮ状態，スイッチＳ
12はＯＦＦ状態で、コンデンサＣ11はその電圧ＶC11 と
して入力電圧ＶIN（＝Ｖ1 ）を保持している。この時ス
イッチＳ3 はＯＦＦ状態である。時刻Ｔ41においてスイ
ッチＳ11はＯＦＦ状態，スイッチＳ12はＯＮ状態，スイ
ッチＳ3 はＯＮ状態，スイッチＳ4 はＯＦＦ状態とな
り、コンデンサＣ11の電圧ＶC11 （＝Ｖ1 ）を演算増幅
器Ａ1 から出力電圧ＶOUT として出力する。

【００１１】次に時刻Ｔ42前においてスイッチＳ11はＯ
ＦＦ状態，スイッチＳ12はＯＮ状態で、コンデンサＣ12
はその電圧ＶC12としてＶ1 より低い入力電圧ＶIN（＝
Ｖ2）を保持している。この時スイッチＳ4 はＯＦＦ状
態である。時刻Ｔ42においてスイッチＳ11はＯＮ状態，
スイッチＳ12はＯＦＦ状態，スイッチＳ3 はＯＦＦ状
態，スイッチＳ4 はＯＮ状態となり、コンデンサＣ12の
電圧ＶC12 （＝Ｖ2 )を演算増幅器Ａ2 から出力電圧ＶO
UT として出力する。

【００１２】同様に時刻Ｔ43前においてコンデンサＣ11
はその電圧ＶC11としてＶ2 より高い入力電圧ＶIN（＝
Ｖ3 ）を保持しており、時刻Ｔ43においてサンプルホー
ルドコンデンサＣ11の電圧ＶC11 （＝Ｖ3 ）を第１演算
増幅器Ａ1 から出力電圧として出力し、時刻Ｔ44前にお
いてコンデンサＣ12はその電圧ＶC12 としてＶ3 より低
い入力電圧ＶIN（＝Ｖ4 ）を保持しており、時刻Ｔ44に
おいてコンデンサＣ12の電圧ＶC12（＝Ｖ4 ）を第２演
算増幅器Ａ2 から出力電圧として出力する。

【００１３】このようにＶ1 ↓Ｖ2 ↑Ｖ3 ↓Ｖ4 と交互
に上昇，降下を繰り返す入力電圧ＶINを、上昇する際に
は第１演算増幅器Ａ1 が担当し、降下する際には第２演
算増幅器Ａ2 が担当して交互に出力電圧として出力す
る。ところが、上昇，降下が交互ではなく、上昇，上昇
または降下，降下が連続する場合、図８に示す回路では
第１演算増幅器Ａ1及び第２演算増幅器Ａ2 が交互にし
か担当しないため、上昇する際には第１演算増幅器Ａ1
，降下する際には第２演算増幅器Ａ2 と区分けして使
用できないという問題があった。そこで、この発明は上
昇，上昇または降下，降下が連続する入力電圧にでも対
応でき、しかも消費電流が少なく出力電圧の立ち上が
り，立ち下がりも速いサンプルホールド回路を提供す
る。

【００１４】

【課題を解決するための手段】そこで本発明は入力電圧
を保持する第１コンデンサと、この第１コンデンサの出
力側に並置した相異なる動作特性を有する一組の演算増
幅器と、この一組の演算増幅器の出力電圧を保持する第
２コンデンサと、第１コンデンサの電圧を第２コンデン
サの電圧と比較して一組の演算増幅器の内一方を選択す
る比較器とを具備するサンプルホールド回路である。よ
り具体的には、入力端子に接続された第１スイッチを介
して入力電圧を保持する第１コンデンサと、出力端子に
接続された第２スイッチを介して出力電圧を保持する第
２コンデンサと、第１コンデンサの出力側と前記出力端
子との間に並列接続された第３スイッチを含む第１演算
増幅器及び第４スイッチを含む第２演算増幅器と、第１
コンデンサの保持電圧を第２コンデンサの保持電圧と比
較する比較器と、この比較出力に基づいて第３スイッチ
及び第４スイッチのいずれか一方を選択動作させる論理
回路とを具備し、第１演算増幅器を立ち上がりが速く立
ち下がりの遅い動作特性に且つ第２演算増幅器を立ち上
がりが遅く立ち下がりの速い動作特性にしたサンプルホ
ールド回路であることが望ましい。また、第１スイッチ
を制御する信号の立ち下がりエッジに同期して比較出力
を保持するシフトレジスタを付加してもよい。

【００１５】

【作用】上記の手段によれば出力電圧が上昇，降下を交
互に繰り返さないで、上昇，上昇または降下，降下が連
続する波形の場合でも、上昇する際は第１演算増幅器が
担当し、出力電圧が降下する際は第２演算増幅器が担当
するので立ち上がりも立ち下がりも高速なサンプルホー
ルド回路となる。さらに個々の演算増幅器はどちらかの
み高速であればよいので簡単な回路で消費電流の少ない
回路とすることが出来、双方の消費電流を合わせても、
１つの演算増幅器で双方向速い演算増幅器に比較し消費
電流を小さくできる。

【００１６】

【実施例】以下本発明について、図面を参照して説明す
る。図１は本発明の一実施例の回路図である。図におい
て、図５，図８に示す従来のサンプルホールド回路と同
じ部分は同じ符号を付して説明を略す。図５とは第１コ
ンデンサＣ1 ，第１スイッチＳ1 の構成が同一であり、
図８とは並置した相異なる動作特性を有する第１演算増
幅器Ａ1 ，第２演算増幅器Ａ2，第３スイッチＳ3 ，第
４スイッチＳ4 の構成が同一であり、図５，図８と異な
る点は出力電圧ＶOUT をサンプリングし保持する第２ス
イッチＳ2 と第２コンデンサＣ2 とを設けた点と、入力
側ホールド電圧ＶC1と出力側ホールド電圧ＶC2とを比較
する比較器Ａ3 とその出力信号により第３スイッチＳ3
，第４スイッチＳ4 の選択を行なう論理回路Ｇ1 ，Ｇ2
，Ｇ3 を設けた点である。ここで、両演算増幅回路と
しては、第１演算増幅器Ａ1 として前記した図６の回路
においてトランジスタＱ7 に流れる電流Ｉ2 を小さく設
定したものが使用でき、同様に第２演算増幅器Ａ2 とし
て図７の回路が使用できる。また、比較器Ａ3 の負荷は
軽いので消費電流の小さいもので充分高速となる。論理
回路Ｇ1 ，Ｇ2 ，Ｇ3 はＣＭＯＳ構成とすればほとんど
電流を消費しない。

【００１７】つぎに図２に示すタイミングチャートも併
用して動作を説明する。入力端子ＩＮには入力電圧ＶIN
が時間により変化する電圧として与えられる。コントロ
ール端子ＴＳには第１スイッチＳ1 をコントロールする
電圧ＶTSが所定の周期信号として与えられ、ハイの時ス
イッチＳ1 をＯＮさせる。したがってこの時（時刻Ｔ1
において）第１コンデンサＣ1 はその保持電圧ＶC1とし
て入力電圧ＶINの瞬時値を保持する。コントロール端子
ＴＯには第３スイッチＳ3 または第４スイッチＳ4 を選
択的に導通させるタイミング信号が与えられ、その電圧
ＶTOがハイの時、前の出力電圧の状態により第３スイッ
チＳ3 か第４スイッチＳ4 が選択されて導通（後述）し
て時刻Ｔ2 において出力電圧ＶOUT が第１コンデンサＣ
1 の保持電圧ＶC1と同じ電圧となる。コントロール端子
ＴＣには第２スイッチＳ２をコントロールする電圧ＶTC
が与えられ、それがハイの時第２スイッチＳ2 を導通さ
せ、出力電圧ＶOUT を第２コンデンサＣ2 の保持電圧Ｖ
C2として保持させる。したがって時刻Ｔ3 において第２
コンデンサＣ2 の保持電圧ＶC2は時刻Ｔ1 の第１コンデ
ンサＣ1 の保持電圧ＶC1に等しい。

【００１８】同様に時刻Ｔ4 において第１コンデンサＣ
1 にその時点の入力電圧ＶINが取り込まれるが、この時
は入力電圧ＶINが前回より高くなっているので第１コン
デンサＣ1 の保持電圧ＶC1の方が第２コンデンサＣ2 の
保持電圧ＶC2より高い。そこで比較器Ａ3 の出力電圧
（図示せず）はハイとなる。したがって時刻Ｔ5 におい
てコントロール電圧ＶTOがハイになれば論理回路Ｇ1 ，
Ｇ2 ，Ｇ3 により選択されて第３スイッチＳ3 が導通さ
れて第１演算増幅器Ａ1 が選択される。そこで負荷容量
Ｃは急速に充電されて出力電圧ＶOUT は第１コンデンサ
Ｃ1 の保持電圧ＶC1と同じ電圧となる。次にコントロー
ル電圧ＶTCがハイになる時刻Ｔ6 において出力電圧ＶOU
T が前と同様に第２コンデンサＣ2 に取り込まれる。

【００１９】次に時刻Ｔ7 において入力電圧ＶINを第１
コンデンサＣ1 に取り込むと今回も入力電圧ＶINが前回
より高くなっているので、第１コンデンサＣ1 の保持電
圧ＶC1のほうが高く、比較器Ａ3 の出力電圧（図示せ
ず）はハイとなっている。したがって時刻Ｔ8 において
コントロール電圧ＶTOがハイとなった時、今回も第３ス
イッチＳ3 が導通して第１演算増幅器Ａ1 が選択されて
出力電圧ＶOUT は急速に第１コンデンサＣ1 の保持電圧
ＶC1となる。次にコントロール電圧ＶTCがハイになる時
刻Ｔ9 において出力電圧ＶOUT が前と同様に第２コンデ
ンサＣ2 に取り込まれる。

【００２０】次に時刻Ｔ10において入力電圧ＶINを第１
コンデンサＣ1 に取り込むと今回は入力電圧ＶINが前回
より低くなっているので、第２コンデンサＣ2 の保持電
圧ＶC2のほうが高く、比較器Ａ3 の出力電圧（図示せ
ず）はロウとなっている。したがって時刻Ｔ11において
コントロール電圧ＶTOがハイとなった時、第４スイッチ
Ｓ4 が導通して第２演算増幅器Ａ2 が選択されて出力電
圧ＶOUT は急速に第１コンデンサＣ1 の保持電圧ＶC1と
なる。

【００２１】この実施例によれば出力電圧が上昇，降下
を交互に繰り返さないで、上昇，上昇または降下，降下
が連続する波形の場合でも、上昇する際は第１演算増幅
器が担当し、出力電圧が降下する際は第２演算増幅器が
担当するのでそれぞれの消費電流が少なく簡単な回路と
することができ、全体として立ち上がりも立ち下がりも
速く、消費電流も少ないサンプルホールド回路とするこ
とができる。

【００２２】図３はこの発明の第２実施例の回路図で、
前記第１実施例のコントロール端子ＴＣを削除し、シフ
トレジスタＳＲを追加した点を除いて図１に示す第１の
実施例と同様であるため、同一部分には同一参照符号を
付してその説明を省略する。この回路では第１スイッチ
Ｓ1 のコントロール信号ＶTSの立ち下がりエッジに同期
してシフトレジスタＳＲに比較器Ａ3 の出力電圧を保持
することにより第１演算増幅器Ａ1 か第２演算増幅器Ａ
2 のどちらを選択するかの信号を保持する。

【００２３】つぎに図４のタイミングチャートも併用し
て動作を説明する。時刻Ｔ21において第１コンデンサＣ
1 はその保持電圧ＶC1として入力電圧ＶINの瞬時値を保
持する。時刻Ｔ22においてコントロール電圧ＶTOがハイ
の時、前の出力電圧の状態により第３スイッチＳ3 か第
４スイッチＳ4 が選択されて導通（後述）して出力電圧
ＶOUT が第１コンデンサＣ1 の保持電圧ＶC1と同じ電圧
となる。このとき同時に、出力電圧ＶOUT を第２コンデ
ンサＣ2 の保持電圧ＶC2として保持させる。したがって
時刻Ｔ22において第２コンデンサＣ2 の保持電圧ＶC2は
時刻Ｔ21の第１コンデンサＣ1 の保持電圧ＶC1に等し
い。

【００２４】同様に時刻Ｔ23において第１コンデンサＣ
1 にその時点の入力電圧ＶINが取り込まれるが、この時
は入力電圧ＶINが前回より高くなっているので第１コン
デンサＣ1 の電圧ＶC1の方が第２コンデンサＣ2 の保持
電圧ＶC2より高く、比較器Ａ3 の出力電圧（図示せず）
はハイとなる。そこで時刻Ｔ24において比較器Ａ3 の出
力電圧をシフトレジスタＳＲで保持してシフトレジスタ
ＳＲの出力電圧ＶSRがハイとなる。したがって時刻Ｔ25
においてコントロール電圧ＶTOがハイとなった時、第３
スイッチＳ3 が導通して第１演算増幅器Ａ1 が選択さ
れ、負荷容量Ｃは急速に充電されて出力電圧ＶOUT は第
１コンデンサＣ1 の保持電圧ＶC1と同じ電圧となる。こ
のとき同時に出力電圧ＶOUT が前と同様に第２コンデン
サＣ2 に取り込まれる。

【００２５】次に時刻Ｔ26において入力電圧ＶINを第１
コンデンサＣ1 に取り込むと今回も入力電圧ＶINが前回
より高くなっているので、第１コンデンサＣ1 の保持電
圧ＶC1のほうが第２コンデンサＣ2 の保持電圧ＶC2より
高く、比較器Ａ3 の出力電圧（図示せず）はハイとなっ
ている。そこで時刻Ｔ27において比較器Ａ3 の出力電圧
をシフトレジスタＳＲで保持してシフトレジスタＳＲの
出力電圧ＶSRがハイのままとなる。したがって時刻Ｔ28
において第１演算増幅器Ａ1 が選択され、負荷容量Ｃは
急速に充電されて出力電圧ＶOUT は第１コンデンサＣ1
の保持電圧ＶC1と同じ電圧となる。このとき同時に出力
電圧ＶOUT が前と同様に第２コンデンサＣ2 に取り込ま
れる。

【００２６】次に時刻Ｔ29において入力電圧ＶINを第１
コンデンサＣ1 に取り込むと今回は入力電圧ＶINが前回
より低くなっているので、第２コンデンサＣ2 の保持電
圧ＶC2のほうが高く、比較器Ａ3 の出力電圧（図示せ
ず）はロウとなっている。そこで時刻Ｔ30において比較
器Ａ3 の出力電圧をシフトレジスタＳＲで保持してシフ
トレジスタＳＲの出力電圧ＶSRが変化しロウとなる。し
たがって時刻Ｔ31において第２演算増幅器Ａ2 が選択さ
れ、負荷容量Ｃは急速に充電されて出力電圧ＶOUT は第
１コンデンサＣ1 の保持電圧ＶC1と同じ電圧となる。

【００２７】この実施例によれば第１実施例と同様に出
力電圧が上昇，降下を交互に繰り返さないで、上昇，上
昇または降下，降下が連続する波形の場合でも、上昇す
る際は第１演算増幅器が担当し、出力電圧が降下する際
は第２演算増幅器が担当するのでそれぞれの消費電流が
少なく簡単な回路とすることができ、全体として立ち上
がりも立ち下がりも速く、消費電流も少ないサンプルホ
ールド回路とすることができる。また、この実施例では
コントロール端子１個とそのための信号が不要となる利
点がある。

【００２８】尚、ここで第３スイッチＳ3 ，第４スイッ
チＳ4 により択一的に演算増幅器を接続するのは例えば
第１演算増幅器Ａ1 が図６の回路であり、第２演算増幅
器Ａ2 が図７の回路であるとき、双方共に出力端子ＯＵ
Ｔに接続すると出力電圧の立ち上がり時に図６のトラン
ジスタＱ6 は抵抗が小さくなるが、この時図７のトラン
ジスタＱ16が大きな抵抗となるのがおくれると電源ライ
ンＶｃｃと接地ラインＧｎｄとの間にトランジスタＱ6
，Ｑ16を介して過大な電流が流れるおそれがあるため
である。

【００２９】

【発明の効果】以上説明したように、この発明は、出力
電圧が上昇，降下を交互に繰り返さないで、上昇，上昇
または降下，降下が連続する波形の場合でも、立ち上が
りが速くて立ち下がりの遅い動作特性を有する第１演算
増幅器と立ち上がりが遅くて立ち下がりの速い動作特性
を有する第２演算増幅器とを用いることができるので、
消費電流を大きくすることなく立ち上がりも立ち下がり
も速いサンプルホールド回路とすることができる。ま
た、簡単な回路で構成できるので安価な回路を提供でき
る。

【図面の簡単な説明】

【図１】 本発明の第１の実施例を示すサンプルホール
ド回路

【図２】 図１の回路のタイミングチャート

【図３】 本発明の第２の実施例を示すサンプルホール
ド回路

【図４】 図３の回路のタイミングチャート

【図５】 従来のサンプルホールド回路

【図６】 第１演算増幅器の回路図

【図７】 第２演算増幅器の回路図

【図８】 従来の他のサンプルホールド回路

【図９】 図８の回路のタイミングチャート

【符号の説明】

Ａ1 第１演算増幅器 Ａ2 第２演算増幅器 Ａ3 比較器 Ｃ1 第１コンデンサ Ｃ2 第２コンデンサ Ｇ1 ，Ｇ2 ，Ｇ3 論理回路 ＳＲ シフトレジスタ Ｓ1 第１スイッチ Ｓ2 第２スイッチ Ｓ3 第３スイッチ Ｓ4 第４スイッチ ＩＮ 入力端子 ＯＵＴ 出力端子 ＴＣ，ＴＯ，ＴＳ コントロール端子 ＶC1 第１コンデンサ保持電圧 ＶC2 第２コンデンサ保持電圧 ＶIN 入力電圧 ＶOUT 出力電圧 ＶTC，ＶTO，ＶTS コントロール端子電圧

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力電圧を保持する第１コンデンサと、こ
   の第１コンデンサの出力側に並置した相異なる動作特性
   を有する一組の演算増幅器と、この一組の演算増幅器の
   出力電圧を保持する第２コンデンサと、前記第１コンデ
   ンサの電圧を前記第２コンデンサの電圧と比較して前記
   一組の演算増幅器の内いずれか一方を選択する比較器と
   を具備するサンプルホールド回路。
2. 【請求項２】入力端子に接続された第１スイッチを介し
   て入力電圧を保持する第１コンデンサと、出力端子に接
   続された第２スイッチを介して出力電圧を保持する第２
   コンデンサと、前記第１コンデンサの出力側と前記出力
   端子との間に並列接続された第３スイッチを含む第１演
   算増幅器及び第４スイッチを含む第２演算増幅器と、前
   記第１コンデンサの保持電圧を前記第２コンデンサの保
   持電圧と比較する比較器と、この比較出力に基づいて前
   記第３スイッチ及び第４スイッチのいずれか一方を選択
   動作させる論理回路とを具備し、前記第１演算増幅器を
   立ち上がりが速く立ち下がりの遅い動作特性に且つ前記
   第２演算増幅器を立ち上がりが遅く立ち下がりの速い動
   作特性にしたサンプルホールド回路。
3. 【請求項３】前記第１スイッチを制御する信号の立ち下
   がりエッジに同期して前記比較出力を保持するシフトレ
   ジスタを付加したことを特徴とする請求項２記載のサン
   プルホールド回路。