JP5723879B2 - プロセス、電圧、および温度センサ - Google Patents

プロセス、電圧、および温度センサ Download PDF

Info

Publication number
JP5723879B2
JP5723879B2 JP2012522792A JP2012522792A JP5723879B2 JP 5723879 B2 JP5723879 B2 JP 5723879B2 JP 2012522792 A JP2012522792 A JP 2012522792A JP 2012522792 A JP2012522792 A JP 2012522792A JP 5723879 B2 JP5723879 B2 JP 5723879B2
Authority
JP
Japan
Prior art keywords
sensor
semiconductor device
temperature
output
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012522792A
Other languages
English (en)
Other versions
JP2013500602A (ja
Inventor
リー,ジャン・ヒー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2013500602A publication Critical patent/JP2013500602A/ja
Application granted granted Critical
Publication of JP5723879B2 publication Critical patent/JP5723879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/447Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Measuring Fluid Pressure (AREA)

Description

関連出願の相互参照
本願は、米国特許法第119条(e)に基づき、2009年7月28日に出願され「プロセス、電圧、および温度センサ」と題された米国仮出願第61/229,056号の優先権を主張し、この出願全体を本明細書に引用により援用する。
発明の背景
1.発明の分野
本発明は、概して半導体装置に関し、より特定的には半導体装置の動作パラメータをモニタすることが可能なセンサに関する。
2.関連技術の説明
半導体装置の性能は、この装置が使用される条件によって変化し得る。たとえば、半導体装置の立上がり時間、立下がり時間、ゲイン、帯域幅、線形性、周波数応答等といった性能の特徴は、典型的には、この装置が使用される電源電圧レベルおよびこの装置の温度によって変化するであろう。しかしながら、たとえ同一種類の2つの装置を同一の製造機器を用いて製造し同一条件で動作させたとしても、一方の装置の性能が他方の装置の性能と異なる場合がある。このような性能上の相違が生じる典型的な原因は、同一の製造機器およびプロセス工程を用いて装置を形成したとしても、個々の装置を形成するプロセスにおいてわずかな相違が生じる可能性がある点にある。このような個々の装置を形成するプロセスにおける相違は典型的に、異なる半導体ウェハ上に形成される装置間、または異なるウェハ上に異なる時に(すなわち異なるロットで)形成される装置間においてより顕著であるが、同一ウェハ上に形成される装置間でも相違が生じる可能性がある(たとえば第1の装置がウェハの端に位置し他方の装置が中央により近い場所に位置する場合)。このような個々の装置を形成するプロセスにおけるわずかな相違のために、装置の性能が装置によって異なる可能性がある。
多くの応用例では、このような装置を形成するプロセスにおけるわずかなばらつきおよびその結果生じる性能の相違は、ほとんど問題にはならないかもしれない、またはその装置が使用される電子回路または機器の設計によって許容することができる。しかしながら、応用例によっては、このような同一種類の装置間の性能の相違が、その装置が使用される電子回路または機器の動作に影響を与える可能性がある。
発明の概要
出願人は、ある種の半導体装置が、温度、電源電圧レベル、およびその装置が形成されたプロセスの影響を受けることを認識していた。これらの影響を受けることは、設計および製造が同一である半導体装置がばらつきのない性能を発揮することが望ましい場合には問題となり得る。そこで、出願人は、装置が動作する電圧レベルおよび温度を検知するとともに装置が製造されたプロセスを示すパラメータを検知することによりこの装置の性能を特徴付けることができるセンサを開発した。次にこの情報を用いて装置を補償することにより、装置間に性能の相違があっても、装置が動作する温度または電源電圧に相違があっても、またはこれらがすべて異なっていても、設計および製造が同一の異なる装置の間で、よりばらつきのない性能が、確実に発揮されるようにすることができる。
本発明のある局面に従い、集積回路が提供される。この集積回路は、プロセスセンサと、温度センサと、電圧センサとを備える。プロセスセンサは、集積回路が形成される半導体プロセスを示すプロセスパラメータを検知し検知されたプロセスパラメータに基づいて半導体プロセスの特徴をプロセスセンサの出力に与えるように構成される。温度センサは、集積回路の温度の表示を温度センサの出力に与えるように構成される。電圧センサは、集積回路の電源電圧レベルの表示を電圧センサの出力に与えるように構成される。プロセスセンサの出力は、温度センサおよび電圧センサのうち少なくとも一方に電気的に結合されて、半導体プロセスの特徴に応じて温度の表示および電源電圧レベルの表示のうち少なくとも一方を補償する。
ある実施の形態に従うと、プロセスセンサの出力は、温度センサおよび電圧センサ双方に電気的に結合されて、半導体プロセスの特徴に応じて温度の表示および電源電圧レベルの表示双方を補償する。
別の実施の形態に従うと、プロセスセンサは、プロセスセンサに電源が投入されるたびに半導体プロセスの特徴を与える。さらに別の実施の形態では、温度センサは、集積回路の温度の表示を温度センサの出力に動的に与えるように構成され、電圧センサは、集積回路の電源電圧レベルの表示を電圧センサの出力に動的に与えるように構成される。
別の実施の形態に従うと、集積回路は、同一の半導体プロセス製造工程を用いてプロセスセンサ、温度センサ、および電圧センサと共通に形成された、関連付けられた半導体装置を含む。ある実施の形態に従うと、この関連付けられた半導体装置はプログラム可能である。さらに別の実施の形態では、この関連付けられた半導体装置は、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示に応じて補償される。
別の実施の形態に従うと、集積回路はアルゴリズミックステートマシンをさらに備える。アルゴリズミックステートマシンは、プロセスセンサの出力、温度センサの出力、電圧センサの出力、および関連付けられた半導体装置のプログラマブル入力に電気的に結合される。アルゴリズミックステートマシンは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示に応じて、上記関連付けられた半導体装置を補償するように構成される。さらに別の実施の形態では、関連付けられた半導体装置は、プログラマブルゲインアンプを含み、アルゴリズミックステートマシンは、プログラマブルゲインアンプのゲインおよび周波数応答のうち少なくとも一方を示す動作設定を受ける入力を含む。アルゴリズミックステートマシンは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示に応じて、動作設定に従い、プログラマブルゲインアンプを補償するように構成される。
別の実施の形態に従うと、上記集積回路は、プロセスセンサの出力、温度センサの出力、電圧センサの出力、および関連付けられた半導体装置のプログラマブル入力に電気的に結合された少なくとも1つのインターフェイスをさらに備える。インターフェイスは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示を外部装置に与えるととともに外部装置から補償された動作設定を受けて上記関連付けられた半導体装置のプログラマブル入力に与えるように構成される。
別の実施の形態に従うと、上記関連付けられた半導体装置は出力信号を与える出力を有する。上記集積回路はさらに、プロセスセンサの出力、温度のセンサの出力、および電圧センサの出力に電気的に結合された少なくとも1つのインターフェイスを備える。少なくとも1つのインターフェイスは、プロセスセンサによって与えられた半導体プロセスの特徴、温度センサによって与えられた温度の表示、および電圧センサによって与えられた電源電圧レベルの表示を外部装置に与えて、この外部装置に、半導体プロセスの特徴、温度の表示、および電源電圧レベルの表示に基づいて関連付けられた半導体装置の出力信号を補償させるように構成される。
本発明の別の局面に従い、半導体プロセスに従って形成される半導体装置をモニタする方法が提供される。この方法は、半導体装置が形成される半導体プロセスを示すプロセスパラメータを検知するステップと、検知されたプロセスパラメータに基づいて半導体プロセスを特徴付けるステップとを含む。この方法はさらに、半導体装置の温度を検知するステップと、半導体装置に与えられている電源電圧レベルを検知するステップと、半導体装置の検知された温度および半導体装置に与えられている検知された電源電圧レベルのうち少なくとも一方を、特徴付けるステップに応じて、補償するステップとを含む。
ある実施の形態に従うと、補償するステップは、半導体装置の検知された温度および半導体装置に与えられている検知された電源電圧レベル双方を、特徴付けるステップに応じて、補償するステップを含む。別の実施の形態に従うと、プロセスパラメータを検知するステップ、温度を検知するステップ、半導体装置に与えられている電源電圧レベルを検知するステップ、ならびに半導体装置の検知された温度および半導体装置に与えられている検知された電源電圧レベル双方を補償するステップは、特徴付けるステップに応じて動的に実行される。
別の実施の形態に従うと、半導体プロセスを特徴付けるステップは、半導体プロセスを、高速、標準、および低速のうち1つとして特徴付けるステップを含む。
別の実施の形態に従うと、半導体装置はプログラム可能な半導体装置であり、上記方法はさらに、補償された検知された温度、補償された検知された電源電圧レベル、および特徴付けられた半導体プロセスに応じて、半導体装置の少なくとも1つのプログラム可能なパラメータを調整するステップを含む。さらに別の実施の形態では、上記調整するステップは、プログラム可能な半導体装置に対する動作設定を受けるステップと、補償された検知された温度、補償された検知された電源電圧レベル、および特徴付けられた半導体プロセスを用いて上記動作設定に指標を付けて、補償された動作設定を求めるステップと、補償された動作設定をプログラム可能な半導体装置に与えて、少なくとも1つのプログラム可能なパラメータを調整するステップとを含む。さらに別の実施の形態では、上記受けるステップ、指標を付けるステップ、および与えるステップは、プログラム可能な半導体装置と同一の集積回路上で実行される。これに代わる実施の形態では、上記受けるステップおよび指標を付けるステップは、プログラム可能な半導体装置と異なる集積回路上にあるプロセッサによって実行される。
本発明の別の局面に従い、半導体プロセスセンサが提供され、半導体プロセスセンサは、この半導体プロセスセンサが形成された半導体プロセスを特徴付ける。半導体プロセスセンサは、一定基準電圧源と、プロセス検知抵抗器と、定電流源と、アナログデジタル変換器とを備える。一定基準電圧源は、一定基準電圧信号を与える出力を有する。プロセス検知抵抗器は、一定基準電圧源の出力に電気的に結合された第1の端子と検知された電圧信号を与える第2の端子とを有し、プロセス検知抵抗器は、半導体プロセスセンサを形成するのに使用される半導体プロセスにおける少なくとも1つのばらつきに依存する抵抗を有する。定電流源は、プロセス検知抵抗器の第2の端子に電気的に結合される。アナログデジタル変換器は、プロセス検知抵抗器の第2の端子に結合され半導体プロセスセンサが形成された半導体プロセスを特徴付ける少なくとも1つの出力信号を与える。
ある実施の形態に従うと、プロセスセンサは、一定基準電圧源の出力に電気的に結合された入力と、出力とを有する分圧器をさらに備える。分圧器は、分圧器の入力と分圧器の出力との間に直列接続された複数の抵抗器を含む。アナログデジタル変換器はさらに分圧器に結合され、分圧器は少なくとも1つの電圧を基準電圧信号としてアナログデジタル変換器に与える。この実施の形態のさらなる局面において、分圧器の抵抗器は各々、実質的に同一の高さ、幅、および長さを有し、プロセス検知抵抗器は高さおよび幅を有する。プロセス検知抵抗器の高さは分圧器の抵抗器各々の高さとほぼ同一であり、プロセス検知抵抗器の幅は分圧器の抵抗器各々の幅よりも実質的に小さい。
別の実施の形態に従うと、プロセスセンサは、一定基準電圧源の出力に電気的に結合された入力と、出力とを有する分圧器をさらに備える。分圧器は、複数の異なる基準電圧信号を与える。アナログデジタル変換器は少なくとも1つの比較器を含み、比較器は、分圧器に電気的に結合され複数の異なる基準電圧信号のうち第1の基準電圧信号を受ける第1の入力と、分圧器に電気的に結合され複数の異なる電圧信号のうち第2の基準電圧信号を受ける第2の入力と、プロセス検知センサの第2の端子に電気的に結合され検知された電圧信号を受ける第3の入力とを有する。この少なくとも1つの比較器は、検知された電圧信号を第1および第2の電圧基準信号と比較し少なくとも1つの比較器出力信号を与えるように構成され、この少なくとも1つの比較器出力信号は、半導体プロセスセンサが形成された半導体プロセスを特徴付ける少なくとも1つの出力信号である。
この実施の形態のさらなる局面に従うと、分圧器は分圧器の入力と出力との間に電気的に接続された複数の直列抵抗器を含む。複数の直列抵抗器は、第1の抵抗器と、第2の抵抗器と、第3の抵抗器と、第4の抵抗器とを含む。第1の抵抗器は第1の端子と第2の端子とを有し、第1の抵抗器の第1の端子は分圧器の入力およびプロセス検知抵抗器の第1の端子に電気的に結合され、第1の抵抗器の第2の端子は少なくとも1つの比較器の第1の入力に電気的に結合される。第2の抵抗器は第1の端子と第2の端子とを有し、第2の抵抗器の第1の端子は第1の抵抗器の第2の端子に電気的に結合される。第3の抵抗器は第1の端子と第2の端子とを有し、第3の抵抗器の第1の端子は第2の抵抗器の第2の端子に電気的に結合され、第3の抵抗器の第2の端子は少なくとも1つの比較器の第2の入力に電気的に結合される。第4の抵抗器は第1の端子と第2の端子とを有し、第4の抵抗器の第1の端子は第3の抵抗器の第2の端子に電気的に結合され、第4の抵抗器の第2の端子は分圧器の出力に電気的に結合される。この実施の形態のさらなる局面において、第2の抵抗器の第2の端子は一定基準電圧源の入力に電気的に結合される。
別の実施の形態に従うと、少なくとも1つの比較器は第1の比較器と第2の比較器とを含む。第1の比較器は、第1の基準電圧信号を受ける第1の入力と検知された電圧信号を受ける第2の入力とを有する。第1の比較器は、検知された電圧信号を第1の基準電圧信号と比較し、検知された電圧信号が第1の基準電圧信号よりも大きいことに応じて第1の比較器出力信号を与え、検知された電圧信号が第1の基準電圧信号よりも小さいことに応じて第2の比較器出力信号を与えるように構成される。第2の比較器は第2の基準電圧信号を受ける第1の入力と検知された電圧信号を受ける第2の入力とを有する。第2の比較器は、検知された電圧信号を第2の基準電圧信号と比較し、検知された電圧信号が第2の基準電圧信号よりも大きいことに応じて第3の比較器出力信号を与え、検知された電圧信号が第2の基準電圧信号よりも小さいことに応じて第4の比較器出力を与えるように構成される。
別の実施の形態に従うと、半導体プロセスセンサはさらに符号器を備える。符号器は、第1の比較器出力信号を受ける第1の入力と、第2の比較器出力信号を受ける第2の入力と、第3の比較器出力信号を受ける第3の入力と、第4の比較器出力信号を受ける第4の入力とを有する。符号器は、検知された電圧信号が第1の基準電圧信号よりも大きいことに応じて第1の出力信号をアサートし、検知された電圧信号が第1の基準電圧信号よりも小さく第2の基準電圧信号よりも大きいことに応じて第2の出力信号をアサートし、検知された電圧信号が第2の基準信号よりも小さいことに応じて第3の出力信号をアサートするように構成される。この実施の形態のさらなる局面に従うと、半導体プロセスは符号器による第1の出力信号のアサートに応じて高速であると特徴付けられ、半導体プロセスは符号器による第2の出力信号のアサートに応じて標準であると特徴付けられ、半導体プロセスは符号器による第3の出力信号のアサートに応じて低速であると特徴付けられる。
本発明の別の局面に従い、半導体プロセスセンサが形成される半導体プロセスを特徴付ける方法が提供される。この方法は、実質的に一定の基準電圧を分圧器とプロセス検知抵抗器とに与えるステップと、分圧器において、実質的に一定の基準電圧に基づいて複数の異なる基準電圧を生成するステップと、実質的に一定の基準電圧に基づいてプロセス検知抵抗器の検知された電圧降下を求めるステップとを含み、プロセス検知抵抗器の抵抗は半導体プロセスセンサを形成するのに使用される半導体プロセスにおける少なくとも1つのばらつきに依存する。この方法はさらに、複数の異なる基準電圧を検知された電圧と比較するステップと、比較するステップに基づき、半導体プロセスセンサが形成された半導体プロセスを特徴付けるステップとを含む。
ある実施の形態に従うと、生成するステップは、第1の基準電圧と第2の基準電圧とを生成するステップを含み、比較するステップは、検知された電圧を第1の基準電圧および第2の基準電圧と比較するステップを含む。さらなる実施の形態では、特徴付けるステップは、検知された電圧が第1の基準電圧よりも大きいことに応じて半導体プロセスを高速であると特徴付けるステップと、検知された電圧が第1の基準電圧よりも小さく第2の基準電圧よりも大きいことに応じて半導体プロセスを標準であると特徴付けるステップと、検知された電圧が第2の基準電圧よりも小さいことに応じて半導体プロセスを低速であると特徴付けるステップとを含む。さらに他の実施の形態では、この方法はさらに、半導体プロセスが高速であると特徴付けられたことに応じて第1の出力信号をアサートし、半導体プロセスが標準であると特徴付けられたことに応じて第2の出力信号をアサートし、半導体プロセスが低速であると特徴付けられたことに応じて第3の出力信号をアサートすることを含む。
添付の図面は正しい縮尺で描くことを意図したものではない。これら図面では、さまざまな図に示されている同一またはほぼ同一の構成要素は各々同様の番号で示されている。明確にするために、すべての構成要素にすべての図面において参照符号が付されているわけではない。
本発明のある実施の形態に従うプロセス、電圧および温度(PVT)センサのブロック図である。 図1のPVTセンサにおいて有用な例示としてのプロセスセンサのブロック図である。 図2のプロセスセンサのより詳細な模式図である。 図1のPVTセンサにおいて有用な温度センサのブロック図である。 図4の温度センサの一部のより詳細な模式図である。 図1のPVTセンサにおいて有用な電圧センサのブロック図である。 図5の電圧センサの一部のより詳細な模式図である。 図1のプロセス、電圧および温度センサの動作の例示としての方法のフロー図である。 本発明のある実施の形態に従うオンチップのルックアップテーブル/ステートマシンを有する例示としてのプログラマブルゲインアンプのブロック図である。 図7のプログラマブルゲインアンプにおける増幅器または減衰器の簡略化した模式図である。 本発明のある実施の形態に従うルックアップテーブルの一部を示す。 図6のプログラマブルゲインアンプの動作の例示としての方法のフローチャートである。 本発明の別の実施の形態に従うオフチップのファームウェアルックアップテーブルおよびバスインターフェイスを有する例示としてのプログラマブルゲインアンプのブロック図である。 本発明の別の実施の形態に従うオフチップのファームウェアルックアップテーブルを有するプログラマブルゲインアンプのブロック図である。 図11および図12のプログラマブルゲインアンプの動作の方法のフローチャートである。
詳細な説明
この発明の応用例は、以下の説明に記載されるまたは図面に示される構成要素の構造および配置の詳細事項に限定されない。本発明は、他の実施の形態が可能であり、かつさまざまなやり方で実施または実行できる。また、本明細書で使用される表現および用語は説明を目的としたものであり限定と見なされるべきではない。「含む」、「備える」または「有する」、「含有する」、「伴う」およびこれらの変形の本明細書における使用は、以下で挙げる事項、その均等物およびさらに他の事項を包含することを意味する。
半導体装置の多くの応用例において、半導体装置がばらつきのない出力信号を与えることは有益である。たとえば、ケーブルテレビ(CATV)システムでは、上流のプログラマブルゲインアンプ(PGA)が(DCゲイン、ゲイン帯域幅、ゲイン平坦性、周波数補償、線形性等といった性能上の特徴という点で)ばらつきのない出力信号を与えて維持することは、下流の構成要素が確実に適切または効率的に動作するようにするには、望ましいであろう。このような応用例では、設計および製造が同一の異なる装置にばらつきのない出力信号を与えることがさらに望ましいであろう。個々の装置をテストして性能の特徴を求めた後に分類し、エンドユーザに対し性能の特徴が同様である別々の装置を提供してもよいが、このようなテストおよび分類は一般的に装置のコストを上昇させる。さらに、このようなテストは装置が使用される環境の相違に対応していないため、装置が動作する電源電圧レベルおよび/または温度の相違が原因で、ある装置の性能が別の装置の性能と異なる可能性もある。
本発明の実施の形態はプロセス(Process)、電圧(Voltage)および温度(Temperature)(PVT)センサに関し、PVTセンサは、PVTセンサが製造されたプロセスを示すプロセスパラメータ、PVTセンサが動作する電源電圧レベル、およびPVTが動作する温度を検知するように構成される。このPVTセンサが、関連付けられた装置と同じ集積回路上に実装されかつこの関連付けられた装置と同じプロセス工程によって形成されることにより、PVTセンサが検知したパラメータが、関連付けられた装置のパラメータを正確に反映することが好ましい。しかしながら、PVTセンサと、関連付けられた装置が、別々の集積回路上に実装されてもよい。PVTセンサと、関連付けられた装置が、別々の集積回路上に実装される場合であっても、PVTセンサを用いて、関連付けられた装置のパラメータを正確に反映するパラメータを検知してもよい。たとえば、PVTセンサが関連付けられた装置の近傍に配置されるかまたは関連付けられた装置と共通の基板上に設けられ各々への電源電圧が同一の電源から供給される場合、PVTセンサが検知した電圧および温度パラメータは、関連付けられた装置のパラメータを正確に反映するであろう。
PVTセンサおよび関連付けられた装置が同一の集積回路上に形成され同一のプロセス工程によって形成される実施の形態に従うと、関連付けられた装置が製造されたプロセスを示す検知されたプロセスパラメータを用いて、関連付けられた装置の性能を質的に特徴付け、関連付けられた装置の性能、関連付けられた装置の検知された動作電源電圧レベル、および関連付けられた装置の検知された動作温度に関する出力信号が与えられる。設計および製造が同一である異なるチップ間で性能の相違があっても、装置が動作する条件に相違があっても、これら出力信号を使用して、関連付けられた装置を構成することにより、関連付けられた装置を補償してよりばらつきのない出力を与えればよい。ある実施の形態では、関連付けられた装置の少なくとも一部がプログラム可能でありこの部分を出力信号に応じてプログラムすることによって関連付けられた装置を補償し一貫した出力を与える。別の実施の形態では、関連付けられた装置の下流の装置を出力信号に応じて構成することにより、関連付けられた装置の性能の相違を補償する。
図1を参照して、本発明の実施の形態に従い、PVTセンサ102を含む、関連付けられた半導体装置(図示せず)に(たとえば物理的に、電気的に、または物理的かつ電気的に)結合されるように構成された回路100のブロック図が示される。PVTセンサ102は電圧基準回路104に結合される。以下でより詳細に説明するように、電圧基準回路104は、一般的なロードロップアウト(Low-Dropout)(LDO)レギュレータ108に結合されたバンドギャップ電圧基準源106を含む。PVTセンサ102は、温度センサ112と、電圧センサ114と、プロセスセンサ116と、バイアス回路103とを含む。プロセスセンサ116は、バイアス回路103の出力111に結合された入力126aおよび電圧基準回路104の出力110に結合された入力126bを含む複数の入力を有する。温度センサ112は、バイアス回路103の出力111に結合された入力118a、電圧基準回路104の出力110に結合された入力118b、およびプロセスセンサ116の出力128に結合された入力118cを含む複数の入力を有する。電圧センサ114は、バイアス回路103の出力111に結合された入力122a、電圧基準回路104の出力110に結合された入力122b、およびプロセスセンサ116の出力128に結合された入力122cを含む複数の入力を有する。図1に示されるように、バイアス回路103はPVTセンサ102の中に含まれているが、別の実施の形態ではバイアス回路103がPVTセンサ102の中に含まれていなくてもよい。
電圧基準回路104は、安定した複数の基準電圧を、温度センサ112、電圧センサ114およびプロセスセンサ116に与える。従来のバンドギャップ基準106は、電圧基準回路104からの出力が温度およびたとえば3.3ボルトという電源電圧に対して安定なものとなるように、従来のLDO電圧レギュレータ108の基準として動作する。バイアス回路103は、電圧基準回路104に応じて、安定した複数のバイアス電流および電圧を温度センサ112、電圧センサ114およびプロセスセンサ116に与える。電圧基準回路およびバイアス回路103はPVTセンサ102と一体化されていてもPVTセンサとは別のものであってもよいことが理解される。簡潔にするために、バイアス回路103とセンサ112−116との間の接続の詳細の一部は以降の図面では示されていない。
以下で図2および図3と関連付けてより詳細に説明するように、プロセスセンサ116は、PVTセンサ(および関連付けられた、共通に形成された半導体装置)が製造されたプロセスを示すプロセスパラメータを検知するとともにこのプロセスの特徴を出力128に与えるように構成される。ある実施の形態では、このプロセスの特徴は、プロセスの「速度」を示す3つの値のうち1つを有する3ビットの数値、すなわち、たとえばトランジスタのゲイン、ポリシリコンの導電性、注入量など、所与の製造プロセスの標準設計性能値に対する、トランジスタおよびその他の共通に形成された装置の相対的な性能である。たとえば、プロセス速度が標準と比較して遅いと判断された場合(本明細書では「低速」プロセスと呼ぶ)、第1ビットがハイに設定され、他の2つのビットがローに設定される。プロセス速度が標準であると判断された場合(本明細書では「標準」プロセスと呼ぶ)、第2ビットがハイに設定され他の2つのビットがローに設定される。プロセス速度が速いと判断された場合(本明細書では「高速」プロセスと呼ぶ)、第3ビットがハイに設定され他の2つのビットがローに設定される。他の実施の形態では、プロセスの特徴が、任意の数のビットまたは値を含み得ること、異なるやり方で符号化し得ること、および、速度以外のプロセスパラメータ、たとえばキャパシタンスを示し得ることが、わかるはずである。
以下で図4および図4Aと関連付けてより詳細に説明するように、温度センサ112は、PVTセンサ(および関連付けられた、共通に形成された半導体装置)のダイ温度を検知しPVTセンサおよび関連付けられた半導体装置のダイ温度の表示を出力120に与えるように構成される。ある実施の形態では、温度の表示は−40℃から85℃の温度範囲を表わす5つのビットを含む。この5つのビット(00000から11111)は、PVTセンサ(および関連付けられた、共通に形成された半導体装置)のダイ温度の表示が機能し得る温度範囲の32の異なる下位区分を表わす。ダイ温度の表示が、任意の数のビットを含み得ること、任意の温度範囲を表わし得ること、および任意の数のより小さい(またはより大きい)区分にさらに分割し得ることがわかるはずである。たとえば、別の実施の形態では、温度の表示は−20℃から65℃の温度範囲を表わす6つのビットを含み得る。この6つのビット(000000から111111)は、温度範囲の64の異なる下位区分を表わし得る。この下位区分は均一にすることができるが均一でなくてもよいことがわかるはずである。
以下で図5および図5Aと関連付けてより詳細に説明するように、電圧センサ114は、PVTセンサ(および関連付けられた、共通に形成された半導体装置)の電源(図示せず)の電圧を検知し電源電圧レベルの表示を出力124に与えるように構成される。ある実施の形態では、電源電圧レベルの表示は4.5ボルトから5.5ボルトの電圧範囲を表わす4つのビットを含む。この4つのビット(0000から1111)は、PVTセンサ(および関連付けられた、共通に形成された半導体装置)の電源電圧レベルの表示が機能する電圧範囲の16の異なる下位区分を表わす。電源電圧レベルの表示が、任意の数のビットを含み得ること、任意の電圧範囲を表わし得ること、および任意の数のより小さい(またはより大きい)均一であるまたは均一でない区分にさらに分割し得ることがわかるはずである。たとえば、別の実施の形態では、電源電圧レベルの表示は4.7ボルトから5.2ボルトの電圧範囲を表わす3つのビットを含み得る。この3つのビット(000から111)は、電圧範囲の8つの異なる下位区分を表わし得る。
次に、本発明のある実施の形態に従うプロセスセンサ116のさらなる詳細事項について図2を参照しながら説明する。プロセスセンサ200は、電圧基準回路104(図1)に相当する一定基準電圧源202と、一定基準電圧源202に結合されたプロセスセンサ素子204と、プロセスセンサ素子204に結合された符号器206と、符号器206に結合された任意のデジタルバッファ208とを含み、デジタルバッファ208の出力はプロセスセンサ200の出力210を形成する。
一定基準電圧源202は一定の基準電圧信号をプロセスセンサ素子204に与える。ある実施の形態では、一定基準電圧源202は図1の電圧基準回路104によって与えられるが、一定電圧源202が別の安定化させた電圧基準源であってもよいことが理解されるはずである。プロセスセンサ素子204は、センサ素子(および関連付けられた、共通に形成された半導体装置)が製造されたプロセスを示す1つ以上のパラメータを検知し、このプロセスを特徴付け、この特徴を示すデジタル信号を出力する。以下で説明する実施の形態では、プロセスセンサ素子204は、速度を、3つのレベルすなわち低速、標準、高速のうちの1つとして特徴付ける。
PVTセンサおよび関連付けられた共通に形成された半導体装置の速度が、これら装置が製造されたプロセスによって異なり得ることがわかるはずである。たとえば、90nmCMOS製造プロセスにおいて、この製造プロセスにばらつきがあると、一般的に、このプロセスを用いて作られた装置の中に、設計標準値よりも性能が良い(たとえば高速)ものと、設計標準値よりも性能が劣る(たとえば低速)ものが生じることになる。性能にこのような相違が生じる原因は、一般的に、フィーチャ(トランジスタ)のサイズ、ドーパント量のばらつき、さらには下にあるウェハの向きおよびこのウェハ内のドーパントのばらつきといった、1つ以上のプロセスパラメータのばらつきである。さらに、このようなプロセスパラメータのばらつきが及ぼす影響が、装置のある素子(たとえばPMOSトランジスタ)に対して、装置の他の素子(たとえばNMOSトランジスタ)よりも多少大きい可能性がある。このため、潜在的なプロセスのばらつきに応じて、速度を3つのレベルよりも少ないまたは多いレベルに分割するようにプロセスセンサ素子204を設計してもよいことがわかるはずである。たとえば、ある種のトランジスタ(たとえばPMOSトランジスタ)の動作が別の種類のトランジスタ(たとえばNMOSトランジスタ)の動作と異なる場合、その性能はトランジスタの種類に特有のものであり高速/高速、高速/標準、高速/低速、低速/高速といったように特徴付けることができる。以下で図3に関してより詳細に説明するように、ある実施の形態ではプロセスセンサ素子204はポリシリコン抵抗器の抵抗のばらつきに基づくプロセス測定出力(高速、標準、低速)を与えるが、他のプロセス検知方法および他の出力特徴が可能である。
符号器206は、プロセスセンサ素子204からの信号をデジタル信号に符号化する。この例では、デジタル信号の3つのビットのうち1つのみが特定のタイミングでアサートされる。デジタルバッファ208はこのデジタル信号を出力210に与える。たとえば、ある実施の形態では、プロセス速度が低速であると判断された場合、第1ビットがハイに設定され他の2つのビットがローに設定される。プロセス速度が標準であると判断された場合、第2ビットがハイに設定され他の2つのビットがローに設定される。プロセス速度が高速であると判断された場合、第3ビットがハイに設定され他の2つのビットがローに設定される。他の実施の形態では潜在的なプロセスのばらつきに応じてプロセスの特徴が任意の数のビットを含み得ることおよび符号化の方法が異なり得ることがわかるはずである。
図3は、本発明のある実施の形態に従う図2のプロセスセンサ200のより詳細な実施の形態の例を示す。プロセスセンサ300は、一定基準電圧源202と、分圧器311と、プロセス検知抵抗器Rs304と、プロセス検知トランジスタ307と、複数の比較器306と、符号器312と、バッファされた複数の出力314、316、318とを含む。一定基準電圧源202(これは図1の電圧基準回路104でもよい)の出力に結合された入力302は、この出力から安定化された電圧を受け分圧器311を駆動する。プロセス検知抵抗器Rs304およびプロセス検知トランジスタ307は分圧器311に結合される。複数の比較器306は、分圧器311、プロセス検知抵抗器Rs304、およびプロセス検知トランジスタ307に結合される。符号器312は比較器306および複数の出力314、316、318に結合される。
示されている例では、プロセス検知抵抗器Rs304は定電圧を入力302から分圧器311を介して受ける。プロセス検知トランジスタ307のゲートは、一定のバイアス電圧をバイアス電圧源103(図3では示されないが図1に示される)から受け、定電流源として動作する。以下でより詳細に説明するように、プロセス検知抵抗器Rs304の抵抗は、分圧器311の抵抗器と比較して、プロセスセンサ300を製造するのに使用された製造プロセスのばらつきの影響を受け易い。このため、プロセス検知抵抗器Rs304によって生成される電圧Vs305は、プロセスセンサ素子を製造するのに使用されたプロセスに依存する。比較器306は、分圧器311からの電圧V1 308およびV2 310を、電圧Vs305とともにモニタし、プロセスセンサ素子を製造するのに使用されたプロセスを特徴付けるデジタル信号を与える。プロセスセンサ素子を製造するために使用されたプロセスは、電圧Vs305がV1 308よりも大きいのか、V1 308とV2 310との間なのか、またはV2 310よりも小さいのかに応じて特徴付けられる。ある実施の形態では、プロセスの特徴は、プロセスセンサ素子を形成するのに使用されたプロセスの速度、したがって、関連付けられた半導体装置を形成するのに使用されたプロセスの速度を示す。この速度は、電圧Vs305が電圧V2 310未満のときは低速であると特徴付けられ、電圧Vs305が電圧V1 308と電圧V2 310との間にあるときは標準であると特徴付けられ、電圧Vs305がV1 308よりも大きいときは高速であると特徴付けられる。符号器312はこのデジタル信号を比較器306から受け、上記のように、低速ビット314、標準ビット316、および高速ビット318を含む、センサ素子(および関連付けられた、共通に形成された半導体装置)を形成するのに使用されたプロセスの速度を示す3ビットの信号を生成する。他の実施の形態ではプロセスの特徴が任意の数のビットを含み得ることおよび符号化の方法が異なり得ることがわかるはずである。また、速度を特徴付ける方法が異なっていてもよく、たとえばリング発振器またはクロックを用いるものであってもよいこともわかるはずである。
集積回路の抵抗器の抵抗が、この抵抗器を作るのに使用された材料の抵抗およびこの抵抗器の物理的寸法に関連することは周知である。さらに、抵抗器の抵抗は、抵抗器の断面積(高さ×幅)に対する抵抗器の長さの比率に比例する。プロセス検知抵抗器Rs304の抵抗の違いは、装置の速度を直接評価しないものの、装置の全体的な性能の強力な指標である。分圧器の抵抗器と比較して抵抗器304がプロセスのばらつきの影響をより大きく受けるようにするために、プロセス検知抵抗器Rs304の断面積は、分圧器311の抵抗器の断面積よりも大幅に小さい。この例では、プロセス検知抵抗器Rs304および分圧器311の抵抗器は、従来のポリシリコン抵抗器であり、これら抵抗器すべての高さは実質的に同一である。分圧器311のすべての抵抗器およびプロセス検知抵抗器Rs304の抵抗はほぼ同一(たとえばプロセス検知抵抗器Rs304の場合は約25Kオームであり分圧器311の抵抗器の場合は約27Kオーム)であり、分圧器311の抵抗器の幅はプロセス検知抵抗器Rs304の幅の約2倍であり、分圧器311の抵抗器各々の長さはプロセス検知抵抗器Rs304の長さの約2倍よりも少し大きい。抵抗器の断面が2:1以外(たとえば3:1)でもよく抵抗器の高さが互いに異なっていてもよく分圧器の抵抗器の抵抗とプロセス検知抵抗器Rs304の抵抗が互いに異なっていてもよいことが、理解されるはずである。さらに、抵抗のばらつき以外の技術を用いて(たとえばリング発振器の周波数)プロセスのばらつきを検知し得ることが理解されるはずである。
プロセスセンサ300が、電源電圧レベルの変化および温度変化の影響を実質的に受けないことがわかるはずである。これは、一定基準電圧源202が安定した基準電圧を与えるからであり、比較器306が与えるプロセスの特徴の性質のためでもある。比較器は、電圧Vs305と電圧V1 308およびV2 310との間の関係をモニタする(たとえば、Vs305が、V1 308よりも大きいのか、V1 308とV2 310との間なのか、またはV2 310よりも小さいのか)。したがって、温度変化の影響がどのようなものであってもこの温度変化は電圧V1、V2およびV3に対して実質的に等しく影響するであろうため、Vs305とV1 308およびV2 310との関係は実質的に変わらないであろう。このため、プロセスセンサ300は、電源電圧レベルおよび温度のばらつきの影響を受けないままである。
次に、本発明のある実施の形態に従う図1の温度センサ112のさらなる詳細事項について図4を参照しながら説明する。温度センサ400は、プロセス誘起エラー訂正回路402と、温度センサ素子404と、バッファ406と、一定基準電圧源408と、アナログデジタル(A/D)変換器410と、温度計−2進コード変換器412と、任意のデジタルバッファ414とを含み、デジタルバッファ414の出力は温度センサ400の出力416を形成する。温度センサ素子404はプロセス誘起エラー訂正回路402に結合される。バッファ406は温度センサ素子404に結合される。アナログデジタル変換器410はバッファ406および一定基準電圧源408に結合される。温度計−2進コード変換器412はアナログデジタル変換器410に結合される。デジタルバッファ414は温度計−2進コード変換器412に結合される。
プロセス誘起エラー訂正回路402は、プロセスセンサ300(図3)から3ビットのプロセス特徴データを受け、温度センサに対するプロセスのばらつきの影響を減じるために、プロセス特徴データに応じて温度センサ素子404を少なくとも部分的に補償するように動作する。以下でより詳細に説明するように、温度センサ素子404は、温度センサの、したがって関連付けられた半導体装置の、ダイ温度を検出し、このダイの温度を示す電圧信号をバッファ406に与える。バッファ406は、温度センサ素子404をアナログデジタル変換器410に対してバッファすることによりアナログデジタル変換器410の負荷が温度センサ素子404に影響を与えないようにするように構成される。ある実施の形態ではバッファ406は温度センサ400の任意の構成要素である。電圧基準回路104(図1)といった一定基準電圧源408は、一定の基準電圧信号をアナログデジタル変換器410に与える。これに代えて、一定基準電圧源408が図1のLDOレギュレータ108とは別のLDOレギュレータを含んでいてもよい。アナログデジタル変換器410は、バッファ406からの電圧信号を一定の基準電圧信号と比較し、この比較に基づいて、ダイ温度を示す温度計−符号化デジタル信号を、温度計−2進コード変換器412に与える。従来の温度計−2進コード変換器412は、温度計−符号化デジタル信号を、ビット数がより少ない2進符号化デジタル信号に変換する。最後に、デジタルバッファ414は、関連付けられた半導体装置のダイ温度を示す2進符号化デジタル信号を、出力416に与える。上記のように、ダイ温度のデジタル表示は5ビットである。
次に、本発明のある実施の形態に従うプロセス誘起エラー訂正回路402および温度センサ素子404のさらなる詳細事項について図4Aを参照しながら説明する。プロセス誘起エラー訂正回路402は、論理回路402Aと、複数のスイッチ410A、412Aと、複数の抵抗器414A、416Aとを含む。論理回路402Aはプロセスセンサ300(図3)からの複数の出力314、316、318に結合される。複数のスイッチ410A、412Aは各々論理回路402Aの出力によって制御される。複数の抵抗器414A、416Aは各々複数のスイッチ410A、412Aの出力に結合される。
温度センサ素子404は、温度安定性の温度検知抵抗器408Aと、温度依存性の電流源トランジスタ420とを含む。温度検知抵抗器408Aは、プロセス誘起エラー訂正回路402の複数の温度安定性の抵抗器414A、416Aに直列接続される。
論理回路402Aは、プロセスセンサ300(図3)から3ビットのプロセス特徴を受ける。プロセスセンサから受けたプロセス特徴に応じて、論理回路402Aは複数のスイッチ410A、412Aを動作させる。個々のスイッチ410A、412Aをオンまたはオフにすることにより、個々の抵抗器414A、416Aは通電するかまたはバイパスされる。その結果、抵抗器414A、416Aを流れる電流、ひいては温度検知抵抗器408Aを流れる電流を調整することにより、温度センサ素子404を製造するのに使用されたプロセスにおけるばらつきを少なくとも部分的に補償し得る。たとえば、ある実施の形態では、上記のように低速プロセスを示すプロセス特徴に応じて、論理回路402Aは、スイッチ410Aをオンにしスイッチ412Aをオフにするように動作する。その結果、抵抗器414Aおよび416Aがバイパスされて温度検知抵抗器408Aを流れる電流が調整されることにより、低速プロセスが少なくとも部分的に補償される。別の例では、上記のように高速プロセスを示すプロセス特徴に応じて、論理回路402Aは、スイッチ410Aおよびスイッチ412A双方をオフにするように動作する。その結果、抵抗器414Aおよび416Aがともに通電して温度検知抵抗器408Aを流れる電流が調整されることにより、高速プロセスが少なくとも部分的に補償される。このように、温度センサ素子404は、センサ素子を製造するのに使用されたプロセスにおけるばらつきの影響を比較的受けない状態を保つ。論理回路402A、複数のスイッチ410A、412A、および抵抗器414A、416Aを異なる方法で構成してセンサ素子404の所望の補償を行なってもよいことがわかるはずである。
アナログデジタル変換器410(図4)によってデジタル化される電圧信号を生成するために、温度依存性の電流源トランジスタ420は、バンドギャップ回路106(図1)に結合されて絶対温度に比例する(PTAT)電流を温度検知抵抗器408Aに与える。温度およびその結果として生じる温度検知抵抗器408Aの抵抗に応じて、トランジスタ420からの定電流は、電圧信号を、検知抵抗器408Aに、およびもし通電すれば抵抗器414A、416Aに生成する。したがって、温度センサ素子404がノード418Aに生成した電圧信号は温度とともに変化する。
次に、本発明の実施の形態に従う電圧センサ114(図1)のさらなる詳細事項について図5を参照しながら説明する。電圧センサ500は、プロセス誘起エラー訂正回路502と、電圧センサ素子504と、バッファ506と、一定基準電圧源508と、アナログデジタル変換器510と、温度計−2進コード変換器512と、任意のデジタルバッファ514とを含み、デジタルバッファ514の出力は電圧センサ500の出力516を形成する。電圧センサ素子504はプロセス誘起エラー訂正回路502の出力に結合される。バッファ506は電圧センサ素子504の出力に結合される。アナログデジタル変換器510はバッファ506の出力および一定基準電圧源508に結合される。温度計−2進コード変換器512はアナログデジタル変換器510の出力に結合される。デジタルバッファ514は温度計−2進コード変換器512の出力に結合される。
プロセス誘起エラー訂正回路502は、プロセスセンサ300(図3)から3ビットのプロセス特徴を受け、電圧センサに対するプロセスのばらつきの影響を減じるために、プロセス特徴に応じて電圧センサ素子504を補償するように動作する。以下でより詳細に説明するように、電圧センサ素子504は、電圧センサ、および関連付けられた共通に形成された半導体装置(図示せず)に印加された電源電圧レベルを検出し、電源電圧レベルを示す電圧信号をバッファ506に与える。バッファ506は、電圧センサ素子504をアナログデジタル変換器510に対してバッファすることによりアナログデジタル変換器510の負荷が電圧センサ素子504に影響を与えないようにするように構成される。ある実施の形態ではバッファ506は電圧センサ500の任意の構成要素である。電圧基準回路104(図1)といった一定基準電圧源508は、一定の基準電圧信号をアナログデジタル変換器510に与える。これに代えて、一定基準電圧源508が電圧基準回路104のLDOレギュレータとは別のLDOレギュレータを含んでいてもよい。アナログデジタル変換器510は、電圧信号を一定の基準電圧信号と比較し、この比較に応じて、電源電圧レベルを示す温度計−符号化デジタル信号を、温度計−2進コード変換器512に与える。温度計−2進コード変換器512は、温度計−符号化デジタル信号を、ビット数がより少ない2進符号化デジタル信号に変換する。最後に、デジタルバッファ514は、関連付けられた半導体装置の電源電圧レベルを示す2進符号化デジタル信号を、出力516に与える。上記のように、電源電圧レベルの表示は4ビットを含み得る。
次に、本発明のある実施の形態に従うプロセス誘起エラー訂正回路502および電圧センサ素子504のさらなる詳細事項について図5Aを参照しながら説明する。プロセス誘起エラー訂正回路502は、第1の複数のスイッチ512A、514A、516Aと、第2の複数のスイッチ506A、508A、510Aとを含む。第1の複数のスイッチ512A、514A、516Aは各々電圧基準回路104の出力110に結合される。個々のスイッチ506A、508A、510Aは各々プロセスセンサ300(図3)からの3つの出力314、316、318のうち1つに結合される。たとえば、ある実施の形態では、第1のスイッチ506Aはプロセスセンサ300の低速ビット314に結合され、第2のスイッチ508Aはプロセスセンサ300の標準ビット316に結合され、第3のスイッチ510Aはプロセスセンサ300の高速ビット318に結合される。第1の複数のスイッチ512A、514A、516Aはまた、第2の複数のスイッチ506A、508A、510Aに結合されて3つの回路脚部を形成する。たとえば、第1の回路脚部はスイッチ512Aおよび506Aを含み得るものであり、第2の回路脚部はスイッチ514Aおよび508Aを含み得るものであり、第3の回路脚部はスイッチ516Aおよび510Aを含み得るものである。電圧センサ素子504は、第1の複数のスイッチ512A、514A、516A各々に結合された抵抗器518Aと、ノード520Aとを含む。
電圧基準回路104(図1)の出力110は、安定した基準電圧を第1の複数のスイッチ512A、514A、516A各々に与える。第2の複数のスイッチ506A、508A、510Aは、プロセス誘起エラー訂正回路502の3つの脚部を動作させ電圧センサ素子を製造するのに使用されたプロセスにおけるばらつきについて電圧センサ素子504を補償するように、制御される。しかしながら、ある実施の形態では任意のある時点において3つの脚部のうち1つのみが通電するようにしてもよい。たとえば、ある実施の形態では、低速プロセスを示すプロセス特徴に応じ、低速ビット314が第1のスイッチ506Aをオンにし標準ビット316が第2のスイッチ508Aをオフにし高速ビット318が第3のスイッチ510Aをオフにすることによって、第1の脚部が通電する。別の例では、高速プロセスを示すプロセス特徴に応じ、低速ビット314が第1のスイッチ506Aをオフにし標準ビット316が第2のスイッチ508Aをオフにし高速ビット318が第3のスイッチ510Aをオンにすることによって、第3の脚部が通電する。最後の例では、標準プロセスを示すプロセス特徴に応じ、低速ビット314が第1のスイッチ506Aをオフにし標準ビット316が第2のスイッチ508Aをオンにし高速ビット318が第3のスイッチ510Aをオフにすることによって、第2の脚部が通電する。
電圧センサ素子504を流れる電流は、どの脚部が通電するかによって変化する。ある実施の形態では、通電した脚部を流れる電流、したがって電圧センサ素子504を流れる電流は、通電した脚部内の装置のパラメータに依存し得る。ある実施の形態では、通電した脚部を流れる電流は、通電した脚部内のスイッチの大きさの特徴に依存するため、通電した脚部を流れる電流は、通電した脚部内のスイッチの、長さに対する幅の比率に比例する。
一例として、ある実施の形態では、第2の複数のスイッチ506A、508A、510Aのスイッチ各々は実質的に同一のサイズパラメータ(たとえば長さが0.6μmで幅が10μmで3つのゲートフィンガを含む)のに対し、第1の複数のスイッチ512A、514A、516Aのスイッチは各々異なるサイズパラメータを有する。たとえば、第1、第2、および第3のスイッチ512A、514A、および516Aは各々4つのゲートフィンガを含み長さが2μmであるが、第1のスイッチ512Aの幅は4.8μm、第2のスイッチ514Aの幅は5μm、第3のスイッチ516Aの幅は5.2μmである。したがって、第1の複数のスイッチ512A、514A、516A各々のドレイン電流は、その長さに対する幅の比率に比例するので、脚部各々を流れる電流も異なるであろう。このように、プロセスの特徴に応じて3つの脚部のうち1つを通電させて、電圧センサ素子504の電流を調整することにより、電圧センサ素子を製造するのに使用されたプロセスにおけるどのようなばらつきも補償できる。スイッチの動作およびサイズパラメータを異なるやり方で構成してもよいことがわかるはずである。
図5Aに示されるように、電圧センサ素子504は、温度安定性抵抗器518Aと直列接続されたトランジスタ522Aを含む。トランジスタ522Aは本質的に飽和したスイッチとして動作し、3つの回路脚部のうちいずれが通電したかに応じて、抵抗器518Aを流れる電流は変化するであろう。抵抗器518Aの抵抗およびプロセス誘起エラー訂正回路502によって供給される電流によって決まる抵抗器518Aの電圧降下は、電源電圧Vccをオフセットして、電源電圧レベルを示すプロセス補償電圧信号をノード520Aに生成する。このように、低速プロセス特徴に応じて、第1の回路脚部(スイッチ512Aおよび506Aを含む)が通電し、抵抗器518Aの電圧降下が小さくなり、ノード520Aで与えられる電圧信号は、第3の回路脚部(スイッチ516Aおよび510Aを含む)が高速プロセス特徴に基づいて通電するときと比較して小さくオフセットされる。ノード520Aで生成されたプロセス補償電圧信号はバッファ506(図5)に与えられる。このように、電圧センサ素子504は、センサ素子を製造するのに使用されたプロセスにおけるばらつきおよび温度のばらつきの影響を実質的に受けない状態を保つ。
図6は、本発明のある実施の形態に従うPVTセンサの動作の方法のフローチャートを示す。この方法はブロック602で始まる。ブロック604で、本発明のある実施の形態に従い共通に形成され関連付けられたPVTセンサを含む半導体装置に電源が投入される。電源が投入されると、ブロック606で、PVTセンサは、PVTセンサのプロセスセンサ素子、したがって、関連付けられた半導体装置が、製造されたプロセスを、特徴付ける。上記のように、本発明のある実施の形態では、PVTセンサがプロセスセンサ素子(および関連付けられた、共通に形成された半導体装置)の速度を特徴付けてもよい。プロセスが特徴付けられると、PVTセンサは、PVTセンサ(および関連付けられた半導体装置)が製造されたプロセスを示すプロセス制御信号を、PVTセンサの出力に与える。ブロック608で、PVTセンサは、プロセス制御信号に応じて電圧センサを補償し、電源電圧レベルを求める。電源電圧レベルが求められると、PVTセンサは、PVTセンサおよび関連付けられた半導体装置の電源電圧レベルを示す電圧制御信号を与える。ブロック610で、PVTセンサは、プロセスの特徴に応じて温度センサを補償し、PVTセンサおよび関連付けられた半導体装置のダイ温度を求める。ダイ温度が求められると、温度センサは、PVTセンサおよび関連付けられた半導体装置のダイ温度を示す温度制御信号を与える。ある実施の形態に従うと、ブロック606、608および610を繰返して、連続して動的に、PVTセンサおよび関連付けられた半導体装置が製造されたプロセスを特徴付け、PVTセンサおよび関連付けられた半導体装置の電源電圧レベルを検知し、PVTセンサおよび関連付けられた半導体装置のダイ温度を検知してもよい。ブロック608および610を実行する順序が異なっていてもよいことがわかるはずである。また、プロセスを動的に特徴付けて、関連付けられた半導体装置の寿命の中でのプロセス特徴のばらつき(装置の年数を原因とする)に対応してもよいことがわかるはずである。ある実施の形態では、関連付けられた半導体装置に電源が投入されるたびにプロセスの特徴付けを行なう。
本発明のある実施の形態に従うと、PVTセンサは、検知されたプロセス、電源電圧レベルおよびダイ温度レベルに基づいて関連付けられた半導体装置を構成するのに使用し得る制御信号を与えることにより、よりばらつきのない出力信号を与える。上記のように、ばらつきのない出力信号から多大な利益を享受し得る半導体装置の一例は、CATVシステムの上流のPGAである。
図7は、本発明に従う一体化されたPVTセンサを含む半導体装置700のブロック図である。示されているように、この半導体装置は、本発明のある実施の形態に従うPGA701とPVTセンサ702とを含む。PGA701は、2段増幅器714と、2段減衰器712と、ドライバ716a、716bと、スイッチ718とを含む。ドライバ716aは増幅器714の出力に結合される。ドライバ716bは減衰器712の出力に結合される。スイッチ718はドライバ716a、716b双方の出力に結合される。
半導体装置700はまた、バンドギャップ電圧基準回路710と、LDOレギュレータ708と、少なくとも1つのバイアス回路706と、少なくとも1つバイアスコントローラ704と、オンチップのルックアップテーブル/ステートマシン720と、シリアルペリフェラルインターフェイス(Serial Peripheral Interface)(SPI)722とを含む。LDOレギュレータ708はバンドギャップ電圧基準回路710の出力に結合される。上記少なくとも1つのバイアス回路706は、LDOレギュレータ708の出力と増幅器714の入力と減衰器712の入力とに結合される。上記少なくとも1つのバイアスコントローラ704は、上記少なくとも1つのバイアス回路706の入力に結合される。オンチップのルックアップテーブル/ステートマシン720は、増幅器714のゲイン入力と減衰器712のゲイン入力とPVTセンサ702の出力とに結合され、シリアルペリフェラルインターフェイス(SPI)722は、オンチップのルックアップテーブル/ステートマシン720に結合される。
上記のように、バンドギャップ電圧基準回路710およびLDOレギュレータ708は、一定の基準電圧を上記少なくとも1つのバイアス回路706およびPVTセンサ702(接続は示されていない)に与える。また上記のように、PVTセンサ702は、PVTセンサ(および関連付けられた、共通に形成された半導体装置)を製造するのに使用されたプロセスを特徴付け、関連付けられた半導体装置の電源電圧レベルを検知し、関連付けられた半導体装置のダイ温度を検知し、対応する制御信号を与える。
この制御信号は、制御信号に応じて上記少なくとも1つのバイアス回路706を制御するように構成された上記少なくとも1つのバイアスコントローラ704に与えられる。ある実施の形態では、PVTセンサ702によって与えられる制御信号はオンチップのルックアップテーブル/ステートマシン720にも与えられる。
PGA701のゲインおよび周波数応答を、増幅器714、減衰器712、ドライバ716、上記少なくとも1つのバイアス回路706、およびスイッチ718によって制御してもよい。ある例では、増幅器のDCゲインは−1から32dBであり、減衰器のDCゲインは−2から−27dBである。
図8は、増幅器712/減衰器714の第1または第2段800およびバイアス回路806の、ある実施の形態を示す。増幅器/減衰器の各段800は、選択可能な縮退抵抗器804および選択可能な周波数補償キャパシタ802を有する、エミッタ共通増幅器/減衰器である。ある実施の形態では、第1段のゲインステップは非常に小さく0.1dBであるが第2段のゲインステップは1dBである。増幅器/減衰器を3つ以上または2つ未満の段で構成しゲインステップを異なるやり方で定めてもよいことがわかるはずである。バイアス回路806は複数の選択可能な電流源を含む。
図7および図8を参照して、PVTセンサ702によって与えられた制御信号に応じて、バイアスコントローラ704は、バイアス回路806の複数の選択可能な電流源を動作させて所望のバイアス電流を増幅器/減衰器段800に与える。ある実施の形態では、一度に1つの電流源のみが選択されてもよい。
ルックアップテーブル/ステートマシン720は、PVTセンサ702から制御信号を受けそれに加えてPGAの所望のDCゲインを含む信号も受けてもよい。ある実施の形態では、所望のDCゲインはSPI722を通してルックアップテーブル/ステートマシンに入力される。しかしながら、所望のDCゲインを他の方法(たとえば並列入力)を通してルックアップテーブル/ステートマシンに伝えてもよいことがわかるはずである。
PVTセンサ702から与えられた制御信号およびルックアップテーブル/ステートマシン720に与えられた所望のDCゲインに応じて、オンチップのルックアップテーブル/ステートマシン720は、増幅器714および減衰器712のDCゲインおよび周波数応答を制御する。ルックアップテーブル/ステートマシン720は、選択可能な縮退抵抗器804、選択可能な周波数補償キャパシタ802、およびスイッチ718を制御して、PGA701の出力における所望のDCゲインを調整する。本発明のある実施の形態では、ルックアップテーブル/ステートマシン720は、PVTセンサおよび所望のゲイン入力に応じて増幅器714、減衰器712およびスイッチ718の動作を制御可能なアルゴリズミックステートマシン(Algorithmic State Machine)(ASM)を含む。
ルックアップテーブル/ステートマシンのオンチップのルックアップテーブルの一部の実施の形態は、図9からわかるであろう。オンチップのルックアップテーブル900は、DCゲインレベル指標902と、温度センサ入力レベル指標904と、プロセスセンサ入力レベル指標906とを含む。オンチップのルックアップテーブル900は、電圧センサ入力レベル指標(図示せず)も含んでいてもよい。図9に示された表はオンチップのルックアップテーブル/ステートマシンの例示としての入力および出力を示すことがわかるはずである。ルックアップテーブルに入力された所望のDCゲインおよびPVT制御信号に応じて、ルックアップテーブル900は、所望のDCゲインを生成するには第1段および第2段のどの抵抗器をスイッチ可能に設定すべきか識別し、ルックアップテーブル/ステートマシンのステートマシンは、識別された抵抗器を設定するように動作する。たとえば、図9を参照して、PVTからの温度センサ制御信号が10001でPVTからのプロセス特徴が010で所望のゲインが111011の場合、オンチップのルックアップテーブル/ステートマシンは、制御信号および所望のゲインを対応する指標にマッピングし、第1段の抵抗器12および第2段の抵抗器17に対応するスイッチを閉じて所望の111011ゲインを維持するように動作する。PVTセンサの出力およびPGAの所望の周波数応答に従って選択可能な周波数補償キャパシタ802のうちいずれを選択するかを決定するための指標を同じようにして与えてもよい。
図10は、本発明のある実施の形態に従うオンチップのルックアップテーブル/ステートマシンおよびPVTセンサを用いるPGAの動作の方法のフローチャートを示す。この方法はブロック1002で始まる。ブロック1004で、オンチップのルックアップテーブル/ステートマシンはユーザによって与えられた所望のDCゲインを受ける。ブロック1006で、オンチップのルックアップテーブル/ステートマシンはPVTセンサからセンサデータを受ける。ブロック1008で、オンチップのルックアップテーブル/ステートマシンは上記のようにPVTセンサからのセンサデータおよび所望のDCゲインに応じてPGAを構成して所望のDCゲインをPGAの出力で生成する。ブロック1010で、PGAのいずれかのパラメータ(所望のゲイン、プロセス特徴、ダイ温度および/または電源電圧など)が変化したか否か判断する。どのパラメータも変化していないと判断された場合、ブロック1010が繰返される。少なくとも1つのPGAパラメータが変化したと判断された場合、ブロック1012で、ルックアップテーブル/ステートマシンは上記のようにPGAの構成を修正して所望のDCゲインを維持する。ブロック1012でPGAが修正された後、ブロック1010が繰返される。PGAの周波数応答の修正を同じようにして行なってもよいことがわかるはずである。
図11は、本発明の別の実施の形態に従うPGA1101およびPVTセンサ1106を含む半導体装置1100を示す。図11に示されるPGA1101は、図7に示されるPGA701に、ルックアップテーブル/ステートマシンが一体化されていることを除いて匹敵する。図7のPGA701と異なり、PGA1101にはオンチップのルックアップテーブル/ステートマシンは含まれない。その代わりに、PGA1101は、ファームウェアルックアップテーブル1104をダウンロードしたオフチップのマイクロプロセッサ1102と通信する。ファームウェアルックアップテーブル1104は、図9を参照して先に説明したように、制御信号および所望のゲイン指標を含み得る。ある例では、ファームウェアルックアップテーブルは、(たとえばC++で記載された)PGAの回路記述によってプログラムされ、所望のゲイン設定およびPVTセンサの出力を受け、これに基づいて補償されたゲイン設定をPGAに戻す。上記回路記述が保存されたルックアップテーブルを、他の任意のプログラム言語で記載してもよいことがわかるはずである。別の例では、ファームウェアルックアップテーブルは、マイクロプロセッサのSRAM、EEPROMまたはフラッシュメモリのうち1つに保存されるが、このファームウェアルックアップテーブルが任意の種類のコンピュータメモリに保存されてもよいことがわかるはずである。マイクロプロセッサ1102は、PGA1101と同じプリント回路基板(PCB(図示せず))に設けられてもよい。
マイクロプロセッサ1102は、PGA1101のゲインおよび周波数応答を制御するようにプログラムされる。PVTセンサ1106は、PVTセンサ(および関連付けられた半導体装置)を製造するのに使用されたプロセスを特徴付け、関連付けられた半導体装置の電源電圧レベルを検知し、関連付けられた半導体装置のダイ温度を検知し、対応するP、V、Tセンサ信号をバス1112を通してマイクロプロセッサ1102に与える。マイクロプロセッサ1102は、P、V、Tセンサ信号をPVTセンサ1106から受け、センサ信号およびユーザによって与えられた所望のゲインを、ダウンロードされたファームウェアルックアップテーブル1104の対応する指標にマッピングして、補償されたゲイン信号をPGA1101に与えて、検知されたパラメータを補償する。ある実施の形態では、補償されたゲイン信号は、SPI 1108を介してPGA1101に送信され、上記のように増幅器1111および減衰器1110の動作を制御するように構成される。ファームウェアルックアップテーブルを別のマイクロプロセッサ1102に保存することにより、PGA1101のダイ面積を縮小してもよく、ファームウェアルックアップテーブル1104をファームウェアルックアップテーブルの更新されたバージョンをダウンロードすることによって容易に更新してもよい。
図12は、本発明の別の実施の形態に従うPGA1202およびPVTセンサ1206を含む半導体装置1200を示す。図12のPGA1202は、図11のPGA1101に、PVTセンサ1206とマイクロプロセッサ1208との間の接続の構成を除いて、匹敵する。図11のPGA1101と異なり、図12のPGA1202は、PVTセンサ1206をマイクロプロセッサ1208に接続する別のバスを含まない。その代わりに、PVTセンサ1206は、P、V、Tセンサ信号をSPI 1210に与え、SPI 1210は、PVTセンサ1206からのセンサ信号をマイクロプロセッサ1208に伝える。
マイクロプロセッサ1208は、PGA1202のゲインおよび周波数応答を制御するようにプログラムされる。PVTセンサ1206は、PVTセンサ(および関連付けられた半導体装置)を製造するのに使用されたプロセスを特徴付け、関連付けられた半導体装置の電源電圧レベルを検知し、関連付けられた半導体装置のダイ温度を検知し、対応するP、V、Tセンサ信号をSPI 1210に与える。マイクロプロセッサ1208は、SPI 1210からのP、V、Tセンサ信号を受け、センサ信号およびユーザから与えられた所望のゲインをダウンロードされたファームウェアルックアップテーブル1212における対応する指標にマッピングして、補償されたゲイン信号をPGA1202に与えて、検知されたパラメータを補償する。ある実施の形態では、補償されたゲイン信号はPGA1202にSPI 1210を介して送信され、上記のように増幅器1214および減衰器1216の動作を制御するように構成される。SPI 1210を利用してPVTセンサ1206およびマイクロプロセッサ1208のインターフェイスとする際に、縮小されたPCB面積または簡素化されたPCBルーティング方法を用いてもよい。PVTセンサ1206とマイクロプロセッサ1208との間の接続は図7または図11のものと異なってはいるものの、制御信号および所望のゲイン指標のフォーマットは図9を参照して述べたものと同一でもよいことがわかるはずである。
図13は、本発明のある実施の形態に従うオフチップのファームウェアルックアップテーブルおよびPVTセンサを用いるPGAの動作の方法のフローチャートを示す。この方法はブロック1302で始まる。ブロック1304で、オフチップのファームウェアルックアップテーブルはユーザによって与えられる所望のDCゲインを受ける。ブロック1306で、オフチップのファームウェアルックアップテーブルはセンサデータをPVTセンサから受ける。ブロック1308で、マイクロプロセッサは、上記のようにPVTセンサからのセンサデータおよびユーザから与えられた所望のDCゲインに応じてPGAを構成して、所望のDCゲインをPGAの出力で生成する。ブロック1310で、PGAのいずれかのパラメータ(所望のゲイン、プロセス特徴、ダイ温度または電源電圧など)が変化したか否か判断する。変化したパラメータがないと判断された場合、ブロック1310が繰返される。これに代えて、少なくとも1つのPGAパラメータが変化したと判断された場合、ブロック1312で、マイクロプロセッサはファームウェアルックアップテーブルにおける対応する修正を探す。ファームウェアルックアップテーブルにおいて発見された対応する修正に応じて、ブロック1314で、マイクロプロセッサはPGA1202を、補償されたゲイン設定をPGAに与えることによって構成して、上記のように変化したパラメータを打ち消し所望のゲインを維持する。PGAの周波数応答の修正を同じように行なってもよいことがわかるはずである。
本発明のPVTセンサについてCATVシステムのPGAと関連付けて説明してきたが、PVTセンサを、温度、電圧またはプロセスのばらつきの影響を受け易く安定した出力が望まれる任意の装置とともに使用してもよいことがわかるはずである。たとえば、PVTセンサをデジタル論理回路とともに使用して、入力または出力バッファインピーダンスを調整してもよく、または、一体化された発振器の安定性を改善し一体化された回路発振器の性能の均一性を発振器のチップ毎に改善してもよい。
本発明に従い、影響を受け易い半導体装置に関連する、ばらつき等の欠点は、装置が動作する電圧レベルおよび温度を検知し装置が製造されたプロセスを示すパラメータを検知して装置の性能を特徴付け、かつ、装置を補償するのに使用し得るセンサ信号を与えることにより、よりばらつきのない性能を確実なものにすることができるセンサを与えることによって減じられる。
上記のように、本発明の実施の形態は、関連付けられた共通に形成された装置が製造されたプロセスを示すプロセスパラメータと、関連付けられた装置が動作する電源電圧レベルと、関連付けられた装置が動作する温度とを検知するように構成されたプロセス、電圧、および温度(PVT)センサに向けられている。ある実施の形態では、PVTセンサを関連付けられた装置と同じ集積回路上に実装し同じプロセス工程によって形成することによってPVTセンサが検知したパラメータが関連付けられた装置のパラメータを正確に反映するようにしてもよいことが、わかるはずである。しかしながら、別の実施の形態では、PVTセンサと、関連付けられた装置を、比較的近接した場所にある(たとえば同一基板に装着される)別々の集積回路上に実装してもよい。PVTセンサが、関連付けられた装置とは別の集積回路上に実装されるが、これらが物理的に近い場所にあり(たとえば同一基板上にある)、かつ電力が同一電源から供給される場合、PVTセンサを用いて、関連付けられた半導体装置の温度および電源電圧を正確に反映するプロセス補償温度信号および電源電圧信号を与えてもよい。
ある実施の形態に従い、PVTセンサおよび関連付けられた共通に形成された半導体装置が製造されたプロセスを示す検知されたプロセスパラメータを用いて、関連付けられた装置の性能を質的に特徴付け、PVTセンサおよび関連付けられた装置の性能、PVTセンサおよび関連付けられた装置の検知された動作電源電圧レベル、ならびにPVTセンサおよび関連付けられた装置の検知された動作温度を示す出力信号を与える。これら出力信号を用いて、関連付けられた装置を構成することにより、関連付けられた装置を補償して、設計および製造が同一の異なるチップ間の性能の相違に関わらずかつ装置が動作する条件の相違に関わらず、よりばらつきのない出力を与えてもよい。ある実施の形態では、関連付けられた装置の少なくとも一部がプログラム可能でありこの部分を出力信号に応じてプログラムして関連付けられた装置を補償してばらつきのない出力を与える。別の実施の形態では、関連付けられた装置よりも、動作上、下流にある装置を、出力信号に応じて構成して、関連付けられた装置における性能の相違を補償することができる。
本発明の少なくとも1つの実施の形態のいくつかの局面について説明してきたが、さまざまな変更、修正、および改良に当業者が容易に想到するであろうことがわかるはずである。このような変更、修正および改良は、この開示の一部であることが意図されているとともに本発明の範囲に含まれることが意図されている。よって上記説明および図面は例示に過ぎない。

Claims (20)

  1. 集積回路であって、
    プロセスセンサを備え、前記プロセスセンサは、前記集積回路が形成される半導体プロセスを示すプロセスパラメータを検知し検知されたプロセスパラメータに基づいて前記半導体プロセスの特徴を前記プロセスセンサの出力に与えるように構成され、
    温度センサを備え、前記温度センサは、前記集積回路の温度の表示信号を前記温度センサの出力に与えるように構成され、
    電圧センサを備え、前記電圧センサは、前記集積回路の電源電圧レベルの表示信号を前記電圧センサの出力に与えるように構成され、
    前記プロセスセンサの出力は、前記温度センサおよび前記電圧センサのうち少なくとも一方に電気的に結合されて、前記半導体プロセスの特徴に応じて前記温度の表示信号および前記電源電圧レベルの表示信号のうち少なくとも一方を補償し、前記プロセスセンサは、前記プロセスセンサに電源が投入されるたびに、前記プロセスパラメータを検知し前記半導体プロセスを特徴付けて当該特徴を与える、集積回路。
  2. 前記プロセスセンサの出力は、前記温度センサおよび前記電圧センサ双方に電気的に結合されて、前記半導体プロセスの特徴に応じて前記温度の表示信号および前記電源電圧レベルの表示信号の双方を補償する、請求項1に記載の集積回路。
  3. 前記温度センサは、前記集積回路の温度の表示信号を前記温度センサの出力に動的に与えるように構成され、前記電圧センサは、前記集積回路の電源電圧レベルの表示信号を前記電圧センサの出力に動的に与えるように構成される、請求項1または2に記載の集積回路。
  4. 前記集積回路は、同一の半導体プロセス製造工程を用いて前記プロセスセンサ、前記温度センサ、および前記電圧センサと共通に形成された、関連付けられた半導体装置を含む、請求項3に記載の集積回路。
  5. 前記関連付けられた半導体装置はプログラム可能である、請求項4に記載の集積回路。
  6. 前記関連付けられた半導体装置は、前記プロセスセンサによって与えられた半導体プロセスの特徴、前記温度センサによって与えられた温度の表示信号、および前記電圧センサによって与えられた電源電圧レベルの表示信号に応じて補償される、請求項5に記載の集積回路。
  7. アルゴリズミックステートマシンをさらに備え、前記アルゴリズミックステートマシンは、前記プロセスセンサの出力、前記温度センサの出力、前記電圧センサの出力、および前記関連付けられた半導体装置のプログラマブル入力に電気的に結合され、前記アルゴリズミックステートマシンは、前記プロセスセンサによって与えられた半導体プロセスの特徴、前記温度センサによって与えられた温度の表示信号、および前記電圧センサによって与えられた電源電圧レベルの表示信号に応じて、前記関連付けられた半導体装置を補償するように構成される、請求項6に記載の集積回路。
  8. 前記関連付けられた半導体装置はプログラマブルゲインアンプを含み、前記アルゴリズミックステートマシンは、前記プログラマブルゲインアンプのゲインおよび周波数応答のうち少なくとも一方を示す動作設定を受ける入力を含み、前記アルゴリズミックステートマシンは、前記プロセスセンサによって与えられた半導体プロセスの特徴、前記温度センサによって与えられた温度の表示信号、および前記電圧センサによって与えられた電源電圧レベルの表示信号に応じて、前記動作設定に従い、前記プログラマブルゲインアンプを補償するように構成される、請求項7に記載の集積回路。
  9. 前記プロセスセンサの出力、前記温度センサの出力、前記電圧センサの出力、および前記関連付けられた半導体装置のプログラマブル入力に電気的に結合された少なくとも1つのインターフェイスをさらに備え、前記インターフェイスは、前記プロセスセンサによって与えられた半導体プロセスの特徴、前記温度センサによって与えられた温度の表示信号、および前記電圧センサによって与えられた電源電圧レベルの表示信号を外部装置に与えるとともに前記外部装置から補償された動作設定を受けて前記関連付けられた半導体装置のプログラマブル入力に与えるように構成される、請求項6に記載の集積回路。
  10. 前記関連付けられた半導体装置は出力信号を与える出力を有し、前記集積回路はさらに、前記プロセスセンサの出力、前記温度センサの出力、および前記電圧センサの出力に電気的に結合された少なくとも1つのインターフェイスを備え、前記少なくとも1つのインターフェイスは、前記プロセスセンサによって与えられた半導体プロセスの特徴、前記温度センサによって与えられた温度の表示信号、および前記電圧センサによって与えられた電源電圧レベルの表示信号を外部装置に与えて、前記外部装置に、前記半導体プロセスの特徴、前記温度の表示信号、および前記電源電圧レベルの表示信号に基づいて前記関連付けられた半導体装置の出力信号を補償させるように構成される、請求項4に記載の集積回路。
  11. 半導体プロセスに従って形成される半導体装置をモニタする方法であって、
    前記半導体装置に電源が投入されるたびに、前記半導体装置が形成される半導体プロセスを示すプロセスパラメータを検知するステップと、
    前記半導体装置に電源が投入されるたびに、前記検知されたプロセスパラメータに基づいて前記半導体プロセスを特徴付けるステップと、
    前記半導体装置の温度を検知するステップと、
    前記半導体装置に与えられている電源電圧レベルを検知するステップと、
    前記半導体装置の検知された温度および前記半導体装置に与えられている検知された電源電圧レベルのうち少なくとも一方を、前記特徴付けるステップに応じて、補償するステップとを含む、方法。
  12. 前記補償するステップは、前記半導体装置の検知された温度および前記半導体装置に与えられている検知された電源電圧レベル双方を、前記特徴付けるステップに応じて、補償するステップを含む、請求項11に記載の方法。
  13. 前記プロセスパラメータを検知するステップ、前記温度を検知するステップ、前記半導体装置に与えられている電源電圧レベルを検知するステップ、ならびに前記半導体装置の検知された温度および前記半導体装置に与えられている検知された電源電圧レベル双方を補償するステップは、前記特徴付けるステップに応じて動的に実行される、請求項12に記載の方法。
  14. 前記半導体プロセスを特徴付けるステップは、前記半導体プロセスを、高速、標準、および低速のうち1つとして特徴付けるステップを含む、請求項13に記載の方法。
  15. 前記半導体装置はプログラム可能な半導体装置であり、前記方法はさらに、前記補償された検知された温度、前記補償された検知された電源電圧レベル、および前記特徴付けられた半導体プロセスに応じて、前記半導体装置の少なくとも1つのプログラム可能なパラメータを調整するステップを含む、請求項12から14のいずれか1項に記載の方法。
  16. 前記調整するステップは、
    前記プログラム可能な半導体装置に対する動作設定を受けるステップと、
    前記補償された検知された温度、前記補償された検知された電源電圧レベル、および前記特徴付けられた半導体プロセスを用いて前記動作設定に指標を付けて、補償された動作設定を求めるステップと、
    前記補償された動作設定を前記プログラム可能な半導体装置に与えて、前記少なくとも1つのプログラム可能なパラメータを調整するステップとを含む、請求項15に記載の方法。
  17. 前記受けるステップ、前記指標を付けるステップ、および前記与えるステップは、前記プログラム可能な半導体装置と同一の集積回路上で実行される、請求項16に記載の方法。
  18. 前記受けるステップおよび前記指標を付けるステップは、前記プログラム可能な半導体装置と異なる集積回路上にあるプロセッサによって実行される、請求項16に記載の方法。
  19. 前記プロセスパラメータは、前記集積回路に含まれるトランジスタのゲインを含む、請求項1に記載の集積回路。
  20. 前記プロセスパラメータは、前記半導体装置に含まれるトランジスタのゲインを含む、請求項11に記載の方法。
JP2012522792A 2009-07-28 2009-09-22 プロセス、電圧、および温度センサ Active JP5723879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22905609P 2009-07-28 2009-07-28
US61/229,056 2009-07-28
PCT/US2009/057823 WO2011014206A1 (en) 2009-07-28 2009-09-22 Process, voltage, and temperature sensor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014053816A Division JP5775946B2 (ja) 2009-07-28 2014-03-17 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法

Publications (2)

Publication Number Publication Date
JP2013500602A JP2013500602A (ja) 2013-01-07
JP5723879B2 true JP5723879B2 (ja) 2015-05-27

Family

ID=43529623

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012522792A Active JP5723879B2 (ja) 2009-07-28 2009-09-22 プロセス、電圧、および温度センサ
JP2014053816A Active JP5775946B2 (ja) 2009-07-28 2014-03-17 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法
JP2015134989A Active JP6067792B2 (ja) 2009-07-28 2015-07-06 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014053816A Active JP5775946B2 (ja) 2009-07-28 2014-03-17 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法
JP2015134989A Active JP6067792B2 (ja) 2009-07-28 2015-07-06 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法

Country Status (9)

Country Link
US (3) US8049527B2 (ja)
JP (3) JP5723879B2 (ja)
KR (1) KR101632095B1 (ja)
CN (2) CN102576686B (ja)
DE (1) DE112009005104B4 (ja)
GB (3) GB2506538B (ja)
HK (2) HK1199329A1 (ja)
TW (2) TWI494721B (ja)
WO (1) WO2011014206A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011014206A1 (en) 2009-07-28 2011-02-03 Skyworks Solutions, Inc. Process, voltage, and temperature sensor
TWI384210B (zh) * 2009-08-14 2013-02-01 Sunplus Technology Co Ltd 溫度偵測裝置與溫度偵測方法
US8680523B2 (en) * 2010-12-16 2014-03-25 IP Cube Partners (ICP) Co., Ltd. Sensor for semiconductor degradation monitoring and modeling
US9041422B2 (en) * 2011-03-31 2015-05-26 Intel Mobile Communications GmbH Circuit arrangement with a plurality of on-chip monitor circuits and a control circuit and corresponding methods
US8830083B2 (en) * 2011-05-25 2014-09-09 General Electric Company Utility meter with temperature based actuation of a remote disconnect switch
US8598941B2 (en) * 2011-06-21 2013-12-03 Lsi Corporation Hybrid impedance compensation in a buffer circuit
KR101288695B1 (ko) * 2011-10-17 2013-07-22 주식회사 엘지씨엔에스 카세트 감지 장치 및 매체 처리 장치
EP2711800B1 (en) * 2012-09-24 2019-11-20 Telefonaktiebolaget LM Ericsson (publ) I/O cell calibration
US9753473B2 (en) 2012-10-02 2017-09-05 Northrop Grumman Systems Corporation Two-stage low-dropout frequency-compensating linear power supply systems and methods
JP6088239B2 (ja) * 2012-12-20 2017-03-01 Hoya株式会社 光走査型内視鏡
TWI489093B (zh) * 2013-05-16 2015-06-21 國立成功大學 適用於積體電路晶片之多點溫度感測方法及其系統
US8963620B2 (en) 2013-07-23 2015-02-24 International Business Machines Corporation Controlling circuit voltage and frequency based upon location-dependent temperature
US9721936B2 (en) * 2013-08-07 2017-08-01 Skyworks Solutions, Inc. Field-effect transistor stack voltage compensation
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
US9837324B2 (en) 2013-11-12 2017-12-05 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having improved on-resistance performance
TW201600839A (zh) * 2014-06-24 2016-01-01 國立成功大學 適用於三維積體電路之溫度感測系統及其方法
US20160003683A1 (en) * 2014-07-01 2016-01-07 Infineon Technologies Ag Remote temperature sensing
US10007749B2 (en) * 2014-09-23 2018-06-26 Intel Corporation Converged adaptive compensation scheme
CN104535822B (zh) * 2015-01-04 2019-08-09 吉唯达(上海)电气有限公司 一种固体绝缘极柱内置一体式电压电流传感器
CN105823971B (zh) * 2015-01-09 2018-11-16 中芯国际集成电路制造(上海)有限公司 芯片运行状态监测系统及监测方法
US9401643B1 (en) 2015-03-10 2016-07-26 International Business Machines Corporation Bias-temperature induced damage mitigation circuit
KR102282192B1 (ko) * 2015-07-23 2021-07-27 삼성전자 주식회사 미스매치 검출 및 보상 회로를 갖는 반도체 장치
TW201708835A (zh) 2015-08-04 2017-03-01 財團法人工業技術研究院 電子電路監測系統及電子電路監測方法
US9608605B2 (en) * 2015-08-06 2017-03-28 Futurewei Technologies, Inc. Apparatus and scheme for IO-pin-less calibration or trimming of on-chip regulators
US10527503B2 (en) 2016-01-08 2020-01-07 Apple Inc. Reference circuit for metrology system
US10107854B2 (en) 2016-08-17 2018-10-23 Atomera Incorporated Semiconductor device including threshold voltage measurement circuitry
US10132834B2 (en) * 2016-11-04 2018-11-20 Peaceful Thriving Enterprise Co., Ltd. Probe
KR20190029896A (ko) * 2017-09-13 2019-03-21 에스케이하이닉스 주식회사 온도 센싱 회로
US10365304B2 (en) * 2017-10-06 2019-07-30 Ge Aviation Systems Llc Discrete input determining circuit and method
JP6413005B2 (ja) * 2017-11-06 2018-10-24 ルネサスエレクトロニクス株式会社 半導体装置及び電子システム
JP6962795B2 (ja) 2017-11-22 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体システム
EP3648426B1 (en) * 2018-11-02 2022-01-26 Melexis Technologies SA Integrated circuit and method for communicating data
US10505559B1 (en) * 2018-11-27 2019-12-10 Ipgreat Incorporated Process, voltage and temperature optimized asynchronous SAR ADC
TWI707220B (zh) * 2019-05-23 2020-10-11 瑞昱半導體股份有限公司 電壓控制電路和電壓控制方法
US11428583B2 (en) * 2019-08-23 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature sensor based on different wire temperature coefficient of resistance (TCR)
KR20210158223A (ko) * 2020-06-23 2021-12-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
TWI753548B (zh) * 2020-08-26 2022-01-21 華邦電子股份有限公司 低壓差穩壓器
US11196435B1 (en) 2020-09-08 2021-12-07 Apple Inc. Anti-aliasing techniques for time-to-digital converters

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528505A (en) * 1983-03-29 1985-07-09 Motorola, Inc. On chip voltage monitor and method for using same
US5498972A (en) * 1990-08-15 1996-03-12 Telefonaktiebolaget Lm Ericsson Device for monitoring the supply voltage on integrated circuits
JP3017871B2 (ja) * 1991-01-02 2000-03-13 テキサス インスツルメンツ インコーポレイテツド Icデバイスに対するチップ上のバラツキ検知回路
JP3656758B2 (ja) * 1991-05-08 2005-06-08 富士通株式会社 動作状態検出回路
JPH05157780A (ja) * 1991-07-24 1993-06-25 Fujitsu Ltd 抵抗素子プロセスモニター装置
JPH1090356A (ja) * 1996-09-13 1998-04-10 Kawasaki Steel Corp 半導体装置
JPH1127068A (ja) * 1997-06-30 1999-01-29 Nec Ic Microcomput Syst Ltd 利得制御増幅器及びその制御方法
JPH11145237A (ja) * 1997-11-13 1999-05-28 Toshiba Ave Co Ltd プロセスばらつき判定回路及びプロセスばらつき判定システム
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
US6486711B1 (en) * 1998-07-15 2002-11-26 Texas Instruments Incorporated Capacitor-based exponential programmable gain amplifier
US6140833A (en) * 1998-11-16 2000-10-31 Siemens Aktiengesellschaft In-situ measurement method and apparatus for semiconductor processing
JP2003505966A (ja) * 1999-07-28 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電圧を電流に変換する方法及び装置
US6994284B1 (en) * 1999-10-15 2006-02-07 Ramun John R Multiple tool attachment system
JP3475237B2 (ja) * 2000-07-24 2003-12-08 東京大学長 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
US6278325B1 (en) * 2000-12-13 2001-08-21 Industrial Technology Research Institute Programmable gain amplifier with a large extent for the variation of gains
JP2002185301A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 半導体装置及び制御方法
KR20020061956A (ko) * 2001-01-19 2002-07-25 삼성전자 주식회사 전력증폭기의 온도 보상 회로
DE10105473A1 (de) * 2001-02-05 2002-10-10 Endress & Hauser Gmbh & Co Kg Vorrichtung zur Messung und/oder Überwachung einer Prozeßgröße
US6538508B2 (en) * 2001-04-27 2003-03-25 Broadcom Corporation Programmable gain amplifier with glitch minimization
US6628135B2 (en) * 2001-09-18 2003-09-30 Sun Microsystems, Inc. Analog-based on-chip voltage sensor
US6566900B2 (en) * 2001-09-27 2003-05-20 Sun Microsystems, Inc. Integrated on-chip process, temperature, and voltage sensor module
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
US6862438B2 (en) * 2002-03-25 2005-03-01 Broadcom Corporation Programmable gain amplifier (PGA) with AGC in receiver section
US6833759B2 (en) * 2002-01-23 2004-12-21 Broadcom Corporation System and method for a programmable gain amplifier
US7309998B2 (en) * 2002-12-02 2007-12-18 Burns Lawrence M Process monitor for monitoring an integrated circuit chip
JP2004213747A (ja) * 2002-12-27 2004-07-29 Nec Micro Systems Ltd 基準電圧発生回路
US6847904B2 (en) * 2003-02-25 2005-01-25 Microchip Technology Incorporated Multi-channel programmable gain amplifier controlled with a serial interface
US7180211B2 (en) * 2003-09-22 2007-02-20 Micro Technology, Inc. Temperature sensor
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
JP2005134145A (ja) * 2003-10-28 2005-05-26 Seiko Instruments Inc 温度センサ回路
US7218169B2 (en) * 2003-12-23 2007-05-15 Agere Syatems Inc. Reference compensation circuit
US7098738B2 (en) * 2003-12-24 2006-08-29 Broadcom Corporation Fine step and large gain range programmable gain amplifier
US7171327B2 (en) * 2004-03-24 2007-01-30 Infineon Technologies Ag Temperature sensor scheme
US7239163B1 (en) * 2004-06-23 2007-07-03 Ridgetop Group, Inc. Die-level process monitor and method
US7369816B2 (en) * 2004-08-06 2008-05-06 Broadcom Corporation Highly accurate temperature sensor employing mixed-signal components
US7127368B2 (en) * 2004-11-19 2006-10-24 Stmicroelectronics Asia Pacific Pte. Ltd. On-chip temperature sensor for low voltage operation
US7215202B2 (en) * 2005-02-25 2007-05-08 Texas Instruments Incorporated Programmable gain amplifier and method
US7144297B2 (en) * 2005-05-03 2006-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to enable accurate wafer prediction
KR20060118733A (ko) * 2005-05-17 2006-11-24 주식회사 하이닉스반도체 반도체 장치의 온도 보상 발진 회로
US7135909B1 (en) * 2005-05-17 2006-11-14 Sigmatel, Inc. Temperature sensor circuit and system
US7204638B2 (en) * 2005-05-23 2007-04-17 Etron Technology, Inc. Precise temperature sensor with smart programmable calibration
US7312648B2 (en) * 2005-06-23 2007-12-25 Himax Technologies, Inc. Temperature sensor
US7495465B2 (en) 2005-07-22 2009-02-24 Freescale Semiconductor, Inc. PVT variation detection and compensation circuit
US7276962B1 (en) * 2005-11-21 2007-10-02 National Semiconductor Corporation Circuit topology for reduced harmonic distortion in a switched-capacitor programmable gain amplifier
JP4832128B2 (ja) * 2006-03-20 2011-12-07 富士通セミコンダクター株式会社 終端抵抗調整方法、半導体集積回路及び半導体装置
JP5260837B2 (ja) * 2006-03-24 2013-08-14 富士通セミコンダクター株式会社 半導体集積回路の設計方法及び半導体集積回路の設計装置
US7302363B2 (en) 2006-03-31 2007-11-27 Tokyo Electron Limited Monitoring a system during low-pressure processes
JP5096459B2 (ja) * 2006-05-05 2012-12-12 シノプシス・インコーポレーテッド 電子回路及びそのための方法
JP2008017300A (ja) * 2006-07-07 2008-01-24 Nec Electronics Corp 半導体集積回路装置および入力回路
JP4953716B2 (ja) * 2006-07-25 2012-06-13 パナソニック株式会社 半導体集積回路およびその関連技術
US7948819B2 (en) 2006-11-21 2011-05-24 Agere Systems Inc. Integrated circuit having a memory with process-voltage-temperature control
US8237492B2 (en) * 2006-12-06 2012-08-07 Broadcom Corporation Method and system for a process sensor to compensate SOC parameters in the presence of IC process manufacturing variations
JP4524688B2 (ja) * 2007-01-23 2010-08-18 エルピーダメモリ株式会社 基準電圧発生回路及び半導体集積回路装置
US7714635B2 (en) * 2007-02-06 2010-05-11 International Business Machines Corporation Digital adaptive voltage supply
US7936153B2 (en) * 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
JP2008306145A (ja) * 2007-06-11 2008-12-18 Toshiba Corp 抵抗調整回路及び半導体集積回路
WO2011014206A1 (en) 2009-07-28 2011-02-03 Skyworks Solutions, Inc. Process, voltage, and temperature sensor

Also Published As

Publication number Publication date
JP2014160831A (ja) 2014-09-04
CN104135236A (zh) 2014-11-05
US8717060B2 (en) 2014-05-06
GB201317983D0 (en) 2013-11-27
GB201201448D0 (en) 2012-03-14
US20120034713A1 (en) 2012-02-09
GB2506538B (en) 2014-07-02
CN102576686A (zh) 2012-07-11
US9372222B2 (en) 2016-06-21
TW201530272A (zh) 2015-08-01
DE112009005104B4 (de) 2022-03-03
GB2506538A (en) 2014-04-02
CN104135236B (zh) 2017-08-08
JP2015195393A (ja) 2015-11-05
JP2013500602A (ja) 2013-01-07
TWI494721B (zh) 2015-08-01
GB201321458D0 (en) 2014-01-22
US20140159767A1 (en) 2014-06-12
WO2011014206A1 (en) 2011-02-03
JP6067792B2 (ja) 2017-01-25
GB2484442A (en) 2012-04-11
JP5775946B2 (ja) 2015-09-09
KR20120055570A (ko) 2012-05-31
GB2503839A (en) 2014-01-08
GB2484442B (en) 2013-12-25
HK1199329A1 (en) 2015-06-26
US8049527B2 (en) 2011-11-01
TW201118516A (en) 2011-06-01
KR101632095B1 (ko) 2016-06-20
GB2503839B (en) 2014-03-05
DE112009005104T5 (de) 2012-09-13
TWI600986B (zh) 2017-10-01
HK1172156A1 (en) 2013-04-12
CN102576686B (zh) 2015-04-01
US20110029266A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP6067792B2 (ja) 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法
CN101256099B (zh) 校准管芯上温度传感器的系统
US7332904B1 (en) On-chip resistor calibration apparatus and method
US10268226B1 (en) Voltage generating device and calibrating method thereof
JP2011101143A (ja) 半導体装置及びそのシステムとキャリブレーション方法
US20080061868A1 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
KR20100116559A (ko) 온도와 디지털 코드 사이의 선형 관계 제공
US20080061865A1 (en) Apparatus and method for providing a temperature dependent output signal
JP2016046617A (ja) 半導体装置
US20120176112A1 (en) Circuit for sensing load current of a voltage regulator
JP5918344B2 (ja) 自己較正されるptat電流基準を備えた電子回路及びこれを作動させる方法
US20100176839A1 (en) Power supply voltage monitoring circuit and electronic circuit including the power supply voltage monitoring circuit
US7703975B2 (en) Temperature detecting circuit
US8421477B2 (en) Resistance variation detection circuit, semiconductor device and resistance variation detection method
US9385583B2 (en) Circuit and method for operating a circuit
JP6823637B2 (ja) 半導体装置
CN113424447A (zh) 温度变化时开关电平精度提高的上电复位电路的阈值检测器
US11676669B2 (en) Piecewise linear and trimmable temperature sensor
US7579846B2 (en) Offset voltage measuring apparatus
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
CN114460998A (zh) 一种基准电流源电路的校准电路及校准方法
JP4768461B2 (ja) 温度検出手段調整回路およびその調整方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5723879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250