KR20100116559A - 온도와 디지털 코드 사이의 선형 관계 제공 - Google Patents

Abstract

온도 및 디지털 코드들 사이의 선형 관계를 제공하는 메카니즘(mechanism)들이 기술되어진다. 본 발명에 따른 일 실시예에서, 특정 온도에서, 감지기의 회로는 온도 의존성 기준 전압과 비교 전압을 비교기에 제공한다. 온도 의존성 기준 전압은 절대 온도에 반비례하여 온도에 의존하거나, 그렇지 않으면 절대 온도에 비례하여 온도에 의존한다. 비교 전압은 입력들로써 디지털 아날로그 컨버터(DAC) 코드들에 대응하며 발생되어진다. 다른 회로는 의존성 기준 전압은 DAC 코드에 대응되도록, 온도 의존성 기준 전압과 비교된 전압이 같아질 때까지 DAC 코드들을 변화시킨다. 온도 감지 회로에 의해 겪는 다양한 온도와 DAC 코드들은 실질적으로 선형적으로 관련되어진다.

Description

온도와 디지털 코드 사이의 선형 관계 제공 {PROVIDING LINEAR RELATIONSHIP BETWEEN TEMPERATURE AND DIGITAL CODE}

본 발명의 실시예들은 온도와 디지털 코드들 사이의 선형 관계 생성에 관한 것이다. 다양한 실시예들이 온도 감지기에 사용되어진다.

온도 감지기는 CPU(Central Processing Unit), GPU(Graphics Processing Unit), MPU(Micro Processing Unit), SOC(System On Chip) 등과 같은 전자 부품의 온도를 감지하기 위해 사용되어 질 수 있다. 온도가 기정의된 임계값을 초과할 때, 감지기는 속도를 늦추기 위해 회로망에 경고할 수 있거나 또는 전력 소모를 줄이기 위해 심지어 장치를 정지시킬 수 있다. 이렇게 하여 장치에 파괴적인 고장을 야기할 수 있는 과열이 방지되어질 수 있도록, 온도가 감소된다.

일반적으로, 온도 감지기들은 기준 회로망(reference circuitry) 및 온도 측정 회로망을 포함하며, 여기서 온도 의존성(temperature dependency)은 절대 온도에 비례한다(proportional to absolute temperature : PTAT). 즉, 측정 회로가 온도 상승에 비례하여 증가하는 전압을 출력하거나 또는 정(양) 온도 계수(positive temperature coefficient)를 가진다. 또는 온도 의존성은 절대 온도에 반비례한다(complementary to absolute temperature : CTAT). 즉, 측정 회로가 온도 증가에 비례하여 낮아지는 전압을 출력하거나 부(음) 온도 계수(negative temperature coefficient)를 가진다. 게다가, PTAT 전압과 CTAT 베이스-이미터(base-emitter) 전압의 비교에 의존하는 온도 감지기를 기초로 하는 DAC(digital to analog converter)가 사용되어 질 수 있다. 그러나, 이러한 접근은 DAC 코드에 대한 온도비선형성(DAC code-to-temperature non-linearity) 문제들을 겪는다. 즉, 좋지 못한 온도 측정 정확도를 야기하면서, 넓은 온도 범위에서 좋은 선형성을 달성할 수 없다.

CTAT 전압과 관련된 다른 접근들에서, 비교 전압(compared voltage)은 설계 온도 범위를 초과하는 높은 온도 계수에 의하여 변한다. 비교 전압이 PTAT 일 때, 구현 방법은 고유 DAC 코드에 대한 온도 비선형성을 도입하고, 그 결과, 넓은 범위의 온도 보상(예를 들어, 많은-점 보상)이 수행되어 지지않는 한, 좋지 못한 온도 측정 정확성 문제를 겪는다. 보다 나은 DAC 코드에 대한 온도 선형성을 위해, 비교(또는 기준) 전압 패밀리 커브들이 평행하게 되도록 시도하는 다른 접근들은 성공과 멀다. 왜냐하면, 실제로, 커브들은 평행하지 않기 때문이다. 그러므로, 이러한 접근들은 좋지 못한 온도 측정 정확성의 문제를 겪는다.

하나 또는 그 이상의 실시예들의 세부 사항은 아래 첨부된 도면들과 상세한 설명과 함께 명확히 설명되어질 것이다. 본 발명의 다른 특징들과 이점들은 상세한 설명, 도면들 및 청구항들에 의해 분명해 질 것이다.
도 1은 본 발명의 일 실시예에 따른, CTAT-타입(type) 구현과 관련된 회로(100)를 나타낸 도면,
도 2는 CTAT-타입 실시예들에 따른, 온도와 다양한 전압들 사이의 관계를 나타낸 그래프(200),
도 3은 CTAT-타입 실시예들에 따른, DAC 코드와 온도 사이의 관계를 나타낸 그래프(300),
도 4는 제 1실시예에 따른, V_CTAT와 V_CMP를 발생하기 위해 사용된 회로(400)를 나타낸 도면,
도 5는 제 2실시예에 따른, V_CTAT와 V_CMP를 발생하기 위해 사용된 회로(500)를 나타낸 도면,
도 6은 본 발명의 일 실시예에 따른, PTAT-타입 구현과 관련된 회로(600)를 나타낸 도면,
도 7은 PTAT-타입 실시예들에 따른, 온도와 다양한 전압들 사이의 관계를 나타낸 그래프(700),
도 8은 PTAT-타입 실시예들에 따른, DAC 코드와 온도 사이의 관계를 나타낸 그래프(800),
도 9는 본 발명의 일 실시예에 따른, V_PTAT를 발생하기 위해 사용된 회로(900),
도 10은 DAC 트랜지스터들(M4)의 구현을 나타낸 대표적인 회로(1000)를 나타낸 도면,
도 11은 디지털 코드들로 사용될 수 있는 값들과 회로(1000)에서 턴온(turn on) 또는 턴오프(turn off)되는 트랜지스터 M₄의 개수 사이의 대응을 나타낸 표(1100),
도 12는 도 10에서 디지털 코드들과 신호들(CT)로 사용될 수 있는 값들 사이의 관계를 나타낸 표(1200)이다.
다양한 도면들에서 참조 부호들은 요소들을 가리킨다.

본 발명의 다양한 실시예들은 온도와 디지털 코드들 사이의 선형 관계를 제공하는 것과 관련된다. 다양한 실시예들은 온도 감지기들에서 사용되어진다. 어떤 실시예들에서, 특정 온도에서(예를 들어, 반도체 소자의 동작 온도), 감지기의 회로(예를 들어, 온도 감지 회로)는 온도 의존성 기준 전압, 예를 들어, V_CTAT 및 비교 전압, 예를 들어, V_CMP를 비교기(comparator)에 제공한다. V_CTAT는 절대 온도에 대한 보완물(complement)로서 온도에 의존한다.

비교 전압 V_CMP은 입력으로 DAC 코드들을 가지며 생성된다. 만일 V_CTAT와 V_CMP가 동일하다면(예를 들어, 실질적으로 동일), 이에 따라 비교기 출력은, 예를 들어, 트루 논리(true logic)를 제공하는 식으로 그 상태를 나타낸다. 만일 V_CTAT와 V_CMP가 동일하지 않다면, 이에 따라 비교기 출력은 V_CTAT와 V_CMP가 같아질 때까지 DAC 코드들을 변화시키는 다른 회로(예를 들어, 조절 회로(adjusting circuit))에 제공되어진다. 사실상, 특정한 시점에서, 온도 감지 회로에 의해 겪는 온도는 V_CTAT 와 V_CMP가 동일할 때의 DAC에 대응한다. 다양한 실시예들에서, 온도 감지 회로에 의해 감지된 다양한 온도와 DAC 코드들은 실질적으로 선형적으로 관련되어 진다. 다른 실시예들과 절대 온도에 비례하는 온도에 의존하는 전압(예를 들어, V_PTAT)에 관련된 실시예들도 또한 개시되어 진다.

본 발명의 실시예들은 하나 또는 후술할 특징들 및/또는 이점들의 조합을 가질 수 있다. 온도 감지 회로에 대한 실시예들은 고도의 CMOS(Complementary Metal Oxide Semiconductor) 처리에 의해 제조된 반도체 회로망에 집적되어질 수 있다. 온도와 DAC 코드들 사이의 선형 관계는 온도 감지 회로망의 정확성을 증가시키고, 결국, 온도 감지를 정확하게 하는 간단한 온도 보상을 가능하게 한다.

도면에 도시된 실시예들, 예들은 특정 언어를 사용해 기술되어진다. 그럼에도 불구하고, 본 발명의 범위의 제한은 그것에 의해 의도되어진 것은 아님이 이해되어질 수 있다. 기술된 실시예들에서 어떠한 변경과 수정 및 본 명세서에서 기술된 원리의 어떠한 적용들은 본 발명과 관련되는 분야에서 숙련된 자에게 통상적으로 일어날 수 있는 것으로 생각되어진다. 참조 숫자들은 실시예들을 통해서 반복되어질 것이지만, 비록 그들이 동일한 참조 숫자를 공유하더라도, 하나의 실시예의 특징들이 다른 실시예들에 적용되는 것이 반드시 필요한 것은 아니다.

절대 온도에 반비례하는 온도 의존 전압( V _CTAT )

도 1은 CTAT-타입 구현에 관련된 실시예에 따른 비교기(100)를 나타낸다. 라인(110)의 기준 전압(V_CTAT)과 라인(120)의 비교 전압(V_CMP)은 아래 기술되어질 회로(예를 들어, 온도 감지 회로)에 의해 생성된다. 비교기(100)는 전압 V_CMP와 V_CTAT을 비교하고, 라인(130)에 결과 신호 C_OUT를 제공한다. 다양한 실시예들에서, V_CMP는 넓은 온도 범위에서 매우 작거나 사소한 온도 계수에 의하여 변하는 전압이다. 게다가, 다양한 V_CMP 값들은 입력으로 DAC(digital-to-analog converter) 코드에 의해 생성된다. V_CTAT는 절대 온도에 반비례하는(CTAT) 기준 전압이며 대응 온도에서 온도 감지 회로에 의해 발생되어진다. 예를 들어, 응용시에는, 온도 감지 회로는 반도체 소자, 예를 들면, CPU에서 감지기의 일부로 내장되어진다. 동작시에는, CPU는 온도 감지 회로에 의해서도 겪는 특정 온도(예를 들면, 동작 온도)를 경험하고, V_CTAT는 입력으로서 이 온도를 가지며 발생되어진다. 어떤 실시예들에서, V_CMP는 초기에 V_CTAT보다 낮고, C_OUT은 폴스(false)가 된다(예를 들어, 로우 로직(low logic)을 가짐). 이에 따라, V_CMP가 V_CTAT보다 조금 높아질 때(예를 들어, 실질적으로 같아질 때)까지, V_CMP는 증가되어지며, 이에 따라, C_OUT은 트루(true)가 된다(예를 들어, 하이 로직(high logic)을 가짐). V_CMP가 V_CTAT보다 낮으면, 신호 C_OUT은 V_CMP가 V_CTAT보다 약간 더 높아질 때까지(예를 들어, 실질적으로 같아질 때) 차례로 V_CMP를 변화시키는 DAC 코드들을 변화시키는 다른 회로(예를 들어, 조절 회로(미도시))에 제공되어진다. 실제로, V_CMP가 V_CTAT와 같으면, CPU와 온도 감지 회로가 겪는 온도, 예를 들어, 온도 T_O는 온도 감지 회로가 V_CTAT를 제공할 때의 온도이다. 게다가, 이 온도 T_O는 DAC 코드, 예를 들어, DAC 코드 C_O에 대응한다. 다양한 실시예들에서, 온도 감지 회로가 V_CTAT를 제공하는 온도와 DAC 코드들은 상당히 선형적으로 관련되어 진다. 당해분야에서 숙련된 자들은 온도와 DAC 코드들이 선형적으로 관련되어 질 때를 인식할 것이며, 2차원의 축에서 그들의 관계를 나타내는 그래프는 직선이다.

V _CTAT , V _CMP 와 대응 온도

도 2는 본 발명의 일 실시예에 따른, V_CTAT, V_CMP 및 온도 T 사이의 관계를 나타낸 도표(200)를 도시한다. 각각의 라인 L_VCMP(L_VCMP0, L_VCMP1, L_VCMPN 등을 포함하는)은 생성될 V_CMP에 대한 입력으로 제공되는 특정 DAC 코드에서 전압 V_CMP와 온도 T 사이의 관계를 나타낸다. 각각의 라인 L_VCMP은 다양한 온도(예를 들어, 다른 시간 지점에서 CPU의 동작 온도)에서 다양한 V_CMP 값을 얻음으로써 발생되어질 수 있다. 다양한 실시예들에서, 라인 L_VCMP은 실질적으로 온도와 관계없다. 최하위 비트(least significant bit : LSB)에서부터 최상위 비트(most significant bit : MSB)로 변하는 DAC 코드들은 라인 L_VCMP을 제공한다. 예를 들어, 만일 DAC가 2 비트(bit) 입력, 예를 들어, 입력(0:1)을 받으면, 비트 0에서 1까지의 변화는 4 라인들 L_VCMP에 대응하는 4 DAC 코드들을 제공한다. 만일, DAC가 3 비트 입력, 예를 들어, 입력(0:2)을 받으면, 비트 0에서 2까지의 변화는 8 라인들 L_VCMP 등에 대응하는 8 DAC 코드들을 제공한다. 게다가, 라인 L_VCMP0은 코드 C₀에 대응하며, 코드 C₀에서 전압 V_CMP과 온도 T 사이의 관계를 나타낸다. 라인 L_VCMP1은 코드 C₁에 대응하며, 코드 C₁에서 전압 V_CMP과 온도 T 사이의 관계를 나타낸다. 라인 L_VCMPN은 코드 C_N에 대응하며, 코드 C_N에서 전압 V_CMP와 온도 T 사이의 관계를 나타낸다. 다른 실시예들에 따라, V_CMP의 매우 작거나 사소한 온도 계수의 본질 때문에, 라인들 L_VCMP은 서로 매우 평행에 가깝고(예를 들어, 실질적으로 평행한) 게다가 비록 반드시 x-축에 평행한 것은 아니지만 실질적으로 직선이 될 수 있다. 라인들 L_VCMP의 평행과 그들의 직선들이 되는 점을 기초하여, 실시예들은 온도 T와 DAC 코드들 사이의 선형성을 제공한다.

라인 L_VCTAT은 V_CTAT와 온도 T 사이의 관계를 나타낸다. 당해분야에서 숙련된 자들은 L_VCTAT는 음의 기울기를 가지며 V_CTAT가 부 온도 계수를 가지는 것을 나타낸 다는 것을 인식할 것이다. 라인 L_VCTAT와 라인 L_VCMP의 교차점은 특정 DAC 코드 C에 대응하는 특정 온도 T에서 V_CTAT가 V_CMP와 동일하다는 것을 나타낸다. 예를 들어, 점 V_CTATT0은 DAC 코드 C₀에 대응하는 특정 온도 T₀에서 V_CTAT가 V_CMP와 동일하다는 것을 나타낸다. 유사하게, 점 V_CTATT1은 DAC 코드 C₁에 대응하는 특정 온도 T₁에서 V_CTAT가 V_CMP와 동일하다는 것을 나타내며, V_CTATTN는 DAC 코드 C_N에 대응하는 특정 온도 T_N에서 V_CTAT가 V_CMP와 동일하다는 것을 나타낸다. 다양한 실시예들에서, 각각의 점 V_CTATT는 V_CMP가 V_CTAT와 동일한, 예를 들어, 온도 감지 회로에 의해 겪는 특정 온도 T에서 신호 C_OUT가 트루가 되는, 비교기(100)의 결과에 대응한다.

온도와 DAC 코드들- C _TAT -타입

도 3은 V_CTAT에 관련된 온도 T와 DAC 코드들 사이의 관계를 나타내는 라인(310)을 가지는 그래프(300)를 나타낸다. 예를 들어, T₀는 코드 C₀에 대응되고, T₁는 코드 C₁에 대응되고, T_N은 코드 C_N에 대응된다.

실시예들은 가능한 한 온도 T와 DAC 코드들 C 사이의 선형성을 제공하며, 이는 그런 선형성을 제공하지 못하는 선행 기술 접근들에 비해 이롭다. 이 선형성은 도 2에서 라인들 L_VCMP이 실질적으로 직선이고 x-축에 평행할 필요는 없지만 실질적으로 서로 평행하다는 점으로부터 도출된다. 100% 선형성 상황에서, 라인들 L_VCMP은 100% 직선이고 이에 따라 서로 100% 평행하며, 100% 직선이 되는 라인(310)을 야기한다. 라인들 L_VCMP은 휘어지고 및/또는 서로 평행하지 않는 다른 접근들에서, 이는 라인(310)이 또한 휘어지도록 야기한다. 당해분야에서 숙련된 자들은 덜 휘어진 라인(310)은 온도 T 및 DAC 코드들 사이의 관계가 더욱 선형적인 것임을 인식할 것이다. 본 발명의 실시예들은 기설정된 그래프(300)는 라인(310)에서 DAC 코드들 C와 온도 T 사이의 선형 관계를 제공하기 때문에, 특히 큰 부피 제조 환경에서 이롭다. 그 결과, 온도 T와 DAC 코드들 C의 대응은 쉽게 식별될 수 있다. 예를 들어, 수평 축 상에 DAC 코드 C가 주어지면, 수직 축 상에서 대응 온도 T는 라인(310)을 이용해 식별될 수 있다. 유사하게, 수직 축 상에 온도 T가 주어지면, 수평 축 상에 대응 DAC 코드 C는 라인(310)을 이용해 식별될 수 있다.

적용시에, 라인(310)은 쉽고 경제적으로 온도 T와 DAC 코드들 C 사이의 선형 관계를 기초로 상온 근처에서 간단한 보상(calibration) 과정으로 설정되어 질 수 있다. 예를 들어, 회로(400 또는 500)를 구현하는 온도 감지기(예를 들어, 온도 감지 회로)는 기지의 제1 온도(first known temperature), 예를 들어, 온도 T₁에 영향을 받기 쉽다. 온도 T₁에 대응하여, DAC 코드, 예를 들어, 코드 C₁는 식별된다. 이에 따라, 온도 감지 회로는 그때 기지의 제2 온도(second known temperature), 예를 들어, 온도 T₂에 영향을 받기 쉽다. 온도 T₂에 대응하여, DAC 코드, 예를 들어, 코드 C₂는 식별되어 질 수 있다. 온도 T 및 DAC 코드들 C 사이의 선형 관계, 온도 T₁ 및 T₂, DAC 코드들 C₁ 및 C₂에 기초하여, 라인(310)은 쉽게 당해분야에서 알려진 다양한 기술들에 의해 설정되어 질 수 있으며, 본 발명의 실시예들은 특정 기술에 의해 제한되어 지는 것은 아니다. 다른 응용에 있어서, 예를 들어, 기설정된 라인(310)은 본 발명의 실시예들을 사용하는 반도체 칩에서 온도 T를 조절할 수 있는 제어 회로를 프로그램하도록 분석되어질 수 있다. 예를 들어, 만일 DAC 코드, 예를 들어, 코드 C75가 칩의 특정 동작 순간에서 식별되어지면, 이에 따라, 이 코드 C75는 온도, 예를 들어, 75℃에서 온도 T75에 대응한다. 75℃에서 온도 T75는, 예를 들어, 칩이 400MHz에서 동작하여 많은 열을 발생한다는 것을 나타내기 때문에, 제어 회로는 열을 줄이기 위해 더 낮은 속도, 예를 들어, 300MHz에서 동작하기 위해 칩에 프로그램되어진다. 유사하게, 만일 DAC 코드, 예를 들어, 코드 C100가 식별되어지고, 이에 따라, 이 코드는 온도, 예를 들어 100℃에서 온도 T100에 대응한다. 예를 들어, 100℃에서 이 온도 T100은 칩을 손상시킬 수 있기 때문에, 제어 회로는 코드 C100을 인식할 때 칩을 정지시키기 위해 프로그램되어진다. 상술한 예들은 본 발명의 적용을 나타내기 위해 사용되어지고, 본 발명은 특정 예에 한정되는 것은 아니다.

V _CTAT 와 V _CMP 를 제공하는 회로-제 1실시예

도 4는 제 1실시예에 따른 V_CTAT와 V_CMP를 제공하는 회로(400)를 나타낸다. 설명을 위해, 도 4는 비교기(100)를 포함한다. 정 온도 계수 회로 요소의 온도 효과를 상쇄하는 부 온도 계수 회로 요소를 가지는 회로(400)를 통해 인가되는 V_CMP는 낮거나 또는 사소한 온도 계수를 야기한다.

트랜지스터들(M₁, M₂) 및 증폭기(A₁)는 전류 미러(current mirror)을 구성하고 여기서 증폭기(A₁)는 전류 I_M1 및 I_M2, 노드 1(NODE₁)에서의 전압과 노드 2(NODE₂)에서의 전압을 등화한다. I_M1는 I_M2와 동일하기 때문에, 설명을 위해, I_M은 I_M1나 I_M2로 언급되어 사용되어 진다. 쌍극성 트랜지스터(Q₁)(Bipolar transistor Q₁)는 다이오드가 부 온도 계수를 가지기 때문에, 다이오드로 구성되어진다. V_CTAT는 사실상 트랜지스터(Q₁)의 V_BE(베이스에서 이미터까지의 전압)이고, 설명을 위해, V_BEQ1으로 언급되어진다. 쌍극성 트랜지스터(Q₂)도 또한 다이오드로 구성되어지며, 설명을 위해, 트랜지스터(Q₂)의 베이스와 이미터 사이에 걸리는 전압은 V_BEQ2로 언급되어 진다. 도 4의 실시예에서, CMOS 기술이 사용되어 지고, 트랜지스터들(Q₁, Q₂)은 다이오드들로서 구현되어진다. 그러나, 본 발명의 실시예들은 트랜지스터들을 대신하여, 다이오드들을 사용할 수 있으며, 또는 그들의 동작이 온도에 의존하는 다른 소자들을 사용할 수 있다. 2개의 저항들(R₂₁, R₂₂)은 도시된 바와 같이, 2개의 전류들 (I₂₁, I₂₂)의 전류 경로를 제공한다. 도 4의 실시예에서, R₂₁=R₂₂이기 때문에, 저항 R₂₁나 R₂₂는 R₂로 언급되어질 수 있다. 유사하게, I₂₁=I₂₂이기 때문에, 전류 I₂₁나 I₂₂는 I₂로 언급되어질 수 있다. 저항 R₂₁은 트랜지스터 Q₁과 병렬이고, 반면, 저항 R₂₂는 저항 R₁과 트랜지스터 Q₂의 직렬연결과 병렬이다. V_CTAT는 노드1(NODE₁)에서 전압이고, 또한 트랜지스터 Q₁의 V_BE에 걸리는 전압(예를 들어, V_BEQ1)이므로, 부 온도 계수를 갖는다. R₁에 걸리는 전압은 V_BEQ1와 V_BEQ2 사이의 전압차이다. 그 결과, 그것은 정 온도 계수를 갖는다. DAC 저항들(R₃) 또는 DAC 전류(I_M4)는 전압 VCMP를 발생하고, 여기서 I_M4 또는 R₃의 특정 값에서 V_CMP=I_M4*R₃이다. 실시예들에 따라, V_CMP는 사소한 온도 의존성 전압이다. V_CMP의 차이 값을 얻기 위해, DAC 전류 I_M4 및/또는 R₃의 차이 값들은 각각의 전류 I_M4에 대응하는 DAC 코드들을 변화시키거나 저항 R₃를 변화시킴으로써 얻을 수 있다.

DAC 트랜지스터들(M₄)은 DAC 트랜지스터들 M₄의 배열에 의해 제공된 각각의 전류 I_M4가 DAC 코드에 대응한다는 것을 나타낸다. 게다가, DAC 트랜지스터들 M₄은 전류 I_M를 증가(multiply)시키는 미러링된(mirrored) 전류 I_M4를 제공한다. 즉, I_M4=N*I_M이고, 여기서 N은 곱 인자(multiplication factor)이다. 도 4의 실시예에서, DAC 회로망은 DAC 트랜지스터 M₄를 제어한다. 즉, DAC 회로망의 디지털 값은 전류 I_M4의 값에 대응한다. 설명을 위해, 만일 DAC 회로망이 M 개의 입력 비트들 및 N 개의 출력들을 포함하면, N=2^M 이다. 예를 들어, 만일 M=2이면, N=2² 또는 4이다. 만일 M=3이면, N=2³ 또는 8 이다. 만일 M=4이면, N=2⁴ 또는 16 등이다. 다른 실시예들은 다른 I_M4 값 및 효과적으로 다른 V_CMP를 얻기 위해 DAC 코드들을 변화시킨다. 실시예에서, DAC 트랜지스터들 M₄에서 활성 트랜지스터들의 수를 변화시키는 것은 DAC 코드들을 변화시키고 이에 따라, N의 값을 변화시킨다. N의 값을 변화시키는 것은 결과적으로 I_M4의 값을 변화시킨다. 예를 들어, 2-비트 DAC(M=2)는 N=4(2²)를 야기하고 이에 따라, 4I_M4이고, 3-비트 DAC(M=3)는 N=8(2³)을 야기하고 따라서 8I_M4이고, 4-비트 DAC(M=4)는 N=16(2⁴)를 야기하여 16I_M4 등이다. 게다가, 전압 V_CMP은 전류 I_M4에 의존하기 때문에(V_CMP=I_M4*R₃), 만일 전류 I_M4가 4 개의 DAC에 의해 제공되어지면, 예를 들어, I_M4(0:3)이면, 이에 따라, V_CMP는 4 개의 V_CMP(0:3)에 대응한다. 만일 전류 I_M4가 8 개의 DAC에 의해 제공되어지면, 예를 들어, I_M4(0:7)이면, V_CMP는 8 개의 V_CMP(0:7)에 대응한다. 만일 전류 I_M4가 16 개의 DAC에 의해 제공되어지면, 예를 들어, I_M4(0:15)이면, V_CMP는 16 개의 V_CMP(0:15)에 대응한다.

DAC 저항들(R₃)은 저항 R₃의 값들이 또한 DAC 코드들에 의해 변화되어 질 수 있는 것을 나타낸다. DAC 트랜지스터들(M₄)의 상황과 유사하게, M-비트 입력 DAC 는 N=2^M인 N 출력들을 제공한다. 게다가, 만일 DAC가 DAC 저항들 R₃을 제어하면, 이에 따라, DAC 코드들의 N 수(예를 들어, DAC 출력들의 N 수들)는 저항 R₃의 N 값들에 대응한다. 추가적으로, V_CMP=I_M4*R₃이기 때문에, DAC 코드에 대응하는 각각의 저항 R₃의 값은 상술한 DAC 트랜지스터들 M₄과 유사하게, 또한 V_CMP의 값에 대응한다. 다른 실시예들은 R₃의 값 및 효과적으로 V_CMP를 변화시키기 위해 DAC 코드들을 변화시킨다. 당해분야에서 숙련된 자들은 DAC 코드들을 통해 저항들 R₃의 변화들을 사용하여 V_CMP의 다양한 값들을 제공하기 위하여 많이 알려진 기술이 있음을 인식할 것이며, 본 발명의 실시예들은 특정 기술에 의해 제한되는 것은 아니다.

노드 3(NODE3)에서, 비교기(100)의 입력 임피던스(impedance)가 상당히 높기 때문에, 라인(120)의 전류는 사소하고 무시되어질 수 있다. 그 결과,

V_CMP=I_M4*R₃

I_M4=N*I_M 이기 때문에,

V_CMP=(N*I_M)*R₃ 이고

I_M=I_M1=I_M2 및 I_M2=I_Q2+I₂이기 때문에,

V_CMP=N*(I_Q2+I₂)*R₃ 이고

I_Q2=(V_BEQ1-V_BEQ2)/R₁=(V_Tln(M₂₁))/R₁ 및 I₂=V_BEQ1/R₂ 이기 때문에,

V_CMP=N*((V_Tln(M₂₁))/R₁+V_BEQ1/R₂)*R₃ (1)

상술한 식(1)에서 V_T는 열전압(thermal voltage)이며 V_T=kT/q이다. 여기서, k는 볼츠만 상수(Boltzman constant)이고 q는 단위 전하(unit charge)이다. 게다가, M₂₁은 다이오드(또는 트랜지스터)(Q1 및 Q2) 사이의 면적비(area ratio)이다. 식(1)에 기초하면, R₃가 분자인 반면, R₁ 및 R₂는 분모이기 때문에, 저항 R₁ 및 R₂의 온도 계수는 저항 R₃의 온도 계수에 의해 상쇄된다. 그 결과, V_CMP의 온도 계수는 V_Tln(M₂₁)항 및 V_BEQ1에 의존한다. 여기서 ln(M₂₁)는 M₂₁의 자연 로그이다. 당해분야에서 숙련된 자들은 (V_Tln(M₂₁))의 온도 계수가 양인 반면, V_BEQ1의 온도 계수는 음 이어서, 서로 실질적으로 상쇄되어 작거나 또는 사소한 온도 계수를 가지는 V_CMP를 초래한다는 것을 인식할 것이다. V_CMP는 작거나 또는 사소한 온도 계수이기 때문에, 도 2에서 라인들 L_VCMP은 실질적으로 직선이고, 서로 평행하다.

V _CTAT 및 V _CMP 를 제공하는 회로- 제 2실시예

도 5는 본 발명의 제 2실시예에 따른, V_CTAT 및 V_CMP를 제공하는 회로(500)를 나타낸다. 설명을 위해, 도 5는 또한 비교기(100)를 포함한다. 회로(400)와 유사하게, 회로(500)는 정 온도 계수 회로 요소로 온도 효과를 상쇄하는 부 온도 계수 회로 요소를 포함한다. 게다가, 회로(500)는 또한 추가적인 온도 곡률 보상 회로들을 포함하며, 그 결과, 회로(500)를 지난 V_CMP는 더욱 사소한 온도 계수를 야기한다.

회로(500)는 도시된 것처럼, 회로(400)에 저항들 R₄, R₅ 및 트랜지스터들 M₃ 및 Q₃가 추가된 것과 유사하다. 도 5의 실시예에서, R₄=R₅ 이므로 저항 R₄나 R₅는 저항 R₄₅로 언급되어질 수 있다. 트랜지스터 Q₃는 또한 트랜지스터 Q₁ 및 Q₂와 유사하게 다이오드로 구현되어질 수 있다. 트랜지스터 M₃는 전류 미러(current mirror)로서 동작한다. 여기서 전류 I_M3는 전류 I_M(즉, I_M1 또는 I_M2)와 동일한 값을 갖는다. 실시예에서, 트랜지스터 Q₃의 면적은 트랜지스터 Q₁의 면적으로 동일하다.

회로(400)과 유사하게, 비교기(100)의 입력 임피던스가 상당히 높기 때문에, 라인(120)의 전류는 무시할 수 있다. 그러므로, 노드 3(NODE₃)에서,

V_CMP=I_M4*R₃

I_M4=N*I_M 이기 때문에,

V_CMP=(N*I_M)*R₃ 이고

I_M=I_M1=I_M2 및 I_M2=I_Q2+I₂+I_COMP이기 때문에,

V_CMP=N(I_Q2+I₂+I_COMP)*R₃ 이고

I_Q2=(V_Tln(M₂₁))/R_{1 ,} I₂=V_BEQ1/R₂ 및 I_COMP=(V_BEQ1-V_BEQ3)/R₄ 또는 (V_BEQ3-V_BEQ1)/R₄₅이기 때문에,

V_CMP=N[(V_Tln(M₂₁))/R₁+V_BEQ1/R₂+(V_BEQ1-V_BEQ3)/R₄₅]*R₃ (2)

상술했듯이, (V_Tln(M₂₁))항은 정 온도 계수를 가지며, V_BEQ1는 부 온도 계수를 가진다. 게다가, V_BEQ3-V_BEQ1 또한 정 온도 계수를 가진다. (V_Tln(M₂₁)), V_BEQ1 및 V_BEQ3-V_BEQ1 항의 온도 계수는 서로 상쇄되어, 매우 낮거나 또는 사소한 온도 계수를 가지는 V_CMP를 야기한다.

당해분야에서 숙련된 자들은 식 (2)에서 V_CMP는 식(1)에서의 V_CMP 보다 작은 온도 계수를 갖는다는 것을 인식한다. 그 결과, 회로(500)에서 초래되는 도 2의 라인들 L_VCMP은 회로(400)에서 초래되는 도 2의 라인들 L_VCMP 보다 더욱 직선이고 평행하다. 결과적으로, 회로(500)에서 초래되는 라인(310)은 회로(400)에서 초래되는 라인(310)보다 더 직선이다. 간략히, 회로(500)는 회로(400)보다 온도 T와 DAC 코드들 C 사이의 더 선형적인 관계를 제공한다.

절대 온도에 비례하는 온도 의존 전압( V _PTAT )

도 6은 PTAT-타입 구현에 관련된 실시예에 따른 비교기(600)를 나타낸다. 라인(610)에서 기준 전압(V_PTAT)은 이하에서 기술되어질 회로(예를 들어, 온도 감지 회로)에 의해 발생되어진다. 비교기(100)와 유사하게, 비교기(600)는 전압들 V_CMP 및 V_PTAT를 비교하고, 라인(630)에 결과 신호 C_POUT를 제공한다. 도 6의 실시예에서, V_CMP는 상술한 CTAT-타입 구현에 관련된 실시예들에서와 유사하다. V_PTAT는 절대 온도(PTAT) 기준 전압에 비례하고 특정 온도에서 온도 감지 회로에 의해 발생되어 진다. 예를 들어, CTAT-타입 실시예들 및 응용과 유사하게, 온도 감지 회로는 반도체 소자, 예를 들어, CPU에서 감지기의 일부로 내장되어진다. 동작시에, CPU는 온도 감지 회로에 의해서도 겪는 특정 온도(예를 들어, 동작 온도)를 경험하고 V_PTAT는 입력으로서 이 온도를 가지며 발생되어진다. 어떤 실시예들에서, 만일 V_CMP가 V_PTAT보다 조금 높으면(예를 들어, 실질적으로 같아질 때), 이에 따라, 신호 C_POUT이 트루, 예를 들어, 하이 논리를 가진다. 만일 V_CMP가 V_PTAT보다 낮으면, 이에 따라, 신호 C_OUT은 V_CMP가 V_PTAT보다 약간 더 높거나 실질적으로 같아질 때까지 차례로 V_CMP를 변화시키는 DAC 코드들을 변화시키는 다른 회로(예를 들어, 조절 회로(미도시))에 제공되어진다. 실제로, V_CMP가 V_PTAT와 같으면, CPU와 온도 감지 회로가 겪는 온도, 예를 들어, 온도 T_O는 온도 감지 회로가 V_PTAT를 제공할 때의 온도이다. 게다가, 이 온도 T_O는 DAC 코드, 예를 들어, DAC 코드 C_O에 대응한다. 다양한 실시예들에서, 온도 감지 회로가 V_PTAT를 제공하는 온도와 DAC 코드들은 실질적으로 선형적으로 관련되어 진다. 상술한 것처럼, 당해분야에서 숙련된 자들은 온도 및 DAC 코드들이 선형적으로 관련되면, 2차 평면상 그들의 관계를 나타낸 그래프는 직선인 것을 인식한다.

V _PTAT , V _CMP 및 대응 온도

도 7은 본 발명의 실시예에 따른 V_PTAT, V_CMP 및 온도 T 사이의 관계를 나타낸 도표(700)이다. CTAT-타입 구현에 관련된 실시예들에서 상술한 것처럼, 각각의 라인 L_VCMP는 발생될 V_CMP에 대한 입력으로 제공되는 특정 DAC 코드에서 전압 V_CMP 및 온도 T 사이의 관계를 나타낸다. 최하위 비트(least significant bit : LSB)에서부터 최상위 비트(most significant bit : MSB)로 변하는 DAC 코드들은 라인 L_VCMP를 제공한다. 다양한 실시예들에서, V_CMP의 매우 작거나 사소한 온도 계수의 본질 때문에, 라인들 L_VCMP는 서로 매우 평행에 가까우며(예를 들어, 실질적으로 평행) 게다가 실질적으로 직선이 된다. 라인들 L_VCMP의 평행 및 직선이 되는 것에 기초하여, 실시예들은 온도 T 및 DAC 코드들 사이의 선형성을 제공한다.

라인 L_VPTAT는 V_PTAT 및 온도 T 사이의 관계를 나타낸다. 당해분야에서 숙련된 자들은 라인 L_VPTAT는 양 기울기를 가져 V_PTAT가 정 온도 계수를 가지는 것을 나타냄을 인식할 것이다. 라인 L_VPTAT 및 라인 L_VCMP 사이의 교차점은 특정 DAC 코드 C에 대응하는 특정 온도 T에서 V_PTAT가 V_CMP와 같다는 것을 나타낸다. 예를 들어, 점 V_PTATT0은 DAC 코드 C₀에 대응하는 온도 T₀에서 V_PTAT가 V_CMP와 동일하다는 것을 나타낸다. 유사하게, 점 V_PTATT1은 DAC 코드 C₁에 대응하는 온도 T₁에서 V_PTAT가 V_CMP와 동일하다는 것을 나타내며, V_PTATTN는 DAC 코드 C_N에 대응하는 온도 T_N에서 V_PTAT가 V_CMP와 동일하다는 것을 나타낸다. 다양한 실시예들에서, 각각의 점 V_PTATT는 온도 감지 회로에 의해 겪는 특정 온도 T에서 V_CMP가 V_PTAT와 동일한, 예를 들어, 신호 C_POUT가 트루가 되는, 비교기(600)에서의 결과에 대응한다.

온도 및 DAC 코드들- PTAT -타입

도 8은 V_PTAT에 관련된 온도 T와 DAC 코드들 C 사이의 관계를 나타내는 라인(810)을 가지는 그래프(800)를 나타낸다. 예를 들어, T₀는 코드 C₀에 대응되고, T₁는 코드 C₁에 대응되고, T_N은 코드 C_N에 대응된다.

본 발명의 실시예들은 가능한 한 온도 T와 DAC 코드들 C 사이의 선형성을 제공하며, 이는 그런 선형성을 제공하지 못하는 선행 기술 접근들에 비해 이롭다. 이 선형성은 도 7의 라인들 L_VCMP이 실질적으로 직선이고 실질적으로 서로 평행하다는 점으로부터 도출된다. 상술한 것처럼, 100% 선형성 상황에서, 라인들 L_VCMP은 100% 직선이고 이에 따라, 서로 100% 평행하며, 이는 100% 평행한 라인(810)을 야기한다. 라인들 L_VCMP이 휘어지거나 및/또는 서로 평행하지 않는 다른 접근들에서, 이는 라인(810)이 또한 휘어지도록 야기한다. 당해분야에서 숙련된 자들은 덜 휘어진 라인(810)은 온도 T 및 DAC 코드들 사이의 관계가 더욱 선형적인 것임을 인식할 것이다. 본 발명의 실시예들은 기설정된 그래프(800)는 라인(810)에서 DAC 코드들 C와 온도 T 사이의 선형 관계를 제공하기 때문에, 특히 큰 부피 제조 환경에서 이롭다. 그 결과, 온도 T와 DAC 코드들 C의 대응은 쉽게 식별될 수 있다. 예를 들어, 수평 축 상에 DAC 코드 C가 주어지면, 수직 축 상에 대응 온도 T는 라인(810)을 이용해 식별될 수 있다. 유사하게, 수직 축 상에 온도 T가 주어지면, 수평 축 상에 대응 DAC 코드 C는 라인(810)을 이용해 식별될 수 있다.

응용에 있어, 라인(810)은 온도 T와 DAC 코드들 C 사이의 선형 관계를 기초로 상온 근처에서 간단한 보상 과정으로 쉽고 경제적으로 설정되어 질 수 있다. 예를 들어, 회로(900)에 의해 발생된 V_PTAT에 의해 대체되어지는 V_CTAT를 가지는 회로(400 또는 500)를 구현하는 온도 감지기(예를 들어, 온도 감지 회로)는 기지의 제1 온도, 예를 들어, 온도 T₁에 영향을 받기 쉽다. 온도 T₁에 대응하여, DAC 코드, 예를 들어, 코드 C₁는 식별되어 질 수 있다. 이에 따라, 온도 감지 회로는 기지의 제2 온도, 예를 들어, 온도 T₂에 영향을 받기 쉽다. 온도 T₂에 대응하여, DAC 코드, 예를 들어, 코드 C₂는 식별될 수 있다. 온도 T 및 DAC 코드들 C 사이의 선형관계, 온도 T₁ 및 T₂, DAC 코드들 C₁ 및 C₂에 기초하여, 라인(810)은 당해분야에서 알려진 다양한 기술들에 의해 용이하게 설정되어 질 수 있으며, 본 발명의 실시예들은 특정 기술에 의해 제한되어 지는 것은 아니다. 다른 적용에서, 예를 들어, 기설정된 라인(810)은 실시예들을 사용하는 반도체 칩에서 온도 T를 조절할 수 있는 제어 회로를 프로그램하도록 분석되어질 수 있다. 예를 들어, 만일 DAC 코드, 예를 들어, 코드 C75가 칩의 특정 동작 순간에서 식별되어지면, 이 코드 C75는 온도, 예를 들어, 75℃에서 온도 T75와 대응한다. 75℃에서 온도 T75는, 예를 들어, 칩이 400MHz에서 동작하여 많은 열을 발생한다는 것을 나타내기 때문에, 제어 회로는 열을 줄이기 위해 더 낮은 속도, 예를 들어, 300MHz에서 동작하기 위해 칩에 프로그램되어진다. 유사하게, 만일 DAC 코드, 예를 들어, 코드 C125가 식별되어지고, 그때, 이 코드는 온도, 예를 들어 125℃에서 온도 T125와 대응한다. 예를 들어, 125℃에서 이 온도 T125는 칩을 손상시킬 수 있기 때문에, 제어 회로는 코드 C125를 인식할 때 칩을 정지시키기 위해 프로그램되어진다. 상술한 예들은 본 발명의 적용을 나타내기 위해 사용되어 지고, 본 발명은 특정 예에 한정하기 위한 것은 아니다.

V _PTAT 및 V _CMP 를 제공하는 회로

다양한 실시예들에서, 상술한 회로들(400, 500)을 사용하는 것을 포함하여, PTAT-타입 실시예들과 관련된 V_CMP는 CTAT-타입과 관련된 V_CMP와 유사하게 발생되어진다.

도 9는 실시예에 따른 V_PTAT를 생성하기 위해 사용된 회로(900)를 나타낸다. 설명을 위하여, 도 9는 또한 비교기(600)를 포함한다. 저항 R₂₁ 및 R₂₂에 대응하는 저항을 포함하고 있지 않는 것을 제외하고, 회로(900)는 회로(400)와 유사하다. 게다가, 트랜지스터들 M₆ 및 M₇는 트랜지스터들 M₁ 및 M₂에 각각 대응되고, 증폭기 A₂는 증폭기 A₁에 대응되고, 저항 R₇은 저항 R₁에 대응되고, 트랜지스터들 Q₄ 및 Q₅는 트랜지스터들Q₁ 및 Q₂에 각각 대응된다. 트랜지스터 M₅는 DAC 트랜지스터들 M₄에 대응하며, 저항 R₆는 DAC 저항들 R₃에 대응한다. 그 결과, 트랜지스터들 M₆, M₇ 및 증폭기 A₂는 전류 미러(current mirror)를 구성하고, 여기서 증폭기 A₂는 전류 IM₆ 및 IM₇ 와 노드 6(NODE₆)에서의 전압 및 노드 7(NODE₇)에서의 전압을 등화한다. 설명을 위해, I_M6나 I_M7는 I_M67로 언급되어질 수 있다. 트랜지스터 M₅는 전류 I_M67을 미러링한 전류 I_M5를 제공한다. 그 결과, 노드 4(NODE₄)에서, 비교기(600)의 입력 임피던스가 실질적으로 높기 때문에, 라인(610)의 전류는 무시할 수 있다. 그 결과,

V_PTAT=I_M5*R₆

M₅₄가 트랜지스터들 Q₅ 및 Q₄의 면적비일 때,

I_M5=I_M6=I_M7=(V_Tln(M₅₄))/R₇ 이기 때문에,

V_PTAT=((V_Tln(M₅₄))/R₇)*R₆

V_T=(k*T)/q 이기 때문에,

V_PTAT=((k*T)ln(M₅₄)/(q*R₇))*R₆ 또는

=((k*R₆)ln(M₅₄)/(q*R₇))*T (3)

식(3)에서 보듯이, V_PTAT는 절대 온도에 비례함으로써 T (또는 온도)에 의존한다. CTAT-타입 실시예들과 유사하게, 회로(400)및 DAC 코드들과 함께 회로(900) 는 상술한 것처럼 V_PTAT에 관하여 DAC 코드들 및 온도 사이의 선형 관계를 제공한다. 게다가, 회로(500)와 관련한 회로(900)는 회로(400)와 관련한 회로(900)와 비교하여 더 선형 관계를 제공한다.

DAC 트랜지스터들 및 DAC 코드들

도 10은 전류 I_M4를 제공하는(이에 따라, V_CMP) DAC 트랜지스터 M₄의 구현 예를 나타낸 회로(1000)를 도시한다. 회로(1000)는 신호들(CT₀, CT₁, CT₂ 및 CT₃)에 의해 각각 제어되는(예를 들어, 턴온 또는 턴오프되는) 4개의 트랜지스터들(M₄₀, M₄₁, M₄₂ 및 M₄₃)을 포함한다. 예를 들어, 각각의 트랜지스터들(M₄₀, M₄₁, M₄₂ 또는 M₄₃)을 턴온시키기위해, 각각의 신호들(CT₀, CT₁, CT₂ 또는 CT₃)이 각각 활성되어진다(예를 들어, 로우 또는 0이 됨). 반대로, 각각의 트랜지스터들(M₄₀, M₄₁, M₄₂ 또는 M₄₃)을 턴오프시키기위해, 각각의 신호들(CT₀, CT₁, CT₂ 또는 CT₃)이 각각 비활성되어진다(예를 들어, 하이 또는 1이 됨). 도 10의 실시예에서, I_M4=I_M40+I_M41+I_M42+I_M43 이므로, 전류 I_M4 값은 각각의 전류 I_M40, I_M41, I_M42, I_M43에 의존한다. 게다가, 각각의 트랜지스터들(M₄₀, M₄₁, M₄₂ 또는 M₄₃)을 턴오프시키는 것은 전류 I_M4에 각각의 전류 I_M40, I_M41, I_M42, I_M43를 제공한다.

도 11은 L 값들 및 턴온 또는 턴오프되는 트랜지스터들 M₄의 수 사이의 대응을 나타낸 표(1100)이다. L=0 이면, 단지 트랜지스터 M₄₀ 만이 온(on)이다. L=1 이면, 트랜지스터들(M₄₀ 및 M₄₁)이 온이다. L=2 이면, 트랜지스터들(M₄₀, M₄₁ 및 M₄₂)이 온이다. L=3 이면, 모든 트랜지스터들(M₄₀, M₄₁, M₄₂ 및 M₄₃)이 온이다.

도 12는 L 값들 및 신호들 CT 사이의 관계를 나타낸 표(1200)를 도시한다. L=0 이면, 단지 트랜지스터(M₄₀)만이 온이기 때문에, 신호들(CT₁, CT₂, CT₃)은 하이(또는 1)인 반면, 신호(CT₀)는 로우(또는 0)이다. L=1 이면, 트랜지스터들(M₄₂ 및 M₄₃)이 오프(off)되는 반면, 트랜지스터들(M₄₀ 및 M₄₁)이 온이기 때문에, 신호들(CT₂, CT₃)은 하이인 반면, 신호들(CT₀ 및 CT₁)은 로우이다. L=2 이면, 트랜지스터들(M₄₃)이 오프(off)되는 반면, 트랜지스터들(M₄₀, M₄₁ 및 M₄₂)이 온이기 때문에, 신호(CT₃)는 하이인 반면, 신호들(CT₀, CT₁ 및 CT₂)은 로우이다. 유사하게, L=3 이면, 모든 트랜지스터들(M₄₀, M₄₁, M₄₂ 및 M₄₃)이 온이기 때문에, 모든 신호들(CT₀, CT₁, CT₂ 및 CT₃)은 로우이다. 구현들에 따르면, L 값들 또는 신호들(CT)의 디지털 값들은 상술한 것처럼, DAC 전류들(I_M4)(또는 전압 V_CMP)에 대응하는 디지털 코드들로 구성되어질 수 있다. 예를 들어, 각각의 값 또는 0 부터 3까지 DAC 코드 L을 위해, 대응되는 DAC 전류 I_M4가 있다. 다른 예에서, 표(1200)의 신호들 CT₀, CT₁, CT₂ 및 CT₃의 각 코드 0000, 0001, 0011, 또는 0111를 위해, 대응되는 DAC 전류 I_M4가 있다.

도 10-12는 단지 설명을 위해, DAC 전류 I_M4의 4개의 값에 대응하기 위한 4개 트랜지스터들(I_M4), 4개의 L 값 및 4개의 신호들(CT)를 도시한다. 본 기술은 4개의 DAC 코드들에 제한되어 지지 않지만, 다양한 DAC 코드들의 수 및 DAC 코드들은 제공하기 위한 다양한 다른 방법들에 적용할 수 있다.

다수의 실시예들이 기술되어졌다. 그럼에도 불구하고 본 발명의 사상과 범위로부터 벗어남이 없이 다양한 변형 및 수정이 이루어질수 있음은 이해되어질 수 있다. 예를 들어, 상술한 실시예들에서 비록 저항들(저항들 R₁, R₂ 등, 및 다른 것들)이 도시되어졌지만, 그것들은 저항 요소, 저항 네트워크 또는 그것의 등가물들에 의해 대체되어질 수 있다. 회로들(400 및 500)은 V_CMP 및 V_CTAT를 함께 발생하도록 사용되어지지만, 다른 회로들이 V_CMP 또는 V_CTAT를 개별적으로 발생하도록 사용되어질 수 있다. 상술한 실시예들에서 V_CTAT 및 V_PTAT를 발생하기 위한 회로들은 단지 설명을 위한 것이며, 적절하게 절대 온도에 반비례하는 전압 또는 절대 온도에 비례하는 전압을 제공하는 다른 회로들은 본 발명의 실시예들의 범위내이다. 설명에 도움이 되는 실시예들은 "같다" 또는 "같지 않다"를 사용하지만, 2개 요소들이 당해분야에서 숙련된 자들에 의해 같게(예를 들어, 실질적으로 같다) 고려되어질 수 있게 실질적으로 근접하면, 그것들은 본 발명의 실시예들의 범위내이다.

본 명세서의 각각의 청구항은 별개의 실시예로 구성된다. 그리고, 다른 청구항들 및/또는 상술한 실시예들을 조합한 실시예들은 본 발명의 범위 내이며 서술을 살핀 후 숙련된 자들에게 명백해질 것이다.

Claims (15)

1. 온도에 대응하는 제1 전압을 제공하는 단계;
   복수의 디지털 코드들을 가지는 제2 전압을 입력으로 제공하는 단계; 및
   상기 제1 전압과 상기 제2 전압을 사용하여 상기 온도에 대응하는 디지털 코드를 식별(identify)하는 단계;를 포함하며,
   복수의 온도는 상기 복수의 디지털 코드들과 실질적으로 선형적으로 관련되어진, 방법.
2. 제 1항에 있어서,
   상기 제1 전압은,
   절대 온도에 반비례하거나 절대 온도에 비례함으로써 온도에 의존하는, 방법.
3. 제 1항에 있어서,
   상기 제2 전압은,
   적어도 하나의 정 온도 계수(positive temperature coefficient)와 결합하는 적어도 하나의 부 온도 계수(negative temperature coefficient)에 의해 영향을 받는, 방법.
4. 제 3항에 있어서,
   상기 적어도 하나의 부 온도 계수는, 제1 다이오드에 걸리며, 상기 제1 다이오드와 병렬인 제1 전류에 의해 영향을 받는 상기 제1 전압으로부터 야기되며,
   상기 적어도 하나의 정 온도 계수는, 제2 다이오드와 직렬인 저항에 걸리며, 상기 제2 다이오드와 직렬인 저항과 병렬인 제2 전류에 의해 영향을 받는 제3 전압으로부터 야기되는, 방법.
5. 제 1항에 있어서,
   상기 제2 전압은,
   전압 V와 결합하는 (V_Tln(M))에 의해 영향을 받고,
   여기서, V_T는 열전압(thermal voltage)이고, M은 제1 다이오드와 제2 다이오드의 면적비(area ratio)이며, V는 상기 제1 다이오드에 걸리는 전압강하이며, ln(M)은 M의 자연로그인, 방법.
6. 제 5항에 있어서,
   상기 제2 전압은,
   전압 V₁에 의해 더욱 영향을 받으며, 여기서 상기 V₁은, 제3 다이오드에 걸리는 전압강하와 상기 제1 다이오드에 걸리는 전압강하에 의해 영향을 받는, 방법.
7. 제 1항에 있어서,
   상기 디지털 코드를 변경하는 것은, 상기 제2 전압의 변화를 야기하는 디지털-투-아날로그(digital-to-analog) 전류를 변화시키는, 방법.
8. 제1 항에 있어서,
   상기 디지털 코드를 변경하는 것은, 상기 제2 전압의 변화를 야기하는 디지털-투-아날로그 저항을 변화시키는, 방법.
9. 제 1항에 있어서,
   상기 제2 전압은, 디지털-투-아날로그 트랜지스터와 디지털-투-아날로그 저항 중 하나 또는 조합에 의해 영향을 받는, 방법.
10. 제 1항에 있어서,
    상기 온도에 대응하는 상기 디지털 코드는, 상기 제1 전압이 상기 제2 전압과 실질적으로 같을 때, 식별되어지는, 방법.
11. 제 1항에 있어서,
    상기 식별된 디지털 코드에 대응하는 상기 제2 전압과 상기 온도가 라인에 의해 표현되어지면, 복수의 라인들은 서로 실질적으로 평행인, 방법.
12. 온도에 의존하는 제1 전압을 제공하는 단계; 및
    사소한 온도 계수와 복수의 디지털 코드들을 입력으로 가지는 제2 전압을 제공하는 단계;를 포함하며,
    식별된 온도에서, 상기 제1 전압이 상기 제2 전압과 같지 않으면, 상기 제1 전압이 상기 제2 전압과 실질적으로 같아질 때까지 디지털 코드를 조절하고, 이에 의해 상기 식별된 온도는 상기 디지털 코드에 대응하며, 복수의 식별된 온도는 상기 복수의 디지털 코드들과 실질적으로 선형적으로 관련되어지는, 방법.
13. 제 12항에 있어서,
    상기 제2 전압의 값은, DAC 코드를 변화시킴으로써 얻을 수 있는, 방법.
14. 온도에 대응하는 제1 전압을 발생하고, 복수의 디지털 코드들을 입력으로 가지는 제2 전압을 발생하고, 상기 제1 전압과 제2 전압을 이용하여 상기 온도에 대응하는 디지털 코드를 식별하도록 구성된 제1 회로;
    디지털-투-아날로그 전류 및 디지털-투-아날로그 저항 중 하나 또는 조합을 변화시키는 디지털 코드를 변화시켜 상기 제2 전압을 변화시키는 수단;을 포함하며, 복수의 온도는 상기 복수의 디지털 코드들과 실질적으로 선형적으로 관련되어지는, 회로.
15. 제 14항에 있어서,
    디지털-투-아날로그 전류를 발생시키기 위하여 구성된 디지털-투-아날로그 트랜지스터;를 더 포함하는, 회로.
    
    

Images