TW202329132A - 用於記憶體感測的電流產生器 - Google Patents

用於記憶體感測的電流產生器 Download PDF

Info

Publication number
TW202329132A
TW202329132A TW111135544A TW111135544A TW202329132A TW 202329132 A TW202329132 A TW 202329132A TW 111135544 A TW111135544 A TW 111135544A TW 111135544 A TW111135544 A TW 111135544A TW 202329132 A TW202329132 A TW 202329132A
Authority
TW
Taiwan
Prior art keywords
current
circuit
temperature
scaling
programmable
Prior art date
Application number
TW111135544A
Other languages
English (en)
Inventor
克里斯蒂內爾 中特
Original Assignee
美商英飛淩科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英飛淩科技有限責任公司 filed Critical 美商英飛淩科技有限責任公司
Publication of TW202329132A publication Critical patent/TW202329132A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Read Only Memory (AREA)

Abstract

根據一個實施例，一種電路包括：具有溫度相關電流輸出節點的可微調參考電流產生器，該可微調參考電流產生器包括：與絕對溫度成比例（PTAT）電流產生電路；第一可編程電流縮放電路，其耦合到PTAT電流產生電路並且包括耦合到溫度相關電流輸出節點的第一輸出；恆定電流產生電路；第二可編程電流縮放電路，其耦合到恆定電流產生電路並且包括耦合到溫度相關電流輸出節點的第一輸出；及參考介面電路，其具有耦合到溫度相關電流輸出節點的輸入和被配置為耦合到記憶體感測放大器的參考電流輸入的輸出。

Description

用於記憶體感測的電流產生器
本發明通常與用於記憶體感測的電流產生器有關。 相關申請案之交互參照
本申請案主張在35 U.S.C. § 119(e)下於2021年12月7日提申的美國臨時專利申請案第63/286，851號，其出於所有目的以引用方式將其全部內容併入本文。
非揮發性記憶體（諸如電可抹除可編程唯讀記憶體（EEPROM）和快閃記憶體）通常存在於許多電子系統中。原則上，非揮發性記憶體包括可編程記憶體單元的大型陣列，這些記憶體單元在沒有施加電源電壓的情況下保持其編程狀態，因此適用於需要長期、可靠的資料儲存應用。
非揮發性記憶體單元可使用各種不同半導體技術以各種不同形式來實現。非揮發性記憶體單元的一個具體示例是矽-氧化物-氮化物-氧化物-矽（SONOS）單元，其中MOSFET電晶體形成有閘極，此閘極包括夾設在氧化物層之間的氮化物層。在編程期間，將高電壓施加到控制閘極，其使電子穿隧通過氧化物層並被困在氮化物層中，從而有效地改變MOSFET電晶體的閾值。藉由在MOSFET電晶體的源極/汲極兩端施加電壓並測量所產生電流來讀取非揮發性記憶體單元的內容。當非揮發性記憶體單元處於編程狀態時，很少或沒有電流流動。另一方面，當非揮發性記憶體單元處於未編程或”抹除”狀態時，較大電流流動。在典型應用中，此電流使用感測放大器來測量，此感測放大器將流過非揮發性記憶體單元的電流與參考電流進行比較。因此，當所測量電流小於參考電流時，第一邏輯狀態歸於非揮發性記憶體單元；如果所測量電流大於參考電流，則第二邏輯狀態歸因於非揮發性記憶體單元。在某些應用中，未編程或抹除狀態可分配有邏輯”0”，而編程狀態可分配有邏輯”1”；然而，也可使用相反慣例。
與許多半導體電路的情況一樣，非揮發性記憶體單元在讀回期間所產生的輸出電流對許多因素為高度敏感，包括半導體製程參數、溫度、施加電壓和記憶體單元的使用年限。因此，針對某一特定溫度所優化的特定參考電流可提供不足夠的雜訊容限，或者根本無法在某些溫度下工作。此外，隨著非揮發性記憶體老化及/或非揮發性記憶體經歷許多編程週期，由非揮發性記憶體產生的輸出電流可發生偏移。因此，在記憶體單元最初製造時適合的特定參考電流在記憶體單元已經操作幾年之後可能不適合。
當非揮發性記憶體在非常寬的溫度範圍內操作時，上述問題可能進一步出現惡化。例如，在0°C和70°C之間的商業溫度範圍內可靠運行的非揮發性記憶體在操作溫度範圍經擴展時可能不再可靠地作行，從而使其不適用於工業（-40°C至85 C）和軍事（-55°C至125°C）應用所需的經擴展溫度範圍。
根據一個實施例，一種電路包括：可微調參考電流產生器，其具有溫度相關電流輸出節點，該可微調參考電流產生器包括：與絕對溫度成比例（PTAT）電流產生電路；第一可編程電流縮放電路，其耦合到該PTAT電流產生電路並且包括耦合到該溫度相關電流輸出節點的第一輸出；恆定電流產生電路；和第二可編程電流縮放電路，其耦合到該恆定電流產生電路並且包括耦合到該溫度相關電流輸出節點的第一輸出；以及參考介面電路，其具有耦合到該溫度相關電流輸出節點的輸入和被配置為耦合到記憶體感測放大器的參考電流輸入的輸出。
根據另一個實施例，一種方法包括：在第一溫度下以複數個可編程縮放設定中的第一縮放設定來測量參考電流產生器的可編程PTAT產生器的輸出電流，以獲得第一電流測量；在該第一溫度下以該複數個可編程縮放設定中的第二縮放設定來測量該可編程PTAT產生器的該輸出電流，以獲得第二電流測量；在第二溫度下以該複數個可編程縮放設定中的該第一縮放設定來測量該可編程PTAT產生器的該輸出電流，以獲得第三電流測量；在該第二溫度下以該複數個可編程縮放設定中的該第二縮放設定來測量該可編程PTAT產生器的該輸出電流，以獲得第四電流測量；基於該第一電流測量、該第二電流測量、該第三電流測量和該第四電流測量，來確定該複數個可編程縮放設定中的縮放設定，該縮放設定配置該可編程PTAT產生器以產生具有預定溫度係數的輸出電流；將該可編程PTAT產生器設定為所確定的該縮放設定，以提供經微調溫度相關電流；確定恆定電流補償，其在從該經微調溫度相關電流中減去時提供在第三溫度下的預定dc補償電流；設定該參考電流產生器的可編程恆定電流產生器以提供所確定的該恆定電流補償；藉由該參考電流產生器基於該經微調溫度相關電流和所確定的該恆定電流補償來產生參考電流；及將記憶體電路的記憶體單元的輸出電流與該參考電流進行比較。
根據進一步實施例，一種系統包括：記憶體陣列，其包括複數個記憶體單元；複數個感測放大器，其耦合到該複數個記憶體單元，該複數個感測放大器中的每一感測放大器被配置為將流過該複數個記憶體單元中的相應記憶體單元的電流與參考電流進行比較；可微調參考電流產生器，其被配置為產生第一電流，該第一電流包括在與溫度成比例的預定電流與第一預定恆定電流之間的差值；及參考介面電路，其被配置為接收該第一電流、縮放所接收的該第一電流以形成經縮放第二電流，並將該經縮放第二電流與第二預定恆定電流相加以形成該參考電流。
下面詳細討論當前優選實施例的製作和使用。然而，應理解到，本發明提供了許多可應用發明構思，這些構思可體現在各種各樣的特定環境中。所討論的具體實施例僅說明用以實施和使用本發明的具體方式，並不限制本發明的範圍。
在一個實施例中，用於記憶體電路的記憶體感測放大器的可微調參考電流產生器包括被配置為產生經縮放與絕對溫度成比例（PTAT）電流的第一可編程縮放電路和被配置為產生經縮放恆定電流的第二可編程縮放電路。經縮放PTAT電流和經縮放參考電流之和形成可微調參考電流。參考電流產生器還包括額外縮放電路，其進一步修改可微調參考電流的溫度係數和直流電流值，以便為記憶體系統中所使用的感測放大器產生參考電流。
在微調及/或校準期間，調整第一和第二縮放電路以使得可微調參考電流在參考溫度（例如室溫）下具有預定溫度係數和預定直流電流值。藉由將可微調參考電流微調成具有預定溫度係數和預定直流電流，可形成高精度感測放大器參考電流，其有利地適用於在非常寬的溫度範圍內來感測記憶體單元的狀態，而不管製程變化。在一些實施例中，感測放大器參考電流可有利地被配置為在記憶體單元隨著時間和操作而退化時提供足夠的感測容限。
圖1A說明包括記憶體單元102、感測放大器104和參考電流產生器106的實施例記憶體電路感測系統100。記憶體單元102可以是非揮發性記憶體單元，例如浮動閘極記憶體單元，其被配置為產生取決於記憶體單元的記憶體狀態的輸出電流Icell。例如，當記憶體單元102處於編程狀態時，產生較低的位元線電流Icell。另一方面，當記憶體單元102處於未編程或抹除狀態時，產生較高的位元線電流Icell。因此，藉由將提供給感測放大器104的感測輸入的記憶體單元102的輸出電流Icell與提供給感測放大器104的參考電流輸入的由電流產生器106產生的參考電流Isense進行比較，可使用感測放大器104來確定記憶體單元102的狀態。
在各種實施例中，記憶體感測系統100可設置在單一單塊半導體積體電路上，諸如單一半導體基板，及/或設置在與其它記載的系統組件相同的單塊半導體積體電路上。
在所描繪實施例中，感測放大器104在記憶體102的輸出電流Icell小於參考電流Isense時產生關於輸出訊號Dout的第一邏輯狀態，並且在輸出電流Icell大於參考電流Isense時產生第二邏輯狀態。第一和第二邏輯狀態可分別指稱為”低”狀態和”高”狀態，或者”0”狀態和”1”狀態。在一些實施例中，如此指稱可相反而使得第一和第二邏輯狀態分別被指稱為”高”狀態和”低”狀態，或者”1”狀態和”0”狀態。
記憶體單元102和感測放大器104可使用本領域已知的記憶體單元和感測放大器電路來構造。例如，記憶體單元102可以是SONOS記憶體單元或浮動閘極記憶體單元，並且感測放大器104可使用交叉耦合CMOS鎖存器電路來實施。在備選實施例中，可使用其它記憶體單元和感測放大器電路。
在本發明的實施例中，參考電流產生器106可使用下面描述的實施例可微調參考電流產生電路來實施。
圖1B說明顯示由參考電流產生器106產生的參考電流Isense以及由記憶體單元102的輸出電流Icell在不同編程狀態和老化條件下的電流與溫度之間的關係的曲線圖。例如，跡線110和114分別代表新製造裝置的記憶體單元102的編程狀態和非編程狀態的輸出電流Icell。可看出這些電流中的每一個都隨著溫度增加而增加。例如，由跡線110表示的編程輸出電流Icell從-55°C時約4µA增加到125°C時約7.2µA，而跡線114表示的非編程輸出電流Icell從-55°C時約0µA增加到125°C時約為1.3µA。然而，當記憶體單元102經過長時間使用時，記憶體單元102的輸出電流隨著時間而偏移，使得記憶體單元102的電流Icell在其編程狀態下減小，但在其非編程狀態增加。輸出電流中的這些偏移由跡線112和跡線116表示，跡線112表示處於編程狀態的老化裝置的記憶體單元102的輸出電流Icell，並且跡線116表示處於非編程狀態的老化裝置的記憶體單元102的輸出電流Icell。在此例子中，編程電流減少大約0.7 µA，非編程電流增加大約0.7 µA，如此有效地降低記憶體單元的感測容限。
為了能夠以足夠容限來感測記憶體單元102的狀態，由參考電流產生器106產生的參考電流Isense的溫度係數和dc補償被微調為在寬的溫度範圍和各種老化條件下提供足夠的感測容限。如圖1B的示例所示，由跡線118表示的參考電流Isense從-55°C時約2 µA增加到125°C時約4 µA。應理解到，圖1B中所示的電流曲線圖是描述一個特定記憶體單元和參考電流分佈的說明性示例。特定記憶體單元和參考電流分佈可根據所使用的特定係統、半導體技術和記憶體單元電路而變化。
圖2A說明根據本發明實施例的參考電流產生器200，其可用於實施圖1A中所示的參考電流產生器106。如圖所示，參考電流產生器200包括可編程電流參考電路202、電流縮放器216、加總電路220和測試/微調介面222。在本發明的實施例中，可編程電流參考電路202被配置為提供實質上與溫度無關電流Icref，以及經縮放與溫度成比例電流Ipref。可編程電流參考電路202可被微調而使得電流Ipref具有預定溫度係數和dc補償，而電流Icref可被微調為具有帶著預定dc值的實質上與溫度無關電流。
電流縮放器216縮放與溫度無關電流Icref以形成電流Icm，並且縮放與溫度電流Ipref成比例以形成Ipm。電流Icm和Ipm經由加總電路220加總在一起以形成參考電流Isense。測試/調整介面222用於控制電流參考電路202和電流縮放器216的操作；提供在參考電流產生器200和測試電路之間的介面；並且對參考電流產生器200提供微調和校準能力。在一些實施例中，電流縮放器216和加總電路220用作在可編程電流參考電路202和被配置為接收參考電流Isense的感測放大器之間的參考介面電路。
在一些實施例中，由電流參考電路202產生的Ipref和Icref的微調值對於許多類別的不同產品可以是相同的預定目標值。例如，包含不同類別的非揮發性記憶體的不同類別的半導體IC產品可各自包括參考電流產生器200，其被微調為對於Ipref和Icref來產生相同的目標dc補償和溫度係數值。這有利地提供可在非常寬的溫度範圍內使用的精確過程與電流無關參考。
雖然電流參考電路202可用於提供在許多不同產品中相似的參考電流，但電流縮放器216可使用特定產品縮放因素來縮放Ipref和Icref。這些特定產品縮放因素可例如藉由表徵正在生產的特定產品的記憶體單元來確定。藉由將電流參考電路202的微調與由電流縮放器216提供的特定產品縮放因素分開，提供精確且過程獨立參考電流的任務可與實施特定產品參考電流的挑戰區分。這對於產品測試特別有用，因為針對相同值為目標的相同測試和校準程序可在許多產品上重複使用。換句話說，相同的經驗證測試程序可用於多個產品以確保在多個產品上的精確參考電流。
可編程電流參考電路202包括電流帶隙電路204和縮放電路206。電流帶隙電路204可使用Delta Vbe電路及/或帶隙參考電路來實施，以產生在溫度上實直恆定的電流Icref和Irefp，和與絕對溫度成比例（PTAT）的電流Iptat。電流帶隙電路204中負責產生電流Icref和Irefp的部分可稱為恆定電流產生電路，而電流帶隙電路204中負責產生PTAT電流Ipat的部分可稱為PTAT電流產生電路。雖然電流帶隙204的具體電路實施方式將在下面參照圖4B進行討論，但是應理解到，電流帶隙204電路可使用本領域已知的各種電流和電壓參考電路來實施。例如，可使用本領域已知的PTAT電流產生電路來產生PTAT電流Iptat（也稱為溫度相關參考電流），並且可使用本領域已知的恆定電流產生電路來產生恆定電流Irefp。還應理解到，由於電流帶隙電路204中的製程變化和二階行為，在溫度上實質恆定的電流Icref和Irefp可展現出少量的溫度漂移。在一些實施例中，電流Icref和Irefp可在-55°C和125°C之間的溫度範圍內漂移大約為+/- 1%。應理解到，此溫度漂移小於PTAT電流Irefp的溫度相關性。
縮放電路206將縮放因素k（也稱為縮放設定或微調設定）施加於恆定電流Irefp以產生電流k*Irefp，將縮放因素m施加於PTAT電流Iptat以產生電流m*Iptat。減去電流k*Irefp和m*Iptat以形成經縮放與溫度成比例電流Ipref。在一些實施例中，使用電流數位/類比轉換器（使用具有可選輸出的電流鏡來實施）來施加縮放設定k和m，如下面將關於圖4A-4D所討論。在一些實施例中，電流m*Iptat大於電流k*Irefp。在測試和校準期間，藉由在不同溫度下和不同經施加縮放設定下測量電流Ipref來確定縮放設定k和m的最終值，如下面將針對圖5的方法所討論。
電流縮放器216包括有效地用作可編程電流縮放電路的電流鏡210和214，以及控制邏輯212。電流鏡210被配置為根據數位字組IDAC來縮放與溫度無關電流Icref，並且電流鏡214被配置為根據數位字組SDAC來縮放與溫度成比例電流Ipref。控制邏輯212被配置為向相應電流鏡210和214提供數位控制字組IDAC和SDAC。在各種實施例中，控制字組SDAC用於調整參考電流Isense的溫度係數，並且控制字組IDAC用於控制參考電流Isense的dc值。電流鏡210和214可使用如下關於圖4A-4D描述的電流鏡電路和切換電路來實施。控制邏輯212可例如使用本領域已知的數位暫存器電路來實施。在備選實施例中，電流鏡210及/或電流鏡214的縮放設定可以是固定的並且可省略控制邏輯212。
電流縮放器216的輸出由加總電路220加總在一起。在所描繪實施例中，加總電路220簡單地將電流縮放器216的輸出Icm和Ipm在共同節點處連接在一起以提供用以形成參考電流Isense的加總電流。在備選實施例中，加總電路220可包括其它電路（諸如電流鏡）以形成由電流縮放器216提供的電流的總和。
測試/微調介面222可包括數位介面，其被配置為讀取和寫入暫存器中的值，這些暫存器用於控制電流參考電路202和電流縮放器216中的各種縮放設定；並且可包括非揮發性記憶體及/或可編程熔絲以永久地儲存微調和配置值。測試/微調介面222還可包括類比多工器，其被配置為將在參考電流產生器200內產生的電壓和電流路由到測試電路，例如經由類比訊號匯流排ABUS的外部測試器。在一些實施例中，測試/微調介面222可包括被配置為經由數位匯流排DBUS與外部組件通信的數位介面電路。測試/微調介面222的數位介面可以是串行匯流排介面電路、並行匯流排介面電路，及/或可符合任何匯流排標準，包括但不限於SPI、CAN、I2C、LVDS和USB。因此，數位匯流排DBUS的訊號接腳的數量n可以是適合所實施匯流排協定的任何數量。
圖2B說明可用於校準和微調參考電流產生器200的測試環境的方塊圖。如圖所示，參考電流產生器200經由類比匯流排ABUS和數位匯流排DBUS而耦合到測試器230。當參考電流產生器200經過校準或微調時，測試器230可耦合到參考電流產生器200。例如，測試器230可在晶圓測試、封裝測試、製造測試期間或在例行維護或校準操作期間耦合到參考電流產生器200。測試器230可例如使用晶圓測試器具、封裝測試器具、半導體自動測試設備（ATE）或被配置為耦合到參考電流產生器200以用於測試目的的任何其它系統來實施。在一些實施例中，測試器230的功能可駐留在與參考電流產生器200相同的積體電路中。
如圖所示，測試器230包括電流和電壓測量電路232，其被配置為測量由參考電流產生器200產生的電流和電壓。如此測量電路可包括例如本領域已知的電壓測量電路和電流測量電路。在一些實施例中，這些電壓和電流測量電路可包括類比/數位轉換器，其被配置為將類比匯流排ABUS上存在的類比訊號進行數位化。
控制器234可使用本領域已知的數位控制電路來實施，諸如微控制器或微處理器，其包括儲存在非暫時性電腦可讀取媒體（諸如記憶體或其它儲存媒體）上的軟體程序，其包括指令以根據下面關於圖5描述的方法來校準和微調參考電流產生器200。在備選實施例中，控制器234可使用硬連線邏輯及/或可編程邏輯來實施，諸如現場可編程閘陣列（FPGA）。
控制器234被配置為從電流和電壓測量電路232接收數位化的電流和電壓測量值，並且被配置為經由數位匯流排DBUS向參考電流產生器200發出命令。這些命令可包括例如調整各種電流縮放設定的命令、寫入微調值的命令、以及經由類比匯流排ABUS將特定訊號路由到測試器230的命令。
在各種實施例中，測試器230在控制器234的控制下在晶圓測試期間使用熱夾盤240來測量由參考電流產生器200在不同溫度條件下產生的類比訊號。在參考電流產生器200的微調和校準期間，控制器234可經由控制訊號Temp_ctl向熱夾盤240發出溫度改變命令。另或者，參考電流產生器200的溫度可使用其它類型的設備來改變，諸如溫度室或被配置為提供加熱和冷凍的其它系統或裝置。
圖3A-C說明在參考電流產生器200內的各種電流訊號的電流相對於溫度的曲線圖。圖3A說明由電流帶隙電路204在不同製程變化下產生的PTAT電流Iptat的曲線圖，其中Iptat被標稱設計在27°C時具有1.5 nA/°C的溫度係數值和0.5 µA的電流補償。可以看出，在說明例子中，Iptat的溫度係數在從1.0 nA/°C到2.0 nA/°C的整個過程中有相當地變化。
圖3B說明電流相對於溫度的一系列曲線圖，其說明在由電流參考電路202產生的與溫度成比例電流Ipref和由參考電流產生器200產生的參考電流Isense之間的關係。在本發明的一個實施例中，由電流帶隙202產生的電流Iptat按因素m經過縮放並且將按因素k經過縮放之恆定電流Irefp減去以便產生與經縮放溫度成比例電流Ipref，其由圖3B中的跡線302表示。在所示實施例中，Iptat和Irefp被縮放並被減去以產生電流Ipref，其具有在27°C時3.0 nA/°C的溫度係數和0.5 µA的dc補償。電流Ipref由電流縮放器216之電流鏡214進一步縮放並與恆定電流Icref的經縮放版本相加以形成參考電流Isense，其由跡線304表示。在所示實施例中，參考電流Isense被顯示為具有在27°C時2.0 µA的dc補償，以及分別為0.0nA/°C、3.0nA/°C、6.0nA/°C、9.0nA/°C和12.0nA/°C的相應可選溫度係數，其取決於由電流縮放器216的電流鏡210和214所施加的特定縮放因素。
圖3C說明在與溫度成比例電流Ipref與參考電流Isense之間的可能關係的另一個示例，與溫度成比例電流Ipref被微調為具有在27°C下3.0nA/°C的溫度係數和0.5μA的dc補償（跡線302），而參考電流Isense為基於根據由跡線310、312、314、316、318和320表示的電流縮放器216所施加的各種縮放設定的Ipref的微調值。如圖所示，跡線310表示其中Isense具有在27°C時6.0nA/°C的溫度係數和1.0 µA的dc補償的設定；跡線312表示其中Isense具有在27°C時9.0 nA/°C的溫度係數和1.5 µA的dc補償的設定；跡線314表示其中Isense具有在27°C時12.0 nA/°C的溫度係數和2.0 µA的dc補償的設定；跡線316表示其中Isense具有在27°C時6.0 nA/°C的溫度係數和3.0 µA的dc補償的設定；跡線318表示其中Isense具有在27°C時9.0 nA/°C的溫度係數和3.5 µA的dc補償的設定；跡線320表示其中Isense具有在27°C時12.0 nA/°C的溫度係數和4.0 µA的dc補償的設定。在一些實施例中，一旦Ipref的直流值和溫度係數（跡線302）經過微調及/或經過校準，可將設定施加於電流縮放器216以產生具有準確預定dc補償值和溫度係數的參考電流Isense。
應理解到，圖3A-C中描繪的曲線圖僅代表許多可能的參考電流設定和配置中的一小部分。在備選實施例中，實際電流、溫度係數和微調設定可能不同。
圖4A說明可用於實施圖2A中說明的電流參考電路202的實施例電流參考電路402。如圖所示，電流參考電路402包括產生參考電壓Vref和PTAT電流Iptat的帶隙電路404。使用電壓/電流轉換器405將參考電壓Vref轉換成恆定電流Irefp和Icref。使用可調整電流鏡412將PTAT電流Iptat以m因素進行縮放，並且使用可調整電流鏡408將恆定電流Irefp以k因素進行縮放。在各種實施例中，可調整電流鏡408連同電壓/電流轉換器405和帶隙電路404可用作可編程恆定電流產生器。控制邏輯406控制可調整電流鏡408的縮放因素k，控制邏輯410控制可調整電流鏡412的縮放因素m，且控制邏輯440控制帶隙電路404的至少一個微調設定。可調整電流鏡412連同與帶隙電路404可用作可編程PTAT電流產生器。
圖4B說明圖4A中說明的電流參考電路402的一個可能實施方式的示意圖，其包括帶隙電路404、電壓/電流轉換器405、可調整電流鏡408和412以及控制邏輯406、410和440。
如圖所示，帶隙電路404包括npn雙極電晶體Q1、Q2和Q3、電阻器R1和R2、數位電位器434、放大器432和電流鏡402。電流鏡422包括被配置為接收電流的輸入Iin和被配置為輸出與在輸入Iin處接收到的電流成比例的電流的複數個輸出Io。Npn雙極電晶體Q1和Q2、放大器432和電流鏡422形成PTAT電流產生器，其產生PTAT電流Iptat。在操作期間，由放大器432和電流鏡422形成的反饋迴路迫使二極體連接的電晶體Q1的基極射極電壓與在二極體連接的電晶體Q2和電阻器R1的串聯組合兩端的電壓相同。當電晶體Q2的射極區與電晶體Q1的射極區之比例為N，且相同電流流過電晶體Q1和Q2兩者時，可看出流過電晶體Q1和Q2的電流（及流過電流鏡422的所有支路的電流）為 ，其中V T為二極體熱電壓，且R 1為電阻R的阻值。由於二極體熱電壓與絕對溫度成比例，因此由帶隙電路404產生的電流Iptat也與絕對溫度成比例。
在一些實施例中，帶隙電路404還被配置為使用參考電壓產生電路來產生可編程參考電壓，參考電壓產生電路包括npn雙極電晶體Q3、電阻器R2和數位電位器434。在操作期間，在二極體連接的電晶體Q3的基極-射極接面兩端的電壓vctat與絕對溫度互補（例如，與溫度成反比），而在電阻器R2兩端的電壓（從電流鏡422接收PTAT電流）與溫度成比例。數位電位器434在與絕對溫度互補的電壓vctat和與溫度成比例電壓vptat之間形成分壓器。在一些實施例中，數位電位器434的數位設定經過設定而使得耦合到數位電位器434的指針電壓的參考電壓節點Vref被設定為使得電壓/電流轉換器405產生實質上與溫度無關的電流Irefp。在各種實施例中，電流Irefp在可用溫度範圍內變化小於+/-0.5%。在一些實施例中，此可用溫度範圍是從-55°C到125°C。
在一些實施例中，數位電位計434使用電阻器網路來實施，電阻器網路具有串聯耦合的複數個電阻器，和被配置為在電阻器網路內將指針端子連接到選定節點的複數個開關。複數個開關中的每一個都可使用例如MOS電晶體來實施。
電壓/電流轉換器405包括放大器436、電流鏡424的一部分和電阻器R3。在操作期間，由放大器436和電流鏡424形成的反饋迴路迫使在電阻器R3兩端的電壓與在放大器436的正極端子處的參考電壓Vref大致相同。因此，在電阻器R3兩端的電流Irefp為Vref/R3，其在本文中稱為恆定電流。在一些實施例中，控制邏輯440用於選擇數位電位計434的設定，其使恆定電流Irefp在整個溫度範圍內實質恆定，而使得Irefp的溫度變化在其操作範圍內小於+/-0.5%。
可調整電流鏡408根據縮放因素k來縮放恆定電流Irefp，以使用切換網路425來選擇電流鏡424的n-1個二進制加權輸出中的一個。在一些實施例中，可調整電流鏡408提供具有在4和6的位元解析率之間的經縮放電流；然而，根據特定實施例及其規範，也可使用此範圍之外的位元解析率。如圖所示，電流鏡424包括產生與Irefp成比例的第一電流的電流輸出Io。在一些實施例中，輸出電流Io可以等於恆定電流Irefp，或者可以是恆定電流Irefp的一些其它倍數。電流2Io是電流Irefp的兩倍，且電流2 n-1Io是電流Io的2 n-1倍。電流鏡224還可包括輸出（未示出），其提供2乘以Io（例如2 2、2 3）直至2 n-1的其它次方以形成可選擇的二進制加權電流輸出。
可調整電流鏡412根據縮放因素m來縮放PTAT電流Iptat，以使用切換網路427來選擇電流鏡426的n-1個二進制加權輸出中的一個。在一些實施例中，可調整電流鏡412提供具有在6和8的位元解析率之間的經縮放電流；然而，根據特定實施例及其規範，也可使用在此範圍之外的位元解析率。電流鏡426和切換網路427的操作可類似於上述電流鏡424和切換網路425的操作。
在一些實施例中，可調整電流鏡408和412的全部或一部分可提供溫度計編碼輸出。切換網路425和427可例如使用MOS開關來實施。在備選實施例中，可省略切換網路425和427，且電流鏡424和426被配置為根據控制邏輯406和410鎖提供的控制字組來選擇性地啟用和停用各個電流鏡輸出級。
在各種實施例中，電流鏡422和424可使用包括PMOS電晶體的電流鏡來實施，且電流鏡426可使用包括NMOS電晶體的電流鏡來實施，如下面關於圖4C和4D所描述。另或者，可使用其它類型的電流鏡。
圖4C說明可用於實施圖4B中所示的電流鏡424的電流鏡電路。如圖所示，電流鏡424包括電流鏡電晶體MP1s、MP2s、MP3s、MP4s、MP5s和MP6s以及級聯電晶體MP1c、MP2c、MP3c、MP4c、MP5c和MP6c。電阻RC1用於為級聯電晶體MP1c、MP2c、MP3c、MP4c、MP5c和MP6c的閘極提供偏置電壓。
形成電流鏡424的二進制加權電流輸出的電流鏡電晶體MP3s、MP4s、MP5s和MP6s以及級聯電晶體MP3c、MP4c、MP5c和MP6c具有相對應的二進制加權裝置尺寸。在一些實施例中，電流鏡424中的一些或所有電晶體可使用單位尺寸的PMOS裝置來實施以用於較佳匹配。例如，電晶體MP4s可使用一個單位尺寸的PMOS電晶體來實施，電晶體MP5s可使用兩個單位尺寸的PMOS電晶體來實施，且電晶體MP6s可使用2 n-1個單位尺寸的PMOS電晶體來實施。類似於電流鏡424的電流鏡電路可用於實施圖4B中所示的電流鏡422和圖2A中所示的電流鏡210，並進行必要調整和修改。
圖4D說明可用於實施圖4B中所示的電流鏡426的電流鏡電路。如圖所示，電流鏡電路426包括電流鏡電晶體MN1s、MN2s、MN3s和MN4s以及級聯電晶體MN1c、MN2c、MN3c和MN4c。電阻RC2用於為級聯電晶體MN1c、MN2c、MN3c和MN4c的閘極提供偏置電壓。形成電流鏡426的二進制加權電流輸出的電流鏡電晶體MN2s、MN3s和MP4s以及級聯電晶體MP2c、MP3c和M45c具有相對應的二進制加權裝置尺寸。在一些實施例中，電流鏡426中的一些或所有電晶體使用單位尺寸的NMOS裝置實施以用於較佳匹配。類似於電流鏡426的電流鏡電路可用於實施圖2A中所示的電流鏡214，並進行必要調整和修改。
應理解，圖4A-4D的實施例只是用以實體地實現實施例電流產生器的許多可能方式的一個示例。在備選實施例中，可使用其它已知電路和方法來產生與溫度成比例的電流、產生實質上與溫度無關的電流以及縮放電流。
圖5說明根據本發明的實施例中微調實施例電流產生器的方法500的流程圖。在各種實施例中，方法500用於微調和校準圖1A中所示的實施例參考電流產生器106、圖2A和2B中所示的參考電流產生器200及/或圖4A-4D中所示的電路。此方法可例如使用測試器（諸如圖2B中所示的測試器230）和改變電流產生器的溫度的裝置（諸如圖2B中所示的熱夾盤240）來實施。
在步驟502中，恆定電流Irefp經過微調。在一個實施例中，藉由在複數個溫度下測量恆定電流Irefp並選擇微調設定來微調恆定電流Irefp，微調設定使恆定電流Irefp產生實質上與溫度無關的電流及/或微調設定減小或最小化恆定電流Irefp相對於溫度的依賴性。步驟502的校準可例如藉由下述來實行：使用熱夾盤240來改變參考電流產生器200的溫度、經由測試/微調介面222來執行電流Irefp的一系列測量、基於此系列測量來確定微調值，並將微調值施加於微調暫存器及/或一組熔絲。在圖4B的實施例中，微調值可經由控制邏輯440而施加到數位電位器434。另或者，其它已知方法可用於微調及/或校準實質上與溫度無關的電流。 在一些實施例中，在不同溫度下執行的步驟502的測量可與下面描述的步驟504和506同時執行。
在步驟504中，PTAT電流Iptat在高溫T H下以兩個微調設定來測量。在一個實施例中，使用例如熱夾盤240將電流產生器加熱到第一溫度。使用例如控制邏輯410和可調整電流鏡412將第一縮放設定m施加到電流Iptat。接下來，使用測試器230來測量m*Iptat以形成測量I PTAT_H_MIN。然後將第二縮放設定m施加於電流Iptat，並再次測量m*Iptat以形成測量值I PTAT_H_MAX。在一些實施例中，第一施加溫度是最大操作溫度，且兩個施加縮放設定m是分別提供來自可調整電流鏡412的最大電流和最小電流的最大縮放設定和最小縮放設定。然而，應理解到，根據具體實施例及其規範，可使用其它溫度及/或非最小和非最大縮放設定。
在步驟506中，PTAT電流Iptat在冷溫度T C下以兩個微調設定來測量。在一個實施例中，使用例如熱夾盤240將電流產生器冷卻至第二溫度。將第一縮放設定m施加於電流Iptat並使用測試器230來測量m*Iptat以形成測量值I PTAT_C_MIN。接下來，將第二縮放設定m施加於電流Iptat並再次測量m*Iptat以形成測量值I PTAT_L_MAX。應理解到，測量步驟504和506不需要在計算步驟508和510之前相對於彼此以任何特定順序加以執行。
在步驟508中，基於在步驟502和504中進行的測量來計算微調設定m，使得與溫度成比例電流m*Ipref達成預定溫度係數。在一個實施例中，微調設定m根據以下公式來計算： m = ([(T H– T L)*S D– I PTAT_H_MIN+ I PTAT_C_MIN]*N STEPS)/[(I PTAT_H_MAX– I PTAT_H_MIN) – (I PTAT_C_MAX- I PTAT_C_MIN)]， 其中S D為預定或目標溫度係數，且N STEPS為可調整電流鏡412可達成的可編程縮放設定的數量。
在步驟510中，基於在步驟502和504中進行的測量來計算施加於補償m*Iptat以達成預定溫度斜率的恆定電流Irefp的微調設定k。在一個實施例中，微調設定k根據以下公式來計算： I OFFSET= I PTAT_C_MIN+ m*[(I PTAT_C_MAX– I PTAT_C_MIN)/N STEPS1] + S D(T REF- T L)-I TARG， 其中I OFFSET為要從m*Iptat中減去以產生電流Ipref的最終微調電流k*Irefp（也稱為恆定電流補償），且I TARG為在參考溫度Tref下Ipref的目標值。k的值可按如下公式而找到： k = I OFFSET/Irefp， 其中Irefp是經微調恆定電流。
在步驟512中，微調設定被程式設計為用於縮放設定m和k，以便m*Iptat和k*Irefp的差值形成具有預定溫度係數S D和預定補償值I TARG的生成電流Ipref。
在步驟514中，為圖2A中所示的電流縮放器216來設定微調值。 在一個實施例中，幅度值IDAC的值被施加到電流鏡210並且溫度係數值SDAC的值被施加到電流鏡214，以便分別由電流鏡210和214輸出的電流Icm和Ipm的總和形成由圖1A中的感測放大器104使用的預定參考電流。這些值可基於記憶體單元102的先前測量特性來預先確定。
圖6說明包括記憶體的積體電路600，其利用根據本發明的參考電流產生器。如圖所示，積體電路600包括記憶體陣列604、列解碼器602、控制器606、感測放大器610、行解碼器612、I/O邏輯614和實施例參考電流產生器608。記憶體陣列604包括記憶體單元陣列，其可包括非揮發性記憶體單元，例如浮動閘極記憶體單元或SONOS記憶體單元。感測放大器610耦合到記憶體陣列的行，並且被配置為將來自選定記憶體單元的電流與由實施例參考電流產生器608產生的參考電流進行比較。參考電流產生器608可使用關於本文中實施例所描述的任何參考電流產生電路來實施。在操作期間，基於在I/O邏輯614的輸入處所提供的位址資料ADDR，列解碼器602選擇在記憶體陣列604內要由感測放大器610讀取的一列記憶體單元，且行解碼器612選擇要經由I/O邏輯614而透過資料線DATA輸出的記憶體陣列的行。控制器606是控制記憶體操作的記憶體控制器。
本發明的實施例可以各種半導體製程來實施，例如標準CMOS製程及/或已經修改以適應一或更多特定類型的非揮發性記憶體的CMOS製程。
現在參考圖7，根據本發明的實施例提供處理系統700的方塊圖。 處理系統700描繪通用平台和通用組件和功能性，其可用於實施本文中所述的實施例的部分，諸如上文關於圖2B描述的測試器230的控制器234。例如，處理系統700可用於實施由測試器230執行的一些或全部處理以測量和微調實施例電流參考電路。處理系統700還可用於實施本文中關於圖6所述的實施例方法的部分。
處理系統700可包括例如中央處理單元（CPU）702和連接到匯流排708的記憶體704，並且可被配置為根據儲存在記憶體704中或其它非暫時性電腦可讀取媒體上的編程指令來執行上面所討論的過程。視期望或需要，處理系統700還可包括顯示器適配器710以提供連接性到本地的顯示器712，以及輸入/輸出（I/O）適配器714以提供用於一或更多輸入/輸出裝置716（諸如滑鼠、鍵盤、隨身碟等）的輸入/輸出介面。
處理系統700還可包括網路介面718，其可使用被配置為耦合到有線鏈路（諸如網路纜線、USB介面等）及/或無線/蜂巢式鏈路的網路適配器來實施，以用於與網路720通信。網路介面718還可包括用於無線通信的合適接收器和發射器。應注意到，處理系統700可包括其它組件。例如，如果以外部方式來實施，則處理系統700可包括硬體組件電源、纜線、主機板、可移動儲存媒體和殼體等。雖然這些其它組件並未示出，但被認為屬於處理系統700的一部分。在一些實施例中，處理系統700可在單一單塊半導體積體電路上及/或在與其它記載的系統組件相同的單塊半導體積體電路上來實施。
在此總結本發明的實施例。其它實施例也可從在本文提申的整個說明書和申請專利範圍中加以理解。
實例1：一種電路包括：可微調參考電流產生器，其具有溫度相關電流輸出節點，可微調參考電流產生器包括：與絕對溫度成比例（PTAT）電流產生電路；第一可編程電流縮放電路，其耦合到PTAT電流產生電路並且包括耦合到溫度相關電流輸出節點的第一輸出；恆定電流產生電路；和第二可編程電流縮放電路，其耦合到恆定電流產生電路並且包括耦合到溫度相關電流輸出節點的第一輸出；以及參考介面電路，其具有耦合到溫度相關電流輸出節點的輸入和被配置為耦合到記憶體感測放大器的參考電流輸入的輸出。
實例2：如實例1之電路，其中參考介面電路包括：第三可編程電流縮放電路，其具有耦合到溫度相關電流輸出節點的輸入；第四可編程電流縮放電路，其具有耦合到恆定電流產生電路的輸入，其中參考介面電路的輸出被配置為提供將第三可編程電流縮放電路的輸出與第四可編程電流縮放電路的輸出的總和；及加總電路，其耦合到第三可編程電流縮放電路的輸出、第四可編程電流縮放電路的輸出和參考介面電路的輸出。
實例3：如實例2之電路，其中第三可編程電流縮放電路包括具有複數個可選輸出的第三電流鏡；第四可編程電流縮放電路包括具有複數個可選輸出的第四電流鏡；且加總電路包括將第三可編程電流縮放電路的輸出、第四可編程電流縮放電路的輸出和參考介面電路的輸出連接在一起的節點。
實例4：如實例1到3中之一者之電路，其還包括耦合到PTAT電流產生電路的參考電壓產生電路，其中恆定電流產生電路包括電壓/電流轉換器，電壓/電流轉換器具有耦合到參考電壓產生電路的輸出的輸入。
實例5：如實例4之電路，其中PTAT電流產生電路包括：第一雙極電晶體，其具有第一射極區，第二雙極電晶體，其具有不同於第一射極區的第二射極區，與電阻器串聯耦合，及電流鏡，其耦合到第一雙極電晶體與第二雙極電晶體；且參考電壓產生電路包括：第三雙極電晶體，其耦合到電流鏡，電阻器網路，其耦合到電流鏡和第三雙極電晶體，其中電壓/電流轉換器耦合到電阻器網路的輸出。
實例6：如實例5之電路，其中電阻器網路被配置為產生參考電壓，當將參考電壓施加到電壓/電流轉換器時，使電壓/電流轉換器產生實質上與溫度無關電流。
實例7：如實例5或6之電路，其中電阻器網路是可微調的。
實例8：如實例1到7中之一者之電路，其中第一可編程電流縮放電路包括具有複數個可選輸出的第一電流鏡電路；且第二可編程電流縮放電路包括具有複數個可選輸出的第二電流鏡電路。
實例9：如實例1到8中之一者之電路，其中第一可編程電流縮放電路和第二可編程電流縮放電路被程式設計為產生第一溫度相關參考電流的值，第一溫度相關參考電流具有在第一溫度下的第一預定直流值和第一預定溫度係數。
實例10：如實例9之電路，其中參考介面電路被配置為：縮放第一溫度相關參考電流以形成第一經縮放電流；和將恆定電流添加到第一經縮放電流以產生第二溫度相關參考電流，其具有在第一溫度下的第二預定直流值和第二預定溫度係數。
實例11：一種方法包括：在第一溫度下以複數個可編程縮放設定中的第一縮放設定來測量參考電流產生器的可編程PTAT產生器的輸出電流，以獲得第一電流測量；在第一溫度下以複數個可編程縮放設定中的第二縮放設定來測量可編程PTAT產生器的輸出電流，以獲得第二電流測量；在第二溫度下以複數個可編程縮放設定中的第一縮放設定來測量可編程PTAT產生器的輸出電流，以獲得第三電流測量；在第二溫度下以複數個可編程縮放設定中的第二縮放設定來測量可編程PTAT產生器的輸出電流，以獲得第四電流測量；基於第一電流測量、第二電流測量、第三電流測量和第四電流測量，來確定複數個可編程縮放設定中的縮放設定，縮放設定配置可編程PTAT產生器以產生具有預定溫度係數的輸出電流；將可編程PTAT產生器設定為所確定的縮放設定，以提供經微調溫度相關電流；確定恆定電流補償，其在從經微調溫度相關電流中減去時提供在第三溫度下的預定dc補償電流；設定參考電流產生器的可編程恆定電流產生器以提供所確定的恆定電流補償；藉由參考電流產生器基於經微調溫度相關電流和所確定的恆定電流補償來產生參考電流；及將記憶體電路的記憶體單元的輸出電流與參考電流進行比較。
實例12：如實例11之方法，其中第一溫度對應於記憶體電路的最低操作溫度；第二溫度對應於記憶體電路的最高操作溫度；第一縮放設定對應於可編程PTAT產生器的最小電流設定；且第二縮放設定對應於可編程PTAT產生器的最大電流設定。
實例13：如實例11或12之方法，其中藉由參考電流產生器來產生參考電流包括：從經微調溫度相關電流中減去所確定的恆定電流補償以提供第一溫度相關參考電流；縮放第一溫度相關參考電流以形成第二溫度相關電流；縮放恆定電流以提供經縮放恆定電流；及將第二個溫度相關電流和經縮放恆定電流相加以形成參考電流。
實例14：如實例13之方法，其中縮放第一溫度相關參考電流以形成第二溫度相關電流包括從電流鏡中選擇一或更多可選輸出分支，電流鏡具有被配置為接收第一溫度相關參考電流的輸入；且縮放恆定電流以提供經縮放恆定電流包括從電流鏡中選擇一或更多可選輸出分支，電流鏡具有被配置為接收恆定電流的輸入。
實例15：如實例11到14中之一者之方法，其還包括微調可編程恆定電流產生器以提供與溫度相關電流。
實例16：如實例11到15中之一者之方法，其中可編程恆定電流產生器包括耦合到電壓/電流轉換器的參考電壓產生電路；且微調可編程恆定電流產生器包括微調參考電壓產生電路的參考電壓。
實例17：如實例11到16中之一者之方法，其中將可編程PTAT產生器設定為所確定的縮放設定包括選擇第一電流鏡的至少一個可選輸出；且設定參考電流產生器的可編程恆定電流產生器包括選擇第二電流鏡的至少一個可選輸出。
實例18：如實例11到17中之一者之方法，其中確定縮放設定包括：確定用以配置可編程PTAT產生器以產生具有預定溫度係數的輸出電流的複數個可編程縮放設定中的縮放設定包括計算： m = ([(T H– T L)*S D– I PTAT_H_MIN+ I PTAT_C_MIN]*N STEPS)/[(I PTAT_H_MAX– I PTAT_H_MIN) – (I PTAT_C_MAX- I PTAT_C_MIN)]， 其中m為複數個可編程縮放設定中所確定的縮放設定，T H為第一溫度，T L為第二溫度，S D為預定溫度係數，N STEPS為複數個可編程縮放設定，I PTAT_H_MAX為第一電流測量，I PTAT_H_MIN為第二電流測量，I PTAT_C_MAX為第三電流測量，且I PTAT_C_MIN為第四電流測量。
實例19：如實例18之方法，其中確定恆定電流補償包括計算： I OFFSET= I PTAT_C_MIN+ m*[(I PTAT_C_MAX– I PTAT_C_MIN)/N STEPS1] + S D(T REF- T L)-I TARG， 其中I OFFSET為所確定的恆定電流補償，I TARG為預定dc補償電流，且T REF為第三溫度。
實例20：一種系統包括：記憶體陣列，其包括複數個記憶體單元；複數個感測放大器，其耦合到複數個記憶體單元，複數個感測放大器中的每一感測放大器被配置為將流過複數個記憶體單元中的相應記憶體單元的電流與參考電流進行比較；可微調參考電流產生器，其被配置為產生第一電流，第一電流包括在與溫度成比例的預定電流與第一預定恆定電流之間的差值；及參考介面電路，其被配置為接收第一電流、縮放所接收的第一電流以形成經縮放第二電流，並將經縮放第二電流與第二預定恆定電流相加以形成參考電流。
實例21：如實例20之系統，其中複數個記憶體單元包括複數個SONOS記憶體單元。
實例22：如實例20或21之系統，其還包括測試器，測試器被配置為：當處於第一縮放設定時，測量由可微調電流參考產生器在第一溫度下產生的第一PTAT電流；當處於第二縮放設定時，測量由可微調電流參考產生器在第一溫度下產生的第二PTAT電流；當處於第一縮放設定時，測量由可微調電流參考產生器在第二溫度下產生的第三PTAT電流；當處於第二縮放設定時，測量由可微調電流參考產生器在第二溫度下產生的第四PTAT電流，其中第一溫度大於第二溫度，並且第一縮放設定使可微調參考電流產生器產生比在第二個縮放設定下更大的電流；基於所測量的第一PTAT電流、所測量的第二PTAT電流、所測量的第三PTAT電流、所測量的第四PTAT電流和目標溫度係數來確定可微調參考電流產生器的微調設定；及將所確定的微調設定應用於可微調參考電流產生器。
實例23：如實例20到22中之一者之系統，其中參考介面電路包括：第一可調整電流鏡，其被配置為接收第一電流並經由複數個第一可選電流鏡輸出來提供經縮放第二電流；第二可調整電流鏡，其被配置為接收恆定參考電流並經由複數個第二可選電流鏡輸出來提供預定恆定電流；及共同節點，其耦合到複數個第一可選電流鏡輸出中的一或更多所選輸出、複數個第二可選電流鏡輸出中的一或更多所選輸出和參考介面電路的輸出。
雖然本發明已經參考說明性實施例作出敘述，但是此敘述不旨在被解釋為限制意義。示例性實施例的各種修改和組合以及本發明的其它實施例對於本領域技術人士在參考此敘述後將顯而易見。因此，後附申請專利範圍旨在涵蓋任何如此修改或實施例。
100:記憶體電路感測系統 102:記憶體單元 104:感測放大器 106:參考電流產生器 110:跡線 112:跡線 114:跡線 116:跡線 118:跡線 200:參考電流產生器 202:可編程電流參考電路 204:電流帶隙電路 206:縮放電路 210:電流鏡 212:控制邏輯 214:電流鏡 216:電流縮放器 220:加總電路 222:測試/微調介面 230:測試器 232:電流和電壓測量電路 234:控制器 240:熱夾盤 302:跡線 304:跡線 310:跡線 312:跡線 314:跡線 316:跡線 318:跡線 320:跡線 402:電流參考電路 404:帶隙電路 405:電壓/電流轉換器 406:控制邏輯 408:可調整電流鏡 410:控制邏輯 412:可調整電流鏡 422:電流鏡 424:電流鏡 425:切換網路 426:電流鏡 427:切換網路 432:放大器 434:數位電位器 436:放大器 440:控制邏輯 500:方法 502、504、506、508、510、512、514:步驟 600:積體電路 602:列解碼器 604:記憶體陣列 606:控制器 608:參考電流產生器 610:感測放大器 612:行解碼器 614:I/O邏輯 700:處理系統 702:中央處理單元（CPU） 704:記憶體 708:匯流排 710:顯示器適配器 712:顯示器 714:輸入/輸出（I/O）適配器 716:輸入/輸出裝置 718:網路介面 720:網路
為了更完整地理解本發明及其優點，現在結合附圖來參考以下敘述，其中：
[圖1A]說明根據實施例的記憶體感測系統，且圖1B說明顯示在記憶體單元輸出電流與溫度之間的關係的曲線圖；
[圖2A]和[圖2B]分別說明根據一個實施例的參考電流產生器以及根據一個實施例的測試環境的方塊圖；
[圖3A]、[圖3B]和[圖3C]說明實施例參考電流產生器中各種電流訊號的電流相對於溫度的曲線圖；
[圖4A]、[圖4B]、[圖4C]和[圖4D]說明根據一個實施例的參考電流產生器的示意圖；
[圖5]說明根據一個實施例的方法的流程圖；
[圖6]說明根據一個實施例中包括記憶體系統和參考電流產生器的積體電路；和
[圖7]說明可用來實現實施例係統的一部分的處理系統。
除非另有說明，否則不同附圖中的相應數字和符號通常指代相應的部分。繪製附圖以清楚地說明優選實施例的相關方面並且不一定按比例進行繪製。為了更清楚地說明某些實施例，表示相同結構、材料或處理步驟的變化的字母可跟隨圖式號碼。
200:參考電流產生器
202:可編程電流參考電路
204:電流帶隙電路
206:縮放電路
210:電流鏡
212:控制邏輯
214:電流鏡
216:電流縮放器
220:加總電路
222:測試/微調介面

Claims (23)

  1. 一種電路，其包括： 可微調參考電流產生器，其具有溫度相關電流輸出節點，該可微調參考電流產生器包括： 與絕對溫度成比例（PTAT）電流產生電路； 第一可編程電流縮放電路，其耦合到該PTAT電流產生電路並且包括耦合到該溫度相關電流輸出節點的第一輸出； 恆定電流產生電路；和 第二可編程電流縮放電路，其耦合到該恆定電流產生電路並且包括耦合到該溫度相關電流輸出節點的第一輸出；以及 參考介面電路，其具有耦合到該溫度相關電流輸出節點的輸入和被配置為耦合到記憶體感測放大器的參考電流輸入的輸出。
  2. 如請求項1之電路，其中該參考介面電路包括： 第三可編程電流縮放電路，其具有耦合到該溫度相關電流輸出節點的輸入； 第四可編程電流縮放電路，其具有耦合到該恆定電流產生電路的輸入，其中該參考介面電路的輸出被配置為提供將該第三可編程電流縮放電路的輸出與該第四可編程電流縮放電路的輸出的總和；及 加總電路，其耦合到該第三可編程電流縮放電路的該輸出、該第四可編程電流縮放電路的該輸出和該參考介面電路的該輸出。
  3. 如請求項2之電路，其中： 該第三可編程電流縮放電路包括具有複數個可選輸出的第三電流鏡； 該第四可編程電流縮放電路包括具有複數個可選輸出的第四電流鏡；且 該加總電路包括將該第三可編程電流縮放電路的該輸出、該第四可編程電流縮放電路的該輸出和該參考介面電路的該輸出連接在一起的節點。
  4. 如請求項1之電路，其還包括耦合到該PTAT電流產生電路的參考電壓產生電路，其中該恆定電流產生電路包括電壓/電流轉換器，該電壓/電流轉換器具有耦合到該參考電壓產生電路的輸出的輸入。
  5. 如請求項4之電路，其中： 該PTAT電流產生電路包括： 第一雙極電晶體，其具有第一射極區， 第二雙極電晶體，其具有不同於該第一射極區的第二射極區，與電阻器串聯耦合，及 電流鏡，其耦合到該第一雙極電晶體與該第二雙極電晶體；且 該參考電壓產生電路包括： 第三雙極電晶體，其耦合到該電流鏡， 電阻器網路，其耦合到該電流鏡和該第三雙極電晶體，其中該電壓/電流轉換器耦合到該電阻器網路的輸出。
  6. 如請求項5之電路，其中該電阻器網路被配置為產生參考電壓，當將該參考電壓施加到該電壓/電流轉換器時，使該電壓/電流轉換器產生實質上與溫度無關電流。
  7. 如請求項1之電路，其中該電阻器網路是可微調的。
  8. 如請求項1之電路，其中： 該第一可編程電流縮放電路包括具有複數個可選輸出的第一電流鏡電路；且 該第二可編程電流縮放電路包括具有複數個可選輸出的第二電流鏡電路。
  9. 如請求項1之電路，其中該第一可編程電流縮放電路和該第二可編程電流縮放電路被程式設計為產生第一溫度相關參考電流的值，該第一溫度相關參考電流具有在第一溫度下的第一預定直流值和第一預定溫度係數。
  10. 如請求項1之電路，其中該參考介面電路被配置為： 縮放該第一溫度相關參考電流以形成第一經縮放電流； 和 將恆定電流添加到該第一經縮放電流以產生第二溫度相關參考電流，其具有在該第一溫度下的第二預定直流值和第二預定溫度係數。
  11. 一種方法，其包括： 在第一溫度下以複數個可編程縮放設定中的第一縮放設定來測量參考電流產生器的可編程PTAT產生器的輸出電流，以獲得第一電流測量； 在該第一溫度下以該複數個可編程縮放設定中的第二縮放設定來測量該可編程PTAT產生器的該輸出電流，以獲得第二電流測量； 在第二溫度下以該複數個可編程縮放設定中的該第一縮放設定來測量該可編程PTAT產生器的該輸出電流，以獲得第三電流測量； 在該第二溫度下以該複數個可編程縮放設定中的該第二縮放設定來測量該可編程PTAT產生器的該輸出電流，以獲得第四電流測量； 基於該第一電流測量、該第二電流測量、該第三電流測量和該第四電流測量，來確定該複數個可編程縮放設定中的縮放設定，該縮放設定配置該可編程PTAT產生器以產生具有預定溫度係數的輸出電流； 將該可編程PTAT產生器設定為所確定的該縮放設定，以提供經微調溫度相關電流； 確定恆定電流補償，其在從該經微調溫度相關電流中減去時提供在第三溫度下的預定dc補償電流； 設定該參考電流產生器的可編程恆定電流產生器以提供所確定的該恆定電流補償； 藉由該參考電流產生器基於該經微調溫度相關電流和所確定的該恆定電流補償來產生參考電流；及 將記憶體電路的記憶體單元的輸出電流與該參考電流進行比較。
  12. 如請求項11之方法，其中： 該第一溫度對應於該記憶體電路的最低操作溫度； 該第二溫度對應於該記憶體電路的最高操作溫度； 該第一縮放設定對應於該可編程PTAT產生器的最小電流設定；且 該第二縮放設定對應於該可編程PTAT產生器的最大電流設定。
  13. 如請求項11之方法，其中藉由該參考電流產生器來產生該參考電流包括： 從該經微調溫度相關電流中減去所確定的該恆定電流補償以提供第一溫度相關參考電流； 縮放該第一溫度相關參考電流以形成第二溫度相關電流； 縮放恆定電流以提供經縮放恆定電流；及 將該第二個溫度相關電流和該經縮放恆定電流相加以形成該參考電流。
  14. 如請求項11之方法，其中： 縮放該第一溫度相關參考電流以形成該第二溫度相關電流包括從電流鏡中選擇一或更多可選輸出分支，該電流鏡具有被配置為接收該第一溫度相關參考電流的輸入；且 縮放該恆定電流以提供該經縮放恆定電流包括從電流鏡中選擇一或更多可選輸出分支，該電流鏡具有被配置為接收該恆定電流的輸入。
  15. 如請求項11之方法，其還包括微調該可編程恆定電流產生器以提供與溫度相關電流。
  16. 如請求項15之方法，其中： 該可編程恆定電流產生器包括耦合到電壓/電流轉換器的參考電壓產生電路；且 微調該可編程恆定電流產生器包括微調該參考電壓產生電路的參考電壓。
  17. 如請求項15之方法，其中： 將該可編程PTAT產生器設定為所確定的該縮放設定包括選擇第一電流鏡的至少一個可選輸出；且 設定該參考電流產生器的該可編程恆定電流產生器包括選擇第二電流鏡的至少一個可選輸出。
  18. 如請求項11之方法，其中確定該縮放設定包括： 確定用以配置該可編程PTAT產生器以產生具有該預定溫度係數的該輸出電流的該複數個可編程縮放設定中的該縮放設定包括計算： m = ([(T H– T L)*S D– I PTAT_H_MIN+ I PTAT_C_MIN]*N STEPS)/[(I PTAT_H_MAX– I PTAT_H_MIN) – (I PTAT_C_MAX- I PTAT_C_MIN)]， 其中m為該複數個可編程縮放設定中所確定的該縮放設定，T H為該第一溫度，T L為該第二溫度，S D為該預定溫度係數，N STEPS為該複數個可編程縮放設定，I PTAT_H_MAX為該第一電流測量，I PTAT_H_MIN為該第二電流測量，I PTAT_C_MAX為該第三電流測量，且I PTAT_C_MIN為該第四電流測量。
  19. 如請求項18之方法，其中確定該恆定電流補償包括計算： I OFFSET= I PTAT_C_MIN+ m*[(I PTAT_C_MAX– I PTAT_C_MIN)/N STEPS1] + S D(T REF- T L)-I TARG， 其中I OFFSET為所確定的該恆定電流補償，I TARG為該預定dc補償電流，且T REF為該第三溫度。
  20. 一種系統，其包括： 記憶體陣列，其包括複數個記憶體單元； 複數個感測放大器，其耦合到該複數個記憶體單元，該複數個感測放大器中的每一感測放大器被配置為將流過該複數個記憶體單元中的相應記憶體單元的電流與參考電流進行比較； 可微調參考電流產生器，其被配置為產生第一電流，該第一電流包括在與溫度成比例的預定電流與第一預定恆定電流之間的差值；及 參考介面電路，其被配置為接收該第一電流、縮放所接收的該第一電流以形成經縮放第二電流，並將該經縮放第二電流與第二預定恆定電流相加以形成該參考電流。
  21. 如請求項20之系統，其中該複數個記憶體單元包括複數個SONOS記憶體單元。
  22. 如請求項20之系統，其還包括測試器，該測試器被配置為： 當處於第一縮放設定時，測量由該可微調電流參考產生器在第一溫度下產生的第一PTAT電流； 當處於第二縮放設定時，測量由該可微調電流參考產生器在該第一溫度下產生的第二PTAT電流； 當處於該第一縮放設定時，測量由該可微調電流參考產生器在第二溫度下產生的第三PTAT電流； 當處於該第二縮放設定時，測量由該可微調電流參考產生器在該第二溫度下產生的第四PTAT電流，其中該第一溫度大於該第二溫度，並且該第一縮放設定使該可微調參考電流產生器產生比在該第二個縮放設定下更大的電流； 基於所測量的該第一PTAT電流、所測量的該第二PTAT電流、所測量的該第三PTAT電流、所測量的該第四PTAT電流和目標溫度係數來確定該可微調參考電流產生器的微調設定；及 將所確定的該微調設定應用於該可微調參考電流產生器。
  23. 如請求項20之系統，其中該參考介面電路包括： 第一可調整電流鏡，其被配置為接收該第一電流並經由複數個第一可選電流鏡輸出來提供該經縮放第二電流； 第二可調整電流鏡，其被配置為接收恆定參考電流並經由複數個第二可選電流鏡輸出來提供該預定恆定電流；及 共同節點，其耦合到該複數個第一可選電流鏡輸出中的一或更多所選輸出、該複數個第二可選電流鏡輸出中的一或更多所選輸出和該參考介面電路的輸出。
TW111135544A 2021-12-07 2022-09-20 用於記憶體感測的電流產生器 TW202329132A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163286875P 2021-12-07 2021-12-07
US63/286,875 2021-12-07
US17/653,409 US11940831B2 (en) 2021-12-07 2022-03-03 Current generator for memory sensing
US17/653,409 2022-03-03

Publications (1)

Publication Number Publication Date
TW202329132A true TW202329132A (zh) 2023-07-16

Family

ID=86608619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135544A TW202329132A (zh) 2021-12-07 2022-09-20 用於記憶體感測的電流產生器

Country Status (5)

Country Link
US (1) US11940831B2 (zh)
CN (1) CN118369558A (zh)
DE (1) DE112022005844T5 (zh)
TW (1) TW202329132A (zh)
WO (1) WO2023107770A1 (zh)

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608679A (en) * 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
EP1420412B1 (en) * 2002-11-18 2008-07-09 STMicroelectronics S.r.l. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
US6828847B1 (en) 2003-02-27 2004-12-07 Analog Devices, Inc. Bandgap voltage reference circuit and method for producing a temperature curvature corrected voltage reference
US7116088B2 (en) * 2003-06-09 2006-10-03 Silicon Storage Technology, Inc. High voltage shunt regulator for flash memory
JP2005259330A (ja) * 2004-02-09 2005-09-22 Sharp Corp バイアス電圧印加回路及び半導体記憶装置
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US7471582B2 (en) * 2006-07-28 2008-12-30 Freescale Semiconductor, Inc. Memory circuit using a reference for sensing
US8102201B2 (en) 2006-09-25 2012-01-24 Analog Devices, Inc. Reference circuit and method for providing a reference
US8217713B1 (en) 2006-10-24 2012-07-10 Cypress Semiconductor Corporation High precision current reference using offset PTAT correction
JP4660526B2 (ja) * 2007-09-21 2011-03-30 株式会社東芝 負電圧検知回路を備えた半導体集積回路
US20090251950A1 (en) * 2008-04-08 2009-10-08 Ulrich Klostermann Integrated Circuit, Memory Cell Arrangement, Thermal Select Magneto-Resistive Memory Cell, Method of Operating a Thermal Select Magneto-Resistive Memory Cell, and Method of Manufacturing a Thermal Select Magneto-Resistive Memory Cell
KR101870119B1 (ko) * 2009-12-25 2018-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8531235B1 (en) 2011-12-02 2013-09-10 Cypress Semiconductor Corporation Circuit for a current having a programmable temperature slope
WO2015132980A1 (en) * 2014-03-07 2015-09-11 Akira Katayama Memory device
US9293215B2 (en) * 2014-03-18 2016-03-22 Integrated Silicon Solution, Inc. Reference current circuit with temperature coefficient correction
US9349472B2 (en) * 2014-03-25 2016-05-24 Integrated Silicon Solution, Inc. Flash memory device with sense-amplifier-bypassed trim data read
KR102242561B1 (ko) * 2014-10-02 2021-04-20 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
WO2016099580A2 (en) * 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US20160293252A1 (en) * 2015-03-30 2016-10-06 Kabushiki Kaisha Toshiba Semiconductor storage device
CN106155164B (zh) 2015-04-20 2017-11-28 扬智科技股份有限公司 电子装置与其集成电路
US10859624B2 (en) * 2015-12-24 2020-12-08 Renesas Electronics Corporation Semiconductor device, electronic control unit and vehicle apparatus
CN106935267B (zh) * 2015-12-31 2020-11-10 硅存储技术公司 用于闪速存储器系统的低功率感测放大器
US10564900B2 (en) * 2016-03-04 2020-02-18 Western Digital Technologies, Inc. Temperature variation compensation
CN107238743B (zh) * 2016-03-28 2019-11-22 比亚迪股份有限公司 负电压检测电路
US10366765B2 (en) * 2016-12-15 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Adjustment circuit for partitioned memory block
IT201800004496A1 (it) 2018-04-13 2019-10-13 Circuito sensore, sistema e procedimento corrispondenti
KR102670947B1 (ko) * 2018-08-17 2024-06-03 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 반도체 시스템 및 전자 장치
FR3086405B1 (fr) * 2018-09-24 2020-12-25 St Microelectronics Sa Dispositif electronique capable de former un capteur de temperature ou une source de courant delivrant un courant independant de la temperature.
KR102627994B1 (ko) * 2018-10-04 2024-01-22 삼성전자주식회사 비휘발성 메모리 장치의 센싱 회로, 이를 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US10838443B2 (en) 2018-12-05 2020-11-17 Qualcomm Incorporated Precision bandgap reference with trim adjustment
JP7343333B2 (ja) * 2019-08-27 2023-09-12 日立Astemo株式会社 電力変換装置
US11329609B2 (en) * 2019-09-25 2022-05-10 Skyworks Solutions, Inc. Analog bias control of RF amplifiers
KR20210052710A (ko) * 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치
US11200927B2 (en) * 2020-04-08 2021-12-14 Micron Technology, Inc. Timing signal delay compensation in a memory device
US11651807B2 (en) * 2020-12-07 2023-05-16 Everspin Technologies, Inc. Midpoint sensing reference generation for STT-MRAM

Also Published As

Publication number Publication date
US20230176604A1 (en) 2023-06-08
WO2023107770A1 (en) 2023-06-15
US11940831B2 (en) 2024-03-26
CN118369558A (zh) 2024-07-19
DE112022005844T5 (de) 2024-09-19

Similar Documents

Publication Publication Date Title
KR101258319B1 (ko) 온도와 디지털 코드 사이의 선형 관계를 제공하는 방법 및 장치
US7319346B2 (en) Circuit and method for trimming integrated circuits
US10190922B2 (en) Method and apparatus for calibrating a sensor
CN113168200B (zh) 利用修整调节的精确带隙参考
CN107305147B (zh) 温度传感器和具有高准确度的温度传感器校准方法
US7798707B2 (en) Systems and methods for determining device temperature
CN107917764B (zh) 温度感测电路及用于温度感测的方法
KR20190106190A (ko) 고정밀도 cmos 온도 센서 및 그 동작 방법
US8947067B1 (en) Automatic bandgap voltage calibration
CN114721460B (zh) 校准方法、装置、电子设备及计算机可读存储介质
US20050179575A1 (en) Accurate testing of temperature measurement unit
US20160124445A1 (en) Ultra low temperature drift bandgap reference with single point calibration technique
EP3721314B1 (en) Programmable temperature coefficient analog second-order curvature compensated voltage reference and trim techniques for voltage reference circuits
TW202329132A (zh) 用於記憶體感測的電流產生器
TWI775419B (zh) 積體電路與用於積體電路之溫度感測器之操作方法
US9618952B2 (en) Current generator circuit and method of calibration thereof
US10120399B1 (en) Trim techniques for voltage reference circuits
EP3582061B1 (en) Current source with variable resistor circuit
US20230140251A1 (en) High accuracy fast voltage and temperature sensor circuit
CN118190202A (zh) 包括温度传感器的集成电路
La Cruz-Hernández et al. Automated temperature trimming for mismatch and process variations in bandgap voltage reference