CN1530662A

CN1530662A - 集成电路的检测方法

Info

Publication number: CN1530662A
Application number: CNA031201792A
Authority: CN
Inventors: 萧祝瓜
Original assignee: Holtek Semiconductor Inc
Current assignee: Holtek Semiconductor Inc
Priority date: 2003-03-10
Filing date: 2003-03-10
Publication date: 2004-09-22
Anticipated expiration: 2023-03-10
Also published as: CN100337119C

Abstract

本发明公开了一种集成电路的检测方法，是由一微控制器来驱动一高电平电压与一低电平电压至一待测集成电路的接脚以进行测试，该方法的步骤包含：(a)该微控制器驱动该高电平电压至该待测集成电路的接地接脚；(b)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只接脚呈现开路状态；(c)该微控制器驱动该高电平电压至该待测集成电路的一待测输出入接脚及驱动该低电平电压至该集成电路的接地接脚；(d)该微控制器分别读入其它输出入接脚及电源接脚的电位，以判断哪一只输出入接脚与该输出入接脚呈现短路状态，并判断该待测输出入接脚或该电源接脚是否与该接地接脚呈现短路状态；类似的方法，判断余下的接脚之间是否短路和/或开路。

Description

集成电路的检测方法

技术领域

本发明涉及一种集成电路的检测方法，尤指一种借助一微控制器来驱动一高电平电压与一低电平电压至一待测集成电路的接脚以进行测试的检测方法。

背景技术

由于电子产业竞争剧烈，厂商为争取利润，方法之一便是要降低产品的成本，因此许多系统商为了节省集成电路(Integrated Circuit，IC)的封装成本，于生产时将集成电路的晶粒以COB(Chip On Board)方式直接打线在印刷电路板上。然而此种生产方式在集成电路打线及封胶过程中，可能会导致打线的脱落或打线间短路，若是在组装为成品前未将此不良品淘汰，则会增加不必要的材料及测试成本，因此如何研发一套快速方便又有效的集成电路的开短路检测法，便成为一个重要的课题。

现有的集成电路开短路检测法乃是以昂贵的自动测试机台作测试，徒然增加了许多生产成本。

发明内容

本发明的主要目的是提供一种简易方便快速的集成电路开路或短路检测方法。

为了实现上述目的，本发明提供了一种集成电路的检测方法，由一微控制器来驱动一高电平电压与一低电平电压至一待测集成电路的接脚以进行测试，而该方法的步骤包含(a)该微控制器驱动该高电平电压至该待测集成电路的接地接脚；(b)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只接脚呈现开路状态；(c)该微控制器驱动该高电平电压至该待测集成电路的一待测输出入接脚及驱动该低电平电压至该待测集成电路的接地接脚；(d)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，并判断该待测输出入接脚或该电源接脚是否与该接地接脚呈现短路状态；(e)重复步骤(c)至步骤(d)，以对该待测集成电路的所有输出入接脚逐一进行短路状态的判断；(f)该微控制器驱动该高电平电压至该待测集成电路的电源接脚及驱动该低电平电压至该待测集成电路的接地接脚；以及(g)该微控制器分别读入该待测集成电路的所有输出入接脚的电位，以判断哪一只输出入接脚与该电源接脚呈现短路状态。

根据上述构想，其中该步骤(b)中，若该微控制器读入的电位为低电位，则该接脚呈现开路状态。

根据上述构想，其中该步骤(d)中，若该微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该待测输出入接脚呈现短路状态。

根据上述构想，其中该步骤(d)中，若该微控制器读入的该电源接脚的电位为低电位，则该待测输出入接脚或该电源接脚与该接地接脚呈现短路状态。

根据上述构想，其中该步骤(g)中，若该微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该电源接脚呈现短路状态。

本发明还提供了一种集成电路的检测方法，是由一微控制器来驱动一高电平电压与一低电平电压至多个待测集成电路以进行测试，其中该微控制器通过多个模拟开关与该待测集成电路电连接，该方法的步骤包含(a)该微控制器切换至该模拟开关其中之一，以选择该待测集成电路其中之一进行检测；(b)该微控制器驱动该高电平电压至该待测集成电路的接地接脚；(c)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只接脚呈现开路状态；(d)该微控制器驱动该高电平电压至该待测集成电路的一待测输出入接脚及驱动该低电平电压至该待测集成电路的接地接脚；(e)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，并判断该待测输出入接脚或该电源接脚是否与该接地接脚呈现短路状态；(f)重复步骤(d)至步骤(e)，以对该待测集成电路的所有输出入接脚逐一进行短路状态的判断；(g)该微控制器驱动该高电平电压至该待测集成电路的电源接脚及驱动该低电平电压至该待测集成电路的接地接脚；(h)该微控制器分别读入该待测集成电路的所有输出入接脚的电位，以判断哪一只输出入接脚与该电源接脚呈现短路状态；以及(i)重复步骤(a)至步骤(h)，以对该待测集成电路逐一进行检测。

根据上述构想，其中该步骤(c)中，若该微控制器读入的电位为低电位，则该接脚呈现开路状态。

根据上述构想，其中该步骤(e)中，若该微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该待测输出入接脚呈现短路状态。

根据上述构想，其中该步骤(e)中，若该微控制器读入的该电源接脚的电位为低电位，则该待测输出入接脚或该电源接脚与该接地接脚呈现短路状态。

根据上述构想，其中该步骤(h)中，若该微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该电源接脚呈现短路状态。

本发明还提供了一种集成电路的检测方法，是由一主微控制器及至少一副微控制器来驱动一高电平电压与一低电平电压至一待测集成电路以进行测试，其中该待测集成电路的电源接脚、接地接脚、及部分输出入接脚电连接于该主微控制器，该待测集成电路的其它输出入接脚电连接于该副微控制器，而该方法的步骤包含(a)该主微控制器驱动该高电平电压至该待测集成电路的接地接脚；(b)该主微控制器分别读入电连接于该主微控制器的该待测集成电路的输出入接脚及电源接脚的电位，以判断哪一只接脚呈现开路状态；(c)该主微控制器通知该副微控制器分别读入电连接于该副微控制器的该待测集成电路的输出入接脚的电位，以判断哪一只接脚呈现开路状态，而该副微控制器再将检测结果回传至该主微控制器；(d)该主微控制器驱动该高电平电压至电连接于该主微控制器的该待测集成电路的一待测输出入接脚及驱动该低电平电压至该待测集成电路的接地接脚；(e)该主微控制器分别读入电连接于该主微控器的该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，并判断该待测输出入接脚或该电源接脚是否与该接地接脚呈现短路状态；(f)该主微控制器通知该副微控制器分别读入电连接于该副微控制器的该待测集成电路的输出入接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，而该副微控制器再将检测结果回传至该主微控制器；(g)重复步骤(d)至步骤(f)，以对电连接于该主微控制器的该待测集成电路的所有输出入接脚逐一进行短路状态的判断；(h)该主微控制器将控制权交给该副微控制器；(i)该副微控制器驱动该高电平电压至电连接于该副微控制器的该待测集成电路的一待测输出入接脚；(j)该副微控制器分别读入电连接于该副微控器之该待测集成电路的其它输出入接脚，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态；(k)该副微控制器通知该主微控制器分别读入电连接于该主微控制器的该待测集成电路的输出入接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，而该主微控制器再将检测结果回传至该副微控制器；(l)该副微控制器将完整检测结果回传至该主微控制器；以及(m)：重复步骤(i)至步骤(l)，以对电连接于该副微控制器的该待测集成电路的所有输出入接脚逐一进行短路状态的判断。

根据上述构想，其中该步骤(b)中，若该主微控制器读入的电位为低电位，则该接脚呈现开路状态。

根据上述构想，其中该步骤(c)中，若该副微控制器读入的电位为低电位，则该接脚呈现开路状态。

根据上述构想，其中该步骤(e)中，若该主微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该待测输出入接脚呈现短路状态。

根据上述构想，其中该步骤(e)中，若该主微控制器读入的该电源接脚的电位为低电位，则该待测输出入接脚或该电源接脚与该接地接脚呈现短路状态。

根据上述构想，其中该步骤(f)中，若该副微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该待测输出入接脚呈现短路状态。

根据上述构想，其中该步骤(j)中，若该副微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该待测输出入接脚呈现短路状态。

根据上述构想，其中该步骤(k)中，若该主微控制器读入的输出入接脚的电位为高电位，则该输出入接脚与该待测输出入接脚呈现短路状态。

本发明的集成电路的检测方法适用于对单独集成电路包装的检测，也可对集成电路包装后焊在印刷电路板上的检测，或是集成电路晶粒以COB(Chip OnBoard)方式打线在印刷电路板上的检测，应用范围广泛，可有效降低生产测试成本，实为一种简易快速有效的集成电路的检测方法。

下面结合附图和具体实施方式对本发明作进一步说明。

附图说明

图1是本发明较佳实施例一的架构示意图；

图2是本发明较佳实施例二的架构示意图；

图3是本发明较佳实施例三的架构示意图；

图4是图3的主微控制器通知副微控制器检测开路的时序图；

图5是图3的主微控制器通知副微控制器检测短路的时序图；

图6是图3的主微控制器将控制权交给副微控制器以检测短路的时序图。

附图标号说明

11：微控制器 12：待测集成电路

121：待测集成电路的内部电路

21：微控制器 22：第一模拟开关

23：第二模拟开关 24：第一待测集成电路

241：第一待测集成电路的内部电路

25：第二待测集成电路

251：第二待测集成电路的内部电路

31：主微控制器 32：副微控制器

33：待测集成电路

331：待测集成电路的内部电路

具体实施方式

本发明的集成电路(Integrated Circuit，IC)的检测方法是利用集成电路的输入或输出接脚有加保护二极管的特性，作为本案检测方法的基础，可以一微控制器检测一颗集成电路(较佳实施例一)，或是以一微控制器检测数颗集成电路(较佳实施例二)，或是以多个微控制器检测一颗接脚数目较多的集成电路(较佳实施例三)，其详细实施方式如以下所述：

较佳实施例一

本实施例以一微控制器检测一颗集成电路的检测方法，是由一微控制器来驱动一高电平电压与一低电平电压至一待测集成电路的接脚以进行测试，其架构如图1所示，其中该待测集成电路12具有一内部电路121。图1所示的架构是以2只输出入接脚IO1、IO2为例，若输出入接脚大于2只，则检试方法依下述方式类推。

首先，通过该微控制器11驱动该高电平电压Vh至该待测集成电路12的接地接脚GND，则该待测集成电路12的IO1接脚及IO2接脚将呈现一Vh-diode压降(约0.7V)的高电平，该待测集成电路12的电源接脚VDD将呈现一Vh-2倍diode压降的高电平，此时从该微控制器11读入该待测集成电路12的IO1接脚、IO2接脚及电源接脚VDD的电位，则应皆读到高电平，若有任何一只接脚为低电平，则表示有接脚开路(open)，因为在该微控制器11端已对读入的接脚加上低电平(pull-low)电阻。

接着，通过该微控制器11驱动该高电平电压至该待测集成电路12的IO1接脚及驱动该低电平电压至待测集成电路12的接地脚GND，之后从该微控制器11读入该待测集成电路12的IO2接脚及电源接脚VDD的电位，此时读到IO2接脚的电位应为低电平，若为高电平，则表示IO2接脚与IO1接脚短路(short)；读到电源接脚VDD的电位应为高电平，若为低电平，则表示IO1接脚或电源接脚VDD与接地接脚GND短路。若输出入接脚大于2只，则继续检测其它输出入接脚是否为低电平。

然后，通过该微控制器11驱动该高电平电压至该待测集成电路12的IO2接脚及驱动该低电平电压至该待测集成电路12的接地接脚GND，之后从该微控制器11读入该待测集成电路12的IO1接脚及电源接脚VDD的电位，此时读到IO1接脚的电位应为低电平，若为高电平，则表示IO1接脚与IO2接脚短路；读到电源接脚VDD的电位应为高电平，若为低电平，则表示IO2接脚或电源接脚VDD与接地接脚GND短路。若输出入接脚大于2只，则继续检测其它输出入接脚是否为低电平。若输出入接脚大于2只，则按照上述方法，依序驱动高电平电压至待测输出入接脚及驱动低电平电压至该待测集成电路12的接地接脚GND，然后检测其它输出入接脚及电源接脚VDD的电平是否正确。

输出入接脚检测完成之后，接着通过该微控制器11驱动高电平电压至该待测集成电路12的电源接脚VDD及驱动低电平电压至该待测集成电路12的接地接脚GND，此时读到IO1接脚及IO2接脚的电位应为低电平，若为高电平，则表示与电源接脚VDD短路。若输出入接脚大于2只，则继续检查其它输出入接脚是否为低电平。依照上述方法可以检测出任何一只接脚开路，或是任何2只接脚短路。

较佳实施例二

本实施例是以一微控制器检测多个集成电路的检测方法，是由一微控制器来驱动一高电平电压与一低电平电压至多个待测集成电路的接脚以进行测试，其中该微控制器是通过多个模拟开关与该待测集成电路电连接，其架构如图2所示，其中该待测集成电路24、25的任一个具有一内部电路241、251。图2所示的架构是以2个模拟开关22、23与2颗待测集成电路24、25为例，若待测集成电路颗数大于2颗，则模拟开关的数目也必须等量增加。本实施例的检测方法是以较佳实施例一的检测方法为基础，同时利用模拟开关快速切换的优点，取代切换速度较慢的继电器，用以增快检测速度与提升可靠度，并且可以检测多颗集成电路，使得检测效率大为提升。其检测方法如下所述：

首先，该微控制器21切换至第一模拟开关22以选择对第一待测集成电路24进行检测(由发送使能信号EN1至该第一模拟开关22来达成)。之后即开始进行检测，检测方法与较佳实施例一相同。检测完成之后，该微控制器21再切换至第二模拟开关23以选择对第二待测集成电路25进行检测(由发送使能信号EN2至该第二模拟开关23来达成)，检测方法也与较佳实施例一相同。若欲对第三颗集成电路进行检测，则依上述方法类推。

较佳实施例三

若是待测集成电路的接脚太多，以一微控制器无法同时测试所有的接脚，则可使用2颗以上的微控制器来对此待测集成电路进行检测。如图3所示，是本发明较佳实施例三的架构示意图，较佳实施例三是以多个微控制器31、32检测一颗接脚数目较多的集成电路33的检测方法，是由一主微控制器31及至少一副微控制器32来驱动一高电平电压与一低电平电压至一待测集成电路33的接脚以进行测试，其中该待测集成电路33的电源接脚VDD、接地接脚GND、及部分输出入接脚IO1、IO2电连接于该主微控制器31，该待测集成电路33的其它输出入接脚IO3、IO4电连接于该副微控制器32，其架构如图3所示，其中该待测集成电路33具有一内部电路331。其检测方法如下所述：

测试是否开路时，由该主微控制器31驱动该高电平电压至该待测集成电路33的接地接脚GND，之后检测其它接至该主微控制器31的接脚的电位是否为高电平，若为低电平，则表示该接脚开路。检测完成后，该主微控制器31通知该副微控制器32检测接至该副微控制器32的接脚的电位是否为高电平，若为低电平，则该副微控制器32告知该主微控制器31有开路的情况，其时序如图4所示，其中，SCOPEN(M)表示微控制器送出信号通知副微控制器测试其哪一个接脚呈开路状态，首先，主微控制器测完接至其上的接脚后，通知副微控制器测试其他接脚，然后副微控制器在检测时，送出忙(busy)信号，而在检测完成后则送出OK信号。

测试是否短路时，由该主微控制器31驱动该高电平电压至电连接于该主微控制器31的该待测集成电路33的一待测输出入接脚及驱动该低电平电压至该待测集成电路33的接地接脚GND，之后随即检测其它接至该主微控制器31的接脚是否有与该待测输出入接脚短路的情况，检测完成后，该主微控制器31通知该副微控制器32检测接至该副微控制器32的接脚的电位是否为低电平，若为高电平，则该副微控制器32告知该主微控制器31有短路的情况，其时序图5所示，其中，SCSHORT(M)表示主微控制器送出信号通知副微控制器测试其他接脚是否短路；其时序过程为：主微控制器测完接至其上的接脚后，通知副微控制器测试其他接脚，副微控制器在检测时，送出忙(busy)信号，而在检测完成后则送出OK信号。

检测完接至该主微控制器31的接脚是否有与其它接脚短路之后，该主微控制器31将控制权交给该副微控制器32，该副微控制器32驱动该高电平电压至电连接于该副微控制器32的该待测集成电路33的一待测输出入接脚，之后检测其它接至该副微控制器32的接脚的电位是否为低电平，若为高电平，则表示与该待测输出入接脚短路，检测完成后，该副微控制器32通知该主微控制器31检测接至该主微控制器31的接脚是否有与该待测输出入接脚短路，然后该主微控制器31将检测结果通知该副微控制器32，之后该副微控制器32汇整检测结果通知该主微控制器31。依上述方法进行检测，可以检测出任何2只接脚短路，其时序如图6所示，其中，SVSHORT(M)表示主微控制器送出信号将控制权交给副微控制器，并请其检测其接脚是否短路，MCSHORT(S)表示副微控制器送出信号通知主微控制器测试其接脚是否有短路，其时序过程为：1、主微控制器将控制权交给副微控制器，请其检测接至其的接脚是否短路，2、副微控制器检测短路时送出忙(busy)信号，3、副微控制器通知主微控制器检测接至该主微控制器的接脚是否有短路的情况，4、主微控制器检测短路时送出忙(busy)信号，5、主微控制器将检测结果通知副微控制器，6副微控制器汇整检测结果后通知主微控制器。

综上所述，本发明的集成电路的检测方法是由微控制器来驱动电压电平至待测集成电路的接脚，利用集成电路的输出入接脚有加保护二极管的特性，进行简易方便快速的集成电路开路或短路检测，有效改善了现有技术的缺陷。

Claims

1.一种集成电路的检测方法，是由一微控制器来驱动一高电平电压与一低电平电压至一待测集成电路的接脚以进行测试，其特征在于，该方法的步骤包含：

(a)该微控制器驱动该高电平电压至该待测集成电路的接地接脚；

(b)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只接脚呈现开路状态；

(c)该微控制器驱动该高电平电压至该待测集成电路的一待测输出入接脚及驱动该低电平电压至该待测集成电路的接地接脚；

(d)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，并判断该待测输出入接脚或该电源接脚是否与该接地接脚呈现短路状态；

(e)重复步骤(c)至步骤(d)，以对该待测集成电路的所有输出入接脚逐一进行短路状态的判断；

(f)该微控制器驱动该高电平电压至该待测集成电路的电源接脚及驱动该低电平电压至该待测集成电路的接地接脚；以及

(g)该微控制器分别读入该待测集成电路的所有输出入接脚的电位，以判断哪一只输出入接脚与该电源接脚呈现短路状态。

2.如权利要求1所述的方法，其特征在于，该步骤(b)中，若该微控制器读入的电位为低电平，则该接脚呈现开路状态。

3.如权利要求1所述的方法，其特征在于，该步骤(d)中，若该微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该待测输出入接脚呈现短路状态；而若该微控制器读入的该电源接脚的电位为低电平，则该待测输出入接脚或该电源接脚与该接地接脚呈现短路状态。

4.如权利要求1所述的方法，其特征在于，该步骤(g)中，若该微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该电源接脚呈现短路状态。

5.一种集成电路的检测方法，是由一微控制器来驱动一高电平电压与一低电平电压至多个待测集成电路的接脚以进行测试，其特征在于，该微控制器是通过多个模拟开关与该待测集成电路电连接，该方法的步骤包含：

(a)该微控制器切换至该多个模拟开关其中之一，以选择该待测集成电路其中之一进行检测；

(b)该微控制器驱动该高电平电压至该待测集成电路的接地接脚；

(c)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只接脚呈现开路状态；

(d)该微控制器驱动该高电平电压至该待测集成电路的一待测输出入接脚及驱动该低电平电压至该待测集成电路的接地接脚；

(e)该微控制器分别读入该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，并判断该待测输出入接脚或该电源接脚是否与该接地接脚呈现短路状态；

(f)重复步骤(d)至步骤(e)，以对该待测集成电路的所有输出入接脚逐一进行短路状态的判断；

(g)该微控制器驱动该高电平电压至该待测集成电路的电源接脚及驱动该低电平电压至该待测集成电路的接地接脚；

(h)该微控制器分别读入该待测集成电路的所有输出入接脚的电位，以判断哪一只输出入接脚与该电源接脚呈现短路状态；以及

(i)重复步骤(a)至步骤(h)，以对该待测集成电路逐一进行检测。

6.如权利要求5所述的方法，其特征在于：

该步骤(c)中，若该微控制器读入的电位为低电平，则该接脚呈现开路状态；

该步骤(e)中，若该微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该待测输出入接脚呈现短路状态；而若该微控制器读入的该电源接脚的电位为低电平，则该待测输出入接脚或该电源接脚与该接地接脚呈现短路状态；及/或

该步骤(h)中，若该微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该电源接脚呈现短路状态。

7.一种集成电路的检测方法，是由一主微控制器及至少一副微控制器来驱动一高电平电压与一低电平电压至一待测集成电路的接脚以进行测试，其特征在于，该待测集成电路的电源接脚、接地接脚及部分输出入接脚是电连接于该主微控制器，该待测集成电路的其它输出入接脚电连接于该副微控制器，而该方法的步骤包含：

(a)该主微控制器驱动该高电平电压至该待测集成电路的接地接脚；

(b)该主微控制器分别读入电连接于该主微控制器的该待测集成电路的输出入接脚及电源接脚的电位，以判断哪一只接脚呈现开路状态；

(c)该主微控制器通知该副微控制器分别读入电连接于该副微控制器的该待测集成电路的输出入接脚的电位，以判断哪一只接脚呈现开路状态，而该副微控制器再将检测结果回传至该主微控制器；

(d)该主微控制器驱动该高电平电压至电连接于该主微控制器的该待测集成电路的一待测输出入接脚及驱动该低电平电压至该待测集成电路的接地接脚；

(e)该主微控制器分别读入电连接于该主微控器的该待测集成电路的其它输出入接脚及电源接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，并判断该待测输出入接脚或该电源接脚是否与该接地接脚呈现短路状态；

(f)该主微控制器通知该副微控制器分别读入电连接于该副微控制器的该待测集成电路的输出入接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，而该副微控制器再将检测结果回传至该主微控制器；

(g)重复步骤(d)至步骤(f)，以对电连接于该主微控制器的该待测集成电路的所有输出入接脚逐一进行短路状态的判断；

(h)该主微控制器将控制权交给该副微控制器；

(i)该副微控制器驱动该高电平电压至电连接于该副微控制器的该待测集成电路之一待测输出入接脚；

(j)该副微控制器分别读入电连接于该副微控器的该待测集成电路的其它输出入接脚，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态；

(k)该副微控制器通知该主微控制器分别读入电连接于该主微控制器的该待测集成电路的输出入接脚的电位，以判断哪一只输出入接脚与该待测输出入接脚呈现短路状态，而该主微控制器再将检测结果回传至该副微控制器；

(l)该副微控制器将完整检测结果回传至该主微控制器；以及

(m)重复步骤(i)至步骤(l)，以对电连接于该副微控制器的该待测集成电路的所有输出入接脚逐一进行短路状态的判断。

8.如权利要求7所述的方法，其特征在于：

该步骤(b)中，若该主微控制器读入的电位为低电平，则该接脚呈现开路状态；及/或

该步骤(c)中，若该副微控制器读入的电位为低电平，则该接脚呈现开路状态。

9.如权利要求7所述的方法，其特征在于，该步骤(e)中，若该主微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该待测输出入接脚呈现短路状态；而若该主微控制器读入的该电源接脚的电位为低电平，则该待测输出入接脚或该电源接脚与该接地接脚呈现短路状态。

10.如权利要求7所述的方法，其特征在于，该步骤(f)中，若该副微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该待测输出入接脚呈现短路状态。

11.如权利要求7所述的方法，其特征在于，该步骤(j)中，若该副微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该待测输出入接脚呈现短路状态。

12.如权利要求7所述的方法，其特征在于，该步骤(k)中，若该主微控制器读入的输出入接脚的电位为高电平，则该输出入接脚与该待测输出入接脚呈现短路状态。