CN112485653A - 一种集成电路测试系统及方法 - Google Patents

一种集成电路测试系统及方法 Download PDF

Info

Publication number
CN112485653A
CN112485653A CN202011269377.9A CN202011269377A CN112485653A CN 112485653 A CN112485653 A CN 112485653A CN 202011269377 A CN202011269377 A CN 202011269377A CN 112485653 A CN112485653 A CN 112485653A
Authority
CN
China
Prior art keywords
test
relay array
array module
lower computer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011269377.9A
Other languages
English (en)
Inventor
蔡建荣
邱忠文
罗俊
吴兆希
王翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN202011269377.9A priority Critical patent/CN112485653A/zh
Publication of CN112485653A publication Critical patent/CN112485653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31713Input or output interfaces for test, e.g. test pins, buffers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31703Comparison aspects, e.g. signature analysis, comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31704Design for test; Design verification

Abstract

本发明提供一种集成电路测试系统及方法,系统包括:测试板模块、用于切换测试引脚的继电器阵列模块、用于发送测试指令的上位机、用于根据所述测试指令对继电器阵列模块进行控制的下位机;所述测试板模块与所述继电器阵列模块匹配连接,所述测试板模块与被测器件或被测电路相匹配,所述继电器阵列模块与所述下位机连接,所述下位机与所述上位机连接;通过上位机发送测试指令,下位机接收上位机发出的测试指令并对继电器阵列模块进行控制,继电器阵列模块与测试板模块匹配连接,实现对不同电路单元的引脚间的切换测试,测试效率较高,成本较低。

Description

一种集成电路测试系统及方法
技术领域
本发明涉及电子领域,尤其涉及一种集成电路测试系统及方法。
背景技术
随着科技的发展,集成电路的规模越做越大,使得电路的引脚数越来越多,有些电路中包含较多的重复单元,目前,对集成电路或器件进行测试时,通常采用人工的方式在不同单元的引脚间进行重复切换测试,且需要制作多个检测板,然而,采用人工的方式进行切换测试会导致测试效率较低,安全性较低,测试一致性较低,成本较高,且容易对器件造成一定的安全隐患。
发明内容
本发明提供一种集成电路测试系统及方法,以解决现有技术中通过人工的方式在不同电路单元的引脚间进行重复切换测试造成测试效率较低及成本较高的问题。
本发明提供的集成电路测试系统,包括:
测试板模块、用于切换测试引脚的继电器阵列模块、用于发送测试指令的上位机、用于根据所述测试指令对继电器阵列模块进行控制的下位机;
所述测试板模块与所述继电器阵列模块匹配连接,所述测试板模块与被测器件或被测电路相匹配,所述继电器阵列模块与所述下位机连接,所述下位机与所述上位机连接。
可选的,所述继电器阵列模块包括:继电器阵列底板,所述继电器阵列底板均匀设有多个继电器。
可选的,所述下位机包括:下位机控制底板,所述下位机控制底板远离地面的一面设有单片机单元和USB接口单元,所述下位机通过所述USB接口单元与所述上位机连接。
可选的,还包括:用于放大信号输出功率的驱动电路阵列模块,所述继电器阵列模块通过所述驱动电路阵列模块与所述下位机连接。
可选的,所述驱动电路阵列模块包括:驱动电路阵列板,所述驱动器阵列板的一面均匀设置有多个驱动电路,所述驱动电路包括:NMOS管、寄生二极管、稳压二极管,所述NMOS管的栅极与所述下位机连接,所述NMOS管的源极接地,所述稳压二极管的正极与所述NMOS管的源极连接并接地,所述稳压二极管的负极与所述NMOS管的栅极连接,所述NMOS管的漏极与所述继电器阵列模块连接,所述寄生二极管的正极与所述NMOS管的源极连接,所述寄生二极管的负极与所述NMOS管的漏极连接。
可选的,所述测试板模块包括:测试基板,所述测试基板远离所述继电器阵列模块的一面设有用于固定被测器件或被测电路的测试夹具。
可选的,所述测试基板远离所述测试夹具的一面通过航空插座与继电器阵列底板连接,所述继电器阵列底板靠近地面的一面通过航空插座与下位机控制底板连接。
可选的,所述驱动电路的输出端与一个或多个继电器的输入端连接。
本发明还提供一种集成电路测试方法,包括:
发出测试指令;
根据所述测试指令,对继电器阵列模块进行控制;
通过对所述继电器阵列模块的控制,获取测试参数数据;
判断所述测试参数数据是否处于预设的参数阈值范围,进而获取并输出判断结果;
根据所述判断结果,判断是否发出警报;
完成对多个引脚的切换测试。
可选的,根据所述测试指令,对继电器阵列模块进行控制的步骤包括:
根据所述测试指令,获取对所述继电器阵列模块的控制指令;
根据所述控制指令,控制所述继电器阵列模块进行测试引脚切换;
通过对所述继电器阵列模块的测试引脚切换的控制,获取所述测试参数数据。
本发明的有益效果:本发明中的集成电路测试系统通过上位机发送测试指令,下位机接收上位机发出的测试指令并对继电器阵列模块进行控制,继电器阵列模块与测试板模块匹配连接,实现对不同电路单元的引脚间的切换测试,测试效率较高,成本较低。
附图说明
图1是本发明实施例中集成电路测试系统的结构示意图;
图2是本发明实施例中集成电路测试系统的下位机的结构示意图;
图3是本发明实施例中集成电路测试系统的驱动电路阵列模块的结构示意图;
图4是本发明实施例中集成电路测试系统的驱动电路的结构示意图;
图5是本发明实施例中集成电路测试方法的流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
发明人发现,随着科技的发展,集成电路的规模越做越大,电路的引脚数越来越多,有些电路中包含较多的重复单元,目前,对集成电路或器件进行测试时,通常采用人工的方式在不同单元的引脚间进行重复切换测试,且针对不同引脚的测试,需要制作多个检测板,然而,采用人工的方式进行切换测试会导致测试效率较低,安全性较低,测试一致性较低,成本较高,且容易对器件造成一定的安全隐患,因此,发明人提出一种集成电路测试系统及方法,通过上位机与下位机信号连接,上位机向下位机发送控制指令,下位机根据控制指令对继电器阵列模块进行控制,继电器阵列模块与测试板模块匹配连接,进行实现对不同电路引脚之间的切换测试,测试效率较高,避免人工重复切换引脚对被测器件造成一定的安全隐患,可实施性较强。
如图1所示,本实施例中的集成电路测试系统,包括:
测试板模块、用于切换测试引脚的继电器阵列模块、用于发送测试指令的上位机、用于根据所述测试指令对继电器阵列模块进行控制的下位机;
所述测试板模块与所述继电器阵列模块匹配连接,所述测试板模块与被测器件或被测电路相匹配,所述继电器阵列模块与所述下位机连接,所述下位机与所述上位机连接;通过上位机向下位机发送控制指令,下位机根据接收的控制指令对继电器阵列模块进行控制,继电器阵列模块与测试板模块匹配连接,实现对不同电路单元的引脚间的切换测试,测试效率较高,且能避免对被测器件造成二次伤害,测试准确性较高,成本较低,实施较方便。
在一些实施例中,所述继电器阵列模块包括:继电器阵列底板,所述继电器阵列底板均匀设有多个继电器,例如:下位机根据上位机的控制指令,输出高电平或低电平,对继电器的关闭或导通进行控制,进而实现对不同电路单元的引脚间的切换测试,自动化程度较高。
如图2所示,在一些实施例中,所述下位机包括:下位机控制底板,所述下位机控制底板远离地面的一面设有单片机单元和用于连接上位机对下位机进行供电的USB接口单元,所述下位机通过所述USB接口单元与所述上位机连接。
在一些实施例中,所述下位机还包括:用于将上位机通信用的USB模式转换为下位机的串口工作模式的USB转串口电路,所述USB接口单元的输出端与所述USB转串口电路的输入端连接。
在一些实施例中,所述下位机还包括:用于转换电压的电压稳压电路,所述电压稳压电路的输入端与所述USB转串口电路的输出端连接,所述电压稳压电路的输出端与单片机单元的电源端连接。
在一些实施例中,所述下位机还包括:用于显示下位机工作状态的工作指示灯电路,所述工作指示灯电路与所述USB转串口电路连接。
在一些实施例中,所述下位机还包括:稳压供电电路,用于与单独的外接供电电源连接,为下位机提供稳定的电压,所述稳压供电电路的输入端与单独的外接供电电源连接,所述稳压供电电路的输出端与所述单片机单元的输入端连接。
在一些实施例中,所述下位机还包括:输出接口单元,所述输出接口单元包括一个或多个输出接口,所述输出接口单元的输入端与所述单片机单元的输出端连接,所述输出接口单元的输出端与驱动电路阵列模块连接。
在一些实施例中,所述下位机还包括:用于将上位机的程序下载到下位机的下载控制电路,所述下载控制电路的输入端与上位机连接,所述下载控制电路的输出端与所述单片机单元连接。
在一些实施例中,还包括:用于放大信号输出功率的驱动电路阵列模块,所述继电器阵列模块通过所述驱动电路阵列模块与所述下位机连接。
如图3所示,在一些实施例中,所述驱动电路阵列模块包括:驱动电路阵列板,所述驱动器阵列板的一面均匀设置有多个驱动电路,如图4所示,所述驱动电路包括:NMOS管、寄生二极管、稳压二极管,所述NMOS管的栅极与所述下位机连接,所述NMOS管的源极接地,所述稳压二极管的正极与所述NMOS管的源极连接并接地,所述稳压二极管的负极与所述NMOS管的栅极连接,所述NMOS管的漏极与所述继电器阵列模块连接,所述寄生二极管的正极与所述NMOS管的源极连接,所述寄生二极管的负极与所述NMOS管的漏极连接。
在一些实施例中,所述驱动电路还包括:电阻,所述电阻的一端与所述下位机连接,所述电阻的另一端与所述稳压二极管的负极连接。
在一些实施例中,所述驱动电路的输出端与一个或多个继电器的输入端连接。例如:一个驱动电路的输出端可与2个或两个以上的继电器的输入端连接,实现对继电器的输入电压的放大。
在一些实施例中,所述测试板模块包括:测试基板,所述测试基板远离所述继电器阵列模块的一面设有用于固定被测器件或被测电路的测试夹具。例如:测试基板可以采用PCB板。
在一些实施例中,所述测试基板远离所述测试夹具的一面通过航空插座与继电器阵列底板连接,所述继电器阵列底板靠近地面的一面通过航空插座与下位机控制底板连接。
在一些实施例中,还包括:用于显示被测器件或被测电路的测试参数数据的测试仪器,被测器件或被测电路的输入端与测试板模块匹配连接,所述被测器件或被测电路的输出端与所述测试仪器的输入端连接,所述测试仪器的输出端与上位机连接,实现对被测器件或被测电路的测试参数数据的显示和输出,上位机根据接收的测试参数数据,判断是否超出预设的参数阈值范围,若超出所述参数阈值范围,则发出警报并显示所述测试参数数据,例如:测试仪器可以为示波器、信号源、数字表等用于仪器设备。在一些实施例中,测试仪器还可以与测试板模块连接,实现对被测器件的测试参数数据的显示和/或输出。
在一些实施例中,还包括:警示模块,所述警示模块的输入端与所述上位机连接。
如图5所示,本发明还提供一种集成电路测试方法,包括:
S101:发出测试指令,所述测试指令为对不同器件参数进行测试的指令;
S102:根据所述测试指令,对继电器阵列模块进行控制;
S103:通过对所述继电器阵列模块的控制,获取测试参数数据;
S104:判断所述测试参数数据是否处于预设的参数阈值范围,进而获取并输出判断结果;
S105:根据所述判断结果,判断是否发出警报;完成对多个引脚的切换测试。通过上位机进行人机交互,控制上位机发出测试指令,
根据所述测试指令,对继电器阵列模块进行控制,通过控制高电平或低电平实现继电器阵列模块中的继电器的开或关,通过控制继电器的开关,实现对不同电路引脚间的切换测试,测试效率较高,合理性较高,稳定性较高。
在一些实施例中,根据所述测试指令,对继电器阵列模块进行控制的步骤包括:
根据所述测试指令,获取对所述继电器阵列模块的控制指令;
根据所述控制指令,控制所述继电器阵列模块进行测试引脚切换,例如:上位机发出测试指令,根据预先设置的匹配原则,获取与所述测试指令相匹配的控制指令,根据所述控制指令,对下位机输出的高电平或低电平进行控制,进而对继电器阵列模块进行控制;
通过对所述继电器阵列模块的测试引脚切换的控制,获取所述测试参数数据。
例如:将被测器件或被测电路放入测试板模块的测试夹具中,或者将被测器件或被测电路的输入端放入测试板模块的测试夹具中,将测试板模块远离所述测试夹具的一面与继电器阵列模块匹配连接,将所述继电器阵列模块与驱动电路阵列模块连接,将所述驱动电路阵列模块通过航空插座与下位机连接,通过USB接口单元将下位机与上位机连接,实现上位机和下位机之间的通讯,根据测试需求,控制上位机发送测试指令,根据所述测试指令,获取对继电器阵列模块进行控制的控制指令,根据所述控制指令,控制继电器阵列模块的输入电压的高低电平,实现对继电器阵列模块的测试引脚切换,还可以将被测器件或被测电路的一端与测试仪器的输入端,将测试仪器的通信输出端与上位机的输入端连接,测试仪器对被测器件或被测电路的测试参数数据进行显示,并将所述测试参数数据传输至上位机,上位机根据接收的所述测试参数数据,判断所述测试参数数据是否超过所述参数阈值范围,若超过所述参数阈值范围,则发出警报并显示对应的测试参数数据,实现对被测器件或被测电路的不同引脚间的切换测试,测试效率较高,自动化程度较高,测试精确度较高,便于实施。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种集成电路测试系统,其特征在于,包括:
测试板模块、用于切换测试引脚的继电器阵列模块、用于发送测试指令的上位机、用于根据所述测试指令对继电器阵列模块进行控制的下位机;
所述测试板模块与所述继电器阵列模块匹配连接,所述测试板模块与被测器件或被测电路相匹配,所述继电器阵列模块与所述下位机连接,所述下位机与所述上位机连接。
2.根据权利要求1所述的集成电路测试系统,其特征在于,所述继电器阵列模块包括:继电器阵列底板,所述继电器阵列底板均匀设有多个继电器。
3.根据权利要求1所述的集成电路测试系统,其特征在于,所述下位机包括:下位机控制底板,所述下位机控制底板远离地面的一面设有单片机单元和USB接口单元,所述下位机通过所述USB接口单元与所述上位机连接。
4.根据权利要求1所述的集成电路测试系统,其特征在于,还包括:用于放大信号输出功率的驱动电路阵列模块,所述继电器阵列模块通过所述驱动电路阵列模块与所述下位机连接。
5.根据权利要求4所述的集成电路测试系统,其特征在于,所述驱动电路阵列模块包括:驱动电路阵列板,所述驱动器阵列板的一面均匀设置有多个驱动电路,所述驱动电路包括:NMOS管、寄生二极管、稳压二极管,所述NMOS管的栅极与所述下位机连接,所述NMOS管的源极接地,所述稳压二极管的正极与所述NMOS管的源极连接并接地,所述稳压二极管的负极与所述NMOS管的栅极连接,所述NMOS管的漏极与所述继电器阵列模块连接,所述寄生二极管的正极与所述NMOS管的源极连接,所述寄生二极管的负极与所述NMOS管的漏极连接。
6.根据权利要求1所述的集成电路测试系统,其特征在于,所述测试板模块包括:测试基板,所述测试基板远离所述继电器阵列模块的一面设有用于固定被测器件或被测电路的测试夹具。
7.根据权利要求6所述的集成电路测试系统,其特征在于,所述测试基板远离所述测试夹具的一面通过航空插座与继电器阵列底板连接,所述继电器阵列底板靠近地面的一面通过航空插座与下位机控制底板连接。
8.根据权利要求5所述的集成电路测试系统,其特征在于,所述驱动电路的输出端与一个或多个继电器的输入端连接。
9.一种集成电路测试方法,其特征在于,包括:
发出测试指令;
根据所述测试指令,对继电器阵列模块进行控制;
通过对所述继电器阵列模块的控制,获取测试参数数据;
判断所述测试参数数据是否处于预设的参数阈值范围,进而获取并输出判断结果;
根据所述判断结果,判断是否发出警报;
完成对多个引脚的切换测试。
10.根据权利要求9所述的集成电路测试方法,其特征在于,根据所述测试指令,对继电器阵列模块进行控制的步骤包括:
根据所述测试指令,获取对所述继电器阵列模块的控制指令;
根据所述控制指令,控制所述继电器阵列模块进行测试引脚切换;
通过对所述继电器阵列模块的测试引脚切换的控制,获取所述测试参数数据。
CN202011269377.9A 2020-11-13 2020-11-13 一种集成电路测试系统及方法 Pending CN112485653A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011269377.9A CN112485653A (zh) 2020-11-13 2020-11-13 一种集成电路测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011269377.9A CN112485653A (zh) 2020-11-13 2020-11-13 一种集成电路测试系统及方法

Publications (1)

Publication Number Publication Date
CN112485653A true CN112485653A (zh) 2021-03-12

Family

ID=74930432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011269377.9A Pending CN112485653A (zh) 2020-11-13 2020-11-13 一种集成电路测试系统及方法

Country Status (1)

Country Link
CN (1) CN112485653A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113567830A (zh) * 2021-07-02 2021-10-29 湖北工程学院 面包板控制方法、装置、设备及存储介质
CN113866595A (zh) * 2021-09-09 2021-12-31 安徽亿普拉斯科技有限公司 一种集成电路测试设备及测试系统
CN116047271A (zh) * 2023-01-16 2023-05-02 荣湃半导体(上海)有限公司 一种自动化测试系统以及自动化测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530662A (zh) * 2003-03-10 2004-09-22 盛群半导体股份有限公司 集成电路的检测方法
CN201698002U (zh) * 2010-06-29 2011-01-05 北京自动测试技术研究所 一种针对fpga芯片的通用测试装置
CN202393878U (zh) * 2011-12-27 2012-08-22 重庆西南集成电路设计有限责任公司 射频集成电路测试系统
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN108020775A (zh) * 2017-12-07 2018-05-11 渭南师范学院 集成电路直流参数i-v曲线测试系统
CN207636679U (zh) * 2017-11-30 2018-07-20 深圳市天工机械制造技术开发有限公司 测试设备控制器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530662A (zh) * 2003-03-10 2004-09-22 盛群半导体股份有限公司 集成电路的检测方法
CN201698002U (zh) * 2010-06-29 2011-01-05 北京自动测试技术研究所 一种针对fpga芯片的通用测试装置
CN202393878U (zh) * 2011-12-27 2012-08-22 重庆西南集成电路设计有限责任公司 射频集成电路测试系统
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN207636679U (zh) * 2017-11-30 2018-07-20 深圳市天工机械制造技术开发有限公司 测试设备控制器
CN108020775A (zh) * 2017-12-07 2018-05-11 渭南师范学院 集成电路直流参数i-v曲线测试系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113567830A (zh) * 2021-07-02 2021-10-29 湖北工程学院 面包板控制方法、装置、设备及存储介质
CN113567830B (zh) * 2021-07-02 2024-03-19 湖北工程学院 面包板控制方法、装置、设备及存储介质
CN113866595A (zh) * 2021-09-09 2021-12-31 安徽亿普拉斯科技有限公司 一种集成电路测试设备及测试系统
CN116047271A (zh) * 2023-01-16 2023-05-02 荣湃半导体(上海)有限公司 一种自动化测试系统以及自动化测试方法

Similar Documents

Publication Publication Date Title
CN112485653A (zh) 一种集成电路测试系统及方法
US7312614B2 (en) Commutator for power supply testing
US10247781B2 (en) Compact electronics test system having user programmable device interfaces and on-board functions adapted for use in proximity to a radiation field
CN103837824A (zh) 数字集成电路自动测试系统
US20240077527A1 (en) Testing systems and methods
US20130265076A1 (en) Adapter board and dc power supply test system using same
CN113985319A (zh) 一种自动化接口测试设备
CN105372536B (zh) 航空电子通用测试平台
CN111026596A (zh) 一种电脑主板标准的测试平台架构及方法
CN204008896U (zh) 汽车仪表电磁兼容试验辅助测试装置
CN211529147U (zh) 一种电脑主板标准的测试平台架构
CN103558562B (zh) 一种电源模块测试装置及方法
US20100185880A1 (en) Test apparatus
CN211826353U (zh) Ddr测试主板和ddr测试平台
CN105954623B (zh) 一种通用频率源类插件的调测系统及其测试方法
CN209842010U (zh) 一种ct电路的故障检测系统
US11800645B2 (en) Methods and apparatuses for interfacing microwave circuits
US8723539B2 (en) Test card for motherboards
US20130171841A1 (en) Test device for testing usb sockets
CN219039161U (zh) 模块在位检测装置及系统
CN205210211U (zh) 航空电子通用测试平台
CN211123145U (zh) 一种模块化集成测量系统
CN216290924U (zh) 一种vhf收发机试验器
CN220305456U (zh) 一种控制模块和测试电路
CN219302608U (zh) 应用于电路板的检测系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination