KR100378603B1 - 플래그 신호 발생 장치 - Google Patents

플래그 신호 발생 장치 Download PDF

Info

Publication number
KR100378603B1
KR100378603B1 KR10-2000-0059508A KR20000059508A KR100378603B1 KR 100378603 B1 KR100378603 B1 KR 100378603B1 KR 20000059508 A KR20000059508 A KR 20000059508A KR 100378603 B1 KR100378603 B1 KR 100378603B1
Authority
KR
South Korea
Prior art keywords
signal
power supply
supply voltage
nand gate
flag signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0059508A
Other languages
English (en)
Other versions
KR20020028485A (ko
Inventor
차병권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0059508A priority Critical patent/KR100378603B1/ko
Publication of KR20020028485A publication Critical patent/KR20020028485A/ko
Application granted granted Critical
Publication of KR100378603B1 publication Critical patent/KR100378603B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Power Sources (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래그 신호 발생 장치에 관한 것으로, 전원전압의 변동을 감지하여 소정 레벨 이하로 감소된 경우 신호를 출력하는 전원전압 감지부와, 전원전압 감지부의 출력 신호 및 서입 모드 신호의 입력에 따라 플래그 신호를 발생하는 플래그 신호 발생부와, 소자의 동작 상태에 따른 상태 신호를 출력하는 상태 신호 발생부와, 플래그 신호 및 상태 신호를 중앙처리장치로 전달하는 신호 전달부를 포함하여 이루어진다.

Description

플래그 신호 발생 장치 {Apparatus for generating a flag signal}
본 발명은 플래그 신호 발생 장치에 관한 것으로, 특히, 플래쉬 메모리 소자의 동작시 전원전압의 레벨 감소로 인한 불량을 콘트롤러에 전달하는 플래그 신호 발생 장치에 관한 것이다.
일반적으로 플래쉬 이이피롬(EEPROM)과 같은 메모리 소자는 전기적인 프로그램 및 소거 기능을 갖는데, 서입(프로그램 또는 소거) 동작이 이루어지는 과정에서 전원전압이 일정 레벨 즉, 소자의 동작전압 이하로 감소되면, 이를 감지하여 서입 동작을 멈추고 독출 모드(Mode)로 강제 전환되도록 구성된다. 이러한 메모리 소자의 리셋(Reset) 기능은 소자의 신뢰성 확보를 위한 것인데, 메모리 소자의 특성을 기재한 데이터 시트(Data Sheet)에는 서입 동작중 리셋이 발생되면 서입된 데이터의 신뢰성이 확보되지 않는다고 명시된다.
그런데 종래의 플래쉬 메모리 소자는 전원전압이 일정 레벨 이하로 감소되면 상기와 같이 리셋되며, 서입 동작중임을 나타내는 상태 플래그 신호도 함께 제거되기 때문에 중앙처리장치(CPU) 또는 콘트롤러에서 소자의 현재 상태를 감지하지 못하게 된다.
따라서 본 발명은 서입 동작 및 종료를 알리는 상태 신호 및 전원전압의 변동시 발생된 플래그 신호가 중앙처리장치 또는 콘트롤러에 전달되도록 하므로써 상기한 단점을 해소할 수 있는 플래그 신호 발생 장치를 제공하는 데 그 목적이 있다.
도 1은 본 발명에 따른 플래그 신호 발생 장치의 블록도.
도 2는 도 1의 전원전압 감지부 및 플래그 신호 발생부의 상세 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10: 비교기 20: 낸드 게이트
30: 반전 게이트 40: 래치 수단
40a 및 40b: 반전 게이트 50: 스위칭 수단
100: 전원전압 감지부 101: 상태 신호 발생부
103: 프래그 신호 발생부 104: 신호 전달부
본 발명에 따른 플래그 신호 발생 장치는 전원전압의 변동을 감지하여 소정레벨 이하로 감소된 경우 신호를 출력하는 전원전압 감지부와, 전원전압 감지부의 출력 신호 및 서입 모드 신호의 입력에 따라 플래그 신호를 발생하는 플래그 신호 발생부와, 소자의 동작 상태에 따른 상태 신호를 출력하는 상태 신호 발생부와, 플래그 신호 및 상태 신호를 중앙처리장치로 전달하는 신호 전달부를 포함하여 이루어진다.
상기 전원전압 감지부는 전원전압 및 접지간에 직렬 접속된 제 1 및 제 2 저항과, 제 1 및 제 2 저항에 의해 분배된 전압과 기준전압을 비교하여 전원전압이 소정 레벨 이하로 감소되면 신호를 출력하는 비교기로 이루어지며, 상기 플래그 신호 발생부는 전원전압 감지부의 출력신호 및 서입 모드 신호를 입력받는 낸드 게이트와, 낸드 게이트의 출력단자 및 출력단자간에 접속된 반전 게이트와, 반전 게이트의 출력단자로부터 피드백되는 신호에 따라 전원전압 감지부의 출력 신호를 낸드 게이트로 전달하는 스위칭 수단과, 스위칭 수단과 연결된 낸드 게이트의 입력단자에 접속된 래치 수단으로 이루어진다.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 플래그 신호 발생 장치의 블록도이고, 도 2는 도 1의 전원전압 감지부 및 플래그 신호 발생부의 상세 회로도이다.
본 발명의 플래그 신호 발생 장치는 도 1에 도시된 바와 같이 전원전압(Vcc)의 변동을 감지하는 전원전압 감지부(100)로부터 전원전압의 변동에 따른 신호가 발생되면, 상기 전원전압 감지부의 출력 신호 및 서입 모드 신호의 입력에 따라 플래그 신호 발생부(103)에서는 플래그 신호를 발생한다.
한편, 상태 신호 발생부(101)에서는 현재 소자의 동작 상태 즉, 중앙처리장치 또는 콘트롤러에 의해 명령된 동작이 수행중인지 종료되었는지를 알리는 상태 신호를 발생하는데, 상기 플래그 신호 및 상태 신호는 버스(Bus) 신호선(105)를 통해 신호 전달부(104)로 입력되고, 신호 전달부(104)에 의해 소자의 중앙처리장치 또는 콘트롤러로 전달된다. 이때, 상기 플래그 신호 발생부(103)는 테스트 모드 신호를 추가적으로 입력받아 테스트 모드시에만 플래그 신호가 발생되도록 구성될 수 있다.
상기 전원전압 감지부(100)는 도 2에 도시된 바와 같이 전원전압(Vcc) 및 접지간에 저항(R1 및 R2)이 직렬 접속되고, 상기 저항(R1 및 R2)에 의해 분배된 전압 및 기준전압(Vref)이 비교기(10)에 의해 비교되며, 상기 저항(R1 및 R2)에 의해 분배된 전압의 레벨이 기준전압(Vref) 레벨보다 낮은 경우 상기 비교기(10)로부터 하이(High) 상태의 신호가 출력되도록 구성된다.
또한, 상기 플래그 발생부(103)는 상기 전원전압 감지부(100)의 출력단자 및 낸드 게이트(20)의 하나의 입력단자간에 스위칭 수단(50)이 접속되며, 상기 낸드 게이트(20)의 다른 입력단자를 통해 서입 모드 신호가 입력된다. 그리고 상기 낸드 게이트(20)의 출력단자 및 출력단자(105)간에는 반전 게이트(30)가 접속되며, 반전 게이트(30)의 출력 신호는 상기 스위칭 수단(50)으로 피드백(Feed Back)되어 상기 반전 게이트(30)의 출력신호에 따라 상기 스위칭 수단(50)이 동작된다. 또한, 상기 스위칭 수단(50)과 반전 게이트(20)의 입력단자간에는 인버터(40a 및 40b)로 이루어진 래치수단(40)이 접속된다.
그러면 상기와 같이 구성된 플래그 신호 발생 장치의 동작을 설명하면 다음과 같다.
소자의 중앙처리장치 또는 콘트롤러로부터 서입 명령이 출력되면 상기 전원전압 감지부(100)가 동작된다.
서입 동작중 전원전압(Vcc)의 레벨이 감소되면 상기 저항(R1 및 R2)에 의해 분배된 전압의 레벨이 기준전압(Vref) 레벨보다 낮아지기 때문에 상기 비교기(10)로부터 하이 상태의 신호가 출력되고, 상기 플래그 신호 발생부(103)의 스위칭 수단(50)을 통해 상기 낸드 게이트(20)로 입력된다. 이때, 하이 상태로 입력되는 서입 모드 신호에 의해 상기 낸드 게이트(20)의 출력은 로우(Low) 상태로 유지되며, 상기 반전 게이트(30)에 의해 반전된 하이 상태의 신호는 상기 스위칭 수단(50)으로 피드백되어 상기 스위칭 수단(50)이 계속적으로 온(On) 상태를 유지하도록 한다.
한편, 이때 상기 스위칭 수단(50)과 접속된 상기 낸드 게이트(20)의 입력단자는 상기 래치수단(40)에 의해 하이 상태로 래치되기 때문에 전원전압 레벨의 회복과 관계없이 출력단자를 통해 계속적으로 플래그 신호가 출력된다.
상기와 같은 플래그 신호의 발생은 소자의 중앙처리장치 또는 콘트롤러에 의해 상기 서입 모드 신호가 로우 상태로 변화되기 전까지 발생된다.
또한, 본 발명을 이용하는 경우 상기 플래그 신호 발생기(103)의 낸드 게이트(20)의 다른 하나의 입력단자를 통해 테스트 모드 신호가 입력되도록 하면 테스트 모드 신호가 하이 상태로 입력되는 동안 플래그 신호가 발생되는데, 이를 이용하면 노이즈(Noise)로 인한 불량을 용이하게 테스트할 수 있다.
상술한 바와 같이 본 발명은 전원전압의 레벨이 소정 레벨 이하로 감소되면 플래그 신호가 발생되도록 하고, 중앙처리장치 또는 콘트롤러의 명령에 의해 소자의 리셋이 이루어지도록 한다. 따라서 전원전압의 변동 또는 전원전압의 공급 중단으로 인한 소자의 상태 변화를 용이하게 감지할 수 있으며, 소자의 처리 속도를 향상시킬 수 있다. 또한, 본 발명을 이용하면 소자의 개발 단계에서 전원전압의 변동과 관련된 불량의 원인을 용이하게 파악할 수 있다.

Claims (5)

  1. 전원전압의 변동을 감지하여 소정 레벨 이하로 감소된 경우 신호를 출력하는 전원전압 감지부와,
    상기 전원전압 감지부의 출력 신호 및 서입 모드 신호의 입력에 따라 플래그 신호를 발생하는 플래그 신호 발생부와,
    소자의 동작 상태에 따른 상태 신호를 출력하는 상태 신호 발생부와,
    상기 플래그 신호 및 상태 신호를 중앙처리장치로 전달하는 신호 전달부를 포함하여 이루어진 것을 특징으로 하는 플래그 신호 발생 장치.
  2. 제 1 항에 있어서,
    상기 전원전압 감지부는 전원전압 및 접지간에 직렬 접속된 제 1 및 제 2 저항과,
    상기 제 1 및 제 2 저항에 의해 분배된 전압과 기준전압을 비교하여 전원전압이 소정 레벨 이하로 감소되면 신호를 출력하는 비교기로 이루어진 것을 특징으로 하는 플래그 신호 발생 장치.
  3. 제 1 항에 있어서,
    상기 플래그 신호 발생부는 상기 전원전압 감지부의 출력신호 및 서입 모드 신호를 입력받는 낸드 게이트와,
    상기 낸드 게이트의 출력단자 및 출력단자간에 접속된 반전 게이트와,
    상기 반전 게이트의 출력단자로부터 피드백되는 신호에 따라 상기 전원전압 감지부의 출력 신호를 상기 낸드 게이트로 전달하는 스위칭 수단과,
    상기 스위칭 수단과 연결된 낸드 게이트의 입력단자에 접속된 래치 수단으로 이루어진 것을 특징으로 하는 플래그 신호 발생 장치.
  4. 제 3 항에 있어서,
    상기 래치 수단은 다수의 반전 게이트로 이루어진 것을 특징으로 하는 플래그 신호 발생 장치.
  5. 제 3 항에 있어서,
    상기 낸드 게이트를 통해 테스트 모드 신호가 더 입력되도록 구성된 것을 특징으로 하는 플래그 신호 발생 장치.
KR10-2000-0059508A 2000-10-10 2000-10-10 플래그 신호 발생 장치 Expired - Fee Related KR100378603B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059508A KR100378603B1 (ko) 2000-10-10 2000-10-10 플래그 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059508A KR100378603B1 (ko) 2000-10-10 2000-10-10 플래그 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR20020028485A KR20020028485A (ko) 2002-04-17
KR100378603B1 true KR100378603B1 (ko) 2003-03-31

Family

ID=19692750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059508A Expired - Fee Related KR100378603B1 (ko) 2000-10-10 2000-10-10 플래그 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR100378603B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095785B1 (ko) * 2009-05-29 2011-12-21 주식회사 하이닉스반도체 패키지 장치 및 동작 방법
US10134477B2 (en) 2016-10-28 2018-11-20 Samsung Electronics Co., Ltd. Nonvolatile memory device detecting power noise and operating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095785B1 (ko) * 2009-05-29 2011-12-21 주식회사 하이닉스반도체 패키지 장치 및 동작 방법
US8310882B2 (en) 2009-05-29 2012-11-13 Hynix Semiconductor Inc. Package apparatus and method of operating the same
US10134477B2 (en) 2016-10-28 2018-11-20 Samsung Electronics Co., Ltd. Nonvolatile memory device detecting power noise and operating method thereof

Also Published As

Publication number Publication date
KR20020028485A (ko) 2002-04-17

Similar Documents

Publication Publication Date Title
US7392408B2 (en) Method and apparatus for selectively performing lock-out function in integrated circuit device
TWI278182B (en) Impedance updating apparatus of termination circuit and impedance updating method thereof
US10817452B2 (en) Bus system and detection method thereof
KR880014482A (ko) 반도체 집적회로 장치
US5166503A (en) IC memory card
US5539702A (en) Test apparatus for semi-conductor memory device
JP2004095149A (ja) レディー／ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置
KR100378603B1 (ko) 플래그 신호 발생 장치
US6456539B1 (en) Method and apparatus for sensing a memory signal from a selected memory cell of a memory device
US6005826A (en) Address signal transition detecting circuit for semiconductor memory device
CN116430266A (zh) 用于输出监视的结果的设备和方法
KR101139207B1 (ko) 메모리 시스템 및 그 동작 방법
US5349586A (en) Stand by control circuit
CN101521044B (zh) 存储器及其电压监控装置
KR100689804B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100549916B1 (ko) 오디오 잭 감지 장치
EP0591869A2 (en) Non-volatile semiconductor memory device
KR0140161B1 (ko) 메모리 셀의 검출 및 확인 겸용회로
JP2002366505A (ja) 実装位置検出方法及び装置
US20250165332A1 (en) Storage device detecting error in power-on-reset signal, and operating method thereof
EP1584936B1 (en) Test terminal negation circuit
US5307313A (en) Flag circuit for memory
US5864502A (en) Sensing circuit for EEPROM
KR200142931Y1 (ko) 베이스 어드레스 자동 세팅 장치
KR20240062025A (ko) 테스트 패드 연결 회로를 포함하는 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001010

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20001020

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001010

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030320

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030321

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060220

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee