DE10115293B4

DE10115293B4 - Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis

Info

Publication number: DE10115293B4
Application number: DE10115293A
Authority: DE
Inventors: Robert Kaiser; Florian Schamberger
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-03-28
Filing date: 2001-03-28
Publication date: 2009-02-19
Anticipated expiration: 2021-03-29
Also published as: DE10115293A1; US20020149979A1

Abstract

Verfahren zum Kennzeichnen eines integrierten Schaltkreises, umfassend die Schritte:
– Bereitstellen eines digitalen Kennzeichnungsworts (10), das eine erste Anzahl von Bits umfaßt;
– Berechnen eines erweiterten Kennzeichnungsworts (20), das eine zweite im Vergleich zum ersten größere Anzahl von Bits umfaßt und gegenüber dem digitalen Kennzeichnungswort (10) eine fehlerkorrigierende Redundanz aufweist;
– Programmieren von auf dem integrierten Schaltkreis angeordneten programmierbaren Elementen (40, 41, 43) in Abhängigkeit vom erweiterten Kennzeichnungswort (20).

Description

Erfindung betrifft ein Verfahren zum Kennzeichnen eines integrierten Schaltkreises, bei dem ein digitales Kennzeichnungswort bereitgestellt wird, um auf dem integrierten Schaltkreis angeordnete programmierbare Elemente zu programmieren.
Integrierte Schaltkreise werden mit einem individuellen Kennzeichnen versehen, um identifizierbar zu sein. Beispielsweise Halbleiterspeicher, insbesondere DRAMs (Dynamic Random Access Memories) werden mit einer sogenannten Chip-ID programmiert, so daß der individuelle Chip bei nachfolgenden Tests in der Qualitätskontrolle oder bei Fragestellungen im Anwendungssystem eindeutig identifizierbar ist. Die Chip-ID umfaßt eine Vielzahl von Bits, um Hinweise beispielsweise auf die Nummer des Herstellungsloses, die Fabrik, in der der Chip hergestellt wurde, elektrische Klassifizierungen sowie eine Seriennummer dauerhaft auf dem integrierten Schaltkreis selbst bereitzustellen. Eine Chip-ID kann durchaus sechzig oder noch mehr Bits umfassen.
Zur Programmierung der Chip-ID werden programmierbare Elemente, sogenannte Fuses oder Antifuses, verwendet. Die Fuses und Antifuses sind mittels Laserimpuls programmierbar. Bevor der Chip in das Gehäuse eingegossen wird, werden die Bits, die beispielsweise eine logische "1" der Chip-ID darstellen sollen, mit dem Laser programmiert, die anderen Bits, die eine logische "0" darstellen sollen, werden nicht programmiert. Eine Fuse ist im Ausgangszustand niederohmig oder leitend und im programmierten Zustand hochohmig oder nicht leitend. Eine Antifuse ist im Ausgangszustand nicht leitend und nach der Programmierung leitend. Die Laserprogrammierung von Fuses und Antifuses kann relativ sicher und stabil ausgeführt werden, hat jedoch den Nachteil, daß ein Laser aufwendig bereitgestellt werden muß und die Programmierung nur vor der Einkapselung der integrierten Schaltung in ein Gehäuse durchgeführt werden kann.
Es besteht daher das Bestreben, laserprogrammierbare Fuses und Antifuses durch elektrisch programmierbare Fuses und Antifuses zu ersetzen. Solche E-Fuses und E-Antifuses werden durch elektrische Energieimpulse programmiert, also durch Einprägung eines ausreichenden Stromimpulses bei entsprechend hoher Programmierspannung. Diese E-Fuses und E-Antifuses können auch bei bereits eingehäusten Chips programmiert werden. Durch die vollkommen elektrische Ansteuerung von E-Fuses/Antifuses ist die Programmierung flexibler handhabbar.
Nachteilig bei der Verwendung von E-Fuses/Antifuses ist jedoch, daß eine E-Fuse nach der Programmierung noch einen Restwiderstand aufweist bzw. eine E-Antifuse nach der Programmierung nur begrenzte Leitfähigkeit hat. Es ist daher nach der Programmierung von E-Fuses/Antifuses mit einer breiten Streuung der Leitfähigkeitswerte zu rechnen. Darüber hinaus ist nachteilig, daß aufgrund der Alterung des Halbleiterchips die programmierte Leitfähigkeit sich im Laufe der Zeit in Richtung des ursprünglichen Ausgangszustands verändert. Die Hochohmigkeit einer programmierten E-Fuse bzw. die Niederohmigkeit einer programmierten E-Antifuse läßt im Laufe des Betriebs nach. Es besteht daher das Problem bei der Verwendung von elektrisch programmierbaren Fuses und Antifuses für die Programmierung der Chip-ID, daß einerseits der Programmierungsvorgang nicht ausreichend sicher abläuft und andererseits im Laufe der Betriebszeit die Programmierung ausheilt und deren Wiedererkennung folglich fehlerhaft ist.
In der DE 32 34 117 C2 ist ein Halbleiterchip mit einem Speicherfeld zur Speicherung von Identifikationsmerkmalen gezeigt. Den Identifikationsdaten werden zusätzliche Redundanzelemente hinzugefügt. Es können unter anderem schmelzbare Verbindungen verwendet werden. Die Redundanz besteht in einer Prüfsumme, um eine Fehlerkontrolle zu ermöglichen.
In der US 5 991 194 ist ein Halbleiterspeicher beschrieben, bei dem ebenfalls eine Prüfsumme für eine Fehlerkontrolle beim Auslesen von Daten zusätzlich zu einem Identifikationskennzeichen gespeichert wird.
Eine Aufgabe der Erfindung ist darin zu sehen, ein Verfahren zur Kennzeichnung eines integrierten Schaltkreises der eingangs genannten Art anzugeben, so daß die Programmierung sicher lesbar und wiedererkennbar ist.
Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren zum Kennzeichnen eines integrierten Schaltkreises, umfassend die Schritte: Bereitstellen eines digitalen Kennzeichnungsworts, das eine erste Anzahl von Bits umfaßt; Berechnen eines erweiterten Kennzeichnungsworts, das eine zweite im Vergleich zum ersten größere Anzahl von Bits umfaßt und gegenüber dem digitalen Kennzeichnungswort eine fehlerkorrigierende Redundanz aufweist; Programmieren von auf dem integrierten Schaltkreis angeordneten programmierbaren Elementen in Abhängigkeit vom erweiterten Kennzeichnungswort.
Ein integrierter Schaltkreis, der zur Durchführung des Verfahrens besonders geeignet ist, umfaßt eine Anordnung von programmierbaren Elementen, die einerseits an einen Anschluß für ein Versorgungspotential angeschlossen sind und andererseits an einen Schaltungsknoten zum Auslesen des Leitfähigkeitszustands des jeweiligen programmierbaren Elements.
Gemäß der Erfindung wird die ursprüngliche, eindeutige Chip-ID mit redundanten Bits versehen. Die um die Redundanz erweiterte Chip-ID weist daher mehr Bits auf als die ursprüngliche Chip-ID. Die durch die Redundanz erhaltenen zusätzlichen Bits können der ursprünglichen Chip-ID am Rand hinzugefügt werden oder mit den ursprünglichen Bits vermischt werden. Durch die zusätzliche Redundanz können fehlerhaft programmierte Bits oder aufgrund von Alterungseffekten fehlerhaft gewordene Bits der Chip-ID korrigiert werden. Je nach verwendetem Redundanzverfahren gewährleistet die um die Redundanz erweiterte Chip-ID die Erkennung einer fehlerhaften Chip-ID als solche und die Möglichkeit, eines oder mehrere der fehlerhaften Bits zu korrigieren. Eine Voraussetzung hierzu ist, daß beim Auslesen das redundanzbildende Verfahren bekannt ist und entsprechend decodiert werden kann. Zur Bildung von Redundanz und zur Decodierung der Redundanz sind viele Verfahren in der Technik an sich bekannt. Prinzipiell ist jedes redundanzbildende Verfahren anwendbar.
Die Erfindung ist besonders vorteilhaft nutzbar, wenn auf elektrische Weise programmierbare Elemente zur Programmierung der Bits der Chip-ID verwendet werden. Wie eingangs erläutert, ist bei solchen E-Fuses oder E-Antifuses einerseits der Programmierungsvorgang fehlerbehaftet und Streuungen unterlegen und andererseits sorgen Ausheilungseffekte im Laufe des Betriebs dafür, daß die Programmierung sich selbständig rückgängig macht. Das Hinzufügen von Redundanz zur Chip-ID birgt bei Verwendung von E-Fuses/Antifuses den besonderen Vorteil, daß diese inhärenten Nachteile mit relativ geringem Aufwand ausgeglichen und korrigiert werden.
Zweckmäßigerweise wird ein Bit der die Redundanz enthaltenden Chip-ID einem programmierbarem Element, also einer Fuse oder Antifuse, zugeordnet. Bei einem ersten logischen Zustand wird die Fuse vorzugsweise durch Stromeinprägung programmiert, beim anderen logischen Zustand wird sie nicht programmiert und behält den ursprünglichen Zustand bei. Bei einer Fuse bedeutet Programmierung, daß die Leitfähigkeit von ursprünglich niederohmig auf hochohmig geändert wird. Bei einer Antifuse bedeutet Programmierung, daß die Leitfähigkeit von ursprünglich hochohmig auf niederohmig geändert wird.
Zur Programmierung wird im Testautomaten die eindeutige Chip-ID bereitgestellt. Diese Chip-ID wird einem Redundanzalgorithmus zugeführt, der zusätzliche Bits zur ursprünglichen Chip-ID hinzufügt, um eine mit Redundanz angereicherte Chip-ID auszugeben. Diese Chip-ID wird vom Testautomaten an den integrierten Schaltkreis übertragen. Im Anschluß daran oder einhergehend mit der Übertragung der erweiterten Chip-ID erfolgt die elektrische Programmierung der den Bits der Chip-ID zugeordneten Fuses/Antifuses. Zur Programmierung der elektrisch programmierbaren Fuses/Antifuses wird eine entsprechende Programmierspannung zugeführt, die chipintern einen ausreichend hohen Stromimpuls erzeugt, so daß die gewünschte Veränderung der Leitfähigkeit der Fuses/Antifuses bewirkt wird. Zum Auslesen der Chip-ID ist erforderlich, daß die Bits der programmierten Chip-ID ausgelesen werden und die redundanten Elemente im Rahmen einer Redundanzdecodierung zur Fehlererkennung und Fehlerkorrektur zugeführt werden, um die ursprüngliche, eindeutige Chip-ID zu berechnen.
Die Fuses/Antifuses sind einerseits an einen Anschluß für ein Versorgungspotential, beispielsweise Bezugspotential oder Masse, angeschlossen und andererseits an einen Schaltungsknoten, über den einerseits die Programmierung der Fuse und andererseits das Auslesen des programmierten Zustands erfolgt. Zum Auslesen wird der Schaltungsknoten vorgeladen und anschließend bewertet. Eine leitende Fuse zieht den Knoten auf das Bezugspotential, eine nicht leitende Fuse beläßt den Knoten auf dem vorgegebenen Potential. Somit kann der programmierte Zustand einer logischen "1" oder logischen "0" wieder ausgelesen werden. Die Schaltungsknoten sind beispielsweise mit den Eingängen eines Registers verbunden, auf das von extern zum Auslesen zugegriffen werden kann.
Wie eingangs erläutert, besteht insbesondere bei Halbleiterspeichern das Erfordernis nach einer sicher wiedererkennbaren Chip-ID.
Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:
1 ein Prinzipschaltbild für einen Verfahrensablauf zur Programmierung einer Kennzeichnung eines integrierten Schaltkreises und
2 eine auf einer integrierten Schaltung angeordneten Fuse-Bank.
Eine einen integrierten Schaltkreis, insbesondere ein DRAM eindeutig kennzeichnende Chip-ID 10 ist in 1 dargestellt. Sie umfaßt sechs Bits "101010". Aus Gründen der Übersichtlichkeit ist die Chip-ID kurz gehalten. In der Praxis kann sie bis zu sechzig Bits umfassen. Jedem der Bits der Chip-ID 10 ist eine Fuse auf dem integrierten Halbleiterspeicher zugeordnet. Denkbar ist auch die Zuordnung jeweils einer Antifuse. Wenn ein Bit der Chip-ID eine logische "1" ist, dann wird die Fuse beispielsweise nicht programmiert und behält den ursprünglichen, leitenden Zustand bei. Wenn ein Bit der Chip-ID eine logische "0" ist, wird die Fuse elektrisch durch einen Stromimpuls hochohmig programmiert.
Die Chip-ID 10 wird im Testautomaten, mit dem der Halbleiterspeicher verbunden ist, einer Redundanzberechnung 11 unterzogen, die eine um Redundanz erweiterte Chip-ID 20 erzeugt. Diese umfaßt die ursprünglichen Bits der Chip-ID "101010" sowie einen Anteil "001", der gemäß dem Verfahren 11 eine Redundanz enthält. Der Testautomat steuert die Anschlüsse des Halbleiterspeichers dementsprechend an, daß die für die Chip-ID vorgesehenen Fuses gemäß der erweiterten Chip-ID 20 elektrisch programmiert werden.
Mit dem Bezugszeichen 30 ist der nach einigen Jahren Betriebsdauer auf dem Halbleiterchip sich einstellende Programmierungszustand der die Chip-ID speichernden Fuse-Bank dargestellt. Es ist erkennbar, daß die Bitstelle 31 anstelle des ursprünglichen logischen Werts "0" nunmehr eine logische "1" aufweist. Entweder kann bereits die Programmierung der E-Fuse fehlerhaft durchgeführt worden sein, oder aber aufgrund von Alterungseffekten hat sich allmählich der Programmierungszustand von "0" auf "1" geändert. Beim Auslesen der Chip-ID 30 wird eine Redundanzdecodierung 12 durchgeführt, die die mit dem Verfahren 11 hinzugefügte Redundanz auswertet. Die redundanten Bits "001" ermöglichen, daß der Fehler an der Bitstelle 31 erkannt wird und sogar korrigiert wird, um die ursprüngliche Chip-ID 10 beim Auslesen zu erhalten. Je nach verwendetem Redundanzcodierverfahren 11 und Anzahl von redundanten Bits 22 ist entweder nur erkennbar, daß ein Fehler in der Chip-ID vorliegt, oder aber ein oder mehrere Fehler können korrigiert werden.
2 zeigt eine Fuse-Bank 40, bei der der Programmierungszustand der Fuses entsprechend der Chip-ID 30 eingezeichnet ist. Eine logische "1" der Chip-ID wird durch eine leitende Fuse dargestellt, der logische Zustand "0" durch eine hochohmig programmierte Fuse. Jede der Fuses, beispielsweise die Fuse 41, ist mit einem Anschluß an Bezugspotential VSS angeschlossen. Der andere Anschluß der Fuse 41 ist mit einem Schaltungsknoten 42 verbunden. Das Auslesen der Fuse 41 erfolgt dynamisch. Hierzu wird der Schaltungsknoten 42 auf ein High-Potential vorgeladen. Die leitende Fuse 41 zieht das Potential auf Masse VSS. Dieses Potential wird in einer Bitstelle 46 eines Registers 50 zwischengespeichert. Das Register 50 ist als Schieberegister ausgeführt, so daß sämtliche Bits der gespeicherten Chip-ID 30 seriell ausgelesen und dem Decodieralgorithmus 12 zugeführt werden können. Bei der Bitstelle 47 ist die Fuse 43 hochohmig programmiert und stellt am Anschluß 44 einen Leerlauf dar. Beim Vorladen des Anschlusses 44 auf High-Potential bleibt dieses Potential bestehen und wir als logische "0" in die Bitstelle des Schieberegisters 50 eingespeichert.
Die Fuse 43 wurde elektrisch programmiert, indem ein entsprechend hoher Stromimpuls bei der Programmierung eingeprägt wurde und die ursprünglich leitende Fuse daraufhin zerstört und somit vom ursprünglich niederohmigen Zustand in den dargestellten hochohmigen Zustand überführt wurde. Der Stromimpuls wird von einem Spannungsgenerator 45 erzeugt, der eine hohe, über der normalen Betriebsspannung liegende Programmierspannung VP bereitstellt.

10: Chip-ID
11: Redundanzverfahren
12: Redundanzdecodierung
20: erweiterte Chip-ID
22: redundante Bits
30: programmierte Chip-ID
31: Bitstelle
40: Fuse-Bank
41, 43: Fuses
42, 44: Anschlüsse
45: Programmierspannungserzeugung
50: Schieberegister

Claims

Verfahren zum Kennzeichnen eines integrierten Schaltkreises, umfassend die Schritte: – Bereitstellen eines digitalen Kennzeichnungsworts (10), das eine erste Anzahl von Bits umfaßt; – Berechnen eines erweiterten Kennzeichnungsworts (20), das eine zweite im Vergleich zum ersten größere Anzahl von Bits umfaßt und gegenüber dem digitalen Kennzeichnungswort (10) eine fehlerkorrigierende Redundanz aufweist; – Programmieren von auf dem integrierten Schaltkreis angeordneten programmierbaren Elementen (40, 41, 43) in Abhängigkeit vom erweiterten Kennzeichnungswort (20).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Programmierung der programmierbaren Elemente (40, 41, 43) ein Strom eingeprägt wird, um die Leitfähigkeit mindestens eines der programmierbaren Elemente zu verändern.
Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß jedem Bit des erweiterten Kennzeichnungsworts (20) ein programmierbares Element (40, 41, 43) zugeordnet wird und daß nur dann, wenn das Bit einen ersten logischen Zustand von zwei möglichen logischen Zuständen aufweist, die Leitfähigkeit des Bits (43) verändert wird.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das erweiterte Kennzeichnungswort (20) sämtliche Bits des digitalen Kennzeichnungsworts (10) umfaßt und zusätzlich weitere Bits (22), die durch eine Redundanzberechnung (11) aus den Bits des digitalen Kennzeichnungsworts (10) ermittelt werden.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die programmierbaren Elemente (40, 41, 43) zuerst hochohmig sind und, wenn das zugeordnete Bit den ersten logischen Zustand aufweist, durch Einprägung eines elektrischen Stromimpulses in einen niederohmigen Zustand überführt werden.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die programmierbaren Elemente (40, 41, 43) zuerst niederohmig sind und, wenn das zugeordnete Bit den ersten logischen Zustand aufweist, durch Einprägung eines elektrischen Stromimpulses in einen hochohmigen Zustand überführt werden.
Integrierter Schaltkreis zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine Anordnung von programmierbaren Elementen (40), die einerseits an einen Anschluß für ein Versorgungspotential (VSS) angeschlossen sind und andererseits an einen Schaltungsknoten (42, 44) zum Auslesen des Leitfähigkeitszustands des jeweiligen programmierbaren Elements (41, 43).
Integrierter Schaltkreis nach Anspruch 7, gekennzeichnet durch Mittel (45) zur Bereitstellung eines Programmierstroms, um durch Zuführung des Programmierstroms an eines der programmierbaren Elemente in Abhängigkeit vom Zustand eines zugeordneten Bits des erweiterten Kennzeichnungsworts (20) die Leitfähigkeit des programmierbaren Elements (41, 43) irreversibel zu verändern.