DE10115293A1 - Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis - Google Patents
Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter SchaltkreisInfo
- Publication number
- DE10115293A1 DE10115293A1 DE10115293A DE10115293A DE10115293A1 DE 10115293 A1 DE10115293 A1 DE 10115293A1 DE 10115293 A DE10115293 A DE 10115293A DE 10115293 A DE10115293 A DE 10115293A DE 10115293 A1 DE10115293 A1 DE 10115293A1
- Authority
- DE
- Germany
- Prior art keywords
- bits
- chip
- programming
- integrated circuit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000002372 labelling Methods 0.000 title claims description 3
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000032683 aging Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 7
- 230000003679 aging effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000021395 porridge Nutrition 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Abstract
Zur Kennzeichnung eines integrierten Schaltkreises werden die Bits der Chip-ID (10) mittels Fuses oder Antifuses programmiert. Durch Hinzufügung von redundanten Bits (22) können Programmierungs- oder Alterungsfehler erkannt oder korrigiert werden. Die Erfindung ist insbesondere bei Verwendung von elektrisch programmierbaren Fuses/Antifuses anwendbar, um die Wiedererkennung einer fehlerhaften Chip-ID zuverlässiger zu gestalten.
Description
Die Erfindung betrifft ein Verfahren zum Kennzeichnen eines
integrierten Schaltkreises, bei dem ein digitales Kennzeich
nungswort bereitgestellt wird, um auf dem integrierten
Schaltkreis angeordnete programmierbare Elemente zu program
mieren.
Integrierte Schaltkreise werden mit einem individuellen Kenn
zeichnen versehen, um identifizierbar zu sein. Beispielsweise
Halbleiterspeicher, insbesondere DRAMs (Dynamic Random Access
Memories) werden mit einer sogenannten Chip-ID programmiert,
so daß der individuelle Chip bei nachfolgenden Tests in der
Qualitätskontrolle oder bei Fragestellungen im Anwendungssy
stem eindeutig identifizierbar ist. Die Chip-ID umfaßt eine
Vielzahl von Bits, um Hinweise beispielsweise auf die Nummer
des Herstellungsloses, die Fabrik, in der der Chip herge
stellt wurde, elektrische Klassifizierungen sowie eine Seri
ennummer dauerhaft auf dem integrierten Schaltkreis selbst
bereitzustellen. Eine Chip-ID kann durchaus sechzig oder noch
mehr Bits umfassen.
Zur Programmierung der Chip-ID werden programmierbare Elemen
te, sogenannte Fuses oder Antifuses, verwendet. Die Fuses und
Antifuses sind mittels Laserimpuls programmierbar. Bevor der
Chip in das Gehäuse eingegossen wird, werden die Bits, die
beispielsweise eine logische "1" der Chip-ID darstellen sol
len, mit dem Laser programmiert, die anderen Bits, die eine
logische "0" darstellen sollen, werden nicht programmiert.
Eine Fuse ist im Ausgangszustand niederohmig oder leitend und
im programmierten Zustand hochohmig oder nicht leitend. Eine
Antifuse ist im Ausgangszustand nicht leitend und nach der
Programmierung leitend. Die Laserprogrammierung von Fuses und
Antifuses kann relativ sicher und stabil ausgeführt werden,
hat jedoch den Nachteil, daß ein Laser aufwendig bereitge
stellt werden muß und die Programmierung nur vor der Einkap
selung der integrierten Schaltung in ein Gehäuse durchgeführt
werden kann.
Es besteht daher das Bestreben, laserprogrammierbare Fuses
und Antifuses durch elektrisch programmierbare Fuses und An
tifuses zu ersetzen. Solche E-Fuses und E-Antifuses werden
durch elektrische Energieimpulse programmiert, also durch
Einprägung eines ausreichenden Stromimpulses bei entsprechend
hoher Programmierspannung. Diese E-Fuses und E-Antifuses kön
nen auch bei bereits eingehäusten Chips programmiert werden.
Durch die vollkommen elektrische Ansteuerung von E-
Fuses/Antifuses ist die Programmierung flexibler handhabbar.
Nachteilig bei der Verwendung von E-Fuses/Antifuses ist je
doch, daß eine E-Fuse nach der Programmierung noch einen
Restwiderstand aufweist bzw. eine E-Antifuse nach der Pro
grammierung nur begrenzte Leitfähigkeit hat. Es ist daher
nach der Programmierung von E-Fuses/Antifuses mit einer brei
ten Streuung der Leitfähigkeitswerte zu rechnen. Darüber hin
aus ist nachteilig, daß aufgrund der Alterung des Halbleiter
chips die programmierte Leitfähigkeit sich im Laufe der Zeit
in Richtung des ursprünglichen Ausgangszustands verändert.
Die Hochohmigkeit einer programmierten E-Fuse bzw. die Niede
rohmigkeit einer programmierbaren E-Antifuse läßt im Laufe
des Betriebs nach. Es besteht daher das Problem bei der Ver
wendung von elektrisch programmierbaren Fuses und Antifuses
für die Programmierung der Chip-ID, daß einerseits der Pro
grammierungsvorgang nicht ausreichend sicher abläuft und an
dererseits im Laufe der Betriebszeit die Programmierung aus
heilt und deren Wiedererkennung folglich fehlerhaft ist.
Eine Aufgabe der Erfindung ist darin zu sehen, ein Verfahren
zur Kennzeichnung eines integrierten Schaltkreises der ein
gangs genannten Art anzugeben, so daß die Programmierung si
cher lesbar und wiedererkennbar ist.
Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren
zum Kennzeichnen eines integrierten Schaltkreises, umfassend
die Schritte: Bereitstellen eines digitalen Kennzeichnungs
worts, das eine erste Anzahl von Bits umfaßt; Berechnen eines
erweiterten Kennzeichnungsworts, das eine zweite im Vergleich
zum ersten größere Anzahl von Bits umfaßt und gegenüber dem
digitalen Kennzeichnungswort eine fehlererkennende oder feh
lerkorrigierende Redundanz aufweist; Programmieren von auf
dem integrierten Schaltkreis angeordneten programmierbaren
Elementen in Abhängigkeit vom erweiterten Kennzeichnungswort.
Ein integrierter Schaltkreis, der zur Durchführung des Ver
fahrens besonders geeignet ist, umfaßt eine Anordnung von
programmierbaren Elementen, die einerseits an einen Anschluß
für ein Versorgungspotential angeschlossen sind und anderer
seits an einen Schaltungsknoten zum Auslesen des Leitfähig
keitszustands des jeweiligen programmierbaren Elements.
Gemäß der Erfindung wird die ursprüngliche, eindeutige Chip-
ID mit redundanten Bits versehen. Die um die Redundanz erwei
terte Chip-ID weist daher mehr Bits auf als die ursprüngliche
Chip-ID. Die durch die Redundanz erhaltenen zusätzlichen Bits
können der ursprünglichen Chip-ID am Rand hinzugefügt werden
oder mit den ursprünglichen Bits vermischt werden. Durch die
zusätzliche Redundanz können fehlerhaft programmierte Bits
oder aufgrund von Alterungseffekten fehlerhaft gewordene Bits
der Chip-ID erkannt oder gar korrigiert werden. Je nach ver
wendetem Redundanzverfahren gewährleistet die um die Redun
danz erweiterte Chip-ID die Erkennung einer fehlerhaften
Chip-ID als solche oder die Möglichkeit, eines oder mehrere
der fehlerhaften Bits zu korrigieren. Eine Voraussetzung
hierzu ist, daß beim Auslesen das redundanzbildende Verfahren
bekannt ist und entsprechend decodiert werden kann. Zur Bil
dung von Redundanz und zur Decodierung der Redundanz sind
viele Verfahren in der Technik an sich bekannt. Prinzipiell
ist jedes redundanzbildende Verfahren anwendbar.
Die Erfindung ist besonders vorteilhaft nutzbar, wenn auf
elektrische Weise programmierbare Elemente zur Programmierung
der Bits der Chip-ID verwendet werden. Wie eingangs erläu
tert, ist bei solchen E-Fuses oder E-Antifuses einerseits der
Programmierungsvorgang fehlerbehaftet und Streuungen unterle
gen und andererseits sorgen Ausheilungseffekte im Laufe des
Betriebs dafür, daß die Programmierung sich selbständig rück
gängig macht. Das Hinzufügen von Redundanz zur Chip-ID birgt
bei Verwendung von E-Fuses/Antifuses den besonderen Vorteil,
daß diese inhärenten Nachteile mit relativ geringem Aufwand
ausgeglichen und korrigiert werden.
Zweckmäßigerweise wird ein Bit der die Redundanz enthaltenden
Chip-ID einem programmierbarem Element, also einer Fuse oder
Antifuse, zugeordnet. Bei einem ersten logischen Zustand wird
die Fuse vorzugsweise durch Stromeinprägung programmiert,
beim anderen logischen Zustand wird sie nicht programmiert
und behält den ursprünglichen Zustand bei. Bei einer Fuse be
deutet Programmierung, daß die Leitfähigkeit von ursprünglich
niederohmig auf hochohmig geändert wird. Bei einer Antifuse
bedeutet Programmierung, daß die Leitfähigkeit von ursprüng
lich hochohmig auf niederohmig geändert wird.
Zur Programmierung wird im Testautomaten die eindeutige Chip-
ID bereitgestellt. Diese Chip-ID wird einem Redundanzalgo
rithmus zugeführt, der zusätzliche Bits zur ursprünglichen
Chip-ID hinzufügt, um eine mit Redundanz angereicherte Chip-
ID auszugeben. Diese Chip-ID wird vom Testautomaten an den
integrierten Schaltkreis übertragen. Im Anschluß daran oder
einhergehend mit der Übertragung der erweiterten Chip-ID er
folgt die elektrische Programmierung der den Bits der Chip-ID
zugeordneten Fuses/Antifuses. Zur Programmierung der elek
trisch programmierbaren Fuses/Antifuses wird eine entspre
chende Programmierspannung zugeführt, die chipintern einen
ausreichend hohen Stromimpuls erzeugt, so daß die gewünschte
Veränderung der Leitfähigkeit der Fuses/Antifuses bewirkt
wird. Zum Auslesen der Chip-ID ist erforderlich, daß die Bits
der programmierten Chip-ID ausgelesen werden und die redun
danten Elemente im Rahmen einer Redundanzdecodierung zur Feh
lererkennung und gegebenenfalls Fehlerkorrektur zugeführt
werden, um die ursprüngliche, eindeutige Chip-ID zu berech
nen.
Die Fuses/Antifuses sind einerseits an einen Anschluß für ein
Versorgungspotential, beispielsweise Bezugspotential oder
Masse, angeschlossen und andererseits an einen Schaltungskno
ten, über den einerseits die Programmierung der Fuse und an
dererseits das Auslesen des programmierten Zustands erfolgt.
Zum Auslesen wird der Schaltungsknoten vorgeladen und an
schließend bewertet. Eine leitende Fuse zieht den Knoten auf
das Bezugspotential, eine nicht leitende Fuse beläßt den Kno
ten auf dem vorgegebenen Potential. Somit kann der program
mierte Zustand einer logischen "1" oder logischen "0" wieder
ausgelesen werden. Die Schaltungsknoten sind beispielsweise
mit den Eingängen eines Registers verbunden, auf das von ex
tern zum Auslesen zugegriffen werden kann.
Wie eingangs erläutert, besteht insbesondere bei Halbleiter
speichern das Erfordernis nach einer sicher wiedererkennbaren
Chip-ID.
Nachfolgend wird die Erfindung anhand des in der Zeichnung
dargestellten Ausführungsbeispiels näher erläutert. Es zei
gen:
Fig. 1 ein Prinzipschaltbild für einen Verfahrensablauf
zur Programmierung einer Kennzeichnung eines inte
grierten Schaltkreises und
Fig. 2 eine auf einer integrierten Schaltung angeordneten
Fuse-Bank.
Eine einen integrierten Schaltkreis, insbesondere ein DRAM
eindeutig kennzeichnende Chip-ID 10 ist in Fig. 1 darge
stellt. Sie umfaßt sechs Bits "101010". Aus Gründen der Über
sichtlichkeit ist die Chip-ID kurz gehalten. In der Praxis
kann sie bis zu sechzig Bits umfassen. Jedem der Bits der
Chip-ID 10 ist eine Fuse auf dem integrierten Halbleiterspei
cher zugeordnet. Denkbar ist auch die Zuordnung jeweils einer
Antifuse. Wenn ein Bit der Chip-ID eine logische "1" ist,
dann wird die Fuse beispielsweise nicht programmiert und be
hält den ursprünglichen, leitenden Zustand bei. Wenn ein Bit
der Chip-ID eine logische "0" ist, wird die Fuse elektrisch
durch einen Stromimpuls hochohmig programmiert.
Die Chip-ID 10 wird im Testautomaten, mit dem der Halbleiter
speicher verbunden ist, einer Redundanzberechnung 11 unterzo
gen, die eine um Redundanz erweiterte Chip-ID 20 erzeugt.
Diese umfaßt die ursprünglichen Bits der Chip-ID "101010" so
wie einen Anteil "001", der gemäß dem Verfahren 11 eine Red-
undanz enthält. Der Testautomat steuert die Anschlüsse des
Halbleiterspeichers dementsprechend an, daß die für die Chip-
ID vorgesehenen Fuses gemäß der erweiterten Chip-ID 20 elek
trisch programmiert werden.
Mit dem Bezugszeichen 30 ist der nach einigen Jahren Be
triebsdauer auf dem Halbleiterchip sich einstellende Program
mierungszustand der die Chip-ID speichernden Fuse-Bank darge
stellt. Es ist erkennbar, daß die Bitstelle 31 anstelle des
ursprünglichen logischen Werts "0" nunmehr eine logische "1"
aufweist. Entweder kann bereits die Programmierung der E-Fuse
fehlerhaft durchgeführt worden sein, oder aber aufgrund von
Alterungseffekten hat sich allmählich der Programmierungszu
stand von "0" auf "1" geändert. Beim Auslesen der Chip-ID 30
wird eine Redundanzdecodierung 12 durchgeführt, die die mit
dem Verfahren 11 hinzugefügte Redundanz auswertet. Die redun
danten Bits "001" ermöglichen, daß der Fehler an der Bitstel
le 31 erkannt wird und sogar korrigiert wird, um die ur
sprüngliche Chip-ID 10 beim Auslesen zu erhalten. Je nach
verwendetem Redundanzcodierverfahren 11 und Anzahl von redun
danten Bits 22 ist entweder nur erkennbar, daß ein Fehler in
der Chip-ID vorliegt, oder aber ein oder mehrere Fehler kön
nen korrigiert werden.
Fig. 2 zeigt eine Fuse-Bank 40, bei der der Programmierungs
zustand der Fuses entsprechend der Chip-ID 30 eingezeichnet
ist. Eine logische "1" der Chip-ID wird durch eine leitende
Fuse dargestellt, der logische Zustand "0" durch eine
hochohmig programmierte Fuse. Jede der Fuses, beispielsweise
die Fuse 41, ist mit einem Anschluß an Bezugspotential VSS
angeschlossen. Der andere Anschluß der Fuse 41 ist mit einem
Schaltungsknoten 42 verbunden. Das Auslesen der Fuse 41 er
folgt dynamisch. Hierzu wird der Schaltungsknoten 42 auf ein
High-Potential vorgeladen. Die leitende Fuse 41 zieht das Po
tential auf Masse VSS. Dieses Potential wird in einer
Bitstelle 46 eines Registers 50 zwischengespeichert. Das Re
gister 50 ist als Schieberegister ausgeführt, so daß sämtli
che Bits der gespeicherten Chip-ID 30 seriell ausgelesen und
dem Decodieralgorithmus 12 zugeführt werden können. Bei der
Bitstelle 47 ist die Fuse 43 hochohmig programmiert und
stellt am Anschluß 44 einen Leerlauf dar. Beim Vorladen des
Anschlusses 44 auf High-Potential bleibt dieses Potential be
stehen und wir als logische "0" in die Bitstelle des Schiebe
registers 50 eingespeichert.
Die Fuse 43 wurde elektrisch programmiert, indem ein entspre
chend hoher Stromimpuls bei der Programmierung eingeprägt
wurde und die ursprünglich leitende Fuse daraufhin zerstört
und somit vom ursprünglich niederohmigen Zustand in den dar
gestellten hochohmigen Zustand überführt wurde. Der Stromim
puls wird von einem Spannungsgenerator 45 erzeugt, der eine
hohe, über der normalen Betriebsspannung liegende Program
mierspannung VP bereitstellt.
10
Chip-ID
11
Redundanzverfahren
12
Redundanzdecodierung
20
erweiterte Chip-ID
22
redundante Bits
30
programmierte Chip-ID
31
Bitstelle
40
Fuse-Bank
41
,
43
Fuses
42
,
44
Anschlüsse
45
Programmierspannungserzeugung
50
Schieberegister
Claims (8)
1. Verfahren zum Kennzeichnen eines integrierten Schaltkrei
ses, umfassend die Schritte:
- - Bereitstellen eines digitalen Kennzeichnungsworts (10), das eine erste Anzahl von Bits umfaßt;
- - Berechnen eines erweiterten Kennzeichnungsworts (20), das eine zweite im Vergleich zum ersten größere Anzahl von Bits umfaßt und gegenüber dem digitalen Kennzeichnungswort (10) eine fehlererkennende oder fehlerkorrigierende Redundanz auf weist;
- - Programmieren von auf dem integrierten Schaltkreis angeord neten programmierbaren Elementen (40, 41, 43) in Abhängigkeit vom erweiterten Kennzeichnungswort (20).
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
zur Programmierung der programmierbaren Elemente (40, 41, 43)
ein Strom eingeprägt wird, um die Leitfähigkeit mindestens
eines der programmierbaren Elemente zu verändern.
3. Verfahren nach einem der Ansprüche 1 oder 2,
dadurch gekennzeichnet, daß
jedem Bit des erweiterten Kennzeichnungsworts (20) ein pro
grammierbares Element (40, 41, 43) zugeordnet wird und daß
nur dann, wenn das Bit einen ersten logischen Zustand von
zwei möglichen logischen Zuständen aufweist, die Leitfähig
keit des Bits (43) verändert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß
das erweiterte Kennzeichnungswort (20) sämtliche Bits des di
gitalen Kennzeichnungsworts (10) umfaßt und zusätzlich weite
re Bits (22), die durch eine Redundanzberechnung (11) aus den
Bits des digitalen Kennzeichnungsworts (10) ermittelt werden.
5. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
die programmierbaren Elemente (40, 41, 43) zuerst hochohmig
sind und, wenn das zugeordnete Bit den ersten logischen Zu
stand aufweist, durch Einprägung eines elektrischen Stromim
pulses in einen niederohmigen Zustand überführt werden.
6. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
die programmierbaren Elemente (40, 41, 43) zuerst niederohmig
sind und, wenn das zugeordnete Bit den ersten logischen Zu
stand aufweist, durch Einprägung eines elektrischen Stromim
pulses in einen hochohmigen Zustand überführt werden.
7. Integrierter Schaltkreis zur Durchführung des Verfahrens
nach einem der Ansprüche 1 bis 6,
gekennzeichnet durch
eine Anordnung von programmierbaren Elementen (40), die ei
nerseits an einen Anschluß für ein Versorgungspotential (VSS)
angeschlossen sind und andererseits an einen Schaltungsknoten
(42, 44) zum Auslesen des Leitfähigkeitszustands des jeweili
gen programmierbaren Elements (41, 43).
8. Integrierter Schaltkreis nach Anspruch 7,
gekennzeichnet durch
Mittel (45) zur Bereitstellung eines Programmierstroms, um
durch Zuführung des Programmierstroms an eines der program
mierbaren Elemente in Abhängigkeit vom Zustand eines zugeord
neten Bits des erweiterten Kennzeichnungsworts (20) die Leit
fähigkeit des programmierbaren Elements (41, 43) irreversibel
zu verändern.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10115293A DE10115293B4 (de) | 2001-03-28 | 2001-03-28 | Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis |
US10/112,294 US20020149979A1 (en) | 2001-03-28 | 2002-03-28 | Method for identifying an integrated circuit and integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10115293A DE10115293B4 (de) | 2001-03-28 | 2001-03-28 | Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10115293A1 true DE10115293A1 (de) | 2002-10-17 |
DE10115293B4 DE10115293B4 (de) | 2009-02-19 |
Family
ID=7679385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10115293A Expired - Fee Related DE10115293B4 (de) | 2001-03-28 | 2001-03-28 | Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis |
Country Status (2)
Country | Link |
---|---|
US (1) | US20020149979A1 (de) |
DE (1) | DE10115293B4 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3234117C2 (de) * | 1981-09-14 | 1993-09-02 | Seeq Technology Inc., San Jose, Calif., Us | |
US5991194A (en) * | 1997-10-24 | 1999-11-23 | Jigour; Robin J. | Method and apparatus for providing accessible device information in digital memory devices |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9930145D0 (en) * | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
-
2001
- 2001-03-28 DE DE10115293A patent/DE10115293B4/de not_active Expired - Fee Related
-
2002
- 2002-03-28 US US10/112,294 patent/US20020149979A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3234117C2 (de) * | 1981-09-14 | 1993-09-02 | Seeq Technology Inc., San Jose, Calif., Us | |
US5991194A (en) * | 1997-10-24 | 1999-11-23 | Jigour; Robin J. | Method and apparatus for providing accessible device information in digital memory devices |
Also Published As
Publication number | Publication date |
---|---|
DE10115293B4 (de) | 2009-02-19 |
US20020149979A1 (en) | 2002-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4328605C2 (de) | Halbleiterspeichereinrichtung | |
DE2007787B2 (de) | Datenspeicher- und Datenspeicheransteuerschaltung | |
DE3906494C2 (de) | ||
DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
DE19956550A1 (de) | Trimmschaltung für systemintegrierte Schaltung | |
DE4322994A1 (de) | Halbleiterspeichervorrichtung mit Test-Mode und Verfahren zum Setzen des Test-Mode | |
DE60302361T2 (de) | Schieberegister für sequentiellen fuse-latch-betrieb | |
DE102004020875B4 (de) | Verfahren und Vorrichtung zum Maskieren bekannter Ausfälle während Speichertestauslesungen | |
DE60311117T2 (de) | Verfahren und schaltkreise zum identifizieren schwacher bit in einem mram | |
DE19963689A1 (de) | Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE102007058928A1 (de) | Verfahren und Halbleiterspeicher mit einer Einrichtung zur Erkennung von Adressierungsfehlern | |
DE112020004759T5 (de) | Tsv-autoreparatur-schema bei einem gestapelten chip | |
DE4334946A1 (de) | Halbleiterspeichervorrichtung | |
DE19930169A1 (de) | Testeinrichtung zum Prüfen eines Speichers | |
DE3827174A1 (de) | Halbleiter-speichervorrichtung | |
DE10126878B4 (de) | Halbleitervorrichtung | |
DE102004028340A1 (de) | Verringern von Speicherausfällen in integrierten Schaltungen | |
DE102008030408A1 (de) | System und Verfahren zum Adressieren von Fehlern in einer Mehrchipspeichervorrichtung | |
DE10229164B4 (de) | Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins | |
DE69627595T2 (de) | Halbleiterspeicher und Verfahren zum Ersetzen einer redundanten Speicherzelle | |
DE19843470A1 (de) | Integrierter Speicher mit Selbstreparaturfunktion | |
DE10115293A1 (de) | Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis | |
WO2008059001A2 (de) | Schaltungsanordnung, umfassend ein speicherzellenfeld, und verfahren zu deren betrieb | |
DE19921868C2 (de) | Schaltungsanordnung zur Kontrolle von Zuständen einer Speichereinrichtung | |
DE3916811A1 (de) | Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |