DE3234117C2 - - Google Patents
Info
- Publication number
- DE3234117C2 DE3234117C2 DE3234117A DE3234117A DE3234117C2 DE 3234117 C2 DE3234117 C2 DE 3234117C2 DE 3234117 A DE3234117 A DE 3234117A DE 3234117 A DE3234117 A DE 3234117A DE 3234117 C2 DE3234117 C2 DE 3234117C2
- Authority
- DE
- Germany
- Prior art keywords
- arrangement
- semiconductor memory
- product information
- memory device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Die Erfindung betrifft eine Halbleiterspeichervorrichtung,
welche eine Speicheranordnung zum Speichern von
Daten und eine Anordnung zum Speichern von Produktinforma
tion umfaßt, wobei die Speicheranordnung und die Anordnung
auf einem Halbleiterchip untergebracht sind. Eine derartige
Vorrichtung ist aus der GB-PS 15 85 847 bekannt. Auf dem
Gebiet der Elektronik wird seit langem angestrebt, die
Möglichkeit zu haben, dauerhafte Information über besondere
Halbleiterschaltungen oder Chips zu identifizieren. Bisher
jedoch erfordert es, solche wichtigen und nützlichen Infor
mationen wie den Hersteller, die spezielle Art der Vorrich
tung, die bei der Herstellung verwendete Maskengruppe, den
verwendeten Fabrikationshergang u. dgl. zu erfahren, daß
nicht nur die Verpackung, in der das Chip eingepackt wird,
äußerlich inspiziert wird, sondern daß häufig auch das
Halbleiterchip, das sich in der Verpackung befindet, selbst
untersucht wird. Das Untersuchen der Verpackung oder Um
hüllung ist häufig wegen der benachbarten Schaltungen, des
Fehlens von erkennbaren Markierungen auf dem Verpackungs
gehäuse, wegen Beschichtungen oder sonstiger Abdeckungen,
die auf dem Chip angebracht sind, um Veränderungen der
Schaltung vorzubeugen, und aus anderen Gründen kompliziert.
Untersuchungen des Chips selbst sind aus all den vorgenannten
Schwierigkeiten ebenfalls schwierig, wobei noch hinzukommt,
daß die Umhüllung im allgemeinen nicht dafür vorgesehen
ist, entfernt zu werden und daß bei Abnahme oder Besei
tigung der Umhüllung die Vorrichtung normalerweise
beschädigt oder zerstört wird.
Außer der oben beschriebenen Information ist es über
dies schwierig, jedoch wünschenswert, sich entscheidend
wichtiger elektrischer Parameter der Vorrichtungen ver
gewissern zu können. In der Vergangenheit konnte dies
im allgemeinen dadurch geschehen, daß die Type der
Vorrichtung ermittelt und der Hersteller festgestellt
wurden und daß dann die gewünschten Werte aus einem
Zusammenstellungsblatt der Kenndaten entnommen wurden.
Wenngleich bestimmte Standards existieren, durch die
einige dieser Parameter in gewisser Weise vorbestimmt
sind, enthalten viele Vorrichtungen von mittlerer oder
hoher Komplexität wie Speicher von Bytegröße wenigstens
einige Parameter, die abhängig von der Type der Vor
richtung variieren.
Daraus folgt, daß ein Bedarf für eine
Vorrichtung besteht, womit Produktinformation ein
schließlich elektrischer Parameter der Vorrichtung fest
gestellt werden kann, ohne daß die Umhüllung oder das
Chip selbst unmittelbar visuell untersucht werden.
Mit der Erfindung wird eine kostengünstige und zuver
lässige Lösung des voranstehend genannten Problems ge
geben, wodurch beträchtliche Mengen an Information hin
sichtlich Hersteller und Vorrichtungsparametern durch
elektrisches Abfragen des Halbleiterchips erhalten
werden kann. Genauer gesagt, werden Festwertspeicher
zellen, die die gewünschte Information über den Her
steller und die Vorrichtung enthalten, auf dem Halb
leiterchip angrenzend an den Teil des Chip, der die
hauptsächliche Funktion der Schaltung gewährleistet,
untergebracht.
Eine Freigabe/Sperr-Schaltung ist auf dem Chip ebenfalls
enthalten und dient dazu, die zusätzlichen ROM-Zellen
von der Hauptschaltung während des Normalbetriebs zu
trennen. In gleicher Weise ist, wenn der Benutzer den
Hersteller oder sonstige in den ROM-Zellen gespeicherte
Information zu erkennen wünscht, ein Signal an die
Freigabe/Sperr-Schaltung abzugeben, wodurch die Haupt
schaltung getrennt wird und der Zugriff zu den die ge
wünschten Informationen enthaltenden Speicherzellen
möglich wird. Auf diese Weise kann der Produktinforma
tionsspeicher mit denselben Anschlußfahnen des Chips
elektrisch verbunden sein, über die der elektrische Zu
gang zur Hauptschaltung erfolgt.
Die der Erfindung zugrundeliegende hauptsächliche Aufgabe
besteht darin, eine verbesserte, billige und zuverlässige
Vorrichtung zu schaffen, mit der der Anwender Kenntnisse
über wichtige elektrische Parameter von Halbleiterschaltun
gen durch einfaches direktes Auslesen erlangen kann. Die
Vorrichtung soll es dem Anwender ermög
lichen, sich Kenntnis über die Vorrichtungseigenschaften von
Halbleiterschaltungen zu verschaffen, ohne daß die Halblei
terschaltungen einer genauen optischen Inspektion unterzogen
werden.
Die Erfindung ist dadurch gekennzeichnet, daß die Anordnung
mehr als ein Byte speichert, in der Anordnung die Produkt
information über Adreßleitungen bzw. Datenleitungen adres
siert bzw. gelesen wird, welche auch zur Adressierung des
bzw. zur Datenkommunikation mit dem Halbleiterspeicher die
nen, ein von einem Adreßsignal unterscheidbares Befehls
signal auf eine vorbestimmte Adreßleitung gegeben wird, um
anzuzeigen, daß die Produktinformation adressiert und gele
sen werden soll, und die Halbleiterspeichervorrichtung fer
ner eine Zugriffslogikschaltung umfaßt, welche, falls das
Befehlssignal anliegt, die Speicheranordnung für Datenlese-
bzw. -schreibbetrieb inaktiviert und die Anordnung zum Spei
chern von Produktinformation aktiviert, und andernfalls die
Speicheranordnung für Datenlese- bzw. -schreibbetrieb akti
viert und die Anordnung zum Speichern von Produktinforma
tion inaktiviert.
Anhand der nun folgenden Beschreibung in Verbindung
mit der Zeichnung wird die Lösung vor stehend aufge
führter Aufgaben besonders deutlich. Im einzelnen zeigen:
Fig. 1 ein Blockschema, das die Anwendung der Erfin
dung bei einer beispielhaft dargestellten
Halbleiterschaltung wie einem Speicher von
Bytegröße zeigt;
Fig. 2 eine schematische Darstellung einer Freigabe/
Sperr-Schaltung, die sich zur Verwendung bei
der Erfindung eignet;
Fig. 3 eine ins einzelne gehende Logikschaltung einer
Freigabe/Sperr-Schaltung für den Einsatz bei
der Erfindung und
Fig. 4 eine Tabelle der Vorrichtungseigenschaften,
die in der im Produktinformationsspeicher
gemäß der Erfindung gespeicherten Information
enthalten sein können.
In der Fig. 1 ist als Beispiel eine Halbleiterschaltung
10 wiedergegeben, bei der die Erfindung anwendbar ist.
Diese Schaltung 10 kann z. B. ein 2564 löschbarer, pro
grammierbarer Festwertspeicher (EPROM) sein, wie er von
zahlreichen Halbleiterherstellern angeboten wird. Dem
Fachmann ist bekannt, daß ein 2564 EPROM 64 k-Bits von
Digitalinformation speichert, die in einer 256·256
Bitanordnung 12 angeordnet ist. Jede Zeile und jede
Spalte enthält danach 256 Bits an Information. Wie bei
zahlreichen anderen Speichervorrichtungen ist diese
Information in Gruppen von Bits, sogenannten Bytes,
organisiert, und gleichzeitiger Zugriff ist möglich zu
denjenigen Bits, die ein bestimmtes Informationsbyte
darstellen. Ein Byte besteht typischerweise aus acht
Bits, und dieses Format wird bei der Beschreibung der
Erfindung hier verwendet.
Der Zugriff zur Speicheranordnung erfolgt über einen
Spaltendecodierer 14, einen Zeilendecodierer 16 und
eine Spaltenadreßgatterschaltung 18, wobei der Ausgang
von der Anordnung über einen Ausgangspuffer 20 bereit
gestellt wird. Der Spaltendecodierer 14 und der Zeilen
decodierer 16 werden durch Signale gesteuert, die ihren
Eingängen über Adreßanschlüsse A0 bis A4 und A5 bis A12
zugeleitet werden. Die Ausgangswerte der Speicheranord
nung 12 erscheinen auf Ausgangsanschlüssen Q1 bis Q8.
Gemäß der Erfindung ist die Speicheranordnung 12 inso
weit abgewandelt, als sie eine Produktinformationsan
ordnung 30 enthält. Die Produktinformationsanordnung
30 ist für die hier als Beispiel dargestellte Vorrich
tung vorzugsweise im Format einer einzigen Zeile unter
gebracht, so daß ein Bytezugriff zur Produktinformation
möglich ist. Es ist jedoch auch möglich, die Anordnung
30 in Form mehrerer Zeilen unterzubringen oder im For
mat einer einzigen oder mehrerer Spalten, was an späte
rer Stelle noch näher erläutert wird.
Die Anordnung 30 ist vorzugsweise von der Type eines
Diffusionsmasken-ROM, da auf diese Weise die größte
Sicherheit für die in der Anordnung gespeicherte Infor
mation erzielt wird. Das bedeutet, da die Information,
die in Diffusionsmasken-ROM-Zellen gespeichert werden
soll, die Schaltungsverbindungen der Zellen bestimmt
und damit die für die Herstellung der Zellen verwendete
Maskengruppe, kann die Information nicht verändert
werden, nachdem die Schaltung hergestellt worden ist,
und die Information kann auch nicht verlorengehen.
Außerdem erfordern mit Diffusionsmaske hergestellte ROM-
Zellen den geringsten Platzaufwand auf dem Chip, werden
mit den zuverlässigsten Fabrikationstechniken herge
stellt und sind bereits während der frühen Fabrikations
phasen im wesentlichen fertig. (Bei Halbleitervorrich
tungen wie der 2564 wird für das Anbringen der Erfindung
in Form einer Zeile von 256 maskierten ROM-Bits weniger
als 1% zusätzlicher Platz benötigt.) Es kann jedoch in
manchen Fällen wünschenswert sein, andere Arten von
Speicherzellen zu verwenden wie solche mit ausschmelz
baren Verbindungen, EPROM-Zellen oder E2PROM-Zellen,
um die Anordnung 30 zu bilden. Für solche Fälle ist zu
bedenken, daß die in der Anordnung gespeicherten Daten
nach der Chipherstellung eingeführt werden und daß sie
auf diese Weise menschlichen Fehlern unterliegen können.
Es ist erforderlich, daß die im Produktinformations
speicher 30 gespeicherten Daten den normalen Betrieb
der Hauptschaltung auf dem Chip nicht beeinflussen,
d. h. die Speicheranordnung 12 und die zugehörigen De
codierer, Gatter und Puffer. Damit derartige unerwünsch
te Einflußnahmen nicht auftreten, während gleichzeitig
die vorhandenen Anschlußfahnen die Doppelfunktion für
den Zugriff zur Speicheranordnung 12 und zur Infor
mationsanordnung 20 zu geeigneter Zeit erfüllen, werden
einem ausgewählten Zeilenadressenanschluß Mehrpegelsig
nale zugeführt. Der Erläuterung halber, bei welcher die
2564 Vorrichtung als Beispiel dient, wurde der Zeilen
adreßanschluß A9 dazu ausgewählt, mit Doppelfunktion zu
arbeiten. Für Vorrichtungen von anderen Abmessungen ist
vorzuziehen, einen Adreßanschluß zu verwenden, der die
selbe räumliche Anordnung an der Matrize wie der An
schluß A9 hat, auch wenn dieser Anschluß bei anderen
Vorrichtungen nicht mit derselben Benennung ausgestattet
ist.
Für den gewöhnlichen Betrieb werden der Anschlußfahne
A9 die üblichen TTL-Signalpegel zugeführt. Um jedoch
Zugriff zur Informationsanordnung 30 zu bekommen, wird
auf die Anschlußfahne A9 ein Signal hoher Spannung von
etwa 15 Volt geleitet. Damit die Schaltung zwischen den
üblichen TTL-Signalen und dem Signal hoher Spannung
unterscheiden kann, ist als Schnittstelle zwischen
Zeilenadreßanschluß A9 und Zeilendekodierer 16 und
der Anordnung 20 eine Anordnungszugriffslogik 32 ein
gefügt. Die Anschlußfahne A9 ist also mit der Zu
griffslogik 32 verbunden, die erkennt, ob ein Signal
hoher Spannung vorhanden ist.
Hat das Signal an der Anschlußfahne A9 den üblichen
Pegel, ist der Zugriff zur Produktinformationsanordnung
30 mit Hilfe eines Signals auf der Leitung 34 gesperrt,
während der Zugang zum Zeilendekodierer 16 frei ist.
Das an der Anschlußfahne A9 vorhandene Signal wird
auch dem Zeilendecodierer 16 über eine Leitung 36
zugeführt. Ist dagegen das am Anschluß A9 auftretende
Signal ein solches hoher Spannung von etwa 15 Volt, dann
stellt die Logik 32 dieses hohe Signal fest, sperrt
den Decodierer 16 und adressiert gleichzeitig die An
ordnung 30. Durch gewöhnliche Betätigung der Adreß
leitungen A0 bis A4 ist Zugriff zu der in der Anordnung
30 gespeicherten Information in Byteumfang gegeben,
so daß die Information in üblicher Weise an den Aus
gängen Q1 bis Q8 auftritt. Die nächste Betrachtung gilt
der Fig. 2, in der die Anordnungszugriffslogik 32
genauer dargestellt ist, woraus zu ersehen ist, daß
sie eine Hochspannungsdetektorschaltung 102 und einen
üblichen Einzelbitzeilenadreßpuffer 104 (von denen
lediglich einer von n gezeigt ist) enthält. Der Puffer
104 dient dazu, die TTL-Eingangssignale in MOS-Logig
pegel umzusetzen und gibt sowohl direkte als auch
komplementäre Ausgangswerte an den Decodierer 16 ab.
Die Hochspannungsdetektorschaltung 102 erzeugt ein
Freigabe/Sperr-Signal auf Leitung 34, wie bereits im
allgemeinen in Fig. 1 gezeigt.
Die in Fig. 3 gezeigte Hochspannungsdetektorschaltung
102 kann eine Kette von vier Invertern 202a bis 202d
enthalten, von denen Inverter 202a einen geeigneten
Schwellwert zur Feststellung des ankommenden Hoch
spannungssignals hat. Das Signal wird dann über die
übrigen Inverter in gewöhnliche TTL-Pegel umgewandelt,
so daß das Ausgangssignal des Inverters 202d auf der
Leitung 34 als gewöhnliches TTL-Signal den NOR-Gattern
204 (nur eines gezeigt) zugeleitet wird, die die Ein
gangsstufe des Zeilendecodierers 16 darstellen. Auf
diese Weise ist ersichtlich, daß das Hochspannungssig
nal an der Anschlußfahne A9 den Zeilendecodierer 16
gegenüber dem Normalbetrieb sperren kann, während es
zusätzlich die Informationsanordnung 30 adressiert,
die gewünschte Produktinformation zu liefern.
Fig. 4 gibt eine Darstellung von beispielsweiser In
formation, die in der Anordnung 30 enthalten sein kann.
Der Fachmann erkennt, daß nur 16 Bytes nötig sind, um
alle in der Fig. 4 gezeigte Information zu codieren,
während eine Anordnung 30 mit einer einzigen Zeile 32
Watts zu 8 Bit bereitstellt. Es stehen also 16 weitere
Bytes zur Verfügung, von denen der Hersteller beliebig
Gebrauch machen kann. Um eine Fehlerkontrollmöglichkeit
zu schaffen, kann ein Byte eines jeden Blocks von 16
Bytes dazu verwendet werden, eine Prüfsumme zu speichern.
Außerdem wird der Fachmann erkennen, daß 8 Bits nicht
ausreichen, die Namen der meisten Halbleiterhersteller
zu buchstabieren, wenngleich in der Darstellung der
Fig. 4 dafür nur 8 Bits vorgesehen sind. Tatsächlich
ist jedoch das in Fig. 4 gezeigte einzige Byte ausrei
chend, um jeden Halbleiterhersteller zu kennzeichnen,
wenn es nach folgender Form geschieht. Es ist bekannt,
daß die Gesamtzahl der Halbleiterhersteller, wenngleich
im steigen, derzeit kleiner als 30 ist. Durch alpha
betische Auflistung dieser Hersteller kann eine mit
1 beginnende Dezimalzahl zugeordnet werden, die sich in
eine kurze Binärzahl umwandelt. Damit die Zahl der Her
steller anwachsen darf, können 7 Bits verwendet werden,
wobei das 8. Bit ein Paritätsbit ist. Weitere Hersteller
würden einfach am unteren Ende der Liste hinzugefügt
werden, die durch eine Handelsorganisation wie JEDEC
aufrechterhalten werden könnte.
Es gibt auch eine andere Art der Annäherung. Wenn man
zuläßt, daß die Bits Q1 bis Q5 einen Buchstaben eines
Herstellernamens bezeichnen und wenn zugelassen wird,
daß die Bits Q6 bis Q8 kennzeichnen, welche der ersten
sieben Buchstaben des Vertreibernamens durch die Bits
Q1 bis Q5 dargestellt sind, dann können in eindeutiger
Weise bis zu 256 Firmen gekennzeichnet werden. Um zu
verhindern, daß mehrere Firmen denselben Erkennungs
code wählen (wenn z. B. zwei Firmennahmen mit S begin
nen), könnten derartige Erkennungscodes festgelegt
sein, und eine Organisation wie JEDEC könnte eine
Grundliste aufstellen.
Wie bereits an früherer Stelle gesagt, ist die Erfindung
besonders bei Speichern von Byteformat wie RAM-,
EPROM- und E2PROM-Speichern anwendbar und wird
vorzugsweise im Einzelformat verwirklicht. Der Fachmann
wird mit der vorstehend gegebenen Lehre jedoch erkennen,
daß bei der Erfindung Spalten von Zellen statt Reihen
verwendet werden können. In einem solchen Fall würde eine
Spaltenadresse als Adresse für die Anordnung 30 gewählt,
und die in der Anordnung 30 gespeicherte Information würde
der Reihe nach durch gewöhnliche Betätigung des
Zeilendecodierers 16 ausgelesen.
Es versteht sich auch, daß, wenngleich die Erfindung be
sonders zweckmäßig bei Vorrichtungen von großer
Plattengröße eingesetzt werden kann, da dann nur wenig
zusätzlicher Platz erforderlich ist, sie auch mit
Nutzen bei Schaltungen von kleinerer Plattengröße ein
setzbar ist. So kommt es z. B. bei Halbleiteranwendern
vor, daß Änderungen bei den Produktabmessungen, elektri
schen Parametern, Maskensätzen oder anderen Eigenschaf
ten wesentlichen Einfluß auf die Eignung des Bauteils
für die Zwecke des Anwenders haben. Bisher waren die
Berichte über derartige Änderungen an den Benutzer
nicht immer vollständig. Mit Hilfe der Erfindung
können derartige Änderungen besser berichtet werden,
da die Produktinformationsanordnung 30 auch Teil des
Maskensatzes ist. Wo also der Bericht über derartige
Produktveränderungen wichtig ist, kann auch bei
kleinen Vorrichtungen die Erfindung nützlich sein.
Wenngleich die Anschlußfahnen, die für den Zugang zur
Anordnung 20 ausgewählt werden, bei dem oben beschrie
benen Ausführungsbeispiel gewöhnliche Eingangs- und
Ausgangsanschlußfahnen sind, können auch andere An
schlüsse für eine derartige Doppelfunktion geeignet
sein. Jeder Anschluß, dessen Hauptfunktion so ist, daß
er nicht bei Spannungspegeln arbeiten muß, die für die
Auswahl der Anordnung 30 verwendet werden, eignet sich,
je nach den geometrischen Abmessungen des Chip. In
gleicher Weise können alle Anschlüsse, die Informationen
von der Anordnung 30 erhalten, ohne die Arbeitsweise
der Hauptschaltung nachteilig zu beeinflussen, als
Ausgangsanschlüsse für die Anordnung 30 eingesetzt
werden. Während bei dem Beispiel eine besondere hohe
Spannung für das Auswählen der Anordnung 30 erwähnt
worden ist, versteht es sich, daß jedes andere Signal,
das hinreichend außerhalb des Normalbereichs der Be
triebsspannungen für die Hauptschaltung liegt, brauch
bar ist.
Claims (6)
1. Halbleiterspeichervorrichtung, welche eine
Speicheranordnung (12) zum Speichern von Daten und
eine Anordnung (30) zum Speichern von
Produktinformation umfaßt, wobei die Speicheranordnung
(12) und die Anordnung (30) auf einem Halbleiterchip
untergebracht sind,
dadurch gekennzeichnet, daß
- - die Anordnung (30) mehr als ein Byte speichert,
- - in der Anordnung (30) die Produktinformation über Adreßleitungen bzw. Datenleitungen adressiert bzw. gelesen wird, welche auch zur Adressierung des bzw. zur Datenkommunikation mit dem Halbleiterspeicher dienen,
- - ein von einem Adreßsignal unterscheidbares Befehlssignal auf eine vorbestimmte Adreßleitung gegeben wird, um anzuzeigen, daß die Produktinformation adressiert und gelesen werden soll, und
- - die Halbleiterspeichervorrichtung ferner eine Zugriffslogikschaltung (32) umfaßt, welche, falls das Befehlssignal anliegt, die Speicheranordnung (12) für Datenlese- bzw. -schreibbetrieb inaktiviert und die Anordnung (30) zum Speichern von Produktinformation aktiviert, und andernfalls die Speicheranordnung (12) für Datenlese- bzw. -schreibbetrieb aktiviert und die Anordnung (30) zum Speichern von Produktinformation inaktiviert.
2. Halbleiterspeichervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die
Anordnung (30) ein Festwertspeicher ist.
3. Halbleiterspeichervorrichtung nach
Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die
Speicheranordnung (12) über einen Zeilendekodierer
(16) adressiert wird und daß die
Zugriffslogikschaltung an der Schnittstelle zwischen
einem Zeilenadreßanschluß und dem Zeilendekodierer
(16) und der Anordnung (30) angeordnet ist.
4. Halbleiterspeichervorrichtung nach einem der
Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die
Zugriffslogikschaltung eine Spannungsdetektorschaltung
(102) und eine Zeilenadreßpufferschaltung (104)
enthält.
5. Halbleiterspeichervorrichtung nach Anspruch 4,
dadurch gekennzeichnet, daß der
Ausgang der Spannungsdetektorschaltung mit der
Anordnung (30) und NOR-Gattern verbunden ist, die eine
Eingangsstufe des Zeilendekodierers (16) bilden.
6. Halbleiterspeichervorrichtung nach
Anspruch 4 oder 5,
dadurch gekennzeichnet, daß die
Spannungsdetektorschaltung (102) aus einer Reihe von
Invertern (202a bis 202d) besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US30159281A | 1981-09-14 | 1981-09-14 | |
US06/303,374 US4451903A (en) | 1981-09-14 | 1981-09-18 | Method and device for encoding product and programming information in semiconductors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3234117A1 DE3234117A1 (de) | 1983-03-31 |
DE3234117C2 true DE3234117C2 (de) | 1993-09-02 |
Family
ID=26972468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823234117 Granted DE3234117A1 (de) | 1981-09-14 | 1982-09-14 | Verfahren und vorrichtung zum codieren von produkt- und programminformationen in halbleitern |
Country Status (4)
Country | Link |
---|---|
US (1) | US4451903A (de) |
JP (1) | JPS58121639A (de) |
DE (1) | DE3234117A1 (de) |
NL (1) | NL8203479A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10115293A1 (de) * | 2001-03-28 | 2002-10-17 | Infineon Technologies Ag | Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62229600A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
FR2623652A1 (fr) * | 1987-11-20 | 1989-05-26 | Philips Nv | Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites |
JPH0695545B2 (ja) * | 1988-01-07 | 1994-11-24 | 株式会社東芝 | 半導体集積回路 |
SE464266B (sv) * | 1988-01-18 | 1991-03-25 | Ellemtel Utvecklings Ab | Saett att anordna ett laesminne foer utlaesning av revisionslaegesinformation i en integrerad krets |
US5003507A (en) * | 1988-09-06 | 1991-03-26 | Simon Johnson | EPROM emulator for selectively simulating a variety of different paging EPROMs in a test circuit |
JPH0793037B2 (ja) * | 1988-11-21 | 1995-10-09 | 三菱電機株式会社 | 半導体記憶装置 |
US5254482A (en) * | 1990-04-16 | 1993-10-19 | National Semiconductor Corporation | Ferroelectric capacitor test structure for chip die |
JP3659981B2 (ja) * | 1992-07-09 | 2005-06-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 |
JPH06187789A (ja) * | 1992-12-18 | 1994-07-08 | Toshiba Corp | 半導体集積回路装置 |
US5550482A (en) * | 1993-07-20 | 1996-08-27 | Tokyo Electron Kabushiki Kaisha | Probe device |
JP3919213B2 (ja) * | 1993-09-30 | 2007-05-23 | マクロニクス インターナショナル カンパニイ リミテッド | 不揮発性状態書込みを備えた自動テスト回路 |
JP3530574B2 (ja) * | 1994-05-20 | 2004-05-24 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5749088A (en) * | 1994-09-15 | 1998-05-05 | Intel Corporation | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations |
DE19630755A1 (de) * | 1996-07-30 | 1997-09-11 | Siemens Ag | Halbleiter-Massenspeicher und Verfahren zu seiner Herstellung |
US5959912A (en) * | 1997-04-30 | 1999-09-28 | Texas Instruments Incorporated | ROM embedded mask release number for built-in self-test |
US6073856A (en) * | 1997-09-05 | 2000-06-13 | Dai Nippon Printing Co., Ltd. | Noncontact IC device |
US5991194A (en) * | 1997-10-24 | 1999-11-23 | Jigour; Robin J. | Method and apparatus for providing accessible device information in digital memory devices |
US6268228B1 (en) | 1999-01-27 | 2001-07-31 | International Business Machines Corporation | Electrical mask identification of memory modules |
US6462985B2 (en) * | 1999-12-10 | 2002-10-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory for storing initially-setting data |
US6594192B1 (en) | 2000-08-31 | 2003-07-15 | Stmicroelectronics, Inc. | Integrated volatile and non-volatile memory |
US6795743B1 (en) | 2000-09-18 | 2004-09-21 | Dell Products L.P. | Apparatus and method for electronically encoding an article with work-in-progress information |
JP3848069B2 (ja) | 2000-09-22 | 2006-11-22 | 株式会社東芝 | 半導体記憶装置 |
JP3916862B2 (ja) * | 2000-10-03 | 2007-05-23 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP3799269B2 (ja) * | 2001-12-10 | 2006-07-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
TW546853B (en) * | 2002-05-01 | 2003-08-11 | Au Optronics Corp | Active type OLED and the fabrication method thereof |
US7032039B2 (en) * | 2002-10-30 | 2006-04-18 | Atmel Corporation | Method for identification of SPI compatible serial memory devices |
US8687438B2 (en) | 2011-03-21 | 2014-04-01 | Macronix International Co., Ltd. | Method and apparatus of changing device identification codes of a memory integrated circuit device |
CN105989864A (zh) * | 2015-02-26 | 2016-10-05 | 杭州海存信息技术有限公司 | 保密型印录存储器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2061674A1 (de) * | 1969-12-30 | 1971-07-01 | Honeywell Inf Systems | Prufschaitung zum Überprüfen von elektronischen Speichern |
US3872452A (en) * | 1974-04-17 | 1975-03-18 | Ibm | Floating addressing system and method |
US4055802A (en) * | 1976-08-12 | 1977-10-25 | Bell Telephone Laboratories, Incorporated | Electrical identification of multiply configurable circuit array |
JPS6047745B2 (ja) * | 1977-12-26 | 1985-10-23 | 富士通株式会社 | 半導体装置の試験方法 |
JPS5650526A (en) * | 1979-10-02 | 1981-05-07 | Mitsubishi Electric Corp | Semiconductor device |
US4344155A (en) * | 1979-12-31 | 1982-08-10 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) | Method of and apparatus for inscribing a control character in a memory |
-
1981
- 1981-09-18 US US06/303,374 patent/US4451903A/en not_active Expired - Lifetime
-
1982
- 1982-09-07 NL NL8203479A patent/NL8203479A/nl not_active Application Discontinuation
- 1982-09-14 DE DE19823234117 patent/DE3234117A1/de active Granted
- 1982-09-14 JP JP57160741A patent/JPS58121639A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10115293A1 (de) * | 2001-03-28 | 2002-10-17 | Infineon Technologies Ag | Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis |
DE10115293B4 (de) * | 2001-03-28 | 2009-02-19 | Qimonda Ag | Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis |
Also Published As
Publication number | Publication date |
---|---|
JPH0572737B2 (de) | 1993-10-12 |
US4451903A (en) | 1984-05-29 |
JPS58121639A (ja) | 1983-07-20 |
DE3234117A1 (de) | 1983-03-31 |
NL8203479A (nl) | 1983-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3234117C2 (de) | ||
DE2803989C2 (de) | Digitaldatenspeicher mit wahlfreiem Zugriff | |
DE4328605C2 (de) | Halbleiterspeichereinrichtung | |
DE2646163B2 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE3128729C2 (de) | Halbleiter-Speichersystem | |
DE60103397T2 (de) | Gesicherter eeprom-speicher mit fehlerkorrekturschaltung | |
DE3618136C2 (de) | ||
DE2335785B2 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
DE1901806A1 (de) | Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern | |
DE2735742A1 (de) | Verfahren und vorrichtung zur elektrischen identifizierung von integrierten schaltungen | |
DE3916784A1 (de) | Dynamische halbleiterspeichereinrichtung | |
DE2758829C2 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren | |
DE4334946C2 (de) | Halbleiterspeichervorrichtung | |
DE102015113414A1 (de) | Fehlerkorrektur unter Verwendung von WOM-Codes | |
DE2926322A1 (de) | Speicher-subsystem | |
DE2261786A1 (de) | Nur-lese-speicher hoher dichte | |
DE4213574A1 (de) | Halbleiterspeichereinrichtung und betriebsverfahren dafuer | |
DE19654577A1 (de) | Verfahren zum Treiben von Wortleitungen in Halbleiter-Speichervorrichtungen | |
DE3327874A1 (de) | Speichermodul fuer ein programmierbares elektronisches geraet | |
DE3000012A1 (de) | Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage | |
DE3435506A1 (de) | An einem gegenstand zur markierung angebrachte anordnung mit einem informationsspeicher | |
DE3916811A1 (de) | Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung | |
DE19718479C1 (de) | Chipkarte mit Speicherzugriffsmaximierung und Protokollierung | |
EP1088311B1 (de) | Elektronische prüfungsspeichereinrichtung | |
EP1559111A1 (de) | Verfahren zum betreiben einer speicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 7/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL CORP., SAN JOSE, CALIF., US |
|
8328 | Change in the person/name/address of the agent |
Free format text: KAHLER, KAECK & FIENER, 86899 LANDSBERG |