DE102004041731B3 - Speichermodul zum Bereitstellen einer Speicherkapazität - Google Patents

Speichermodul zum Bereitstellen einer Speicherkapazität Download PDF

Info

Publication number
DE102004041731B3
DE102004041731B3 DE102004041731A DE102004041731A DE102004041731B3 DE 102004041731 B3 DE102004041731 B3 DE 102004041731B3 DE 102004041731 A DE102004041731 A DE 102004041731A DE 102004041731 A DE102004041731 A DE 102004041731A DE 102004041731 B3 DE102004041731 B3 DE 102004041731B3
Authority
DE
Germany
Prior art keywords
memory
memory module
circuit board
redundant
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004041731A
Other languages
English (en)
Inventor
Peter Pöchmüller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041731A priority Critical patent/DE102004041731B3/de
Priority to US11/214,276 priority patent/US20060050577A1/en
Application granted granted Critical
Publication of DE102004041731B3 publication Critical patent/DE102004041731B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/029Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0293Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10159Memory
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10181Fuse
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections

Abstract

Die Erfindung betrifft ein Speichermodul zum Bereitstellen einer Speicherkapazität, mit einer Leiterplatte; DOLLAR A mit einem oder mehreren Speicherbausteinen, die auf die Leiterplatte aufgebracht sind und die jeweils einen regulären Speicherbereich und einen redundanten Speicherbereich aufweisen, und mit einer Verbindungsschnittstelle zum Verbinden des Speichermoduls mit einem Gesamtsystem und zum Empfangen eines bestimmten Adressdatums mit einem programmierbaren Fuse-Element, das separat auf der Leiterplatte aufgebracht ist und das einen von einem Programmierschritt abhängigen Programmierzustand aufweist, und mit einer Redundanzschaltung, die so mit dem Fuse-Element und mit der einen oder den mehreren Speicherbausteinen verbunden ist, um abhängig von dem Programmierzustand des Fuse-Elementes bei Anliegen des bestimmten Adressdatums den regulären Speicherbereich oder den redundanten Speicherbereich in einem der Speicherbausteine zu adressieren.

Description

  • Die Erfindung betrifft ein Speichermodul zum Bereitstellen einer Speicherkapazität mit einem oder mehreren Speicherbausteinen.
  • Moderne Datenverarbeitungsgeräte benötigen für ihre Funktion Speicherkapazitäten, die ihnen in Form von Speichermodulen zur Verfügung gestellt werden können. Die Speichermodule weisen Schnittstellen z.B. in Form von Steckverbindern auf, so dass sie wahlweise in das Datenverarbeitungsgerät eingesetzt werden können, um je nach Anwendung mehr oder weniger Speicherkapazität bereit zu stellen. Die Speichermodule weisen üblicherweise zum Bereitstellen einer ausreichend großen Speicherkapazität mehrere Speicherbausteine auf, die auf einer Leiterplatte des Speichermoduls aufgebracht sind und die über die Verbindungsschnittstelle mit dem Datenverarbeitungsgerät verbunden werden können, um den Datenaustausch zwischen dem Speichermodul und dem Datenverarbeitungsgerät zu ermöglichen.
  • Es besteht eine Schwierigkeit darin, die Herstellung von Speichermodulen mit hohen Speicherkapazitäten mit hoher Ausbeute zu realisieren. In Speichermodulen nach dem Stand der Technik sind bis zu 32 einzelne Speicherbausteine und mehr (z.B. 32 × 1 Gb-chips, um ein 4 GB-Speichermodul zu realisieren) angeordnet. Die Ausbeute im Herstellungsprozess bei solchen Modulen wird zunehmend vor allem aufgrund eines technischen Effektes sehr klein, bei dem die Datenhaltezeit nach thermischem Stress degradiert (retention degradation after thermal stress).
  • Um die Ausfallrate zu verringern, werden die Speicherzellen in den Speicherbausteinen noch im unzersägten Zustand getestet und versucht, fehlerhafte Speicherzellen zu erkennen, de ren Datenhaltezeit eine bestimmte Zeitdauer nicht übersteigt. Diese Zellen werden als fehlerhaft erkannt und in einem Reparaturschritt durch redundante Speicherzellen ersetzt. Üblicherweise wird beim Testen die Zeitdauer, während der fehlerfreie Zellen das gespeicherte Datum sicher halten müssen, größer gewählt, als die durch die Spezifikation vorgegebene Zeitdauer für die Datenhaltezeit, um die aufgrund einer möglichen Degradation gefährdeten Zellen bereits ebenfalls im Vorfeld zu erkennen und durch redundante Zellen ersetzen zu können. Beispielsweise wird die Zeitdauer für die Datenhaltezeit bezüglich der die Speicherzellen der Speicherschaltungen getestet werden, auf das etwa Doppelte der in der Spezifikation angegebene Zeitdauer angesetzt.
  • Jedoch werden DRAM-Speicherzellen aller bekannten Technologien durch die Degradation der Datenhaltezeit nach thermischem Stress beeinflusst. Thermischer Stress tritt beim Prozess des Einhäusens der Chips auf ebenso wie beim Zusammenbau der Speichermodule, der einen Lötprozess erfordert. Thermischer Stress aktiviert Fehlermechanismen und verursacht eine Veränderung (Reduktion) der Datenhaltezeiten in einzelnen Speicherzellen der Speicherbausteine. Aufgrund der zunehmenden Speicherdichte in Speichermodulen tritt dieser Effekt häufiger auf, so dass die Ausbeute beim Aufbau der Speichermodule geringer wird.
  • Um die Ausbeute bei der Herstellung von Speichermodulen zu erhöhen, ist es möglich, die Zeitdauer für die Datenhaltezeit zu vergrößern, um vorsorglich weitere Speicherzellen durch redundante Speicherzellen zu ersetzen, deren Datenhaltezeit kleiner ist als die Zeitdauer, mit der die Speicherzellen getestet werden. Dies führt jedoch dazu, dass die Gesamtausbeute an funktionierenden Speicherbausteinen sinkt, da eine größere Anzahl von Speicherbausteinen als nicht reparierbar verworfen werden muss, da die zu reparierenden Speicherzellen die Anzahl der zur Verfügung stehenden redundanten Speicherzellen übersteigt. Des weiteren ist es möglich, Reparaturme chanismen in dem Speicherbaustein zur Verfügung zu stellen, die es ermöglichen, die auf das Speichermodul aufgebrachten Speicherbausteine, d.h. nach der Fertigstellung des Speichermoduls, einem Reparaturschritt unterziehen zu können. Da die Speicherschaltung in der Regel von außen nicht mehr zugänglich ist, da diese in einem Gehäuse eingebaut ist, kann beispielsweise vorgesehen sein, als Einstellmöglichkeit elektrische Fuse-Elemente in dem Speicherbaustein vorzusehen. Diese ermöglichen es, nach dem Zusammenbau des Speichermoduls erkannte Fehler durch einen Programmierschritt reguläre Speicherzellen durch redundante Speicherzellen gezielt zu ersetzen. Dieser Ansatz erfordert es jedoch, elektrische Fuse-Elemente auf dem Chip gemeinsam mit der Speicherschaltung vorzusehen, was jedoch ein aufwändigeres Herstellungsverfahren erfordert und somit teurer ist.
  • Auch wird durch das Vorsehen von elektrischen Fuse-Elementen das Design der Speicherschaltungen beeinträchtigt, da das Programmieren der elektrischen Fuse-Elemente spezielle Spannungspegel und einen gesonderten Zugang zu den Speicherbausteinen auf Speichermodulebene für diese Zweck benötigt werden. Ein zusätzlicher Nachteil des Ansatzes mit den elektrischen Fuse-Elementen besteht darin, dass die bekannten technologischen Verfahren zur Herstellung von Fuse-Elementen nicht oder nicht ausreichend skalierbar sind, wenn neue Technologie-Generationen eingeführt werden. Dies würde ständig einen neuen Aufwand erfordern, Technologien zur Herstellung von elektrischen Fuse-Elementen zu entwickeln.
  • Aus der Druckschrift US 6,586,823 B2 ist ein Speichermodul zum Bereitstellen einer Speicherkapazität bekannt, dass eine Leiterplatte, Speicherbausteine, die auf die Leiterplatte aufgebracht sind und eine Verbindungsschnittstelle aufweist. Es ist weiterhin ein programmierbarer Fehlerspeicher vorgesehen, der separat auf der Leiterplatte aufgebracht ist und einen von einem Programmierschritt abhängigen Programmierzustand aufweist. Mithilfe einer Redundanzschaltung, die mit dem programmierbaren Fehlerspeicher und mit einen oder den mehreren Speicherbausteinen verbunden ist, wird abhängig von dem Programmierzustand des programmierten Fehlerspeichers bei Anliegen eines bestimmten Adressdatums einen regulären Speicherbereich oder ein redundanter Speicherbereich in einen der Speicherbausteine adressiert.
  • Aus der Druckschrift DE 42 41 327 A1 ist ein Speicher mit mehreren regulären Speicherzellenblöcken oder Redundanzzellen bekannt, bei dem ein zusätzlicher, eigenständiger Redundanzspeicherblock vorgesehen ist, um defekte Zellen der regulären Speicherblöcke zu ersetzen.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Speichermodul zur Verfügung zu stellen, das mit einer besseren Herstellungsausbeute herstellbar ist und wobei eine Reparaturmöglichkeit zur Verfügung gestellt wird, bei der das Speichermodul nach seinem Zusammenbau repariert werden kann.
  • Diese Aufgabe wird durch jedes der Speichermodule nach Anspruch 1, 2 oder 3 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Speichermodul zum Bereitstellen einer Speicherkapazität vorgesehen. Das Speichermodul weist eine Leiterplatte auf, auf der ein oder mehrere Speicherbausteine aufgebracht sind, die jeweils einen regulären Speicherbereich und einen redundanten Speicherbereich aufweisen. Das Speichermodul umfasst weiterhin eine Verbindungsschnittstelle zum Verbinden des Speichermoduls mit einem Gesamtsystem und zum Empfangen eines bestimmten Adressdatums, das eine Adresse in einem Speicherbereich eines der Speicherbausteine kennzeichnet, von dem Daten gelesen oder in den Daten geschrieben werden sollen. Auf der Leiterplatte ist separat ein programmierbares Fuse-Element aufgebracht, das einen von einem Programmierschritt abhängigen Programmierzustand aufweist. Ferner ist eine Redundanzschaltung mit dem Fuse-Element und mit einer oder mehreren Speicherbausteinen verbunden, um abhängig von der Programmierzustand des Fuse-Elementes bei Anliegen des bestimmten Adressdatums den regulären Speicherbereich oder den redundanten Speicherbereich in einem der Speicherbausteine zu adressieren.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann ein Speichermodul vorgesehen sein, das eine Leiterplatte aufweist, auf dem ein oder mehrere Speicherbausteine aufgebracht sind und die jeweils einen regulären Speicherbereich aufweisen. Ferner ist auf der Speicherplatte ein separater redundanter Speicherbaustein mit einem redundanten Speicherbereich vorgesehen. Abhängig von einem Programmierzustand eines programmierbaren Fuse-Elements wird durch eine Redundanzschaltung bei Anliegen des bestimmten Adressdatums entweder der entsprechende reguläre Speicherbereich in dem einen oder mehreren Speicherbausteinen oder der redundante Speicherbereich in dem redundanten Speicherbaustein adressiert.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann ein Speichermodul vorgesehen sein, das eine Leiterplatte aufweist, auf dem ein oder mehrere Speicherbausteine aufgebracht sind. Ferner sind auf der Leiterplatte separate Fuse-Elemente vorgesehen. Mithilfe einer Redundanzschaltung, die mit den Fuse-Elementen und dem einen oder den mehreren Speicherbausteinen verbunden ist, kann abhängig von einem Programmierzustand des programmierbaren Fuse-Elements bei Anliegen des bestimmten Adressdatums entweder der reguläre Speicherbereich in dem einen oder den mehreren Speicherbausteinen oder ein redundanter Speicherbereich in der Redundanzschaltung adressiert werden.
  • Erfindungsgemäß wird ein Speichermodul zur Verfügung gestellt, das eine vorgegebene Speicherkapazität zur Verfügung stellt und das in einem Gesamtsystem, z.B. in eine Datenverarbeitungseinheit mit Hilfe der Verbindungsschnittstelle einsetzbar ist. Auf dem Speichermodul werden ein oder mehrere programmierbare Fuse-Elemente vorgesehen, die nach dem Zusammenbau des Speichermoduls in einem Programmierschritt programmiert werden können und die mit einer Redundanzschaltung verbunden sind, so dass bei Anliegen einer Adresse, mit der eine nach dem Zusammenbau des Moduls als fehlerhaft erkannte Speicherzelle adressiert werden würde, durch eine redundante Speicherzelle bzw. einen redundanter Speicherbereich adressiert wird, um so die Funktion des Speichermoduls zu gewährleisten.
  • Dabei ist es wesentlich, dass das programmierbare Fuse-Element von den Speicherbausteinen getrennt ausgebildet ist. Da sich die Speicherbausteine in der Regel in einem Gehäuse befinden, können Fuse-Elemente, die sich in dem Speicherbaustein befinden, nicht von außen zugänglich sein. Die separat auf der Leiterplatte aufgebrachten Fuse-Elemente ermöglichen es also, auch nach Fertigstellung des Speichermoduls und einem anschließenden Testen des Speichermoduls zum Erkennen von fehlerhaften Speicherzellen bzw. fehlerhaften Speicherbereichen mit Hilfe eines Programmierschrittes die Fuse-Elemente zu programmieren, um die fehlerhaften Speicherzellen bzw. Speicherbereiche durch redundant vorgesehene Speicherzellen bzw. Speicherbereiche zu ersetzen.
  • Vorzugsweise ist das Fuse-Element als ein Laser-Fuse-Element ausgebildet. Laser-Fuse-Elemente können mithilfe eines Laser-Trimming-Verfahrens in einfacher Weise programmiert werden. Laser-Fuse-Elemente bestehen in der Regel aus einer dünnen Leitungsverbindung, die durch Bestrahlen mit einem Laserstrahl aufgeschmolzen bzw. verdampft werden kann, um die Leitungsverbindung zu unterbrechen. Eine ursprünglich leitende Leitungsverbindung wird so durchtrennt, und es können, je nach dem, ob die Laser-Fuse leitend oder nicht leitend ist, verschiedene Zustände eingestellt werden.
  • Gemäß einer Ausführungsform der Erfindung kann das Laser-Fuse-Element mithilfe einer auf einer Oberfläche freiliegenden Leiterbahn ausgebildet sein. Alternativ kann das Laser-Fuse-Element in einem Fuse-Bauelement vorgesehen sein, das separat hergestellt ist und das auf der Leiterplatte aufgebracht ist, wobei die Fuse-Elemente für den Laserprozess freiliegend sind.
  • Insbesondere kann der redundante Speicherbereich durch eine oder mehrere Registerzellen gebildet sein, die einzeln adressierbar sind.
  • Alternativ kann der redundante Speicherbereich im Wesentlichen baugleich zum regulären Speicherbereich aufgebaut sein.
  • Gemäß einer Ausführungsform der Erfindung kann die Redundanzschaltung in einem von den Speicherbausteinen getrennten Pufferbaustein vorgesehen sein, wobei der Pufferbaustein zwischen den Speicherbausteinen und der Verbindungsschnittstelle angeordnet ist, um an der Verbindungsschnittstelle empfangene Daten parallelisiert an die Speicherbausteine weiterzuleiten und um von den Speicherbausteinen zu sendende Daten zu seriellisieren und über die Verbindungsschnittstele auszugeben.
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Speichermodul gemäß einer ersten Ausführungsform der Erfindung, und
  • 2 ein Speichermodul gemäß einer zweiten Ausführungsform der Erfindung, und
  • 3 ein Speichermodul gemäß einer dritten Ausführungsform der Erfindung.
  • In 1 ist ein Speichermodul gemäß der vorliegenden Erfindung dargestellt. Das Speichermodul weist eine Leiterplatte 1 auf, die mit einer Verbindungseinrichtung 2 versehen ist, um das Speichermodul mit einem Gesamtsystem, wie z.B. einer Datenverarbeitungseinheit, zu verbinden. Die Verbindungseinrichtung 2 ist häufig als Steckverbinder oder als Kontaktleiste ausgeführt und bietet die Möglichkeit, mit dem Speichermodul mit Hilfe einer großen Anzahl von Signalen, wie z.B. Speichersignalen, Adresssignalen, Befehlssignalen zu kommunizieren sowie Versorgungsspannungen dem Speichermodul zur Verfügung zu stellen.
  • Die Verbindungseinrichtung 2 steht mit auf der Leiterplatte 1 aufgebrachten Speicherbausteinen 3 über Umverdrahtungsleitungen (nicht dargestellt) in Verbindung, so dass abhängig von angelegten Signalen ein Speicherbereich in einem der Speicherbausteine 3 adressiert wird. Daten können über die Verbindungseinrichtung 2 an den betreffenden adressierten Speicherbaustein 3 gesendet oder von dem adressierten Speicherbaustein 3 empfangen werden. Die dazu notwendigen Versor gungsleitungen und sonstige Signalleitungen sind aus Gründen der Übersichtlichkeit nicht dargestellt.
  • Auf der Leiterplatte 1 befindet sich des weiteren eine Redundanzschaltung 4, die in Form eines separaten Bausteins auf der Leiterplatte 1 angeordnet ist. Weiterhin sind auf der Leiterplatte 1 Fuse-Elemente 5 vorgesehen, die mit der Redundanz-Schaltung 4 verbunden sind. Die Fuse-Elemente 5 sind als sogenannte Laser-Fuse-Elemente ausgebildet und stellen trennbare, freiliegende Leitungsverbindungen auf der Leiterplatte 1 dar. Die Leitungsverbindungen sind üblicherweise aus einem metallischen oder einem sonstigen durch Aufschmelzen oder Verdampfen durchtrennbaren Material gebildet. Das Durchtrennen der Leitungsverbindungen der Laser-Fuses 5 wird mithilfe eines sogenannten Laser-Trimming-Verfahrens vorgenommen, bei dem ein Laserstrahl auf eine der Laser-Fuse-Elemente 5 fokussiert wird, so dass die Leitungsverbindung aufgeschmolzen bzw. verdampft wird, so dass eine zuvor bestehende leitende Verbindung nicht-leitend wird. Durch die Auswahl derjenigen Laser-Fuse-Elemente 5, die durchtrennt werden sollen, aus einer Anzahl von Laser-Fuse-Elementen lassen sich Einstellungen vornehmen, die in die Redundanzschaltung 4 durch Detektieren des leitenden bzw. nicht leitenden Zustandes jedes der Laser-Fuse-Elemente eingelesen wird.
  • Nach dem Zusammenbau des Speichermoduls werden die Speicherzellen der Speicherbausteine getestet und evtl. Fehler einzelner Speicherzellen oder Speicherbereiche festgestellt. Mithilfe einer geeigneten Einstellung der Laser-Fuse-Elemente ist es nun möglich, die Adressen der fehlerhaften Speicherzellen oder Speicherbereiche zu kodieren, so dass bei Anliegen der Adresse mit dem fehlerhaften Speicherbereich ein redundanter Speicherbereich adressiert wird. Beispielsweise weist jeder der Speicherbausteine 3 einen solchen redundanten Speicherbereich 6 auf, der entweder ausschließlich für die Reparatur auf Speichermodulebene zur Verfügung gestellt ist oder bei der Reparatur auf der Wafer-Level-Ebene, d.h. bei der Reparatur der Speicherschaltungen im unzersägten Zustand, nicht verwendet worden ist.
  • Die redundanten Speicherbereiche können als Registerzellen, d.h. als SRAM-Zellen ausgebildet sein oder gleichartig wie der reguläre Speicherbereich als Teil des DRAM-Speicherzellen ausgebildet sein.
  • Das Speichermodul ist so gestaltet, dass nach dem Einschalten der Versorgungsspannung zunächst die Redundanzschaltung 4 die Einstellungen der Laser-Fuse-Elemente 5 ausliest und diese Information in geeigneter Weise, vorzugsweise seriell die Speicherbausteine 3 weiterleitet. Zu diesem Zweck können zusätzliche Anschlüsse 7 und eine geeignete Steuereinheit (nicht gezeigt) in den Speicherbausteinen 3 vorgesehen sein. Z.B. kann das Übertragen der aus der Laser-Fuse ausgelesenen Informationen durchgeführt werden, indem einer der Speicherbausteine 3 ein Taktsignal vorgibt, das an die Redundanzschaltung 4 übermittelt wird, wodurch die Übertragung der Laser-Fuse-Informationen an die Speicherbausteine 3 synchronisiert wird. Selbstverständlich kann das erzeugte Taktsignal auch von der Redundanzschaltung 4 erzeugt werden, um den Flächenbedarf des Speicherbausteins 3 zu reduzieren.
  • In jedem Fall ist die zusätzlich in den Speicherbausteinen 3 vorhandene Steuereinheit so vorgesehen, dass sie in geeigneter Weise die Fuse-Information von der Redundanzschaltung 4 empfangen kann und redundant vorgesehene Speicherbereiche abhängig von der empfangenen Laser-Fuse-Information bei Anliegen einer bestimmten, durch die Laser-Fuse-Information vorgegebenen Adresse adressiert oder ist.
  • In 2 ist eine weitere Ausführungsform der vorliegenden Erfindung dargestellt. Die Ausführungsform der 2 unterscheidet sich in zwei nicht voneinander abhängigen Aspekten von der Ausführungsform der 1. Gleiche Elemente sind in beiden Ausführungsformen mit den gleichen Bezugszeichen versehen.
  • Anstelle der auf der Leiterplatte 1 aufgebrachten Fuse-Elemente 5, die in 1 dargestellt sind, sind die Fuse-Elemente in einem separaten Fuse-Baustein 10 vorgesehen, in dem die Fuse-Elemente vorgesehen sind. In diesen Fall können die Fuse-Elemente auch als elektrische Fuse ausgebildet sein, In diesem Fall befindet sich in dem Fuse-Baustein 10 kein Speicherzellenfeld, so dass technologische Unverträglichkeiten zwischen den Herstellungsprozessen für elektrische Fuse-Elemente und Speicherelemente nicht auftreten können. Die elektrischen Fuse-Elemente können durch Anlegen einer geeigneten Programmierspannung programmiert werden, d.h. in ihrem Leitfähigkeitszustand verändert werden, so dass verschiedene Programmierzustände auslesbar sind. Üblicherweise weisen elektrische Fuse-Elemente im unveränderten Zustand einen sehr hohen elektrischen Widerstand auf, der durch einen Programmierschritt stark verringert werden kann.
  • Der Fuse-Baustein 10 kann jedoch auch freiliegende Laser-Fuse-Elemente aufweisen, die nach dem Fertigstellen des Speichermoduls in einem Laser-Trimming-Verfahren durch einen Laserstrahl zugänglich sind. Das Layout der Leiterplatte 1 ist so gestaltet, dass der Fuse-Baustein 19 mit der Redundanzschaltung 4 so verbunden ist, dass die Redundanzschaltung 4 den Zustand der einzelnen Fuse-Elemente des Fuse-Bausteins auslesen kann.
  • Ein davon unabhängiger Aspekt, d.h. im Wesentlichen auch mit der Ausführungsform der 1 kombinierbar, besteht darin, dass nicht in jedem Speicherbaustein 3 eine geeignete Redundanz für die Reparatur auf der Speichermodulebene vorgesehen ist. Statt dessen kann vorgesehen sein, dass mindestens einer der auf dem Speichermodul aufgebrachten Speicherbausteine 3 als redundanter Speicherbaustein 11 vorgesehen ist, der ausschließlich zur Reparatur von fehlerhaften Speicherzellen in den Speicherbausteinen 3 dient. Eine solche Ausgestaltung ist insbesondere dann sinnvoll, wenn das Speichermodul sehr viele Speicherbausteine 3 aufweist, bei denen eine große Anzahl von Speicherzellenfehler auftreten können bzw. zu erwarten ist. Beim Adressieren des Speichermoduls kann es in diesem Fall vorgesehen sein, dass die anliegenden Adressen, z.B. in der Redundanzschaltung 4, überprüft werden und bei Anliegen einer fehlerhaften Adresse, die beispielsweise ebenfalls in dem redundanten Speicherbaustein gespeichert sein kann, eine entsprechende redundante Speicherzelle bzw. redundanter Speicherbereich in dem redundanten Speicherbaustein 11 adressiert wird.
  • Wie in 3 dargestellt ist, ist gemäß einer weiteren Ausführungsform der Erfindung auf der Leiterplatte 1 ein Pufferbaustein 12 vorgesehen, der dazu dient, eine Punkt-zu-Punkt-Verbindung zwischen einem Speicherkontroller des externen Gesamtsystems und dem Speichermodul herzustellen. Der Pufferbaustein 12 hat die Funktion, eine sehr schnelle serielle Datenverbindung zu dem Speicherkontroller herzustellen. Von dem externen System, d.h. von dem Speicherkontroller empfangene Daten werden in dem Pufferbaustein parallelisiert und an den entsprechenden Speicherbaustein 3 weitergeleitet. Von den Speicherbausteinen zu sendende Daten werden an den Pufferbaustein 12 geleitet, der diese zu sendenden Daten seriellisiert und über die Verbindungseinrichtung 2 an den Speicherkontroller sendet. Die zuvor beschriebene Redundanzschaltung kann nun in einem solchen Pufferbaustein 12 vorgesehen sein, so dass der Pufferbaustein 12 die Information über fehlerhafte Speicherbereiche in den Speicherbausteinen 3 hat. Der Pufferbaustein 12 kann selbst redundante Speicherbereiche 13 vorsehen, um fehlerhafte Speicherbereiche in den Speicherbausteinen 3 ersetzen zu können. Der Pufferbaustein 3 empfängt dabei die seriellen Adressdaten und vergleicht diese mit in dem Pufferbaustein 12, z.B. in einem Fehleradressenspeicher, gespeicherten Fehleradressen, um zu erkennen, wenn der adres sierte Speicherbereich durch einen der redundanten Speicherbereiche 13 ersetzt werden soll.
  • Ist im Wesentlichen das Vorsehen eines Pufferbausteins mit den oben beschriebenen verschiedenen Varianten des erfindungsgemäßen Speichermoduls kombinierbar, so können Fuse-Elemente sowohl auf der Leiterplatte 1 als auch in einem separaten Baustein angeordnet sein. Weiterhin kann der redundante Speicherbereich, anstatt in dem Pufferbaustein 12 angeordnet zu sein, sowohl in einem separaten Speicherbaustein zum Bereitstellen redundanter Speicherbereiche gemäß der Ausführungsform der 2 als auch als Speicherabschnitt in den Speicherbausteinen 3 vorgesehen sein.
  • 1
    Leiterplatte
    2
    Verbindungseinrichtung
    3
    Speicherbaustein
    4
    Redundanzschaltung
    5
    Fuse-Element
    6
    redundanter Speicherbereich
    7
    zusätzliche Anschlüsse
    8
    regulärer Speicherbereich
    9
    redundanter Speicherbereich
    10
    Fuse-Baustein
    11
    redundanter Speicherbaustein
    12
    Pufferbaustein
    13
    redundanter Speicherbereich

Claims (5)

  1. Speichermodul zum Bereitstellen einer Speicherkapazität, mit einer Leiterplatte (1); mit einem oder mehreren Speicherbausteinen (3), die auf die Leiterplatte aufgebracht sind, mit einer Verbindungsschnittstelle (2) zum Verbinden des Speichermoduls mit einem Gesamtsystem und zum Empfangen eines bestimmten Adressdatums; mit einem programmierbaren Laserfuse-Element (5), das separat auf der Leiterplatte (1) aufgebracht ist und das einen von einem Programmierschritt abhängigen Programmierzustand aufweist; mit einer Redundanzschaltung (4), die so mit dem Laserfuse-Element und mit der einen oder den mehreren Speicherbausteinen verbunden ist, um abhängig von dem Programmierzustand des Laserfuse-Elementes (5) bei Anliegen des bestimmten Adressdatums einen regulären Speicherbereich (8) oder einen redundanten Speicherbereich (9) zu adressieren, dadurch gekennzeichnet, dass das Laserfuse-Element als eine auf einer Oberfläche der Leiterplatte (1) freiliegenden Leiterbahn ausgebildet ist.
  2. Speichermodul nach Anspruch 1, dadurch gekennzeichnet, dass der redundante Speicherbereich (9) durch eine oder mehrere Registerzellen gebildet ist, die einzeln adressierbar sind.
  3. Speichermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der redundante Speicherbereich (9) im wesentlichen baugleich zum regulären Speicherbereich (8) aufgebaut ist.
  4. Speichermodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Redundanzschaltung (4) in ei nem von den Speicherbausteinen (3) separaten Baustein (12) auf dem Speichermodul vorgesehen ist.
  5. Speichermodul nach Anspruch 4, dadurch gekennzeichnet, dass der separate Baustein (12) ein Pufferbaustein ist, der zwischen den Speicherbausteinen (3) und der Verbindungsschnittstelle (2) angeordnet ist, um an der Verbindungsschnittstelle (2) empfangene Daten parallelisiert an die Speicherbausteine (3) weiterzuleiten und um von den Speicherbausteinen (3) zu sendende Daten zu seriellisieren und über die Verbindungsschnittstelle (2) auszugeben.
DE102004041731A 2004-08-28 2004-08-28 Speichermodul zum Bereitstellen einer Speicherkapazität Expired - Fee Related DE102004041731B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004041731A DE102004041731B3 (de) 2004-08-28 2004-08-28 Speichermodul zum Bereitstellen einer Speicherkapazität
US11/214,276 US20060050577A1 (en) 2004-08-28 2005-08-29 Memory module with programmable fuse element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041731A DE102004041731B3 (de) 2004-08-28 2004-08-28 Speichermodul zum Bereitstellen einer Speicherkapazität

Publications (1)

Publication Number Publication Date
DE102004041731B3 true DE102004041731B3 (de) 2006-03-16

Family

ID=35853794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041731A Expired - Fee Related DE102004041731B3 (de) 2004-08-28 2004-08-28 Speichermodul zum Bereitstellen einer Speicherkapazität

Country Status (2)

Country Link
US (1) US20060050577A1 (de)
DE (1) DE102004041731B3 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241327A1 (en) * 1991-12-12 1993-06-17 Mitsubishi Electric Corp Semiconductor SRAM with redundant memory block - records defective memory addresses and selects redundant memory when defective memory is tried to be accessed
US6586823B2 (en) * 2001-08-09 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device that can have a defective bit found during or after packaging process repaired

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007452A (en) * 1975-07-28 1977-02-08 Intel Corporation Wafer scale integration system
US4398248A (en) * 1980-10-20 1983-08-09 Mcdonnell Douglas Corporation Adaptive WSI/MNOS solid state memory system
JPH0752388B2 (ja) * 1988-08-03 1995-06-05 三菱電機株式会社 Icメモリカード
US5222043A (en) * 1989-06-29 1993-06-22 Siemens Aktiengesellschaft Circuit configuration for identification of integrated semiconductor circuitries
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
DE69331061T2 (de) * 1992-08-10 2002-06-06 Monolithic System Tech Inc Fehlertolerantes hierarchisiertes Bussystem
JPH07153296A (ja) * 1993-11-26 1995-06-16 Nec Corp 半導体記憶装置
US6240535B1 (en) * 1995-12-22 2001-05-29 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US6194738B1 (en) * 1996-06-13 2001-02-27 Micron Technology, Inc. Method and apparatus for storage of test results within an integrated circuit
US6008538A (en) * 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
US5796662A (en) * 1996-11-26 1998-08-18 International Business Machines Corporation Integrated circuit chip with a wide I/O memory array and redundant data lines
US7023729B2 (en) * 1997-01-31 2006-04-04 Renesas Technology Corp. Microcomputer and microprocessor having flash memory operable from single external power supply
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
US6055611A (en) * 1997-07-09 2000-04-25 Micron Technology, Inc. Method and apparatus for enabling redundant memory
US6081473A (en) * 1998-12-15 2000-06-27 Lattice Semiconductor Corporation FPGA integrated circuit having embedded sram memory blocks each with statically and dynamically controllable read mode
US6249465B1 (en) * 2000-02-18 2001-06-19 Hewlett-Packard Company Redundancy programming using addressable scan paths to reduce the number of required fuses
US6912170B1 (en) * 2000-03-14 2005-06-28 Micron Technology, Inc. Method and apparatus for permanent electrical removal of an integrated circuit output after packaging
US6243306B1 (en) * 2000-07-19 2001-06-05 International Business Machines Corporation Defect management engine for generating a unified address to access memory cells in a primary and a redundancy memory array
DE10109335C2 (de) * 2001-02-27 2002-12-19 Infineon Technologies Ag Integriertes Halbleiterspeicherbauelement
TW511097B (en) * 2001-06-27 2002-11-21 Taiwan Semiconductor Mfg Memory module structure having adaptable redundancy circuit
TW565852B (en) * 2001-08-29 2003-12-11 Matsushita Electric Ind Co Ltd Determination circuit of program value, semiconductor integrated circuit device having the same and determination method of program value
DE10147138B4 (de) * 2001-09-25 2009-01-22 Qimonda Ag Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
KR100472460B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 메모리의 결함 복구 방법 및 그에 적합한 장치
DE10311373B4 (de) * 2003-03-14 2005-02-24 Infineon Technologies Ag Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers
JP2005174379A (ja) * 2003-12-08 2005-06-30 Toshiba Corp 半導体集積回路及びアドレスデータ転送方法
DE102004036545B3 (de) * 2004-07-28 2006-03-16 Infineon Technologies Ag Integrierter Halbleiterspeicher mit redundanten Speicherzellen
US7263019B2 (en) * 2005-09-15 2007-08-28 Infineon Technologies Ag Serial presence detect functionality on memory component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241327A1 (en) * 1991-12-12 1993-06-17 Mitsubishi Electric Corp Semiconductor SRAM with redundant memory block - records defective memory addresses and selects redundant memory when defective memory is tried to be accessed
US6586823B2 (en) * 2001-08-09 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device that can have a defective bit found during or after packaging process repaired

Also Published As

Publication number Publication date
US20060050577A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
DE10255872B4 (de) Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
DE4341692C2 (de) Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung
DE3520003C2 (de)
DE102004051345A1 (de) Halbleiter-Bauelement, sowie Verfahren zum Ein- und/oder Ausgeben von Testdaten
DE19930169B4 (de) Testeinrichtung und Verfahren zum Prüfen eines Speichers
DE102008031288A1 (de) Speichervorrichtung und Verfahren zum Testen einer Speichervorrichtung
DE4111708A1 (de) Redundanzvorrichtung fuer eine halbleiterspeichervorrichtung und verfahren zum ersetzen einer defekten speicherzelle
DE10147138B4 (de) Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen
DE102006051591B3 (de) Verfahren zum Testen eines Speicherchips
DE3827174A1 (de) Halbleiter-speichervorrichtung
DE102005001520A1 (de) Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
EP1205938A2 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE102005004379B4 (de) Speicherbauelement und Verfahren zum Testen von Speicherbauelementen mit reparaturfähiger Redundanz
DE102004027423A1 (de) Speicherschaltung mit redundanten Speicherbereichen
DE10229164B4 (de) Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
DE102004041731B3 (de) Speichermodul zum Bereitstellen einer Speicherkapazität
DE10109335C2 (de) Integriertes Halbleiterspeicherbauelement
DE19924153B4 (de) Schaltungsanordnung zur Reparatur eines Halbleiterspeichers
DE102004039831A1 (de) Multi-Chip-Modul und Verfahren zum Testen
DE10311373B4 (de) Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers
DE10152916B4 (de) Informationsenthaltungseinrichtung für Speichermodule und Speicherchips
DE10134090A1 (de) Speicher und Verfahren zum Ersetzen von fehlerhaften Speicherzellen in demselben
DE102005056279A1 (de) Test-Vorrichtung und Verfahren zum Testen von elektronischen Bauelementen
DE10026243C2 (de) Verfahren zum Auslesen von elektrischen Fuses/Antifuses
DE10318771B4 (de) Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee