DE10152916B4 - Informationsenthaltungseinrichtung für Speichermodule und Speicherchips - Google Patents
Informationsenthaltungseinrichtung für Speichermodule und Speicherchips Download PDFInfo
- Publication number
- DE10152916B4 DE10152916B4 DE10152916A DE10152916A DE10152916B4 DE 10152916 B4 DE10152916 B4 DE 10152916B4 DE 10152916 A DE10152916 A DE 10152916A DE 10152916 A DE10152916 A DE 10152916A DE 10152916 B4 DE10152916 B4 DE 10152916B4
- Authority
- DE
- Germany
- Prior art keywords
- memory
- information
- memory module
- chips
- containment device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Abstract
Speichermodul
(52) mit folgenden Merkmalen:
einer Mehrzahl von n Speicherchips (54), die auf dem Speichermodul (52) angeordnet sind; und
einer Informationsenthaltungseinrichtung (56), die Informationen über das Speichermodul (52) und/oder die auf dem Speichermodul angeordneten Speicherchips (54) enthält,
dadurch gekennzeichnet,
daß die Informationsenthaltungseinrichtung (56) auf den Speicherchips (54) verteilt angeordnet ist, derart, dass auf den Speicherchips (54) jeweils ein n-tel der Informationen gespeichert ist.
einer Mehrzahl von n Speicherchips (54), die auf dem Speichermodul (52) angeordnet sind; und
einer Informationsenthaltungseinrichtung (56), die Informationen über das Speichermodul (52) und/oder die auf dem Speichermodul angeordneten Speicherchips (54) enthält,
dadurch gekennzeichnet,
daß die Informationsenthaltungseinrichtung (56) auf den Speicherchips (54) verteilt angeordnet ist, derart, dass auf den Speicherchips (54) jeweils ein n-tel der Informationen gespeichert ist.
Description
- Die vorliegende Erfindung bezieht sich auf eine Informationsenthaltungseinrichtung für Speichermodule und Speicherchips, und insbesondere auf ein Speichermodul bzw. einen Speicherchip, die eine solche Informationsenthaltungseinrichtung enthalten.
- Bei derzeitigen Speicherrealisierungen werden Informationen über ein Speichermodul bzw. Speicherchips des Speichermoduls in einem zusätzlichen Baustein auf der Schaltungsplatine des Speichermoduls gespeichert, wobei dieser zusätzliche Baustein die Form eines EEPROM aufweist und unter dieser Bezeichnung für den genannten Zweck im Zusammenhang mit Speicherarchitekturen bekannt ist. Die im EEPROM gespeicherten Informationen betreffen zum einen Chip-Parameter, wie die Anzahl der X- und Y-Adressen, Zeitgebungsparameter und die Größe des Moduls, und zum anderen herstellerspezifische Daten wie Firmenname, Produktionsstandort, Testprogrammversion und Herstellungsdatum. Beim ersten Test des Speichermoduls werden diese Daten in den EEPROM gespeichert und danach nicht mehr geändert.
- Dieser grundsätzliche bekannte Aufbau ist schematisch in
2 dargestellt. In2 ist eine Speicherumgebung10 gezeigt, bei der es sich beispielsweise um einen Computer handeln kann. Ferner ist mit dem Bezugszeichen12 ein Speichermodul dargestellt, auf dem ein Speicherchip14 angeordnet ist. Auf der Platine des Speichermoduls12 ist ferner, wie oben dargelegt wurde, ein Informations-EEPROM angeordnet, der das Modul12 bzw. den Chip14 betreffende Informationen speichert. Ferner ist in2 ein Chipsatz18 gezeigt, der beispielsweise durch Chips auf dem Motherboard gebildet sein kann, die für die Kommunikation zwischen dem Speichermodul12 bzw. dem Speicherchip14 und einem Prozessor sorgen. Der Chipsatz18 ist ferner konzipiert, um Lesebefehle über eine zugeordnete Befehlsleitung20 zu dem EEPROM16 zu senden und ansprechend darauf Daten über eine entsprechende Datenleitung22 von dem EEPROM zu empfangen. - Entsprechend den von dem EEPROM empfangenen Daten steuert der Chipsatz
18 im Anschluß die Kommunikation mit dem Speichermodul12 bzw. dem auf demselben angeordneten Speicherchip, wobei in der Regel eine Vielzahl von Speicherchips auf einem Speichermodul angeordnet sind. Wie die diesbezügliche Kommunikation zwischen Chipsatz und Speichermodul bzw. Speicherchip aussieht, ist Fachleuten klar und bedarf hierin keiner weiteren Erörterung. - Nachteilig an der in
2 gezeigten Lösung ist, daß der zusätzliche Baustein auf der Platine des Speichermoduls12 , nämlich der EEPROM16 einerseits Platz benötigt und andererseits zusätzliche Kosten durch Einkauf und Aufbringung verursacht. Ferner ist der EEPROM fehleranfällig, so daß Zuverlässigkeitsprobleme entstehen können. - Aus der
US 5 995 405 A ist ein Speichermodul bekannt, bei dem in üblicher Form ein EEPROM-SPD-Speicher (SPD = Serial Presence Detect), in dem Betriebsinformationen des Speichermoduls abgelegt sind, auf der Platine des Speichermoduls angeordnet ist. - Aus der
US 5 937 423 A ist ein Flash-EEPROM-Speicher bekannt, bei dem eine Mehrzahl von Flash-Speicherbausteinen in einem Flash-Speicherbaustein-Array angeordnet sit. Jeder Flash-Speicherbaustein umfaßt ein sogenanntes Query-ROM, in dem Betriebsinformationen bezüglich des Flash-Speicherbausteins abgelegt sind. - Aus der
US 6 041 008 A ist ein System bekannt, bei dem ein ROM in ein SRAM-Array eingebettet ist, wobei ein existierender Unterstützungsschaltungsaufbau des SRAM-Arrays verwendet wird. Indem Masse- oder Leistungsversorgungsverbindungen zu den Zellen eines Paars von SRAM-Zellen entfernt werden oder nicht, kann das Paar von SRAM-Zellen verwendet werden, um permanent einen spezifizierten logischen Zustand zu speichern, d.h. um als ROM-Zelle zu wirken. Ferner können eine einzelne SRAM-Zelle und ein Referenzsignal programmiert sein, um als eine ROM-Zelle zu wirken. - Die Aufgabe der vorliegenden Erfindung besteht darin, ein Speichermodul, das die kostengünstige und zuverlässige Speicherung von Speichermodul- bzw. Speicherchip-Informationen ermöglicht, zu schaffen.
- Diese Aufgabe wird durch ein Speichermodul nach Anspruch 1 gelöst.
- Erfindungsgemäß wird die Speicherung von Modul-relevanten Parametern von einem externen Baustein, dem EEPROM, in die Speicherchips verlagert, so daß ein Baustein auf der Platine des Speichermoduls entfallen kann. Die vorliegende Erfindung verlegt somit die Informationen in das Innere der Speicherchips, die sowieso auf die Platine des Speichermoduls aufgebracht sind. Dazu sind auf den Chips geeignete Schaltungsarrays nötig, die die entsprechende Menge an Informationen speichern können. Diese Schaltungen können auf sonst ungenutzten Freiflächen der Speicherchips untergebracht werden. Ferner können sie im Rahmen der sonst auch notwendigen Lithographieschritte erzeugt werden, sind also im Maskensatz miteingebaut. Somit entstehen keine zusätzlichen Kosten, wie sie durch einen EEPROM entstehen, da kein zusätzlicher Baustein hergestellt bzw. gekauft und aufgebracht werden muß. Ferner wird durch die Einsparung dieses zusätzlichen Bausteins auch die Zuverlässigkeit der Speicheranordnung erhöht, da der fehleranfällige EEPROM wegfällt.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 eine schematische Darstellung, die eine Speicherumgebung, bei der ein erfindungsgemäßes Speichermodul verwendet ist, zeigt; und -
2 eine Speicherumgebung nach dem Stand der Technik. - In
1 ist eine Speicherumgebung50 , in der die vorliegende Erfindung realisiert ist, gezeigt. Bei der Speicherumgebung50 kann es sich beispielsweise um einen Computer handeln. Auf einem Speichermodul52 , d.h. einer Platine desselben, ist ein Speicherchip54 angeordnet. Obwohl in1 lediglich ein Speicherchip54 gezeigt ist, ist für Fachleute klar, daß auf der Platine52 eines Speichermoduls in der Regel eine Vielzahl von Speicherchips angeordnet ist. - Auf dem Speicherchip
54 ist nun eine Informationsenthaltungseinrichtung56 vorgesehen, die die Informationen speichert, die gemäß dem Stand der Technik in dem zusätzlichen Bauelement des EEPROM gespeichert waren. Diese Informationen umfassen zum einen Betriebsparameter des Speichermoduls bzw. der auf demselben angeordneten Speicherchips und zum anderen herstellerspezifische Daten. Die Betriebsparameter umfassen die Größe der Speicherchips inklusive der Anzahl der X- und Y-Adressen, Zeitgebungsparameter sowie die Größe des Moduls. Die herstellerspezifische Daten können unter anderem den Firmennamen, den Produktionsstandort, die Testprogrammversion und das Herstellungsdatum des entsprechenden Moduls betreffen. - Bei dem in
1 gezeigten Ausführungsbeispiel basiert die Informationsenthaltungseinrichtung56 auf der eFuse-Technologie. Zu diesem Zweck ist eine Schmelzstellenbank58 vorgesehen, die eine Vielzahl von elektrischen Schmelzstellen (eFuses) enthält, wobei an jeder Schmelzstelle durch Anlegen einer Überspannung bzw. eines Überstroms eine binäre Information gespeichert werden kann. Insofern verhält sich eine elektrische Schmelzstelle gleichartig zu einer Laser-Schmelzstelle, ist jedoch vorteilhafter dahingehend, daß kein Laser benötigt wird und zum anderen ein Schmelzvorgang auch noch bewirkt werden kann, wenn der Speicherchip in ein Gehäu se aufgenommen wurde. Ferner ist ein der Schmelzstellenbank58 zugeordnetes Register60 vorgesehen, in dem die Informationen aus den Schmelzstellen gespeichert werden. Die Informationsenthaltungseinrichtung56 ist über geeignete Kommunikationsverbindungen wiederum mit einem Chipsatz62 verbunden, der identisch zu dem Bezug nehmend auf2 beschriebenen Chipsatz18 sein kann und die Kommunikation zwischen dem Speicherchip bzw. dem Speichermodul und einem externen Prozessor beispielsweise auf dem Motherboard eines Computers steuern kann. Wie in1 gezeigt ist, ist der Chipsatz62 über eine Befehlsschnittstelle64 und eine Datenschnittstelle66 mit der Informationsenthaltungseinrichtung verbunden. - Ansprechend auf ein entsprechendes Systemkommando, das beispielsweise durch den Eintritt in einen Testmodus bedingt ist und vom Chipsatz
62 abgesetzt wird, werden die Schmelzstellen bzw. die Register, in denen die Informationen aus den Schmelzstellen gespeichert werden, ausgelesen, wobei der entsprechende Befehl über die Befehlsschnittstelle64 zu der Informationsenthaltungseinrichtung56 übermittelt wird. Das Auslesen findet über die Datenschnittstelle66 statt, wobei dazu die Registerbits sequentiell jeweils synchron zum Systemtakt CLK ausgegeben werden. Basierend auf den erhaltenen Daten werden durch den Chipsatz62 die Einstellungen für das Ansprechen der Speicherzellen gesetzt. Dies geschieht in herkömmlicher Weise wie mit den gemäß dem Stand der Technik aus dem EEPROM16 (2 ) erhaltenen Informationen. - Die Informationsenthaltungseinrichtung
56 muß in der Lage sein, die entsprechende Menge an Information zu speichern. In einem herkömmlichen EEPROM, wie er mit dem Bezugszeichen16 in2 bezeichnet ist, werden in der Regel vom Hersteller 128 Byte und vom Käufer eventuell weitere 128 Byte, also insgesamt 256 Byte an Informationen abgelegt. Die kleinsten praktisch realisierten Speichermodule tragen vier Speicherchips, so daß, wenn die Informationen von 256 Bytes auf die vier Chips verteilt werden, pro Chip höchstens 64 Byte, was 512 Bit an Informationen entspricht, gespeichert werden müssen. Die hierfür erforderlichen Schaltungen können ohne weiteres auf sonst ungenutzten Freiflächen der Speicherchips untergebracht werden. - Wie bei der Beschreibung des bevorzugten Ausführungsbeispiels dargelegt wurde, kann hierzu vorteilhaft die eFuse-Technologie verwendet werden. Mit einem Array aus 512 elektrischen Schmelzstellen (eFuses) pro Chip kann die nötige Datenmenge gespeichert werden. Das Programmieren der eFuses erfolgt, wie oben angegeben, über das Anlegen einer entsprechenden Überspannung an die Schmelzstelle.
- Alternativ ist auch eine Speicherung in entsprechenden Flip-Flops denkbar, wobei dann jedoch der Platzbedarf größer sein dürfte als bei der Nutzung von elektrischen Schmelzstellen.
-
- 10
- Speicherumgebung
- 12
- Speichermodul
- 14
- Speicherchip
- 16
- Informations-EEPROM
- 18
- Chipsatz
- 20
- Befehlsleitung
- 22
- Datenleitung
- 50
- Speicherumgebung
- 52
- Speichermodul
- 54
- Speicherchip
- 56
- Informationsenthaltungseinrichtung
- 58
- Schmelzstellenbank
- 60
- Register
- 62
- Chipsatz
- 64
- Befehlsschnittstelle
- 66
- Datenschnittstelle
Claims (4)
- Speichermodul (
52 ) mit folgenden Merkmalen: einer Mehrzahl von n Speicherchips (54 ), die auf dem Speichermodul (52 ) angeordnet sind; und einer Informationsenthaltungseinrichtung (56 ), die Informationen über das Speichermodul (52 ) und/oder die auf dem Speichermodul angeordneten Speicherchips (54 ) enthält, dadurch gekennzeichnet, daß die Informationsenthaltungseinrichtung (56 ) auf den Speicherchips (54 ) verteilt angeordnet ist, derart, dass auf den Speicherchips (54 ) jeweils ein n-tel der Informationen gespeichert ist. - Speichermodul nach Anspruch 1, bei dem sich die Informationen, die die Informationsenthaltungseinrichtung enthält, auf Betriebsparameter des Speichermoduls oder der Speicherchips und/oder auf herstellerspezifische Daten des Speichermoduls und/oder der Speicherchips beziehen.
- Speichermodul nach einem der Ansprüche 1 oder 2, bei dem die Informationsenthaltungseinrichtung (
56 ) Schmelzpunkte (58 ) zum dauerhaften Programmieren von Informationen aufweist. - Speichermodul nach einem der Ansprüche 1 oder 2, bei dem die Informationsenthaltungseinrichtung Flip-Flops aufweist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10152916A DE10152916B4 (de) | 2001-10-26 | 2001-10-26 | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips |
US10/278,232 US7260671B2 (en) | 2001-10-26 | 2002-10-23 | Information containing means for memory modules and memory chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10152916A DE10152916B4 (de) | 2001-10-26 | 2001-10-26 | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10152916A1 DE10152916A1 (de) | 2003-05-22 |
DE10152916B4 true DE10152916B4 (de) | 2006-11-30 |
Family
ID=7703825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10152916A Expired - Fee Related DE10152916B4 (de) | 2001-10-26 | 2001-10-26 | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips |
Country Status (2)
Country | Link |
---|---|
US (1) | US7260671B2 (de) |
DE (1) | DE10152916B4 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7234099B2 (en) * | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
KR100532432B1 (ko) | 2003-05-02 | 2005-11-30 | 삼성전자주식회사 | 커맨드 신호와 어드레스 신호의 고속 전송이 가능한메모리 시스템 |
DE102004022347B4 (de) * | 2003-05-02 | 2008-04-03 | Samsung Electronics Co., Ltd., Suwon | Speichersystem mit Motherboard und zugehöriges Montageverfahren |
US7339837B2 (en) * | 2004-05-18 | 2008-03-04 | Infineon Technologies Ag | Configurable embedded processor |
US7442583B2 (en) * | 2004-12-17 | 2008-10-28 | International Business Machines Corporation | Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable |
DE102008061098A1 (de) * | 2008-12-08 | 2010-06-10 | Robert Bosch Gmbh | Nichtflüchtiger Speicher mit Typenkennung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59124098A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体メモリの冗長デコ−ダ |
US5937423A (en) * | 1996-12-26 | 1999-08-10 | Intel Corporation | Register interface for flash EEPROM memory arrays |
US5995405A (en) * | 1998-10-27 | 1999-11-30 | Micron Technology, Inc. | Memory module with flexible serial presence detect configuration |
US6041008A (en) * | 1998-05-13 | 2000-03-21 | Micron Technology Inc. | Method and apparatus for embedded read only memory in static random access memory |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715665B2 (ja) * | 1991-06-10 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | パーソナルコンピユータ |
US5446860A (en) * | 1993-01-11 | 1995-08-29 | Hewlett-Packard Company | Apparatus for determining a computer memory configuration of memory modules using presence detect bits shifted serially into a configuration register |
KR100225758B1 (ko) * | 1996-09-13 | 1999-10-15 | 윤종용 | 라커블 셀들을 가지는 불휘발성 반도체 메모리 장치 |
US5875248A (en) * | 1997-02-25 | 1999-02-23 | International Business Machines Corporation | Method of counterfeit detection of electronic data stored on a device |
US6625692B1 (en) * | 1999-04-14 | 2003-09-23 | Micron Technology, Inc. | Integrated semiconductor memory chip with presence detect data capability |
US6201753B1 (en) * | 1999-10-19 | 2001-03-13 | Advanced Micro Devices, Inc. | Latching CAM data in a flash memory device |
-
2001
- 2001-10-26 DE DE10152916A patent/DE10152916B4/de not_active Expired - Fee Related
-
2002
- 2002-10-23 US US10/278,232 patent/US7260671B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59124098A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体メモリの冗長デコ−ダ |
US5937423A (en) * | 1996-12-26 | 1999-08-10 | Intel Corporation | Register interface for flash EEPROM memory arrays |
US6041008A (en) * | 1998-05-13 | 2000-03-21 | Micron Technology Inc. | Method and apparatus for embedded read only memory in static random access memory |
US5995405A (en) * | 1998-10-27 | 1999-11-30 | Micron Technology, Inc. | Memory module with flexible serial presence detect configuration |
Also Published As
Publication number | Publication date |
---|---|
DE10152916A1 (de) | 2003-05-22 |
US7260671B2 (en) | 2007-08-21 |
US20030081444A1 (en) | 2003-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60129710T2 (de) | Anordnung und struktur für zuverlässige dateikopieoperation für nicht-flüchtige speicher | |
DE2715751C3 (de) | Speicheranordnung mit defekten Modulen | |
DE102004056088B4 (de) | Speichersystem mit Flashspeicher | |
DE19880311B3 (de) | Nichtflüchtige Speicherstruktur | |
DE10301431B4 (de) | Speicherbaustein und zugehöriges Betriebsverfahren | |
DE19513789C2 (de) | Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung | |
DE19542033B4 (de) | Redundanzschaltung und Redundanzverfahren für eine Halbleiterspeichervorrichtung | |
DE3844032C2 (de) | Chip-Karte | |
DE10147138B4 (de) | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen | |
EP1205938B1 (de) | Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen | |
DE10200671A1 (de) | Halbleitereinrichtung mit elektrischem Schmelzverbindungselement | |
DE19823930A1 (de) | Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM | |
DE19930169A1 (de) | Testeinrichtung zum Prüfen eines Speichers | |
DE10152916B4 (de) | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips | |
DE102008030408A1 (de) | System und Verfahren zum Adressieren von Fehlern in einer Mehrchipspeichervorrichtung | |
DE3900979C2 (de) | Elektrisch lösch- und programmierbares Nur-Lese-Speicherbauelement | |
DE3916811C2 (de) | ||
DE102004027423A1 (de) | Speicherschaltung mit redundanten Speicherbereichen | |
DE102004039831A1 (de) | Multi-Chip-Modul und Verfahren zum Testen | |
DE102008016904A1 (de) | Konfigurierbarer Speicherdatenpfad | |
DE10311373B4 (de) | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers | |
DE10105627A1 (de) | Mehrfachanschlussspeichereinrichtung | |
DE102005029251A1 (de) | Speichermodul und Verfahren zum Betreiben eines Speichermoduls | |
DE10039612B4 (de) | Halbleitervorrichtung mit einem Speicher für eine Zwischenwortgröße | |
DE10223167B4 (de) | Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8339 | Ceased/non-payment of the annual fee |