KR100472460B1 - 메모리의 결함 복구 방법 및 그에 적합한 장치 - Google Patents

메모리의 결함 복구 방법 및 그에 적합한 장치 Download PDF

Info

Publication number
KR100472460B1
KR100472460B1 KR10-2002-0038658A KR20020038658A KR100472460B1 KR 100472460 B1 KR100472460 B1 KR 100472460B1 KR 20020038658 A KR20020038658 A KR 20020038658A KR 100472460 B1 KR100472460 B1 KR 100472460B1
Authority
KR
South Korea
Prior art keywords
memory
controller
address
access
registers
Prior art date
Application number
KR10-2002-0038658A
Other languages
English (en)
Other versions
KR20040003838A (ko
Inventor
이상수
서영주
박세웅
이윤남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0038658A priority Critical patent/KR100472460B1/ko
Priority to CNB031478441A priority patent/CN100527264C/zh
Priority to US10/612,300 priority patent/US7170801B2/en
Publication of KR20040003838A publication Critical patent/KR20040003838A/ko
Application granted granted Critical
Publication of KR100472460B1 publication Critical patent/KR100472460B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 메모리의 결함 복구 방법 및 그에 적합한 장치에 관한 것이다.
본 발명에 따른 메모리 결함 복구 장치는 메모리; 시스템 기동시 상기 메모리의 결함 여부를 검사하며, 검사 결과 얻어진 결함 정보를 메모리 콘트롤러로 전송하는 메모리 스캔 제어부; 및 상기 메모리를 액세스하기 위해 시스템 제어부에서 인가되는 외부 어드레스를 상기 메모리를 액세스하기 위한 내부 어드레스로 변환하며, 상기 시스템 제어부가 메모리의 결함된 셀에 액세스하고자 하는 경우 내부의 예비 메모리에 대한 액세스로 변환하는 메모리 콘트롤러를 포함하는 것을 특징으로 한다.
본 발명에 따른 메모리 결함 복구 장치에 의하면, 시스템의 기동시 메모리 내부의 전체 셀의 이상 유무를 자동적으로 검사하기 때문에 메모리의 이상 여부를 즉시 알 수 있다.

Description

메모리의 결함 복구 방법 및 그에 적합한 장치{Method for restoring defects of memory and apparatus therefor}
본 발명은 메모리의 결함 복구 방법 및 그에 적합한 장치에 관한 것이다.
최근 대부분의 전자 제품들이 디지털화됨에 따라 저장 매체로서 메모리의 사용이 날로 증가하고 있다. 메모리를 구성하는 각 셀들은 먼지, 결정 결함 등에 의해 결함 즉, 정상적으로 읽거나 쓸 수 없는 상태가 될 수 있으며, 메모리 용량이 대형화될 수록 결함 셀의 발생 확률은 더욱 높아진다.
결함된 셀에 데이터를 기입하거나 결함된 셀로부터 데이터를 독출할 때는 에러가 발생하게 되며, 이로 인해 중요한 데이터가 유실되거나 시스템이 오동작하게 된다. 따라서, 메모리의 몇몇 셀에 이상이 있을 경우 메모리를 교체하여야 하며 이로 인하여 시간적, 경제적 손실이 발생한다.
따라서, 메모리를 저장 매체로 사용하는 시스템에서는 메모리의 결함된 셀에 대한 대책이 요구된다.
본 발명은 상기의 요구에 부응하기 위하여 고안된 것으로서 메모리의 결함된 셀을 복구하는 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 상기의 방법에 적합한 결함 복구 장치를 제공하는 것에 있다.
본 발명의 또 다른 목적은 메모리의 결함된 셀을 내부의 예비 메모리로 대치하는 개선된 메모리 콘트롤러를 제공하는 것에 있다.
상기의 목적을 달성하는 본 발명에 따른 결함 복구 방법은
시스템이 기동하면 메모리의 전체 셀에 대하여 결함 여부를 검사하는 과정;
메모리에 대한 검사가 종료되면 결함 정보를 메모리 콘트롤러에 저장하는 과정; 및
결함된 셀에 대한 액세스 요구가 있으면 메모리 콘트롤러 내부에 구비된 예비 메모리에 대한 액세스로 대치하는 과정을 포함하는 것을 특징으로 한다.
상기의 다른 목적을 달성하는 본 발명에 따른 메모리 결함 복구 장치는
메모리;
시스템 기동시 상기 메모리의 결함 여부를 검사하며, 검사 결과 얻어진 결함 정보를 메모리 콘트롤러로 전송하는 메모리 스캔 제어부; 및
상기 메모리를 액세스하기 위해 시스템 제어부에서 인가되는 외부 어드레스를 상기 메모리를 액세스하기 위한 내부 어드레스로 변환하며, 상기 시스템 제어부가 메모리의 결함된 셀에 액세스하고자 하는 경우 내부의 예비 메모리에 대한 액세스로 변환하는 메모리 콘트롤러를 포함하는 것을 특징으로 한다.
상기의 또 다른 목적을 달성하는 본 발명에 따른 메모리 콘트롤러는
메모리를 액세스하기 위해 시스템 제어부에서 인가되는 외부 어드레스를 상기 메모리를 액세스하기 위한 내부 어드레스로 변환하는 메모리 콘트롤러에 있어서,
결함된 셀들에 상응하는 외부 어드레스들을 저장하는 어드레스 레지스터들;
상기 어드레스 레지스터들에 저장된 외부 어드레스와 상기 시스템 제어부에서 인가되는 외부 어드레스를 비교하는 비교기들;
상기 비교기들의 비교 결과에 따라 활성화되는 데이터 레지스터들;
상기 비교기들의 비교 결과를 참조하여 상기 시스템 제어부에서 인가되는 외부 어드레스가 결함된 셀들의 외부 어드레스와 일치하는지를 검출하는 일치 검출기;
상기 일치 검출기의 검출 결과에 상응하여 상기 데이터 레지스터들과 메모리로의 데이터 경로를 제어하는 멀티플렉서; 및
상기 메모리의 결함 정보를 참조하여 상기 어드레스 레지스터들에 결함된 셀들의 외부 어드레스를 로드하고, 상기 일치 검출기의 검출 결과에 상응하여 상기 메모리에 대한 액세스를 상기 데이터 레지스터들에 대한 액세스로 전환시키는 제어기를 포함하는 것을 특징으로 한다. 이하 첨부된 도면들을 참조하여 본 발명의 구성 및 동작에 대하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 메모리 결함 복구 장치의 구성을 보이는 블록도이다.
도 1에는 시스템을 제어하는 시스템 제어부(102), 메모리 액세스를 제어하는 메모리 콘트롤러(104), 메모리(106), 그리고 메모리 스캔 제어부(108)가 도시된다.
메모리(106)는 어드레스에 의해 액세스된다.
읽기 동작의 경우 시스템 제어부(102)는 외부 어드레스 신호 및 읽기 제어 신호를 메모리 콘트롤러(104)에 인가하고 메모리(106)로부터 데이터 버스(미도시)에 인가되는 데이터를 읽어들인다.
쓰기 동작의 경우 시스템 제어부(102)는 외부 어드레스 신호 및 쓰기 제어 신호를 메모리 콘트롤러(104)에 인가하고 데이터 버스(미도시)에 데이터를 인가한다.
메모리 콘트롤러(104)는 시스템 제어부(102)에서 인가되는 외부 어드레스 신호에 대응하여 메모리(106)의 액세스하고자 하는 셀을 지정하는 내부 어드레스 신호 및 액세스하고자 하는 셀에의 읽기/쓰기 동작을 제어하기 위한 제어 신호들(RAS, CAS, WE 등)을 발생하여 메모리(106)에 인가한다.
시스템 제어부(102)에서 인가하는 외부 어드레스와 메모리(106)를 액세스하기 위한 내부 어드레스의 상관 관계는 메모리(106)의 종류 및 구성에 따라 달라지므로 메모리 콘트롤러(104)가 외부어드레스와 내부 어드레스 사이의 변환을 수행한다.
메모리 콘트롤러(104)는 시스템 제어부(102)의 메모리 액세스 요구를 시스템에 장착된 메모리의 종류 및 배치 형태에 따라 적절히 변환하여 주며, 이러한 메모리 콘트롤러(104)를 채택함에 의해 시스템 제어부(102)는 장착된 메모리의 종류 및 배치 형태에 상관없이 메모리(106)를 액세스할 수 있게 된다.
한편, 메모리 스캔 제어부(108)는 시스템 기동시 메모리(106)에서 결함된 셀이 있는지를 검사하고, 결함 정보를 메모리 콘트롤러(104)에 제공한다. 결함 정보는 메모리(106)의 결합된 셀들에 대한 어드레스들을 포함한다. 메모리 콘트롤러(104)는 결함된 셀을 대치하기 위한 예비 메모리 예를 들어 내부 레지스터,를 구비하며, 시스템 제어부(102)가 결함된 셀을 액세스하고자 하는 경우 결함된 셀 대신에 예비 메모리를 사용하여 데이터를 기록/독출한다.
메모리 스캔 제어부(108)는 도 1에 도시된 장치가 기동할 때 메모리(106)에 소정의 데이터를 기록하고, 이를 다시 읽어들여 상위를 비교함에 의해 결함 여부를 검사한다. 이를 위하여 메모리 스캔 제어부(108)는 메모리(106)을 액세스하기 위한 외부 어드레스 및 읽기/쓰기 제어 신호(R/W)를 발생하며, 이 외부 어드레스 및 읽기/쓰기 제어 신호(R/W)는 메모리 콘트롤러(104)에 인가된다.
메모리 스캔 동작의 개시를 알리기 위하여 시스템 제어부(102)로부터 메모리 스캔 제어부(108)에 검사 신호 CHECK SIGNAL이 제공된다. 검사 신호 CHECK SIGNAL에 응답하여 메모리 스캔 제어부(108)가 메모리 스캔 동작을 개시한다.
메모리 스캔 동작이 수행되는 동안 시스템 제어부(102)가 메모리(106)를 액세스하지 않도록 하기 위해 메모리 스캔 제어부(108)로부터 메모리 콘트롤러(104)로 스캔 신호 SCAN SIGNAL가 제공된다. 스캔 신호 SCAN SIGNAL가 활성화되어 있으면 메모리 콘트롤러(104)는 메모리 스캔 제어부(108)에서 인가되는 외부 어드레스 및 읽기/쓰기 제어 신호에 응답하여 동작하며, 스캔 신호 SCAN SIGNAL가 비활성화되어 있으면 메모리 콘트롤러(104)는 시스템 제어부(102)에서 인가되는 외부 어드레스 및 읽기/쓰기 제어 신호에 응답하여 동작한다.
메모리 스캔의 결과, 메모리 스캔 제어부(108)는 메모리(106)에서 결함된 셀들의 어드레스를 획득한다. 메모리 스캔이 종료된 후 결함된 셀들에 관련된 어드레스들은 결함 정보로서 메모리 콘트롤러(104)에 전송된다.
메모리 스캔 제어부(108)에서 메모리 콘트롤러(104)로 제공되는 결함 정보는 메모리(106)내의 결함된 셀들의 어드레스이며, 메모리 콘트롤러(104)에서 인가되는 내부 어드레스가 아닌 시스템 제어부(102)에서 인가되는 외부 어드레스 형태를 가진다.
결함 정보는 메모리 콘트롤러(104)에 저장된다. 메모리 콘트롤러(104)는 결함 정보에 포함된 결함된 셀들의 외부 어드레스들과 자체에 구비된 예비 메모리를 매칭시킨다. 그 결과 메모리(106)내의 결함된 셀들은 예비 메모리로 대치된다. 이후 메모리(106)내의 결함된 셀들에 대한 액세스는 예비 메모리에 대한 액세스로 변환된다.
도 2는 도 1에 도시된 메모리 콘트롤러(104)의 상세한 구성을 보이는 블록도이다. 도 2에 도시된 메모리 콘트롤러(104)는 결함된 셀들에 상응하는 외부 어드레스들을 저장하는 어드레스 레지스터들(202a - 202n), 어드레스 레지스터들(202a - 202n)에 저장된 외부 어드레스와 시스템 제어부(102)에서 인가되는 외부 어드레스를 비교하는 비교기들(204a - 204n), 비교기들(204a - 204n)의 비교 결과에 따라 활성화되는 데이터 레지스터들(206a - 206n), 비교기들(204a - 204n)의 비교 결과를 참조하여 시스템 제어부(102)에서 인가되는 외부 어드레스가 결함된 셀들의 외부 어드레스와 일치하는지를 검출하는 일치 검출기(208), 데이터 레지스터들(206a - 206n)과 메모리(106)로의 데이터 경로를 제어하는 멀티플렉서(210), 그리고 메모리 콘트롤러(104)의 동작을 제어하는 제어기(212)를 구비한다. 여기서, 데이터 레지스터들은 본 발명의 요약에 있어서의 예비 메모리에 상응한다.
제어기(212)는 통상의 메모리 콘트롤러와 마찬가지의 동작 즉, 시스템 제어부(102)에서 인가되는 외부 어드레스를 메모리(106)를 액세스하기 위한 내부 어드레스로 변환하는 동작을 기본적으로 수행하며, 이에 더하여 메모리(106)의 결합된 셀을 예비 메모리(본 발명의 예에서는 데이터 레지스터들)로 대치하기 위한 동작들 예를 들어, 스캔 신호가 활성화되었을 때 메모리 스캔 제어부(108)에서 인가되는 외부 어드레스 및 읽기/쓰기 제어신호에 응답하여 메모리(106)를 액세스하기 위한 내부 어드레스 및 제어신호들을 발생하고, 메모리 스캔의 종료후 결함 정보를 수신하며, 결함된 셀들의 외부 어드레스를 어드레스 레지스터들(202a - 202n)에 저장하고, 일치 검출기(208)에서 일치 신호가 발생되었을 때 데이터 레지스터들(206a - 206n)을 액세스하는 동작을 수행한다.
외부 어드레스는 시스템 제어부(102) 혹은 메모리 스캔 제어부(108)에서 인가되며, 어느 것을 사용할 지는 스캔 신호 SCAN SIGNAL에 의해 결정된다.
메모리 스캔 동작이 종료된 후 메모리 콘트롤러(104)는 메모리 스캔 제어부(108)로부터 결함된 셀들에 관련된 어드레스 정보를 전송받는다. 메모리 스캔 동작의 종료 여부는 활성화되었던 스캔 신호가 비활성화되는 것에 의해 인지된다.
제어기(212)는 결함 정보를 저장하고, 결함된 셀들에 관련된 외부 어드레스들을 어드레스 레지스터들(202a - 202n)에 로드한다. 제어기(212)는 어드레스 레지스터 로드 신호를 발생하여 결함된 셀들에 해당하는 외부 어드레스를 어드레스를 어드레스 레지스터들(202a - 202n)에 차례로 로드한다.
어드레스 레지스터들(202a - 202n)에 저장된 외부 어드레스들은 비교기들(204a - 204n)을 통하여 시스템 제어부(102)에서 인가되는 외부 어드레스와 비교된다. 따라서, 비교기들(204a - 204n)의 비교 결과는 시스템 제어부(102)에서 메모리(106)의 결함된 셀을 액세스하고자 하는지의 여부를 나타내게 된다. 결함된 셀의 외부 어드레스가 로드되지 않은 어드레스 레지스터에 상응하는 비교기를 비활성화하도록 강구될 수 있다.
어드레스 레지스터, 비교기, 데이터 레지스터는 하나의 쌍을 이루어 동작한다. 비교기들(204a - 204n)에 의해 일치하는 것이 있는 것으로 판정되면 데이터 레지스터들(206a - 206n)중에서 일치 판정이 발생한 비교기에 해당하는 데이터 레지스터가 활성화되며, 메모리(106)의 결함된 셀에 기입/독출할 데이터가 활성화된 데이터 레지스터에 기입/독출되게 된다.
일치 검출기(208)는 비교기들(204a - 204n)의 비교 결과들 중에 하나라도 일치를 나타내는 지를 검출한다. 일치 검출기(208)에서 발생된 일치 검출 신호는 시스템 제어부(102)가 메모리(106)에서 결함된 셀들 중의 하나를 액세스하고자 하는 지를 나타내게 된다.
제어기(212)는 일치 검출 신호에 응답하여 메모리(106) 대신에 데이터 레지스터(206)를 액세스하도록 데이터 레지스터 기입/독출 제어 신호 DR R/W 를 발생하게 된다.
한편, 멀티플렉서(210)도 일치 검출 신호에 응답하여 메모리(106) 혹은 데이터 레지스터(206)로의 데이터 경로를 제어하게 된다.
제어기(212)는 외부 어드레스에 응답하여 내부 어드레스를 발생한다. 이에 따라 결함된 셀을 액세스함에 있어서 메모리(106)에 대한 액세스와 데이터 레지스터(206)에 대한 액세스가 경합합 수 있다. 데이터 레지스터(206)에 대한 액세스가 메모리(106)에 대한 액세스보다 선행되도록 하기 위하여 비교기(204), 일치 검출기(208), 멀티플렉서(210)의 전체 동작 속도가 제어기(212)에서 외부 어드레스에 응답하여 내부 어드레스를 발생하는 속도보다 빠르도록 하는 것이 바람직하다. 그렇지 않을 경우를 위하여 메모리(106)에 인가되는 내부 어드레스 및 제어 신호를 지연시키는 지연기(214)를 사용하는 것이 강구될 수 있다.
메모리 콘트롤러(104)에 있어서 데이터 레지스터(206)의 개수는 제한되는 것이 바람직하다. 본 발명의 실시예에 있어서는 제한치는 메모리(106) 저장 용량의 0.1%이다. 결함된 셀의 개수가 제한된 개수 이상일 경우 메모리 스캔 제어부(108)는 메모리 교체를 요구하는 메모리 교체 신호 MEMORY EXCHANGE를 발생한다.
도 3은 본 발명의 결함 복구 방법에 따른 도 1에 도시된 장치의 동작을 보이는 흐름도이다.
시스템이 기동하면 메모리 스캔 제어부(108)를 이용하여 메모리(106)의 전체 셀에 대하여 결함 여부를 검사한다.(s302)
시스템 제어부(102)는 메모리 스캔 제어부(108)에 검사 신호 CHECK SIGNAL를 인가한다.
메모리 스캔 제어부(108)는 검사 신호 CHECK SIGNAL에 응답하여 메모리(106)내의 전체 셀의 상태를 검사하여 결함 정보를 획득한다.
메모리 스캔 제어부(108)에서 메모리(106)내의 전체 셀의 상태를 검사하는 방법은 다음과 같다.
먼저 메모리(106)의 처음 셀부터 마지막 셀까지 "1"의 값을 써주고, 이를 다시 독출하여 정상적으로 "1"이 쓰여져 있는 지를 검사한다. "1"이 쓰여져 있지 않은 셀의 어드레스(외부 어드레스)를 저장한다.
다음으로 "1" 대신 "0"을 기입하고, 다시 독출하여 "0"이 쓰여져 않은 셀의 어드레스(외부 어드레스)를 저장한다.
다음으로 메모리의 인접 셀들간의 단락(short) 여부를 검사하기 위해 인접된 셀들에 "1"과 "0"의 값을 번갈아가며 써주고, 다시 독출하여 정상적으로 "1" 및 "0"가 쓰여져 있는 지를 검사한다. 정상적으로 "1"과 "0"이 쓰여져 있지 않은 셀의 어드레스(외부 어드레스)를 저장한다.
마지막으로 "1"과 "0" 대신에 "0"과 "1"을 번갈아가며 써주고 다시 독출하여 정상적으로 "0" 및 "1"이 쓰여져 있는 지를 검사한다. 정상적으로 "0"과 "1"이 쓰여져 있지 않은 셀의 어드레스(외부 어드레스)를 저장한다.
메모리(106)에 대한 검사가 종료되면 결함 정보를 메모리 콘트롤러(104)에 저장한다.(s304) 만일 결함된 셀들의 개수가 제한된 개수를 초과할 경우에는 메모리 스캔 제어부(108)는 메모리 교체 신호 MEMORY EXCHANGE를 출력한다.(s308, s310)
결함된 셀에 대한 액세스 요구가 있으면 메모리 콘트롤러 내부에 구비된 예비 메모리에 대한 액세스로 대치한다.(s308)
메모리 콘트롤러(104)는 메모리 스캔 제어부(108)에서 제공되는 어드레스 정보를 참조하여 메모리(106)를 액세스한다. 구체적으로 제어기(212)는 메모리 스캔 제어부(108)에서 제공되는 결함 정보에 포함된 결함된 셀의 어드레스를 어드레스 레지스터들(202a - 202n)에 로드한다. 일치 검출기(208)에 의해 일치 신호가 발생되면 제어기(212)는 메모리(106) 대신에 데이터 레지스터(206)를 액세스한다.
본 발명에 따른 메모리 결함 복구 장치에 의하면, 시스템의 기동시 메모리 내부의 전체 셀의 이상 유무를 자동적으로 검사하기 때문에 메모리의 이상 여부를 즉시 알 수 있다.
또한, 본 발명에 따른 메모리 결함 복구 장치에 의하면, 메모리내의 결함된 셀들은 메모리 콘트롤러 내부의 레지스터들로 대체하게 되기 때문에 메모리 교체 비용을 절감할 수 있다.
또한, 본 발명에 따른 메모리 결함 복구 장치에 의하면, 메모리 내의 결함된 셀들의 개수가 메모리 콘트롤러의 레지스터들로 처리할 수 있는 개수이상일 경우에는 메모리 교체를 요구하도록 하기 때문에 메모리를 안정적으로 사용할 수 있다.
도 1은 본 발명에 따른 메모리 결함 복구 장치의 구성을 보이는 블록도이다.
도 2는 도 1에 도시된 메모리 콘트롤러의 상세한 구성을 보이는 블록도이다.
도 3은 본 발명의 결함 복구 방법에 따른 도 1에 도시된 장치의 동작을 보이는 흐름도이다.

Claims (8)

  1. 시스템이 기동하면 메모리의 전체 셀에 대하여 결함 여부를 검사하는 과정;
    메모리에 대한 검사가 종료되면 결함 정보를 메모리 콘트롤러에 저장하는 과정; 및
    결함된 셀에 대한 액세스 요구가 있으면 메모리 콘트롤러 내부에 구비된 예비 메모리에 대한 액세스로 대치하는 과정을 포함하는 메모리 결함 복구 방법.
  2. 제1항에 있어서,
    상기 메모리에서 결함된 셀들의 개수가 제한된 개수를 초과할 경우에는 메모리 교체를 요구하는 과정을 더 구비하는 것을 특징으로 하는 메모리 결함 복구 방법.
  3. 메모리;
    시스템 기동시 상기 메모리의 결함 여부를 검사하며, 검사 결과 얻어진 결함 정보를 메모리 콘틀러로 전송하는 메모리 스캔 제어부; 및
    상기 메모리를 액세스하기 위해 시스템 제어부에서 인가되는 외부 어드레스를 상기 메모리를 액세스하기 위한 내부 어드레스로 변환하며, 상기 시스템 제어부가 메모리의 결함된 셀에 액세스하고자 하는 경우 내부의 예비 메모리에 대한 액세스로 변환하는 메모리 콘트롤러를 포함하는 메모리 결함 복구 장치.
  4. 제3항에 있어서,
    상기 메모리 스캔 제어부는 상기 메모리에서 결함된 셀의 개수가 소정 개수를 초과하는 경우 메모리 교체 요구 신호를 발생하는 것을 특징으로 하는 메모리 결함 복구 장치.
  5. 제3항에 있어서, 상기 메모리 콘트롤러는
    결함된 셀들에 상응하는 외부 어드레스들을 저장하는 어드레스 레지스터들;
    상기 어드레스 레지스터들에 저장된 외부 어드레스와 상기 시스템 제어부에서 인가되는 외부 어드레스를 비교하는 비교기들;
    상기 비교기들의 비교 결과에 따라 활성화되는 데이터 레지스터들;
    상기 비교기들의 비교 결과를 참조하여 상기 시스템 제어부에서 인가되는 외부 어드레스가 결함된 셀들의 외부 어드레스와 일치하는지를 검출하는 일치 검출기;
    상기 일치 검출기의 검출 결과에 상응하여 상기 데이터 레지스터들과 메모리로의 데이터 경로를 제어하는 멀티플렉서; 및
    결함 정보를 참조하여 상기 어드레스 레지스터들에 결함된 셀들의 외부 어드레스를 로드하고, 상기 일치 검출기의 검출 결과에 상응하여 상기 메모리에 대한 액세스를 상기 데이터 레지스터들에 대한 액세스로 전환시키는 제어기를 포함하는 것을 특징으로 하는 메모리 결함 복구 장치.
  6. 제5항에 있어서,
    결함된 셀을 액세스함에 있어서, 상기 메모리에 대한 액세스와 데이터 레지스터에 대한 액세스가 경합하는 것을 방지하기 위하여 상기 메모리에 인가되는 내부 어드레스 및 제어 신호를 지연시키는 지연기를 더 구비하는 것을 특징으로 하는 메모리 결함 복구 장치.
  7. 메모리를 액세스하기 위해 시스템 제어부에서 인가되는 외부 어드레스를 상기 메모리를 액세스하기 위한 내부 어드레스로 변환하는 메모리 콘트롤러에 있어서,
    결함된 셀들에 상응하는 외부 어드레스들을 저장하는 어드레스 레지스터들;
    상기 어드레스 레지스터들에 저장된 외부 어드레스와 상기 시스템 제어부에서 인가되는 외부 어드레스를 비교하는 비교기들;
    상기 비교기들의 비교 결과에 따라 활성화되는 데이터 레지스터들;
    상기 비교기들의 비교 결과를 참조하여 상기 시스템 제어부에서 인가되는 외부 어드레스가 결함된 셀들의 외부 어드레스와 일치하는지를 검출하는 일치 검출기;
    상기 일치 검출기의 검출 결과에 상응하여 상기 데이터 레지스터들과 메모리로의 데이터 경로를 제어하는 멀티플렉서; 및
    상기 메모리의 결함 정보를 참조하여 상기 어드레스 레지스터들에 결함된 셀들의 외부 어드레스를 로드하고, 상기 일치 검출기의 검출 결과에 상응하여 상기 메모리에 대한 액세스를 상기 데이터 레지스터들에 대한 액세스로 전환시키는 제어기를 포함하는 것을 특징으로 하는 메모리 콘트롤러.
  8. 제7항에 있어서,
    결함된 셀을 액세스함에 있어서, 상기 메모리에 대한 액세스와 데이터 레지스터에 대한 액세스가 경합하는 것을 방지하기 위하여 상기 메모리에 인가되는 내부 어드레스 및 제어 신호를 지연시키는 지연기를 더 구비하는 것을 특징으로 하는 메모리 콘트롤러.
KR10-2002-0038658A 2002-07-04 2002-07-04 메모리의 결함 복구 방법 및 그에 적합한 장치 KR100472460B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0038658A KR100472460B1 (ko) 2002-07-04 2002-07-04 메모리의 결함 복구 방법 및 그에 적합한 장치
CNB031478441A CN100527264C (zh) 2002-07-04 2003-06-25 修复存储器缺陷的方法和装置以及存储器控制器
US10/612,300 US7170801B2 (en) 2002-07-04 2003-07-03 Method for replacing defects in a memory and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038658A KR100472460B1 (ko) 2002-07-04 2002-07-04 메모리의 결함 복구 방법 및 그에 적합한 장치

Publications (2)

Publication Number Publication Date
KR20040003838A KR20040003838A (ko) 2004-01-13
KR100472460B1 true KR100472460B1 (ko) 2005-03-10

Family

ID=32026023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038658A KR100472460B1 (ko) 2002-07-04 2002-07-04 메모리의 결함 복구 방법 및 그에 적합한 장치

Country Status (3)

Country Link
US (1) US7170801B2 (ko)
KR (1) KR100472460B1 (ko)
CN (1) CN100527264C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100337223C (zh) * 2004-07-16 2007-09-12 英业达股份有限公司 可直接在主机板上进行刻录程序的装置
DE102004041731B3 (de) * 2004-08-28 2006-03-16 Infineon Technologies Ag Speichermodul zum Bereitstellen einer Speicherkapazität
US8619452B2 (en) * 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
KR100740224B1 (ko) 2005-06-29 2007-07-18 삼성전자주식회사 화상형성장치 및 그 트레이와의 통신방법
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
KR100675015B1 (ko) * 2006-02-24 2007-01-29 삼성전자주식회사 스캔 기능 및 컬럼 리던던시를 포함하는 내장형 메모리장치, 리던던시 리페어 및 스캔 방법
JP4979060B2 (ja) * 2006-03-03 2012-07-18 ルネサスエレクトロニクス株式会社 表示制御用半導体集積回路
US7656727B2 (en) * 2007-04-25 2010-02-02 Hewlett-Packard Development Company, L.P. Semiconductor memory device and system providing spare memory locations
CN101145983B (zh) * 2007-08-07 2014-08-13 中兴通讯股份有限公司 一种网管系统的自诊断和自恢复子系统及方法
US7818610B2 (en) * 2007-09-27 2010-10-19 Microsoft Corporation Rapid crash recovery for flash storage
DE102007052117A1 (de) * 2007-10-30 2009-05-07 Voith Patent Gmbh Antriebsstrang, insbesondere für Lkw und Schienenfahrzeuge
US7813212B2 (en) * 2008-01-17 2010-10-12 Mosaid Technologies Incorporated Nonvolatile memory having non-power of two memory capacity
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
DE102008063429B4 (de) * 2008-12-31 2015-03-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
CN101859604B (zh) * 2009-04-10 2012-10-24 国民技术股份有限公司 闪存坏块的利用方法
KR101131557B1 (ko) * 2010-04-30 2012-04-04 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 회로 및 리페어 방법
KR20120120769A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 메모리와 메모리 콘트롤러를 포함하는 메모리 시스템, 및 이의 동작방법
JP5378574B1 (ja) 2012-06-13 2013-12-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN103268237A (zh) * 2013-05-10 2013-08-28 东信和平科技股份有限公司 一种掩膜智能卡的补丁功能扩展方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619642A (en) * 1994-12-23 1997-04-08 Emc Corporation Fault tolerant memory system which utilizes data from a shadow memory device upon the detection of erroneous data in a main memory device
US6035432A (en) * 1997-07-31 2000-03-07 Micron Electronics, Inc. System for remapping defective memory bit sets
KR100248642B1 (ko) * 1996-04-24 2000-03-15 다니구찌 이찌로오 메모리 시스템 및 그것에 이용되는 반도체 기억 장치
JP2000305858A (ja) * 1999-04-22 2000-11-02 Toshiba Corp 半導体装置及び半導体システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475194A (en) * 1982-03-30 1984-10-02 International Business Machines Corporation Dynamic replacement of defective memory words
US4654847A (en) * 1984-12-28 1987-03-31 International Business Machines Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array
KR950008676B1 (ko) * 1986-04-23 1995-08-04 가부시기가이샤 히다찌세이사꾸쇼 반도체 메모리 장치 및 그의 결함 구제 방법
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp., Santa Clara Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US5987635A (en) * 1996-04-23 1999-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device capable of simultaneously performing self-test on memory circuits and logic circuits
US6119251A (en) * 1997-04-22 2000-09-12 Micron Technology, Inc. Self-test of a memory device
US6097644A (en) * 1999-02-22 2000-08-01 Micron Technology, Inc. Redundant row topology circuit, and memory device and test system using same
DE19917588A1 (de) * 1999-04-19 2000-11-02 Siemens Ag Halbleiterspeicheranordnung mit BIST
DE10016996C1 (de) * 2000-04-05 2002-02-07 Infineon Technologies Ag Testanordnung zur Funktionsprüfung eines Halbleiterchips
US6421283B1 (en) * 2000-09-27 2002-07-16 Conexant Systems, Inc. Trap and patch system for virtual replacement of defective volatile memory cells
US6731550B2 (en) * 2002-05-31 2004-05-04 Stmicroelectronics, Inc. Redundancy circuit and method for semiconductor memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619642A (en) * 1994-12-23 1997-04-08 Emc Corporation Fault tolerant memory system which utilizes data from a shadow memory device upon the detection of erroneous data in a main memory device
KR100248642B1 (ko) * 1996-04-24 2000-03-15 다니구찌 이찌로오 메모리 시스템 및 그것에 이용되는 반도체 기억 장치
US6035432A (en) * 1997-07-31 2000-03-07 Micron Electronics, Inc. System for remapping defective memory bit sets
JP2000305858A (ja) * 1999-04-22 2000-11-02 Toshiba Corp 半導体装置及び半導体システム

Also Published As

Publication number Publication date
US7170801B2 (en) 2007-01-30
CN100527264C (zh) 2009-08-12
CN1479309A (zh) 2004-03-03
KR20040003838A (ko) 2004-01-13
US20040125666A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
KR100472460B1 (ko) 메모리의 결함 복구 방법 및 그에 적합한 장치
JP4431977B2 (ja) メモリモジュールの自己テストおよび修復するためのシステムおよび方法
US6320804B2 (en) Integrated semiconductor memory with a memory unit a memory unit for storing addresses of defective memory cells
US9262284B2 (en) Single channel memory mirror
US6195762B1 (en) Circuit and method for masking a dormant memory cell
US6501690B2 (en) Semiconductor memory device capable of concurrently diagnosing a plurality of memory banks and method thereof
US20050259485A1 (en) Apparatus and method for testing a memory device
US6411558B1 (en) Semiconductor device for compensating a failure therein
JP3866345B2 (ja) 半導体記憶装置及び半導体記憶装置の試験方法
JP2005078632A (ja) メモリをテストするシステムおよび方法
JPH0767146A (ja) 半導体メモリによる映像記録再生装置のメモリ診断回路
JPH11161558A (ja) メモリ管理装置及び情報処理装置
JPH04243446A (ja) キャッシュ登録制御装置
JPH04236644A (ja) キャッシュメモリ診断方式
JPH07244613A (ja) 二重化メモリ制御方法
JPH0528056A (ja) メモリ装置
JP2008269115A (ja) メモリチェック装置及びメモリチェック方法
JPH076003A (ja) 磁気ディスク制御装置
JP2000330733A (ja) ディスクアレイ装置
JPH04106647A (ja) メモリ診断方式
JPH0553924A (ja) 記憶装置の試験方式
KR19990003352A (ko) 메모리 억세스 장치
KR950015087A (ko) 메모리 진단장치 및 방법
JP2006065384A (ja) 半導体装置
JPH10144094A (ja) 記憶集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080130

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee