JP2008269115A - メモリチェック装置及びメモリチェック方法 - Google Patents
メモリチェック装置及びメモリチェック方法 Download PDFInfo
- Publication number
- JP2008269115A JP2008269115A JP2007108790A JP2007108790A JP2008269115A JP 2008269115 A JP2008269115 A JP 2008269115A JP 2007108790 A JP2007108790 A JP 2007108790A JP 2007108790 A JP2007108790 A JP 2007108790A JP 2008269115 A JP2008269115 A JP 2008269115A
- Authority
- JP
- Japan
- Prior art keywords
- data
- inverted data
- memory
- inverted
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】 メモリ内容を破壊することなく、CPU稼働中でも実行可能なメモリチェック装置及びメモリチェック方法を実現する。
【解決手段】 メモリのチェック対象データを読み出し、読み出した非反転データとその反転データを保持するデータ保持手段と、
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込み手段と、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較手段と、
を備える。
【選択図】 図1
【解決手段】 メモリのチェック対象データを読み出し、読み出した非反転データとその反転データを保持するデータ保持手段と、
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込み手段と、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較手段と、
を備える。
【選択図】 図1
Description
本発明は、RAM等のメモリのセルスタック故障をチェックする、メモリチェック装置及びメモリチェック方法に関するものである。
RAMの機能試験では、各セルに"1"と"0"を書き込み、それを読み出すことにより検出することができる。しかし、隣接メモリセル間の相互干渉、あるいは同一メモリセルに集中的にアクセスした場合のそのセル自身及び隣接セルの故障やデコーダの各種故障は、簡単には検出できない。
そこで、これらの故障を検出するための各種テストパターンが非特許文献1に開示されている。RAMのビット容量をNとすると、テストパターンには大別してN系,N1.5系,N2系のパターンがある。夫々、メモリセルヘのアクセス回数がN,N1.5,N2に比例する。
図3は、N系の手法を説明する模式図である。図3(A)は、スキャン"1"/"0"パターンであり、RAM内の全ビットに"1"あるいは"0"を書き込んで、その後に読み出すパターンである。
このテストパターンを用いると、セルスタックの故障は検出できるが、デコーダの故障検出はできない。例えば、デコーダの多重選択故障で、2ビットが同時に選択されても、書き込みと読み出し時には2ビット同一情報であるので、故障検出は不可能となる。
図3(B)は、チェッカーボードパターンであり、"1"と"0"とでRAM内を市松模様に全ビットに書き込み、次に全ビットを読み出すパターンである。このパターンでは、着目ビットに対して隣接ビットがすべて逆情報となるので、拡散層でのパンチスルー電流によるセル間干渉故障やメモリセルのデータ保持特性の不良を検出することができる。
図3(C)は、マーチングパターンであり、まず全ビットに"0"を書き込む。1番地の"0"を読み出した後、"1"を書き込む。次に2番地の"0"を読み出し、"1"を書き込む。この動作を1番地からN番地まで全ビット行えば、すべての番地に"1"が書き込まれる。
そして、再び各番地に対して"1"を読み出し"0"を書き込むことを、1番地からN番地まで行う。このパターンにより、デコーダの無選択故障や多重選択故障、セルアレイのカップリソグ故障等、一応のRAM特性が試験できる。
N1.5系,N2系のテストパターン及びその特徴については、非特許文献1に詳細が開示されているので、説明を省く。
半導体計測評価辞典 著者:高柳邦夫・田島道夫・松井純爾 第3章 半導体集積回路の評価 第2節メモリLSIの試験法
特開平3−160538号公報
従来手法による、メモリのセルスタック故障チェックでは、次のような問題がある。
(1)メモリのデバイス試験を目的としており、テストの実行により、メモリの内容が破壊される。
(1)メモリのデバイス試験を目的としており、テストの実行により、メモリの内容が破壊される。
(2)従って、CPUが稼働中の場合、メモリデバイスの確認を実行することができない。
本発明は上述した問題点を解決するためになされたものであり、メモリ内容を破壊することなく、CPU稼働中でも実行可能なメモリチェック装置及びメモリチェック方法の実現を目的としている。
このような課題を達成するために、本発明は次の通りの構成になっている。
(1)メモリのチェック対象データを読み出し、読み出した非反転データとその反転データを保持するデータ保持手段と、
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込み手段と、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較手段と、
を備えることを特徴とするメモリチェック装置。
(1)メモリのチェック対象データを読み出し、読み出した非反転データとその反転データを保持するデータ保持手段と、
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込み手段と、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較手段と、
を備えることを特徴とするメモリチェック装置。
(2)前記第1のデータ比較手段の判定結果が正常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込み手段と、
書き込まれた非反転データを読み出し、前記保持された非反転データと比較して一致していれば正常、不一致であれば異常と判定する第2のデータ比較手段と、
を備えることを特徴とする(1)に記載のメモリチェック装置。
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込み手段と、
書き込まれた非反転データを読み出し、前記保持された非反転データと比較して一致していれば正常、不一致であれば異常と判定する第2のデータ比較手段と、
を備えることを特徴とする(1)に記載のメモリチェック装置。
(3)前記第1のデータ比較手段の判定結果が異常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込み手段を備えることを特徴とする(1)または(2)に記載のメモリチェック装置。
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込み手段を備えることを特徴とする(1)または(2)に記載のメモリチェック装置。
(4)前記メモリは、ECCメモリであることを特徴とする(1)乃至(3)のいずれかに記載のメモリチェック装置。
(5)メモリのチェック対象データを読み出し、読み出した非反転データとその反転データを保持するデータ保持ステップと、
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込みステップと、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較ステップと、
を備えることを特徴とするメモリチェック方法。
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込みステップと、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較ステップと、
を備えることを特徴とするメモリチェック方法。
(6)前記第1のデータ比較ステップの判定結果が正常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込みステップと、
書き込まれた非反転データを読み出し、前記保持された非反転データと比較して一致していれば正常、不一致であれば異常と判定する第2のデータ比較ステップと、
を備えることを特徴とする(5)に記載のメモリチェック方法。
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込みステップと、
書き込まれた非反転データを読み出し、前記保持された非反転データと比較して一致していれば正常、不一致であれば異常と判定する第2のデータ比較ステップと、
を備えることを特徴とする(5)に記載のメモリチェック方法。
(7)前記第1のデータ比較ステップの判定結果が異常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込みステップを備えることを特徴とする(5)または(6)に記載のメモリチェック方法。
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込みステップを備えることを特徴とする(5)または(6)に記載のメモリチェック方法。
本発明によれば、次のような効果を期待することができる。
(1)テストの実行により、メモリの内容が破壊されることがない。
(1)テストの実行により、メモリの内容が破壊されることがない。
(2)従って、CPUが稼働中でも、メモリデバイスの確認を実行することができる。
以下、本発明を図面により詳細に説明する。図1は、本発明を適用したメモリチェック装置の一実施形態を示す機能ブロック図である。
稼働中のCPU100が使用しているメモリ200のメモリバス201に、本発明を適用したメモリチェック装置300が接続されている。メモリチェック装置300は、シーケンス管理を司る制御部301、非反転データ保持手段302、反転データ保持手段303、選択手段304、バッファ手段305、データ比較手段306で構成されている。
非反転データ保持手段302は、制御部301のアクセス指令C1によりメモリバス201に読み出されたチェック対象データを、制御部301からの保持指令C2により、非反転データD1として保持する。
反転データ保持手段303は、非反転データD1を入力してこれを反転処理して、反転データD2として保持する。選択手段304は、非反転データD1及び反転データD2を入力し、制御部301からの選択指令C3により、非反転データD1または反転データD2を選択出力する。
バッファ手段305は、選択手段304から出力される非反転データD1または反転データD2を入力し、制御部301のアクセス指令C1及びエネーブル指令C4により非反転データD1または反転データD2をメモリ200のチェック対象データに上書きして書き込む。
データ比較手段306は、選択手段304から非反転データD1または反転データD2を入力し、バッファ手段305から書き込まれたデータをアクセス指令C1で再び読み出した読み出しデータと比較し、一致または不一致の判定を実行し、判定結果F1またはF2を制御部301に通知する。
図2は、本発明を適用したメモリチェック装置の信号処理手順を示すフローチャートである。以下、本発明メモリチェック装置の時系列的なチェック処理の手順を、このフローチャートのステップS1乃至S15に従って説明する。
ステップS1でメモリチェックのルーチンがスタートすると、ステップS2では、制御部301のアクセス指令C1でメモリ200のチェック対象データにアクセスしてデータを読み出す。
ステップS3では、読み出されたデータを非反転データD1として非反転データ保持手段302で保持すると共に、これを入力する反転データ保持手段303で反転処理して、反転データD2として保持する。
ステップS4では、選択指令C3により選択手段304より反転データD2を選択し、ステップS5で、バッファ手段305を介して選択された反転データD2をメモリ200のチェック対象データに上書きして書き込む。
ステップS6では、アクセス指令C1により、ステップS5で書き込まれた反転データD2を再びメモリ200から読み出してデータ比較手段306に渡す。
ステップS7は、データ比較手段306で実行される第1の判定ステップであり、保持されている反転データD2とステップS6でメモリ200から読み出した反転データを比較し、一致していれば正常、不一致であれば異常の判定結果F1を制御部301に通知する。
判定結果が正常の場合には、ステップS8に進み、選択指令C3により非反転データD1を選択する。ステップS9では、エネーブル指令C4及びアクセス指令C1により、バッファ手段306を介してメモリ200のチェック対象データに非反転データD1を上書きして書き込む。
ステップS10では、アクセス指令C1により、ステップS5で書き込まれた非反転データD1を再びメモリ200から読み出してデータ比較手段306に渡す。
ステップS11は、データ比較手段306で実行される第2の判定ステップであり、保持されている非反転データD1とステップS10でメモリ200から読み出した非反転データを比較し、一致していれば正常、不一致であれば異常の判定結果F2を制御部301に通知する。
判定結果が正常の場合には、ステップS12に進みチェックルーチンを終了する。判定結果が正常の場合には、ステップS13でCPU100に異常を通知し、ステップS12で終了する。
第1の判定ステップS7で不一致となり異常と判定された場合には、ステップS14に進み、選択指令C3により非反転データD1を選択する。ステップS15では、エネーブル指令C4及びアクセス指令C1により、バッファ手段306を介してメモリ200のチェック対象データに非反転データD1上書きして書きみ、ステップS13でCPU100に異常通知し、ステップS12で終了する。
制御部301は、メモリ200のチェック対象データを順次選択して本発明の手順でチェックを実行することで、CPU100が稼動中にであってもメモリ内容を破壊することなしに全領域のチェックを実行することができる。
本発明のメモリチェック手法では、チェック対象データを一時的に反転データで上書きするため、データがプログラム領域のデータである場合にはプログラムの実行ができない場合がある。この場合は、制御部301は、プログラムの中断指令C5をCPU100に渡し、チェック期間プログラムの実行を中断させることにより、対応することができる。
本発明のチェック対象メモリは、通常のRAM等に限定されるものではなく、何らかの原因でメモリ内のデータにエラーが起きた場合にそのエラーを検出して訂正する機能を備えたECCメモリ(Error Check and Correct Memory)にも適用することができる。
100 CPU
200 メモリ
201 メモリバス
300 メモリチェック装置
301 制御部
302 非反転データ保持手段
303 反転データ保持手段
304 選択手段
305 バッファ手段
306 データ比較手段
200 メモリ
201 メモリバス
300 メモリチェック装置
301 制御部
302 非反転データ保持手段
303 反転データ保持手段
304 選択手段
305 バッファ手段
306 データ比較手段
Claims (7)
- メモリのチェック対象データを読み出し、読み出した非反転データとその反転データを保持するデータ保持手段と、
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込み手段と、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較手段と、
を備えることを特徴とするメモリチェック装置。 - 前記第1のデータ比較手段の判定結果が正常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込み手段と、
書き込まれた非反転データを読み出し、前記保持された非反転データと比較して一致していれば正常、不一致であれば異常と判定する第2のデータ比較手段と、
を備えることを特徴とする請求項1に記載のメモリチェック装置。 - 前記第1のデータ比較手段の判定結果が異常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込み手段を備えることを特徴とする請求項1または2に記載のメモリチェック装置。 - 前記メモリは、ECCメモリであることを特徴とする請求項1乃至3のいずれかに記載のメモリチェック装置。
- メモリのチェック対象データを読み出し、読み出した非反転データとその反転データを保持するデータ保持ステップと、
前記保持された反転データを前記メモリのチェック対象データ上に書き込む、反転データ書き込みステップと、
書き込まれた反転データを読み出し、前記保持された反転データと比較し、一致していれば正常、不一致であれば異常と判定する第1のデータ比較ステップと、
を備えることを特徴とするメモリチェック方法。 - 前記第1のデータ比較ステップの判定結果が正常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込みステップと、
書き込まれた非反転データを読み出し、前記保持された非反転データと比較して一致していれば正常、不一致であれば異常と判定する第2のデータ比較ステップと、
を備えることを特徴とする請求項5に記載のメモリチェック方法。 - 前記第1のデータ比較ステップの判定結果が異常である場合に、
前記保持された非反転データを前記チェック対象データ上に書き込む、非反転データ書き込みステップを備えることを特徴とする請求項5または6に記載のメモリチェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007108790A JP2008269115A (ja) | 2007-04-18 | 2007-04-18 | メモリチェック装置及びメモリチェック方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007108790A JP2008269115A (ja) | 2007-04-18 | 2007-04-18 | メモリチェック装置及びメモリチェック方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008269115A true JP2008269115A (ja) | 2008-11-06 |
Family
ID=40048560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007108790A Pending JP2008269115A (ja) | 2007-04-18 | 2007-04-18 | メモリチェック装置及びメモリチェック方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008269115A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011128780A (ja) * | 2009-12-16 | 2011-06-30 | Fuji Electric Co Ltd | Ram診断装置、そのプログラム |
-
2007
- 2007-04-18 JP JP2007108790A patent/JP2008269115A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011128780A (ja) * | 2009-12-16 | 2011-06-30 | Fuji Electric Co Ltd | Ram診断装置、そのプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
JP5127737B2 (ja) | 半導体装置 | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
JP2004005951A (ja) | Eccメモリのテスト | |
JPH01201736A (ja) | マイクロコンピュータ | |
KR20030043658A (ko) | 패리티 셀 어레이를 구비한 메모리 회로 | |
JP2011054263A (ja) | メモリエラーと冗長 | |
US7249296B2 (en) | Semiconductor integrated circuit | |
KR100746389B1 (ko) | 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리 | |
US8868991B2 (en) | Memory devices, testing systems and methods | |
US7624317B2 (en) | Parallel bit test circuit and method for semiconductor memory device | |
JP2008262325A (ja) | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 | |
US9009548B2 (en) | Memory testing of three dimensional (3D) stacked memory | |
US6957377B2 (en) | Marking of and searching for initial defective blocks in semiconductor memory | |
CN112053732A (zh) | 基于March算法优化的DRAM检测故障方法、装置及系统 | |
JP2006252702A (ja) | 半導体集積回路装置及びその検査方法 | |
JP5545771B2 (ja) | 診断装置、診断方法および診断プログラム診断方法 | |
US7464309B2 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
JP2005050393A (ja) | 半導体装置およびその故障検出方法 | |
JP2008269115A (ja) | メモリチェック装置及びメモリチェック方法 | |
JP2008171287A (ja) | 情報機器、接続検査方法、プログラム及び記録媒体 | |
JPH10106297A (ja) | 半導体メモリ装置の並列ビットテスト回路 | |
JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
JPH07335000A (ja) | 不揮発性メモリ | |
WO2012137340A1 (ja) | 試験方法および前記試験方法が適用される半導体集積回路 |