JP2008262325A - メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 - Google Patents
メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP2008262325A JP2008262325A JP2007103602A JP2007103602A JP2008262325A JP 2008262325 A JP2008262325 A JP 2008262325A JP 2007103602 A JP2007103602 A JP 2007103602A JP 2007103602 A JP2007103602 A JP 2007103602A JP 2008262325 A JP2008262325 A JP 2008262325A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ecc
- dimm
- memory
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】ＦＢ−ＤＩＭＭメモリを迅速にテストや初期化を行うメモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体を提供する。
【解決手段】複数のＦＢ−ＤＩＭＭメモリの初期化はその内部のメモリコントローラにより行い、外部のシステム本体内に外部のメモリコントローラ２０１を設け、このメモリコントローラ２０１によりＦＢ−ＤＩＭＭ３０にデータ書き込み時にアドレスパリティを含むＥＣＣを作成し、メモリに書き込む。
【選択図】図２
【解決手段】複数のＦＢ−ＤＩＭＭメモリの初期化はその内部のメモリコントローラにより行い、外部のシステム本体内に外部のメモリコントローラ２０１を設け、このメモリコントローラ２０１によりＦＢ−ＤＩＭＭ３０にデータ書き込み時にアドレスパリティを含むＥＣＣを作成し、メモリに書き込む。
【選択図】図２
Description
本発明はメモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体に関し、特にＦＢ−ＤＩＭＭメモリのテストや初期化を行うメモリ制御装置および方法並びにそれを使用する情報処理システムに関する。
コンピュータやサーバ等の情報処理システム等にあっては各種プログラムやデータを記憶保存するために記憶容量の大きいメモリを使用している。斯かるプログラムやデータの記憶保存用のメモリには、ハードディスクデバイス（ＨＤＤ）等の磁気的記憶デバイスと共にＤＲＡＭ（ダイナミック・ランダムアクセス・メモリ）等の半導体メモリが使用されている。斯かる半導体メモリは、ＤＩＭＭ（Dual Inline Memory Module）として、システム本体に予め内蔵するか、必要に応じて追加（増設）されるのが一般的である。
従来、斯かるメモリ上のデータをＥＣＣ（Error Correcting Code：エラー訂正コード）で保証する場合には、ＥＣＣ付きデータによりメモリのテストや初期化を行う必要がある。最近では、Chipkill対応ＥＣＣを用いるようになっている。Chipkillとは、同時にアクセスするＤＲＡＭチップの１つに障害が発生した場合でも、有効なデータをメモリに保持し続け、システムを連続して稼動可能にする技術である。Chipkill対応ＥＣＣの１例
には、Ｓ４ＥＣ−Ｄ４ＥＤコードを使用したＥＣＣがある。このＳ４ＥＣ−Ｄ４ＥＤコードのＥＣＣを使用できるＤＩＭＭ（Dual Inline Memory Module）は、ＤＲＡＭチップ幅が４ビット幅の場合である。一方、Ｓ４ＥＣ−Ｄ４ＥＤコードのＥＣＣを作成するデータ幅は１６バイトである。
には、Ｓ４ＥＣ−Ｄ４ＥＤコードを使用したＥＣＣがある。このＳ４ＥＣ−Ｄ４ＥＤコードのＥＣＣを使用できるＤＩＭＭ（Dual Inline Memory Module）は、ＤＲＡＭチップ幅が４ビット幅の場合である。一方、Ｓ４ＥＣ−Ｄ４ＥＤコードのＥＣＣを作成するデータ幅は１６バイトである。
更に、ミッションクリティカルな領域で使用されるシステムの可用性を考えると、Chipkill対応ＥＣＣにアドレスのパリティを埋め込んだＥＣＣを作成し、メモリのテストや初期化を行う必要がある。通常、メモリのテストや初期化は、ある一定値のデータに対してＥＣＣの作成を行うため、作り出されるChipkill対応ＥＣＣの値は全アドレス同じ値となってしまう。そのため、システム運用時にエラーを検出した場合に、どのアドレスのデータがエラーしたのか判断することができない。しかし、アドレスのパリティを埋め込んだChipkill対応のＥＣＣによりメモリのテストや初期化を行った場合には、システム運用時にエラーを検出した場合に、どのアドレスのデータがエラーしたのか即座に判断することができ、システムの可用性を向上させることができる。
通常のＤＩＭＭの場合には、メモリのテストや初期化はシステムのメモリコントローラを使用して行われる。これはＤＩＭＭ上にメモリコントローラ機能が搭載されていないためである。システムのメモリコントローラの機能を用いてメモリのテストや初期化を行う場合には、メモリのテストや初期化を実行するアドレス、ＥＣＣ、データの幅、データの値等を自由に作成できるので、アドレスのパリティを埋め込んだChipkill対応ＥＣＣを作成し、メモリのテストや初期化を行なうことが可能となる。従って、システムのメモリコントローラを使用してメモリのテストや初期化を行なう場合には、システムの可用性を向上させつつ、メモリのテストや初期化を行うことが可能である。
しかし、システムの全メモリについて、指定したアドレス毎に、メモリのテストや初期化を行わなければならないため、メモリのテストや初期化に多くの時間がかかってしまうという課題がある。そこで、ＤＲＡＭ規格の１つであるＦＢ−ＤＩＭＭ（Fully Buffered ＤＩＭＭ）にはメモリコントローラが搭載されている。ＦＢ−ＤＩＭＭのメモリコントローラに、ＥＣＣ付きデータや、ある一定値のデータを指定すると、ＦＢ−ＤＩＭＭのメモリコントローラが、指定されたデータを使用して、メモリのテストや初期化を行う機能が備わっている。この機能を使用すると、ＦＢ−ＤＩＭＭ単位で、パラレルにメモリのテストや初期化を行うことが可能である。
斯かるＦＢ−ＤＩＭＭのメモリテストやＥＣＣに関する従来技術は、種々の文献に開示されている。ＥＣＣ/Chipkill回路を使用する冗長メモリモジュールおよびメモリコントローラが開示されている（例えば、特許文献１参照。）。また、ＦＢ−ＤＩＭＭを使用するメモリモジュール内でのインタフェースタイミングを制御するメモリシステムおよびタイミング制御方法が開示されている（例えば、特許文献２参照。）。更に、起動時にメモリにＥＣＣを含む初期化データを書き込むメモリ初期化設定方式が開示されている（例えば、特許文献３参照。）。
特開２００３−３０３１３９号公報（第５−６頁、第１図）
特開２００６−１２７５１５号公報（第６−７頁、第１図）
特開昭６１−３４６４６号公報（第２頁、第１図）
図７は、メモリ制御装置を使用する情報処理システム（以下、単にシステムという場合もある）の全体構成例を示すブロック図である。このシステム１０は、システム本体２０およびこのシステム本体２０に接続された複数（この特定例では８枚）のＦＢ−ＤＩＭＭメモリ（以下、単にＦＢ‐ＤＩＭＭという）３０ａ〜３０ｈにより構成されている。システム本体２０には、これらのＦＢ−ＤＩＭＭ３０を制御するメモリコントローラ２１が内蔵されている。
上述のＦＢ−ＤＩＭＭのメモリコントローラ機能を使用すると、図７に示す如く８枚のＦＢ−ＤＩＭＭ３０を同時に制御、例えばテストや初期化を行うことが可能である。システム本体２０のメモリコントローラ（外部メモリコントローラ）２１を使用してメモリのテストや初期化を行う場合には、ＦＢ−ＤＩＭＭ３０を1枚ずつテストや初期化を行う必要がある。従って、ＦＢ−ＤＩＭＭのメモリコントローラ機能を用いてメモリのテストや初期化を行う場合には、システム本体２０のメモリコントローラ２１を使用する場合に比べ、大幅にメモリのテストや初期化時間を短縮することが可能となる。
上述の如きシステム１０において、ＦＢ−ＤＩＭＭ３０のメモリコントローラ機能を用いてメモリのテストや初期化を行う場合には、ＦＢ−ＤＩＭＭ３０単位でパラレル処理ができるため、システムに搭載するＦＢ−ＤＩＭＭ３０の枚数が増加しても、メモリのテストや初期化にかかる時間は、ＦＢ−ＤＩＭＭ３０の枚数が増加する前と変わらない。更に、ＦＢ−ＤＩＭＭ３０のメモリ容量が増えた場合には、ＦＢ−ＤＩＭＭ３０のメモリコントローラ機能を用いてメモリのテストや初期化を行う場合も、メモリのテストや初期化時間は増加するが、増加する時間は、ＦＢ−ＤＩＭＭ単位でパラレル処理ができるため、ＦＢ−ＤＩＭＭ1枚の増加したメモリ容量分だけということになる。一方、システム１０のシステム本体２０に内蔵されたメモリコントローラ２１を用いてメモリ３０のテストや初期化を行う場合には、『ＦＢ−ＤＩＭＭ 1枚の増加したメモリ容量 × 搭載されているＦＢ−ＤＩＭＭ３０の枚数』分、メモリのテストや初期化時間が増加してしまうことになる。
しかし、ＦＢ−ＤＩＭＭ３０のメモリコントローラ機能を用いてメモリのテストや初期化を行う場合には、メモリのテストや初期化の時間を短縮することは可能であるが、アドレスパリティを埋め込んだChipkill対応ＥＣＣによりメモリ３０のテストや初期化を行うことができない。そのため、システム１０のメモリコントローラ２１を用いてメモリ３０のテストや初期化を行った場合に比べ、システム１０の可用性が著しく低下してしまう。従って、現在ミッションクリティカルな領域で使用されるシステムにおいては、システム１０の可用性を向上するため、システム１０のメモリコントローラ２１の機能を用いて、メモリのテストや初期化を行わざるを得ないという課題を有する。
本発明は、従来技術の上述した課題に鑑みなされたものであり、斯かる課題を解消又は軽減して、システムの可用性を維持しつつメモリの初期化を迅速且つ効率的に行うことが可能なメモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体を提供することを主たる目的とする。
上述した課題を解決し且つ上述した目的を達成するために、本発明のメモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体は、次の如き特徴的な構成を採用している。
（１）複数のＦＢ−ＤＩＭＭメモリを使用するシステムの前記ＦＢ−ＤＩＭＭを制御するメモリ制御装置において、
アドレスパリティを埋め込んだChipkill対応ＥＣＣを作成して前記ＦＢ−ＤＩＭＭへ送出するＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路と、
前記ＦＢ−ＤＩＭＭから受信したＥＣＣがアドレスパリティを埋め込んだChipkill対応ＥＣＣであるか否かをチェックする第１データＥＣＣチェック／訂正回路と、
前記ＦＢ−ＤＩＭＭから受信したＥＣＣが前記メモリのテストや初期化時のＥＣＣであるか否かをチェックする第２データＥＣＣチェック／訂正回路と、
前記第１および第２データＥＣＣチェック／訂正回路の結果により前記第１又は第２データＥＣＣチェック／訂正回路からのデータを使用するか判定するデータエラーセレクタ回路と、
を備えるメモリ制御装置。
（２）前記ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路からの前記アドレスパリティを埋め込んだChipkill対応ＥＣＣは、前記システムのプロセッサ又はＩＯデバイスから受信したデータのＥＣＣチェックおよびエラー訂正を行うリクエスタデータＥＣＣチェック／訂正回路の出力に基づいて生成される上記（１）のメモリ制御装置。
（３）前記データエラーセレクト回路の出力に基づき前記システムのプロセッサ又はＩＯデバイスへ送出されるＥＣＣを作成するリクエスタ送出ＥＣＣ生成回路を備える上記（１）又は（２）のメモリ制御装置。
（４）前記データエラーセレクタ回路は、予め決められたテーブルに基づいて前記使用するデータを決定する上記（１）、（２）又は（３）のメモリ制御装置。
（５）前記第２データＥＣＣチェック／訂正回路から送出されたＥＣＣおよびデータを前記リクエスタデータＥＣＣチェック／訂正回路へも送出する上記（２）のメモリ制御装置。
（６）前記第２データＥＣＣチェック／訂正回路は、前記ＦＢ−ＤＩＭＭから受信したデータの一致チェックを行うＦＢ−ＤＩＭＭデータ一致チェック回路である上記（１）乃至（５）の何れかのメモリ制御装置。
（７）複数のＦＢ−ＤＩＭＭメモリを使用するシステムのメモリ制御方法において、
前記ＦＢ−ＤＩＭＭ内のメモリコントローラにより前記メモリの初期化を行うステップと、
前記システム内に設けられた前記ＦＢ−ＤＩＭＭのメモリコントローラと異なる外部メモリコントローラにより前記メモリにデータ書き込み時にアドレスパリティを含むＥＣＣを作成するステップと、
該作成されたＥＣＣを前記メモリに書き込むステップと
を備えるメモリ制御方法。
（８）上記（７）に記載されている処理ステップをコンピュータに実行させるプログラム。
（９）上記（８）のプログラムを格納した記憶媒体。
（１０）上記（１）乃至（７）の何れかのメモリ制御装置により制御される複数のＦＢ−ＤＩＭＭメモリを使用する情報処理システム。
（１１）上記（７）のメモリ制御方法により制御される複数のＦＢ−ＤＩＭＭメモリを使用する情報処理システム。
アドレスパリティを埋め込んだChipkill対応ＥＣＣを作成して前記ＦＢ−ＤＩＭＭへ送出するＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路と、
前記ＦＢ−ＤＩＭＭから受信したＥＣＣがアドレスパリティを埋め込んだChipkill対応ＥＣＣであるか否かをチェックする第１データＥＣＣチェック／訂正回路と、
前記ＦＢ−ＤＩＭＭから受信したＥＣＣが前記メモリのテストや初期化時のＥＣＣであるか否かをチェックする第２データＥＣＣチェック／訂正回路と、
前記第１および第２データＥＣＣチェック／訂正回路の結果により前記第１又は第２データＥＣＣチェック／訂正回路からのデータを使用するか判定するデータエラーセレクタ回路と、
を備えるメモリ制御装置。
（２）前記ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路からの前記アドレスパリティを埋め込んだChipkill対応ＥＣＣは、前記システムのプロセッサ又はＩＯデバイスから受信したデータのＥＣＣチェックおよびエラー訂正を行うリクエスタデータＥＣＣチェック／訂正回路の出力に基づいて生成される上記（１）のメモリ制御装置。
（３）前記データエラーセレクト回路の出力に基づき前記システムのプロセッサ又はＩＯデバイスへ送出されるＥＣＣを作成するリクエスタ送出ＥＣＣ生成回路を備える上記（１）又は（２）のメモリ制御装置。
（４）前記データエラーセレクタ回路は、予め決められたテーブルに基づいて前記使用するデータを決定する上記（１）、（２）又は（３）のメモリ制御装置。
（５）前記第２データＥＣＣチェック／訂正回路から送出されたＥＣＣおよびデータを前記リクエスタデータＥＣＣチェック／訂正回路へも送出する上記（２）のメモリ制御装置。
（６）前記第２データＥＣＣチェック／訂正回路は、前記ＦＢ−ＤＩＭＭから受信したデータの一致チェックを行うＦＢ−ＤＩＭＭデータ一致チェック回路である上記（１）乃至（５）の何れかのメモリ制御装置。
（７）複数のＦＢ−ＤＩＭＭメモリを使用するシステムのメモリ制御方法において、
前記ＦＢ−ＤＩＭＭ内のメモリコントローラにより前記メモリの初期化を行うステップと、
前記システム内に設けられた前記ＦＢ−ＤＩＭＭのメモリコントローラと異なる外部メモリコントローラにより前記メモリにデータ書き込み時にアドレスパリティを含むＥＣＣを作成するステップと、
該作成されたＥＣＣを前記メモリに書き込むステップと
を備えるメモリ制御方法。
（８）上記（７）に記載されている処理ステップをコンピュータに実行させるプログラム。
（９）上記（８）のプログラムを格納した記憶媒体。
（１０）上記（１）乃至（７）の何れかのメモリ制御装置により制御される複数のＦＢ−ＤＩＭＭメモリを使用する情報処理システム。
（１１）上記（７）のメモリ制御方法により制御される複数のＦＢ−ＤＩＭＭメモリを使用する情報処理システム。
上述の如き特徴的な構成を採用する本発明のメモリ制御装置、方法及び情報処理システムによると、次の如き実用上の特有の効果を奏する。先ず、ＦＢ−ＤＩＭＭのメモリコントローラ機能を用いてメモリのテストや初期化を行うので、メモリ容量が増加した場合に、テストや初期化の時間を大幅に短縮可能である。
また、ＦＢ−ＤＩＭＭのメモリコントローラ機能を用いてメモリのテストや初期化を行うにも拘らず、従来と同じシステムの可用性を維持し且つメモリのテストや初期化時間の短縮が可能である。
以下、本発明によるメモリ制御装置、メモリ制御方法、情報処理システムの好適な実施の形態の構成および動作を、添付図面を参照して詳細に説明する。なお、本発明は、以下に説明するような処理をコンピュータに実行させるためのプログラムやそれを格納した記憶媒体を包含することは言うまでもない。
先ず、図１を参照して本発明によるメモリ制御装置および方法を使用する情報処理システムの第１実施の形態について説明する。図１は、図６のシステム本体２０内のメモリコントローラに対応する部分を示し、図１（Ａ）は、システム（情報処理システム）のプロセッサ又はＩＯデバイスからデータをＦＢ−ＤＩＭＭにライト（書き込み）する際のメモリコントローラ（メモリ制御装置）の構成を示すブロック図である。他方、図１（Ｂ）は、ＦＢ−ＤＩＭＭからリード（読み出）したデータをシステムのプロセッサ又はＩＯデバイス（図１中には図示せず）へ送信する際のメモリコントローラの構成を示すブロック図である。
図１（Ａ）において、メモリコントローラ２０１は、２つのリクエスタデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）２０２、２０３およびこれらリクエスタデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）２０２、２０３に接続されたＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路（Ｓ４ＥＣ−Ｄ４ＥＤ）２０４を含んでいる。ここで、リクエスタデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）２０２、２０３は、プロセッサ又はＩＯデバイスから受信した１６バイトデータのうち８バイトデータの、ＥＣＣチェックおよびエラー訂正を行う。また、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）２０４は、リクエスタデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）２０２、２０３から送出された残りの８バイトデータから、ＦＢ−ＤＩＭＭに送出するためのアドレスパリティを埋め込んだChipkill対応ＥＣＣを作成する。
他方、図１（Ｂ）において、メモリコントローラ２０１は、第１データＥＣＣチェック／訂正回路であるＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）３０２、第２データＥＣＣチェック／訂正回路である２つのＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）３０３、３０４、これらデータＥＣＣチェック／訂正回路３０２〜３０４に接続されたデータエラーセレクト回路３０５、このデータエラーセレクト回路３０５に接続された２つのリクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）３０６、３０７およびこれら２つのリクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）３０６、３０７に接続されたデータセレクタ３０８を含んでいる。
ここで、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）３０２およびＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）３０３、３０４は、ＦＢ−ＤＩＭＭ（図６中の３０参照）から受信したデータのＥＣＣチェックおよびエラー訂正を行う。特に、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）３０２は、ＦＢ−ＤＩＭＭ３０から受信したＥＣＣが、アドレスパリティを埋め込んだChipkill対応ＥＣＣであるか否かをチェックする。ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）３０３−３０４は、ＦＢ−ＤＩＭＭ３０から受信したＥＣＣが、メモリのテストや初期化時のＥＣＣであるか否かをチェックする。
また、データエラーセレクト回路３０５は、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）３０２とＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）３０３および３０４のＥＣＣチェック結果により、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）３０２から送出されたデータを使用するか、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）３０３、３０４から送出されたデータを使用するかを判定する。リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）３０６、３０７は、データエラーセレクト回路３０５から送出されたデータから、プロセッサ又はＩＯデバイスに送出するためのＥＣＣ作成を行う。データセレクタ３０８は、プロセッサ又はＩＯデバイスに送出するデータをセレクトする。
次に、図１および図２を参照して、本発明による第１実施の形態のメモリ制御装置の動作を説明する。図２は、図１（Ｂ）中に示す上述したデータエラーセレクト回路３０５においてセレクトされるデータを説明する説明図又はテーブルである。
先ず、メモリ３０のテストや初期化について説明する。メモリのテストや初期化は、ＦＢ−ＤＩＭＭ３０のメモリコントローラ機能を用いて、ＥＣＣ付きデータによりメモリのテストや初期化を行う。ＦＢ−ＤＩＭＭ３０のメモリコントローラ機能を用いて、メモリのテストや初期化を行なうことにより、システム１０のシステム本体２０に内蔵されたメモリコントローラ２１（又は図１の外部メモリコントローラ２０１）には、メモリのテストや初期化を行う機能の搭載は不要となる。
次に、システムの運用時において、ＦＢ−ＤＩＭＭ３０からリード（読み出）したデータについて説明する。ＦＢ−ＤＩＭＭ３０から受信したＥＣＣとデータは、図１（Ｂ）のＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）３０２およびＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）３０３、３０４に送出される。ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）３０２およびＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）３０３、３０４のＥＣＣチェック結果とデータを、データエラーセレクト回路３０５に送出する。
データエラーセレクト回路３０５では、図２の説明図に示されるデータエラーセレクト方法又はテーブルにより、セレクトするデータの判断およびＥＣＣエラーを検出するか否かの判断を行う。そして、このデータエラーセレクト回路３０５の判断結果によりリクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）３０６、３０７からＥＣＣおよびデータを送出する。リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）３０６、３０７より送出されたＥＣＣとデータは、データセレクタ３０８を介してプロセッサ又はＩＯデバイスへ送出される。
図２には、図２中の回路３０２、〜３０４の結果、データセレクト回路３０５のセレクトデータ、エラー検出をする又はしないおよびセレクトされたデータとエラー検出に関する説明が示されている。具体的に説明すると、第１行では、回路３０２〜３０４の結果が全てＯＫであり、データセレクタ３０５は、回路３０２のデータをセレクトし、エラー検出はしない。即ち、プロセッサ又はＩＯデバイスからのリクエストにより、実際にメモリにライトされた（書き込まれた）データと判断し、エラー検出はしない。他方、末行では、回路３０２〜３０４の結果が全てＮＧであり、データセレクト回路３０５は回路３０３、３０４のデータをセレクトする。そして、エラー検出を行い、メモリのテスト又は初期化時にライトされたデータと判断し、エラー検出する。訂正可能エラーは、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路３０３、３０４によりエラー訂正される。尚、その他の場合は、図２に示すとおりであるので、説明を省略する。
次に、図３および図４を参照して、本発明による第２実施の形態のメモリ制御装置について説明する。図３および図４は、それぞれ上述した図１（Ｂ）および図１（Ａ）に対応するメモリコントローラ内部構成を示すブロック図である。そして、図４は、メモリコントローラを構成する各回路の動作説明図である。
先ず、図３（Ａ）は、ＦＢ−ＤＩＭＭ３０から受信した（又は読み出された）データを、プロセッサ又はＩＯデバイスへ送信するメモリコントローラ４０１のブロック図である。他方、図３（Ｂ）は、プロセッサ又はＩＯデバイスから受信した（又は書き込み）データをＦＢ−ＤＩＭＭ３０へ送信するブロック図である。また、図４は、回路４０２〜４０４の結果、データセレクト回路４０５のセレクトデータ、エラー検出をする又はしないおよびセレクトされたデータとエラー検出についての説明図又はテーブルである。
図３（Ａ）において、メモリコントローラ４０１は、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）４０２、２つのＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路４０３−４０４、データエラーセレクト回路４０５、２つのリクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）４０６−４０７およびデータセレクタ４０８により構成される。ここで、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）４０２およびＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４は、ＦＢ−ＤＩＭＭ３０から受信したデータのＥＣＣチェックおよびエラー訂正を行う。特に、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）４０２は、ＦＢ−ＤＩＭＭ３０から受信したＥＣＣが、アドレスパリティを埋め込んだChipkill対応ＥＣＣであるか否かをチェックする。ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４は、ＦＢ−ＤＩＭＭ３０から受信したＥＣＣが、メモリのテストや初期化時のＥＣＣであるか否かをチェックする。
また、データエラーセレクト回路４０５は、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）４０２およびＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４のＥＣＣチェック結果により、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）４０２から送出されたデータを使用するか、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４から送出されたデータを使用するかを判定する。リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）４０６、４０７は、データエラーセレクト回路４０５から送出されたデータから、プロセッサ又はＩＯデバイスに送出するためのＥＣＣ作成を行う。データセレクタ４０８は、プロセッサ又はＩＯデバイスに送出するデータをセレクトする。
更に、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４から送出されたＥＣＣとデータを、プロセッサ又はＩＯデバイスから受信したデータをＦＢ−ＤＩＭＭへ送信するブロックへ送出するＦＢ−ＤＩＭＭチェックデータ通知信号４０９、４１０を有する。
他方、図３（Ｂ）において、メモリコントローラ４０１は、２つのリクエスタデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）５０２、５０３およびＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路（Ｓ４ＥＣ−Ｄ４ＥＤ）５０４を含んでいる。ここで、リクエスタデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）５０２、５０３は、プロセッサ又はＩＯデバイスから受信したデータのＥＣＣチェックおよびエラー訂正を行う。ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路（Ｓ４ＥＣ−Ｄ４ＥＤ）５０４は、リクエスタデータＥＣＣ
チェック／訂正回路（ＳＥＣ−ＤＥＤ）５０２、５０３から送出されたデータから、ＦＢ−ＤＩＭＭ３０へ送出するためのＥＣＣを作成する。
チェック／訂正回路（ＳＥＣ−ＤＥＤ）５０２、５０３から送出されたデータから、ＦＢ−ＤＩＭＭ３０へ送出するためのＥＣＣを作成する。
次に、図３および図４を参照して本発明による第２実施の形態のメモリ制御装置の動作を説明する。先ず、メモリのテストや初期化は、上述の動作の説明と同様に、ＦＢ−ＤＩＭＭ３０のメモリコントローラ機能を用いて、ＥＣＣ付きデータにより行う。
次に、システム運用時には、システムのメモリコントローラの機能である「パトロール機能」によりＦＢ−ＤＩＭＭ３０から読み出したデータについて説明する。ここで、「パトロール機能」とは、全メモリ空間を定期間内に順番にリードしてデータを読み出し、ＥＣＣチェックを行う機能のことである。ソフトエラーによるデータ破壊を事前に発見／訂正し、訂正不可能な致命的エラーになるのを防ぐ目的で行われる機能である。
ＦＢ−ＤＩＭＭ３０から受信したＥＣＣおよびデータは、図３（Ａ）のＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）４０２およびＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４に送出される。ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）４０２およびＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４のＥＣＣチェック結果とデータを、データエラーセレクト回路４０５に送出する。データエラーセレクト回路４０５では、図４の説明図に示されるデータエラーセレクト方法又はテーブルにより、セレクトするデータの判断とＥＣＣエラーを検出するか否かの判断を行い、リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）４０６、４０７に送出する。リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）４０６、４０７より送出されたＥＣＣとデータは、データセレクタ４０８により、プロセッサ又はＩＯデバイスへ送出される。
図４には、上述の如く、図３（Ａ）の各回路４０２〜４０４の結果、データセレクト回路４０５のセレクトデータ、エラー検出をする又はしないおよびセレクトされたデータとエラー検出に関する説明が示されている。データエラーセレクト回路４０５において、メモリのテストや初期化のデータと判断された場合（図４の番号５、６、７および８）には、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）４０３、４０４から送出されたＥＣＣとデータを、ＦＢ−ＤＩＭＭチェックデータ通知信号４０９および４１０により、図３（Ｂ）のリクエスタデータＥＣＣチェック／訂正回路（ＳＥＣ−ＤＥＤ）５０２、５０３に送出する。
ＥＣＣチェックでエラーを検出していない図４の番号５のＥＣＣとデータの場合には、ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路（Ｓ４ＥＣ−Ｄ４ＥＤ）５０４において、アドレスパリティを埋め込んだChipkill対応ＥＣＣを作成し、ＥＣＣとデータをＦＢ−ＤＩＭＭ３０へ送出する。他方、ＥＣＣチェックでエラーを検出した図４の番号６、７および８のＥＣＣとデータの場合には、ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路（Ｓ４ＥＤ−Ｄ４ＥＤ）５０４において、poisonedデータのＥＣＣを作成し、ＥＣＣとデータをＦＢ−ＤＩＭＭ３０へ送出する。
次に、図５および図６を参照して、本発明によるメモリ制御装置の第３実施の形態について説明する。図５は、ＦＢ−ＤＩＭＭ３０から受信した（又は読み出された）データを、プロセッサ又はＩＯデバイスへ送信するメモリコントローラ６０１のブロック図である。図６は、図５中のデータエラーセレクト回路６０５の動作説明図である。
図５において、メモリコントローラ６０１は、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）６０２、ＦＢ−ＤＩＭＭデータ一致チェック回路６０３、データエラーセレクト回路６０５、２つのリクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）６０６、６０７およびデータセレクタ６０８を含んでいる。ここで、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）６０２は、ＦＢ−ＤＩＭＭ３０から受信したデータのＥＣＣチェックおよびエラー訂正を行う。ＦＢ−ＤＩＭＭデータ一致チェック回路６０３は、ＦＢ−ＤＩＭＭ３０から受信したデータの一致チェックを行う。ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）６０２は、ＦＢ−ＤＩＭＭ３０から受信したＥＣＣが、アドレスパリティを埋め込んだChipkill対応ＥＣＣであるか否かをチェックする。ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路６０３は、ＦＢ−ＤＩＭＭ３０から受信したデータが、メモリのテストや初期化によりＦＢ−ＤＩＭＭ３０にライトされたデータであるか否かをチェックする。
また、データエラーセレクト回路６０５は、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）６０２のＥＣＣチェック結果およびＦＢ−ＤＩＭＭデータ一致チェック回路６０３のデータ一致チェック結果により、ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）６０２から送出されたデータを使用するか、ＦＢ−ＤＩＭＭデータ一致チェック回路６０３から送出されたデータを使用するかを判定する。リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）６０６、６０７は、データセレクト回路６０５から送出されたデータから、プロセッサ又はＩＯデバイスに送出するためのＥＣＣ作成を行う。データセレクタ６０８は、プロセッサ又はＩＯデバイスに送出するデータをセレクトする。
先ず、メモリのテストや初期化について説明する。メモリのテストや初期化は、ＦＢ−ＤＩＭＭ３０のメモリコントローラ機能を用いて、ある一定値のデータをメモリにライトする（書き込む）ことにより行う。
次に、システムの運用時において、ＦＢ−ＤＩＭＭ３０から読み出されたデータについて説明する。ＦＢ−ＤＩＭＭ３０から受信したＥＣＣおよびデータは、図５のＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）６０２およびＦＢ−ＤＩＭＭデータ一致チェック回路６０３に送出される。ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路（Ｓ４ＥＣ−Ｄ４ＥＤ）６０２のＥＣＣチェック結果とデータ、ＦＢ−ＤＩＭＭデータ一致チェック回路６０３のデータ一致チェック結果とデータを、データエラーセレクト回路６０５に送出する。データエラーセレクト回路６０５では、図６に示すデータエラーセレクト方法またはテーブルにより、セレクトするデータの判断やエラーを検出するか否かの判断を行い、リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）６０６、６０７に送出する。リクエスタ送出ＥＣＣ生成回路（ＳＥＣ−ＤＥＤ）６０６、６０７より送出されたデータは、データセレクト６０８によりプロセッサ又はＩＯデバイスへ送出される。
図６の説明図を参照して具体的に説明すると、図５中の回路６０２および６０３の結果が共にＯＫの場合には、データセレクト回路６０５のセレクトデータは回路６０２のデータであり、エラー検出はしない。そして、プロセッサ又はＩＯデバイスからのリクエストにより、実際にメモリにライトされたデータと判断する（図６中の第１行参照）。他方、回路６０２および６０３の結果が共にＮＧの場合には、データセレクト回路６０５は回路６０３のデータをセレクトし、メモリのテスト又は初期化時にライトされたデータと判断し、エラー検出する（図６中の末行参照）。その他の場合については、図６から明らかであるので、説明を省略する。
以上、本発明によるメモリ制御装置および方法並びにそれを使用する場報処理システムを、好適な実施の形態に基づいて詳述した。しかし、斯かる実施の形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨や精神を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
１０ 情報処理システム
２１、２０１、４０１、６０１ メモリコントローラ（メモリ制御装置）
３０ａ〜３０ｈ ＦＢ−ＤＩＭＭ（メモリ）
２０２、２０３、５０２、５０３ リクエスタデータＥＣＣチェック／訂正回路
２０４、５０４ ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路
３０２、４０２、６０２ ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路
３０３、３０４、４０３、４０４ ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路
３０５、４０５、６０５ データエラーセレクト回路
４０６、３０７、４０６、４０７ ６０６、６０７ リクエスタ送出ＥＣＣ生成回路
３０８、４０８、６０８ データセレクタ
６０３ ＦＢ−ＤＩＭＭデータ一致チェック回路
２１、２０１、４０１、６０１ メモリコントローラ（メモリ制御装置）
３０ａ〜３０ｈ ＦＢ−ＤＩＭＭ（メモリ）
２０２、２０３、５０２、５０３ リクエスタデータＥＣＣチェック／訂正回路
２０４、５０４ ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路
３０２、４０２、６０２ ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路
３０３、３０４、４０３、４０４ ＦＢ−ＤＩＭＭデータＥＣＣチェック／訂正回路
３０５、４０５、６０５ データエラーセレクト回路
４０６、３０７、４０６、４０７ ６０６、６０７ リクエスタ送出ＥＣＣ生成回路
３０８、４０８、６０８ データセレクタ
６０３ ＦＢ−ＤＩＭＭデータ一致チェック回路
Claims (11)
- 複数のＦＢ−ＤＩＭＭメモリを使用するシステムの前記ＦＢ−ＤＩＭＭを制御するメモリ制御装置において、
アドレスパリティを埋め込んだChipkill対応ＥＣＣを作成して前記ＦＢ−ＤＩＭＭへ送出するＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路と、
前記ＦＢ−ＤＩＭＭから受信したＥＣＣがアドレスパリティを埋め込んだChipkill対応ＥＣＣであるか否かをチェックする第１データＥＣＣチェック／訂正回路と、
前記ＦＢ−ＤＩＭＭから受信したＥＣＣが前記メモリのテストや初期化時のＥＣＣであるか否かをチェックする第２データＥＣＣチェック／訂正回路と、
前記第１および第２データＥＣＣチェック／訂正回路の結果により前記第１又は第２データＥＣＣチェック／訂正回路からのデータを使用するか判定するデータエラーセレクタ回路と、
を備えることを特徴とするメモリ制御装置。 - 前記ＦＢ−ＤＩＭＭ送出ＥＣＣ生成回路からの前記アドレスパリティを埋め込んだChipkill対応ＥＣＣは、前記システムのプロセッサ又はＩＯデバイスから受信したデータのＥＣＣチェックおよびエラー訂正を行うリクエスタデータＥＣＣチェック／訂正回路の出力に基づいて生成されることを特徴とする請求項１に記載のメモリ制御装置。
- 前記データエラーセレクト回路の出力に基づき前記システムのプロセッサ又はＩＯデバイスへ送出されるＥＣＣを作成するリクエスタ送出ＥＣＣ生成回路を備えることを特徴とする請求項１又は２に記載のメモリ制御装置。
- 前記データエラーセレクタ回路は、予め決められたテーブルに基づいて前記使用するデータを決定することを特徴とする請求項１、２又は３に記載のメモリ制御装置。
- 前記第２データＥＣＣチェック／訂正回路から送出されたＥＣＣおよびデータを前記リクエスタデータＥＣＣチェック／訂正回路へも送出することを特徴とする請求項２に記載のメモリ制御装置。
- 前記第２データＥＣＣチェック／訂正回路は、前記ＦＢ−ＤＩＭＭから受信したデータの一致チェックを行うＦＢ−ＤＩＭＭデータ一致チェック回路であることを特徴とする請求項１乃至５の何れかに記載のメモリ制御装置。
- 複数のＦＢ−ＤＩＭＭメモリを使用するシステムのメモリ制御方法において、
前記ＦＢ−ＤＩＭＭ内のメモリコントローラにより前記メモリの初期化を行うステップと、
前記システム内に設けられた前記ＦＢ−ＤＩＭＭのメモリコントローラと異なる外部メモリコントローラにより前記メモリにデータ書き込み時にアドレスパリティを含むＥＣＣを作成するステップと、
該作成されたＥＣＣを前記メモリに書き込むステップと
を備えることを特徴とするメモリ制御方法。 - 請求項７に記載されている処理ステップをコンピュータに実行させるプログラム。
- 請求項８のプログラムを格納した記憶媒体。
- 請求項１乃至７の何れかのメモリ制御装置により制御される複数のＦＢ−ＤＩＭＭメモリを使用する情報処理システム。
- 請求項７に記載のメモリ制御方法により制御される複数のＦＢ−ＤＩＭＭメモリを使用する情報処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007103602A JP4349532B2 (ja) | 2007-04-11 | 2007-04-11 | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 |
| US12/078,938 US20080256416A1 (en) | 2007-04-11 | 2008-04-08 | Apparatus and method for initializing memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007103602A JP4349532B2 (ja) | 2007-04-11 | 2007-04-11 | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008262325A true JP2008262325A (ja) | 2008-10-30 |
| JP4349532B2 JP4349532B2 (ja) | 2009-10-21 |
Family
ID=39854874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007103602A Expired - Fee Related JP4349532B2 (ja) | 2007-04-11 | 2007-04-11 | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080256416A1 (ja) |
| JP (1) | JP4349532B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244553A (ja) * | 2009-03-31 | 2010-10-28 | Sean Eilert | 大容量記憶装置を接続するための階層型メモリアーキテクチャ |
| JP2011192211A (ja) * | 2010-03-16 | 2011-09-29 | Fujitsu Ltd | 制御装置，試験方法及び試験プログラム |
| CN103258574A (zh) * | 2012-02-11 | 2013-08-21 | 三星电子株式会社 | 用于远程存储系统诊断和优化的体系结构和方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012252558A (ja) * | 2011-06-03 | 2012-12-20 | Sony Corp | 不揮発性メモリ、メモリコントローラ、不揮発性メモリのアクセス方法、およびプログラム |
| WO2013028827A1 (en) | 2011-08-24 | 2013-02-28 | Rambus Inc. | Methods and systems for mapping a peripheral function onto a legacy memory interface |
| US11048410B2 (en) | 2011-08-24 | 2021-06-29 | Rambus Inc. | Distributed procedure execution and file systems on a memory interface |
| US9098209B2 (en) | 2011-08-24 | 2015-08-04 | Rambus Inc. | Communication via a memory interface |
| US10860474B2 (en) | 2017-12-14 | 2020-12-08 | Micron Technology, Inc. | Multilevel addressing |
| TWI719550B (zh) * | 2019-07-23 | 2021-02-21 | 慧榮科技股份有限公司 | 記憶體控制器、資料儲存裝置及其開卡方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3969240B2 (ja) * | 2002-08-02 | 2007-09-05 | ソニー株式会社 | 半導体記憶装置 |
| JP4734033B2 (ja) * | 2005-05-30 | 2011-07-27 | 株式会社東芝 | 記憶装置 |
-
2007
- 2007-04-11 JP JP2007103602A patent/JP4349532B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-08 US US12/078,938 patent/US20080256416A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244553A (ja) * | 2009-03-31 | 2010-10-28 | Sean Eilert | 大容量記憶装置を接続するための階層型メモリアーキテクチャ |
| JP2011192211A (ja) * | 2010-03-16 | 2011-09-29 | Fujitsu Ltd | 制御装置，試験方法及び試験プログラム |
| CN103258574A (zh) * | 2012-02-11 | 2013-08-21 | 三星电子株式会社 | 用于远程存储系统诊断和优化的体系结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4349532B2 (ja) | 2009-10-21 |
| US20080256416A1 (en) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110120243B (zh) | 半导体存储器装置、操作其的方法以及存储器系统 | |
| CN110148434B (zh) | 半导体存储器件、存储系统和操作半导体存储器件的方法 | |
| JP4349532B2 (ja) | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 | |
| CN111566621B (zh) | 使用双通道存储器作为具有间隔的单通道存储器 | |
| US8869007B2 (en) | Three dimensional (3D) memory device sparing | |
| US8874979B2 (en) | Three dimensional(3D) memory device sparing | |
| US20190034270A1 (en) | Memory system having an error correction function and operating method of memory module and memory controller | |
| JP2018028910A (ja) | Ｄｄｒ ｓｄｒａｍインタフェイスのためのｄｒａｍ支援エラー訂正メカニズム | |
| US20080270717A1 (en) | Memory module and method for mirroring data by rank | |
| US20130198587A1 (en) | Memory buffer performing error correction coding (ecc) | |
| US9570197B2 (en) | Information processing device, computer-readable recording medium, and method | |
| JP2010009102A (ja) | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 | |
| CN109785893B (zh) | 用于验证存储器适当操作的错误纠正码校验位的冗余存储 | |
| US11650752B2 (en) | Computing system and operating method thereof | |
| US11030040B2 (en) | Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system | |
| CN112306737A (zh) | 控制易失性存储器装置的修复的方法和存储装置 | |
| JP2007066423A (ja) | 半導体集積回路装置 | |
| US8995217B2 (en) | Hybrid latch and fuse scheme for memory repair | |
| US20210216419A1 (en) | Memory module, memory system including the same and operation method thereof | |
| CN114490172B (zh) | 数据存储系统及方法 | |
| JP2006512630A (ja) | エラー訂正を含むメモリ・サブシステム | |
| US11182231B2 (en) | Host system and computing system including the host system | |
| KR20170143084A (ko) | 반도체장치 및 반도체시스템 | |
| KR102427323B1 (ko) | 반도체 메모리 모듈, 반도체 메모리 시스템, 그리고 반도체 메모리 모듈을 액세스하는 액세스 방법 | |
| EP4174657A1 (en) | Memory device, memory module including the memory device, and operating method of memory controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |