CN112306737A - 控制易失性存储器装置的修复的方法和存储装置 - Google Patents

控制易失性存储器装置的修复的方法和存储装置 Download PDF

Info

Publication number
CN112306737A
CN112306737A CN202010401661.0A CN202010401661A CN112306737A CN 112306737 A CN112306737 A CN 112306737A CN 202010401661 A CN202010401661 A CN 202010401661A CN 112306737 A CN112306737 A CN 112306737A
Authority
CN
China
Prior art keywords
error
memory device
volatile memory
candidate
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010401661.0A
Other languages
English (en)
Inventor
金东�
朴仁勋
朴章善
殷亨来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112306737A publication Critical patent/CN112306737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了控制易失性存储器装置的修复的方法和存储装置。所述方法包括：重复地执行巡检读取操作，以提供包括在来自易失性存储器装置的读取数据中的错误的错误位置信息；通过累积基于重复地执行的巡检读取操作的错误位置信息来生成累积错误信息；基于累积错误信息确认错误属性，错误属性指示错误与易失性存储器装置的结构之间的相关性；以及基于累积错误信息和错误属性针对易失性存储器装置执行运行时间修复操作。可以有效地管理错误，以防止易失性存储器装置的故障，因此可以提高易失性存储器装置和存储装置的性能和寿命。

Description

控制易失性存储器装置的修复的方法和存储装置
本申请基于并要求于2019年7月23日在韩国知识产权局(KIPO)提交的第10-2019-0088724号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
示例实施例总体上涉及半导体集成电路，更具体地，涉及一种控制易失性存储器装置的修复的方法和执行该方法的设备。
背景技术
半导体存储器装置可以被分类为非易失性存储器装置(诸如，闪存装置)和易失性存储器装置(诸如，动态随机存取存储器(DRAM)装置)。DRAM的高速操作和成本效率为它们作为系统存储器的有效使用做了准备。由于用于DRAM的制造设计规格的持续缩减，DRAM存储器单元中的位错误会快速地增加，并且DRAM装置的良率会降低。
存储装置(诸如，基于闪存的固态驱动器(SSD))被广泛地用作计算装置的大容量存储介质。SSD将数据存储在非易失性存储器装置(诸如，闪存装置)中，并且将易失性存储器装置(诸如，DRAM装置)用作缓冲存储器以管理用于控制闪存装置的各种信息。当在DRAM装置的制造工艺期间发现故障时，可以通过各种修复方案来修复故障单元或失效单元。然而，当故障在DRAM装置被安装在SSD中并且产品被供应给用户之后(即，在SSD以用户层面被使用之后)发生时，除了DRAM装置之外，SSD也可能无法正常操作。
发明内容
一个或多个示例实施例可以提供一种控制易失性存储器装置的修复的方方，以提高易失性存储器装置的可靠性。
一个或多个示例实施例可以提供一种通过采用所述方法而具有提高的可靠性和寿命的设备。根据一个或多个实施例，所述设备是通过采用控制易失性存储器的修复的方法而具有提高的可靠性和寿命的存储装置。
根据公开的一方面，提供了一种控制易失性存储器装置的修复的方法，所述方法包括：重复地执行巡检读取操作，以确认包括在来自易失性存储器装置的读取数据中的一个或多个错误的错误位置信息；通过累积基于重复地执行的巡检读取操作的错误位置信息来获取累积错误信息；基于累积错误信息确认错误属性信息，错误属性信息指示包括在读取数据中的所述一个或多个错误与易失性存储器装置的结构之间的相关性；以及基于累积错误信息和错误属性信息针对易失性存储器装置执行运行时间修复操作。
根据公开的另一方面，提供了一种控制易失性存储器装置的修复的方法，所述易失性存储器装置被包括在存储装置中，所述方法包括：在存储装置处于空闲模式下时，重复地执行巡检读取操作，以确认包括在来自易失性存储器装置的读取数据中的一个或多个错误的错误位置信息；通过累积基于重复地执行的巡检读取操作的错误位置信息，来将易失性存储器装置的全部行地址之中的具有可校正错误的一个或多个候选失效行地址以及分别与所述一个或多个候选失效行地址中的每个对应的可校正错误数作为累积错误信息存储在累积错误表中，可校正错误数中的每个指示相应的候选失效行地址中的错误的数量；基于累积错误信息确认错误属性信息，错误属性信息指示错误与易失性存储器装置的结构之间的相关性；以及基于累积错误信息和错误属性信息针对易失性存储器装置执行封装后修复操作。
根据公开的另一方面，提供了一种存储装置，所述存储装置包括：非易失性存储器装置；以及存储控制器，被配置为控制对非易失性存储器装置的访问，存储控制器包括易失性存储器装置以及被配置为控制对易失性存储器装置的访问的存储器控制器，其中，存储器控制器或易失性存储器装置包括错误检验和校正(ECC)引擎，错误检验和校正引擎被配置为针对易失性存储器装置的访问数据执行错误检测和校正，其中，存储器控制器被配置为：重复地执行巡检操作以提供包括在来自易失性存储器装置的读取数据中的一个或多个错误的错误位置信息，而不管提供从易失性存储器装置读取的数据的访问读取操作；通过累积基于重复地执行的巡检读取操作的错误位置信息来获取累积错误信息；基于累积错误信息确认错误属性信息，错误属性信息指示包括在读取数据中的所述一个或多个错误与易失性存储器装置的结构之间的相关性；以及基于累积错误信息和错误属性信息针对易失性存储器装置执行运行时间修复操作。
根据公开的另一方面，提供了一种设备，所述设备包括：存储器，存储一个或多个指令；以及处理器，被配置为执行所述一个或多个指令，以执行第一巡检读取操作以从易失性存储器装置读取第一数据；确认基于第一巡检读取操作从易失性存储器装置读取的第一数据中的一个或多个第一错误；存储与所确认的一个或多个第一错误对应的错误信息；执行第二巡检读取操作以从易失性存储器装置读取第二数据；确认基于第二巡检读取操作从易失性存储器装置读取的第二数据中的一个或多个第二错误；基于所确认的一个或多个第二错误累积错误信息；基于累积的错误信息和与易失性存储器装置的结构特性对应的结构信息确认错误属性信息；以及基于累积的错误信息和错误属性信息针对易失性存储器装置执行运行时间修复操作。
根据示例实施例的方法和存储装置可以有效地管理错误，以防止易失性存储器装置的故障，因此易失性存储器装置和存储装置的性能和寿命可以被提高。
附图说明
从下面结合附图进行的详细描述，将更清楚地理解公开的示例实施例。
图1是示出根据示例实施例的控制易失性存储器装置的修复的方法的流程图。
图2是示出根据示例实施例的存储器系统的框图。
图3是用于描述根据数据位和奇偶校验位的裸片上ECC水平的图。
图4是示出根据示例实施例的易失性存储器装置的框图。
图5是示出图4的易失性存储器装置的一部分的图。
图6A和图6B是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的巡检读取操作的图。
图7是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的累积错误表的图。
图8是示出根据示例实施例的控制易失性存储器装置的修复的方法的流程图。
图9是示出根据示例实施例的执行封装后修复(post package repair)操作的易失性存储器装置的框图。
图10是示出用于封装后修复操作的信号的时序图。
图11和图12是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的巡检读取操作的图。
图13是示出根据示例实施例的包括在易失性存储器装置中的存储器单元阵列的示例布局的图。
图14和图15是用于描述根据示例实施例的确定用于控制易失性存储器装置的修复的方法的错误属性的示例实施例的图。
图16是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的累积错误表的示例实施例的图。
图17是示出根据示例实施例的控制易失性存储器装置的修复的方法的流程图。
图18是示出根据示例实施例的经由控制易失性存储器装置的修复的方法的列修复的图。
图19是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的累积错误表的示例实施例的图。
图20是示出使用图19的累积错误表确定失效存储器单元的方法的图。
图21和图22是示出根据示例实施例的使用累积错误信息防止易失性存储器装置的故障的方法的图。
图23是示出根据示例实施例的存储装置的框图。
图24是示出根据示例实施例的控制包括在存储装置中的易失性存储器装置的修复的方法的流程图。
具体实施方式
在下文中将参照示出了一个或多个示例实施例的附图更充分地描述各种示例实施例。在附图中，同样的标号始终表示同样的元件。可以省略重复的描述。
图1是示出根据示例实施例的控制易失性存储器装置的修复的方法的流程图。
参照图1，重复地执行巡检读取操作，以提供包括在来自易失性存储器装置的读取数据中的错误的错误位置信息(S100)。可以执行巡检读取操作而不管向外部装置提供从易失性存储器装置读取的数据的访问读取操作。可以针对易失性存储器装置的全部行地址重复地执行巡检读取操作。
在S200中，通过累积基于重复地执行的巡检读取操作的错误位置信息来生成累积错误信息。累积错误信息可以是反映易失性存储器装置的空间历史或时间历史的信息。根据实施例，累积错误信息可以是反映易失性存储器装置的空间历史和时间历史两者的信息。累积错误信息可以被存储在累积错误表中并且在累积错误表中被管理。
在S300中，基于累积错误信息确定错误属性。根据实施例，错误属性可以指示错误与易失性存储器装置的结构之间的相关性。错误属性可以根据易失性存储器装置的结构基于错误的分布被确定和分配(或关联)。
在S400中，基于累积错误信息和错误属性针对易失性存储器装置执行运行时间修复(runtime repair)操作。运行时间修复操作指示用修复地址替换其中发生错误的地址的操作，使得在易失性存储器装置的正常操作期间发生的可校正错误可以不被发展为导致易失性存储器装置的故障的不可校正错误。
因此，根据示例实施例的方法和存储装置可以有效地管理错误以防止易失性存储器装置的故障，因此易失性存储器装置和存储装置的性能和寿命可以被提高。
图2是示出根据示例实施例的存储器系统的框图。
参照图2，存储器系统20包括存储器控制器100和易失性存储器装置200。
存储器控制器100可以控制存储器系统20的全部操作，并且存储器控制器100可以控制外部主机装置与易失性存储器装置200之间的全部数据交换。例如，存储器控制器100可以响应于来自外部主机装置的请求，将数据写入到易失性存储器装置200中或从易失性存储器装置200读取数据。此外，存储器控制器100可以向易失性存储器装置200发出用于控制易失性存储器装置200的操作命令。
在一个或多个示例实施例中，易失性存储器装置200可以是易失性存储器，诸如，动态随机存取存储器(DRAM)、同步DRAM(SRAM)、低功率双倍数据速率(LPDDR)SRAM等。示例实施例不限于特定类型的存储器，并且可以应用于需要修复操作的任何类型的存储器。
存储器控制器100将时钟信号CLK、命令CMD和地址(信号)ADDR(CMD/ADDR)发送到易失性存储器装置200，并且与易失性存储器装置200交换数据MD。
易失性存储器装置200包括存储数据MD的存储器单元阵列(MCA)300、纠错码或者错误检验和校正(ECC)电路400以及控制逻辑电路(或者，控制逻辑)210。根据图2中示出的示例实施例，ECC电路400被包括在易失性存储器装置200中，然而，根据另一示例实施例，ECC电路400可以被包括在存储器控制器100中。
存储器系统20可以通过接口协议(诸如，外围组件互连快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行连接SCSI(SAS)等)与外部主机装置通信。
存储器控制器100可以包括修复管理器RMNG，修复管理器RMNG被配置为执行根据示例实施例的控制易失性存储器装置的修复的方法。例如，修复管理器RMNG可以被配置为执行图1的方法。也就是说，修复管理器RMNG可以控制巡检读取操作，生成累积错误信息，并且确定错误属性。运行时间修复操作可以由修复管理器RMNG或由外部主机装置控制。在一个或多个示例实施例中，修复管理器RMNG可以在累积错误表(AET)120中存储和管理累积错误信息。根据图2中示出的示例实施例，累积错误表120被包括在存储器控制器100中，然而，其他示例实施例不限于此。
在一个或多个示例实施例中，易失性存储器装置200可以将关于易失性存储器装置200的配置的信息CNFINF提供给存储器控制器100。在这种情况下，存储器控制器100中的修复管理器RMNG可以基于从易失性存储器装置200提供的信息CNFINF确定错误属性。
图3是用于描述根据数据位和奇偶校验位的裸片上ECC水平的图。
在图3中，SEC表示单错误校正，DED表示双错误检测，DEC表示双错误校正。图3示出了奇偶校验位以及奇偶校验位的对应的大小开销(奇偶校验O/H)。奇偶校验位对应于汉明码或扩展汉明码。奇偶校验位的大小开销和对应于写入数据的奇偶校验数据的奇偶校验位与和写入数据的数据位的比率对应。图3中的情况是非限制性示例。例如，如果使用博斯-乔赫里-霍克文黑姆(Bose-Chaudhuri-Hocquenghem，BCH)码、里德-所罗门(Reed-Solomon)码等，则可以不同地确定奇偶校验位数和大小开销。
如图3中所示，随着奇偶校验位数相对于同一数据位数增加(例如，随着奇偶校验位数与数据位数的比率增大)，错误检测和校正的能力增大。随着数据位数针对相同的错误检测和校正的能力增加，对应的奇偶校验位数增加，但是奇偶校验位数与数据位数的比率减小。
这样，错误检测能力和/或纠错能力可以随着奇偶校验位数与对应的数据位数的比率增大而增大。结果，裸片上ECC水平可以随着奇偶校验位数与对应的数据位数的比率增大而增加。然而，因为实际的存储器容量随着奇偶校验位数增加而减小，所以纠错能力被限制。
根据示例实施例，易失性存储器装置的故障可以通过用相对低的纠错能力基于累积错误信息和错误属性执行运行时间修复操作来防止。这里，易失性存储器装置的故障指示在易失性存储器装置中发生不能由ECC功能校正的错误。
图4是示出根据示例实施例的易失性存储器装置的框图。
参照图4，易失性存储器装置200可以包括控制逻辑电路210、地址寄存器220、存储体控制逻辑230、刷新计数器245、行地址复用器240、列地址锁存器250、行解码器260、列解码器270、存储器单元阵列300、感测放大器单元285、I/O门控电路块(或者，I/O门控电路)290、ECC电路400和数据I/O缓冲器295。
ECC电路400包括第一ECC引擎400a至第八ECC引擎400h，I/O门控电路块290包括与多个存储体阵列(或者，存储器存储体阵列)对应的多个I/O门控电路。
存储器单元阵列300包括第一存储体阵列310至第八存储体阵列380。行解码器260包括分别结合到第一存储体阵列310至第八存储体阵列380的第一存储体行解码器260a至第八存储体行解码器260h，列解码器270包括分别结合到第一存储体阵列310至第八存储体阵列380的第一存储体列解码器270a至第八存储体列解码器270h，感测放大器单元285包括分别结合到第一存储体阵列310至第八存储体阵列380的第一存储体感测放大器285a至第八存储体感测放大器285h。第一存储体阵列310至第八存储体阵列380、第一存储体行解码器260a至第八存储体行解码器260h、第一存储体列解码器270a至第八存储体列解码器270h以及第一存储体感测放大器285a至第八存储体感测放大器285h可以形成第一存储体至第八存储体。第一存储体阵列310至第八存储体阵列380中的每个包括形成在多条字线WL与多条位线BTL的交叉点处的多个存储器单元MC。
地址寄存器220从存储器控制器100接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器220将接收到的存储体地址BANK_ADDR提供给存储体控制逻辑230，将接收到的行地址ROW_ADDR提供给行地址复用器240，并且将接收到的列地址COL_ADDR提供给列地址锁存器250。
存储体控制逻辑230响应于存储体地址BANK_ADDR而生成存储体控制信号。第一存储体行解码器260a至第八存储体行解码器260h中的与存储体地址BANK_ADDR对应的存储体行解码器响应于存储体控制信号而被激活，第一存储体列解码器270a至第八存储体列解码器270h中的与存储体地址BANK_ADDR对应的存储体列解码器响应于存储体控制信号而被激活。
行地址复用器240从地址寄存器220接收行地址ROW_ADDR，并且从刷新计数器245接收刷新行地址REF_ADDR。行地址复用器240选择性地输出行地址ROW_ADDR或刷新行地址REF_ADDR作为行地址RA。从行地址复用器240输出的行地址RA被施加到第一存储体行解码器260a至第八存储体行解码器260h。
第一存储体行解码器260a至第八存储体行解码器260h中的激活的存储体行解码器对从行地址复用器240输出的行地址RA进行解码，并且激活与行地址RA对应的存储体阵列的字线。例如，激活的存储体行解码器将字线驱动电压施加到与行地址RA对应的字线。列地址锁存器250从地址寄存器220接收列地址COL_ADDR，并且临时存储接收到的列地址COL_ADDR。在一个或多个示例实施例中，在突发模式下，列地址锁存器250生成从接收到的列地址COL_ADDR递增的列地址。列地址锁存器250将临时存储或生成的列地址施加到第一存储体列解码器270a至第八存储体列解码器270h。
第一存储体列解码器270a至第八存储体列解码器270h中的激活的存储体列解码器通过I/O门控电路块290激活与存储体地址BANK_ADDR和列地址COL_ADDR对应的感测放大器(即，存储体感测放大器)。I/O门控电路块290中的每个I/O门控电路包括用于门控输入/输出数据的电路，并且还包括用于存储从第一存储体阵列310至第八存储体阵列380输出的数据的读取数据锁存器和用于将数据写入到第一存储体阵列310至第八存储体阵列380的写入驱动器。
从第一存储体阵列310至第八存储体阵列380中的一个存储体阵列读取的码字CW由结合到数据将被读取的一个存储体阵列的感测放大器来感测，并且被存储在读取数据锁存器中。存储在读取数据锁存器中的码字CW可以在由对应的ECC引擎对码字CW执行ECC解码之后经由数据I/O缓冲器295被提供给存储器控制器100。待写入第一存储体阵列310至第八存储体阵列380中的一个存储体阵列中的数据MD可以从存储器控制器100被提供给数据I/O缓冲器295，并且在由对应的ECC引擎对数据MD执行ECC编码之后由写入驱动器写入所述一个存储体阵列中。
数据I/O缓冲器295可以基于时钟信号CLK在易失性存储器装置200的写入操作中将来自存储器控制器100的数据MD提供给ECC电路400，并且数据I/O缓冲器295可以在易失性存储器装置200的读取操作中将来自ECC电路400的数据MD提供给存储器控制器100。
在写入操作中，ECC电路400基于来自数据I/O缓冲器295的数据MD生成奇偶校验数据(例如，奇偶校验位)，并且向I/O门控电路块290提供包括数据MD和奇偶校验位的码字CW。I/O门控电路块290可以将码字CW写入一个存储体阵列中。
此外，在读取操作中，ECC电路400可以从I/O门控电路块290接收从一个存储体阵列读取的码字CW。ECC电路400可以基于码字CW中的奇偶校验位对数据MD执行ECC解码，可以校正数据MD中的单比特错误或双比特错误，并且可以将校正后的数据提供给数据I/O缓冲器295。此外，ECC电路400可以通过ECC解码来提供指示错误的位置(例如，地址)的错误位置信息EPOS，并且错误位置信息EPOS可以被提供到存储器控制器100中的修复管理器RMNG。
控制逻辑电路210可以控制易失性存储器装置200的操作。例如，控制逻辑电路210可以生成用于易失性存储器装置200执行写入操作或读取操作的控制信号。控制逻辑电路210包括对从存储器控制器100接收到的命令CMD进行解码的命令解码器211和设置易失性存储器装置200的操作模式的模式寄存器212。例如，模式寄存器212的值可以指示操作模式。
例如，命令解码器211可以通过对写入使能信号(/WE)、行地址选通信号(/RAS)、列地址选通信号(/CAS)、芯片选择信号(/CS)等进行解码来生成与命令CMD对应的控制信号。控制逻辑电路210可以生成列控制信号CCS和第一控制信号CTL1以控制I/O门控电路块290，并且生成第二控制信号CTL2以控制ECC电路400。
图5是示出图4的易失性存储器装置的一部分的图。
参照图5，易失性存储器装置200a可以包括控制逻辑210、第一存储体阵列310、I/O门控电路290和ECC电路400。第一存储体阵列310可以包括正常单元阵列NCA和冗余单元阵列RCA。正常单元阵列NCA可以包括多个第一存储器块MB0至MBk(例如，311至313)，冗余单元阵列RCA可以包括至少第二存储器块EDB(例如，314)，其中，k是正整数。第一存储器块311至313是确定易失性存储器装置200a的存储器容量的存储器块。第二存储器块314用于ECC和/或冗余修复。因为用于ECC和/或冗余修复的第二存储器块314被用于ECC、数据线修复或块修复，以修复在第一存储器块311至313中产生的一个或多个失效单元，所以第二存储器块314也被称为EDB块。
在第一存储器块311至313中的每个中，多个第一存储器单元按行和列排列。在第二存储器块314中，多个第二存储器单元按行和列排列。连接到字线WL和位线BTL(用于第一存储器块311至313)的交叉点的第一存储器单元以及连接到字线WL和位线RBTL(用于第二存储器块314)的交叉点的第二存储器单元可以是动态存储器单元。
I/O门控电路290可以包括连接到第一存储器块311至313的第一开关电路291和连接到第二存储器块314的第二开关电路292。在易失性存储器装置200a中，与突发长度(BL)的数据对应的位线可以被同时访问，以支持指示可访问的列位置的最大数量的BL。例如，BL可以被设置为8。在这种情况下，位线BTL和RBTL中的每条可以连接到列选择器MUX1至MUXk和MUXp中的对应的一个。
ECC电路400可以分别通过第一数据线GIO和第二数据线EDBIO连接到第一开关电路291和第二开关电路292。第一数据线GIO可以连接到ECC电路400的数据节点NDd，第二数据线EDBIO可以连接到ECC电路400的奇偶校验节点NDp。
控制逻辑电路210可以对命令CMD进行解码，以生成用于控制第一开关电路291和第二开关电路292的第一控制信号CTL1以及用于控制ECC电路400的第二控制信号CTL2。
作为每个ECC操作的对象的ECC单元可以被确定为与同一行地址对应的数据的各种组合。如果ECC单元包括比可校正数量多的错误，则数据会永久地丢失，从而对使用易失性存储器装置的系统造成严重损坏。根据示例实施例，在发生不可校正错误之前，可以通过有效地管理可校正错误来执行运行时间修复操作。
图6A和图6B是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的巡检读取操作的图。
参照图6A和图6B，可以重复地执行多个巡检读取操作PROPR1、PROPR2和PROPR3。例如，可以从易失性存储器装置的全部行地址中的起始行地址STADD到结束行地址EDADD执行每个巡检读取操作。图6A示出了以同一模式执行多个巡检读取操作PROPR1、PROPR2和PROPR3的非限制性实例。在一些示例实施例中，可以以不同的模式执行重复的巡检读取操作。
图6B示出了一个巡检读取操作PROPRi的时序。可以在执行对易失性存储器装置的访问操作时的活动模式(ACTIVE)期间暂停巡检读取操作，并且可以仅在空闲模式(IDLE)期间执行巡检读取操作。可以将指示在其处暂停巡检读取操作的地址的指针PADD(例如，图12中的PADD1至PADDn-1)存储在修复管理器RMNG中。当恢复空闲模式时，可以基于存储的指针PADD连续地执行巡检读取操作。
图7是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的累积错误表的示例实施例的图。
累积错误表可以针对多个存储器存储体中的每个来生成和管理。作为示例，图7示出了与三个存储器存储体对应的三个累积错误表AET1、AET2和AET3，并且包括存储在一个累积错误表AET1中的累积错误信息的示例的详细说明。
修复管理器RMNG可以在累积错误表AET1中存储易失性存储器装置的全部行地址之中的具有可校正错误的候选失效行地址(candidate fail row address)(PFRADD)RAa至RAf以及分别与候选失效行地址RAa至RAf对应的可校正错误数(EN)2、1、5、4、0和2。例如，图7示出了候选失效行地址RAa的可校正错误数为2、候选失效行地址RAd的可校正错误数为4等。也就是说，可校正错误数EN是候选失效行地址中的可校正错误的数量。ATT指示上述错误属性。N/A指示错误属性未被确定并且未被分配给对应的候选失效行地址。图7示出了一个错误属性ATT1被分配给候选失效行地址RAc、RAd和RAe(或与候选失效行地址RAc、RAd和RAe相关联)的示例。分配有错误属性的候选失效行地址RAe可以具有为零的可校正错误数。换言之，如果错误属性被分配到行地址，则即使该行地址没有错误，该行地址也可以被包括在累积错误表中，这将在下面参照图13至图15进行描述。
图8是示出根据示例实施例的控制易失性存储器装置的修复的方法的流程图。
参照图8，每当执行一次巡检读取操作时，可以更新累积错误信息AEI(S11)。针对包括在累积错误信息AEI中的每个候选失效行地址，确定可校正错误数EN是否大于参考错误数RN1(S12)。当候选失效行地址中的至少一个的可校正错误数EN大于参考错误数RN1(S12：是)时，针对与大于参考错误数RN1的可校正错误数EN对应的所有候选失效行地址执行封装后修复(post package repair)操作(PPR)(S13)。当所有候选失效行地址的可校正错误数EN不大于参考错误数RN1(S12：否)时，再次执行巡检读取操作以更新累积错误信息AEI，并且基于更新后的累积错误信息AEI再次确定是否需要封装后修复操作。
可以重复这样的操作序列，直到易失性存储器装置断电为止(S14：否)。当易失性存储器装置断电(S14：是)时，可以将累积错误信息AEI和错误属性存储在非易失性存储器装置中(S15)。当易失性存储器装置再次通电时，可以将累积错误信息AEI和错误属性从非易失性存储器装置加载到易失性存储器装置，使得即使易失性存储器装置断电，也可以连续地执行根据示例实施例的控制易失性存储器装置的修复的方法。
图9是示出执行封装后修复操作的易失性存储器装置的框图。为了便于说明和描述，仅示出了用于描述封装后修复操作的组件。
参照图9，DRAM装置500可以包括存储器单元阵列510、行解码器(XDEC)520、列解码器(CDEC)530、控制逻辑电路540和熔丝电路550。
存储器单元阵列510可以包括多个DRAM单元。DRAM单元可以分别连接到字线NWL和RWL以及位线。DRAM单元中的一部分可以是正常单元，DRAM单元中的另一部分可以是用于替换正常单元之中的失效单元的冗余单元。
行解码器520可以通过字线NWL和RWL连接到存储器单元阵列510。行解码器520可以基于地址ADDR(即，地址ADDR中的行地址)来选择多条字线中的一条字线，并且控制选择的字线的电压。
列解码器530可以通过位线连接到存储器单元阵列510。列解码器530可以基于地址ADDR(即，地址ADDR中的列地址)来选择多条位线中的部分位线，并且控制或检测选择的位线的电压。
控制逻辑电路540可以控制DRAM装置500的全部操作。熔丝设置操作可以在控制逻辑电路540的控制下被执行。控制逻辑电路540可以被配置为通过运行时间修复操作重置熔丝电路550的熔丝设置。通过熔丝电路550的熔丝设置，正常单元可以用冗余单元来替换。例如，熔丝电路550可以从存储器控制器接收地址ADDR。当地址ADDR中的行地址对应于被确定为故障字线的正常字线NWL时，熔丝电路550可以输出修复地址，使得行解码器520可以选择冗余字线RWL而不是正常字线NWL。
换言之，熔丝电路550可以改变熔丝设置，使得与失效地址对应的行地址可以被转换为修复地址。行解码器520可以基于来自熔丝电路550的修复地址选择冗余字线RWL。熔丝电路550可以将不对应于失效地址的行地址传送到行解码器520而无需转换。
这样，DRAM装置500可以通过熔丝电路550的电熔丝设置来针对失效地址执行封装后修复操作。
图10是示出用于封装后修复操作的信号的时序图。
例如，可以基于硬封装后修复(hard post package repair，hPPR)执行运行时间修复操作。响应于图10的时序图中的信号，可以执行图9中的熔丝电路550的电熔丝设置。
参照图10，在时间点t1至时间点t2期间，基于时钟信号CK_c和CK_t操作的DRAM装置可以响应于从存储器控制器提供的模式寄存器设置命令MRS4和MRS0以及地址信号BG、BA和ADDR而进入hPPR模式。伴随取消选择命令DES和刷新命令REF的地址信号BG、BA和ADDR可包括无效(即，无地址)值(NA)，伴随其他命令的地址信号BG、BA和ADDR可包括有效值(VAL)。例如，地址位A13的值(VAL)可以被设置为指示hPPR操作的激活的“1”。在一个或多个示例实施例中，在进入hPPR模式之前，可以将存储在包括故障行的存储器存储体中的数据冲刷(flush)到非易失性存储器装置。此外，在进入hPPR模式之前，可以对DRAM装置的所有存储器存储体预充电。
在时间点t2至时间点t3期间，DRAM装置可以响应于活动命令ACT、自动预充电写入命令WRA以及地址信号BGF和BAF而执行hPPR操作。例如，地址信号BGF和BAF可以对应于失效行。可以通过如参照图9描述的熔丝电路550的电熔丝设置来执行hPPR操作。
在时间点t3至时间点t4期间，DRAM装置可以响应于预充电命令PRE而执行hPPR识别，并且在时间点t4至时间点t5期间，DRAM装置可以响应于模式寄存器设置命令MRS4和地址位A13的值“0”而从hPPR模式退出。在退出hPPR模式之后，DRAM装置可以基于非易失性存储器装置中的冲刷的数据来恢复数据。
图10示出了直接修复的非限制性示例，并且示例实施例不限于此。在一些示例实施例中，可以使用正常写入命令而不是自动预充电写入命令WRA来执行hPPR操作。在这种情况下，可以在进入hPPR模式之前执行存储在DRAM装置的所有存储器存储体中的数据的备份或冲刷。可选地，可以基于软封装后修复(soft post package repair，sPPR)执行直接修复。
图11和图12是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的巡检读取操作的图。
参照图11，可以针对易失性存储器装置的全部行地址顺序地执行全扫描读取操作FSR(S21)。此外，可以比全扫描读取操作FSR更频繁地针对包括在累积错误表中的候选失效行地址顺序地执行深度扫描读取操作DSR(例如，图11中的DSR1至DSRn)。换言之，在执行一次全扫描读取操作FSR的同时，执行两次或更多次深度扫描读取操作DSR。这样，可以针对具有错误或较高概率的未来错误的候选失效行地址执行通过巡检读取操作进行的监视，并且还可以防止易失性存储器装置的故障。
作为示例，图12示出了包括一个全扫描读取操作FSR和多个深度扫描读取操作DSR1至DSRn的一个巡检读取操作PROPRi。一个全扫描读取操作FSR可以被划分为多个部分扫描读取操作PFSR1至PFSRn，n是大于2的正整数。每当全扫描读取操作到达行地址PADD1至PADDn-1之中的中间行地址时，深度扫描读取操作DSR1至DSRn中的每个可以开始。根据示例实施例，为了便于说明，图12示出了用于扫描读取操作的候选失效行地址PFRADD在一个地址区中相邻，但候选失效行地址PFRADD可以不规则地分布在起始行地址STADD与结束行地址EDADD之间寻址的全部行地址上。
结果，在针对其他行地址执行全扫描读取操作的同时，可以针对候选失效行地址PFRADD执行多次深度扫描操作。
图13是示出根据示例实施例的包括在易失性存储器装置中的存储器单元阵列的示例布局的图。
图13示出了存储器单元阵列区MCA、列解码器CDEC和行解码器XDEC，并且为了便于说明，省略了易失性存储器装置的其他组件。存储器单元阵列区MCA包括双字线结构、连接区CJ、子字线驱动器区SWD、感测放大器区SA和子存储器单元阵列区SMCA，所述双字线结构包括主字线NWE和多条子字线SWL。
在一个或多个示例实施例中，字选择信号线PX、主字线NWE、子字线SWL、列选择信号线CSL、局部输入-输出数据线LIO和全局输入-输出数据线GIO可以形成在存储器单元阵列区MCA的上部中。为了便于举例说明，图13中省略了电力线。
在存储器单元阵列区MCA中，连接区CJ、子字线驱动器区SWD、感测放大器区SA和子存储器单元阵列区SMCA在行方向X和列方向Y上重复地布置。存储器单元MC形成在子存储器单元阵列区SMCA中，并且连接到子字线SWL和位线BL。可以响应于通过字选择信号线PX、主字线NWE和列选择信号线CSL传送的信号，将数据写入存储器单元MC或从存储器单元MC读取数据。
列解码器CDEC根据供应的列地址COL_ADDR在列选择信号线CSL上生成信号，以选择阵列中用于读取或写入的一个或多个列。行解码器XDEC对行地址ROW_ADDR进行解码，以生成用于选择主字线NWE中的一条主字线的信号和用于选择字线选择信号线PX中的一条字线选择信号线的信号。
主字线NWE在子字线驱动器区SWD和子存储器单元阵列区SMCA上沿行方向X延伸，字选择信号线PX和局部输入-输出数据线LIO在结合区CJ和感测放大器区SA上沿行方向X延伸。列选择信号线CSL和全局输入-输出数据线GIO在感测放大器区SA和子存储器单元阵列区SMCA上沿列方向Y延伸。
图14和图15是用于描述根据示例实施例的确定用于控制易失性存储器装置的修复的方法的错误属性的示例实施例的图。
图14示出了多条子字线SWL1至SWL4通过子字线驱动器SWD连接到一条主字线NWE的示例。信号PXID1至PXID4和PXIB1至PXIB4通过地址解码来生成。在图14中，BL1至BL6表示位线。
连接到同一主字线NWE的子字线SWL1至SWL4具有结构相关性。例如，当在主字线NWE中或在驱动主字线NWE的驱动器中发生故障时，会使具有错误的子字线的数量或子字线SWL1至SWL4中的错误之和增加。在图14和图15中示出的示例情况下，子字线SWL3的错误数为零，但子字线SWL3可能快速地受故障影响。为了防止这种故障的可能性，可以将错误属性分配给包括与连接到同一主字线NWE的所有子字线SWL1至SWL4对应的行地址RA1至RA4的地址组，并且可以将地址组RA1至RA4存储在累积错误表中作为候选失效行地址。
在一个或多个示例性实施例中，当地址组的可校正错误数之和大于风险错误数时，可以针对包括在地址组中的所有行地址RA1至RA4执行封装后修复操作。换言之，可以针对没有错误的行地址RA3执行封装后修复操作。
在图15中，AETb指示在确定错误属性ATT1之前的累积错误表，AETa指示在确定错误属性ATT1之后的累积错误表。因此，根据实施例，可以基于错误属性确定来生成或修改累积错误表。
在一个或多个示例实施例中，当包括在地址组中的候选失效行地址的数量大于参考数量时，可以针对包括与易失性存储器装置的主字线对应的多条子字线的行地址的地址组确定主地址错误属性。在图14和图15的示例中，候选失效行地址的数量对应于三，参考数量被假设为二。
在一个或多个示例实施例中，当与包括在地址组中的所有行地址对应的可校正错误数之和大于参考错误数时，可以针对包括与易失性存储器装置的主字线对应的多条子字线的行地址的地址组确定主地址错误属性。在图14和15的示例中，可校正错误数之和对应于8，参考错误数被假设为7。
图16是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的累积错误表的示例实施例的图。
在一个或多个示例实施例中，修复管理器RMNG可以针对候选失效行地址中的每个将具有可校正错误的候选失效列地址(candidate fail column address)存储在累计错误表AET中。
与图7的累积错误表AET1相比，图16的累积错误表AET可以针对候选失效行地址RAa至ARf中的每个进一步包括候选失效列地址(PFCADD)CAa至CAk。
在这种情况下，当包括同一候选失效列地址的候选失效行地址的数量大于参考数量时，可以针对同一候选失效列地址确定列错误属性。
在图16的示例中，包括同一候选失效列地址CAb的候选失效行地址RAa、RAc、RAd和RAf的数量为四。如果将参考错误数设置为三，则可以将列错误属性分配给候选失效列地址CAb。如将参照图17和图18描述的一样，可以针对分配有列错误属性的候选失效列地址CAb执行封装后修复操作。
图17是示出根据示例实施例的控制易失性存储器装置的修复的方法的流程图，图18是示出根据示例实施例的通过控制易失性存储器装置的修复的方法进行的列修复的图。
参照图17，每当执行一次巡检读取操作时，可以更新累积错误信息AEI(S31)。针对包括在累积错误信息AEI中的每个候选失效列地址确定包括同一候选失效列地址的候选失效行地址的数量PFRN是否大于参考数量RN2(S32)。当数量PFRN大于参考数量RN2(S32：是)时，针对与大于参考数量RN2的数量PFRN对应的所有候选失效列地址执行封装后修复操作(S23)。当数量PFRN不大于参考数量RN2(S32：否)时，再次执行巡检读取操作以更新累积错误信息AEI，并且基于更新后的累积错误信息AEI再次确定是否需要封装后修复操作。
可以重复这样的操作序列，直到易失性存储器装置断电为止(S34：否)。当易失性存储器装置断电(S34：是)时，可以将累积错误信息AEI和错误属性存储在非易失性存储器装置中(S35)。当易失性存储器装置再次通电时，可以将累积错误信息AEI和错误属性从非易失性存储器装置加载到易失性存储器装置，使得即使易失性存储器装置断电，也可以连续地执行根据示例实施例的控制易失性存储器装置的修复的方法。
图18示出了在图16的累积错误表AET的情况下通过应用图17的方法来执行封装后修复操作的示例。位线BLa～BLk可以分别与图16中的候选失效列地址CAa至CAk对应，字线WLa～WLf分别与图16中的候选失效行地址RAa至RAf对应。与参照图16描述的类似，由同一位线BLb连接的存储器单元中的失效单元的数量大于设定的参考数量。根据图17中的方法，通过执行封装后修复操作，可以用不具有失效单元(或通过其连接的存储器单元均为良好单元)的冗余位线RBLb来替换位线BLb(即，可以用与冗余位线RBLb对应的列地址来替换与位线BLb对应的候选失效列地址CAb)，从而防止发生不可校正错误。
图19是示出根据示例实施例的用于控制易失性存储器装置的修复的方法的累积错误表的示例实施例的图。
参照图19，可以基于先前巡检读取操作将先前累积错误信息存储在累积错误表中，并且可以基于紧接着先前巡检读取操作的当前巡检读取操作将当前累积错误信息存储在累积错误表中。
在图19中，索引INX的值“0”指示先前累积错误信息，索引INX的值“1”指示当前累积错误信息。图19示出了在执行当前巡检读取操作之后在候选失效行地址RAa中增加了与候选失效列地址CAc对应的一个错误的示例。相反，在执行当前巡检读取操作之后在候选失效行地址RAb中减少了与候选失效列地址CAe对应的一个错误。这样，可以比较先前累积错误信息和当前累积错误信息，可以确定包括在先前累积错误信息中而未包括在当前累积错误信息中的候选失效单元的地址。基于候选失效单元的地址，可以如将参照图20描述的一样执行测试。
图20是示出利用图19的累积错误表确定故障存储器单元的方法的图。
参照图20，可以通过使用数据位和数据位的反转位向候选失效单元写入和从候选失效单元读取来确定与图19中的候选失效列地址CAe对应的候选失效单元是否为失效单元。
例如，当针对数据位和反转位两者而读出值“0”时(例如，当通过分别使用互为反转的写入位执行测试TST1和TST2所获取的读取位的值均为“0”时)，可以将候选失效单元确定为总是输出值“0”的卡0失效单元(0-stucked fail cell)。相反，当针对数据位和反转位两者而读出值“1”时(例如，当通过分别使用互为反转的写入位执行测试TST1和TST2所获取的读取位的值均为“1”时)，可以将候选失效单元确定为总是输出值“1”的卡1失效单元(1-stucked fail cell)。对于其他情况，可能无法确定候选失效单元的故障(UNKNOWN)。
图21和图22是示出根据示例实施例的利用累积错误信息防止易失性存储器装置的故障的方法的图。
参照图21和图22，为了防止易失性存储器装置620的真正故障，当由存储器控制器610执行访问写入操作NWR以将写入数据(DTi)存储到正常单元阵列621中的候选失效行地址(PFADD)RAi时，可以在冗余(或副本)单元阵列622中执行副本写入操作RWR以将写入数据额外地存储到与候选失效行地址RAi对应的副本行地址RRAi(S41)。针对候选失效行地址RAi执行正常读取操作NRD(S42)。当从候选失效行地址RAi读取的数据包括不可校正错误(S43：否)时，执行副本读取操作RRD(S44)。当从副本行地址RRAi读取的数据是可校正的(S45：是)时，可以提供从副本行地址RRAi读取的数据而不是从候选失效行地址RAi读取的数据作为读取数据。当从副本行地址RRAi读取的数据也是不可校正的(S45：否)时，可以将易失性存储器装置确定为发生故障(S46)。
这样，通过副本写入操作RWD和副本读取操作RRD，可以进一步防止易失性存储器装置的故障，可以提高易失性存储器装置的可靠性，并且可以延长易失性存储器装置的寿命。
图23是示出根据示例实施例的存储装置的框图。
参照图23，系统1000包括主机装置2000和存储装置3000。例如，主机装置2000可以是嵌入式多媒体卡(eMMC)。
主机装置2000可以被配置为控制数据处理操作，诸如，数据读取操作和数据写入操作。数据处理操作可以以单倍数据速率(SDR)或双倍数据速率(DDR)来执行。
主机装置2000可以是可处理数据的数据处理装置，诸如，中央处理器(CPU)、处理器、微处理器或应用处理器。主机装置2000和存储装置3000可以被嵌入电子装置中，或者在电子装置中被实现。图23的系统1000可以是任意电子装置。
存储装置3000可以通过连接装置(例如，垫、引脚、总线或通信线)与系统1000(电子装置)的其他组件电连接，以与主机装置2000通信。
主机装置2000可以包括通过总线1320连接的处理器(CPU)2100、存储器(MEM)2200和主机控制器接口(HCI)2300。操作系统(OS)和/或主机固件(FW)2110可以通过处理器2100来驱动。
处理器2100可以包括硬件和/或软件，所述硬件和/或软件用于控制命令CMD的生成、响应的分析、在存储装置3000的寄存器(例如，扩展CSD(EXT_CSD)寄存器(未示出))中存储数据和/或数据处理。处理器2100可以驱动操作系统和主机固件2110，以执行这些操作。主机控制器接口2300可以与存储装置3000接合。
存储装置3000可以包括多个非易失性存储器装置(NVM)3100和存储控制器3200。
非易失性存储器装置3100可以选择性地用外部高电压VPP供应。非易失性存储器装置3100可以用闪存、FRAM、PRAM、MRAM等来实现。
存储控制器3200可以通过多个通道CH1至CHi连接到非易失性存储器装置3100。存储控制器3200可以包括通过总线1330连接的ECC块3220、主机接口3230、易失性存储器装置(VM)3240、非易失性存储器接口3250、任务队列(TQ)3260以及一个或多个处理器(CPU)3210。在一些示例实施例中，非易失性存储器装置3100可以包括片上ECC引擎(未示出)，而在这种情况下，ECC块3220可以被省略。
易失性存储器装置3240可以存储用于驱动存储控制器3200的数据。尽管图23示出了易失性存储器装置3240被包括在存储控制器3200中的示例实施例，但易失性存储器装置3240不限于此。例如，易失性存储器装置3240可以被放置在存储控制器3200的外部。
ECC块3220可以在写入操作时计算待编程的数据的纠错码值，并且可以在读取操作时使用纠错码值校正读取数据的错误。
处理器3210被配置为控制存储控制器3200的全部操作。例如，处理器3210可以操作包括闪存转换层(FTL)等的固件。FTL可以执行各种功能，例如，地址映射、读取校准、纠错等。
处理器3210可以具有控制易失性存储器装置3240的功能。在这种情况下，上述修复管理器3211和累积错误表AET可以被实现在处理器3210中。修复管理器3211可以在处理器2310中被实现为硬件、软件或者硬件和软件的组合。
任务队列3260可以存储任务(例如，从主机装置2000提供的写入任务和读取任务)以及各个任务的状态信息。主机接口3230可以提供与外部装置(诸如，主机装置2000)的接口。非易失性存储器接口3250可以提供与非易失性存储器装置3100的接口。主机装置2000和存储装置3000可以通过总线1310连接。
图24是示出根据示例实施例的控制包括在存储装置中的易失性存储器装置的修复的方法的流程图。
参照图23和图24，处理器3210可以从非易失性存储器装置3100加载包括累积错误信息AEI的修复信息(S51)，并且将累积错误信息AEI存储在累积错误表AET中。如上所述，修复管理器3211可以重复地执行巡检读取操作PROPR(S52)，以更新累积错误信息AEI(S53)。修复管理器3211可以基于累积错误信息AEI确定错误属性ATT(S54)，并且基于累积错误信息AEI和错误属性ATT执行运行时间修复操作(例如，封装后修复操作)(S55)。当存储装置3000断电时，可以将累积错误信息AEI备份或冲刷到非易失性存储器装置3100中(S56)。然而，即使存储装置3000未断电，也可以周期性地执行累积错误表的备份。
发明构思可以应用于需要修复的任何易失性存储器装置和包括该易失性存储器装置的系统。例如，发明构思可以应用于诸如以下的系统：存储器卡、固态驱动器(SSD)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏机、导航系统、可穿戴装置、物联网(IoT)装置、万物网(IoE)装置、电子书、虚拟现实(VR)装置、增强现实(AR)装置等。
以上是示例实施例的说明，并且将不被解释为示例实施例的限制。尽管已经描述了一些示例实施例，但本领域技术人员将容易理解的是，在实质上不脱离公开的情况下，在示例实施例中进行许多修改是可行的。

Claims (20)

1.一种控制易失性存储器装置的修复的方法，所述方法包括：
重复地执行巡检读取操作，以确认包括在来自易失性存储器装置的读取数据中的一个或多个错误的错误位置信息；
通过累积基于重复地执行的巡检读取操作的错误位置信息来获取累积错误信息；
基于累积错误信息确认错误属性信息，错误属性信息指示包括在读取数据中的所述一个或多个错误与易失性存储器装置的结构之间的相关性；以及
基于累积错误信息和错误属性信息针对易失性存储器装置执行运行时间修复操作。
2.根据权利要求1所述的方法，其中，获取累积错误信息的步骤包括：
将易失性存储器装置的全部行地址之中的具有可校正错误的一个或多个候选失效行地址以及分别与所述一个或多个候选失效行地址中的每个对应的可校正错误数作为累积错误信息存储在累积错误表中，可校正错误数中的每个指示对应的候选失效行地址中的错误的数量。
3.根据权利要求2所述的方法，其中，执行运行时间修复操作的步骤包括：
针对所述一个或多个候选失效行地址之中的具有大于参考错误数的可校正错误数的候选失效行地址执行封装后修复操作。
4.根据权利要求2所述的方法，其中，执行巡检读取操作的步骤包括：
针对易失性存储器装置的全部行地址顺序地执行全扫描读取操作；以及
针对所述一个或多个候选失效行地址顺序地执行深度扫描读取操作。
5.根据权利要求4所述的方法，其中，在执行一次全扫描读取操作的同时，执行两次或更多次深度扫描读取操作。
6.根据权利要求2所述的方法，其中，获取累积错误信息的步骤还包括：
基于错误属性信息将地址组存储在累积错误表中，地址组包括与候选失效行地址具有相同的与易失性存储器装置的结构的相关性的行地址。
7.根据权利要求6所述的方法，其中，执行运行时间修复操作的步骤包括：
当地址组的可校正错误数之和大于风险错误数时，针对包括在地址组中的所有行地址执行封装后修复操作。
8.根据权利要求6所述的方法，其中，确认错误属性信息的步骤包括：
当包括在包括与易失性存储器装置的主字线对应的多条子字线的行地址的地址组中的所述一个或多个候选失效行地址的数量大于参考数量时，针对所述地址组获取主地址错误属性信息。
9.根据权利要求6所述的方法，其中，确认错误属性信息的步骤包括：
当与包括在包括与易失性存储器装置的主字线对应的多条子字线的行地址的地址组中的所有行地址对应的可校正错误数之和大于参考数量时，针对所述地址组获取主地址错误属性信息。
10.根据权利要求2所述的方法，其中，获取累积错误信息的步骤还包括：
针对所述一个或多个候选失效行地址中的每个将具有可校正错误的一个或多个候选失效列地址存储在累积错误表中。
11.根据权利要求10所述的方法，其中，确认错误属性信息的步骤包括：
当包括同一候选失效列地址的所述一个或多个候选失效行地址的数量大于参考数量时，针对所述同一候选失效列地址获取列错误属性信息。
12.根据权利要求11所述的方法，其中，执行运行时间修复操作的步骤包括：
针对被确认为列错误属性信息的候选失效列地址中的每个执行封装后修复操作。
13.根据权利要求2所述的方法，还包括：
当执行访问写入操作以将写入数据存储到候选失效行地址时，执行副本写入操作以将写入数据额外地存储到与候选失效行地址对应的副本行地址；以及
当从候选失效行地址读取的数据包括不可校正错误时，提供从副本行地址读取的数据而不是从候选失效行地址读取的数据。
14.根据权利要求13所述的方法，其中，执行运行时间修复操作的步骤包括：
针对包括不可校正错误的候选失效行地址执行封装后修复操作；以及
将从副本行地址读取的数据存储到冗余字线，冗余字线被确认为通过封装后修复操作来替换与候选失效行地址对应的字线。
15.根据权利要求1所述的方法，还包括：
当易失性存储器装置断电时，将累计错误信息和错误属性信息存储在非易失性存储器装置中；以及
当易失性存储器装置通电时，将累计错误信息和错误属性信息从非易失性存储器装置加载到易失性存储器装置。
16.根据权利要求1所述的方法，其中，获取累积错误信息的步骤包括：
基于先前巡检读取操作将先前累积错误信息存储在累积错误表中，先前累积错误信息包括易失性存储器装置的全部行地址之中的具有可校正错误的一个或多个先前候选失效行地址以及针对所述一个或多个先前候选失效行地址中的每个具有可校正错误的一个或多个先前候选失效列地址；以及
基于当前巡检读取操作将包括一个或多个当前候选失效行地址和一个或多个当前候选失效列地址的当前累积错误信息存储在累积错误表中。
17.根据权利要求16所述的方法，还包括：
比较先前累积错误信息和当前累积错误信息；
获取包括在先前累积错误信息中而未包括在当前累积错误信息中的候选失效单元的地址；以及
通过使用数据位和数据位的反转位向候选失效单元写入和从候选失效单元读取来确认候选失效单元是否为失效单元。
18.一种控制易失性存储器装置的修复的方法，所述易失性存储器装置被包括在存储装置中，所述方法包括：
在存储装置处于空闲模式下时，重复地执行巡检读取操作，以确认包括在来自易失性存储器装置的读取数据中的一个或多个错误的错误位置信息；
通过累计基于重复地执行的巡检读取操作的错误位置信息，来将易失性存储器装置的全部行地址之中的具有可校正错误的一个或多个候选失效行地址以及分别与所述一个或多个候选失效行地址中的每个对应的可校正错误数作为累积错误信息存储在累积错误表中，可校正错误数中的每个指示对应的候选失效行地址中的错误的数量；
基于累积错误信息确认错误属性信息，错误属性信息指示错误与易失性存储器装置的结构之间的相关性；以及
基于累积错误信息和错误属性信息针对易失性存储器装置执行封装后修复操作。
19.一种存储装置，包括：
非易失性存储器装置；以及
存储控制器，被配置为控制对非易失性存储器装置的访问，存储控制器包括易失性存储器装置以及被配置为控制对易失性存储器装置的访问的存储器控制器，
其中，存储器控制器或易失性存储器装置包括错误检验和校正引擎，错误检验和校正引擎被配置为针对易失性存储器装置的访问数据执行错误检测和校正，并且
其中，存储器控制器被配置为：
重复地执行巡检读取操作以提供包括在来自易失性存储器装置的读取数据中的一个或多个错误的错误位置信息，而不管提供从易失性存储器装置读取的数据的访问读取操作，
通过累积基于重复地执行的巡检读取操作的错误位置信息来获取累积错误信息，
基于累积错误信息确认错误属性信息，错误属性信息指示包括在读取数据中的所述一个或多个错误与易失性存储器装置的结构之间的相关性，并且
基于累积错误信息和错误属性信息针对易失性存储器装置执行运行时间修复操作。
20.根据权利要求19所述的存储装置，其中，在存储装置的空闲模式期间执行巡检读取操作。
CN202010401661.0A 2019-07-23 2020-05-13 控制易失性存储器装置的修复的方法和存储装置 Pending CN112306737A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190088724A KR102669545B1 (ko) 2019-07-23 2019-07-23 휘발성 메모리 장치의 리페어 제어 방법 및 이를 수행하는 스토리지 장치
KR10-2019-0088724 2019-07-23

Publications (1)

Publication Number Publication Date
CN112306737A true CN112306737A (zh) 2021-02-02

Family

ID=69953819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010401661.0A Pending CN112306737A (zh) 2019-07-23 2020-05-13 控制易失性存储器装置的修复的方法和存储装置

Country Status (5)

Country Link
US (1) US11301317B2 (zh)
EP (1) EP3770764B1 (zh)
KR (1) KR102669545B1 (zh)
CN (1) CN112306737A (zh)
SG (1) SG10202003179UA (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115168115A (zh) * 2022-09-06 2022-10-11 北京象帝先计算技术有限公司 一种基于otp模块的数据修复方法、otp控制器以及芯片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138241A (ko) * 2020-05-12 2021-11-19 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 모듈
US11687407B2 (en) * 2020-08-27 2023-06-27 Micron Technologies, Inc. Shared error correction code (ECC) circuitry
US11907544B2 (en) 2020-08-31 2024-02-20 Micron Technology, Inc. Automated error correction with memory refresh
US11507296B2 (en) * 2021-03-10 2022-11-22 Micron Technology, Inc. Repair operation techniques
US12086026B2 (en) 2021-03-17 2024-09-10 Micron Technology, Inc. Multiple error correction code (ECC) engines and ECC schemes
KR20230030795A (ko) 2021-08-26 2023-03-07 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
US20170169905A1 (en) * 2014-03-03 2017-06-15 Hewlett Packard Enterprise Development Lp Dram row sparing
US20180060194A1 (en) * 2016-09-01 2018-03-01 Samsung Electronics Co., Ltd. Semiconductor Memory Devices with Error Correction and Methods of Operating the Same
US20190079861A1 (en) * 2017-09-13 2019-03-14 Toshiba Memory Corporation Memory system and control method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
US8473791B2 (en) 2007-04-30 2013-06-25 Hewlett-Packard Development Company, L.P. Redundant memory to mask DRAM failures
JP5012898B2 (ja) 2007-07-18 2012-08-29 富士通株式会社 メモリリフレッシュ装置およびメモリリフレッシュ方法
US9547589B2 (en) 2008-06-18 2017-01-17 Super Talent Technology, Corp. Endurance translation layer (ETL) and diversion of temp files for reduced flash wear of a super-endurance solid-state drive
US9135100B2 (en) * 2013-03-14 2015-09-15 Micron Technology, Inc. Cooperative memory error detection and repair
US9495261B2 (en) * 2014-03-13 2016-11-15 Qualcomm Incorporated Systems and methods for reducing memory failures
KR102179829B1 (ko) 2014-07-10 2020-11-18 삼성전자주식회사 런 타임 배드 셀을 관리하는 스토리지 시스템
KR102258905B1 (ko) * 2015-07-02 2021-05-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
JP6520755B2 (ja) 2016-02-23 2019-05-29 富士通株式会社 情報処理装置、半導体装置、及びメモリ検査方法
US11481126B2 (en) 2016-05-24 2022-10-25 Micron Technology, Inc. Memory device error based adaptive refresh rate systems and methods
US10042700B2 (en) * 2016-05-28 2018-08-07 Advanced Micro Devices, Inc. Integral post package repair
US10614906B2 (en) * 2016-09-21 2020-04-07 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US10558521B2 (en) 2017-02-27 2020-02-11 Dell Products, Lp System and method for providing predictive failure detection on DDR5 DIMMs using on-die ECC
KR102347184B1 (ko) * 2017-05-23 2022-01-04 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10649843B2 (en) * 2018-08-03 2020-05-12 Western Digital Technologies, Inc. Storage systems with peer data scrub

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
US20170169905A1 (en) * 2014-03-03 2017-06-15 Hewlett Packard Enterprise Development Lp Dram row sparing
US20180060194A1 (en) * 2016-09-01 2018-03-01 Samsung Electronics Co., Ltd. Semiconductor Memory Devices with Error Correction and Methods of Operating the Same
CN107799156A (zh) * 2016-09-01 2018-03-13 三星电子株式会社 具有纠错的半导体存储器设备及操作其的方法
US20190079861A1 (en) * 2017-09-13 2019-03-14 Toshiba Memory Corporation Memory system and control method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115168115A (zh) * 2022-09-06 2022-10-11 北京象帝先计算技术有限公司 一种基于otp模块的数据修复方法、otp控制器以及芯片
CN115168115B (zh) * 2022-09-06 2022-11-15 北京象帝先计算技术有限公司 一种基于otp模块的数据修复方法、otp控制器以及芯片

Also Published As

Publication number Publication date
KR102669545B1 (ko) 2024-05-27
EP3770764B1 (en) 2023-09-06
US20210026728A1 (en) 2021-01-28
EP3770764A1 (en) 2021-01-27
US11301317B2 (en) 2022-04-12
KR20210011610A (ko) 2021-02-02
SG10202003179UA (en) 2021-02-25

Similar Documents

Publication Publication Date Title
US11593199B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating memory systems
EP3770764B1 (en) Method of controlling repair of volatile memory device and storage device performing the same
US11231992B2 (en) Memory systems for performing failover
KR102706482B1 (ko) 휘발성 메모리 장치의 리페어 제어 방법 및 이를 수행하는 스토리지 장치
US11163640B2 (en) Semiconductor memory devices, memory systems and methods of controlling of repair of semiconductor memory devices
CN110825321B (zh) 存储设备及其操作方法
US8874979B2 (en) Three dimensional(3D) memory device sparing
KR102674032B1 (ko) 리페어 동작을 수행하는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN111566738B (zh) 存储器系统中的有效和选择性的备用位
US20060129899A1 (en) Monitoring of solid state memory devices in active memory system utilizing redundant devices
KR20210041655A (ko) 메모리 칩, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
TW202230358A (zh) 半導體記憶體元件以及操作半導體記憶體元件之方法
US8995217B2 (en) Hybrid latch and fuse scheme for memory repair
US11487613B2 (en) Method for accessing semiconductor memory module
US20240006010A1 (en) Storage System and Method for Proactive Die Retirement by Fatal Wordline Leakage Detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination