CN112053732A - 基于March算法优化的DRAM检测故障方法、装置及系统 - Google Patents
基于March算法优化的DRAM检测故障方法、装置及系统 Download PDFInfo
- Publication number
- CN112053732A CN112053732A CN202010430365.3A CN202010430365A CN112053732A CN 112053732 A CN112053732 A CN 112053732A CN 202010430365 A CN202010430365 A CN 202010430365A CN 112053732 A CN112053732 A CN 112053732A
- Authority
- CN
- China
- Prior art keywords
- read
- test
- value
- write
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004422 calculation algorithm Methods 0.000 title claims abstract description 55
- 238000001514 detection method Methods 0.000 title claims abstract description 35
- 238000005457 optimization Methods 0.000 title claims abstract description 15
- 238000012360 testing method Methods 0.000 claims abstract description 237
- 238000012795 verification Methods 0.000 claims abstract description 21
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000005295 random walk Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000001174 ascending effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 102400001094 Neuropeptide SF Human genes 0.000 description 1
- 101800001355 Neuropeptide SF Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供了一种基于March算法优化的DRAM检测故障方法、装置及系统，运用于半导体集成电路测试领域，其通过地址定位单元，以定位DRAM存储器内各单元的读写地址；通过算法加载单元，加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；通过写入单元，将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；通过读取单元，对应的获取各个读写地址位置反馈的实际读取值；通过判断单元，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；最终通过判定单元，当判定不符合时，则判定所述DRAM存在故障；有效的解决现有测试方法存在成本高，不能单独测试具体参数的问题。
Description
技术领域
本申请涉及半导体集成电路测试技术领域，特别涉及为一种基于March算法优化的DRAM检测故障方法、装置及系统。
背景技术
随着深亚微米技术的发展，存储器密度的增长使存储器的测试面临着更大的挑战。随着半导体工艺尺寸不断缩小，存储器可能存在的故障类型越来越多，使得测试时间和测试成本都急剧增长。因此，存储器测试方法的研究日益受到重视。在可以接受的测试费用和测试时间的限制下，准确的故障模型和有效的测试算法是至关重要的，存储器测试算法的选择以及测试的实现方法是存储器测试的关键。
March算法是业界公认的最普遍的存储器测试算法，该算法可检测出固定故障SAF、地址解码故障AF、转换故障TF和相邻图形敏感故障NPSF。March算法是所有算法中覆盖率较高的。原有的算法中很多操作步骤，都是为了区别出不同的故障类型，而在计算机整机的产品测试中，要求是故障覆盖率达到的同时测试时间尽量缩短，因此可以通过提高故障覆盖率和缩减测试时间达到优化的目的。
特别是对于DRAM单元的故障问题，需要把它映射成逻辑故障模型，并为检测出这类故障研究出March测试序列。针对这些逻辑故障模型，提出了一种March算法序列；并通过验证，提高测试覆盖率。但是每个存储单元的改变都有可能影响存储器内部单元的变化，这种相关性产生了巨大的测试工作量。
发明内容
本申请提供一种基于March算法优化的DRAM检测故障方法、装置及系统，配合测试系统对DRAM(Dynamic Random Access Memory，动态随机存取存储器)进行故障排除测试与筛选。
本申请为解决技术问题采用如下技术手段：
本申请一种基于March算法优化的DRAM检测故障方法，包括：
定位DRAM存储器内各单元的读写地址；
加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；
将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；
对应的获取各个读写地址位置反馈的实际读取值；
比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；
若否，则判定所述DRAM存在故障。
进一步地，所述新型改进算法包括顺序写读数据算法，所述测试写入值包括第一pattern值，所述测试读取值采用与测试写入值相同的第一pattern值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一pattern值；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与测试读取值的第一pattern值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
进一步地，所述测试写入值包括与第一pattern值相反的第二pattern值，所述测试读取值采用与测试写入值的第二pattern值相同的第二pattern值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤还包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二pattern值；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与所述测试读取值的第二pattern值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
进一步地，提供第一测试缓存将
所述从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一pattern值；从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与测试读取值的第一pattern值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；以及
所述从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二pattern值；从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与测试读取值的第二pattern值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；中的任一项导入至第一测试缓存中，以同时进行故障检测。
进一步地，所述新型改进算法包括随机移动反转算法，所述测试写入值包括第一二进制值，所述测试读取值采用与测试写入值的第一二进制值相同的第一二进制值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一二进制值，所述第一二进制值为0；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与测试读取值的第一二进制值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
进一步地，所述测试写入值包括与第一二进制值相反的第二二进制值，所述测试读取值采用与测试写入值的第二二进制值相同的第二二进制值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤还包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二二进制值，第二二进制为1；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与测试读取值的第二pattern值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
进一步地，提供第二测试缓存将
所述从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一二进制值，所述第一二进制值为0；从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与写入的第一二进制值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；以及
所述从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二二进制值，第二二进制为1；从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与写入的第二pattern值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；中的任一项导入至第二测试缓存中，以同时进行故障检测。
进一步地，所述新型改进算法包括逐一单元计算法，所述测试写入值包括第三二进制值和第四二进制值，所述测试读取值采用与测试写入值的第三二进制值和第四二进制值相同的第三二进制值和第四二进制值，其中第三二进制值和第四二进制值为相反的二进制数值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；对应的获取各个读写地址位置反馈的实际读取值；比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；若否，则判定所述DRAM存在故障的步骤包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第三二进制值；
从起始位置开始，读取第一个单元的实际读取值，并判断其是否与所述测试读取值的第三二进制值是否相同，若不相同，则判定所述DRAM存在故障，再将所述测试写入值的第四二进制值写入第一个单元，依此循环处理至最后一个单元；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取实际读取值，并判断实际读取值是否与测试读取值的第四二进制值相同；
若否，则判定所述DRAM存在故障。
本申请还提供一种基于March算法优化的DRAM检测故障装置，包括：
地址定位单元，用于定位DRAM存储器内各单元的读写地址；
算法加载单元，用于加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；
写入单元，用于将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；
读取单元，用于对应的获取各个读写地址位置反馈的实际读取值；
判断单元，用于比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；
判定单元，用于若否，则判定所述DRAM存在故障。
本申请还提供一种DRAM测试系统，包括：
用于存储测试程序的程序储存模块；
与测试架连接的电流测试模块以及测试控制模块，所述测试控制模块与所述测试架、所述程序储存模块和所述电流测试模块连接；
所述测试控制模块接收测试开关命令对待测试DRAM进行电流测试和功能测试并上传测试结果。
本申请提供了基于March算法优化的DRAM检测故障方法、装置及系统，具有以下有益效果：
本申请提出的基于March算法优化的DRAM检测故障装置，通过地址定位单元，以定位DRAM存储器内各单元的读写地址；通过算法加载单元，加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；通过写入单元，将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；通过读取单元，对应的获取各个读写地址位置反馈的实际读取值；通过判断单元，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；最终通过判定单元，当判定不符合时，则判定所述DRAM存在故障；有效的解决现有测试方法存在成本高，不能单独测试具体参数的问题。
附图说明
图1为本申请基于March算法优化的DRAM检测故障方法的流程示意图；
图2为本申请基于March算法优化的DRAM检测故障装置的结构框图。
本申请为目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
下面将结合本申请的实施例中的附图，对本申请的实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”、“包含”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。在本申请的权利要求书、说明书以及说明书附图中的术语，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
参考附图1，为本申请一实施例中的基于March算法优化的DRAM检测故障方法的流程示意图；
本申请提供的一种基于March算法优化的DRAM检测故障方法包括：
S1，定位DRAM存储器内各单元的读写地址；
S2，加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与测试写入值对应的测试读取值；
S3，将测试写入值一一对应的写入DRAM存储器中各个读写地址位置；
S4，对应的获取各个读写地址位置反馈的实际读取值；
S5，比对判断测试读取值和实际读取值是否符合预设定的验证规则；
S6，若否，则判定DRAM存在故障。
本申请提出一种DRAM故障检测器用于执行上述的基于March算法优化的DRAM检测故障方法；
在上述步骤S1中，DRAM故障检测器定位DRAM存储器内各单元的读写地址，一般通过试运行DRAM存储器既能够确定DRAM存储器上的若干单元的读写地址。
在上述步骤S2中，DRAM故障检测器加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与测试写入值对应的测试读取值；
在上述的步骤S3～S6中，DRAM故障检测器将测试写入值一一对应的写入DRAM存储器中各个读写地址位置；DRAM故障检测器对应的获取各个读写地址位置反馈的实际读取值；DRAM故障检测器比对判断测试读取值和实际读取值是否符合预设定的验证规则；DRAM故障检测器，在判定不符合预设规则的情况下，则判定DRAM存在故障。
在具体的实施过程中，本申请提出的DRAM故障检测器具有如下的故障检测方法：
实施例1，
上述步骤S2中提出的新型改进算法包括顺序写读数据算法，测试写入值包括第一pattern值，测试读取值采用与测试写入值相同的第一pattern值；
确定DRAM存储器中各个读写地址的顺序排列；
从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入测试写入值的第一pattern值；
从各个读写地址的顺序排列的起始位置直至终点位置按顺序读取实际读取值；
判断读取到的多个实际读取值与测试读取值的第一pattern值是否相同；
若存在一项或多项不相同，则判定DRAM存在故障。
具体为，从起始位置开始，按照地址递增顺序把全部单元写入一个pattern值；然后从起始位置开始，按照地址递增顺序，读出第一个单元的pattern值，再读出第二个单元的pattern值，按照地址依次增序，每次对一个单元进行读操作，直至完成对最后一个单元的读操作。如果有某个单元读出的值不是写入的pattern值，则认为发生故障，以达到顺序写读数据，每个地址依次都写入一个pattern值，然后检查比对其一致性，此测试可捕获以前未检测到的任何寻址错误；以实现故障检测器对于DRAM存储器的正序检测。
实施例2，
在一个实施例中，测试写入值包括与第一pattern值相反的第二pattern值，测试读取值采用与测试写入值的第二pattern值相同的第二pattern值；包括：
确定DRAM存储器中各个读写地址的顺序排列；
从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入测试写入值的第二pattern值；
从各个读写地址的顺序排列的终点位置直至起始位置按顺序读取实际读取值；
判断读取到的多个实际读取值与测试读取值的第二pattern值是否相同；
若存在一项或多项不相同，则判定DRAM存在故障。
具体的，从最后一个单元的位置开始，按照地址递减顺序把全部单元写入一个与第一pattern值相反的第二pattern值，然后读出最后一个单元的pattern值，再读出倒数第二单元的pattern值。按照地址递减顺序，每次对一个单元进行读操作。直至完成全部单元的读写操作，如果有某个单元读出的实际读取值值不是期望写入的第二pattern值，则认为发生故障，以达到顺序写读数据，每个地址依次都写入一个pattern值，然后检查比对其一致性，此测试可捕获以前未检测到的任何寻址错误；以实现故障检测器对于DRAM存储器的反序检测。
结合上述的实施例1与2，本申请进一步提出在故障检测器上加装第一测试缓存模组；
通过提供第一测试缓存将
从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入测试写入值的第一pattern值；从各个读写地址的顺序排列的起始位置直至终点位置按顺序读取实际读取值；判断读取到的多个实际读取值与测试读取值的第一pattern值是否相同；若存在一项或多项不相同，则判定DRAM存在故障；以及
从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入测试写入值的第二pattern值；从各个读写地址的顺序排列的终点位置直至起始位置按顺序读取实际读取值；判断读取到的多个实际读取值与测试读取值的第二pattern值是否相同；若存在一项或多项不相同，则判定DRAM存在故障；中的任一项导入至测试缓存中，以同时进行故障检测。
通过将正序检测或反序检测的任一项存储至第一测试缓存中，能够使的正序检测或反序检测同时进行。
实施例3，
新型改进算法包括随机移动反转算法，测试写入值包括第一二进制值，测试读取值采用与测试写入值的第一二进制值相同的第一二进制值；上述的第一二进制值和第二二进制值分别为0与1；
确定DRAM存储器中各个读写地址的顺序排列；
从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入测试写入值的第一二进制值，第一二进制值为0；
从各个读写地址的顺序排列的起始位置直至终点位置按顺序读取实际读取值；
判断读取到的多个实际读取值与测试读取值的第一二进制值是否相同；
若存在一项或多项不相同，则判定DRAM存在故障。
具体的，从起始位置开始，按照地址递增顺序把全部单元写入第一二进制值；然后从起始位置开始，按照地址递增顺序，读出第一个单元的第一二进制值，再读出第二个单元的第一二进制值，按照地址依次增序，每次对一个单元进行读操作，直至完成对最后一个单元的读操作。如果有某个单元读出的值不是测试读取值的第一二进制值，则认为发生故障。
实施例4，
测试写入值包括与第一二进制值相反的第二二进制值，测试读取值采用与测试写入值的第二二进制值相同的第二二进制值：
确定DRAM存储器中各个读写地址的顺序排列；
从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入测试写入值的第二二进制值，第二二进制为1；
从各个读写地址的顺序排列的终点位置直至起始位置按顺序读取实际读取值；
判断读取到的多个实际读取值与测试读取值的第二pattern值是否相同；
若存在一项或多项不相同，则判定DRAM存在故障。
具体的，从终点位置开始，按照地址递减顺序把全部单元写入第二二进制值；然后从终点位置开始，按照地址递减顺序，读出最后一个单元的第二二进制值，再读出第二个单元的第二二进制值，按照地址依次降序，每次对一个单元进行读操作，直至完成对最前一个单元的读操作。如果有某个单元读出的值不是测试读取值的第二二进制值，则认为发生故障。
结合上述实施例3和4，本申请进一步提出在故障检测器上加装第二测试缓存模组；
通过提供第二测试缓存将
从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入测试写入值的第一二进制值，第一二进制值为0；从各个读写地址的顺序排列的起始位置直至终点位置按顺序读取实际读取值；判断读取到的多个实际读取值与写入的第一二进制值是否相同；若存在一项或多项不相同，则判定DRAM存在故障；以及
从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入测试写入值的第二二进制值，第二二进制为1；从各个读写地址的顺序排列的终点位置直至起始位置按顺序读取实际读取值；判断读取到的多个实际读取值与写入的第二pattern值是否相同；若存在一项或多项不相同，则判定DRAM存在故障；中的任一项导入至测试缓存中，以同时进行故障检测。
实施例5，
新型改进算法包括逐一单元计算法，测试写入值包括第三二进制值和第四二进制值，测试读取值采用与测试写入值的第三二进制值和第四二进制值相同的第三二进制值和第四二进制值，其中第三二进制值和第四二进制值为相反的二进制数值；将测试写入值一一对应的写入DRAM存储器中各个读写地址位置；对应的获取各个读写地址位置反馈的实际读取值；比对判断测试读取值和实际读取值是否符合预设定的验证规则；若否，则判定DRAM存在故障的步骤包括：
确定DRAM存储器中各个读写地址的顺序排列；
从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入测试写入值的第三二进制值；
从起始位置开始，读取第一个单元的实际读取值，并判断其是否与测试读取值的第三二进制值是否相同，若不相同，则判定DRAM存在故障，再将测试写入值的第四二进制值写入第一个单元，依此循环处理至最后一个单元；
从各个读写地址的顺序排列的终点位置直至起始位置按顺序读取实际读取值，并判断实际读取值是否与测试读取值的第四二进制值相同；
若否，则判定DRAM存在故障。
具体的，采用移动反转算法的变体，该算法针对每个连续地址将数据模式左移一位。每次通过时，起始位位置向左移动。为了使用所有可能的数据模式，需要32次通过。该测试对于检测数据敏感错误非常有效。
从起始位置开始，按照地址递增顺序把全部单元写入0；
从起始位置开始，按照地址递增顺序，读出第一个单元的0，然后写入1，再读出第二个单元的0，然后写入1。按照地址依次增序，每次对一个单元进行写读操作，当完成对最后一个单元的读写时，这一步骤中如果有某个单元读出的值不是0，则认为发生故障；
从最后一个单元的位置开始，按照地址依次降序，读出最后一个单元的1，然后写入0，再读出倒数第二单元的1，然后写入0。按照地址递减顺序，每次对一个单元进行读写操作，即读1写0。当完成全部单元的读写时，这一步骤中如果有某个单元读出的值不是期望的值1，则认为发生故障。
从起始位置开始，按照地址递增顺序，全部单元写入1；
从起始位置开始，按照地址递增顺序，读出第一个单元的1，然后写入0，再读出第二个单元的1，再写入0。按照地址依次增序，每次对一个单元进行读写操作，当完成对最后一个单元的读写时，这一步骤中如果有某个单元读出的值不是1，则认为发生故障；
从最后一个单元的位置开始，按照地址依次降序，读出最后一个单元的0，然后写入1，再读出倒数第二单元的0，然后写入1。按照地址递减顺序，每次对一个单元进行读写操作，即读0写1。当完成全部单元的读写时，这一步骤中如果有某个单元读出的值不是期望的值0，则认为发生故障。
实施例6，
检测方法通过交替读取两个地址来“锤击”行，然后验证其他地址的内容是否存在干扰错误。在第一遍中，地址对以最高可能的速率被锤击。如果在第一次通过时检测到错误，则不会立即报告错误，而是开始第二次通过。在此过程中，内存供应商认为地址对以较低的速率被锤击(每64ms 200K次访问)。如果在此过程中也检测到错误，则将错误照常报告给用户。但是，如果仅第一遍产生错误，则会向用户显示警告消息。
参考附图2，为本申请提出的一种基于March算法优化的DRAM检测故障装置的结构框图，包括：
地址定位单元1，用于定位DRAM存储器内各单元的读写地址；
算法加载单元2，用于加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与测试写入值对应的测试读取值；
写入单元3，用于将测试写入值一一对应的写入DRAM存储器中各个读写地址位置；
读取单元4，用于对应的获取各个读写地址位置反馈的实际读取值；
判断单元5，用于比对判断测试读取值和实际读取值是否符合预设定的验证规则；
判定单元6，用于若否，则判定DRAM存在故障。
本申请还提出一种DRAM测试系统，包括：
用于存储测试程序的程序储存模块；
与测试架连接的电流测试模块以及测试控制模块，测试控制模块与测试架、程序储存模块和电流测试模块连接；
测试控制模块接收测试开关命令对待测试DRAM进行电流测试和功能测试并上传测试结果。
尽管已经示出和描述了本申请的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本申请的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种基于March算法优化的DRAM检测故障方法，其特征在于，包括：
定位DRAM存储器内各单元的读写地址；
加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；
将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；
对应的获取各个读写地址位置反馈的实际读取值；
比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；
若否，则判定所述DRAM存在故障。
2.根据权利要求1所述的基于March算法优化的DRAM检测故障方法，其特征在于，所述新型改进算法包括顺序写读数据算法，所述测试写入值包括第一pattern值，所述测试读取值采用与测试写入值相同的第一pattern值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一pattern值；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与测试读取值的第一pattern值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
3.根据权利要求2所述的基于March算法优化的DRAM检测故障方法，其特征在于，所述测试写入值包括与第一pattern值相反的第二pattern值，所述测试读取值采用与测试写入值的第二pattern值相同的第二pattern值；所述将测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤还包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二pattern值；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与所述测试读取值的第二pattern值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
4.根据权利要求3所述的基于March算法优化的DRAM检测故障方法，其特征在于，提供第一测试缓存将
所述从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一pattern值；从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与测试读取值的第一pattern值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；以及
所述从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二pattern值；从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与测试读取值的第二pattern值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；中的任一项导入至第一测试缓存中，以同时进行正序与反序故障检测。
5.根据权利要求1所述的基于March算法优化的DRAM检测故障方法，其特征在于，所述新型改进算法包括随机移动反转算法，所述测试写入值包括第一二进制值，所述测试读取值采用与测试写入值的第一二进制值相同的第一二进制值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一二进制值，所述第一二进制值为0；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与测试读取值的第一二进制值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
6.根据权利要求5所述的基于March算法优化的DRAM检测故障方法，其特征在于，所述测试写入值包括与第一二进制值相反的第二二进制值，所述测试读取值采用与测试写入值的第二二进制值相同的第二二进制值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置，对应的获取各个读写地址位置反馈的实际读取值，比对判断所述测试读取值和实际读取值是否符合预设定的验证规则，若否，则判定所述DRAM存在故障的步骤还包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二二进制值，第二二进制为1；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；
判断读取到的多个所述实际读取值与测试读取值的第二pattern值是否相同；
若存在一项或多项不相同，则判定所述DRAM存在故障。
7.根据权利要求6所述的基于March算法优化的DRAM检测故障方法，其特征在于，提供第二测试缓存将
所述从各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第一二进制值，所述第一二进制值为0；从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与写入的第一二进制值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；以及
所述从各个读写地址的顺序排列的终点位置直至起始位置按顺序写入所述测试写入值的第二二进制值，第二二进制为1；从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取所述实际读取值；判断读取到的多个所述实际读取值与写入的第二pattern值是否相同；若存在一项或多项不相同，则判定所述DRAM存在故障；中的任一项导入至第二测试缓存中，以同时进行正序与反序故障检测。
8.根据权利要求1所述的基于March算法优化的DRAM检测故障方法，其特征在于，所述新型改进算法包括逐一单元计算法，所述测试写入值包括第三二进制值和第四二进制值，所述测试读取值采用与测试写入值的第三二进制值和第四二进制值相同的第三二进制值和第四二进制值，其中第三二进制值和第四二进制值为相反的二进制数值；所述将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；对应的获取各个读写地址位置反馈的实际读取值；比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；若否，则判定所述DRAM存在故障的步骤包括：
确定DRAM存储器中各个读写地址的顺序排列；
从所述各个读写地址的顺序排列的起始位置直至终点位置按顺序写入所述测试写入值的第三二进制值；
从起始位置开始，读取第一个单元的实际读取值，并判断其是否与所述测试读取值的第三二进制值是否相同，若不相同，则判定所述DRAM存在故障，再将所述测试写入值的第四二进制值写入第一个单元，依此循环处理至最后一个单元；
从所述各个读写地址的顺序排列的终点位置直至起始位置按顺序读取实际读取值，并判断实际读取值是否与测试读取值的第四二进制值相同；
若否，则判定所述DRAM存在故障。
9.一种基于March算法优化的DRAM检测故障装置，其特征在于，包括：
地址定位单元，用于定位DRAM存储器内各单元的读写地址；
算法加载单元，用于加载预存的新型改进算法以获取与读写地址数量和位置相应的测试写入值和与所述测试写入值对应的测试读取值；
写入单元，用于将所述测试写入值一一对应的写入DRAM存储器中各个读写地址位置；
读取单元，用于对应的获取各个读写地址位置反馈的实际读取值；
判断单元，用于比对判断所述测试读取值和实际读取值是否符合预设定的验证规则；
判定单元，用于若否，则判定所述DRAM存在故障。
10.一种DRAM测试系统，其特征在于，包括：
用于存储测试程序的程序储存模块；
与测试架连接的电流测试模块以及测试控制模块，所述测试控制模块与所述测试架、所述程序储存模块和所述电流测试模块连接；
所述测试控制模块接收测试开关命令对待测试DRAM进行电流测试和功能测试并上传测试结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010430365.3A CN112053732A (zh) | 2020-05-20 | 2020-05-20 | 基于March算法优化的DRAM检测故障方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010430365.3A CN112053732A (zh) | 2020-05-20 | 2020-05-20 | 基于March算法优化的DRAM检测故障方法、装置及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112053732A true CN112053732A (zh) | 2020-12-08 |
Family
ID=73609380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010430365.3A Pending CN112053732A (zh) | 2020-05-20 | 2020-05-20 | 基于March算法优化的DRAM检测故障方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112053732A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112233718A (zh) * | 2020-12-15 | 2021-01-15 | 深圳市芯天下技术有限公司 | 存储单元的故障定位分析方法、装置、存储介质和终端 |
| CN116820860A (zh) * | 2023-08-28 | 2023-09-29 | 英特尔(中国)研究中心有限公司 | 处理器及其测试方法 |
| CN117949706A (zh) * | 2024-03-21 | 2024-04-30 | 苏州珂晶达电子有限公司 | 晶圆检测系统、方法及存储介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471482A (en) * | 1994-04-05 | 1995-11-28 | Unisys Corporation | VLSI embedded RAM test |
| TW201019334A (en) * | 2008-11-07 | 2010-05-16 | Silicon Motion Inc | Method for testing storage apparatus and system thereof |
| CN101763902A (zh) * | 2008-12-23 | 2010-06-30 | 慧帝科技(深圳)有限公司 | 测试储存装置的方法及其系统 |
| CN104361909A (zh) * | 2014-12-02 | 2015-02-18 | 大唐微电子技术有限公司 | 一种片上ram内建自测试方法及电路 |
| CN104459522A (zh) * | 2013-09-17 | 2015-03-25 | 比亚迪股份有限公司 | 芯片自测方法及系统 |
| CN105760268A (zh) * | 2016-02-23 | 2016-07-13 | 大唐微电子技术有限公司 | 一种片上随机存取存储器内建自测试方法和装置 |
| CN108694985A (zh) * | 2017-04-06 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 用于检测存储器故障的测试方法及测试电路 |
| CN110990204A (zh) * | 2019-11-24 | 2020-04-10 | 苏州浪潮智能科技有限公司 | 内存压力测试方法、装置、设备及计算机可读存储介质 |
-
2020
- 2020-05-20 CN CN202010430365.3A patent/CN112053732A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471482A (en) * | 1994-04-05 | 1995-11-28 | Unisys Corporation | VLSI embedded RAM test |
| TW201019334A (en) * | 2008-11-07 | 2010-05-16 | Silicon Motion Inc | Method for testing storage apparatus and system thereof |
| CN101763902A (zh) * | 2008-12-23 | 2010-06-30 | 慧帝科技(深圳)有限公司 | 测试储存装置的方法及其系统 |
| CN104459522A (zh) * | 2013-09-17 | 2015-03-25 | 比亚迪股份有限公司 | 芯片自测方法及系统 |
| CN104361909A (zh) * | 2014-12-02 | 2015-02-18 | 大唐微电子技术有限公司 | 一种片上ram内建自测试方法及电路 |
| CN105760268A (zh) * | 2016-02-23 | 2016-07-13 | 大唐微电子技术有限公司 | 一种片上随机存取存储器内建自测试方法和装置 |
| CN108694985A (zh) * | 2017-04-06 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 用于检测存储器故障的测试方法及测试电路 |
| CN110990204A (zh) * | 2019-11-24 | 2020-04-10 | 苏州浪潮智能科技有限公司 | 内存压力测试方法、装置、设备及计算机可读存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| 孙华义;郑学仁;闾晓晨;王颂辉;吴焯焰;: "嵌入式存储器内建自测试的一种新型应用", 中国集成电路, no. 11 * |
| 王曼雨: "存储器测试算法与实现", 中国优秀硕士学位论文全文数据库 信息科技辑, pages 137 - 40 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112233718A (zh) * | 2020-12-15 | 2021-01-15 | 深圳市芯天下技术有限公司 | 存储单元的故障定位分析方法、装置、存储介质和终端 |
| CN112233718B (zh) * | 2020-12-15 | 2021-03-23 | 深圳市芯天下技术有限公司 | 存储单元的故障定位分析方法、装置、存储介质和终端 |
| CN116820860A (zh) * | 2023-08-28 | 2023-09-29 | 英特尔(中国)研究中心有限公司 | 处理器及其测试方法 |
| CN117949706A (zh) * | 2024-03-21 | 2024-04-30 | 苏州珂晶达电子有限公司 | 晶圆检测系统、方法及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112053732A (zh) | 基于March算法优化的DRAM检测故障方法、装置及系统 | |
| US6574757B1 (en) | Integrated circuit semiconductor device having built-in self-repair circuit for embedded memory and method for repairing the memory | |
| CN104240768B (zh) | 用于测试存储器的方法和存储器系统 | |
| US7454671B2 (en) | Memory device testing system and method having real time redundancy repair analysis | |
| JPS61202255A (ja) | ランダムアクセスメモリの迅速な機能試験方法及び装置 | |
| US8572444B2 (en) | Memory apparatus and testing method thereof | |
| US4912710A (en) | Self-checking random access memory | |
| KR100297709B1 (ko) | 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비 | |
| US7797594B1 (en) | Built-in self-test of 3-dimensional semiconductor memory arrays | |
| US8321726B2 (en) | Repairing memory arrays | |
| CN113823349A (zh) | 芯片失效模式的确定方法、终端 | |
| US7464309B2 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
| CN112420117A (zh) | 测试sram的方法、装置、计算机设备及存储介质 | |
| CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| CN112151103B (zh) | 基于March算法的DRAM故障检测方法和装置 | |
| JP2007102940A (ja) | 試験装置、及び試験方法 | |
| CN106776173B (zh) | 一种内存检测方法及装置 | |
| US7464308B2 (en) | CAM expected address search testmode | |
| CN113889176A (zh) | Ddr芯片的存储单元的测试方法、装置、设备及存储介质 | |
| JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
| CN114898795B (zh) | 一种芯片读写检测方法、装置、控制器及介质 | |
| CN112102874B (zh) | Dram测试系统、测试方法和装置 | |
| Au et al. | Quality assurance in memory built-in self-test tools | |
| JP4678994B2 (ja) | メモリの不良救済解析方法・メモリ試験装置 | |
| CN117393032B (zh) | 一种存储装置及其数据处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201208 |