CN112233718A - 存储单元的故障定位分析方法、装置、存储介质和终端 - Google Patents

存储单元的故障定位分析方法、装置、存储介质和终端 Download PDF

Info

Publication number
CN112233718A
CN112233718A CN202011475437.2A CN202011475437A CN112233718A CN 112233718 A CN112233718 A CN 112233718A CN 202011475437 A CN202011475437 A CN 202011475437A CN 112233718 A CN112233718 A CN 112233718A
Authority
CN
China
Prior art keywords
model
fault
address
storage unit
excitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011475437.2A
Other languages
English (en)
Other versions
CN112233718B (zh
Inventor
潘雷
赖巍
唐维强
周幸福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202011475437.2A priority Critical patent/CN112233718B/zh
Publication of CN112233718A publication Critical patent/CN112233718A/zh
Application granted granted Critical
Publication of CN112233718B publication Critical patent/CN112233718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储单元的故障定位分析方法、装置、存储介质和终端，通过使用Magnum II测试系统的错误捕获内存和算法生成器代替传统的烧录器和chroma测试机，用错误捕获内存记录失效地址的行和列，然后用算法生成器产生pattern去做分析；本技术方案不但能定位失效的存储单元，还能对存储单元进行故障原因分析；可通过算法生成器自动产生pattern做分析，通用性好。

Description

存储单元的故障定位分析方法、装置、存储介质和终端
技术领域
本发明涉及非易失存储器技术领域，尤其涉及的是一种存储单元的故障定位分析方法、装置、存储介质和终端。
背景技术
随着半导体技术和工艺的发展，Nor flash 的容量也越做越大；以128M为例,128M=128*1024*1024个Bit，如果其中一个Bit出错，虽然相对于128*1024*1024来说，单个Bit比例很小，但是这颗芯片还是要报废，所以对于失效Bit的定位和分析就非常重要了。
传统的做法是：
1.用烧录器读写数据，然后定位失效Bit地址；
2.根据失效地址修改chroma（自动测试设备）测试pattern（即需要测试芯片的时序特征）；
3.在测试仪器上确认失效地址读写时间是否有异常，失效bit VT（阈值电压）等信息。
上述这种做法的不足如下：
1.烧录器只能定位失效bit,不能做进一步的分析；
2.由于每颗芯片失效Bit是随机的，chroma每次分析都需要修改pattern，通用性差。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种存储单元的故障定位分析方法、装置、存储介质和终端，旨在解决现有的存储单元故障定位方法只能定位失效存储单元，不能对存储单元进行分析，以及通用性差的问题。
本发明的技术方案如下：一种存储单元的故障定位分析方法，其中，整个过程在Magnum II测试系统里面完成，具体包括以下步骤：
在算法生成器里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址；
在错误捕获内存里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线和位线一一对应；
生成存储单元阵列的多种的故障模型激励；
将故障模型激励逐一发送至第二模型和参考模型；
将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对，若作出的操作结果符合期望，则结束故障定位分析，
若作出的操作结果不符合期望，则通过第二模型内存储单元与Nor flash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录；通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析，然后结束故障定位分析。
所述的存储单元的故障定位分析方法，其中，所述故障模型激励包括需要写入数据的存储单元地址、需要写入的数据以及需要的时钟波形。
所述的存储单元的故障定位分析方法，其中，所述故障原因分析包括对存储单元的阈值电压的分析。
所述的存储单元的故障定位分析方法，其中，所述第二模型根据故障模型激励作出的操作结果，具体过程如下：
根据故障模型激励对第二模型的相应地址的存储单元按照选择的时钟波形写入数据；
根据故障模型激励将第二模型的相应地址的存储单元写入的数据按照选择的时钟波形读出。
所述的存储单元的故障定位分析方法，其中，通过不断生成故障模型激励，遍历Nor flash所有的存储单元，完成故障定位分析的覆盖。
一种存储单元的故障定位分析装置，其中，整个过程在 Magnum II测试系统里面完成，包括：
第一模型构建模块，在算法生成器里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址；
第二模型构建模块，在错误捕获内存里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线和位线一一对应；
激励生成模块，生成存储单元阵列的多种的故障模型激励；
激励发送模块，将故障模型激励发送至第二模型和参考模型；
比对模块，将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对；
故障地址记录模块，若作出的操作结果不符合期望，则通过第二模型内存储单元与Norflash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录；
故障分析模块，通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析。
所述的存储单元的故障定位分析装置，其中，所述激励生成模块通过算法生成器实现，包括：
地址生成模块，生成X地址和Y地址；
数据生成器模块，控制生成需要写入的数据；
波形选择器模块，控制需要的波形选择器。
所述的存储单元的故障定位分析装置，其中，所述地址生成模块包括用于生成X地址的X地址生成器模块和用于生成Y地址的Y地址生成器模块。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端设备，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种存储单元的故障定位分析方法、装置、存储介质和终端，通过使用 Magnum II测试系统的错误捕获内存 和算法生成器代替传统的烧录器和chroma测试机，用错误捕获内存记录失效地址的行和列，然后用算法生成器产生pattern去做分析；本技术方案不但能定位失效的存储单元，还能对存储单元进行故障原因分析；可通过算法生成器自动产生pattern做分析，通用性好。
附图说明
图1是本发明中存储单元的故障定位分析方法的步骤流程图。
图2是本发明中第一模型的X地址和Y地址分别与第二模型行地址和列地址对应的示意图。
图3是本发明中第二模型中读出的数据示意图。
图4是本发明中算法生成器中的模块示意图。
图5是本发明中存储单元的故障定位分析装置的示意图。
图6是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，一种存储单元的故障定位分析方法，整个过程在 Magnum II测试系统（Magnum II测试系统包括APG和ECR，是上海Teradyne公司生产的存储器自动测试机，它由主机和测试底架组成，每个测试底架包含5个网站装配板(Site Assembly Board)，每个装配板有128组测试通道，可用来连接DUT(Device Under Test)的管脚，5个装配板之间完全相互独立，故可以联合多个装配板测试管脚数更多的产品。除了与主机通信的装配板外，测试底架还包括系统电源供给、电源监控板、冷却风扇、以太网集线器和测试板锁定装置。使用Magnum II测试系统时，通过主机编程的方式配置各装配板，再由各装配板对DUT进行一系列向量测试，最终在主机的UI界面打印出测试结果。）里面完成，具体包括以下步骤：
S1：在APG(Algorithmic Pattern Generator，算法生成器)里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址。
S2：在ECR（Error Catch Ram，错误捕获内存）里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线(Word Line)和位线(Bit Line)一一对应。
S3：生成故障模型激励。
其中，如图4（图4是算法生成器的配置功能示意图）所示（通过X/Y地址生成器、数据生成器和波形选择器就可以按照我们需要的波形给到待测芯片的I/O脚），APG代替传统的chroma测试机，生成故障模型激励（故障模型激励包括需要写入数据的X地址和Y地址，需要写入的数据，需要的时钟波形，以及对应的故障模型）：通过XALU（X地址生成器，生成X地址）和YALU（Y地址生成器，生成Y地址）来控制要写的地址，用Data Generator（数据生成器）来控制需要写入的数据，Chip selects（波形选择器）来控制需要的波形选择器，这样就能根据需求分析有问题的地址的存储单元了。
其中，针对Nor FLASH存储单元阵列的各类故障模型，如阵列中一个或多个单元的一位或多位固定为0或固定为1故障（Stuck at 0 or 1 fault）、阵列中一个或多个单元固定开路故障（Stuck open fault）、状态转换故障（TransiTIon fault）、数据保持故障（Datamaintaining fault）、状态耦合故障（Coupling fault）等，有相应的多种算法用于对各种故障类型加以测试，本技术方案采用，全0、全1，棋盘格、反棋盘格，累加，随机数的测试算法。
S4：将故障模型激励发送至第二模型和参考模型。
S5：将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对，若作出的操作结果符合期望，则跳转至S6，若作出的操作结果不符合期望，则跳转至S7。
S6：重复S3至S5，根据不同的故障模型激励遍历Nor flash所有的存储单元，完成故障定位分析的覆盖。
S7：通过第二模型内存储单元与Nor flash的存储单元的地址对应关系，找到Norflash中出现故障的存储单元的地址并进行记录。
S8：通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析，并跳转至S6。
其中，通过第一模型的X地址和Y地址来对应第二模型行地址和列地址，根据故障模型激励对第二模型的相应地址的存储单元写入数据后再读出，再与参考模型的期望进行比对，如果出现不匹配的情况，ECR根据第二模型内存储单元与Nor flash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录，APG通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析，如图2（图2为错误捕获内存的示意图）所示。
其中，所述存储单元的故障原因分析包括对存储单元的起始Vt进行分析，对存储单元切片进行制造工艺的分析，等。在 Magnum II测试系统中，主要为对存储单元的起始Vt进行分析，为后续Nor flash的制备提供参考数据。
图3（图3是错误捕获过程的示意图）是写操作后读出的数据，我们以写入 00 为例子：第二模型行地址和列地址对应A第一模型的X地址和Y地址，第二模型中写操作后读出的数据01,04,03,05都是与目标数据（即参考模型的期望）不匹配的，通过第二模型行地址和列地址可以记录到数据不匹配的存储单元地址。
如图5所示，一种存储单元的故障定位分析装置，整个过程在 Magnum II测试系统里面完成，包括：
第一模型构建模块101，在APG里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址；
第二模型构建模块102，在ECR里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线和位线一一对应；
激励生成模块103，生成存储单元阵列的多种的故障模型激励；
激励发送模块104，将故障模型激励逐一发送至第二模型和参考模型；
比对模块105，将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对；
故障地址记录模块106，若作出的操作结果不符合期望，则通过第二模型内存储单元与Nor flash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录；
故障分析模块107，通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析。
请参照图6，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：整个过程在 Magnum II测试系统里面完成；在APG里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址；在ECR里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线和位线一一对应；生成存储单元阵列的多种的故障模型激励；将故障模型激励逐一发送至第二模型和参考模型；将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对，若作出的操作结果符合期望，则结束故障定位分析，若作出的操作结果不符合期望，则通过第二模型内存储单元与Nor flash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录；通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析，然后结束故障定位分析。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：获取电梯群组的外部采集设备采集的待乘坐电梯的用户的请求信息；整个过程在 Magnum II测试系统里面完成；在APG里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址；在ECR里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线和位线一一对应；生成存储单元阵列的多种的故障模型激励；将故障模型激励逐一发送至第二模型和参考模型；将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对，若作出的操作结果符合期望，则结束故障定位分析，若作出的操作结果不符合期望，则通过第二模型内存储单元与Nor flash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录；通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析，然后结束故障定位分析。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种存储单元的故障定位分析方法，其特征在于，整个过程在 Magnum II测试系统里面完成，具体包括以下步骤：
在算法生成器里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址；
在错误捕获内存里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线和位线一一对应；
生成存储单元阵列的多种的故障模型激励；
将故障模型激励逐一发送至第二模型和参考模型；
将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对，若作出的操作结果符合期望，则结束故障定位分析，
若作出的操作结果不符合期望，则通过第二模型内存储单元与Nor flash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录；通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析，然后结束故障定位分析。
2.根据权利要求1所述的存储单元的故障定位分析方法，其特征在于，所述故障模型激励包括需要写入数据的存储单元地址、需要写入的数据以及需要的时钟波形。
3.根据权利要求1所述的存储单元的故障定位分析方法，其特征在于，所述故障原因分析包括对存储单元的阈值电压的分析。
4.根据权利要求1所述的存储单元的故障定位分析方法，其特征在于，所述第二模型根据故障模型激励作出的操作结果，具体过程如下：
根据故障模型激励对第二模型的相应地址的存储单元按照选择的时钟波形写入数据；
根据故障模型激励将第二模型的相应地址的存储单元写入的数据按照选择的时钟波形读出。
5.根据权利要求1所述的存储单元的故障定位分析方法，其特征在于，通过不断生成故障模型激励，遍历Nor flash所有的存储单元，完成故障定位分析的覆盖。
6.一种存储单元的故障定位分析装置，其特征在于，整个过程在 Magnum II测试系统里面完成，包括：
第一模型构建模块，在算法生成器里面构建一个与Nor flash的存储单元一致的第一模型，所述第一模型包括X地址和Y地址；
第二模型构建模块，在错误捕获内存里面构建一个与Nor flash的存储单元一致的第二模型，所述第二模型包括行地址和列地址，所述第一模型的X地址和Y地址分别与第二模型行地址和列地址一一对应，而第二模型行地址和列地址分别与Nor flash的字线和位线一一对应；
激励生成模块，生成存储单元阵列的多种的故障模型激励；
激励发送模块，将故障模型激励发送至第二模型和参考模型；
比对模块，将第二模型根据故障模型激励作出的操作结果与参考模型根据故障模型激励作出的期望进行比对；
故障地址记录模块，若作出的操作结果不符合期望，则通过第二模型内存储单元与Norflash的存储单元的地址对应关系，找到Nor flash中出现故障的存储单元的地址并进行记录；
故障分析模块，通过第二模型内存储单元与第一模型内存储单元的对应关系，找到第一模型内出现故障的存储单元的地址并进行故障原因分析。
7.根据权利要求6所述的存储单元的故障定位分析装置，其特征在于，所述激励生成模块通过算法生成器实现，包括：
地址生成模块，生成X地址和Y地址；
数据生成器模块，控制生成需要写入的数据；
波形选择器模块，控制需要的波形选择器。
8.根据权利要求7所述的存储单元的故障定位分析装置，其特征在于，所述地址生成模块包括用于生成X地址的X地址生成器模块和用于生成Y地址的Y地址生成器模块。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至5任一项所述的方法。
10.一种终端设备，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至5任一项所述的方法。
CN202011475437.2A 2020-12-15 2020-12-15 存储单元的故障定位分析方法、装置、存储介质和终端 Active CN112233718B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011475437.2A CN112233718B (zh) 2020-12-15 2020-12-15 存储单元的故障定位分析方法、装置、存储介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011475437.2A CN112233718B (zh) 2020-12-15 2020-12-15 存储单元的故障定位分析方法、装置、存储介质和终端

Publications (2)

Publication Number Publication Date
CN112233718A true CN112233718A (zh) 2021-01-15
CN112233718B CN112233718B (zh) 2021-03-23

Family

ID=74124026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011475437.2A Active CN112233718B (zh) 2020-12-15 2020-12-15 存储单元的故障定位分析方法、装置、存储介质和终端

Country Status (1)

Country Link
CN (1) CN112233718B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649051A (zh) * 2022-03-22 2022-06-21 合肥悦芯半导体科技有限公司 存储器测试方法、设备及系统
WO2023030371A1 (zh) * 2021-09-02 2023-03-09 华为技术有限公司 内存链路故障检测方法，装置及相关设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326046A (zh) * 2015-06-30 2017-01-11 上海华虹集成电路有限责任公司 存储器控制器的验证环境平台
CN107610738A (zh) * 2017-09-29 2018-01-19 北京中电华大电子设计有限责任公司 一种高效的存储器失效分析方法
US10393801B2 (en) * 2015-11-27 2019-08-27 Micron Technology, Inc. Fault isolation system and method for detecting faults in a circuit
CN111261218A (zh) * 2020-04-27 2020-06-09 深圳市芯天下技术有限公司 多颗Norflash样品同时测试的方法
CN112053732A (zh) * 2020-05-20 2020-12-08 深圳市宏旺微电子有限公司 基于March算法优化的DRAM检测故障方法、装置及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326046A (zh) * 2015-06-30 2017-01-11 上海华虹集成电路有限责任公司 存储器控制器的验证环境平台
US10393801B2 (en) * 2015-11-27 2019-08-27 Micron Technology, Inc. Fault isolation system and method for detecting faults in a circuit
CN107610738A (zh) * 2017-09-29 2018-01-19 北京中电华大电子设计有限责任公司 一种高效的存储器失效分析方法
CN111261218A (zh) * 2020-04-27 2020-06-09 深圳市芯天下技术有限公司 多颗Norflash样品同时测试的方法
CN112053732A (zh) * 2020-05-20 2020-12-08 深圳市宏旺微电子有限公司 基于March算法优化的DRAM检测故障方法、装置及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
匿名: "基于Magnum II测试系统的MRAM VDMR8M32测试技术研究", 《HTTPS://WWW.EEFOCUS.COM/TEST-MEASUREMENT/391026》 *
汤凡等: "基于MAGNUM 2的MRAM测试方法", 《测控在线 HTTP://WWW.MCT.COM.CN/NEWS/507.HTML》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023030371A1 (zh) * 2021-09-02 2023-03-09 华为技术有限公司 内存链路故障检测方法，装置及相关设备
CN114649051A (zh) * 2022-03-22 2022-06-21 合肥悦芯半导体科技有限公司 存储器测试方法、设备及系统

Also Published As

Publication number Publication date
CN112233718B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US7890819B2 (en) Method and apparatus for storing failing part locations in a module
DE69634778T2 (de) Vorrichtung zum parallelen prüfen von halbleiterschaltkreisen
CN112233718B (zh) 存储单元的故障定位分析方法、装置、存储介质和终端
US7152192B2 (en) System and method of testing a plurality of memory blocks of an integrated circuit in parallel
US20070061637A1 (en) Process for conducting high-speed bitmapping of memory cells during production
CN107391333B (zh) 一种osd磁盘故障测试方法及系统
US7339844B2 (en) Memory device fail summary data reduction for improved redundancy analysis
DE19820442A1 (de) Verfahren zum Prüfen von Speicheroperationen unter Verwendung einer Selbstreparaturschaltung und zum Sperren von Speicherstellen auf Dauer
US7490276B1 (en) Testing self-repairing memory of a device
CN105006253B (zh) 一种闪存芯片数据保留性检查方法及系统
US20130135951A1 (en) Systems and methods for testing and assembling memory modules
CN101133340B (zh) 测试装置、测试方法、电子元件的生产方法、测试模拟器以及测试模拟方法
US6192495B1 (en) On-board testing circuit and method for improving testing of integrated circuits
US6161052A (en) Method for identifying a component with physical characterization
CN115547400A (zh) 非易失性存储芯片测试系统及非易失性存储芯片测试方法
US6012157A (en) System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information
CN114664369A (zh) 一种存储芯片测试方法及装置
CN114283868A (zh) 闪存芯片的可靠性测试方法、装置、电子设备及存储介质
CN113823349A (zh) 芯片失效模式的确定方法、终端
CN104050308A (zh) 切割诊断（cid）—提高成品率陡升工艺的产量的方法
CN113409878A (zh) 闪存错误信息检测方法、替换方法、装置、设备及存储介质
CN117290165A (zh) 一种芯片测试的方法、系统、装置及存储介质
CN115691632A (zh) 测试控制系统和方法
US5758063A (en) Testing mapped signal sources
CN113010423B (zh) 电能表软件可靠性检测方法、装置、计算机设备和介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Paragon Technology (Shenzhen) Ltd.