DE10109335C2 - Integriertes Halbleiterspeicherbauelement - Google Patents

Description

Die Erfindung betrifft ein integriertes Halbleiterspeicher­ bauelement, das zur Ermittlung von funktionsfähigen und feh­ lerhaften Speicherzellen einem Speicherzellentest unterzieh­ bar ist, mit adressierbaren normalen Speicherzellen, einer ersten Redundanzeinheit, die erste adressierbare redundante Speicherzellen und optisch programmierbare Schalter zum Er­ setzen einer Adresse einer fehlerhaften normalen Speicherzel­ le durch die Adresse einer ersten redundanten Speicherzelle aufweist, und einer zweiten Redundanzeinheit, die zweite adressierbare redundante Speicherzellen und elektrisch pro­ grammierbare Schalter zum Ersetzen einer Adresse einer feh­ lerhaften normalen Speicherzelle durch die Adresse einer zweiten redundanten Speicherzelle aufweist.

Integrierte Halbleiterspeicher weisen im Allgemeinen zur Re­ paratur fehlerhafter Speicherzellen redundante Speicherzellen auf, die meist zu redundanten Reihenleitungen und redundanten Spaltenleitungen zusammengefaßt sind, welche die regulären Leitungen mit defekten Speicherzellen adressmäßig ersetzen können.

Dabei wird der integrierte Speicher beispielsweise mit einer externen Prüfeinrichtung oder einer Selbsttesteinrichtung ge­ prüft und anschließend anhand einer sogenannten Redundanzana­ lyse eine Programmierung der redundanten Elemente vorgenom­ men. Eine Redundanzschaltung weist dann programmierbare Ele­ mente, beispielsweise in Form von programmierbaren Fuses auf, die zum Ersetzen der Adresse einer defekten Zelle, Zeilen- oder Spaltenleitung durch eine fehlerfreie redundante Zelle, Zeilen- oder Spaltenleitung dienen.

Dabei sind sowohl programmierbare Schalter üblich, die beim Programmieren von einem leitenden (niedrigohmigen) in einen nichtleitenden (hochohmigen) Zustand gebracht werden (soge­ nannte Fuses), als auch programmierbare Schalter, die beim Programmieren von einem hochohmigen in einen niedrigohmigen Zustand versetzt werden (sogenannte Antifuses).

Das Programmieren der Fuses ist ein einmaliger, irreversibler Vorgang, mit dem der programmierbare Schalter dauerhaft in den gewünschten Zustand gebracht wird. Die Programmierung kann dabei durch Beaufschlagen des programmierbaren Schalters mit einem Laserpuls oder mit einem elektrischen Spannungs- oder Stromimpuls erfolgen. Im ersteren Fall spricht man von Laserfuses, im letzteren Fall von e-Fuses.

Es ist bekannt, bei einem integriertem Halbleiterspeicher zwei getrennte Redundanzeinheiten vorzusehen. Eine erste Red- undanzeinheit weist dabei üblicherweise eine große Zahl red- undanter Speicherzellen auf, deren Adressen durch die Pro­ grammierung von Laserfuses die Adressen defekter normaler Speicherzellen ersetzen können. Diese Speicherzellen werden zur Reparatur des Speichers auf Waferebene verwendet, wo die Laserfuses für den Laserstrahl noch problemlos zugänglich sind.

Nachdem die Speicherbausteine gehäust sind, sind die Laserfu­ ses für einen Laserstrahl nicht mehr zugänglich. Um dennoch Speicherzellenfehler reparieren zu können, die bei späteren Tests an gehäusten Bausteinen auftreten, ist bei diesem Kon­ zept eine sehr begrenzte Anzahl von redundanten Speicherzel­ len vorgesehen, die durch elektrische Fuses aktiviert werden können. Eine Reparatur mit e-Fuses findet auf Waferebene nicht statt, da hier noch eine große Anzahl von Laserfuses vorhanden ist.

Bei diesem Redundanzkonzept tritt das Problem auf, daß die elektrischen Fuses und deren Ansteuerschaltungen bei den Tests auf Waferebene, bei denen ihre Funktionalität noch nicht benötigt wird, dennoch Rückwirkungen auf die Funktion anderer Bauelemente des Halbleiterspeichers haben können, was die Prüfung auf Funktionsfähigkeit dieser Bauelemente er­ schwert, oder bei fehlerhaften e-Fuse Ansteuerschaltungen so­ gar unmöglich machen kann.

Darüber hinaus verursachen die elektrischen Fuses und die für ihre Ansteuerung und Programmierung erforderliche Logik zu­ sätzlichen Herstellungsaufwand und damit zusätzliche Kosten. Diese werden überflüssig, wenn ein Herstellungsprozess bezie­ hungsweise die Prüftechnik für ein bestimmtes Speicherdesign so gut eingeschwungen ist, daß auf Bausteinebene nur noch sehr wenig Fehler auftreten.

Werden die elektrischen Fuses ganz weggelassen, also die ent­ sprechenden Prozessschritte bei der Herstellung ausgelassen, ergeben sich auf dem Baustein anstelle ungeschossener Antifu­ ses mit hohem Widerstand nunmehr Kurzschlüsse, die beim Aus­ lesen der Antifuses fälschlicherweise als geschossene Fuses interpretiert würden. Eine solche Vorgehensweise stellt somit keinen gangbaren Weg dar.

Ein Lösung besteht in der Verwendung einer separaten Maske für die Prozessierung, bei der die Logik für die Reparatur für die elektrischen Fuses generell ausgeschaltet ist. Aller­ dings erfordert diese Lösung eine zusätzliche Maske.

Die Druckschrift US 6 081 910 offenbart ein integriertes Halbleiterspeicherbauelement mit einer Redundanzeinheit, die in zwei Durchgängen mittels dauerhaft programmierbarer Schal­ ter für die Ersetzung fehlerhafter Speicherzellen program­ miert werden kann. Dabei können zumindest die dauerhaft pro­ grammierbaren Schalter für den zweiten Durchlauf elektrisch programmierbar sein, was die Durchführung des zweiten Durch­ laufs auch an gehäusten Bausteinen ermöglicht.

Auch in der Druckschrift US 5 987 632 ein integriertes Halb­ leiterspeicherbauelement mit einer Redundanzeinheit beschrie­ ben, die in zwei Durchgängen für die Ersetzung fehlerhafter Speicherzellen programmiert werden kann. Dabei werden fehler­ hafte Speicherzellen nur im zweiten Durchlauf durch redun­ dante Speicherzellen ersetzt, während der erste Durchlauf der endgültigen Abschaltung defekter Speicherzellen dient.

Hier setzt die Erfindung an. Der Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, liegt die Aufgabe zugrunde, ein gattungsgemäßes integriertes Halbleiterspeicherbauelement so weiter zu entwickeln, daß die zweite Redundanzeinheit mit ihren elektrisch programmierbaren-Schaltern die Tests auf Funktionsfähigkeit der anderen Bauelemente des Halbleiter­ speichers auf Waferebene nicht nachteilig beeinflußt.

Diese Aufgabe wird durch das integrierte Halbleiterspeicher­ bauelement nach Anspruch 1 gelöst. Bevorzugte Ausgestaltungen sind Gegenstand der abhängigen Ansprüche.

Erfindungsgemäß ist die zweite Redundanzeinheit des inte­ grierten Halbleiterspeicherbauelements durch die Aktivierung eines irreversibel programmierbaren Schalters zuschaltbar. Dies ermöglicht, daß bei den Tests auf Waferebene die Repara­ tur von Speicherzellen mittels elektrisch programmierbarer Schalter generell noch abgeschaltet ist. Erst am Ende des Wa­ fertests wird entschieden, ob die zweite Redundanzeinheit durch Aktivierung des irreversibel programmierbaren Schalters zugeschaltet wird.

Wird die zweite Redundanzeinheit am Ende der Tests auf Wa­ ferebene zugeschaltet, so kann nachfolgend auf Bausteinebene in herkömmlicher Weise eine Reparatur defekter Speicherzellen mit Hilfe der elektrisch programmierbaren Schalter erfolgen.

Es besteht jedoch auch die Möglichkeit, die zweite Redun­ danzeinheit auch am Ende des Wafertests nicht zuzuschalten, und damit die Reparatur auf Bausteinebene generell ausge­ schaltet zu lassen. Dies ist beispielsweise dann vorteilhaft, wenn der Herstellungsprozess so gut eingeschwungen ist, daß die Zahl der Fehler auf Bausteinebene so klein ist, daß sich der Aufwand für das Vorsehen und die Reparatur mittels elek­ trisch programmierbarer Schalter nicht lohnt. In diesem Fall kann auf Reparatur auf Bausteinebene verzichtet werden und dafür die zusätzlichen Kosten für die Prozessierung der elek­ trisch programmierbaren Schalter und der für diese notwendi­ gen Ansteuerlogik eingespart werden.

Zweckmäßigerweise weist das integrierte Halbleiterspeicher­ bauelement eine Umgehungstestschaltung auf, über die die zweite Redundanzeinheit auch ohne Aktivierung des irreversi­ bel programmierbaren Schalters zum Testen zugänglich ist. Da­ mit kann die Funktionalität der zweiten Redundanzeinheit auf Waferebene getestet werden, ohne eine endgültige Entscheidung über die Zuschaltung der Redundanzeinheit zu treffen.

Der irreversibel programmierbare Schalter kann etwa durch ei­ ne Laserfuse oder eine e-Fuse gebildet sein, gegenwärtig wird dabei die Ausbildung als Laserfuse bevorzugt, da deren Akti­ vierung am Ende der Tests auf Waferebene ohne zusätzlichen Aufwand möglich ist.

Vorteilhaft ist die Anzahl der zweiten redundanten Speicher­ zellen wesentlich kleiner als die Anzahl der ersten redundan­ ten Speicherzellen. Dies ermöglicht, die Reparaturmöglichkei­ ten auf Waferebene voll auszuschöpfen und nur eine kleine Zahl von Speicherzellen noch auf Bausteinebene mit den elek­ trisch programmierbaren Schaltern zu ersetzen.

Die Anzahl der ersten und zweiten redundanten Speicherzellen hängt dabei in der Regel von der Größe des Speicherbauele­ ments, also der Anzahl normaler Speicherzellen ab. Bevorzugt beträgt die Anzahl der ersten redundanten Speicherzellen zwi­ schen 1% und 10%, besonders bevorzugt zwischen 2% und 5% der Anzahl der normalen Speicherzellen. Die Anzahl der zweiten redundanten Speicherzellen ist deutlich kleiner, und beträgt beispielsweise einige hundert Speicherzellen. Vorteilhaft ist die Anzahl der zweiten Speicherzellen auf die Organisations­ struktur des Speicherbausteins abgestimmt.

In einer Ausgestaltung des Halbleiterspeicherbauelements sind die ersten redundanten Speicherzellen an den normalen Spei­ cherzellen angrenzend und die zweiten redundanten Speicher­ zellen mit Abstand von den normalen Speicherzellen angeord­ net.

Die optisch programmierbaren Schalter sind bevorzugt als La­ serfuses ausgebildet, also durch einen Laserimpuls irreversi­ bel programmierbar. Ebenso ist es bevorzugt, daß die elek­ trisch programmierbaren Schalter durch e-Fuses gebildet sind, also durch einen elektrischen Impuls, etwa einen Spannungs- oder Stromimpuls irreversibel programmierbar sind.

Weitere vorteilhafte Ausgestaltungen, Merkmale und Details der Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung des Ausführungsbeispiels und der Zeichnung.

Die Erfindung soll nachfolgend anhand eines Ausführungsbei­ spielen im Zusammenhang mit der Zeichnungen näher erläutert werden. Die einzige Figur zeigt als Ausführungsbeispiel der Erfindung eine Aufsicht auf einen ungehäusten Speicherbau­ stein. Dabei sind nur die für das Verständnis der Erfindung wesentlichen Elemente dargestellt.

Ein ungehäuster Speicherbaustein 1 weist ein Speicherzellen­ feld 2 auf, das in üblicher Weise matrixförmig organisiert ist und reguläre Zeilen- und Spaltenleitungen aufweist, in deren Kreuzungspunkten Speicherzellen MC angeordnet sind.

Angrenzend an jedes Speicherzellenfeld 2 ist ein redundantes Speicherzellenfeld 3 angeordnet, dessen Speicherzellen RMC über in gleicher Weise über Zeilenleitungen und Spaltenlei­ tungen zugänglich sind. Die Speicherzellen MC und RMC bein­ halten jeweils einen Auswahltransistor, der durch Aktivierung einer Zeilenleitung durchgeschaltet werden kann, und einen Speicherkondensator, der ein Informationsbit in Form von La­ dung speichern und wieder ausgeben kann.

Um durch Angabe einer Adresse auf eine bestimmte Speicherzel­ le zugreifen zu können, sind weiter Adressdecoder 4, 5 für Zeilen und Spalten vorgesehen.

Die Speicherzellen MC des Speicherzellenfeldes 2 werden zu­ nächst durch Tests auf Waferebene auf Funktionsfähigkeit überprüft. Defekte Zellen werden zunächst registriert und dann durch eine Programmierung von in einer Laserfusebank or­ ganisierten Laserfuses 6 adressmäßig durch funktionsfähige, redundante Speicherzellen RMC ersetzt. Dabei wird in der Re­ gel nicht eine einzelne Speicherzelle MC ersetzt, sondern ei­ ne ganze defekte Speicherzellen enthaltene Zeilenleitung oder Spaltenleitung durch eine intakte redundante Zeilenleitung oder Spaltenleitung ersetzt.

Nach Abschluß der Tests auf Waferebene und dem Verpacken der Speicherbausteine sind die Laserfuses 6 nicht mehr zugäng­ lich. Daher ist über den redundanten Speicherzellenblock 3 hinaus zusätzlich eine begrenzte Zahl von weiteren redundan­ ten Speicherzellen RMC2 vorgesehen, um auch noch Fehler kor­ rigieren zu können, die erst bei den nachfolgenden Tests auf Bausteinebene erkannt werden.

Die redundanten Speicherzellen RMC2 sind in einem e-Fuse- Block 9 zusammen mit einer Reihe von elektrisch programmier­ baren Fuses (e-Fuses) angeordnet. Die redundanten Speicher­ zellen RMC2 und die elektrisch programmierbaren Fuses werden durch eine Ansteuerlogik 8 angesteuert.

Die Anzahl der redundanten Speicherzellen RMC hängt von der Größe des Speicherbausteins ab. Beispielsweise hat ein 64 MBit Chip eine erste Redundanz 3 von 2 MBit. Die zweiten red- undanten Speicherzellen RMC2 dienen bestimmungsgemäß zum Er­ setzen einiger weniger Zellen. Allerdings ist es zweckmäßig, bei einem Ausfall auf einer Adresse alle zu dieser Adresse gehörenden Datenleitungen ersetzen zu können. Bei einem Chip mit einer x16 Organisation kommen beispielsweise 16 Zellen auf eine Adresse. Um dann eine Reparaturfähigkeit von 16 Feh­ leradressen zu erhalten, beträgt die Anzahl der zweiten red- undanten Speicherzellen 16 × 16 = 256.

Weiter ist eine Laserfuse 7 vorgesehen, über die die gesamte, aus den redundanten Speicherzellen RMC2 und den e-Fuses be­ stehende Redundanzeinheit zugeschaltet werden kann. Die La­ serfuse 7 ist bei den Tests auf Waferebene noch nicht ge­ schossen, so daß die gesamte Redundanzeinheit zunächst abge­ schaltet ist und die Funktionsprüfung der übrigen Bauelemente nicht beeinflussen kann.

Erst am Ende des Wafertests wird entschieden, ob die Funktio­ nalität des e-Fuse-Blocks für weitere Reparaturen auf Bau­ steinebene benötigt wird. Ist dies der Fall, wird die Laser­ fuse durch eine Laserimpuls geschossen und der e-Fuse-Block 9 damit aktiviert.

Wird die Laserfuse 7 nicht durchtrennt, bleibt der e-Fuse- Block im weiteren Verlauf inaktiv. Es ist daher möglich, bei gut eingeschwungenem Herstellungsprozess von vornherein auf das Prozessieren der e-Fuses zu verzichten, und nach Beendi­ gung der Wafertests den e-Fuse-Block 9 abgeschaltet zu las­ sen. Dadurch kann vermieden werden, daß chipinterne Schaltun­ gen, die beim Hochfahren der externen Versorgungsspannung in­ itialisiert werden und dabei die Fuses abfragen, ob sie in­ takt oder durchtrennt sind, nicht-prozessierte e-Fuses fälschlicherweise als geschossene Fuses interpretieren.

Um die Funktionsfähigkeit des e-Fuse-Blockes 9 selbst testen zu können, ohne die Laserfuse 7 durchtrennen zu müssen, und damit eine endgültige Entscheidung über die Zuschaltung zu treffen, ist weiter eine Umgehungstestschaltung 10 vorgese­ hen, über die der e-Fuse-Block 9 und die Ansteuerschaltung 8 zu Testzwecken zugänglich ist.

Dabei kann ein Testmode, der die Funktionalität des e-Fuse- Blockes 9 zugänglich macht, sowohl auf Waferebene als auch auf Bausteinebene aktiviert werden.

Bezugszeichenliste

1

Halbleiterspeicherbauelement

2

Speicherzellenfeld

3

Redundantes Speicherzellenfeld

4

Adressdecoder

5

Adressdecoder

6

Laserfuse

7

Laserfuse

8

Ansteuerlogik

9

e-Fuse-Block

10

Umgehungstestschaltung

Claims (7)

1. Integriertes Halbleiterspeicherbauelement, das zur Ermitt­ lung von funktionsfähigen und fehlerhaften Speicherzellen ei­ nem Speicherzellentest unterziehbar ist, mit

• - adressierbaren normalen Speicherzellen (2, MC)
• - einer ersten Redundanzeinheit, die erste adressierbare red- undante Speicherzellen (3, RMC) und optisch programmierbare Schalter (6) zum Ersetzen einer Adresse einer fehlerhaften normalen Speicherzelle (MC) durch die Adresse einer ersten redundanten Speicherzelle (RMC) aufweist, und
  einer zweiten Redundanzeinheit (8, 9), die zweite adressierba­ re redundanten Speicherzellen (9, RMC2) und elektrisch pro­ grammierbare Schalter zum Ersetzen einer Adresse einer feh­ lerhaften normalen Speicherzelle (MC) durch die Adresse einer zweiten redundanten Speicherzelle (RMC2) aufweist,
  dadurch gekennzeichnet, daß
  die zweite Redundanzeinheit (8, 9) durch die Aktivierung eines irreversibel programmierbaren Schalters (7) zuschaltbar ist.

2. Integriertes Halbleiterspeicherbauelement nach Anspruch 1, das weiter eine Umgehungstestschaltung (10) aufweist, über die die zweite Redundanzeinheit (8, 9) ohne Aktivierung des irreversibel programmierbaren Schalters (7) zum Testen zu­ gänglich ist.

3. Integriertes Halbleiterspeicherbauelement nach einem der vorigen Ansprüche, bei dem die Anzahl der zweiten redundanten Speicherzellen (RMC2) wesentlich kleiner als die Anzahl der ersten redundanten Speicherzellen (RMC) ist.

4. Integriertes Halbleiterspeicherbauelement nach einem der vorigen Ansprüche, bei dem die ersten redundanten Speicher­ zellen (3, RMC) an die normalen Speicherzellen (2, MC) an­ grenzend, und die zweiten redundanten Speicherzellen (9, RMC2) mit Abstand von den normalen Speicherzellen (2, MC) angeord­ net sind.

5. Integriertes Halbleiterspeicherbauelement nach einem der vorigen Ansprüche, bei dem der irreversibel programmierbare Schalter durch eine Laserfuse (7) gebildet ist.

6. Integriertes Halbleiterspeicherbauelement nach einem der vorigen Ansprüche, bei dem die optisch programmierbaren Schalter durch Laserfuses (6) gebildet sind.

7. Integriertes Halbleiterspeicherbauelement nach einem der vorigen Ansprüche, bei dem die elektrisch programmierbaren Schalter durch einen elektrischen Strom- oder Spannungspuls irreversibel programmierbar sind.