JP4688343B2 - 強誘電体メモリ装置 - Google Patents
強誘電体メモリ装置 Download PDFInfo
- Publication number
- JP4688343B2 JP4688343B2 JP2001146158A JP2001146158A JP4688343B2 JP 4688343 B2 JP4688343 B2 JP 4688343B2 JP 2001146158 A JP2001146158 A JP 2001146158A JP 2001146158 A JP2001146158 A JP 2001146158A JP 4688343 B2 JP4688343 B2 JP 4688343B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- region
- ferroelectric
- memory cell
- ferroelectric memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Description
【０００１】
【発明の属する技術分野】
本発明は強誘電体キャパシタを有する半導体メモリ装置に関し、特にメモリセルアレイ領域の全域に亘って均一な動作特性を有するメモリセルを形成する技術に関する。
【０００２】
【従来の技術】
従来、強誘電体キャパシタを有する半導体メモリ装置が知られている。このような従来の半導体メモリ装置の一例を、ロジック混載ＦｅＲＡＭ（Feroelectric Random Access Memory）を用いて説明する。
【０００３】
図１は、ロジック混載ＦｅＲＡＭマクロの回路レイアウトの一例を示す。このロジック混載ＦｅＲＡＭマクロは、複数のメモリセルアレイを有し、各メモリセルアレイの図中左右側にセンスアンプが配置され、上下側にワード線ドライバ及びプレート線ドライバが配置されている。更に、これらメモリセルアレイ、センスアンプ並びにワード線ドライバ及びプレート線ドライバによって形成される矩形の一辺の外側にＸデコーダが配置され、この一辺に交わる他の一辺の外側にＹデコーダが配置されている。そして、メモリセルアレイとセンスアンプとの間、並びに、メモリセルアレイとワード線ドライバ及びプレート線ドライバとの間には隙間が形成されている。この隙間を、以下「接続領域」と呼ぶ。
【０００４】
図２は、メモリセルアレイを構成するＦｅＲＡＭセルの回路図を示す。このＦｅＲＡＭセルは、図２中に２Ｔ２Ｃ単位セルとして示すように、２個のトランジスタと２個の強誘電体キャパシタから構成されている。この２Ｔ２Ｃ構成のＦｅＲＡＭセルは、２つの強誘電体キャパシタに極性の異なる電圧を印加して情報を保持し、読み出す際には、プレート線を接地電圧から電源電圧に引き上げて、極性が反転する強誘電体キャパシタと反転しない強誘電体キャパシタの電荷を一対のビット線に伝える。そして、一対のビット線の電圧差をセンスアンプで増幅して外部に出力する。
【０００５】
図１４は、上記のように構成されるロジック混載ＦｅＲＡＭの断面図を示す。このロジック混載ＦｅＲＡＭは、３層配線構造を有し、ＦｅＲＡＭセルが配置されるメモリセルアレイ領域、センスアンプ、ワード線ドライバ及びプレート線ドライバといった周辺回路が配置される周辺回路領域、並びに、これらの間に形成された接続領域とから構成されている。
【０００６】
メモリセルアレイ領域では、最上位のアルミ配線（第３金属配線）上に、上部電極と下部電極とから成る強誘電体キャパシタが形成されている。また、接続領域には、上部電極と下部電極とから成るダミーキャパシタ（図１４中で斜線を施した部分）が形成されている。このダミーキャパシタは、リソグラフィやドライエッチング工程での２次元効果（近接効果又はパターン疎密効果）を接続領域で防ぎ、メモリセルアレイ領域の強誘電体キャパシタを一定の大きさに形成するように作用する。
【０００７】
【発明が解決しようとする課題】
ところで、上述したアルミ配線上に強誘電体キャパシタを有するロジック混載ＦｅＲＡＭでは、強誘電体キャパシタの形成のために高温（６００゜Ｃ〜７５０゜Ｃ）でアニールを行うとタングステンから構成されるコンタクトプラグやアルミ配線が損傷する。そこで、比較的低い温度で強誘電体キャパシタを形成できる結晶成長法が用いられている。
【０００８】
この場合、コンタクトプラグ及びアルミ配線の信頼性を損なわない温度、例えば成長温度４５０゜Ｃ以下で強誘電体キャパシタを形成することが必須である。一般に、強誘電体であるＰＺＴ（Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ3）膜の成膜温度を低温にすると結晶性が劣化し、強誘電体特性が劣化する。
【０００９】
図１５に示した特性１（実線）は、成長温度４５０゜ＣでＰＺＴ膜を形成した場合の強誘電体特性を示す。この場合、分極が大きい強誘電体キャパシタが得られる。また、特性２（破線）は、成長温度４３０゜ＣでＰＺＴ膜を形成した場合の強誘電体特性を示す。この場合、分極が小さい強誘電体キャパシタが得られる。
【００１０】
図１６は、電圧測定のための素子が組み込まれた試験用メモリセルアレイの全ＦｅＲＡＭセルのビット線電圧差を測定してプロットしたものである。この図１６では、ビット線電圧差が０Ｖから１．３Ｖ程度までをドットの疎密で表しており、色が濃い部分ほどビット線電圧差が大きいことを表す。各ＦｅＲＡＭセルは、成長温度４３０゜ＣでＰＺＴ膜を形成することにより製造した。
【００１１】
ＦｅＲＡＭセルは、ビット線電圧差が大きい程、動作マージンが大きい。図１６を参照すると、右端部及び中央部のＦｅＲＡＭセルの動作マージンが大きく、上端部及び下端部のＦｅＲＡＭセルの動作マージンは小さいことが理解できる。この動作マージン（ビット線電圧差）は、図１５に示すような強誘電体キャパシタの特性に依存する。即ち、特性１のように分極が大きいと動作マージンが大きく、特性２のように分極が小さいと動作マージンは小さい。
【００１２】
図１６に示したＦｅＲＡＭセルの物理的な位置による動作マージンのバラツキは、このようなＦｅＲＡＭセルの特性の相違によるもので、その原因は、ＰＺＴ膜を成膜する際の強誘電体キャパシタの下部電極（通常、白金（Ｐｔ）が用いられる）の表面温度のバラツキによると考えられる。
【００１３】
本発明は、上述した問題を解消するためになされたものであり、その目的は、メモリセルアレイの全域に亘って動作マージンが大きいメモリセルが形成された半導体メモリ装置及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の強誘電体メモリ装置は、半導体基板と、下層の配線と、上層の配線と、下部電極と、層間絶縁膜と、メモリセルアレイ領域と、周辺回路領域と、接続領域と、熱伝達路とを具備する。ここで、下層の配線は、半導体基板の上に形成されている。上層の配線は、下層の配線の上に形成されている。下部電極は、上層の配線の上に形成されている。層間絶縁膜は、半導体基板、下層および上層の配線ならびに下部電極の間に形成されている。メモリセルアレイ領域では、メモリセルが配列されている。周辺回路領域では、メモリセルに接続された回路がメモリセルアレイ領域の周辺に形成されている。接続領域は、メモリセルアレイ領域および前記周辺回路領域の間に形成されている。熱伝達路は、接続領域および周辺回路領域に配置されて、半導体基板の熱を下部電極へ伝達する。熱伝達路は、ダミーのコンタクトプラグと、ダミーの配線とを具備する。ここで、ダミーのコンタクトプラグは、接続領域に形成されて、半導体基板および下部電極の一部を接続する。ダミーの配線は、上層の配線に形成されて、ダミーのコンタクトプラグおよび周辺回路領域における下部電極の前記一部を接続する。回路は、下層の配線に形成されて、かつ、ダミーの配線の下方に配置されている。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
【００２４】
（実施の形態１）
本発明の実施の形態１に係る半導体メモリ装置及びその製造方法は、ロジック混載ＦｅＲＡＭ及びその製造方法に関する。
【００２５】
図１は、本発明の実施の形態１に係るロジック混載ＦｅＲＡＭマクロの回路レイアウトの一例を示す。この回路レイアウトは、従来の技術の欄で説明した従来のロジック混載ＦｅＲＡＭマクロのそれと同じである。
【００２６】
即ち、このロジック混載ＦｅＲＡＭマクロは、複数のメモリセルアレイを有し、各メモリセルアレイの図中左右側にセンスアンプが配置され、上下側にワード線ドライバ及びプレート線ドライバが配置されている。更に、これらメモリセルアレイ、センスアンプ並びにワード線ドライバ及びプレート線ドライバによって形成される矩形の一辺の外側にＸデコーダが配置され、この一辺に交わる他の一辺の外側にＹデコーダが配置されている。そして、メモリセルアレイとセンスアンプとの間、並びに、メモリセルアレイとワード線ドライバ及びプレート線ドライバとの間には接続領域が形成されている。
【００２７】
図２は、上記メモリセルアレイを構成するＦｅＲＡＭセルの回路図を示す。このＦｅＲＡＭセルの回路図は、従来の技術の欄で説明した従来のロジック混載ＦｅＲＡＭマクロのＦｅＲＡＭセルの回路図と同じである。即ち、このＦｅＲＡＭセルは、図２中に２Ｔ２Ｃ単位セルとして示すように、２個のトランジスタと２個の強誘電体キャパシタから構成されている。この２Ｔ２Ｃ構成のＦｅＲＡＭセルは、２つの強誘電体キャパシタに極性の異なる電圧を印加して情報を保持し、読み出す際には、プレート線を接地電圧から電源電圧に引き上げて、極性が反転するキャパシタと反転しないキャパシタの電荷を一対のビット線に伝える。そして、一対のビット線の電圧差をセンスアンプで増幅して外部に出力する。
【００２８】
図３は、上記のように構成される本発明の実施の形態１に係るロジック混載ＦｅＲＡＭマクロの断面図を示す。このロジック混載ＦｅＲＡＭは、３層配線構造を有し、ＦｅＲＡＭセルが配置されるメモリセルアレイ領域、センスアンプ、ワード線ドライバ及びプレート線ドライバといった周辺回路が配置される周辺回路領域、並びに、これらの間に形成された接続領域から構成されている。
【００２９】
メモリセルアレイ領域では、最上位のアルミ配線（周辺回路領域を構成するために必要な最上層である第３金属配線５０）上に、下部電極６１、強誘電体膜６２及び上部電極６３から成る強誘電体キャパシタ７０が形成されている。また、接続領域では、強誘電体キャパシタ７０と同一構造のダミーキャパシタ７０ａ及び７０ｂ（図中斜線で示す部分）が形成されている。更に、周辺回路領域の一部に、強誘電体キャパシタ７０と同一構造のダミーキャパシタ７０ｃ及び７０ｄ（図中斜線で示す部分）が形成されている。
【００３０】
これらのダミーキャパシタ７０ａ、７０ｂ、７０ｃ及び７０ｄの各々の下部電極６１は、本発明のダミー電極に対応する。このダミーキャパシタ７０ａ、７０ｂ、７０ｃ及び７０ｄの下部電極６１は、下部電極コンタクトプラグ５１、第３金属配線５０、第３コンタクトプラグ４１、第２金属配線４０、第２コンタクトプラグ３１、第１金属配線３０及び第１コンタクトプラグ２１から形成される「熱伝達路」を介してシリコン基板１０に熱的に導通されている。
【００３１】
次に、本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造方法を、図４〜図６に示した各製造工程における断面図を参照しながら説明する。なお、以下では、従来のロジック混載ＦｅＲＡＭの製造方法と異なる部分を中心に説明し、従来と同様の部分の説明は簡略化する。
【００３２】
先ず、図４（Ａ）に示すように、シリコン基板１０上にＣＭＯＳトランジスタが形成される。即ち、素子分離用域１３が形成され、その後、シリコン基板１０上にｐウェル１１及びｎウェル１２が形成される。次いで、ゲート電極２０が形成され、周知の方法により、ｎ型拡散層１４及びｐ型拡散層１５が形成されてＣＭＯＳトランジスタが形成される。この際、接続領域に形成されるゲート電極２０ａは、ダミーのゲート電極である。
【００３３】
次いで、図４（Ｂ）に示すように、ＣＭＯＳトランジスタの上に第１コンタクトプラグ２１及び第１層間絶縁膜２２が形成され、その上に第１金属配線３０が形成される。第１コンタクトプラグ２１は、例えばタングステンから構成され、ＣＭＯＳトランジスタと第１金属配線３０とを接続する。接続領域に形成された第１コンタクトプラグ２１ａ及び２１ｂ（図中斜線を付した部分）は、シリコン基板１０と第１金属配線３０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００３４】
第１層間絶縁膜２２は、例えば主成分がシリコン酸化膜から構成され、ＣＭＯＳトランジスタと第１金属配線３０との間を絶縁する。第１金属配線３０は、例えばアルミニウムから構成され、このＦｅＲＡＭに形成される素子間を接続する。接続領域に形成された第１金属配線３０ａ及び３０ｂ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００３５】
次いで、図４（Ｃ）に示すように、第１金属配線３０の上に第２コンタクトプラグ３１及び第２層間絶縁膜３２が形成され、その上に第２金属配線４０が形成される。第２コンタクトプラグ３１は、例えばタングステンから構成され、第１金属配線３０と第２金属配線４０とを接続する。接続領域に形成された第２コンタクトプラグ３１ａ及び３１ｂ（図中斜線を付した部分）は、第１金属配線３０と第２金属配線４０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００３６】
第２層間絶縁膜３２は、例えばシリコン酸化膜から構成され、第１金属配線３０と第２金属配線４０との間を絶縁する。第２金属配線４０は、例えばアルミニウムから構成され、このＦｅＲＡＭに形成される素子間を接続する。接続領域に形成された第２金属配線４０ａ、４０ｂ、４０ｃ及び４０ｄ、並びに、接続領域から周辺回路領域に延伸するように形成された第２金属配線４０ｅ及び４０ｆ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００３７】
次いで、図５（Ａ）に示すように、第２金属配線４０の上に第３コンタクトプラグ４１及び第３層間絶縁膜４２が形成され、その上に第３金属配線５０が形成される。第３コンタクトプラグ４１は、例えばタングステンから構成され、第２金属配線４０と第３金属配線５０とを接続する。接続領域に形成された第３コンタクトプラグ４１ａ及び４１ｂ（図中斜線を付した部分）は、第２金属配線４０と第３金属配線５０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００３８】
第３層間絶縁膜４２は、例えばシリコン酸化膜から構成され、第２金属配線４０と第３金属配線５０との間を絶縁する。第３金属配線５０は、例えばアルミニウムから構成され、このＦｅＲＡＭに形成される素子間を接続する。接続領域の第３金属配線５０ａ、５０ｂ及び５０ｃ、並びに、接続領域から周辺回路領域に延伸する第３金属配線５０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００３９】
次いで、図５（Ｂ）に示すように、第３金属配線５０の上に下部電極コンタクトプラグ５１及び第４層間絶縁膜５２が形成され、その上に強誘電体キャパシタ７０の下部電極６１となるＰｔ／ＴｉＮ／Ｔｉの積層膜６０が成膜される。下部電極コンタクトプラグ５１は、例えばタングステンから構成され、第３金属配線５０と積層膜６０とを接続する。接続領域に形成された第３コンタクトプラグ４１ａ及び４１ｂ、並びに周辺回路領域に形成された第３コンタクトプラグ４１ｃ及び４１ｄ（図中斜線を付した部分）は、第３金属配線５０と積層膜６０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００４０】
第４層間絶縁膜５２は、例えばシリコン酸化膜から構成され、第３金属配線５０と積層膜６０との間を絶縁する。積層膜６０の材料としては、上記以外に、Ｐｔ、Ｉｒ及びその酸化物（例えばＩｒＯ2）、Ｒｕ及びその酸化物（例えばＲｕＯ2）、Ｉｒ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜、ＳｒＲｕＯ3／Ｐｔ／ＴｉＮ／Ｔｉの積層膜等を用いることができる。
【００４１】
上記積層膜６０が形成された状態で、シリコン基板１０側から加熱しながら、強誘電体膜６２としてのＰＺＴ膜が堆積される。ＰＺＴ膜には、信頼性を向上させる目的で、Ｌａ、Ｃａ等の元素を微量加えてもよい。この際、シリコン基板１０側から加えられた熱は、第１コンタクトプラグ２１、第１金属配線３０、第２コンタクトプラグ３１、第２金属配線４０、第３コンタクトプラグ４１、第３金属配線５０及び下部電極コンタクトプラグ５１から形成される熱伝達路を経由してメモリセルアレイ領域及び接続領域のＰｔ／ＴｉＮ／Ｔｉ積層膜６０に伝達される。
【００４２】
この際、メモリセルアレイ領域及び接続領域に形成された熱伝達路は略均一の密度であるので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。なお、周辺回路領域では、熱伝達路の密度は不均一である。従って、接続領域から周辺回路領域にかけて熱勾配が生じるので、強誘電体特性が劣るＰＺＴ膜が形成されるが、これらの領域に形成される強誘電体キャパシタはダミーキャパシタであるので、ＦｅＲＡＭセルの性能に影響はない。
【００４３】
次いで、図６（Ａ）に示すように強誘電体膜６２の上に上部電極６３が形成される。上部電極６３は、例えばＴｉＮ／Ｉｒの積層膜、ＴｉＮ／Ａｌ／ＴｉＮの積層膜、Ｐｔ／ＳｒＲｕＯ3の積層膜から構成することができる。次いで、図６（Ｂ）に示すように、Ｐｔ／ＴｉＮ／Ｔｉの積層膜６０及び強誘電体膜６２の所定部位がエッチング又はリソグラフィにより除去され、強誘電体キャパシタ７０が形成される。接続領域及び周辺回路領域に形成された強誘電体キャパシタ７０ａ、７０ｂ、７０ｃ及び７０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーキャパシタである。
【００４４】
次いで、図３に示すように、上部電極６３の上に上部電極コンタクト７１が、周辺回路領域ではプレート線コンタクト７２がそれぞれ形成され、その上にプレート線８０が形成される。上部電極コンタクト７１（周辺回路領域ではプレート線コンタクト７２）は、例えばタングステンから構成され、強誘電体キャパシタ７０（周辺回路領域では内部回路）とプレート線ドライバ（図２参照）とを接続する。接続領域及び周辺回路領域に形成されたプレート線８０ａ、８０ｂ、８０ｃ及び８０ｄ（図中斜線を付した部分）は、ダミーのプレート線である。
【００４５】
以上説明したように、本発明の実施の形態１に係るロジック混載ＦｅＲＡＭによれば、メモリセルアレイ領域と周辺回路領域のとの間に形成された接続領域に、メモリセルアレイ領域と略同様の構造を有する熱伝達路を設け、強誘電体膜６２としてのＰＺＴ膜を堆積する際に、シリコン基板１０からの熱をＰｔ／ＴｉＮ／Ｔｉの積層膜６０に伝達するようにしたので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。
【００４６】
なお、上述した実施の形態１では、接続領域及び周辺回路領域の一部に熱伝達路を形成する構成としたが、この熱伝達路は、強誘電体キャパシタ７０が形成された後は不要なものである。従って、強誘電体キャパシタ７０を形成した後に、上記熱伝達路を除去する工程を設けてもよい。
【００４７】
また、上述した実施の形態１では、接続領域及び周辺回路領域にダミーキャパシタを形成し、更に、このダミーキャパシタの上部電極に接続される上部電極コンタクト７１及びプレート線８０をも形成するように構成したが、後述する実施の形態２と同様に、接続領域及び周辺回路領域ではダミーキャパシタの下部電極の形成までに止め、上部電極６３の形成、上部電極コンタクトの形成及びプレート線の形成の各工程を省略することができる。
【００４８】
更に、上述した実施の形態１では、強誘電体キャパシタ７０を最上層の第３金属配線５０の上に形成したが、本発明では、強誘電体キャパシタ７０を形成する位置は、上記位置に限定されず、任意である。
【００４９】
（実施の形態２）
本発明の実施の形態２に係る半導体メモリ装置及びその製造方法は、ロジック混載不揮発性ＳＲＡＭ及びその製造方法に関する。
【００５０】
図７は、本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの回路レイアウトの一例を示す。このロジック混載不揮発性ＳＲＡＭマクロは、複数のメモリセルアレイを有し、各メモリセルアレイの図中上下側にセンスアンプが配置され、左側にワード線ドライバが右側にプレート線ドライバがそれぞれ配置されている。更に、これらメモリセルアレイ、センスアンプ、ワード線ドライバ及びプレート線ドライバによって形成される矩形の一辺の外側（ワード線ドライバの外側）にデコーダが配置され、この一辺に交わる他の一辺の外側に入出力（Ｉ／Ｏ）回路が配置されている。そして、メモリセルアレイとセンスアンプとの間、並びに、メモリセルアレイとワード線ドライバ及びプレート線ドライバとの間には接続領域が形成されている。
【００５１】
図８は、上記メモリセルアレイを構成する不揮発性ＳＲＡＭセルの回路図を示す。この不揮発性ＳＲＡＭセルは、２個のトランジスタ、２個の強誘電体キャパシタを含む。この不揮発性ＳＲＡＭセルの構成及び動作は周知であるので説明は省略する。
【００５２】
図９は、上記のように構成される本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの断面図を示す。このロジック混載不揮発性ＳＲＡＭは、４層配線構造を有し、ＳＲＡＭセルが配置されるメモリセルアレイ領域、センスアンプ、ワード線ドライバ及びプレート線ドライバといった周辺回路が配置される周辺回路領域、並びに、これらの間に形成された接続領域から構成されている。
【００５３】
メモリセルアレイ領域では、最上位のアルミ配線（第４金属配線９０）上に、下部電極６１、強誘電体膜６２及び上部電極６３とから成る強誘電体キャパシタ７０が形成されている。また、接続領域では、強誘電体キャパシタ７０と同一構造のダミーキャパシタのうちの下部電極６１ａ及び６１ｂのみ（図中斜線で示す部分）が形成されている。更に、周辺回路領域の一部に、ダミーキャパシタのうちの下部電極６１ｃ及び６１ｄ（図中斜線で示す部分）が形成されている。ダミーキャパシタの下部電極６１ａ、６１ｂ、６１ｃ及び６１ｄは、本発明のダミー電極に対応する。
【００５４】
これらの下部電極（ダミー電極）６１ａ、６１ｂ、６１ｃ及び６１ｄの各々には、下部電極コンタクトプラグ５１、第４金属配線９０、第４コンタクトプラグ８１、第３金属配線５０、第３コンタクトプラグ４１、第２金属配線４０、第２コンタクトプラグ３１、第１金属配線３０及び第１コンタクトプラグから形成される「熱伝達路」を介してシリコン基板１０に熱的に導通されている。
【００５５】
次に、本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造方法を、図１０〜図１２に示した各製造工程における断面図を参照しながら説明する。なお、以下では、従来のロジック混載不揮発性ＳＲＡＭの製造方法と異なる部分を中心に説明し、従来と同様の部分の説明は簡略化する。また、実施の形態１で説明したロジック混載ＦｅＲＡＭの部分に相当する部分には、実施の形態１と同じ符号を付して説明する。
【００５６】
先ず、図１０（Ａ）に示すように、シリコン基板１０上にＣＭＯＳトランジスタが形成される。即ち、素子分離用域１３が形成され、その後、シリコン基板１０上にｐウェル１１及びｎウェル１２が形成される。次いで、ゲート電極２０が形成され、周知の方法により、ｎ型拡散層１４及びｐ型拡散層１５が形成されてＣＭＯＳトランジスタが形成される。この際、接続領域に形成されるゲート電極２０ａ、２０ｂ及び２０ｃ、並びに周辺回路領域に形成されるゲート電極２０ｄは、ダミーのゲート電極である。
【００５７】
次いで、図１０（Ｂ）に示すように、ＣＭＯＳトランジスタの上に第１コンタクトプラグ２１及び第１層間絶縁膜２２が形成され、その上に第１金属配線３０が形成される。第１コンタクトプラグ２１は、例えばタングステンから構成され、ＣＭＯＳトランジスタと第１金属配線３０とを接続する。接続領域に形成された第１コンタクトプラグ２１ａ、２１ｂ、２１ｃ及び２１ｄ（図中斜線を付した部分）は、シリコン基板１０と第１金属配線３０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００５８】
第１層間絶縁膜２２は、例えばシリコン酸化膜から構成され、ＣＭＯＳトランジスタと第１金属配線３０との間を絶縁する。第１金属配線３０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域に形成された第１金属配線３０ａ、３０ｂ、３０ｃ及び３０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００５９】
次いで、図１０（Ｃ）に示すように、第１金属配線３０の上に第２コンタクトプラグ３１及び第２層間絶縁膜３２が形成され、その上に第２金属配線４０が形成される。第２コンタクトプラグ３１は、例えばタングステンから構成され、第１金属配線３０と第２金属配線４０とを接続する。接続領域に形成された第２コンタクトプラグ３１ａ、３１ｂ及び３１ｃ、並びに、周辺回路領域に形成された第２コンタクトプラグ３１ｄ（図中斜線を付した部分）は、第１金属配線３０と第２金属配線４０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６０】
第２層間絶縁膜３２は、例えばシリコン酸化膜から構成され、第１金属配線３０と第２金属配線４０との間を絶縁する。第２金属配線４０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域に形成された第２金属配線４０ａ、４０ｂ及び４０ｃ、並びに、周辺回路領域に形成された第２金属配線４０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００６１】
次いで、図１１（Ａ）に示すように、第２金属配線４０の上に第３コンタクトプラグ４１及び第３層間絶縁膜４２が形成され、その上に第３金属配線５０が形成される。第３コンタクトプラグ４１は、例えばタングステンから構成され、第２金属配線４０と第３金属配線５０とを接続する。接続領域に形成された第３コンタクトプラグ４１ａ、４１ｂ及び４１ｃ（図中斜線を付した部分）は、第２金属配線４０と第３金属配線５０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６２】
第３層間絶縁膜４２は、例えばシリコン酸化膜から構成され、第２金属配線４０と第３金属配線５０との間を絶縁する。第３金属配線５０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域の第３金属配線５０ａ、５０ｂ、５０ｃ及び５０ｄ、並びに、周辺回路領域に形成された第３金属配線５０ｅ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００６３】
次いで、図１１（Ｂ）に示すように、第３金属配線５０の上に第４コンタクトプラグ８１及び第４層間絶縁膜８２が形成され、その上に第４金属配線９０が形成される。第４コンタクトプラグ８１は、例えばタングステンから構成され、第３金属配線５０と第４金属配線９０とを接続する。接続領域に形成された第４コンタクトプラグ８１ａ及び８１ｂ（図中斜線を付した部分）は、第３金属配線５０と第４金属配線９０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６４】
第４層間絶縁膜８２は、例えばシリコン酸化膜から構成され、第３金属配線５０と第４金属配線９０との間を絶縁する。第４金属配線９０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域の第４金属配線９０ａ、９０ｂ及び９０ｃ、並びに、接続領域から周辺回路領域に延伸する第４金属配線９０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００６５】
次いで、図１２（Ａ）に示すように、第４金属配線９０の上に下部電極コンタクトプラグ５１及び第５層間絶縁膜５２が形成され、その上に強誘電体キャパシタ７０の下部電極６１となるＲｕ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜６０が成膜される。下部電極コンタクトプラグ５１は、例えばタングステンから構成され、第４金属配線９０と積層膜６０とを接続する。接続領域に形成された下部電極コンタクトプラグ５１ａ及び５１ｂ、並びに周辺回路領域に設けられた下部電極コンタクトプラグ５１ｃ及び５１ｄ（図中斜線を付した部分）は、第４金属配線９０と積層膜６０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６６】
第５層間絶縁膜５２は、例えばシリコン酸化膜から構成され、第４金属配線９０と積層膜６０との間を絶縁する。この積層膜６０の材料としては、上記以外に、Ｐｔ、Ｉｒ及びその酸化物（例えばＩｒＯ2）、Ｒｕ及びその酸化物（例えばＲｕＯ2）、Ｉｒ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜、ＳｒＲｕＯ3／Ｐｔ／ＴｉＮ／Ｔｉの積層膜等を用いることができる。
【００６７】
上記積層膜６０が形成された状態で、シリコン基板１０側から４１０゜Ｃに加熱しながら、強誘電体膜６２としてのＰＺＴ膜が堆積される。ここで形成されるＰＺＴ膜の膜厚は、２５０ｎｍである。この際、シリコン基板１０から加えられた熱は、第１コンタクトプラグ２１、第１金属配線３０、第２コンタクトプラグ３１、第２金属配線４０、第３コンタクトプラグ４１、第３金属配線５０、第４コンタクトプラグ８１、第４金属配線９０及び下部電極コンタクトプラグ５１から形成される熱伝達路を経由してメモリセルアレイ領域及び接続領域のＲｕ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜６０に伝達される。
【００６８】
この際、メモリセルアレイ領域及び接続領域に形成された熱伝達路は略均一の密度であるので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。なお、周辺回路領域では、熱伝達路の密度は不均一である。従って、接続領域から周辺回路領域にかけて熱勾配が生じるので、強誘電体特性が劣るＰＺＴ膜が形成されるが、これらの領域に形成される強誘電体キャパシタはダミーキャパシタであるので、ＳＲＡＭセルの性能に影響はない。
【００６９】
次いで、図１２（Ｂ）に示すように、メモリセルアレイ領域の強誘電体膜６２の上に上部電極６３が形成される。この際、接続領域及び周辺回路領域には、上部電極は形成されない。上部電極６３は、例えばＴｉＮ／Ｒｕの積層膜から構成することができる。次いで、図１３に示すように、メモリセルアレイ領域の強誘電体膜６２及び積層膜６０の所定部位、並びに、接続領域及び周辺回路領域の強誘電体膜６２の全て及び積層膜６０の所定部位がエッチング又はリソグラフィにより除去される。これにより、メモリセルアレイ領域に強誘電体キャパシタ７０が形成されると共に、接続領域及び周辺回路領域に、強誘電体キャパシタ７０の下部電極６１に対応する部分６１ａ、６１ｂ、６１ｃ及び６１ｄ（図中斜線を付した部分）がダミー電極として残される。
【００７０】
次いで、図９に示すように、メモリセルアレイ領域では上部電極６３の上に上部電極コンタクト７１が、周辺回路領域ではプレート線コンタクト７２がそれぞれ形成され、その上にプレート線８０が形成される。上部電極コンタクト７１（周辺回路領域ではプレート線コンタクト７２）は、例えばタングステンから構成され、強誘電体キャパシタ７０（周辺回路領域では内部回路）とプレート線ドライバ（図８参照）とを接続する。この不揮発性ＳＲＡＭの場合は、ダミーのプレート線コンタクト及びプレート線は形成されない。
【００７１】
以上説明したように、本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭによれば、メモリセルアレイ領域と周辺回路領域のとの間の接続領域に、メモリセルアレイ領域と略同様の構造を有する熱伝達路を設け、強誘電体膜６２としてのＰＺＴ膜を堆積する際に、シリコン基板１０からの熱を積層膜６０に伝達するようにしたので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。
【００７２】
なお、上述した実施の形態２では、接続領域及び周辺回路領域に熱伝達路を形成する構成としたが、この熱伝達路は、強誘電体キャパシタを形成した後は不要なものである。従って、強誘電体キャパシタを形成した後に、上記熱伝達路を除去する工程を設けてもよい。
【００７３】
また、上述した実施の形態２では、接続領域及び周辺回路領域ではダミーキャパシタの下部電極（ダミー電極）の形成までに止め、上部電極６３の形成、上部電極コンタクトの形成及びプレート線の形成の各工程を省略したが、上述した実施の形態１と同様に、接続領域及び周辺回路領域にダミーキャパシタを形成し、更に、このダミーキャパシタの上部電極に接続される上部電極コンタクト７１及びプレート線８０をも形成するように構成することができる。
【００７４】
更に、上述した実施の形態２では、強誘電体キャパシタを最上層の第４金属配線の上に形成したが、本発明では、強誘電体キャパシタ７０を形成する位置は、上記位置に限定されず任意である。
【００７５】
【発明の効果】
以上詳述したように、本発明によれば、メモリセルアレイの全域に亘って動作マージンが大きいメモリセルが形成された半導体メモリ装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１及び従来の半導体メモリ装置に係るロジック混載ＦｅＲＡＭマクロの回路レイアウトの一例を示す図である。
【図２】本発明の実施の形態１及び従来の半導体メモリ装置に係るロジック混載ＦｅＲＡＭを構成するＦｅＲＡＭセルの回路図である。
【図３】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭマクロの断面図である。
【図４】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造工程（その１）を示す図である。
【図５】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造工程（その２）を示す図である。
【図６】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造工程（その３）を示す図である。
【図７】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの回路レイアウトの一例を示す図である。
【図８】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭを構成するＳＲＡＭセルの回路図である。
【図９】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの断面図である。
【図１０】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その１）を示す図である。
【図１１】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その２）を示す図である。
【図１２】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その３）を示す図である。
【図１３】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その４）を示す図である。
【図１４】従来のロジック混載ＦｅＲＡＭの断面図である。
【図１５】成膜温度による強誘電体特性の相違を説明するための図である。
【図１６】従来のロジック混載ＦｅＲＡＭにおいてメモリセルアレイを構成する全ＦｅＲＡＭセルのビット線電圧差を測定してプロットした図である。
【符号の説明】
１０ シリコン基板
２１ 第１コンタクトプラグ
３０ 第１金属配線
３１ 第２コンタクトプラグ
４０ 第２金属配線
４１ 第３コンタクトプラグ
５０ 第３金属配線
５１ 下部電極コンタクトプラグ
６０ 積層膜
６１ 下部電極
６１ａ、６１ｂ、６１ｃ及び６１ｄ 下部電極（ダミー電極）
６２ 強誘電体膜
６３ 上部電極
７０ 強誘電体キャパシタ
【発明の属する技術分野】
本発明は強誘電体キャパシタを有する半導体メモリ装置に関し、特にメモリセルアレイ領域の全域に亘って均一な動作特性を有するメモリセルを形成する技術に関する。
【０００２】
【従来の技術】
従来、強誘電体キャパシタを有する半導体メモリ装置が知られている。このような従来の半導体メモリ装置の一例を、ロジック混載ＦｅＲＡＭ（Feroelectric Random Access Memory）を用いて説明する。
【０００３】
図１は、ロジック混載ＦｅＲＡＭマクロの回路レイアウトの一例を示す。このロジック混載ＦｅＲＡＭマクロは、複数のメモリセルアレイを有し、各メモリセルアレイの図中左右側にセンスアンプが配置され、上下側にワード線ドライバ及びプレート線ドライバが配置されている。更に、これらメモリセルアレイ、センスアンプ並びにワード線ドライバ及びプレート線ドライバによって形成される矩形の一辺の外側にＸデコーダが配置され、この一辺に交わる他の一辺の外側にＹデコーダが配置されている。そして、メモリセルアレイとセンスアンプとの間、並びに、メモリセルアレイとワード線ドライバ及びプレート線ドライバとの間には隙間が形成されている。この隙間を、以下「接続領域」と呼ぶ。
【０００４】
図２は、メモリセルアレイを構成するＦｅＲＡＭセルの回路図を示す。このＦｅＲＡＭセルは、図２中に２Ｔ２Ｃ単位セルとして示すように、２個のトランジスタと２個の強誘電体キャパシタから構成されている。この２Ｔ２Ｃ構成のＦｅＲＡＭセルは、２つの強誘電体キャパシタに極性の異なる電圧を印加して情報を保持し、読み出す際には、プレート線を接地電圧から電源電圧に引き上げて、極性が反転する強誘電体キャパシタと反転しない強誘電体キャパシタの電荷を一対のビット線に伝える。そして、一対のビット線の電圧差をセンスアンプで増幅して外部に出力する。
【０００５】
図１４は、上記のように構成されるロジック混載ＦｅＲＡＭの断面図を示す。このロジック混載ＦｅＲＡＭは、３層配線構造を有し、ＦｅＲＡＭセルが配置されるメモリセルアレイ領域、センスアンプ、ワード線ドライバ及びプレート線ドライバといった周辺回路が配置される周辺回路領域、並びに、これらの間に形成された接続領域とから構成されている。
【０００６】
メモリセルアレイ領域では、最上位のアルミ配線（第３金属配線）上に、上部電極と下部電極とから成る強誘電体キャパシタが形成されている。また、接続領域には、上部電極と下部電極とから成るダミーキャパシタ（図１４中で斜線を施した部分）が形成されている。このダミーキャパシタは、リソグラフィやドライエッチング工程での２次元効果（近接効果又はパターン疎密効果）を接続領域で防ぎ、メモリセルアレイ領域の強誘電体キャパシタを一定の大きさに形成するように作用する。
【０００７】
【発明が解決しようとする課題】
ところで、上述したアルミ配線上に強誘電体キャパシタを有するロジック混載ＦｅＲＡＭでは、強誘電体キャパシタの形成のために高温（６００゜Ｃ〜７５０゜Ｃ）でアニールを行うとタングステンから構成されるコンタクトプラグやアルミ配線が損傷する。そこで、比較的低い温度で強誘電体キャパシタを形成できる結晶成長法が用いられている。
【０００８】
この場合、コンタクトプラグ及びアルミ配線の信頼性を損なわない温度、例えば成長温度４５０゜Ｃ以下で強誘電体キャパシタを形成することが必須である。一般に、強誘電体であるＰＺＴ（Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ3）膜の成膜温度を低温にすると結晶性が劣化し、強誘電体特性が劣化する。
【０００９】
図１５に示した特性１（実線）は、成長温度４５０゜ＣでＰＺＴ膜を形成した場合の強誘電体特性を示す。この場合、分極が大きい強誘電体キャパシタが得られる。また、特性２（破線）は、成長温度４３０゜ＣでＰＺＴ膜を形成した場合の強誘電体特性を示す。この場合、分極が小さい強誘電体キャパシタが得られる。
【００１０】
図１６は、電圧測定のための素子が組み込まれた試験用メモリセルアレイの全ＦｅＲＡＭセルのビット線電圧差を測定してプロットしたものである。この図１６では、ビット線電圧差が０Ｖから１．３Ｖ程度までをドットの疎密で表しており、色が濃い部分ほどビット線電圧差が大きいことを表す。各ＦｅＲＡＭセルは、成長温度４３０゜ＣでＰＺＴ膜を形成することにより製造した。
【００１１】
ＦｅＲＡＭセルは、ビット線電圧差が大きい程、動作マージンが大きい。図１６を参照すると、右端部及び中央部のＦｅＲＡＭセルの動作マージンが大きく、上端部及び下端部のＦｅＲＡＭセルの動作マージンは小さいことが理解できる。この動作マージン（ビット線電圧差）は、図１５に示すような強誘電体キャパシタの特性に依存する。即ち、特性１のように分極が大きいと動作マージンが大きく、特性２のように分極が小さいと動作マージンは小さい。
【００１２】
図１６に示したＦｅＲＡＭセルの物理的な位置による動作マージンのバラツキは、このようなＦｅＲＡＭセルの特性の相違によるもので、その原因は、ＰＺＴ膜を成膜する際の強誘電体キャパシタの下部電極（通常、白金（Ｐｔ）が用いられる）の表面温度のバラツキによると考えられる。
【００１３】
本発明は、上述した問題を解消するためになされたものであり、その目的は、メモリセルアレイの全域に亘って動作マージンが大きいメモリセルが形成された半導体メモリ装置及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の強誘電体メモリ装置は、半導体基板と、下層の配線と、上層の配線と、下部電極と、層間絶縁膜と、メモリセルアレイ領域と、周辺回路領域と、接続領域と、熱伝達路とを具備する。ここで、下層の配線は、半導体基板の上に形成されている。上層の配線は、下層の配線の上に形成されている。下部電極は、上層の配線の上に形成されている。層間絶縁膜は、半導体基板、下層および上層の配線ならびに下部電極の間に形成されている。メモリセルアレイ領域では、メモリセルが配列されている。周辺回路領域では、メモリセルに接続された回路がメモリセルアレイ領域の周辺に形成されている。接続領域は、メモリセルアレイ領域および前記周辺回路領域の間に形成されている。熱伝達路は、接続領域および周辺回路領域に配置されて、半導体基板の熱を下部電極へ伝達する。熱伝達路は、ダミーのコンタクトプラグと、ダミーの配線とを具備する。ここで、ダミーのコンタクトプラグは、接続領域に形成されて、半導体基板および下部電極の一部を接続する。ダミーの配線は、上層の配線に形成されて、ダミーのコンタクトプラグおよび周辺回路領域における下部電極の前記一部を接続する。回路は、下層の配線に形成されて、かつ、ダミーの配線の下方に配置されている。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
【００２４】
（実施の形態１）
本発明の実施の形態１に係る半導体メモリ装置及びその製造方法は、ロジック混載ＦｅＲＡＭ及びその製造方法に関する。
【００２５】
図１は、本発明の実施の形態１に係るロジック混載ＦｅＲＡＭマクロの回路レイアウトの一例を示す。この回路レイアウトは、従来の技術の欄で説明した従来のロジック混載ＦｅＲＡＭマクロのそれと同じである。
【００２６】
即ち、このロジック混載ＦｅＲＡＭマクロは、複数のメモリセルアレイを有し、各メモリセルアレイの図中左右側にセンスアンプが配置され、上下側にワード線ドライバ及びプレート線ドライバが配置されている。更に、これらメモリセルアレイ、センスアンプ並びにワード線ドライバ及びプレート線ドライバによって形成される矩形の一辺の外側にＸデコーダが配置され、この一辺に交わる他の一辺の外側にＹデコーダが配置されている。そして、メモリセルアレイとセンスアンプとの間、並びに、メモリセルアレイとワード線ドライバ及びプレート線ドライバとの間には接続領域が形成されている。
【００２７】
図２は、上記メモリセルアレイを構成するＦｅＲＡＭセルの回路図を示す。このＦｅＲＡＭセルの回路図は、従来の技術の欄で説明した従来のロジック混載ＦｅＲＡＭマクロのＦｅＲＡＭセルの回路図と同じである。即ち、このＦｅＲＡＭセルは、図２中に２Ｔ２Ｃ単位セルとして示すように、２個のトランジスタと２個の強誘電体キャパシタから構成されている。この２Ｔ２Ｃ構成のＦｅＲＡＭセルは、２つの強誘電体キャパシタに極性の異なる電圧を印加して情報を保持し、読み出す際には、プレート線を接地電圧から電源電圧に引き上げて、極性が反転するキャパシタと反転しないキャパシタの電荷を一対のビット線に伝える。そして、一対のビット線の電圧差をセンスアンプで増幅して外部に出力する。
【００２８】
図３は、上記のように構成される本発明の実施の形態１に係るロジック混載ＦｅＲＡＭマクロの断面図を示す。このロジック混載ＦｅＲＡＭは、３層配線構造を有し、ＦｅＲＡＭセルが配置されるメモリセルアレイ領域、センスアンプ、ワード線ドライバ及びプレート線ドライバといった周辺回路が配置される周辺回路領域、並びに、これらの間に形成された接続領域から構成されている。
【００２９】
メモリセルアレイ領域では、最上位のアルミ配線（周辺回路領域を構成するために必要な最上層である第３金属配線５０）上に、下部電極６１、強誘電体膜６２及び上部電極６３から成る強誘電体キャパシタ７０が形成されている。また、接続領域では、強誘電体キャパシタ７０と同一構造のダミーキャパシタ７０ａ及び７０ｂ（図中斜線で示す部分）が形成されている。更に、周辺回路領域の一部に、強誘電体キャパシタ７０と同一構造のダミーキャパシタ７０ｃ及び７０ｄ（図中斜線で示す部分）が形成されている。
【００３０】
これらのダミーキャパシタ７０ａ、７０ｂ、７０ｃ及び７０ｄの各々の下部電極６１は、本発明のダミー電極に対応する。このダミーキャパシタ７０ａ、７０ｂ、７０ｃ及び７０ｄの下部電極６１は、下部電極コンタクトプラグ５１、第３金属配線５０、第３コンタクトプラグ４１、第２金属配線４０、第２コンタクトプラグ３１、第１金属配線３０及び第１コンタクトプラグ２１から形成される「熱伝達路」を介してシリコン基板１０に熱的に導通されている。
【００３１】
次に、本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造方法を、図４〜図６に示した各製造工程における断面図を参照しながら説明する。なお、以下では、従来のロジック混載ＦｅＲＡＭの製造方法と異なる部分を中心に説明し、従来と同様の部分の説明は簡略化する。
【００３２】
先ず、図４（Ａ）に示すように、シリコン基板１０上にＣＭＯＳトランジスタが形成される。即ち、素子分離用域１３が形成され、その後、シリコン基板１０上にｐウェル１１及びｎウェル１２が形成される。次いで、ゲート電極２０が形成され、周知の方法により、ｎ型拡散層１４及びｐ型拡散層１５が形成されてＣＭＯＳトランジスタが形成される。この際、接続領域に形成されるゲート電極２０ａは、ダミーのゲート電極である。
【００３３】
次いで、図４（Ｂ）に示すように、ＣＭＯＳトランジスタの上に第１コンタクトプラグ２１及び第１層間絶縁膜２２が形成され、その上に第１金属配線３０が形成される。第１コンタクトプラグ２１は、例えばタングステンから構成され、ＣＭＯＳトランジスタと第１金属配線３０とを接続する。接続領域に形成された第１コンタクトプラグ２１ａ及び２１ｂ（図中斜線を付した部分）は、シリコン基板１０と第１金属配線３０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００３４】
第１層間絶縁膜２２は、例えば主成分がシリコン酸化膜から構成され、ＣＭＯＳトランジスタと第１金属配線３０との間を絶縁する。第１金属配線３０は、例えばアルミニウムから構成され、このＦｅＲＡＭに形成される素子間を接続する。接続領域に形成された第１金属配線３０ａ及び３０ｂ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００３５】
次いで、図４（Ｃ）に示すように、第１金属配線３０の上に第２コンタクトプラグ３１及び第２層間絶縁膜３２が形成され、その上に第２金属配線４０が形成される。第２コンタクトプラグ３１は、例えばタングステンから構成され、第１金属配線３０と第２金属配線４０とを接続する。接続領域に形成された第２コンタクトプラグ３１ａ及び３１ｂ（図中斜線を付した部分）は、第１金属配線３０と第２金属配線４０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００３６】
第２層間絶縁膜３２は、例えばシリコン酸化膜から構成され、第１金属配線３０と第２金属配線４０との間を絶縁する。第２金属配線４０は、例えばアルミニウムから構成され、このＦｅＲＡＭに形成される素子間を接続する。接続領域に形成された第２金属配線４０ａ、４０ｂ、４０ｃ及び４０ｄ、並びに、接続領域から周辺回路領域に延伸するように形成された第２金属配線４０ｅ及び４０ｆ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００３７】
次いで、図５（Ａ）に示すように、第２金属配線４０の上に第３コンタクトプラグ４１及び第３層間絶縁膜４２が形成され、その上に第３金属配線５０が形成される。第３コンタクトプラグ４１は、例えばタングステンから構成され、第２金属配線４０と第３金属配線５０とを接続する。接続領域に形成された第３コンタクトプラグ４１ａ及び４１ｂ（図中斜線を付した部分）は、第２金属配線４０と第３金属配線５０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００３８】
第３層間絶縁膜４２は、例えばシリコン酸化膜から構成され、第２金属配線４０と第３金属配線５０との間を絶縁する。第３金属配線５０は、例えばアルミニウムから構成され、このＦｅＲＡＭに形成される素子間を接続する。接続領域の第３金属配線５０ａ、５０ｂ及び５０ｃ、並びに、接続領域から周辺回路領域に延伸する第３金属配線５０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００３９】
次いで、図５（Ｂ）に示すように、第３金属配線５０の上に下部電極コンタクトプラグ５１及び第４層間絶縁膜５２が形成され、その上に強誘電体キャパシタ７０の下部電極６１となるＰｔ／ＴｉＮ／Ｔｉの積層膜６０が成膜される。下部電極コンタクトプラグ５１は、例えばタングステンから構成され、第３金属配線５０と積層膜６０とを接続する。接続領域に形成された第３コンタクトプラグ４１ａ及び４１ｂ、並びに周辺回路領域に形成された第３コンタクトプラグ４１ｃ及び４１ｄ（図中斜線を付した部分）は、第３金属配線５０と積層膜６０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００４０】
第４層間絶縁膜５２は、例えばシリコン酸化膜から構成され、第３金属配線５０と積層膜６０との間を絶縁する。積層膜６０の材料としては、上記以外に、Ｐｔ、Ｉｒ及びその酸化物（例えばＩｒＯ2）、Ｒｕ及びその酸化物（例えばＲｕＯ2）、Ｉｒ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜、ＳｒＲｕＯ3／Ｐｔ／ＴｉＮ／Ｔｉの積層膜等を用いることができる。
【００４１】
上記積層膜６０が形成された状態で、シリコン基板１０側から加熱しながら、強誘電体膜６２としてのＰＺＴ膜が堆積される。ＰＺＴ膜には、信頼性を向上させる目的で、Ｌａ、Ｃａ等の元素を微量加えてもよい。この際、シリコン基板１０側から加えられた熱は、第１コンタクトプラグ２１、第１金属配線３０、第２コンタクトプラグ３１、第２金属配線４０、第３コンタクトプラグ４１、第３金属配線５０及び下部電極コンタクトプラグ５１から形成される熱伝達路を経由してメモリセルアレイ領域及び接続領域のＰｔ／ＴｉＮ／Ｔｉ積層膜６０に伝達される。
【００４２】
この際、メモリセルアレイ領域及び接続領域に形成された熱伝達路は略均一の密度であるので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。なお、周辺回路領域では、熱伝達路の密度は不均一である。従って、接続領域から周辺回路領域にかけて熱勾配が生じるので、強誘電体特性が劣るＰＺＴ膜が形成されるが、これらの領域に形成される強誘電体キャパシタはダミーキャパシタであるので、ＦｅＲＡＭセルの性能に影響はない。
【００４３】
次いで、図６（Ａ）に示すように強誘電体膜６２の上に上部電極６３が形成される。上部電極６３は、例えばＴｉＮ／Ｉｒの積層膜、ＴｉＮ／Ａｌ／ＴｉＮの積層膜、Ｐｔ／ＳｒＲｕＯ3の積層膜から構成することができる。次いで、図６（Ｂ）に示すように、Ｐｔ／ＴｉＮ／Ｔｉの積層膜６０及び強誘電体膜６２の所定部位がエッチング又はリソグラフィにより除去され、強誘電体キャパシタ７０が形成される。接続領域及び周辺回路領域に形成された強誘電体キャパシタ７０ａ、７０ｂ、７０ｃ及び７０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーキャパシタである。
【００４４】
次いで、図３に示すように、上部電極６３の上に上部電極コンタクト７１が、周辺回路領域ではプレート線コンタクト７２がそれぞれ形成され、その上にプレート線８０が形成される。上部電極コンタクト７１（周辺回路領域ではプレート線コンタクト７２）は、例えばタングステンから構成され、強誘電体キャパシタ７０（周辺回路領域では内部回路）とプレート線ドライバ（図２参照）とを接続する。接続領域及び周辺回路領域に形成されたプレート線８０ａ、８０ｂ、８０ｃ及び８０ｄ（図中斜線を付した部分）は、ダミーのプレート線である。
【００４５】
以上説明したように、本発明の実施の形態１に係るロジック混載ＦｅＲＡＭによれば、メモリセルアレイ領域と周辺回路領域のとの間に形成された接続領域に、メモリセルアレイ領域と略同様の構造を有する熱伝達路を設け、強誘電体膜６２としてのＰＺＴ膜を堆積する際に、シリコン基板１０からの熱をＰｔ／ＴｉＮ／Ｔｉの積層膜６０に伝達するようにしたので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。
【００４６】
なお、上述した実施の形態１では、接続領域及び周辺回路領域の一部に熱伝達路を形成する構成としたが、この熱伝達路は、強誘電体キャパシタ７０が形成された後は不要なものである。従って、強誘電体キャパシタ７０を形成した後に、上記熱伝達路を除去する工程を設けてもよい。
【００４７】
また、上述した実施の形態１では、接続領域及び周辺回路領域にダミーキャパシタを形成し、更に、このダミーキャパシタの上部電極に接続される上部電極コンタクト７１及びプレート線８０をも形成するように構成したが、後述する実施の形態２と同様に、接続領域及び周辺回路領域ではダミーキャパシタの下部電極の形成までに止め、上部電極６３の形成、上部電極コンタクトの形成及びプレート線の形成の各工程を省略することができる。
【００４８】
更に、上述した実施の形態１では、強誘電体キャパシタ７０を最上層の第３金属配線５０の上に形成したが、本発明では、強誘電体キャパシタ７０を形成する位置は、上記位置に限定されず、任意である。
【００４９】
（実施の形態２）
本発明の実施の形態２に係る半導体メモリ装置及びその製造方法は、ロジック混載不揮発性ＳＲＡＭ及びその製造方法に関する。
【００５０】
図７は、本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの回路レイアウトの一例を示す。このロジック混載不揮発性ＳＲＡＭマクロは、複数のメモリセルアレイを有し、各メモリセルアレイの図中上下側にセンスアンプが配置され、左側にワード線ドライバが右側にプレート線ドライバがそれぞれ配置されている。更に、これらメモリセルアレイ、センスアンプ、ワード線ドライバ及びプレート線ドライバによって形成される矩形の一辺の外側（ワード線ドライバの外側）にデコーダが配置され、この一辺に交わる他の一辺の外側に入出力（Ｉ／Ｏ）回路が配置されている。そして、メモリセルアレイとセンスアンプとの間、並びに、メモリセルアレイとワード線ドライバ及びプレート線ドライバとの間には接続領域が形成されている。
【００５１】
図８は、上記メモリセルアレイを構成する不揮発性ＳＲＡＭセルの回路図を示す。この不揮発性ＳＲＡＭセルは、２個のトランジスタ、２個の強誘電体キャパシタを含む。この不揮発性ＳＲＡＭセルの構成及び動作は周知であるので説明は省略する。
【００５２】
図９は、上記のように構成される本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの断面図を示す。このロジック混載不揮発性ＳＲＡＭは、４層配線構造を有し、ＳＲＡＭセルが配置されるメモリセルアレイ領域、センスアンプ、ワード線ドライバ及びプレート線ドライバといった周辺回路が配置される周辺回路領域、並びに、これらの間に形成された接続領域から構成されている。
【００５３】
メモリセルアレイ領域では、最上位のアルミ配線（第４金属配線９０）上に、下部電極６１、強誘電体膜６２及び上部電極６３とから成る強誘電体キャパシタ７０が形成されている。また、接続領域では、強誘電体キャパシタ７０と同一構造のダミーキャパシタのうちの下部電極６１ａ及び６１ｂのみ（図中斜線で示す部分）が形成されている。更に、周辺回路領域の一部に、ダミーキャパシタのうちの下部電極６１ｃ及び６１ｄ（図中斜線で示す部分）が形成されている。ダミーキャパシタの下部電極６１ａ、６１ｂ、６１ｃ及び６１ｄは、本発明のダミー電極に対応する。
【００５４】
これらの下部電極（ダミー電極）６１ａ、６１ｂ、６１ｃ及び６１ｄの各々には、下部電極コンタクトプラグ５１、第４金属配線９０、第４コンタクトプラグ８１、第３金属配線５０、第３コンタクトプラグ４１、第２金属配線４０、第２コンタクトプラグ３１、第１金属配線３０及び第１コンタクトプラグから形成される「熱伝達路」を介してシリコン基板１０に熱的に導通されている。
【００５５】
次に、本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造方法を、図１０〜図１２に示した各製造工程における断面図を参照しながら説明する。なお、以下では、従来のロジック混載不揮発性ＳＲＡＭの製造方法と異なる部分を中心に説明し、従来と同様の部分の説明は簡略化する。また、実施の形態１で説明したロジック混載ＦｅＲＡＭの部分に相当する部分には、実施の形態１と同じ符号を付して説明する。
【００５６】
先ず、図１０（Ａ）に示すように、シリコン基板１０上にＣＭＯＳトランジスタが形成される。即ち、素子分離用域１３が形成され、その後、シリコン基板１０上にｐウェル１１及びｎウェル１２が形成される。次いで、ゲート電極２０が形成され、周知の方法により、ｎ型拡散層１４及びｐ型拡散層１５が形成されてＣＭＯＳトランジスタが形成される。この際、接続領域に形成されるゲート電極２０ａ、２０ｂ及び２０ｃ、並びに周辺回路領域に形成されるゲート電極２０ｄは、ダミーのゲート電極である。
【００５７】
次いで、図１０（Ｂ）に示すように、ＣＭＯＳトランジスタの上に第１コンタクトプラグ２１及び第１層間絶縁膜２２が形成され、その上に第１金属配線３０が形成される。第１コンタクトプラグ２１は、例えばタングステンから構成され、ＣＭＯＳトランジスタと第１金属配線３０とを接続する。接続領域に形成された第１コンタクトプラグ２１ａ、２１ｂ、２１ｃ及び２１ｄ（図中斜線を付した部分）は、シリコン基板１０と第１金属配線３０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００５８】
第１層間絶縁膜２２は、例えばシリコン酸化膜から構成され、ＣＭＯＳトランジスタと第１金属配線３０との間を絶縁する。第１金属配線３０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域に形成された第１金属配線３０ａ、３０ｂ、３０ｃ及び３０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００５９】
次いで、図１０（Ｃ）に示すように、第１金属配線３０の上に第２コンタクトプラグ３１及び第２層間絶縁膜３２が形成され、その上に第２金属配線４０が形成される。第２コンタクトプラグ３１は、例えばタングステンから構成され、第１金属配線３０と第２金属配線４０とを接続する。接続領域に形成された第２コンタクトプラグ３１ａ、３１ｂ及び３１ｃ、並びに、周辺回路領域に形成された第２コンタクトプラグ３１ｄ（図中斜線を付した部分）は、第１金属配線３０と第２金属配線４０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６０】
第２層間絶縁膜３２は、例えばシリコン酸化膜から構成され、第１金属配線３０と第２金属配線４０との間を絶縁する。第２金属配線４０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域に形成された第２金属配線４０ａ、４０ｂ及び４０ｃ、並びに、周辺回路領域に形成された第２金属配線４０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００６１】
次いで、図１１（Ａ）に示すように、第２金属配線４０の上に第３コンタクトプラグ４１及び第３層間絶縁膜４２が形成され、その上に第３金属配線５０が形成される。第３コンタクトプラグ４１は、例えばタングステンから構成され、第２金属配線４０と第３金属配線５０とを接続する。接続領域に形成された第３コンタクトプラグ４１ａ、４１ｂ及び４１ｃ（図中斜線を付した部分）は、第２金属配線４０と第３金属配線５０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６２】
第３層間絶縁膜４２は、例えばシリコン酸化膜から構成され、第２金属配線４０と第３金属配線５０との間を絶縁する。第３金属配線５０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域の第３金属配線５０ａ、５０ｂ、５０ｃ及び５０ｄ、並びに、周辺回路領域に形成された第３金属配線５０ｅ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００６３】
次いで、図１１（Ｂ）に示すように、第３金属配線５０の上に第４コンタクトプラグ８１及び第４層間絶縁膜８２が形成され、その上に第４金属配線９０が形成される。第４コンタクトプラグ８１は、例えばタングステンから構成され、第３金属配線５０と第４金属配線９０とを接続する。接続領域に形成された第４コンタクトプラグ８１ａ及び８１ｂ（図中斜線を付した部分）は、第３金属配線５０と第４金属配線９０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６４】
第４層間絶縁膜８２は、例えばシリコン酸化膜から構成され、第３金属配線５０と第４金属配線９０との間を絶縁する。第４金属配線９０は、例えばアルミニウムから構成され、この不揮発性ＳＲＡＭに形成される素子間を接続する。接続領域の第４金属配線９０ａ、９０ｂ及び９０ｃ、並びに、接続領域から周辺回路領域に延伸する第４金属配線９０ｄ（図中斜線を付した部分）は、熱を伝達させる目的で設けられたダミーの配線である。
【００６５】
次いで、図１２（Ａ）に示すように、第４金属配線９０の上に下部電極コンタクトプラグ５１及び第５層間絶縁膜５２が形成され、その上に強誘電体キャパシタ７０の下部電極６１となるＲｕ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜６０が成膜される。下部電極コンタクトプラグ５１は、例えばタングステンから構成され、第４金属配線９０と積層膜６０とを接続する。接続領域に形成された下部電極コンタクトプラグ５１ａ及び５１ｂ、並びに周辺回路領域に設けられた下部電極コンタクトプラグ５１ｃ及び５１ｄ（図中斜線を付した部分）は、第４金属配線９０と積層膜６０とを熱的に導通させる目的で設けられたダミーのコンタクトプラグである。
【００６６】
第５層間絶縁膜５２は、例えばシリコン酸化膜から構成され、第４金属配線９０と積層膜６０との間を絶縁する。この積層膜６０の材料としては、上記以外に、Ｐｔ、Ｉｒ及びその酸化物（例えばＩｒＯ2）、Ｒｕ及びその酸化物（例えばＲｕＯ2）、Ｉｒ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜、ＳｒＲｕＯ3／Ｐｔ／ＴｉＮ／Ｔｉの積層膜等を用いることができる。
【００６７】
上記積層膜６０が形成された状態で、シリコン基板１０側から４１０゜Ｃに加熱しながら、強誘電体膜６２としてのＰＺＴ膜が堆積される。ここで形成されるＰＺＴ膜の膜厚は、２５０ｎｍである。この際、シリコン基板１０から加えられた熱は、第１コンタクトプラグ２１、第１金属配線３０、第２コンタクトプラグ３１、第２金属配線４０、第３コンタクトプラグ４１、第３金属配線５０、第４コンタクトプラグ８１、第４金属配線９０及び下部電極コンタクトプラグ５１から形成される熱伝達路を経由してメモリセルアレイ領域及び接続領域のＲｕ／Ｔｉ／ＴｉＮ／Ｔｉの積層膜６０に伝達される。
【００６８】
この際、メモリセルアレイ領域及び接続領域に形成された熱伝達路は略均一の密度であるので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。なお、周辺回路領域では、熱伝達路の密度は不均一である。従って、接続領域から周辺回路領域にかけて熱勾配が生じるので、強誘電体特性が劣るＰＺＴ膜が形成されるが、これらの領域に形成される強誘電体キャパシタはダミーキャパシタであるので、ＳＲＡＭセルの性能に影響はない。
【００６９】
次いで、図１２（Ｂ）に示すように、メモリセルアレイ領域の強誘電体膜６２の上に上部電極６３が形成される。この際、接続領域及び周辺回路領域には、上部電極は形成されない。上部電極６３は、例えばＴｉＮ／Ｒｕの積層膜から構成することができる。次いで、図１３に示すように、メモリセルアレイ領域の強誘電体膜６２及び積層膜６０の所定部位、並びに、接続領域及び周辺回路領域の強誘電体膜６２の全て及び積層膜６０の所定部位がエッチング又はリソグラフィにより除去される。これにより、メモリセルアレイ領域に強誘電体キャパシタ７０が形成されると共に、接続領域及び周辺回路領域に、強誘電体キャパシタ７０の下部電極６１に対応する部分６１ａ、６１ｂ、６１ｃ及び６１ｄ（図中斜線を付した部分）がダミー電極として残される。
【００７０】
次いで、図９に示すように、メモリセルアレイ領域では上部電極６３の上に上部電極コンタクト７１が、周辺回路領域ではプレート線コンタクト７２がそれぞれ形成され、その上にプレート線８０が形成される。上部電極コンタクト７１（周辺回路領域ではプレート線コンタクト７２）は、例えばタングステンから構成され、強誘電体キャパシタ７０（周辺回路領域では内部回路）とプレート線ドライバ（図８参照）とを接続する。この不揮発性ＳＲＡＭの場合は、ダミーのプレート線コンタクト及びプレート線は形成されない。
【００７１】
以上説明したように、本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭによれば、メモリセルアレイ領域と周辺回路領域のとの間の接続領域に、メモリセルアレイ領域と略同様の構造を有する熱伝達路を設け、強誘電体膜６２としてのＰＺＴ膜を堆積する際に、シリコン基板１０からの熱を積層膜６０に伝達するようにしたので、メモリセルアレイ領域は略均等に加熱され、従来のように、メモリセルアレイ領域の周辺部が低温になることがない。その結果、メモリセルアレイ領域には強誘電体特性が優れたＰＺＴ膜が形成される。
【００７２】
なお、上述した実施の形態２では、接続領域及び周辺回路領域に熱伝達路を形成する構成としたが、この熱伝達路は、強誘電体キャパシタを形成した後は不要なものである。従って、強誘電体キャパシタを形成した後に、上記熱伝達路を除去する工程を設けてもよい。
【００７３】
また、上述した実施の形態２では、接続領域及び周辺回路領域ではダミーキャパシタの下部電極（ダミー電極）の形成までに止め、上部電極６３の形成、上部電極コンタクトの形成及びプレート線の形成の各工程を省略したが、上述した実施の形態１と同様に、接続領域及び周辺回路領域にダミーキャパシタを形成し、更に、このダミーキャパシタの上部電極に接続される上部電極コンタクト７１及びプレート線８０をも形成するように構成することができる。
【００７４】
更に、上述した実施の形態２では、強誘電体キャパシタを最上層の第４金属配線の上に形成したが、本発明では、強誘電体キャパシタ７０を形成する位置は、上記位置に限定されず任意である。
【００７５】
【発明の効果】
以上詳述したように、本発明によれば、メモリセルアレイの全域に亘って動作マージンが大きいメモリセルが形成された半導体メモリ装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１及び従来の半導体メモリ装置に係るロジック混載ＦｅＲＡＭマクロの回路レイアウトの一例を示す図である。
【図２】本発明の実施の形態１及び従来の半導体メモリ装置に係るロジック混載ＦｅＲＡＭを構成するＦｅＲＡＭセルの回路図である。
【図３】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭマクロの断面図である。
【図４】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造工程（その１）を示す図である。
【図５】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造工程（その２）を示す図である。
【図６】本発明の実施の形態１に係るロジック混載ＦｅＲＡＭの製造工程（その３）を示す図である。
【図７】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの回路レイアウトの一例を示す図である。
【図８】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭを構成するＳＲＡＭセルの回路図である。
【図９】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭマクロの断面図である。
【図１０】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その１）を示す図である。
【図１１】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その２）を示す図である。
【図１２】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その３）を示す図である。
【図１３】本発明の実施の形態２に係るロジック混載不揮発性ＳＲＡＭの製造工程（その４）を示す図である。
【図１４】従来のロジック混載ＦｅＲＡＭの断面図である。
【図１５】成膜温度による強誘電体特性の相違を説明するための図である。
【図１６】従来のロジック混載ＦｅＲＡＭにおいてメモリセルアレイを構成する全ＦｅＲＡＭセルのビット線電圧差を測定してプロットした図である。
【符号の説明】
１０ シリコン基板
２１ 第１コンタクトプラグ
３０ 第１金属配線
３１ 第２コンタクトプラグ
４０ 第２金属配線
４１ 第３コンタクトプラグ
５０ 第３金属配線
５１ 下部電極コンタクトプラグ
６０ 積層膜
６１ 下部電極
６１ａ、６１ｂ、６１ｃ及び６１ｄ 下部電極（ダミー電極）
６２ 強誘電体膜
６３ 上部電極
７０ 強誘電体キャパシタ
Claims (9)
- 半導体基板と、
前記半導体基板の上に形成された下層の配線と、
前記下層の配線の上に形成された上層の配線と、
前記上層の配線の上に形成された下部電極と、
前記半導体基板、前記下層および前記上層の配線ならびに前記下部電極の間に形成された層間絶縁膜と、
メモリセルが配列されたメモリセルアレイ領域と、
前記メモリセルに接続された回路が前記メモリセルアレイ領域の周辺に形成された周辺回路領域と、
前記メモリセルアレイ領域および前記周辺回路領域の間に形成された接続領域と、
前記接続領域および前記周辺回路領域に配置されて、前記半導体基板の熱を前記下部電極へ伝達する熱伝達路と
を具備し、
前記熱伝達路は、
前記接続領域に形成されて、前記半導体基板および前記下部電極の一部を接続するダミーのコンタクトプラグと、
前記上層の配線に形成されて、前記ダミーのコンタクトプラグおよび前記周辺回路領域における前記下部電極の前記一部を接続するダミーの配線と
を具備し、
前記回路は、
前記下層の配線に形成されて、かつ、前記ダミーの配線の下方に配置されている
強誘電体メモリ装置。 - 請求項１に記載の強誘電体メモリ装置において、
前記メモリセルは、
前記半導体基板上に形成されたＭＯＳトランジスタと、
前記下部電極の他の一部を用いて形成された強誘電体キャパシタと
を具備し、
前記熱伝達路は、
前記接続領域および前記周辺回路領域における前記下部電極の前記一部と、
前記下部電極の前記一部および前記ダミーの配線に接続された別のダミーコンタクトプラグと、
前記接続領域における前記半導体基板上に形成されたダミーのゲート電極と、
前記メモリセルアレイ領域に形成されて、前記ＭＯＳトランジスタおよび前記強誘電体キャパシタを接続するコンタクトプラグと
をさらに具備する
強誘電体メモリ装置。 - 請求項２に記載の強誘電体メモリ装置において、
前記メモリセルアレイ領域および前記接続領域における前記熱伝達路の密度は、均一である
強誘電体メモリ装置。 - 請求項１〜３のいずれかに記載の強誘電体メモリ装置において、
前記強誘電体キャパシタは、
前記下部電極の前記他の一部と、
前記下部電極の上に積層された強誘電体膜と、
前記強誘電体膜の上に積層された上部電極と
を具備する
強誘電体メモリ装置。 - 請求項１〜４のいずれかに記載の強誘電体メモリ装置において、
前記周辺回路領域は、
センスアンプ
を具備する
強誘電体メモリ装置。 - 請求項１〜５のいずれかに記載の強誘電体メモリ装置において、
前記周辺回路領域は、
配線ドライバ
を具備する
強誘電体メモリ装置。 - 請求項１〜６のいずれかに記載の強誘電体メモリ装置において、
前記下部電極における前記一部および前記他の一部は、
白金、イリジウムおよびその酸化物またはルテニウムおよびその酸化物を含む材料
を含む
強誘電体メモリ装置。 - 請求項１〜７のいずれかに記載の強誘電体メモリ装置において、
前記メモリセルは、ＦｅＲＡＭセルであり、
ロジック混載ＦｅＲＡＭとして動作する
強誘電体メモリ装置。 - 請求項１〜７のいずれかに記載の強誘電体メモリ装置において、
前記メモリセルは、不揮発性ＳＲＡＭセルであり、
ロジック混載不揮発性ＳＲＡＭとして動作する
強誘電体メモリ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146158A JP4688343B2 (ja) | 2001-05-16 | 2001-05-16 | 強誘電体メモリ装置 |
| EP02010056A EP1258923A2 (en) | 2001-05-16 | 2002-05-06 | Semiconductor memory device and manufacturing method for the same |
| US10/139,510 US20020173111A1 (en) | 2001-05-16 | 2002-05-07 | Semiconductor memory device with memory cells having same characteristics and manufacturing method for the same |
| TW091110307A TW560053B (en) | 2001-05-16 | 2002-05-15 | Semiconductor memory device with memory cells having same characteristics and manufacturing method for the same |
| CNB021197970A CN1230889C (zh) | 2001-05-16 | 2002-05-16 | 具有相同特性的存储单元的半导体存储器及其制造方法 |
| US10/346,071 US6768151B2 (en) | 2001-05-16 | 2003-01-17 | Semiconductor memory device with memory cells having same characteristics and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146158A JP4688343B2 (ja) | 2001-05-16 | 2001-05-16 | 強誘電体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343942A JP2002343942A (ja) | 2002-11-29 |
| JP4688343B2 true JP4688343B2 (ja) | 2011-05-25 |
Family
ID=18991851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001146158A Expired - Fee Related JP4688343B2 (ja) | 2001-05-16 | 2001-05-16 | 強誘電体メモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20020173111A1 (ja) |
| EP (1) | EP1258923A2 (ja) |
| JP (1) | JP4688343B2 (ja) |
| CN (1) | CN1230889C (ja) |
| TW (1) | TW560053B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3800294B2 (ja) * | 1999-10-25 | 2006-07-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US20040119105A1 (en) * | 2002-12-18 | 2004-06-24 | Wilson Dennis Robert | Ferroelectric memory |
| JP2007523469A (ja) * | 2003-12-22 | 2007-08-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 有機両極性半導体を使用する不揮発性強誘電体薄膜デバイス及びそのようなデバイスを処理するための方法 |
| CA2562711C (en) * | 2004-04-15 | 2013-09-17 | Genencor International, Inc. | Cab molecules |
| JP4284228B2 (ja) | 2004-04-19 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2005109508A1 (ja) * | 2004-04-28 | 2005-11-17 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
| JP4609722B2 (ja) * | 2005-12-09 | 2011-01-12 | セイコーエプソン株式会社 | 強誘電体記憶装置および電子機器 |
| US8901704B2 (en) * | 2006-04-21 | 2014-12-02 | SK Hynix Inc. | Integrated circuit and manufacturing method thereof |
| US7427550B2 (en) | 2006-06-29 | 2008-09-23 | International Business Machines Corporation | Methods of fabricating passive element without planarizing |
| JP2008205165A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | 半導体集積回路装置 |
| JP2008218842A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 半導体記憶装置 |
| JP5596260B2 (ja) * | 2007-07-27 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置およびその製造方法 |
| JP2009043307A (ja) * | 2007-08-06 | 2009-02-26 | Toshiba Corp | 半導体記憶装置 |
| JP4649487B2 (ja) * | 2008-03-17 | 2011-03-09 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US7951704B2 (en) * | 2008-05-06 | 2011-05-31 | Spansion Llc | Memory device peripheral interconnects and method of manufacturing |
| US8669597B2 (en) | 2008-05-06 | 2014-03-11 | Spansion Llc | Memory device interconnects and method of manufacturing |
| JP2009290027A (ja) * | 2008-05-29 | 2009-12-10 | Rohm Co Ltd | 半導体装置およびその製造方法、および光変調装置およびその製造方法 |
| KR20100002596A (ko) * | 2008-06-30 | 2010-01-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US20100041232A1 (en) | 2008-08-12 | 2010-02-18 | Summerfelt Scott R | Adjustable dummy fill |
| US9536822B2 (en) * | 2008-10-13 | 2017-01-03 | Texas Instruments Incorporated | Drawn dummy FeCAP, via and metal structures |
| JP5711612B2 (ja) * | 2011-05-24 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102637641B (zh) * | 2012-03-20 | 2015-05-20 | 华中科技大学 | 一种相变随机存储器阵列与外围电路芯片的集成方法 |
| JP5606479B2 (ja) * | 2012-03-22 | 2014-10-15 | 株式会社東芝 | 半導体記憶装置 |
| JP5582166B2 (ja) * | 2012-05-18 | 2014-09-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP6142710B2 (ja) | 2013-07-24 | 2017-06-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその設計方法 |
| JP6402528B2 (ja) | 2014-08-07 | 2018-10-10 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR102307060B1 (ko) | 2014-12-03 | 2021-10-01 | 삼성전자주식회사 | 반도체 소자 |
| KR102376504B1 (ko) | 2015-07-02 | 2022-03-18 | 삼성전자주식회사 | 반도체 소자 |
| JP6617394B2 (ja) * | 2015-12-18 | 2019-12-11 | ローム株式会社 | 半導体装置 |
| KR20180006817A (ko) * | 2016-07-11 | 2018-01-19 | 삼성전자주식회사 | 수직형 메모리 장치 |
| US10217794B2 (en) | 2017-05-24 | 2019-02-26 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with vertical capacitors and methods for producing the same |
| JP7242210B2 (ja) * | 2018-08-01 | 2023-03-20 | ローム株式会社 | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06125059A (ja) * | 1992-02-18 | 1994-05-06 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JPH0917965A (ja) * | 1995-07-03 | 1997-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10178157A (ja) * | 1996-12-17 | 1998-06-30 | Samsung Electron Co Ltd | 半導体装置の金属配線構造及びその製造方法 |
| JPH10242284A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体集積回路装置 |
| JPH113980A (ja) * | 1997-06-12 | 1999-01-06 | Nec Corp | 半導体記憶装置の製造方法 |
| JPH11214639A (ja) * | 1998-01-20 | 1999-08-06 | Sony Corp | 誘電体メモリおよびその製造方法 |
| JPH11317500A (ja) * | 1998-03-04 | 1999-11-16 | Nec Corp | 容量素子を有する半導体装置及びその製造方法 |
| JP2000188382A (ja) * | 1998-12-22 | 2000-07-04 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置、その装置製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| JP2528737B2 (ja) | 1990-11-01 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JP3853406B2 (ja) * | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| JPH10135425A (ja) * | 1996-11-05 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4363679B2 (ja) | 1997-06-27 | 2009-11-11 | 聯華電子股▲ふん▼有限公司 | 半導体装置の製造方法 |
| US6198652B1 (en) * | 1998-04-13 | 2001-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor integrated memory device |
| JP3276007B2 (ja) * | 1999-07-02 | 2002-04-22 | 日本電気株式会社 | 混載ｌｓｉ半導体装置 |
| JP3623427B2 (ja) * | 2000-04-21 | 2005-02-23 | Ｎｅｃエレクトロニクス株式会社 | 強誘電体容量を有する半導体装置の製造方法 |
| JP3843708B2 (ja) * | 2000-07-14 | 2006-11-08 | 日本電気株式会社 | 半導体装置およびその製造方法ならびに薄膜コンデンサ |
-
2001
- 2001-05-16 JP JP2001146158A patent/JP4688343B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-06 EP EP02010056A patent/EP1258923A2/en not_active Withdrawn
- 2002-05-07 US US10/139,510 patent/US20020173111A1/en not_active Abandoned
- 2002-05-15 TW TW091110307A patent/TW560053B/zh active
- 2002-05-16 CN CNB021197970A patent/CN1230889C/zh not_active Expired - Fee Related
-
2003
- 2003-01-17 US US10/346,071 patent/US6768151B2/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06125059A (ja) * | 1992-02-18 | 1994-05-06 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JPH0917965A (ja) * | 1995-07-03 | 1997-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10178157A (ja) * | 1996-12-17 | 1998-06-30 | Samsung Electron Co Ltd | 半導体装置の金属配線構造及びその製造方法 |
| JPH10242284A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体集積回路装置 |
| JPH113980A (ja) * | 1997-06-12 | 1999-01-06 | Nec Corp | 半導体記憶装置の製造方法 |
| JPH11214639A (ja) * | 1998-01-20 | 1999-08-06 | Sony Corp | 誘電体メモリおよびその製造方法 |
| JPH11317500A (ja) * | 1998-03-04 | 1999-11-16 | Nec Corp | 容量素子を有する半導体装置及びその製造方法 |
| JP2000188382A (ja) * | 1998-12-22 | 2000-07-04 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置、その装置製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6768151B2 (en) | 2004-07-27 |
| JP2002343942A (ja) | 2002-11-29 |
| US20030104674A1 (en) | 2003-06-05 |
| TW560053B (en) | 2003-11-01 |
| EP1258923A2 (en) | 2002-11-20 |
| US20020173111A1 (en) | 2002-11-21 |
| CN1230889C (zh) | 2005-12-07 |
| CN1385896A (zh) | 2002-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4688343B2 (ja) | 強誘電体メモリ装置 | |
| US6635918B1 (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
| US6190957B1 (en) | Method of forming a ferroelectric device | |
| KR100707181B1 (ko) | 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법 | |
| JP2723386B2 (ja) | 不揮発性ランダムアクセスメモリ | |
| US6700146B2 (en) | Semiconductor memory device and method for producing the same | |
| JPH10209389A (ja) | 高集積強誘電性フローティングゲートｒａｍを備える半導体装置及びその製造方法 | |
| JPH1140768A (ja) | 半導体集積回路およびその製造方法 | |
| JP3343055B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7629635B2 (en) | Semiconductor memory and driving method for the same | |
| JP2002094020A (ja) | 強誘電体メモリ装置およびその製造方法ならびに混載装置 | |
| JPH11111933A (ja) | 高集積強誘電体メモリ装置及びその製造方法 | |
| JP4297605B2 (ja) | 半導体装置の製造方法 | |
| JP2003078037A (ja) | 半導体メモリ装置 | |
| JP2002289794A (ja) | 強誘電体記憶素子形成方法 | |
| JP2940169B2 (ja) | 半導体メモリ装置 | |
| US7176509B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20070272959A1 (en) | Ferroelectric memory cell and manufacturing method thereof | |
| JP3526854B1 (ja) | 強誘電体メモリ装置 | |
| JP2004207282A (ja) | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法 | |
| JP2003243632A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| KR100289975B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US6449185B2 (en) | Semiconductor memory and method for driving the same | |
| JP2010192631A (ja) | 半導体装置およびその製造方法 | |
| KR20090090597A (ko) | 강유전체 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4688343 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |