CN1230889C - 具有相同特性的存储单元的半导体存储器及其制造方法 - Google Patents
具有相同特性的存储单元的半导体存储器及其制造方法 Download PDFInfo
- Publication number
- CN1230889C CN1230889C CNB021197970A CN02119797A CN1230889C CN 1230889 C CN1230889 C CN 1230889C CN B021197970 A CNB021197970 A CN B021197970A CN 02119797 A CN02119797 A CN 02119797A CN 1230889 C CN1230889 C CN 1230889C
- Authority
- CN
- China
- Prior art keywords
- cell array
- memory cell
- film
- heat
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 128
- 238000012546 transfer Methods 0.000 claims description 73
- 238000009413 insulation Methods 0.000 claims description 66
- 230000002093 peripheral effect Effects 0.000 claims description 63
- 239000010409 thin film Substances 0.000 claims description 35
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- ROZSPJBPUVWBHW-UHFFFAOYSA-N [Ru]=O Chemical group [Ru]=O ROZSPJBPUVWBHW-UHFFFAOYSA-N 0.000 claims description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 107
- 239000003990 capacitor Substances 0.000 abstract description 22
- 239000011229 interlayer Substances 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000003491 array Methods 0.000 description 5
- 210000000352 storage cell Anatomy 0.000 description 5
- 229910004121 SrRuO Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
在半导体存储器的制造方法中，下电极薄膜(60)经过层间绝缘薄膜(22，32，42，52)形成在半导体衬底(10)上。在单元阵列区均匀加热下电极层的同时，在下电极层上形成铁电薄膜(62)。在铁电薄膜上形成上电极薄膜(63)。在存储单元阵列区形成铁电电容器(70)。每个铁电电容器包括下电极薄膜，铁电薄膜和上电极薄膜。
Description
技术领域
本发明涉及具有铁电电容器的半导体存储器。尤其是，本发明涉及用于在半导体存储器的整个存储单元阵列区域上获得一致的工作特性的技术。
背景技术
具有铁电电容器的半导体存储器是常规已知的。这种常规半导体存储器的例子，将用逻辑电路嵌入式FeRAM(铁电随机存取存储器)来描述。图1表示逻辑电路嵌入式FeRAM的宏观电路布局的一个例子。
参考图1，宏观的逻辑电路嵌入式FeRAM具有多个存储单元阵列。读出放大器在水平方向被安排在每个存储单元阵列之间，字线和板线驱动器的垂直方向被安排在以读出放大器和存储单元阵列为一组之间。另外，X译码器被安排在最上层字线和板线驱动器的上面，Y译码器被安排在各组读出放大器和存储单元阵列的左侧。在存储单元阵列与读出放大器之间，以及存储单元阵列与字线和板线驱动器之间，提供有一定空间。以后这个空间叫做“连接区”。
图2表示存储单元阵列的FeRAM单元的电路图。如图2中所示，FeRAM单元由两个晶体管和两个铁电电容器组成，作为2T2C单位单元。由2T2C构成的FeRAM单元，通过给铁电电容器施加两个不同极性的电压保持数据。在读出数据时，板线从地电压偏置到电源电压，从带有反转极性的铁电电容器来的电荷，和从带有非反转极性的铁电电容器来的电荷，被输出到一对位线上。然后，这对位线上的电压差被读出放大器放大并往外输出。
图3表示以上述方法形成的常规逻辑电路嵌入式FeRAM的横断面图，逻辑电路嵌入式FeRAM有3层接线结构。逻辑电路嵌入式FeRAM包括：安排有FeRAM单元的存储单元阵列区，安排有外围电路例如读出放大器，字线驱动器和板线驱动器的外围电路区，和形成在它们之间的连接区。
在存储单元阵列区中，铁电电容器由上电极、铁电薄膜和下电极组成，并被形成在包含第三金属接线的最上层铝接线层上。在连接区中，以斜线表示的伪电容器上由电极、铁电薄膜和下电极组成。伪电容器的作用是防止在连接区的光刻处理或干刻蚀处理中产生二维效应，例如邻近效应和图形疏密效应，从而使铁电电容器形成时，在整个存储单元阵列上具有预定的尺寸。
顺便说明，如上所述，存储单元阵列有处于铝接线层上的铁电电容器，并有由钨组成的接触插塞。当在高温(600℃至750℃)下退火以形成铁电电容器时，铝接线层被毁坏。所以，通常是在相对低的温度下采用晶体管生长法形成铁电电容器。在这种情况下，基本上是在450℃或更低的生长温度下形成铁电电容器，以保持接触插塞和铝接线的可靠性。一般来说，当作为铁电薄膜的PZT(Pb(Zrx，Ti1-x)O3)薄膜的生长温度降低时，PZT的晶态会降级，铁电特性下降。
图4中的特性1(实线)表示PZT在450℃的生长温度下被形成时的铁电特性。在这种情况下，能形成较高极化强度的铁电电容器。特性2(虚线)表示PZT在430℃的生长温度下被形成时的铁电特性。在这种情况下，形成较低极化强度的铁电电容器。
图5表示试验用的存储单元阵列(它包含电压测量用的单元)的全部FeRAM单元的位线电压差。在图5中，以斑点的疏密方式表示位线电压从0V至大约1.3V。深色部分表示较大的位线电压差。每个FeRAM单元有在430℃的生长温度下制造的PZT薄膜。当位线电位有效期较大时，FeRAM单元有较大的位线电压差或工作容限。参考图5，FeRAM单元的工作容限在右侧区和中心区较大，FeRAM的工作容限在上侧区和左侧区较小。工作容限取决于铁电电容器的特性，如图4中所示。就是说，当极化强度像特性1那样高时，工作容限大，当极化强度像特性2那样低时，工作容限小。
与FeRAM单元的物理位置有关的工作容限的偏离，来源于FeRAM单元的特性差异，如图5中所示。可以认为，这种偏离是基于PZT薄膜形成时铁电电容器的下电极(它一般由铂(Pt)组成)的表面温度。
与上述内容有联系，一种半导体存储器被揭示在日本专利申请(JP-A-平4-168765)中。在这篇参考文献中，存储器由形成有多个存储单元的存储单元阵列组成，每个单元由一个存储晶体管和一个电容器，以及形成有多个外围电路晶体管的外围电路区组成。存储器形成在半导体衬底上。一组栅极薄膜平行地被安排在存储单元阵列区，有一预定的空间。因此，利用这些栅极，形成存储晶体管。一组栅极薄膜平行地被安排在外围电路区，有一预定的空间。因此，利用这些栅极，形成外围电路晶体管。伪接线也形成在外围电路区。存储单元阵列区中栅极薄膜之间的空间，基本上与外围电路区中的栅极薄膜之间，以及栅极与伪接线之间的空间相同。
还有，一种半导体器件被揭示在日本专利申请(JP-A-平11-74482)中。在这篇参考文献中，多个半导体器件形成在半导体衬底上的存储单元区上，有经过绝缘薄膜而堆叠起来的传热薄膜。伪图案有至少一层传热薄膜，并形成在比任一半导体器件更紧靠外围晶体管区的位置上。层间绝缘覆盖半导体器件和伪图案，并在存储单元区和外围晶体管区之间有一个倾斜部分。伪图案的一部分从层间绝缘膜暴露出来。
发明内容
因此，本发明的目的是提供一种半导体存储器和一种制造方法，其中，大工作容限的存储单元能在整个存储单元阵列区中形成。
在本发明的另一个方面，通过下列步骤获得一种制造半导体存储器的方法，该半导体存储器具有在半导体衬底上的存储单元阵列区、外围电路区和位于存储单元阵列区和外围电路区之间的连接区，所述方法包括步骤：(a)在所述存储单元阵列区和所述连接区形成经过层间绝缘薄膜将与所述半导体衬底相连的传热路径；(b)在所述存储单元阵列区中的所述传热路径上形成下电极，以及在所述连接区中的所述传热路径上形成传热薄膜；(c)在所述下电极和传热薄膜上形成铁电薄膜；(d)在所述存储单元阵列区中的所述铁电薄膜上形成上电极；和(e)在所述存储单元阵列区形成铁电电容器，每个所述铁电电容器包括所述下电极，所述铁电薄膜，和所述上电极；其中在上述的形成铁电薄膜的步骤(c)中，所述半导体衬底的背面被加热，并且通过所述的传热路径，由所述半导体衬底的背面的热加热所述传热薄膜。
这里，理想的是，下电极薄膜由包含铂，铱，氧化铱，钌，氧化钌的至少之一的金属形成。
在这种情况下，理想的是在每次形成层间绝缘薄膜部分时，形成经过一部分层间绝缘薄膜的路径的接触插塞。另外，可通过加热半导体衬底实现加热。
还有，理想的是，存储单元阵列区中的传热路径的密度实质上与连接区中的传热路径的密度相同。
还有，附加的传热路径可在连接区外面的外围电路区中的层间绝缘薄膜中形成，而与连接区中的传热路径相连。
还有，(b)形成步骤最好包括加热半导体衬底至450℃左右。
还有，(a)形成步骤可通过形成下电极以扩展至存储单元阵列区之外，而得以实现。
在本发明的另一方面，具有存储单元阵列区、外围电路区、和处于存储单元阵列区与外围电路区之间的连接区的半导体存储器，它包括：经过存储单元阵列区中的层间绝缘薄膜，形成在半导体衬底上的铁电电容器；和形成在连接区中的层间绝缘薄膜上的传热薄膜；在所述存储单元阵列区中的所述层间绝缘薄膜上形成的所述铁电电容器的下电极。传热薄膜经过从层间绝缘薄膜通过的传热路径，分别与半导体衬底相连。
这里，当铁电电容器的下电极层形成时，可形成传热薄膜层。在这种情况下，下电极层可由包含铂、铱、氧化铱、钌和氧化钌的至少之一的金属形成。
还有，半导体存储器，可进一步包括形成在存储单元阵列区和连接区中的半导体衬底上的MOS晶体管。每个铁电电容器可与形成在存储单元阵列中的MOS晶体管之一相连，每个传热薄膜可与形成在连接区中的MOS晶体管之一相连接。
还有，理想的是，铁电电容器的密度实质上和传热薄膜的密度相同。
还有，半导体存储器可进一步包括形成在外围电路区的附加传热薄膜。附加传热薄膜可与连接区中的任何传热路径相连。
半导体存储器可以是逻辑电路嵌入式FeRAM，或逻辑电路嵌入式非易失性SRAM。
在本发明的另一方面，通过下列步骤获得一种制造半导体存储器的方法：(a)在存储单元阵列区和存储单元阵列区外面的连接区中，形成MOS晶体管，其中，在存储单元阵列区中的MOS晶体管的密度实质上和连接区中的MOS晶体管的密度相同；(b)在形成传热路径的同时，形成覆盖MOS晶体管的层间绝缘薄膜，每个路径从一个MOS晶体管延伸经过层间绝缘薄膜；(c)在半导体衬底上，经过与传热路径相连的层间绝缘薄膜，形成下电极薄膜；(d)在加热下电极层的同时，在下电极层上形成铁电薄膜；(e)在铁电薄膜上形成上电极薄膜；和(f)在存储单元阵列区形成铁电电容器，每个铁电电容器包括下电极薄膜，铁电薄膜和上电极薄膜。
在本发明的另一方面，通过下列步骤获得一种制造半导体存储器的方法：(a)在存储单元阵列区和存储单元阵列区外面的连接区中，形成MOS晶体管，其中，在存储单元阵列区中的MOS晶体管的密度实质上和连接区中的MOS晶体管的密度相同；(b)在形成传热路径的同时，形成覆盖MOS晶体管的层间绝缘薄膜，每个路径从一个MOS晶体管延伸经过层间绝缘薄膜；(c)在半导体衬底上，经过与传热路径相连的层间绝缘薄膜，形成下电极薄膜；(d)在经过传热路径加热下电极层的同时，在下电极层上形成铁电薄膜；(e)在铁电薄膜上形成上电极薄膜；和(f)在存储单元阵列区形成铁电电容器，每个铁电电容器包括下电极薄膜，铁电薄膜和上电极薄膜。
这里，(b)形成步骤还可通过在连接区外面的外围电路区的层间绝缘薄膜中，形成与连接区中的传热路径相连的附加的传热路径来实现。
附图说明
图1是一个电路图，表示典型逻辑电路嵌入式FeRAM布局；
图2是逻辑电路嵌入式FeRAM的典型FeRAM单元电路图；
图3是常规逻辑电路嵌入式FeRAM的横断面图；
图4是表示依赖于铁电薄膜形成温度的不同铁电特性的图形；
图5是表示在常规逻辑电路嵌入式FeRAM中，在存储单元阵列的所有FeRAM单元中的位线电压差异的图形；
图6是根据本发明第一实施例的逻辑电路嵌入式FeRAM的横断面图；
图7A至7G是表示根据本发明第一实施例的逻辑电路嵌入式FeRAM制造过程的横断面图；
图8是表示根据本发明第二实施例的逻辑电路嵌入式非易失性SRAM布局的图形；
图9是表示根据本发明第二实施例的逻辑电路嵌入式非易失性SRAM的一个SRAM单元的电路图；
图10是表示根据本发明第二实施例的逻辑电路嵌入式非易失性SRAM的横断面图；
图11A至11H是表示根据本发明第二实施例的逻辑电路嵌入式非易失性SRAM制造过程的横断面图。
具体实施方案
下面，将参考附图，详细描述本发明的半导体器件及其制造方法。
(实施例1)
根据本发明第一实施例的半导体存储器，涉及逻辑电路嵌入式FeRAM。
根据本发明第一实施例的半导体存储器，具有与图1中所示的常规逻辑电路嵌入式FeRAM相同的电路布局。就是说，逻辑电路嵌入式FeRAM在宏观上具有多个存储单元阵列。读出放大器在水平方向上安排在每个半导体存储器之间，字线驱动器和板线驱动器组安排在每两个存储单元阵列和三个读出放大器为一组的组之间。此外，X译码器安排在字线驱动器和板线驱动器组的顶上。Y译码器安排在三组字线驱动器和板线驱动器以及每两个存储单元阵列和三个读出放大器为一组的两个组的左侧。因此，连接区形成在存储单元阵列与读出放大器之间，以及存储单元阵列与字线驱动器和板线驱动器组之间。
根据本发明第一实施例的半导体存储器，有与图2中所示的FeRAM单元相同的电路。就是说，与图2所示的2T2C单位单元相同。FeRAM单元由两个晶体管和两个铁电电容器组成。在具有2T2C结构的FeRAM单元中，不同极性的电压加到两个铁电电容器上，用以存储数据。当数据读出时，板线上的电压从地电压增加至电源电压。此时，具有反转极性的电容器的电荷和具有非反转极性的电容器的电荷，被传递给一对位线。位线上的电压差由读出放大器放大并输出。
图6表示根据本发明第一实施例的，如上所述形成的逻辑电路嵌入式FeRAM横断面图。逻辑电路嵌入式FeRAM有三层接线结构，也就是，逻辑电路嵌入式FeRAM包括：安排有FeRAM单元的存储单元阵列区；安排有外围电路例如读出放大器、字线驱动器和板线驱动器的外围电路区；以及形成在存储单元阵列区与外围电路之间的连接区。
在存储单元阵列区中，铁电电容器70由下电极61，铁电薄膜62和上电极63组成，形成在最上面的用作接线50的接线层上，而接线50是外围电路区所必需的。伪电容器70a和70b在连接区中形成，具有与铁电电容器70相同的结构。此外，伪电电容器70c和70d在外围电路区的一部分中形成，具有与铁电电容器70相同的结构。
每个伪电容器70a，70b，70c和70d的下电极61通过“传热路径”热连接至硅衬底10，这一“传热路径”由下电极接触插塞51，第三接线50，第三接触插塞41，第二接线40，第二接触插塞31，第一接线30和第一接触插塞21组成。因此，传热路径使来自硅衬底10的热量传递至下电极61。
下面，参考表示根据本发明第一实施例的、每个逻辑电路嵌入式FeRAM制造过程的横断面图7A至7G，描述制造方法。
首先，如图7A中所示，CMOS晶体管形成在硅衬底10上。就是说，P阱11和N阱12形成在硅衬底10中，元件绝缘区13形成在连接区与外围电路区之间。然后，栅绝缘薄膜(未示)和栅极20形成在存储单元阵列区，连接区和外围电路区中。接着，用众所周知的方法，栅极20所用的n型扩散层14形成在P阱11中，栅极20所用的P型扩散层15形成在N阱12中。由此，CMOS晶体管的制造完成。在这种情况下，在连接区中形成的栅极20a作为伪栅极。
其次，如图7B中所示，形成第一层间绝缘薄膜22，并形成第一接触插塞21延伸到晶体管的扩散层，形成与第一接触插塞21相连接和第一接线30。例如，第一接触插塞21由钨组成，并连接CMOS晶体管和第一接线30。在连接区中形成第一接触插塞21a和21b，它们是伪接触插塞，用作在硅衬底10和第一接线30之间的热连接。层间绝缘薄膜22由硅氧化薄膜组成，作为覆盖CMOS晶体管的主要组成部分。第一接线30由铝组成，在FeRAM中形成的元件之间起连接作用。在连接区形成第一接线30a和30b，它们是伪接线，供传热之用。
其次，如图7C中所示，形成第二层间绝缘薄膜32和第二接触插塞31，以覆盖第一接线30。在第二层间绝缘薄膜32中形成第二接触插塞31，其与第一接线30连接。然后，在第二层间绝缘薄膜32上形成第二接线40。第二接触插塞31由钨组成，并将相应的第一接线30之一和相应的第二接线40之一连接起来。第二接触插塞31a和31b在连接区形成，作为提供第一接线30和第二接线40热连接的伪接触插塞。第二层间绝缘薄膜32由硅氧化物薄膜形成，其覆盖第一接线30。第二接线40由铝组成，并连接FeRAM中形成的元件。第二接线40a，40b，40c，40d，40e和40f是用于提供传热的伪接线。在连接区形成的任一第二接线40a，40b，40c和40d，直接地或通过硅衬底10，与在外围电路区中形成的第二接线40e和40f相连。
其次，如图7D中所示，形成第三层间绝缘薄膜42，其覆盖第二接线，并且，在第三层间绝缘薄膜42中形成第三接触插塞41，与第二接触插塞31连接的第二接线40相连接。然后，在第三层间绝缘薄膜42上形成第三接线50。第三接触插塞41由钨组成，连接相应的第二接线40和相应的第三接线50。在连接区形成的第三接触插塞41a和41b是提供第二接线40和第三接线50热连接的伪接触插塞。第三层间绝缘薄膜由硅氧化物薄膜组成，在第二接线40与第三接线50之间起绝缘作用。第三接线50由铝组成，连接FeRAM中形成的元件。第三接线50a，50b，50c和50d是传热的伪接线。第三接线50d扩展到外围电路区。在连接区形成的任一第三接线50a，50b，和50c直接地或通过硅衬底10与外围电路区的第三接线50d相连接。
其次，如图7E中所示，形成第四层间绝缘薄膜52以覆盖第三接线，在第四层问绝缘薄膜52中形成下电极接触插塞51。然后，用作铁电电容器70下电极61的Pt/TiN/Ti堆叠层60形成在第四层间绝缘薄膜52上。下电极接触插塞51由钨组成，将相应的第三接线50之一与堆叠层60连接。连接区的下电极接触插塞51a和51b以及外围电路区的下电极接触插塞51c和51d，是提供第三接线50和堆叠层60热连接的伪接触插塞。在连接区形成的下电极接触插塞51a和51b直接地或间接地与外围电路区形成的下电极接触插塞51c和51d连接。第四层间绝缘薄膜52由硅氧化物薄膜组成，在第三接线50和堆叠层60之间起绝缘作用。与上述堆叠层60不同，可利用Pt，Ir和氧化物(例如，IrO2)，Ru和氧化物(例如，RuO2)，堆叠薄膜Ir/Ti/TiN/Ti，堆叠层SrRuO3/Pt/TiN/Ti等等作为堆叠层60的材料。
接着，当在上述堆叠层60形成的过程中，从硅衬底10背后加热衬底10时，铁电薄膜的PZT层被淀积在堆叠层60上。为了提高可靠性，元素例如La和Ca可少量地加到PZT薄膜上。来自硅衬底10后侧的热量，通过由第一接触插塞21，第一接线30，第二接触插塞31，第二接线40，第三接触插塞41，第三接线50以及与存储单元阵列区，连接区和外围电路区中的Pt/TiN/Ti堆叠薄膜60相接的下电极接触插塞51组成的传热路径进行传递。
利用这种方法，在存储单元阵列区和连接区形成的传热路径，在存储单元阵列区和连接区上具有近似一致的密度。因此，整个存储单元阵列区可近似均匀地进行加热。在这种方法中，与常规的示例不同，存储单元阵列区的外围部分决不会保留低的温度。结果，优异铁电特性的铁电层在整个存储单元阵列区形成。应当注意，传热路径的密度在外围电路区不是均匀的。因此，由于表面温度自连接区向外围电路区减少，所以，形成的铁电层的铁电特性较差。但是，由于在连接区和外围电路区形成的铁电电容器是伪电容器，所以，不影响FeRAM单元的性能。
其次，如图7F中所示，上电极层在铁电层上形成，然后形成图案。因此，上电极63形成。上电极63可由堆叠薄膜TiN/Ir，堆叠薄膜TiN/A1/TiN，和堆叠薄膜Pt/SrRuO3组成。然后，对PZT层制作图案，以产生铁电薄膜62。接着，利用PZT薄膜62对堆叠层60制作图案以产生下电极61。因此，形成铁电电容器70，如图7G中所示。在连接区和外围电路区形成的铁电电容器70a，70b，70c和70d是提供热传递的伪电容器。
其次，如图6中所示，层间绝缘薄膜71形成，覆盖铁电电容器。然后，上电极触点在上电极63上的层间绝缘薄膜中形成。接着，板线触点72在外围电路区中形成。此后，板线层在层间绝缘薄膜71上形成，并形成图案。因此，形成板线。上电极触点由钨组成，连接相应的铁电电容器70之一和相应的与板线驱动器(未示)相连的板线之一。在连接区和外围电路区中形成的板线80a，80b，80c和80d是伪板线。
如上所述，根据本发明第一实施例的逻辑电路嵌入式FeRAM，传热路径被提供在存储单元阵列区与外围电路区之间形成的连接区中，具有基本上与存储单元阵列相同的结构。当PZT薄膜62被淀积作为铁电薄膜62时，热量从硅衬底10传递至作为下电极的Pt/TiN/Ti堆叠薄膜60。因此，与常规器件不同，存储单元阵列区近似均匀被加热，而存储单元阵列区的外围部分决不会保留低的温度。结果，可以在存储单元阵列区中形成铁电特性优良的PZT薄膜。
应当注意，在上述第一实施例中，传热路径形成在连接区和外围电路区部分中。但是，在铁电电容器70形成之后，传热路径不是必需的。因此，在形成铁电电容器70之后，可提供除去上述传热路径的处理。
另外，在上述第一实施例中，伪电容器形成在连接区和外围电路区中。上电极触点71和板线80形成，与伪电容器的上电极相连。但是，类似于后面将要描述的第二实施例，只有伪电容器的下电极在连接区和外围电路区中形成，上电极63的形成过程以及形成上电极触点和板线的过程可被省略。
此外，在上述第一实施例中，铁电电容器70在最上面的第三接线层上形成。但是，铁电电容器70形成的位置不限于本发明上述的位置，而是可以选择的。
(实施例2)
根据本发明第二实施例的、涉及逻辑电路嵌入式非易失性SRAM和制造方法的半导体存储器和制造方法。
图8表示根据本发明第二实施例的、逻辑电路嵌入式非易失性SRAM的电路布局的一个例子。逻辑电路嵌入式非易失性SRAM有多个存储单元阵列。读出放大器在垂直方向上安排在每个存储单元阵列之间。字线驱动器安排在存储单元阵列和读出放大器的左侧，板线驱动器安排在存储单元阵列和读出放大器的右侧。此外，译码器安排在字线驱动器的左侧。输入/输出(I/O)电路安排在最下面的读出放大器的下端侧。连接区在存储单元阵列与读出放大器之间，存储单元阵列与字线驱动器之间以及存储单元阵列与板线驱动器之间形成。
图9表示上述存储单元阵列的非易失性SRAM单元电路图。非易失性SRAM单元包括六个晶体管和两个铁电电容器。由于非易失性SRAM单元的结构和操作是众所周知的，所以关于它的描述被省略。
图10表示根据本发明第二实施例的逻辑电路嵌入式非易失性SRAM的横断面图。逻辑电路嵌入式非易失性SRAM有4层接线结构，其组成有：安排有SRAM单元的存储单元阵列区；外围电路区，外围电路例如读出放大器，字线驱动器和板线驱动器安排在这里；以及连接区，它在存储单元阵列区和外围电路之间形成。
在存储单元阵列区中，铁电电容器70由下电极61，铁电薄膜62和上电极63组成，这个铁电电容器在最上面的接线上形成。此外，在连接区，只形成伪电容器的下电极61a和61b，具有与铁电电容器70相同的结构。另外，伪电容器的下电极61c和61d在外围电路区部分形成。伪电容器的下电极61a，61b，61c和61d对应于本发明的伪电极。
每个下电极61a，61b，61c和61d，通过由下电极接触插塞51，第四接线90，第四接触插塞81，第三接线50，第三接触插塞41，第二接线40，第二接触插塞31，第一接线30和第一接触插塞组成的“传热路径”，热连接至硅衬底10。
下面，参考横断面图11A至11H，描述根据本发明第二实施例的，逻辑电路嵌入式非易失性SRAM的制造方法。
首先，如图11A中所示，CMOS晶体管在硅衬底10上形成。就是说，P阱11和N阱12在硅衬底10中形成。然后，形成元件隔离区13。接着，栅绝缘薄膜(未示)和栅极20在衬底10上形成。此后，用众所周知的方法，形成栅极所用的n型扩散层14和P型扩散层15。因此，形成了CMOS晶体管。此时，在连接区形成的栅极20a，20b和20c以及在外围电路区形成的栅极20d是伪栅极。
其次，如图11B中所示，形成第一层间绝缘薄膜22以覆盖CMOS晶体管。接着，第一接触插塞21形成在第一层间绝缘薄膜22中，延伸到CMOS晶体管。然后，在第一层间绝缘薄膜22上形成第一接线层，并形成图案。因此，形成第一接线30。第一接触插塞21由钨组成，连接相应的CMOS晶体管之一和相应的第一接线30之一。在连接区形成的第一接触插塞21a，21b，21c和21d是提供硅衬底10和第一接线30热连接的伪接触插塞。此外，第一层间绝缘薄膜22由硅氧化物薄膜组成，在CMOS晶体管与第一接线30之间起绝缘作用。第一接线30由铝组成，连接非易失性SROM中的元件。在连接区中形成的第一接线30a，30b，30c和30d是提供传热的伪接线。
其次，如图11C中所示，形成第二层间绝缘薄膜32以覆盖第一接线30。接着，第二接触插塞31形成在层间绝缘薄膜32中，延伸到第一接线30。然后，第二接线层形成在第二层间绝缘薄膜32上，并形成图案。因此形成第二接线40。第二接触插塞31由钨组成，连接相应的第一接线30之一和相应的第二接线40之一。在外围电路区中形成的第二接触插塞31a，31b，和31c是提供第一接线30和第二接线40热连接的伪接触插塞。此外，第二层间绝缘薄膜32由硅氧化物薄膜组成，在第一接线30和第二接线40之间起绝缘作用。第二接线40由铝组成，连接非易失性SRAM中的元件。在连接区中形成的第二接线40a，40b和40c，以及在外围电路区中形成的第二接线40d，是提供传热的伪接线。
其次，如图11D中所示，形成第三层间绝缘薄膜42以覆盖第二接线40。接着，第三接触插塞41形成在第三层间绝缘薄膜42中，延伸到第二接线40。然后，第三接线层形成在第三层间绝缘薄膜42上形成，并形成图案。因此，形成第三接线50。第三接触插塞41由钨组成，连接相应的第二接线40之一和相应的第三接线50之一。在连接区中形成的第三接触插塞41a，41b，和41c是提供第二接线40和第三接线50热连接的伪接触插塞。此外，第三层间绝缘薄膜42由硅氧化物薄膜形成，在第二接线40和第三接线50之间起绝缘作用。第三接线50由铝组成，连接非易失性SRAM中的元件。连接区中的第三接线50a，50b，50c和50d以及外围电路区中形成的第三接线50e是提供传热的伪接线。连接区中的第三接线50a，50b，50c和50d直接地或间接地与第三接线50e相连接。
其次，如图11E中所示，第四层间绝缘薄膜82形成，覆盖第三接线，然后，第四接触插塞81在第四层间绝缘薄膜82中形成，延伸到第三接线50。而后，第四接线层形成在第四层间绝缘薄膜82上，并形成图案。因此，形成了第四接线90。第四接触插塞81由钨组成，连接相应的第三接线50之一和相应的第四接线90之一。在外围电路区(原文为连接区)中形成的第四接触插塞81a，81b是提供第三接线50和第四接线90热连接的伪接触插塞。此外，第四层间绝缘薄膜82由硅氧化物薄膜组成，在第三接线50和第四接线90之间起绝缘作用。第四接线90由铝组成，连接非易失性SRAM中的元件。连接区中形成的第四接线90a，90b和90c，以及从连接区扩展到外围电路区的第四接线90d是提供传热的伪接线。第四接线90a，90b和90c直接地或间接地与第四接线90d连接。
其次，如图11F中所示，形成第五层间绝缘薄膜52以覆盖第五接线90，然后，下电极接触插塞51形成在第五层间绝缘薄膜52中，延伸到第四接线90。用作铁电电容器70的下电极61的Ru/Ti/TiN/Ti堆叠层60，形成在第五层间绝缘薄膜52上。下电极接触插塞51由钨组成，连接相应的第四接线90之一和堆叠薄膜60。在连接区中形成的下电极接触插塞51a和51b，以及在外围电路区中形成的下电极接触插塞51c和51d，是提供第四接线90和堆叠薄膜60热连接的伪接触插塞。下电极接触插塞51a和51b直接地或间接地与下电极接触插塞51c和51d连接。此外，第五层间绝缘薄膜52由硅氧化物薄膜组成，在第四接线90和堆叠薄膜60之间起绝缘作用。作为堆叠薄膜60的材料，与上述材料不同，可使用Pt，Ir及其氧化物(例如IrO2)，Ru和其氧化物(例如RuO2)，Ir/Ti/TiN/Ti堆叠薄膜，SrRuO3/Pt/TiN/Ti堆叠薄膜等等。
接着，在上述堆叠薄膜60形成的过程中，在整个硅衬底从硅衬底10侧面加热至410℃温度的同时，用作铁电薄膜的PZT层被淀积。所形成的PZT层厚度是250nm。在这种情况下，从硅衬底10侧面加入的热量，通过由第一接触插塞21，第一接线30，第二接触插塞31，第二接线40，第三接触插塞41，第三接线50，第四接触插塞81，第四接线90和下电极接触插塞51组成传热路径，传递至存储单元阵列区、连接区和外围电路区中的Ru/Ti/TiN/Ti堆叠层60。
此时，由于在存储单元阵列区和连接区中形成的传热路径具有基本上均匀的密度，所以，与常规的示例不同，存储单元阵列区几乎被均匀地加热，而存储单元阵列区的外围部分决不会保留低的温度。结果，能够在存储单元阵列区中形成铁电特性优良的PZT层。应当注意，与存储单元阵列区和连接区相比较，传热路径的密度在外围电路区中是不均匀的。因此，由于热量的倾斜是从连接区向外围电路区产生的，所以，形成铁电特性优良的PZT层。但是，在这些区形成的铁电电容器是伪电容器，故不影响SRAM单元的性能。
其次，如图11G中所示，上电极层形成在存储单元阵列区的PZT层上。然后，对上电极层制作图案，产生上电极63。在这种情况下，上电极没有形成在连接区和外围电路区中。上电极63可由TiN/Ru堆叠薄膜组成。
其次，如图13中所示，对PZT层制作图案。因此，铁电薄膜62形成在下电极层60上。接着，利用铁电薄膜62，对下电极层60制作图案。因此，形成下电极61。在这种方法中，铁电电容器70形成在存储单元阵列区中。与铁电电容器70的下电极61对应的部分61a，61b，61c和61d，作为伪电极被保留在连接区和外围电路区。
其次，如图10中所示，形成层间绝缘薄膜以覆盖铁电电容器70。接着，上电极接触插塞71形成在层间绝缘薄膜中，延伸到存储单元阵列区的上电极63。此外，板线触点72形成在外围电路区的层间绝缘薄膜中。然后，板线层形成在层间绝缘薄膜上，并形成图案。因此，形成了板线80。上电极触点71由钨组成，通过板线连接铁电电容器70和板线驱动器(看图8)。在非易失性SRAM的情况下，不形成任何伪板线触点和板线。
如上所述，根据本发明第二实施例的逻辑电路嵌入式非易失性SRAM，具有与存储单元阵列区相同的结构的传热路径，在存储单元阵列区与外围电路区之间的连接区中形成。当PZT层作为铁电薄膜62被淀积在堆叠薄膜60上时，热量从硅衬底10传递至堆叠薄膜60。因此，存储单元阵列区被均匀地加热，而与常规示例不同，不存在存储单元阵列区的外围部分保持低的温度的情况。结果，在存储单元阵列中，PZT薄膜以优良的铁电特性形成。
应当注意，在上述第二实施例中，传热路径形成在连接区和外围电路区中。但是，在铁电电容器形成之后，传热路径不是必需的，所以，在形成铁电电容器之后，可提供除去传热路径的处理。
此外，在上述第二实施例中，下电极作为伪电容器的伪电极，形成在连接区和外围电路区中，而不形成上电极63、上电极触点和板线。但是，与上述第一实施例类似，伪电容器可以形成在连接区和外围电路区中。此外，可以形成上电极触点71和板线80，与伪电容器的上电极相连。
而且，在上述第二实施例中，铁电电容器作为最上层，形成在第四接线上。但是，在本发明中，铁电电容器70形成的位置不限于上述位置，而是可以选择的。
如上所述，根据本发明，提供有半导体存储器和制造方法，其中，大工作容限的存储单元被形成在存储单元阵列的整个区域上。
Claims (16)
1.一种制造半导体存储器的方法，该半导体存储器具有在半导体衬底上的存储单元阵列区、外围电路区和位于存储单元阵列区和外围电路区之间的连接区，所述方法包括步骤：
(a)在所述存储单元阵列区和所述连接区形成经过层间绝缘薄膜将与所述半导体衬底相连的传热路径；
(b)在所述存储单元阵列区中的所述传热路径上形成下电极，以及在所述连接区中的所述传热路径上形成传热薄膜；
(c)在所述下电极和传热薄膜上形成铁电薄膜；
(d)在所述存储单元阵列区中的所述铁电薄膜上形成上电极；和
(e)在所述存储单元阵列区形成铁电电容器，每个所述铁电电容器包括所述下电极，所述铁电薄膜，和所述上电极；
其中在上述的形成铁电薄膜的步骤(c)中，所述半导体衬底的背面被加热，并且通过所述的传热路径，由所述半导体衬底的背面的热加热所述传热薄膜。
2.根据权利要求1所述的方法，其特征在于，所述下电极薄膜由包含铂，铱，氧化铱，钌，氧化钌的至少之一的金属形成。
3.根据权利要求1所述的方法，其特征在于，所述(e)形成步骤包括步骤：
每次形成所述层间绝缘薄膜部分时，为经过一部所述层间绝缘薄膜的所述路径形成接触插塞。
4.根据权利要求1所述的方法，其特征在于，所述加热包括步骤：
加热所述半导体衬底。
5.根据权利要求1所述的方法，其特征在于，所述存储单元阵列区中所述传热路径的密度实质上上与所述连接区中所述传热路径的密度相同。
6.根据权利要求1所述的方法，其特征在于，所述(e)形成步骤进一步包括步骤：
在所述连接区外面的所述外围电路区中的所述层间绝缘薄膜中形成附加的传热路径，与所述连接区中的所述传热路径相连。
7.根据权利要求1或2所述的方法，其特征在于，所述(b)形成步骤包括步骤：
加热所述半导体衬底至450℃或低于450℃。
8.根据权利要求1或2所述的方法，其特征在于，所述(a)形成步骤包括步骤：
形成所述下电极薄膜扩展至所述存储单元阵列区之外。
9.一种具有在半导体衬底上的存储单元阵列区、外围电路区、和处于所述存储单元阵列区与所述外围电路区之间的连接区的半导体存储器，其中包括：
通过所述存储单元阵列区中的层间绝缘薄膜，形成在半导体衬底上的铁电电容器；
形成在所述连接区中的层间绝缘薄膜上的传热薄膜；和
在所述存储单元阵列区中的所述层间绝缘薄膜上形成的所述铁电电容器的下电极；
其中，所述传热薄膜和下电极经过从所述层间绝缘薄膜通过的传热路径，分别与所述半导体衬底相连。
10.根据权利要求9所述的半导体存储器，其特征在于，当所述铁电电容器的下电极层形成时，形成所述传热薄膜的层。
11.根据权利要求10所述的半导体存储器，其特征在于，所述下电极层由包含铂、铱、氧化铱、钌和氧化钌的至少之一的金属形成。
12.根据权利要求9至11的任一项所述的半导体存储器，其特征在于进一步包括形成在所述存储单元阵列区和所述连接区中的所述半导体衬底上的MOS晶体管，和
其中，每个所述铁电电容器与形成在所述存储单元阵列中的所述MOS晶体管之一相连，每个所述传热薄膜与形成在所述连接区中的所述MOS晶体管之一相连。
13.根据权利要求9至11的任一项所述的半导体存储器，其特征在于，所述铁电电容器的密度实质上和所述传热薄膜的密度相同。
14.根据权利要求9至11的任一项所述的半导体存储器，其特征在于进一步包括形成在所述外围电路区的附加传热薄膜，和
其中，所述附加传热薄膜与所述连接区中的任何所述传热路径相连。
15.根据权利要求9至11的任一项所述的半导体存储器，其特征在于，所述半导体存储器是逻辑电路嵌入式FeRAM。
16.根据权利要求9至11的任一项所述的半导体存储器，其特征在于，所述半导体存储器是逻辑电路嵌入式非易失性SRAM。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146158A JP4688343B2 (ja) | 2001-05-16 | 2001-05-16 | 強誘電体メモリ装置 |
| JP2001-146158 | 2001-05-16 | ||
| JP2001146158 | 2001-05-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1385896A CN1385896A (zh) | 2002-12-18 |
| CN1230889C true CN1230889C (zh) | 2005-12-07 |
Family
ID=18991851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021197970A Expired - Fee Related CN1230889C (zh) | 2001-05-16 | 2002-05-16 | 具有相同特性的存储单元的半导体存储器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20020173111A1 (zh) |
| EP (1) | EP1258923A2 (zh) |
| JP (1) | JP4688343B2 (zh) |
| CN (1) | CN1230889C (zh) |
| TW (1) | TW560053B (zh) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3800294B2 (ja) * | 1999-10-25 | 2006-07-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US20040119105A1 (en) * | 2002-12-18 | 2004-06-24 | Wilson Dennis Robert | Ferroelectric memory |
| CN1898747B (zh) * | 2003-12-22 | 2010-06-16 | 皇家飞利浦电子股份有限公司 | 利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法 |
| EP1735350B1 (en) * | 2004-04-15 | 2010-08-25 | Genencor International, Inc. | Anti-cea scfv - beta-lactamase constructs (cab molecules) in adept |
| JP4284228B2 (ja) | 2004-04-19 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4787152B2 (ja) * | 2004-04-28 | 2011-10-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
| JP4609722B2 (ja) * | 2005-12-09 | 2011-01-12 | セイコーエプソン株式会社 | 強誘電体記憶装置および電子機器 |
| US8901704B2 (en) * | 2006-04-21 | 2014-12-02 | SK Hynix Inc. | Integrated circuit and manufacturing method thereof |
| US7427550B2 (en) * | 2006-06-29 | 2008-09-23 | International Business Machines Corporation | Methods of fabricating passive element without planarizing |
| JP2008205165A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | 半導体集積回路装置 |
| JP2008218842A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 半導体記憶装置 |
| JP5596260B2 (ja) * | 2007-07-27 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置およびその製造方法 |
| JP2009043307A (ja) * | 2007-08-06 | 2009-02-26 | Toshiba Corp | 半導体記憶装置 |
| JP4649487B2 (ja) * | 2008-03-17 | 2011-03-09 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US8669597B2 (en) | 2008-05-06 | 2014-03-11 | Spansion Llc | Memory device interconnects and method of manufacturing |
| US7951704B2 (en) * | 2008-05-06 | 2011-05-31 | Spansion Llc | Memory device peripheral interconnects and method of manufacturing |
| JP2009290027A (ja) * | 2008-05-29 | 2009-12-10 | Rohm Co Ltd | 半導体装置およびその製造方法、および光変調装置およびその製造方法 |
| KR20100002596A (ko) * | 2008-06-30 | 2010-01-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US20100041232A1 (en) * | 2008-08-12 | 2010-02-18 | Summerfelt Scott R | Adjustable dummy fill |
| US9536822B2 (en) * | 2008-10-13 | 2017-01-03 | Texas Instruments Incorporated | Drawn dummy FeCAP, via and metal structures |
| JP5711612B2 (ja) * | 2011-05-24 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102637641B (zh) * | 2012-03-20 | 2015-05-20 | 华中科技大学 | 一种相变随机存储器阵列与外围电路芯片的集成方法 |
| JP5606479B2 (ja) * | 2012-03-22 | 2014-10-15 | 株式会社東芝 | 半導体記憶装置 |
| JP5582166B2 (ja) * | 2012-05-18 | 2014-09-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP6142710B2 (ja) * | 2013-07-24 | 2017-06-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその設計方法 |
| JP6402528B2 (ja) | 2014-08-07 | 2018-10-10 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR102307060B1 (ko) * | 2014-12-03 | 2021-10-01 | 삼성전자주식회사 | 반도체 소자 |
| KR102376504B1 (ko) | 2015-07-02 | 2022-03-18 | 삼성전자주식회사 | 반도체 소자 |
| JP6617394B2 (ja) * | 2015-12-18 | 2019-12-11 | ローム株式会社 | 半導体装置 |
| KR20180006817A (ko) * | 2016-07-11 | 2018-01-19 | 삼성전자주식회사 | 수직형 메모리 장치 |
| US10217794B2 (en) | 2017-05-24 | 2019-02-26 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with vertical capacitors and methods for producing the same |
| JP7242210B2 (ja) * | 2018-08-01 | 2023-03-20 | ローム株式会社 | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| JP2528737B2 (ja) | 1990-11-01 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JP3181406B2 (ja) * | 1992-02-18 | 2001-07-03 | 松下電器産業株式会社 | 半導体記憶装置 |
| JPH0917965A (ja) * | 1995-07-03 | 1997-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3853406B2 (ja) * | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| JPH10135425A (ja) * | 1996-11-05 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100219507B1 (ko) * | 1996-12-17 | 1999-09-01 | 윤종용 | 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 |
| JPH10242284A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体集積回路装置 |
| JP3164021B2 (ja) * | 1997-06-12 | 2001-05-08 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP4363679B2 (ja) | 1997-06-27 | 2009-11-11 | 聯華電子股▲ふん▼有限公司 | 半導体装置の製造方法 |
| JP3125922B2 (ja) * | 1998-01-20 | 2001-01-22 | ソニー株式会社 | 誘電体メモリおよびその製造方法 |
| JP3269528B2 (ja) * | 1998-03-04 | 2002-03-25 | 日本電気株式会社 | 容量素子を有する半導体装置及びその製造方法 |
| US6198652B1 (en) * | 1998-04-13 | 2001-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor integrated memory device |
| JP3169920B2 (ja) * | 1998-12-22 | 2001-05-28 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置、その装置製造方法 |
| JP3276007B2 (ja) * | 1999-07-02 | 2002-04-22 | 日本電気株式会社 | 混載ｌｓｉ半導体装置 |
| JP3623427B2 (ja) * | 2000-04-21 | 2005-02-23 | Ｎｅｃエレクトロニクス株式会社 | 強誘電体容量を有する半導体装置の製造方法 |
| JP3843708B2 (ja) * | 2000-07-14 | 2006-11-08 | 日本電気株式会社 | 半導体装置およびその製造方法ならびに薄膜コンデンサ |
-
2001
- 2001-05-16 JP JP2001146158A patent/JP4688343B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-06 EP EP02010056A patent/EP1258923A2/en not_active Withdrawn
- 2002-05-07 US US10/139,510 patent/US20020173111A1/en not_active Abandoned
- 2002-05-15 TW TW091110307A patent/TW560053B/zh active
- 2002-05-16 CN CNB021197970A patent/CN1230889C/zh not_active Expired - Fee Related
-
2003
- 2003-01-17 US US10/346,071 patent/US6768151B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020173111A1 (en) | 2002-11-21 |
| EP1258923A2 (en) | 2002-11-20 |
| JP4688343B2 (ja) | 2011-05-25 |
| CN1385896A (zh) | 2002-12-18 |
| US6768151B2 (en) | 2004-07-27 |
| TW560053B (en) | 2003-11-01 |
| JP2002343942A (ja) | 2002-11-29 |
| US20030104674A1 (en) | 2003-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1230889C (zh) | 具有相同特性的存储单元的半导体存储器及其制造方法 | |
| CN1082249C (zh) | 存储器及其制造方法 | |
| US6150689A (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
| CN1191626C (zh) | 数据存储和处理装置及其制造方法 | |
| CN1815718A (zh) | 存储单元阵列 | |
| CN1290194C (zh) | 电容元件、半导体存储器及其制备方法 | |
| CN1201399C (zh) | 包含非易失性半导体存储装置的半导体集成电路装置 | |
| CN1302554C (zh) | 静态随机存取存储单元的布置及其器件 | |
| CN101068020A (zh) | 存储单元阵列及其制造方法 | |
| CN1858910A (zh) | 反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法 | |
| CN1790675A (zh) | 用于半导体器件的存储电容器及形成该存储电容器的方法 | |
| CN1845329A (zh) | 半导体存储器件中的布设结构及其布设方法 | |
| CN101055877A (zh) | 半导体结构及其制造方法 | |
| CN1858900A (zh) | 在存储器件中制造三沟道晶体管的方法 | |
| CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
| CN1574367A (zh) | 可编程存储装置、包括该装置的集成电路及其制法 | |
| CN1519939A (zh) | 铁电电容器及其制造方法 | |
| CN1142587C (zh) | 半导体器件 | |
| CN1577805A (zh) | 存储节点触点形成方法和用于半导体存储器中的结构 | |
| CN1411072A (zh) | 包含影像随机存取存储器的半导体存储设备 | |
| CN1677676A (zh) | 半导体器件 | |
| CN1820352A (zh) | 电容器结构及其形成方法 | |
| CN1265460C (zh) | 存储器件及其驱动方法 | |
| CN1945735A (zh) | 半导体存储装置及电子设备 | |
| CN1841746A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030703 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030703 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: RENESAS ELECTRONICS CORPORATION Free format text: FORMER NAME: NEC CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: NEC Corp. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051207 Termination date: 20180516 |