WO2023171391A1 - 絶縁チップおよび信号伝達装置 - Google Patents

絶縁チップおよび信号伝達装置 Download PDF

Info

Publication number
WO2023171391A1
WO2023171391A1 PCT/JP2023/006472 JP2023006472W WO2023171391A1 WO 2023171391 A1 WO2023171391 A1 WO 2023171391A1 JP 2023006472 W JP2023006472 W JP 2023006472W WO 2023171391 A1 WO2023171391 A1 WO 2023171391A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
dielectric constant
film
high dielectric
voltage coil
Prior art date
Application number
PCT/JP2023/006472
Other languages
English (en)
French (fr)
Inventor
文悟 田中
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023171391A1 publication Critical patent/WO2023171391A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Definitions

  • the present disclosure relates to an insulating chip and a signal transmission device.
  • an insulated gate driver that applies a gate voltage to the gate of a switching element such as a transistor is known.
  • a structure is known that includes a first coil and a second coil that are arranged to face each other in the thickness direction of the element insulating layer in the element insulating layer (for example, (See Patent Document 1).
  • electric field concentration occurring in the first coil may cause a decrease in dielectric strength voltage in the insulated chip.
  • An insulating chip includes: an element insulating layer; a first coil embedded in the element insulating layer; a second coil arranged to face each other, the first coil has a first end face facing the second coil side in the thickness direction of the element insulating layer, and a second end face opposite to the first end face.
  • the device insulating layer includes an end surface and a first side surface, and the device insulating layer includes a third insulating layer, and a second insulating layer laminated on the third insulating layer and having a higher dielectric constant than the third insulating layer.
  • the first insulating layer is provided in the first insulating layer.
  • a signal transmission device includes a first chip including a first circuit, an insulating chip, and at least one of transmitting and receiving a signal with the first circuit via the insulating chip.
  • a second chip including a second circuit the insulating chip comprising: an element insulating layer; a first coil embedded in the element insulating layer; a second coil disposed opposite to the first coil in the thickness direction, the first coil having a first end face facing the second coil side in the thickness direction of the element insulating layer;
  • the element insulating layer includes a second end face opposite to the first end face, and a first side face, and the element insulating layer is laminated on a third insulating layer and the third insulating layer, and is
  • the first coil includes a second insulating layer having a high dielectric constant, and a first insulating layer laminated on the second insulating layer and having a lower dielectric constant than the second insulating layer, and the first coil includes a second insulating layer having a high dielectric constant
  • electric field concentration on the first coil can be alleviated.
  • FIG. 1 is a circuit diagram schematically showing a circuit configuration of a signal transmission device according to a first embodiment.
  • FIG. 2 is a schematic cross-sectional view of the signal transmission device of the first embodiment.
  • 3 is a schematic cross-sectional view of an insulating chip in the signal transmission device of FIG. 2.
  • FIG. 4 is an enlarged view of the first coil in FIG. 3 and its surroundings.
  • FIG. 5 is an enlarged view of the second coil in FIG. 3 and its surroundings.
  • FIG. 6 is a schematic cross-sectional view showing the manufacturing process of the insulating chip of the first embodiment.
  • FIG. 7 is a schematic cross-sectional view showing the manufacturing process following FIG. 6.
  • FIG. 8 is a schematic cross-sectional view showing the manufacturing process following FIG. 7.
  • FIG. 7 is a schematic cross-sectional view showing the manufacturing process following FIG. 6.
  • FIG. 9 is a schematic cross-sectional view showing the manufacturing process following FIG. 8.
  • FIG. 10 is a schematic cross-sectional view showing the manufacturing process following FIG. 9.
  • FIG. 11 is a schematic cross-sectional view showing the manufacturing process following FIG. 10.
  • FIG. 12 is a schematic cross-sectional view showing the manufacturing process following FIG. 11.
  • FIG. 13 is a schematic cross-sectional view showing the manufacturing process following FIG. 12.
  • FIG. 14 is a schematic cross-sectional view showing the manufacturing process following FIG. 13.
  • FIG. 15 is a schematic cross-sectional view showing the manufacturing process following FIG. 14.
  • FIG. 16 is a schematic cross-sectional view showing the manufacturing process following FIG. 15.
  • FIG. 15 is a schematic cross-sectional view showing the manufacturing process following FIG. 14.
  • FIG. 17 is a schematic cross-sectional view showing an enlarged view of the first coil and its surroundings in the insulating chip of the second embodiment.
  • FIG. 18 is a schematic cross-sectional view showing the manufacturing process of the insulating chip of the second embodiment.
  • FIG. 19 is a schematic cross-sectional view showing the manufacturing process following FIG. 18.
  • FIG. 20 is a schematic cross-sectional view showing the manufacturing process following FIG. 19.
  • FIG. 21 is a schematic cross-sectional view showing the manufacturing process following FIG. 20.
  • FIG. 22 is a schematic cross-sectional view showing the manufacturing process following FIG. 21.
  • FIG. 23 is a schematic cross-sectional view showing the manufacturing process following FIG. 22.
  • FIG. 24 is a schematic cross-sectional view showing the manufacturing process following FIG. 23.
  • FIG. 25 is a schematic cross-sectional view showing the manufacturing process following FIG. 24.
  • FIG. 26 is a schematic cross-sectional view showing the manufacturing process following FIG. 25.
  • FIG. 27 is a schematic cross-sectional view showing the manufacturing process following FIG. 26.
  • FIG. 28 is a circuit diagram schematically showing the circuit configuration of the signal transmission device of the third embodiment.
  • FIG. 29 is a schematic cross-sectional view of the signal transmission device of the third embodiment.
  • FIG. 30 is a schematic cross-sectional view of an insulating chip in the signal transmission device of FIG. 29.
  • FIG. 31 is a schematic cross-sectional view showing an enlarged view of the first coil and its surroundings in the insulating chip of the modified example.
  • FIG. 32 is a schematic cross-sectional view showing an enlarged view of the first coil and its surroundings in the insulating chip of the modified example.
  • FIG. 33 is a schematic cross-sectional view of an insulating chip according to a modification.
  • FIG. 34 is a schematic cross-sectional view of a signal transmission device according to a modification.
  • FIG. 35 is a schematic cross-sectional view of an insulating chip in the signal transmission device of the fourth embodiment.
  • FIG. 36 is an enlarged view of the first coil of FIG. 35 and its surroundings.
  • FIG. 37 is an enlarged view of a part of the first coil of FIG. 36 and its surroundings.
  • FIG. 38 is an enlarged view of the second coil of FIG. 35 and its surroundings.
  • FIG. 39 is a schematic cross-sectional view showing the manufacturing process of the insulating chip of the fourth embodiment.
  • FIG. 40 is a schematic cross-sectional view showing the manufacturing process following FIG. 39.
  • FIG. 41 is a schematic cross-sectional view showing the manufacturing process following FIG. 40.
  • FIG. 42 is a schematic cross-sectional view showing the manufacturing process following FIG. 41.
  • FIG. 43 is a schematic cross-sectional view showing the manufacturing process following FIG. 42.
  • FIG. 44 is a schematic cross-sectional view showing the manufacturing process following FIG. 43.
  • FIG. 45 is a schematic cross-sectional view showing the manufacturing process following FIG. 44.
  • FIG. 46 is a schematic cross-sectional view showing the manufacturing process following FIG. 45.
  • FIG. 47 is a schematic cross-sectional view showing the manufacturing process following FIG.
  • FIG. 48 is a schematic cross-sectional view showing the manufacturing process following FIG. 47.
  • FIG. 49 is a schematic cross-sectional view showing the manufacturing process following FIG. 48.
  • FIG. 50 is a schematic cross-sectional view showing the manufacturing process following FIG. 49.
  • FIG. 51 is a schematic cross-sectional view showing the manufacturing process following FIG. 50.
  • FIG. 52 is a schematic cross-sectional view showing the manufacturing process following FIG. 51.
  • FIG. 53 is a schematic cross-sectional view showing an enlarged view of the first coil and its surroundings in the insulated chip of the fifth embodiment.
  • FIG. 54 is an enlarged view of a part of the first coil in FIG. 53 and its surroundings.
  • FIG. 55 is a schematic cross-sectional view showing an enlarged view of the first coil and its surroundings in the insulating chip of the modified example.
  • FIG. 1 shows a simplified example of the circuit configuration of the signal transmission device 10.
  • FIG. 2 shows an example of a schematic cross-sectional structure showing the internal structure of a part of the signal transmission device 10.
  • the signal transmission device 10 is a device that transmits pulse signals while electrically insulating between the primary terminal 11 and the secondary terminal 12.
  • Signal transmission device 10 is, for example, a digital isolator.
  • An example of a digital isolator is a DC/DC converter.
  • the signal transmission device 10 includes a primary circuit 13 electrically connected to a primary terminal 11, a secondary circuit 14 electrically connected to a secondary terminal 12, and a primary circuit 13.
  • the signal transmission circuit 10A includes a transformer 15 that electrically insulates the secondary circuit 14.
  • the primary side circuit 13 corresponds to a "first circuit”
  • the secondary side circuit 14 corresponds to a "second circuit”.
  • the primary side circuit 13 is a circuit configured to operate when the first voltage V1 is applied.
  • the primary circuit 13 is electrically connected to, for example, an external control device (not shown).
  • the secondary circuit 14 is a circuit configured to operate when a second voltage V2 different from the first voltage V1 is applied.
  • the second voltage V2 is higher than the first voltage V1, for example.
  • the first voltage V1 and the second voltage V2 are DC voltages.
  • the secondary circuit 14 is electrically connected to, for example, a drive circuit that is controlled by a control device.
  • An example of a drive circuit is a switching circuit.
  • the signal transmission circuit 10A when a control signal from the control device is input to the primary circuit 13 via the primary terminal 11, the signal is transmitted from the primary circuit 13 to the secondary circuit 14 via the transformer 15. A signal is transmitted. The signal transmitted to the secondary circuit 14 is output from the secondary circuit 14 to the drive circuit via the secondary terminal 12.
  • the primary side circuit 13 and the secondary side circuit 14 are electrically insulated by the transformer 15. More specifically, while the transformer 15 restricts the transmission of DC voltage between the primary circuit 13 and the secondary circuit 14, it allows the transmission of pulse signals.
  • the state where the primary side circuit 13 and the secondary side circuit 14 are insulated refers to the state where the transmission of DC voltage is cut off between the primary side circuit 13 and the secondary side circuit 14. This means that transmission of pulse signals from the primary circuit 13 to the secondary circuit 14 is permitted. In this way, the secondary circuit 14 is configured to receive signals from the primary circuit 13.
  • the dielectric strength voltage of the signal transmission device 10 is, for example, 2500 Vrms or more and 7500 Vrms or less.
  • the dielectric strength voltage of the signal transmission device 10 of this embodiment is about 5700 Vrms.
  • the specific numerical value of the dielectric strength voltage of the signal transmission device 10 is not limited to this and is arbitrary.
  • the ground of the primary circuit 13 and the ground of the secondary circuit 14 are provided independently.
  • the signal transmission device 10 of this embodiment includes two transformers 15 in order to transmit two types of signals from the primary circuit 13 to the secondary circuit 14. More specifically, the signal transmission device 10 includes a transformer 15 used for transmitting a first signal from the primary circuit 13 to the secondary circuit 14, and a transformer 15 used for transmitting the first signal from the primary circuit 13 to the secondary circuit 14. and a transformer 15 used for transmitting two signals.
  • the first signal is a signal that includes rising edge information of an external signal input to the signal transmission device 10
  • the second signal is a signal that includes falling edge information of the external signal.
  • a pulse signal is generated by the first signal and the second signal.
  • the transformer 15 used for transmitting the first signal will be referred to as a "transformer 15A”
  • the transformer 15 used for transmitting the second signal will be referred to as a "transformer 15B”
  • the transformer 15A corresponds to a "first signal transformer”
  • the transformer 15B corresponds to a "second signal transformer.”
  • the signal transmission device 10 includes a primary signal line 16A connecting the primary circuit 13 and the transformer 15A, a primary signal line 16B connecting the primary circuit 13 and the transformer 15B, and a primary signal line 16B connecting the primary circuit 13 and the transformer 15B. It includes a secondary signal line 17A that connects the secondary circuit 14 and a secondary signal line 17B that connects the secondary circuit 14 and the transformer 15B.
  • the primary signal line 16A transmits the first signal from the primary circuit 13 to the transformer 15A
  • the primary signal line 16B transmits the second signal from the primary circuit 13 to the transformer 15B.
  • the secondary signal line 17A transmits the first signal from the transformer 15A to the secondary circuit 14, and the secondary signal line 17B transmits the second signal from the transformer 15B to the secondary circuit 14.
  • the first signal is transmitted from the primary circuit 13 to the secondary circuit 14 via the primary signal line 16A, the transformer 15A, and the secondary signal line 17A in this order.
  • the second signal is transmitted from the primary circuit 13 to the secondary circuit 14 via the primary signal line 16B, the transformer 15B, and the secondary signal line 17B in this order.
  • the transformer 15A transmits the first signal from the primary circuit 13 to the secondary circuit 14, while electrically insulating the primary circuit 13 and the secondary circuit 14.
  • the transformer 15B transmits the second signal from the primary circuit 13 to the secondary circuit 14 while electrically insulating the primary circuit 13 and the secondary circuit 14.
  • the dielectric strength voltage of the transformers 15A and 15B in this embodiment is, for example, 2500 Vrms or more and 7500 Vrms or less. Note that the dielectric strength voltage of the transformers 15A and 15B may be 2500 Vrms or more and 5700 Vrms or less. However, the specific values of the dielectric strength voltages of the transformers 15A and 15B are not limited to this and are arbitrary.
  • the transformer 15A includes a low voltage coil 21A and a high voltage coil 22A that is electrically insulated from the low voltage coil 21A and can be magnetically coupled to the low voltage coil 21A.
  • the low voltage coil 21A is connected to the primary circuit 13 by a primary signal line 16A, and is also connected to the ground of the primary circuit 13. That is, the first end of the low voltage coil 21A is electrically connected to the primary circuit 13, and the second end of the low voltage coil 21A is electrically connected to the ground of the primary circuit 13. There is.
  • the high voltage coil 22A is connected to the secondary circuit 14 by the secondary signal line 17A, and is also connected to the ground of the secondary circuit 14. That is, the first end of the high voltage coil 22A is electrically connected to the secondary circuit 14, and the second end of the high voltage coil 22A is electrically connected to the ground of the secondary circuit 14. There is.
  • the transformer 15B includes a low voltage coil 21B and a high voltage coil 22B that is electrically insulated from the low voltage coil 21B and can be magnetically coupled to the low voltage coil 21B. Note that, as shown in FIG. 1, the connection configuration between the low voltage coil 21B and the high voltage coil 22B is the same as the connection configuration between the low voltage coil 21A and the high voltage coil 22A, so detailed description thereof will be omitted.
  • the signal transmission device 10 is a semiconductor device in which a plurality of semiconductor chips are packaged into one.
  • the package format of the signal transmission device 10 is, for example, an SO (Small Outline) system, and in this embodiment is an SOP (Small Outline Package). Note that the package format of the signal transmission device 10 can be changed arbitrarily.
  • the signal transmission device 10 includes a first chip 30, a second chip 40, and a transformer chip 50 as semiconductor chips.
  • the signal transmission device 10 also includes a primary die pad 60 on which the first chip 30 is mounted, a secondary die pad 70 on which the second chip 40 is mounted, each die pad 60, 70, each chip 30, 40, and a sealing resin 80 for sealing 50.
  • the transformer chip 50 corresponds to an "insulating chip”
  • the primary die pad 60 corresponds to a "first die pad”
  • the secondary die pad 70 corresponds to a "second die pad.”
  • the sealing resin 80 is made of an electrically insulating material.
  • a black epoxy resin is used as an example of such a material.
  • the sealing resin 80 is formed into a rectangular plate shape with the thickness direction in the z direction.
  • Both the primary die pad 60 and the secondary die pad 70 are formed into a flat plate shape. Both the primary die pad 60 and the secondary die pad 70 are made of a conductive material.
  • each die pad 60, 70 is formed of a material containing Cu (copper).
  • each die pad 60, 70 may be formed of other metal materials such as Al (aluminum).
  • the material constituting each die pad 60, 70 is not limited to a conductive material.
  • each die pad 60, 70 may be made of ceramic such as alumina. That is, each die pad 60, 70 may be formed of an electrically insulating material.
  • the primary die pad 60 and the secondary die pad 70 are arranged side by side and spaced apart from each other.
  • the arrangement direction of the primary die pad 60 and the secondary die pad 70 is defined as the x direction.
  • the direction orthogonal to the x direction is defined as the y direction.
  • the transformer chip 50 is mounted on the secondary die pad 70. That is, both the transformer chip 50 and the second chip 40 are mounted on the secondary die pad 70.
  • the transformer chip 50 and the second chip 40 are arranged at a distance from each other in the x direction on the secondary die pad 70. Therefore, it can be said that the chips 30, 40, and 50 are arranged apart from each other in the x direction.
  • the chips 30, 40, and 50 are arranged in the order of the first chip 30, the transformer chip 50, and the second chip 40 from the primary die pad 60 to the secondary die pad 70 in the x direction. ing.
  • the transformer chip 50 is arranged between the first chip 30 and the second chip 40 in the x direction.
  • the distance between the primary die pad 60 and the secondary die pad 70 in the x direction is greater than the distance between the second chip 40 and the transformer chip 50 in the x direction. big. Therefore, when viewed from the z direction, the distance between the first chip 30 and the transformer chip 50 in the x direction is larger than the distance between the second chip 40 and the transformer chip 50 in the x direction. In other words, the transformer chip 50 is arranged closer to the second chip 40 than the first chip 30.
  • the first chip 30 has a chip front surface 30s and a chip back surface 30r facing oppositely to each other in the z direction.
  • the chip back surface 30r faces the primary die pad 60 side.
  • the direction from the chip back surface 30r to the chip front surface 30s is defined as an upper direction
  • the direction from the chip front surface 30s toward the chip back surface 30r is defined as a downward direction.
  • the first chip 30 includes a first substrate 33 on which the primary circuit 13 is formed.
  • the first substrate 33 is, for example, a semiconductor substrate.
  • An example of the semiconductor substrate is a substrate made of a material containing Si (silicon).
  • a wiring layer 34 is formed on the first substrate 33.
  • the first substrate 33 constitutes the back surface 30r of the chip, and the wiring layer 34 constitutes the front surface 30s of the chip.
  • the wiring layer 34 includes, for example, a plurality of insulating films stacked in the z direction and a metal layer provided between adjacent insulating films in the z direction.
  • the metal layer constitutes the wiring pattern of the first chip 30.
  • the metal layer is electrically connected to both the primary circuit 13 and each electrode pad 31, 32, for example. That is, each electrode pad 31, 32 is electrically connected to the primary circuit 13 via the wiring layer 34.
  • the metal layer is formed of a material containing Cu, Al, etc., for example.
  • the first chip 30 is bonded to the primary die pad 60 by a first bonding material 91.
  • the first bonding material 91 is in contact with the chip back surface 30r and the primary die pad 60.
  • the first bonding material 91 is a conductive bonding material such as solder or Ag (silver) paste.
  • solder or Ag (silver) paste is a conductive bonding material such as solder or Ag (silver) paste.
  • the second chip 40 has a chip front surface 40s and a chip back surface 40r facing oppositely to each other in the z direction.
  • the chip front surface 40s faces the same side as the chip front surface 30s of the first chip 30, and the chip back surface 40r faces the same side as the chip back surface 30r of the first chip 30. Therefore, the chip back surface 40r faces the secondary die pad 70 side.
  • the second chip 40 includes a second substrate 43 on which the secondary circuit 14 is formed.
  • the second substrate 43 is, for example, a semiconductor substrate.
  • An example of a semiconductor substrate is a substrate made of a material containing Si.
  • a wiring layer 44 is formed on the second substrate 43.
  • the second substrate 43 constitutes the back surface 40r of the chip, and the wiring layer 44 constitutes the front surface 40s of the chip.
  • the wiring layer 44 includes a plurality of insulating films and metal layers.
  • the metal layer constitutes the wiring pattern of the second chip 40.
  • the metal layer is electrically connected to both the secondary circuit 14 and each electrode pad 41, 42, for example. That is, each electrode pad 41, 42 is electrically connected to the secondary circuit 14 via the wiring layer 44.
  • the second chip 40 is bonded to the secondary die pad 70 by a second bonding material 92.
  • the second bonding material 92 is in contact with the chip back surface 40r and the secondary die pad 70.
  • the second bonding material 92 is a conductive bonding material.
  • the transformer chip 50 is a single chip of transformers 15A and 15B (see FIG. 1). That is, the transformer chip 50 is a chip dedicated to the transformers 15A and 15B, which is separate from the first chip 30 and the second chip 40.
  • the transformer chip 50 has a chip front surface 50s and a chip back surface 50r facing oppositely to each other in the z direction.
  • the chip front surface 50s faces the same side as the chip front surface 40s of the second chip 40, and the chip back surface 50r faces the same side as the chip back surface 40r of the second chip 40.
  • a plurality of first electrode pads 51 and a plurality of second electrode pads 52 are provided on the chip surface 50s side of the transformer chip 50 so as to be exposed from the chip surface 50s.
  • the plurality of first electrode pads 51 are electrode pads electrically connected to the low voltage coil 21A (21B), and the plurality of second electrode pads 52 are electrically connected to the high voltage coil 22A (22B). This is the electrode pad that is used.
  • the transformer chip 50 is bonded to the secondary die pad 70 with the third bonding material 93 with the back surface 50r of the chip facing the secondary die pad 70.
  • the third bonding material 93 is in contact with the chip back surface 50r and the secondary die pad 70.
  • the third bonding material 93 is an insulating bonding material such as epoxy resin.
  • the plurality of first electrode pads 31 of the first chip 30 are individually connected to a plurality of primary leads (not shown) by a plurality of wires W.
  • the primary lead is a component that constitutes the primary terminal 11 in FIG. Thereby, the primary side circuit 13 and the primary side terminal 11 are electrically connected.
  • the primary lead has a portion that protrudes outward from the sealing resin 80.
  • the plurality of second electrode pads 32 of the first chip 30 are individually connected to the plurality of first electrode pads 51 of the transformer chip 50 by a plurality of wires W. Thereby, the primary side circuit 13 and the low voltage coil 21A (21B) are electrically connected.
  • the plurality of second electrode pads 52 of the transformer chip 50 are individually connected to the plurality of first electrode pads 41 of the second chip 40 by a plurality of wires W. Thereby, the high voltage coil 22A (22B) and the secondary circuit 14 are electrically connected.
  • the plurality of second electrode pads 42 of the second chip 40 are individually connected to a plurality of secondary leads (not shown) by a plurality of wires W.
  • the secondary lead is a component that constitutes the secondary terminal 12 in FIG. Thereby, the secondary side circuit 14 and the secondary side terminal 12 are electrically connected.
  • the secondary lead has a portion that protrudes outward from the sealing resin 80.
  • each wire W mentioned above is a bonding wire formed by a wire bonding device.
  • Each wire W is made of a conductor such as Au (gold), Al, or Cu.
  • FIG. 3 is a cross-sectional view schematically showing the cross-sectional structure of the transformer chip 50 taken along the xz plane.
  • the cross-sectional structure of the transformer chip 50 in FIG. 2 is a simplified version of the cross-sectional structure of the transformer chip 50 in FIG. 3. Therefore, the cross-sectional structure of the transformer chip 50 in FIG. 3 is different from the cross-sectional structure of the transformer chip 50 in FIG. 2.
  • FIG. 4 is an enlarged view of the high voltage coil 22A and its surroundings in FIG. 3.
  • FIG. 5 is an enlarged view of the low voltage coil 21A and its surroundings in FIG. 3. In FIGS. 3 to 5, the transformer 15A is shown. Note that the configuration of the transformer 15B in the transformer chip 50 is the same as that of the transformer 15A.
  • the transformer chip 50 includes a substrate 53 and an element insulating layer 54 formed on the substrate 53.
  • the substrate 53 is formed of, for example, a semiconductor substrate.
  • the substrate 53 is a semiconductor substrate made of a material containing Si.
  • the substrate 53 may be a semiconductor substrate made of a wide bandgap semiconductor or a compound semiconductor.
  • the substrate 53 may be an insulating substrate formed of a material containing glass or an insulating substrate formed of a material containing ceramics such as alumina.
  • a wide band gap semiconductor is a semiconductor substrate having a band gap of 2.0 eV or more.
  • the wide bandgap semiconductor may be SiC (silicon carbide).
  • the compound semiconductor may be a III-V compound semiconductor.
  • the compound semiconductor may include at least one of AlN (aluminum nitride), InN (indium nitride), GaN (gallium nitride), and GaAs (gallium arsenide).
  • the element insulating layer 54 includes a plurality of etching stopper films 54A and an interlayer insulating film 54B formed on the plurality of etching stopper films 54A.
  • the plurality of etching stopper films 54A and the plurality of interlayer insulating films 54B are alternately stacked one by one in the z direction.
  • the z direction corresponds to the "thickness direction of the element insulating layer".
  • the etching stopper film 54A is formed of a material containing SiN (silicon nitride), SiC, SiCN (nitrogen-doped silicon carbide), or the like. In this embodiment, the etching stopper film 54A is formed of a material containing SiN. Further, the etching stopper film 54A has a function of preventing diffusion of Cu, for example. In other words, the etching stopper film 54A can be said to be a Cu diffusion prevention film.
  • the interlayer insulating film 54B is an oxide film formed of a material containing SiO 2 (silicon oxide).
  • the interlayer insulating film 54B is thicker than the etching stopper film 54A.
  • the etching stopper film 54A has a thickness of 50 nm or more and less than 1000 nm.
  • the interlayer insulating film 54B has a thickness of 500 nm or more and 5000 nm or less. In this embodiment, the etching stopper film 54A has a thickness of about 300 nm, and the interlayer insulating film 54B has a thickness of about 2000 nm.
  • the ratio between the thickness of the etching stopper film 54A and the thickness of the interlayer insulating film 54B in the drawing is the same as the actual thickness of the etching stopper film 54A and the thickness of the interlayer insulating film 54B. This is different from the ratio of
  • the element insulating layer 54 has an element front surface 54s and an element rear surface 54r facing oppositely to each other in the z direction.
  • the element surface 54s faces the same side as the chip surface 50s of the transformer chip 50, and the element back surface 54r faces the same side as the chip rear surface 50r of the transformer chip 50.
  • the element back surface 54r of the element insulating layer 54 is in contact with the substrate 53.
  • a plurality of first electrode pads 51, a plurality of second electrode pads 52, a protective film 55, and a passivation film 56 are formed on the element insulating layer 54.
  • Each electrode pad 51, 52 is formed on the element surface 54s of the element insulating layer 54.
  • Each electrode pad 51, 52 is covered with a protective film 55 and a passivation film 56.
  • both the protective film 55 and the passivation film 56 have openings that expose the respective electrode pads 51 and 52. Therefore, each electrode pad 51, 52 includes an exposed surface for connecting the wire W (see FIG. 2).
  • the protective film 55 is formed on the element surface 54s of the element insulating layer 54.
  • the protective film 55 is a film that protects the element insulating layer 54, and is formed of a material containing, for example, SiO 2 .
  • the passivation film 56 is formed on the protective film 55.
  • the passivation film 56 is a surface protection film of the transformer chip 50, and is made of a material containing SiN, for example.
  • the passivation film 56 constitutes a chip surface 50s of the transformer chip 50.
  • Both the low voltage coil 21A and the high voltage coil 22A are embedded in the element insulating layer 54. It can also be said that each coil 21A, 22A is provided within the element insulating layer 54.
  • the high voltage coil 22A is arranged to face the low voltage coil 21A in the z direction. A part of the element insulating layer 54 is interposed between the low voltage coil 21A and the high voltage coil 22A in the z direction.
  • the high voltage coil 22A is arranged closer to the element surface 54s of the element insulating layer 54 than the low voltage coil 21A.
  • each coil 21A, 22A is one of Ti (titanium), TiN (titanium nitride), Ta (tantalum), TaN (tantalum nitride), Au, Ag, Cu, Al, and W (tungsten). Or a plurality of them are selected as appropriate.
  • each coil 21A, 22A is formed of a material containing Cu.
  • the low voltage coil 21A includes a first coil end 21AA and a second coil end 21AB.
  • the first coil end portion 21AA is located outward from the winding portion of the low voltage coil 21A when viewed from the z direction.
  • the second coil end portion 21AB is located inward from the winding portion of the low voltage coil 21A when viewed from the z direction.
  • the high voltage coil 22A includes a first coil end 22AA and a second coil end 22AB.
  • the first coil end portion 22AA is located outward from the winding portion of the high voltage coil 22A when viewed from the z direction. When viewed from the z direction, the first coil end 22AA is arranged at a position overlapping the first coil end 21AA of the low voltage coil 21A.
  • the second coil end portion 22AB is located inward from the winding portion of the high voltage coil 22A when viewed from the z direction. When viewed from the z direction, the second coil end 22AB is arranged at a position overlapping with the second coil end 21AB of the low voltage coil 21A.
  • the plurality of first electrode pads 51 include two first electrode pads 51A and 51B that are electrically connected to the low voltage coil 21A.
  • the plurality of second electrode pads 52 include two second electrode pads 52A and 52B that are electrically connected to the high voltage coil 22A.
  • the first coil end 21AA of the low voltage coil 21A is electrically connected to the first electrode pad 51A via the low voltage side connection wiring 57A.
  • the low voltage side connection wiring 57A is connected to a first via 57AA connected to the first coil end 21AA, a first wiring 57AB connected to the first via 57AA and extending in the x direction, and a first wiring 57AB connected to the z direction.
  • a second via 57AC extending in the direction, a second wiring 57AD connected to the second via 57AC, and a third via 57AE connecting the second wiring 57AD and the first electrode pad 51A.
  • the low voltage side connection wiring 57A is electrically connected to the substrate 53.
  • the first coil end 21AA of the low voltage coil 21A is electrically connected to the substrate 53.
  • the first coil end 21AA of the low voltage coil 21A is electrically connected to the ground of the primary circuit 13 (see FIG. 2).
  • the first wiring 57AB is arranged closer to the substrate 53 than the low voltage coil 21A.
  • the second wiring 57AD is arranged at a position aligned with the high voltage coil 22A in the z direction.
  • the second coil end 21AB of the low voltage coil 21A is electrically connected to the first electrode pad 51B via the low voltage side connection wiring 57B.
  • the low voltage side connection wiring 57B includes a first via 57BA connected to the second coil end 21AB, a first wiring 57BB connected to the first via 57BA, and extending outward from the low voltage coil 21A in the x direction.
  • a second via 57BC connected to the first wiring 57BB and formed along the z direction, a second wiring 57BD connected to the second via 57BC, and a connection between the second wiring 57BD and the first electrode pad 51B.
  • a third via 57BE is included.
  • the first wiring 57BB is arranged closer to the substrate 53 than the low voltage coil 21A.
  • the first wiring 57BB is arranged at a position aligned with the first wiring 57AB of the low voltage side connection wiring 57A in the z direction.
  • the second wiring 57BD is arranged at a position aligned with the high voltage coil 22A in the z direction. That is, the second wiring 57BD is arranged at a position aligned with the second wiring 57AD of the low voltage side connection wiring 57A in the z direction.
  • the first coil end 22AA of the high voltage coil 22A is electrically connected to the second electrode pad 52A via a via 58A.
  • the second electrode pad 52A is arranged at a position overlapping the first coil end 22AA when viewed from the z direction.
  • the via 58A connects the second electrode pad 52A and the first coil end 22AA in the z direction.
  • the second coil end 22AB of the high voltage coil 22A is electrically connected to the second electrode pad 52B via a via 58B.
  • the second electrode pad 52B is arranged at a position overlapping the second coil end 22AB when viewed from the z direction.
  • Via 58B connects second electrode pad 52B and second coil end 22AB in the z direction.
  • each of the low voltage side connection wirings 57A, 57B and the vias 58A, 58B is appropriately selected as the material constituting each of the low voltage side connection wirings 57A, 57B and the vias 58A, 58B.
  • each of the low voltage side connection wirings 57A, 57B and the vias 58A, 58B is formed of a material containing Cu.
  • both the low voltage coil 21B and the high voltage coil 22B are embedded in the element insulating layer 54.
  • the low voltage coil 21B is arranged to face the high voltage coil 22B in the z direction.
  • the low voltage coil 21B is arranged in the same position as the low voltage coil 21A in the z direction.
  • Low voltage coil 21B is spaced apart from low voltage coil 21A in the y direction.
  • High voltage coil 22B is arranged at a position aligned with high voltage coil 22A in the z direction.
  • High voltage coil 22B is spaced apart from high voltage coil 22A in the y direction.
  • each coil 21B, 22B is formed of the same material as each coil 21A, 22A.
  • a shield electrode 59 is provided on the element insulating layer 54.
  • the shield electrode 59 suppresses the infiltration of moisture into the element insulating layer 54 and the occurrence of cracks in the element insulating layer 54 .
  • the shield electrode 59 is formed to surround each electrode pad 51, 52, each coil 21A, 21B, 22A, 22B, each low voltage side connection wiring 57A, 57B, and each via 58A, 58B when viewed from the z direction. There is.
  • the shield electrode 59 is formed along the z direction. Shield electrode 59 is electrically connected to substrate 53.
  • the configuration of the element insulating layer 54 around each coil 21A, 22A is different from the configuration of the element insulating layer 54 between the low voltage coil 21A and the high voltage coil 22A in the z direction.
  • the element insulating layer 54 includes, in addition to the etching stopper film 54A and the interlayer insulating film 54B, a structure that alleviates electric field concentration on each coil 21A, 22A.
  • the detailed configuration of each coil 21A, 22A and the detailed configuration of each coil 21A, 22A and the element insulating layer 54 around it will be described below.
  • the high voltage coil 22A has a first end surface 23 facing the low voltage coil 21A (see FIG. 5) in the z direction, and a second end surface facing the opposite side to the first end surface 23 in the z direction. 24 and a first side 25.
  • the first side surface 25 extends between the first end surface 23 and the second end surface 24 in the z direction.
  • the first side surface 25 is formed in a tapered shape that tapers from the second end surface 24 toward the first end surface 23 in the cross-sectional view of FIG. 4 .
  • both the first end surface 23 and the second end surface 24 are formed by flat surfaces perpendicular to the z direction.
  • the high voltage coil 22A is formed in a spiral shape when viewed from the z direction.
  • the number of turns of the high voltage coil 22A can be changed arbitrarily.
  • the cross-sectional structure of the high voltage coil 22A which is composed of the first end surface 23, the second end surface 24, and the pair of first side surfaces 25, can be arbitrarily changed.
  • the pair of first side surfaces 25 may extend along the z direction. That is, it is sufficient that the cross-sectional structure of the high voltage coil 22A, which includes the first end surface 23, the second end surface 24, and the pair of first side surfaces 25, has a rectangular shape.
  • the element insulating layer 54 around the high voltage coil 22A includes a first insulating layer 101, a second insulating layer 102, a third insulating layer 103, a fourth insulating layer 104, and a fifth insulating layer 105.
  • the second insulating layer 102 is formed on the third insulating layer 103
  • the first insulating layer 101 is formed on the second insulating layer 102
  • the fourth insulating layer 104 is formed on the first insulating layer 101
  • the fifth insulating layer 104 is formed on the first insulating layer 101.
  • the insulating layer 105 is formed on the fourth insulating layer 104.
  • High voltage coil 22A is provided within first insulating layer 101. In this embodiment, the high voltage coil 22A is formed across the second insulating layer 102 and the first insulating layer 101.
  • a first trench 120 corresponding to the high voltage coil 22A is formed in the second insulating layer 102 and the first insulating layer 101.
  • the first trench 120 includes a first trench side surface 121 and a first trench bottom surface 122.
  • the first trench side surface 121 is formed in a tapered shape that tapers toward the first trench bottom surface 122 .
  • the first trench 120 can also be said to include a through hole 101A that penetrates the first insulating layer 101 in the z direction, and a groove 102D that communicates with the through hole 101A and is formed in the second insulating layer 102.
  • the first trench side surface 121 includes a side surface forming the through hole 101A and a side surface of the groove 102D.
  • the first trench bottom surface 122 includes the bottom surface of the groove 102D.
  • the first trench side surface 121 is constituted by the second insulating layer 102 and the first insulating layer 101
  • the first trench bottom surface 122 is constituted by the second insulating layer 102.
  • the first end surface 23 of the high voltage coil 22A is in contact with the first trench bottom surface 122.
  • the second insulating layer 102 is in contact with the first end surface 23 of the high voltage coil 22A.
  • the first insulating layer 101 is not in contact with the first end surface 23.
  • the first side surface 25 of the high voltage coil 22A is in contact with the first trench side surface 121.
  • both the second insulating layer 102 and the first insulating layer 101 are in contact with the first side surface 25.
  • the second insulating layer 102 covers the lower end portion 25A that constitutes the corner portion of the first side surface 25 with the first end surface 23.
  • the first insulating layer 101 is in contact with a portion of the first side surface 25 of the high voltage coil 22A that is closer to the second end surface 24 than the lower end portion 25A.
  • the entire first side surface 25 of the high voltage coil 22A is covered with the second insulating layer 102 and the first insulating layer 101.
  • the element insulating layer 54 around the high voltage coil 22A includes a structure that alleviates electric field concentration generated in the region between the high voltage coil 22A and the low voltage coil 21A.
  • the element insulating layer 54 includes a third insulating layer 103 and a second insulating layer 102 as a structure that alleviates electric field concentration in a region between the high voltage coil 22A and the low voltage coil 21A.
  • the third insulating layer 103 is provided below the high voltage coil 22A. In other words, the third insulating layer 103 is provided closer to the low voltage coil 21A than the high voltage coil 22A. The third insulating layer 103 is provided apart from the high voltage coil 22A in the z direction.
  • the third insulating layer 103 is made of a material containing SiO 2 . Therefore, the relative dielectric constant of the third insulating layer 103 is about 3.8.
  • the third insulating layer 103 constitutes an interlayer insulating film 54B.
  • the second insulating layer 102 has a higher dielectric constant than the third insulating layer 103.
  • the second insulating layer 102 is made of a material containing any one of SiN, SiON, and SiC.
  • the thickness of the second insulating layer 102 is thinner than the thickness of the third insulating layer 103.
  • the film thickness of the second insulating layer 102 is thinner than the film thickness of the interlayer insulating film 54B.
  • the second insulating layer 102 is thicker than the etching stopper film 54A.
  • the second insulating layer 102 includes a first high dielectric constant film 102A in contact with the first end surface 23 of the high voltage coil 22A, a second high dielectric constant film 102B in contact with the third insulating layer 103, and a first high dielectric constant film 102A in contact with the first end surface 23 of the high voltage coil 22A.
  • the first high dielectric constant film 102A is in contact with the lower end 25A of the first side surface 25 in addition to the first end surface 23. More specifically, the first high dielectric constant film 102A constitutes a part of the groove 102D. The lower end portion 25A of the first side surface 25 is in contact with the groove 102D.
  • the first high dielectric constant film 102A is formed on the second high dielectric constant film 102B. In this embodiment, the first high dielectric constant film 102A is in contact with the second high dielectric constant film 102B.
  • the film thickness of the first high dielectric constant film 102A is equal to the film thickness of the second high dielectric constant film 102B.
  • the first high dielectric constant film 102A is made of a material containing SiN. Therefore, the relative dielectric constant of the first high dielectric constant film 102A is about 7.
  • the second high dielectric constant film 102B covers the first end surface 23 of the high voltage coil 22A.
  • the second high dielectric constant film 102B is formed apart from the high voltage coil 22A toward the low voltage coil 21A in the z direction.
  • the second high dielectric constant film 102B is in contact with the first high dielectric constant film 102A.
  • the second high dielectric constant film 102B has a lower dielectric constant than the first high dielectric constant film 102A.
  • the second high dielectric constant film 102B has a higher dielectric constant than the third insulating layer 103. That is, the relative dielectric constant of the second high dielectric constant film 102B is in the range of greater than 3.8 and less than 7. In one example, the dielectric constant of the second high dielectric constant film 102B may be in a range of greater than 4 and less than 7.
  • the second high dielectric constant film 102B is made of a material containing SiON. Therefore, the dielectric constant of the second high dielectric constant film 102B is adjusted within the above range depending on the concentration of N (nitrogen) in SiON.
  • the third high dielectric constant film 102C covers a portion of the first side surface 25 of the high voltage coil 22A above the lower end portion 25A. In this embodiment, the third high dielectric constant film 102C is in contact with the first high dielectric constant film 102A.
  • a first insulating layer 101 is formed on the third high dielectric constant film 102C. In this embodiment, the third high dielectric constant film 102C is in contact with the first insulating layer 101.
  • the film thickness of the first high dielectric constant film 102A is equal to the film thickness of the third high dielectric constant film 102C.
  • the film thickness of the dielectric constant film 102A is equal to the film thickness of the third high dielectric constant film 102C.
  • the thickness of the third high dielectric constant film 102C is equal to the thickness of the second high dielectric constant film 102B.
  • the third high dielectric constant film 102C is equal to the film thickness of the second high dielectric constant film 102B.
  • the third high dielectric constant film 102C has a higher dielectric constant than the second high dielectric constant film 102B.
  • the third high dielectric constant film 102C is made of a material containing SiN. Therefore, the relative dielectric constant of the third high dielectric constant film 102C is the same as that of the first high dielectric constant film 102A, which is about 7. Therefore, it can be said that the third high dielectric constant film 102C constitutes the etching stopper film 54A.
  • the first insulating layer 101 has a lower dielectric constant than the second insulating layer 102.
  • the first insulating layer 101 is made of a material containing SiO 2 .
  • the thickness of the first insulating layer 101 is thicker than the thickness of the second insulating layer 102.
  • the thickness of the first insulating layer 101 is equal to the thickness of the third insulating layer 103.
  • the film thickness of the first insulating layer 101 is It can be said that the thickness is equal to the thickness of the third insulating layer 103.
  • the first insulating layer 101 like the third insulating layer 103, constitutes an interlayer insulating film 54B.
  • the first high dielectric constant of the second insulating layer 102 increases from the first end surface 23 of the high voltage coil 22A toward the low voltage coil 21A.
  • the high dielectric constant film 102A, the second high dielectric constant film 102B, and the third insulating layer 103 are arranged in this order.
  • the dielectric constant is configured to decrease from the first end surface 23 of the high voltage coil 22A toward the low voltage coil 21A.
  • the element insulating layer 54 around the high voltage coil 22A includes a structure that alleviates electric field concentration on the side of the high voltage coil 22A opposite to the low voltage coil 21A.
  • the element insulating layer 54 includes a fourth insulating layer 104 and a fifth insulating layer 105 as a structure that alleviates electric field concentration on the side of the high voltage coil 22A opposite to the low voltage coil 21A.
  • the fourth insulating layer 104 is laminated on the first insulating layer 101 so as to be in contact with the second end surface 24 of the high voltage coil 22A.
  • the high voltage coil 22A is covered with the second insulating layer 102, the first insulating layer 101, and the fourth insulating layer 104.
  • the fourth insulating layer 104 has a higher dielectric constant than the first insulating layer 101.
  • the fourth insulating layer 104 is formed of a material containing any one of SiN, SiON, and SiC.
  • the fourth insulating layer 104 includes a lower high dielectric constant film 104A in contact with the second end surface 24 of the high voltage coil 22A, and an upper high dielectric constant film 104B laminated on the lower high dielectric constant film 104A.
  • the lower high dielectric constant film 104A is in contact with the first insulating layer 101 in addition to the second end surface 24.
  • the lower high dielectric constant film 104A has a higher dielectric constant than the first insulating layer 101.
  • the lower high dielectric constant film 104A is formed of a material containing SiN. Therefore, the dielectric constant of the lower high dielectric constant film 104A is about 7.
  • the film thickness of the lower high dielectric constant film 104A is equal to the film thickness of the etching stopper film 54A.
  • the difference between the film thickness of the lower high dielectric constant film 104A and the film thickness of the etching stopper film 54A is within 20% of the film thickness of the etching stopper film 54A, the lower high dielectric constant film 104A It can be said that the thickness is equal to the thickness of the etching stopper film 54A. In this way, it can be said that the lower high dielectric constant film 104A constitutes the etching stopper film 54A.
  • the upper high dielectric constant film 104B is in contact with the lower high dielectric constant film 104A.
  • the upper high dielectric constant film 104B is formed apart from the high voltage coil 22A.
  • the dielectric constant of the upper high dielectric constant film 104B is lower than the dielectric constant of the lower high dielectric constant film 104A.
  • the dielectric constant of the upper high dielectric constant film 104B is higher than that of the fifth insulating layer 105.
  • the relative dielectric constant of the upper high dielectric constant film 104B is in a range of greater than 3.8 and less than 7. Further, in one example, the relative dielectric constant of the upper high dielectric constant film 104B may be in a range of greater than 4 and less than 7.
  • the upper high dielectric constant film 104B is formed of a material containing SiON. Therefore, the dielectric constant of the upper high dielectric constant film 104B is adjusted within the above range depending on the concentration of N in SiON.
  • the film thickness of the upper high dielectric constant film 104B is equal to the film thickness of the lower high dielectric constant film 104A.
  • the difference between the film thickness of the upper high dielectric constant film 104B and the film thickness of the lower high dielectric constant film 104A is within 20% of the film thickness of the upper high dielectric constant film 104B, then the upper high dielectric constant film It can be said that the film thickness of the lower high dielectric constant film 104B is equal to the film thickness of the lower high dielectric constant film 104A.
  • the fifth insulating layer 105 is laminated on the fourth insulating layer 104. Specifically, the fifth insulating layer 105 is formed on the upper high dielectric constant film 104B. The fifth insulating layer 105 is in contact with the upper high dielectric constant film 104B. The fifth insulating layer 105 is formed apart from the high voltage coil 22A in the z direction.
  • the fifth insulating layer 105 has a lower dielectric constant than the fourth insulating layer 104.
  • the fifth insulating layer 105 is made of a material containing SiO 2 . Therefore, the dielectric constant of the fifth insulating layer 105 is the same as that of the third insulating layer 103, which is about 3.8. In this embodiment, the thickness of the fifth insulating layer 105 is thinner than the thickness of the third insulating layer 103.
  • the film thickness of the fifth insulating layer 105 is thicker than both the film thickness of the lower high dielectric constant film 104A and the film thickness of the upper high dielectric constant film 104B.
  • the thickness of the fifth insulating layer 105 may be greater than or equal to the thickness of the fourth insulating layer 104. Furthermore, the thickness of the fifth insulating layer 105 may be equal to the thickness of the third insulating layer 103.
  • the film thickness of the fifth insulating layer 105 is It can be said that the thickness is equal to the thickness of the third insulating layer 103. It can be said that the fifth insulating layer 105 constitutes the interlayer insulating film 54B.
  • the lower height of the fourth insulating layer 104 increases upward from the second end surface 24 of the high voltage coil 22A.
  • the dielectric constant film 104A, the upper high dielectric constant film 104B, and the fifth insulating layer 105 are laminated in this order.
  • the high voltage coil 22A is configured such that the relative dielectric constant decreases upward from the second end surface 24.
  • the low voltage coil 21A has the same configuration as the high voltage coil 22A.
  • the low voltage coil 21A has a third end surface 26 facing toward the high voltage coil 22A (see FIG. 4) in the z direction, a fourth end surface 27 facing away from the third end surface 26 in the z direction, and a second side surface 28. and, including.
  • the third end surface 26 faces the same side as the second end surface 24 (see FIG. 4) of the high voltage coil 22A
  • the fourth end surface 27 faces the same side as the first end surface 23 (see FIG. 4) of the high voltage coil 22A.
  • the second side surface 28 extends between the third end surface 26 and the fourth end surface 27 in the z direction.
  • the second side surface 28 is formed in a tapered shape that tapers from the third end surface 26 toward the fourth end surface 27 in the cross-sectional view of FIG. In the cross-sectional view of FIG. 5, both the third end surface 26 and the fourth end surface 27 are formed by flat surfaces.
  • the low voltage coil 21A is formed in a spiral shape when viewed from the z direction. The number of turns of the low voltage coil 21A is the same as the number of turns of the high voltage coil 22A.
  • the number of turns of the low voltage coil 21A can be changed arbitrarily.
  • the cross-sectional structure of the low voltage coil 21A which is composed of the third end surface 26, the fourth end surface 27, and the pair of second side surfaces 28, can be arbitrarily changed.
  • the pair of second side surfaces 28 may extend along the z direction. That is, it is sufficient that the cross-sectional structure of the low voltage coil 21A, which includes the third end surface 26, the fourth end surface 27, and the pair of second side surfaces 28, has a rectangular shape.
  • the element insulating layer 54 around the low voltage coil 21A includes a sixth insulating layer 106, a seventh insulating layer 107, an eighth insulating layer 108, a ninth insulating layer 109, and a tenth insulating layer 110.
  • a ninth insulating layer 109 is formed on the tenth insulating layer 110
  • a sixth insulating layer 106 is formed on the ninth insulating layer 109
  • a seventh insulating layer 107 is formed on the sixth insulating layer 106.
  • an eighth insulating layer 108 is formed on the seventh insulating layer 107.
  • the low voltage coil 21A is provided in the sixth insulating layer 106 in contact with the ninth insulating layer 109. A portion of the low voltage coil 21A is provided within the seventh insulating layer 107. That is, the low voltage coil 21A is provided in the sixth insulating layer 106 and the seventh insulating layer 107.
  • a second trench 130 corresponding to the low voltage coil 21A is formed in the sixth insulating layer 106 and the ninth insulating layer 109.
  • the second trench 130 includes a through hole 106A that penetrates the sixth insulating layer 106 in the z direction.
  • the second trench 130 includes a second trench side surface 131 and a second trench bottom surface 132.
  • the second trench side surface 131 is formed in a tapered shape that tapers toward the second trench bottom surface 132.
  • the entire second trench side surface 131 is composed of the sixth insulating layer 106 and the seventh insulating layer 107.
  • the second trench side surface 131 includes a side surface forming the through hole 106A.
  • the second trench bottom surface 132 is constituted by the ninth insulating layer 109.
  • the entire second trench bottom surface 132 is composed of the ninth insulating layer 109.
  • the third end surface 26 of the low voltage coil 21A is located above the sixth insulating layer 106.
  • the third end surface 26 of the low voltage coil 21A penetrates into the seventh insulating layer 107. That is, the upper part of the low voltage coil 21A is covered with the seventh insulating layer 107.
  • the fourth end surface 27 of the low voltage coil 21A is in contact with the second trench bottom surface 132.
  • the ninth insulating layer 109 is in contact with the fourth end surface 27 of the low voltage coil 21A.
  • the sixth insulating layer 106 is not in contact with the fourth end surface 27.
  • the sixth insulating layer 106 is made of a material containing SiO 2 . Therefore, the dielectric constant of the sixth insulating layer 106 is about 3.8.
  • the thickness of the sixth insulating layer 106 is thicker than the thickness of the seventh insulating layer 107 (ninth insulating layer 109).
  • the thickness of the sixth insulating layer 106 is equal to the thickness of the first insulating layer 101 (see FIG. 4).
  • the thickness of the sixth insulating layer 106 is It can be said that the thickness is equal to that of the first insulating layer 101.
  • the sixth insulating layer 106 constitutes the interlayer insulating film 54B similarly to the first insulating layer 101.
  • the second side surface 28 of the low voltage coil 21A is in contact with the second trench side surface 131.
  • the sixth insulating layer 106 and the seventh insulating layer 107 are in contact with the second side surface 28 of the low voltage coil 21A.
  • the sixth insulating layer 106 covers a portion of the second side surface 28 that is closer to the fourth end surface 27 than the upper end portion 28A that constitutes a corner portion with the third end surface 26 of the low voltage coil 21A. . That is, in this embodiment, the low voltage coil 21A protrudes upward from the sixth insulating layer 106.
  • the seventh insulating layer 107 covers the upper end portion 28A of the low voltage coil 21A.
  • the element insulating layer 54 includes a seventh insulating layer 107 and an eighth insulating layer 108 as a structure that alleviates electric field concentration on the high voltage coil 22A side of the low voltage coil 21A.
  • This structure can be said to be a structure that alleviates electric field concentration in the region between the high voltage coil 22A and the low voltage coil 21A.
  • the seventh insulating layer 107 is laminated on the sixth insulating layer 106 so as to be in contact with the third end surface 26 of the low voltage coil 21A.
  • the low voltage coil 21A is covered with the sixth insulating layer 106, the seventh insulating layer 107, and the ninth insulating layer 109. Therefore, it can be said that the low voltage coil 21A is provided within the sixth insulating layer 106 with the third end surface 26 in contact with the seventh insulating layer 107.
  • the seventh insulating layer 107 has a higher dielectric constant than the sixth insulating layer 106.
  • the seventh insulating layer 107 is formed of a material containing any one of SiN, SiON, and SiC.
  • the thickness of the seventh insulating layer 107 is thinner than the thickness of the sixth insulating layer 106. In other words, the thickness of the seventh insulating layer 107 is thinner than the thickness of the interlayer insulating film 54B. Further, in this embodiment, the thickness of the seventh insulating layer 107 is thicker than the thickness of the etching stopper film 54A.
  • the seventh insulating layer 107 is in contact with the fourth high dielectric constant film 107A in contact with the third end surface 26 of the low voltage coil 21A, the fifth high dielectric constant film 107B in contact with the eighth insulating layer 108, and the sixth insulating layer 106.
  • the fourth high dielectric constant film 107A is formed on the sixth high dielectric constant film 107C.
  • the fourth high dielectric constant film 107A is interposed between the fifth high dielectric constant film 107B and the sixth high dielectric constant film 107C.
  • the fourth high dielectric constant film 107A is in contact with the sixth high dielectric constant film 107C.
  • the low voltage coil 21A penetrates the sixth high dielectric constant film 107C.
  • the third end surface 26 of the low voltage coil 21A is formed at a position aligned in the z direction with the surface of the sixth high dielectric constant film 107C that is in contact with the fourth high dielectric constant film 107A. Therefore, the sixth high dielectric constant film 107C is formed to cover the end of the second side surface 28 of the low voltage coil 21A that is closer to the third end surface 26. In this embodiment, the sixth high dielectric constant film 107C is in contact with the second side surface 28.
  • the fourth high dielectric constant film 107A is formed of a material containing SiN. Therefore, the relative dielectric constant of the fourth high dielectric constant film 107A is about 7.
  • the thickness of the fourth high dielectric constant film 107A is equal to the thickness of the etching stopper film 54A.
  • the fourth high dielectric constant film 107A It can be said that the thickness is equal to the thickness of the etching stopper film 54A. Further, it can be said that the fourth high dielectric constant film 107A constitutes the etching stopper film 54A.
  • the fourth high dielectric constant film 107A is in contact with the third end surface 26 of the low voltage coil 21A.
  • the fifth high dielectric constant film 107B is formed on the fourth high dielectric constant film 107A.
  • the fifth high dielectric constant film 107B is in contact with the fourth high dielectric constant film 107A. That is, the fourth high dielectric constant film 107A is in contact with both the fifth high dielectric constant film 107B and the sixth high dielectric constant film 107C.
  • the fifth high dielectric constant film 107B is formed apart from the low voltage coil 21A toward the high voltage coil 22A (see FIG. 4) in the z direction.
  • the fifth high dielectric constant film 107B has a lower dielectric constant than the fourth high dielectric constant film 107A.
  • the fifth high dielectric constant film 107B has a higher dielectric constant than the sixth insulating layer 106.
  • the relative dielectric constant of the fifth high dielectric constant film 107B is in a range of greater than 3.8 and less than 7. Further, in one example, the relative dielectric constant of the fifth high dielectric constant film 107B may be in a range of greater than 4 and less than 7.
  • the fifth high dielectric constant film 107B is formed of a material containing SiON. Therefore, the dielectric constant of the fifth high dielectric constant film 107B is adjusted within the above range depending on the concentration of N in SiON.
  • the thickness of the fifth high dielectric constant film 107B is equal to the thickness of the fourth high dielectric constant film 107A.
  • the difference between the film thickness of the fifth high dielectric constant film 107B and the film thickness of the fourth high dielectric constant film 107A is within 20% of the film thickness of the fifth high dielectric constant film 107B, then It can be said that the film thickness of the dielectric constant film 107B is equal to the film thickness of the fourth high dielectric constant film 107A.
  • the sixth high dielectric constant film 107C is interposed between the sixth insulating layer 106 and the fourth high dielectric constant film 107A.
  • the sixth high dielectric constant film 107C covers a portion of the second side surface 28 of the low voltage coil 21A that is closer to the third end surface 26 than the upper end portion 28A.
  • the sixth high dielectric constant film 107C is in contact with a portion of the second side surface 28 that is closer to the third end surface 26 than the upper end portion 28A.
  • the sixth high dielectric constant film 107C has a higher dielectric constant than the fifth high dielectric constant film 107B.
  • the sixth high dielectric constant film 107C is made of a material containing SiN. Therefore, the relative dielectric constant of the sixth high dielectric constant film 107C is about 7. In other words, it can be said that the sixth high dielectric constant film 107C constitutes the etching stopper film 54A.
  • the thickness of the sixth high dielectric constant film 107C is equal to the thickness of the fourth high dielectric constant film 107A.
  • the difference between the film thickness of the sixth high dielectric constant film 107C and the film thickness of the fourth high dielectric constant film 107A is within 20% of the film thickness of the sixth high dielectric constant film 107C, then the sixth high dielectric constant film 107C is It can be said that the film thickness of the dielectric constant film 107C is equal to the film thickness of the fourth high dielectric constant film 107A.
  • the eighth insulating layer 108 is formed closer to the high voltage coil 22A than the low voltage coil 21A.
  • the eighth insulating layer 108 is formed apart from the low voltage coil 21A in the z direction.
  • the eighth insulating layer 108 has a lower dielectric constant than the seventh insulating layer 107.
  • the eighth insulating layer 108 is made of a material containing SiO 2 . Therefore, the relative dielectric constant of the eighth insulating layer 108 is the same as that of the sixth insulating layer 106, which is about 3.8.
  • the thickness of the eighth insulating layer 108 is thicker than the thickness of the seventh insulating layer 107.
  • the thickness of the eighth insulating layer 108 is equal to the thickness of the sixth insulating layer 106.
  • the film thickness of the eighth insulating layer 108 is equal to the thickness of the sixth insulating layer 106. Further, it can be said that the eighth insulating layer 108 constitutes an interlayer insulating film 54B.
  • the fourth height of the seventh insulating layer 107 increases from the third end surface 26 of the low voltage coil 21A toward the high voltage coil 22A.
  • the dielectric constant film 107A, the fifth high dielectric constant film 107B, and the eighth insulating layer 108 are laminated in this order. That is, it is configured such that the relative dielectric constant decreases from the third end surface 26 of the low voltage coil 21A toward the high voltage coil 22A.
  • the element insulating layer 54 around the low voltage coil 21A includes a structure that alleviates electric field concentration on the substrate 53 side of the low voltage coil 21A.
  • the element insulating layer 54 includes a ninth insulating layer 109 and a tenth insulating layer 110 as a structure that alleviates electric field concentration on the substrate 53 side of the low voltage coil 21A.
  • the ninth insulating layer 109 has a higher dielectric constant than the sixth insulating layer 106 (tenth insulating layer 110).
  • the ninth insulating layer 109 is arranged on the opposite side of the low voltage coil 21A in the z direction with respect to the upper high dielectric constant film 109A in contact with the fourth end surface 27 of the low voltage coil 21A and the upper high dielectric constant film 109A.
  • a lower high dielectric constant film 109B is included.
  • the upper high dielectric constant film 109A is in contact with the sixth insulating layer 106 in addition to the fourth end surface 27 of the low voltage coil 21A.
  • the upper high dielectric constant film 109A is formed of a material containing SiN. Therefore, the relative dielectric constant of the upper high dielectric constant film 109A is about 7.
  • the film thickness of the upper high dielectric constant film 109A is thinner than the film thickness of the tenth insulating layer 110.
  • the film thickness of the upper high dielectric constant film 109A is equal to the film thickness of the lower high dielectric constant film 109B.
  • the difference between the film thickness of the upper high dielectric constant film 109A and the film thickness of the lower high dielectric constant film 109B is within 20% of the film thickness of the upper high dielectric constant film 109A, then the upper high dielectric constant film It can be said that the film thickness of the lower high dielectric constant film 109A is equal to the film thickness of the lower high dielectric constant film 109B.
  • the film thickness of the upper high dielectric constant film 109A is equal to the film thickness of the etching stopper film 54A.
  • the film thickness of the upper high dielectric constant film 109A is It can be said that the thickness is equal to the thickness of the etching stopper film 54A. Therefore, it can be said that the upper high dielectric constant film 109A constitutes the etching stopper film 54A.
  • the lower high dielectric constant film 109B is in contact with the upper high dielectric constant film 109A. Further, the lower high dielectric constant film 109B is in contact with the tenth insulating layer 110. Therefore, the lower high dielectric constant film 109B is sandwiched between the upper high dielectric constant film 109A and the tenth insulating layer 110.
  • the lower high dielectric constant film 109B has a lower dielectric constant than the upper high dielectric constant film 109A.
  • the dielectric constant of the lower high dielectric constant film 109B is in a range of greater than 3.8 and less than 7. Further, in one example, the relative dielectric constant of the lower high dielectric constant film 109B may be in a range of greater than 4 and less than 7.
  • the lower high dielectric constant film 109B is formed of a material containing SiON. Therefore, the dielectric constant of the lower high dielectric constant film 109B is adjusted within the above range depending on the concentration of N in SiON.
  • the tenth insulating layer 110 is formed closer to the substrate 53 than the low voltage coil 21A.
  • the tenth insulating layer 110 is formed apart from the low voltage coil 21A.
  • the tenth insulating layer 110 has a lower dielectric constant than the ninth insulating layer 109.
  • the tenth insulating layer 110 is made of a material containing SiO 2 . Therefore, the dielectric constant of the tenth insulating layer 110 is the same as the dielectric constant of the sixth insulating layer 106, which is about 3.8. In this embodiment, the thickness of the tenth insulating layer 110 is thinner than the thickness of the sixth insulating layer 106.
  • the thickness of the tenth insulating layer 110 may be equal to the thickness of the sixth insulating layer 106.
  • the thickness of the tenth insulating layer 110 is It can be said that the thickness is equal to the thickness of the sixth insulating layer 106.
  • the tenth insulating layer 110 constitutes the interlayer insulating film 54B.
  • the upper high dielectric constant film 109A of the ninth insulating layer 109 and the lower The side high dielectric constant film 109B and the tenth insulating layer 110 are arranged in this order.
  • the low voltage coil 21A is configured such that the relative dielectric constant decreases downward from the fourth end surface 27.
  • FIGS. 6 to 16 show schematic cross-sectional views of the high voltage coil 22A and the element insulating layer 54 around it. For this reason, please refer to FIG. 3 for the symbols not shown in FIGS. 6 to 16.
  • the method for manufacturing the transformer chip 50 includes the steps of preparing a substrate 53, forming an element insulating layer 54 on the substrate 53, and forming low voltage coils 21A, 21B and high voltage coils 22A, 22B on the element insulating layer 54. a step of forming low-voltage side connection wirings 57A, 57B and vias 58A, 58B on the element insulating layer 54; a step of forming each electrode pad 51, 52 on the element insulating layer 54; The step of forming a protective film 55 and a passivation film 56 is included.
  • the process of forming the element insulating layer 54 and the high-voltage coil 22A particularly the process of manufacturing the high-voltage coil 22A and the electric field concentration relaxation structure for the high-voltage coil 22A, will be described in detail.
  • FIG. 6 shows a step of forming a part of the element insulating layer 54 on the substrate 53 and a step of forming a part of the low voltage side connection wiring 57B on the element insulating layer 54.
  • a step of forming a part of the element insulating layer 54 is performed. More specifically, in this step, after the interlayer insulating film 54B is formed on the substrate 53, the etching stopper film 54A and the interlayer insulating film 54B are alternately laminated.
  • the etching stopper film 54A and the interlayer insulating film 54B are formed by, for example, chemical vapor deposition (CVD).
  • the etching stopper film 54A is a SiN film
  • the interlayer insulating film 54B is a SiO 2 film.
  • a step of forming a part of the low voltage side connection wiring 57B is performed. More specifically, in this step, after the etching stopper film 54A and the interlayer insulating film 54B are laminated, the via opening 801A is formed, for example, by etching. Subsequently, the via opening 801A is filled with a metal material by, for example, sputtering. An example of the metal material is Cu. As a result, a part of the second via 57BC of the low voltage side connection wiring 57B is formed. In FIG. 6, after the second via 57BC is formed, the process returns to forming a part of the element insulating layer 54, and the etching stopper film 54A is laminated on the interlayer insulating film 54B.
  • FIG. 7 shows a step of forming a part of the element insulating layer 54 following FIG. 6. Specifically, in this step, the third insulating layer 103 is first formed on the etching stopper film 54A, and a part of the second insulating layer 102 is formed on the third insulating layer 103.
  • the third insulating layer 103 is formed by CVD so as to be deposited on the etching stopper film 54A.
  • the third insulating layer 103 is a SiO 2 film.
  • a second high dielectric constant film 102B is formed by depositing on the third insulating layer 103 by a CVD method.
  • the second high dielectric constant film 102B is a SiON film.
  • the first high dielectric constant film 102A is formed by CVD so as to be deposited on the second high dielectric constant film 102B.
  • the first high dielectric constant film 102A is a SiN film.
  • FIGS. 8 and 9 show a step of forming a part of the low-voltage side connection wiring 57B in the element insulating layer 54 following FIG. 7. More specifically, as shown in FIG. 8, for example, for a via that penetrates the first high dielectric constant film 102A, the second high dielectric constant film 102B, the third insulating layer 103, and the etching stopper film 54A in the z direction by etching. An opening 801B is formed. The second via 57BC in FIG. 7 is exposed through this via opening 801B. Subsequently, as shown in FIG. 9, the via opening 801B is filled with a metal material by, for example, sputtering. An example of the metal material is Cu. As a result, the second via 57BC of the low voltage side connection wiring 57B is formed.
  • FIGS. 10 and 11 show a step of forming a part of the element insulating layer 54 following FIG. 9. More specifically, as shown in FIG. 10, the third high dielectric constant film 102C is deposited on the first high dielectric constant film 102A and the second via 57BC by, for example, the CVD method. In this embodiment, the third high dielectric constant film 102C is a SiN film. Therefore, it can be said that the third high dielectric constant film 102C is an etching stopper film 54A. Subsequently, as shown in FIG. 11, the first insulating layer 101 is formed on the third high dielectric constant film 102C by, for example, the CVD method. In this embodiment, the first insulating layer 101 is a SiO 2 film. Therefore, the first insulating layer 101 can also be said to be the interlayer insulating film 54B.
  • the third high dielectric constant film 102C is deposited on the first high dielectric constant film 102A and the second via 57BC by, for example, the CVD
  • FIG. 12 shows a step of forming the high voltage coil 22A following FIG. 11 and a step of forming a part of the low voltage side connection wiring 57B.
  • the first trench 120 is formed in the first insulating layer 101 and the second insulating layer 102 by etching, for example.
  • the first trench 120 penetrates both the first insulating layer 101 and the third high dielectric constant film 102C in the z direction.
  • the first trench 120 does not penetrate the first high dielectric constant film 102A in the z direction.
  • a through hole 101A is formed in the first insulating layer 101, and a groove 102D is formed in the first high dielectric constant film 102A.
  • wiring openings 802 are formed in the first insulating layer 101 and the second insulating layer 102 by etching, for example.
  • the wiring opening 802 is formed in the same process as the first trench 120.
  • the wiring opening 802 exposes the second via 57BC of the low voltage side connection wiring 57B.
  • FIG. 13 shows a step of forming the high voltage coil 22A following FIG. 12 and a step of forming a part of the low voltage side connection wiring 57B. More specifically, in this step, the first trench 120 and the wiring opening 802 are filled with a metal material by, for example, sputtering. An example of the metal material is Cu. Thereby, the high voltage coil 22A and the second wiring 57BD of the low voltage side connection wiring 57B are formed. That is, the process of forming the high voltage coil 22A and the process of forming a part of the low voltage side connection wiring 57B are performed simultaneously.
  • FIGS. 14 to 16 show a step of forming a part of the element insulating layer 54 following FIG. 13. More specifically, as shown in FIG. 14, the first insulating layer 101 is deposited on the second end surface 24 of the low voltage coil 21A, the second wiring 57BD of the low voltage side connection wiring 57B, and the first insulating layer 101 by, for example, the CVD method. A lower high dielectric constant film 104A of the fourth insulating layer 104 is formed.
  • the lower high dielectric constant film 104A is a SiN film. Therefore, it can be said that the lower high dielectric constant film 104A is an etching stopper film 54A. Subsequently, as shown in FIG.
  • an upper high dielectric constant film 104B is formed by depositing on the lower high dielectric constant film 104A by, for example, a CVD method.
  • the upper high dielectric constant film 104B is a SiON film.
  • the fifth insulating layer 105 is deposited on the upper high dielectric constant film 104B by, for example, the CVD method.
  • the fifth insulating layer 105 is a SiO 2 film. Therefore, it can be said that the fifth insulating layer 105 is an interlayer insulating film 54B.
  • the low voltage coil 21A and the element insulating layer 54 around it are also formed in the same way as the high voltage coil 22A and the element insulating layer 54 around it.
  • the low voltage coil 21A and the element insulating layer 54 around it are formed in a step before the high voltage coil 22A and the element insulation layer 54 around the high voltage coil 22A.
  • a step of forming vias 58A and 58B, a step of forming each electrode pad 51 and 52 on the element insulating layer 54, and a step of forming a protective film 55 and a passivation film 56 on the element insulating layer 54 are performed in order. be done.
  • the via openings are filled with a metal material.
  • Ru An example of the metal material is Cu.
  • Each electrode pad 51, 52 is formed on the element surface 54s of the element insulating layer 54 by, for example, a sputtering method.
  • Each electrode pad 51, 52 is made of Al, for example.
  • a protective film 55 is formed so as to be deposited on the element insulating layer 54 and each electrode pad 51, 52 by, for example, the CVD method.
  • a passivation film 56 is formed on the protective film 55 by, for example, a CVD method.
  • openings through which the electrode pads 51 and 52 are exposed are formed in both the protective film 55 and the passivation film 56 by etching, for example.
  • the method for manufacturing the signal transmission device 10 includes the steps of preparing a transformer chip 50, a first chip 30, and a second chip 40, a step of preparing a lead frame, and mounting the first chip 30 on the primary die pad 60. a step of mounting the transformer chip 50 and the second chip 40 on the secondary die pad 70, a step of forming the wire W, a step of forming the sealing resin 80, and a step of singulating. .
  • a lead frame in which the primary die pad 60, the first lead, the secondary die pad 70, and the second lead are integrated is prepared.
  • the first chip 30 is die-bonded to the primary die pad 60.
  • the transformer chip 50 and the second chip 40 on the secondary die pad 70 the transformer chip 50 and the second chip 40 are die-bonded to the secondary die pad 70.
  • a wire W connecting the first electrode pad 31 of the first chip 30 and the first lead, and a wire W connecting the second electrode pad 32 of the first chip 30 and the transformer chip 50 are bonded using a wire bonding device.
  • a wire W connecting the first electrode pad 51 , a wire W connecting the second electrode pad 52 of the transformer chip 50 and the first electrode pad 41 of the second chip 40 , and a second electrode pad of the second chip 40 A wire W connecting 42 and the second lead is formed.
  • a resin layer for sealing the first chip 30, the second chip 40, the transformer chip 50, and the wire W is formed by compression molding, for example.
  • black epoxy resin is used for the resin layer.
  • the lead frame and the resin layer are cut, for example, by dicing. As a result, the first lead, the second lead, and the sealing resin 80 are formed.
  • the signal transmission device 10 is manufactured through the above steps.
  • the transformer chip 50 includes an element insulating layer 54, high voltage coils 22A, 22B embedded in the element insulating layer 54, and high voltage coils 22A, 22B embedded in the element insulating layer 54 in the z direction. It includes low voltage coils 21A and 21B arranged opposite to each other.
  • the high voltage coils 22A, 22B include a first end surface 23 facing the low voltage coils 21A, 21B in the z direction, a second end surface 24 opposite to the first end surface 23, and a first side surface 25.
  • the element insulating layer 54 includes a third insulating layer 103 and a second insulating layer 102 which is laminated on the third insulating layer 103 and has a dielectric constant higher than that of the third insulating layer 103, and a second insulating layer 102 which is laminated on the second insulating layer 102. and a first insulating layer 101 having a lower dielectric constant than the second insulating layer 102.
  • the high voltage coils 22A and 22B are provided in the first insulating layer 101 with the first end surfaces 23 in contact with the second insulating layer 102.
  • the first end faces 23 of the high voltage coils 22A, 22B are covered with the second insulating layer 102 having a higher dielectric constant than the first insulating layer 101, so that the electric field strength at the first end faces 23 is reduced. Can be reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A and 22B closer to the low voltage coils 21A and 21B can be alleviated. In other words, electric field concentration in the region between the high voltage coil 22A (22B) and the low voltage coil 21A (21B) can be alleviated.
  • the second insulating layer 102 covers the lower end portions 25A forming the corner portions of the first side surfaces 25 of the high voltage coils 22A, 22B with the first end surfaces 23. According to this configuration, the lower end portion 25A of the high-voltage coils 22A, 22B, where the electric field strength tends to be high, is covered with the second insulating layer 102 having a high dielectric constant. Electric field concentration at the ends near the voltage coils 21A and 21B can be effectively alleviated.
  • the second insulating layer 102 has a dielectric constant lower than that of the first high dielectric constant film 102A in contact with the first end surface 23 of the high voltage coils 22A, 22B, and the first high dielectric constant film 102A. a second high dielectric constant film 102B in contact with the third insulating layer 103;
  • the first high dielectric constant film 102A, the second high dielectric constant film 102B, and the third insulating layer 103 are sequentially formed on the first end surface 23 of the high voltage coils 22A, 22B. Placed. Then, the relative permittivity decreases in the order of the first high dielectric constant film 102A, the second high dielectric constant film 102B, and the third insulating layer 103. That is, in the direction from the high voltage coils 22A, 22B to the low voltage coils 21A, 21B, the dielectric constant of the second insulating layer 102 gradually decreases as it moves away from the first end surface 23.
  • the second insulating layer 102 includes a third high dielectric constant film 102C having a higher dielectric constant than the second high dielectric constant film 102B.
  • the third high dielectric constant film 102C is formed on the first high dielectric constant film 102A.
  • the third high dielectric constant film 102C covers a part of the first side surface 25 of the high voltage coils 22A, 22B in the z direction, the electric field on the first side surface 25 of the high voltage coils 22A, 22B is Strength can be reduced. Therefore, electric field concentration on the first side surface 25 of the high voltage coils 22A, 22B can be alleviated.
  • the element insulating layer 54 includes a fourth insulating layer 104 laminated on the first insulating layer 101 so as to be in contact with the second end surface 24 of the high voltage coils 22A, 22B, and a fourth insulating layer 104 laminated on the fourth insulating layer 104.
  • a stacked fifth insulating layer 105 is included.
  • the relative permittivity of the fourth insulating layer 104 is higher than that of the first insulating layer 101, and the relative permittivity of the fifth insulating layer 105 is lower than that of the fourth insulating layer 104.
  • the fourth insulating layer 104 and the fifth insulating layer 105 are laminated in this order on the second end surfaces 24 of the high voltage coils 22A and 22B. Then, the relative dielectric constant decreases in the order of the fourth insulating layer 104 and the fifth insulating layer 105. That is, in the direction from the high voltage coils 22A, 22B toward the element surface 54s of the element insulating layer 54, the relative permittivity gradually decreases as the distance from the second end surface 24 increases. Thereby, the electric field strength at the second end surface 24 of the high voltage coils 22A, 22B can be reduced. Therefore, electric field concentration at the end of the high voltage coils 22A, 22B on the opposite side to the low voltage coils 21A, 21B can be alleviated.
  • the fourth insulating layer 104 is formed on the lower high dielectric constant film 104A in contact with the second end surface 24 of the high voltage coils 22A, 22B and on the lower high dielectric constant film 104A, and the fourth insulating layer 104 is an upper high dielectric constant film 104B in contact with 105;
  • the dielectric constant of the upper high dielectric constant film 104B is lower than the dielectric constant of the lower high dielectric constant film 104A.
  • the lower high dielectric constant film 104A and the upper high dielectric constant film 104B are laminated in this order on the second end surface 24 of the high voltage coils 22A, 22B. Then, the relative dielectric constant decreases in the order of the lower high dielectric constant film 104A and the upper high dielectric constant film 104B. That is, in the direction from the high voltage coils 22A, 22B toward the element surface 54s of the element insulating layer 54, the relative permittivity of the fourth insulating layer 104 gradually decreases as it moves away from the second end surface 24. Thereby, the electric field strength at the second end surface 24 of the high voltage coils 22A, 22B can be further reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A, 22B opposite to the low voltage coils 21A, 21B can be more effectively alleviated.
  • the low voltage coils 21A and 21B have a third end surface 26 facing the high voltage coils 22A and 22B in the z direction, a fourth end surface 27 opposite to the third end surface 26, and a second side surface 28. and, including.
  • the element insulating layer 54 includes a sixth insulating layer 106 and a seventh insulating layer 107 that is laminated on the sixth insulating layer 106 and has a relative permittivity higher than that of the sixth insulating layer 106, and a seventh insulating layer 107 that is laminated on the seventh insulating layer 107. and an eighth insulating layer 108 having a lower dielectric constant than the seventh insulating layer 107.
  • the low voltage coils 21A and 21B are provided in the sixth insulating layer 106 with the third end surface 26 in contact with the seventh insulating layer 107.
  • the third end faces 26 of the low voltage coils 21A, 21B are covered by the seventh insulating layer 107 having a higher dielectric constant than the sixth insulating layer 106, so that the electric field strength at the third end faces 26 is reduced. Can be reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B closer to the high voltage coils 22A and 22B can be alleviated. In other words, electric field concentration in the region between the high voltage coil 22A (22B) and the low voltage coil 21A (21B) can be alleviated.
  • the seventh insulating layer 107 includes a fourth high dielectric constant film 107A in contact with the third end surface 26 of the low voltage coils 21A and 21B, and a fifth high dielectric constant film 107B in contact with the eighth insulating layer 108. ,including.
  • the dielectric constant of the fifth high dielectric constant film 107B is lower than that of the fourth high dielectric constant film 107A.
  • the fourth high dielectric constant film 107A and the fifth high dielectric constant film 107B are laminated in this order on the third end faces 26 of the low voltage coils 21A and 21B. Then, the relative dielectric constant decreases in the order of the fourth high dielectric constant film 107A and the fifth high dielectric constant film 107B. That is, in the direction from the low voltage coils 21A, 21B to the high voltage coils 22A, 22B, the dielectric constant of the seventh insulating layer 107 gradually decreases as it moves away from the third end surface 26. Thereby, the electric field strength at the third end surface 26 of the low voltage coils 21A, 21B can be further reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B closer to the high voltage coils 22A and 22B can be effectively alleviated.
  • the seventh insulating layer 107 includes a sixth high dielectric constant film 107C having a higher dielectric constant than the fifth high dielectric constant film 107B.
  • the fourth high dielectric constant film 107A is interposed between the fifth high dielectric constant film 107B and the sixth high dielectric constant film 107C.
  • the dielectric constant of the sixth high dielectric constant film 107C is higher than that of the fifth high dielectric constant film 107B, so that the dielectric constant of the sixth high dielectric constant film 107C is higher than that of the fifth high dielectric constant film 107B of the seventh insulating layer 107.
  • the ratio of the high dielectric constant film having a high relative dielectric constant increases. Thereby, the electric field intensity at the third end faces 26 of the low voltage coils 21A, 21B due to the seventh insulating layer 107 can be further reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B closer to the high voltage coils 22A and 22B can be effectively alleviated.
  • the high dielectric constant film of the seventh insulating layer 107 that is in contact with the eighth insulating layer 108 is the fifth high dielectric constant film 107B having a low relative dielectric constant
  • the low voltage coil In the direction from 21A, 21B to high voltage coils 22A, 22B, the relative permittivity gradually decreases as the distance from the third end surface 26 increases.
  • the electric field strength at the third end surface 26 of the low voltage coils 21A, 21B can be further reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B closer to the high voltage coils 22A and 22B can be effectively alleviated.
  • the element insulating layer 54 has a ninth insulating layer 109 in contact with the fourth end surface 27 of the low voltage coils 21A, 21B, and a side opposite to the sixth insulating layer 106 with respect to the ninth insulating layer 109. a tenth insulating layer 110 disposed.
  • the relative permittivity of the ninth insulating layer 109 is higher than the relative permittivity of the sixth insulating layer 106.
  • the relative permittivity of the tenth insulating layer 110 is lower than the relative permittivity of the ninth insulating layer 109.
  • the ninth insulating layer 109 and the tenth insulating layer 110 are arranged in this order with respect to the fourth end surface 27 of the low voltage coils 21A and 21B. Then, the relative dielectric constant decreases in the order of the ninth insulating layer 109 and the tenth insulating layer 110. That is, in the direction from the low voltage coils 21A, 21B toward the element back surface 54r of the element insulating layer 54, the relative permittivity gradually decreases as the distance from the fourth end surface 27 increases. Thereby, the electric field strength at the fourth end surface 27 of the low voltage coils 21A, 21B can be reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B on the substrate 53 side can be alleviated.
  • the ninth insulating layer 109 is opposite to the upper high dielectric constant film 109A in contact with the fourth end surface 27 of the low voltage coils 21A, 21B and the sixth insulating layer 106 with respect to the upper high dielectric constant film 109A.
  • a lower high dielectric constant film 109B disposed on the side and in contact with the tenth insulating layer 110.
  • the upper high dielectric constant film 109A and the lower high dielectric constant film 109B are arranged in this order with respect to the fourth end surface 27 of the low voltage coils 21A and 21B. Then, the relative dielectric constant decreases in the order of the upper high dielectric constant film 109A and the lower high dielectric constant film 109B. That is, in the direction from the low voltage coils 21A, 21B toward the element back surface 54r of the element insulating layer 54, the relative permittivity of the ninth insulating layer 109 gradually decreases as it moves away from the fourth end surface 27. Thereby, the electric field strength at the fourth end surface 27 of the low voltage coils 21A, 21B can be further reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B on the substrate 53 side can be effectively alleviated.
  • the signal transmission device 10 is configured to receive a signal from the primary circuit 13 via the first chip 30 including the primary circuit 13, the transformer chip 50, and the transformer chip 50. and a second chip 40 including a secondary side circuit 14.
  • the transformer chip 50 includes an element insulating layer 54, high voltage coils 22A and 22B embedded in the element insulating layer 54, and a low voltage coil embedded in the element insulating layer 54 and placed facing the high voltage coils 22A and 22B in the z direction. It includes voltage coils 21A and 21B.
  • the high voltage coils 22A, 22B include a first end surface 23 facing the low voltage coils 21A, 21B in the z direction, a second end surface 24 opposite to the first end surface 23, and a first side surface 25.
  • the element insulating layer 54 includes a third insulating layer 103 and a second insulating layer 102 which is laminated on the third insulating layer 103 and has a dielectric constant higher than that of the third insulating layer 103, and a second insulating layer 102 which is laminated on the second insulating layer 102. and a first insulating layer 101 having a lower dielectric constant than the second insulating layer 102.
  • the high voltage coils 22A and 22B are provided in the first insulating layer 101 with the first end surfaces 23 in contact with the second insulating layer 102.
  • the first end faces 23 of the high voltage coils 22A, 22B are covered with the second insulating layer 102 having a higher dielectric constant than the first insulating layer 101, so that the electric field strength at the first end faces 23 is reduced. Can be reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A and 22B closer to the low voltage coils 21A and 21B can be alleviated. In other words, electric field concentration in the region between the high voltage coil 22A (22B) and the low voltage coil 21A (21B) can be alleviated.
  • the configuration of the transformer chip 50 of the second embodiment will be described with reference to FIGS. 17 to 27.
  • the transformer chip 50 of this embodiment differs from the transformer chip 50 of the first embodiment in the structure that alleviates electric field concentration on the high voltage coil 22A and the low voltage coil 21A.
  • the same reference numerals are given to the same components as in the first embodiment, and the description thereof will be omitted.
  • the element insulating layer 54 includes a second insulating layer 140 instead of the second insulating layer 102 (see FIG. 4).
  • the second insulating layer 140 covers the first end surface 23 of the high voltage coil 22A and the lower end portion 25A of the first side surface 25.
  • the second insulating layer 140 is in contact with both the first end surface 23 and the lower end portion 25A of the first side surface 25.
  • the second insulating layer 140 includes a first high dielectric constant film 141 and a second high dielectric constant film 142.
  • the first high dielectric constant film 141 covers the first end surface 23 of the high voltage coil 22A and the lower end portion 25A of the first side surface 25. In this embodiment, the first high dielectric constant film 141 is in contact with both the first end surface 23 and the lower end portion 25A of the first side surface 25.
  • the first high dielectric constant film 141 is formed on the third insulating layer 103. In this embodiment, the first high dielectric constant film 141 is in contact with the third insulating layer 103.
  • the thickness of the first high dielectric constant film 141 is equal to the thickness of the second high dielectric constant film 142.
  • the first high dielectric constant film 141 has a higher dielectric constant than the third insulating layer 103.
  • the dielectric constant of the first high dielectric constant film 141 is in a range of greater than 3.8 and less than 7.
  • the relative dielectric constant of the first high dielectric constant film 141 may be in a range of greater than 4 and less than 7.
  • the first high dielectric constant film 141 is made of a material containing SiON. Therefore, the dielectric constant of the first high dielectric constant film 141 is adjusted within the above range depending on the concentration of N in SiON.
  • the second high dielectric constant film 142 is formed on the first high dielectric constant film 141. In this embodiment, the second high dielectric constant film 142 is in contact with the first high dielectric constant film 141.
  • the second high dielectric constant film 142 covers a portion of the first side surface 25 of the high voltage coil 22A above the lower end portion 25A.
  • a first insulating layer 101 is formed on the second high dielectric constant film 142. In this embodiment, the second high dielectric constant film 142 is in contact with the first insulating layer 101.
  • the second high dielectric constant film 142 has a higher dielectric constant than the first high dielectric constant film 141.
  • the second high dielectric constant film 142 is made of a material containing SiN. Therefore, the relative dielectric constant of the second high dielectric constant film 142 is about 7. Further, it can be said that the second high dielectric constant film 142 is an etching stopper film 54A.
  • the second insulating layer 140 The first high dielectric constant film 141 and the third insulating layer 103 are arranged in this order.
  • the dielectric constant is configured to decrease from the first end surface 23 of the high voltage coil 22A toward the low voltage coil 21A.
  • the structure that alleviates the electric field concentration on the high voltage coil 22A side of the low voltage coil 21A may be similarly changed.
  • the configuration of the three-layer high dielectric constant film of the seventh insulating layer 107 (see FIG. 5) of the first embodiment is changed to the configuration of the two-layer high dielectric constant film like the second insulating layer 140. Good too.
  • a method for manufacturing the transformer chip 50 of this embodiment will be described with reference to FIGS. 18 to 27.
  • the method of manufacturing the transformer chip 50 of this embodiment includes the same steps as the method of manufacturing the transformer chip 50 of the first embodiment.
  • a method for manufacturing the high voltage coil 22A and the element insulating layer 54 around it will be described in detail.
  • FIG. 18 shows a step of forming a part of the element insulating layer 54 on the substrate 53 and a step of forming a part of the low voltage side connection wiring 57B on the element insulating layer 54.
  • an etching stopper film 54A and an interlayer insulating film 54B are formed similarly to the first embodiment.
  • a part of the via opening 801A and the second via 57BC are formed similarly to the first embodiment.
  • the third insulating layer 103 is formed similarly to the first embodiment.
  • the third insulating layer 103 is a SiO 2 film. Therefore, it can be said that the third insulating layer 103 constitutes the interlayer insulating film 54B.
  • the first high dielectric constant film 141 of the second insulating layer 140 is formed so as to be deposited on the third insulating layer 103 by, for example, the CVD method.
  • the first high dielectric constant film 141 is a SiON film.
  • FIGS. 19 and 20 show a step of forming a part of the low voltage side connection wiring 57B following FIG. 18. As shown in FIG. 19, after a via opening 801B is formed as in the first embodiment, as shown in FIG. 20, a second via 57BC is formed as in the first embodiment.
  • FIGS. 21 and 22 show a step of forming a part of the element insulating layer 54 following FIG. 20.
  • the second high dielectric constant film 142 is formed to be deposited on the first high dielectric constant film 141 by, for example, the CVD method, as shown in FIG. Similarly, a first insulating layer 101 is formed.
  • the second high dielectric constant film 142 is a SiN film
  • the first insulating layer 101 is a SiO 2 film.
  • FIGS. 23 and 24 show a step of forming the high voltage coil 22A following FIG. 22 and a step of forming a part of the low voltage side connection wiring 57B.
  • a first trench 120 is formed by etching, for example, as shown in FIG.
  • a voltage coil 22A is formed.
  • the wiring opening 802 is formed as in the first embodiment, as shown in FIG. 24, the wiring opening 802 is filled with a metal material.
  • a second wiring 57BD is formed.
  • the first trench 120 and the wiring opening 802 penetrate both the first insulating layer 101 and the second high dielectric constant film 142 in the z direction.
  • the first trench 120 and the wiring opening 802 do not penetrate the first high dielectric constant film 141 in the z direction. That is, the first trench bottom surface 122 of the first trench 120 is constituted by the first high dielectric constant film 141.
  • the lower high dielectric constant film 104A, the upper high dielectric constant film 104B, and the fifth insulating film of the fourth insulating layer 104 are formed by, for example, the CVD method. Layers 105 are formed sequentially.
  • the low voltage coil 21A and the element insulating layer 54 around it are also formed in the same way as the high voltage coil 22A and the element insulating layer 54 around it.
  • the low voltage coil 21A and the element insulating layer 54 around it are formed in a step before the high voltage coil 22A and the element insulation layer 54 around the high voltage coil 22A.
  • each electrode pad 51, 52 on the element insulating layer 54 a step of forming each electrode pad 51, 52 on the element insulating layer 54, and a step of forming a protective film 55 and a passivation film 56 on the element insulating layer 54 are performed in order. .
  • the transformer chip 50 is manufactured.
  • the second insulating layer 140 covers the first end surface 23 of the high voltage coils 22A, 22B and the lower end portion 25A that constitutes a corner portion of the first side surface 25 with the first end surface 23.
  • the second insulating layer 140 is laminated on the first high dielectric constant film 141 in contact with the first end surface 23 of the high voltage coils 22A, 22B, and on the first high dielectric constant film 141, and the second insulating layer 140 is 101, and a second high dielectric constant film 142 in contact with the film 101.
  • the second high dielectric constant film 142 covers a part of the first side surface 25 of the high voltage coils 22A, 22B in the z direction, the electric field on the first side surface 25 of the high voltage coils 22A, 22B is reduced. Strength can be reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A and 22B closer to the low voltage coils 21A and 21B can be alleviated.
  • the signal transmission device 10 of the third embodiment will be described with reference to FIGS. 28 to 30.
  • the signal transmission device 10 of this embodiment differs from the signal transmission device 10 of the first embodiment mainly in the configuration of the transformer chip 50.
  • the same reference numerals are given to the same components as in the first embodiment, and the description thereof will be omitted.
  • the transformer 15A includes transformers 18A and 19A connected in series.
  • the transformer 18A is electrically connected to the primary circuit 13.
  • Transformer 18A includes a low voltage coil 21A and a high voltage coil 22A.
  • the transformer 19A is electrically connected to the secondary circuit 14.
  • the transformer 19A includes a first high voltage coil 21C and a second high voltage coil 22C that is insulated from the first high voltage coil 21C and can be magnetically coupled to the first high voltage coil 21C.
  • the low voltage coil 21A is electrically connected to the primary side signal line 16A, and is also connected to the ground of the primary side circuit 13. That is, the first end of the low voltage coil 21A is electrically connected to the primary circuit 13, and the second end of the low voltage coil 21A is electrically connected to the ground of the primary circuit 13. There is.
  • the high voltage coil 22A is connected to the first high voltage coil 21C of the transformer 19A.
  • the high voltage coil 22A and the first high voltage coil 21C are connected to each other so as to be in an electrically floating state. That is, the first end of the high voltage coil 22A is connected to the first end of the first high voltage coil 21C, and the second end of the high voltage coil 22A is connected to the second end of the first high voltage coil 21C. has been done. In this way, the high voltage coil 22A and the first high voltage coil 21C serve as relay coils that relay the signal transmission from the low voltage coil 21A to the second high voltage coil 22C.
  • the second high voltage coil 22C is electrically connected by the secondary signal line 17A, and is also connected to the ground of the secondary circuit 14. That is, the first end of the second high voltage coil 22C is electrically connected to the secondary circuit 14, and the second end of the second high voltage coil 22C is electrically connected to the ground of the secondary circuit 14. It is connected to the.
  • the transformer 15B includes transformers 18B and 19B connected in series.
  • Transformer 18B includes a low voltage coil 21B and a high voltage coil 22B.
  • Transformer 19B includes a first high voltage coil 21D and a second high voltage coil 22D. Since transformers 18B and 19B are similar to transformers 18A and 19A, detailed description thereof will be omitted.
  • the transformer chip 50 is mounted on the secondary die pad 70 with an insulating member 150 interposed therebetween.
  • An insulating member 150 is formed on the substrate 53.
  • the insulating member 150 is bonded using an insulating bonding material. That is, the insulating member 150 is interposed between the third bonding material 93 and the substrate 53.
  • the insulating member 150 is bonded to the secondary die pad 70 by a third bonding material 93.
  • FIG. 30 is a cross-sectional structure showing the low voltage coil 21A, high voltage coil 22A, first high voltage coil 21C, and second high voltage coil 22C of the transformer chip 50. Note that the configuration and arrangement of the low voltage coil 21B, high voltage coil 22B, first high voltage coil 21D, and second high voltage coil 22D are the same as those of the low voltage coil 21A, high voltage coil 22A, first high voltage coil 21C, and This is similar to the second high voltage coil 22C.
  • the configuration and arrangement of the low voltage coil 21A, high voltage coil 22A, first high voltage coil 21C, and second high voltage coil 22C will be explained in detail, and the low voltage coil 21B, high voltage coil 22B, A detailed description of the configuration and arrangement of the first high voltage coil 21D and the second high voltage coil 22D will be omitted.
  • the low voltage coil 21A and the high voltage coil 22A are arranged to face each other in the z direction.
  • a part of the element insulating layer 54 is interposed between the low voltage coil 21A and the high voltage coil 22A in the z direction.
  • the low voltage coil 21A is arranged closer to the element surface 54s than the high voltage coil 22A.
  • the high voltage coil 22A is arranged closer to the element back surface 54r than the low voltage coil 21A. Therefore, in this embodiment, the low voltage coil 21A corresponds to the "first coil” and the high voltage coil 22A corresponds to the "second coil".
  • the low voltage coil 21A is electrically connected to the first electrode pad 51A by a low voltage side connection wiring 57A.
  • the low-voltage side connection wiring 57A is constituted by a via penetrating one element insulating layer 54 in the z direction.
  • the low voltage coil 21A is electrically connected to the first electrode pad 51B (see FIG. 3) by a low voltage side connection wiring 57B.
  • the high voltage coil 22A is electrically connected to the first high voltage coil 21C within the element insulating layer 54. More specifically, in the element insulating layer 54, a high voltage side connection wiring 57C is provided. The high voltage coil 22A and the first high voltage coil 21C are electrically connected to each other by a high voltage side connection wiring 57C.
  • the first high voltage coil 21C and the second high voltage coil 22C are arranged to face each other in the z direction.
  • a part of the element insulating layer 54 is interposed between the first high voltage coil 21C and the second high voltage coil 22C in the z direction.
  • the first high voltage coil 21C is arranged closer to the element back surface 54r than the second high voltage coil 22C.
  • the second high voltage coil 22C is arranged closer to the element surface 54s than the first high voltage coil 21C.
  • the first high voltage coil 21C is arranged at the same position as the high voltage coil 22A in the z direction.
  • the second high voltage coil 22C is arranged at the same position as the low voltage coil 21A in the z direction.
  • the second high voltage coil 22C corresponds to the "third coil”
  • the first high voltage coil 21C corresponds to the "fourth coil".
  • both the first high voltage coil 21C and the second high voltage coil 22C one or more of Ti, TiN, Ta, TaN, Au, Ag, Cu, Al, and W is appropriately selected.
  • the material constituting both the first high voltage coil 21C and the second high voltage coil 22C may be the same as the material constituting the low voltage coil 21A and the high voltage coil 22A.
  • both the first high voltage coil 21C and the second high voltage coil 22C are formed of a material containing Cu.
  • the second high voltage coil 22C is electrically connected to the second electrode pad 52A by a high voltage side connection wiring 57D.
  • the high-voltage side connection wiring 57D is constituted by a via penetrating one element insulating layer 54 in the z direction.
  • the second high voltage coil 22C is electrically connected to the second electrode pad 52B (see FIG. 3) by a high voltage side connection wiring different from the high voltage side connection wiring 57D.
  • the structure for alleviating electric field concentration on the low voltage coil 21A side of the high voltage coil 22A is the same as in the first embodiment.
  • the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A is the same as in the first embodiment. That is, the structure for alleviating electric field concentration in the region between the high voltage coil 22A and the low voltage coil 21A is the same as in the first embodiment. Further, the structure for alleviating electric field concentration on the side of the low voltage coil 21A opposite to the high voltage coil 22A is the same as in the first embodiment. Further, the structure for alleviating electric field concentration on the substrate 53 side of the high voltage coil 22A is the same as in the first embodiment.
  • the structure for alleviating electric field concentration on the second high voltage coil 22C side of the first high voltage coil 21C is common to the structure for alleviating electric field concentration on the low voltage coil 21A side of the high voltage coil 22A.
  • the structure for alleviating electric field concentration on the substrate 53 side of the first high voltage coil 21C is common to the structure for alleviating electric field concentration on the substrate 53 side of the high voltage coil 22A.
  • the structure for alleviating electric field concentration on the first high voltage coil 21C side of the second high voltage coil 22C is common to the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A.
  • the structure for alleviating electric field concentration on the side of the second high voltage coil 22C opposite to the first high voltage coil 21C is common to the structure for alleviating electric field concentration on the side of the low voltage coil 21A opposite to the high voltage coil 22A. There is.
  • the transformer chip 50 includes transformers 18A (18B) and 19A (19B) connected in series.
  • the transformers 18A (18B) and 19A (19B) are arranged in the x direction orthogonal to the thickness direction of the element insulating layer 54.
  • the transformers 18A (18B) and 19A (19B) connected in series are arranged in the x direction, the distance between the element surface 54s and the element rear surface 54r of the element insulating layer 54 in the z direction is It is possible to improve the dielectric strength of the transformer chip 50 while suppressing the distance from increasing.
  • An insulating member 150 is interposed between the secondary die pad 70 and the transformer chip 50. According to this configuration, compared to a configuration in which the insulating member 150 is not interposed between the secondary die pad 70 and the transformer chip 50, the low voltage coil 21A (21B) and the second high voltage coil 22C (22D) and the secondary die pad 70 in the z direction can be increased. Therefore, it is possible to improve the dielectric strength between the transformer chip 50 and the secondary die pad 70.
  • the insulating member 150 and the secondary die pad 70 are bonded by a third bonding material 93.
  • the third bonding material 93 is an insulating bonding material. According to this configuration, compared to the case where the third bonding material 93 is a conductive bonding material, the z-direction between the low voltage coil 21A (21B), the second high voltage coil 22C (22D) and the secondary die pad 70 is The insulation distance between can be increased. Therefore, it is possible to improve the dielectric strength between the transformer chip 50 and the secondary die pad 70.
  • the high voltage coil 22A is arranged at a position aligned with the first high voltage coil 21C.
  • the ninth insulating layer 109 and the tenth insulating layer 110 can alleviate electric field concentration on the side of the first high voltage coil 21C opposite to the second high voltage coil 22C.
  • the seventh insulating layer 107 and the eighth insulating layer 108 can alleviate electric field concentration on the second high voltage coil 22C side of the first high voltage coil 21C.
  • the structure for alleviating electric field concentration for the high voltage coil 22A and the structure for alleviating electric field concentration for the first high voltage coil 21C can be made common. Therefore, the manufacturing process of the transformer chip 50 can be simplified compared to a configuration in which a structure for alleviating electric field concentration on the high voltage coil 22A and a structure for alleviating electric field concentration on the first high voltage coil 21C are formed separately.
  • the low voltage coil 21A is arranged at a position aligned with the second high voltage coil 22C.
  • the fourth insulating layer 104 and the fifth insulating layer 105 can alleviate electric field concentration on the side of the second high voltage coil 22C opposite to the first high voltage coil 21C.
  • the third insulating layer 103 and the second insulating layer 102 can alleviate electric field concentration on the first high voltage coil 21C side of the second high voltage coil 22C.
  • the structure for alleviating electric field concentration for the low voltage coil 21A and the structure for alleviating electric field concentration for the second high voltage coil 22C can be made common. Therefore, the manufacturing process of the transformer chip 50 can be simplified compared to a configuration in which a structure for alleviating electric field concentration on the low voltage coil 21A and a structure for alleviating electric field concentration on the second high voltage coil 22C are formed separately.
  • transformer chip 50 including transformers 18A (18B) and 19A (19B) of the third embodiment may be applied to the second embodiment.
  • the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A is the same as the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A in the second embodiment. You may change it to
  • the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A is changed to the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A of the first embodiment. You can.
  • the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A may be omitted.
  • the seventh insulating layer 107 may be replaced with an etching stopper film 54A. Therefore, the third end surface 26 of the low voltage coil 21A is in contact with the etching stopper film 54A.
  • the second trench 130 forming the low voltage coil 21A in the element insulating layer 54 may be formed to penetrate both one interlayer insulating film 54B and one etching stopper film 54A.
  • the second trench bottom surface 132 of the second trench 130 is constituted by the interlayer insulating film 54B directly under the etching stopper film 54A.
  • the fourth end surface 27 of the low voltage coil 21A is in contact with the interlayer insulating film 54B directly under the etching stopper film 54A. Note that the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A in the second embodiment may be similarly omitted.
  • the structure for alleviating electric field concentration on the substrate 53 side of the low voltage coil 21A may be omitted.
  • the ninth insulating layer 109 may be replaced with an etching stopper film 54A.
  • the fourth end surface 27 of the low voltage coil 21A is in contact with the etching stopper film 54A.
  • the structure for alleviating electric field concentration on the substrate 53 side of the low voltage coil 21A of the second embodiment may be similarly omitted.
  • the relative dielectric constant of each of the first high dielectric constant film 102A, the second high dielectric constant film 102B, and the third high dielectric constant film 102C of the second insulating layer 102 is the first It can be arbitrarily changed within a range higher than the dielectric constant of the insulating layer 101 (third insulating layer 103).
  • the dielectric constant of the third high dielectric constant film 102C may be smaller than the dielectric constant of the first high dielectric constant film 102A.
  • the relative dielectric constant of the third high dielectric constant film 102C is in a range of greater than 3.8 and less than 7.
  • the relative dielectric constant of the third high dielectric constant film 102C may be in a range of greater than 4 and less than 7.
  • the third high dielectric constant film 102C is made of a material containing SiON. Therefore, the dielectric constant of the third high dielectric constant film 102C is adjusted within the above range depending on the concentration of N in SiON.
  • the dielectric constant of the second high dielectric constant film 102B may be equal to the dielectric constant of the first high dielectric constant film 102A.
  • each of the first high dielectric constant film 102A and the second high dielectric constant film 102B may be formed of a material containing SiN, for example.
  • each of the first high dielectric constant film 102A and the second high dielectric constant film 102B is about 7.
  • each of the high dielectric constant films 102A, 102B, and 102C may be formed of a material containing SiON.
  • the relative permittivity of each of the first high dielectric constant film 141 and the second high dielectric constant film 142 of the second insulating layer 140 is the ratio of the first insulating layer 101 (third insulating layer 103). It can be arbitrarily changed within a range higher than the dielectric constant.
  • the dielectric constant of the first high dielectric constant film 141 may be greater than or equal to the dielectric constant of the second high dielectric constant film 142.
  • each of the first high dielectric constant film 141 and the second high dielectric constant film 142 may be formed of a material containing SiN, for example.
  • the relative dielectric constant of each of the first high dielectric constant film 141 and the second high dielectric constant film 142 is about 7.
  • each of the first high dielectric constant film 141 and the second high dielectric constant film 142 may be formed of a material containing SiON, for example.
  • the relative permittivity of each of the first high dielectric constant film 141 and the second high dielectric constant film 142 is in the range of greater than 3.8 and less than 7.
  • the relative permittivity of each of the first high dielectric constant film 141 and the second high dielectric constant film 142 may be in a range of greater than 4 and less than 7.
  • the relative permittivity of each of the first high dielectric constant film 141 and the second high dielectric constant film 142 is adjusted within the above range depending on the concentration of N in SiON.
  • the first high dielectric constant film 141 may be formed of a material containing SiN, for example
  • the second high dielectric constant film 142 may be formed of a material containing SiON, for example.
  • the dielectric constant of the first high dielectric constant film 141 is about 7
  • the dielectric constant of the second high dielectric constant film 142 is in the range of greater than 3.8 and less than 7.
  • the relative dielectric constant of the second high dielectric constant film 142 may be in a range of greater than 4 and less than 7.
  • the dielectric constant of the second high dielectric constant film 142 is adjusted within the above range depending on the concentration of N in SiON.
  • the positional relationship in the z direction between the second insulating layer 102 and the high voltage coil 22A can be changed arbitrarily.
  • the first trench 120 for forming the high voltage coil 22A does not need to form the groove 102D (see FIG. 4) in the second insulating layer 102. That is, the thickness of the portion of the second insulating layer 102 that constitutes the first trench bottom surface 122 of the first trench 120 may be equal to the thickness of the other portion of the second insulating layer 102 .
  • the second insulating layer 140 of the second embodiment and the second insulating layer 102 of the third embodiment may be similarly changed.
  • the second insulating layer 102 (140) may be formed of a single film (high dielectric constant film).
  • the second insulating layer 102 (140) is formed of a material containing any one of SiN, SiON, and SiC. That is, the second insulating layer 102 (140) has a higher dielectric constant than the third insulating layer 103.
  • the second insulating layer 102 (140) may be formed of a stacked structure of four or more high dielectric constant films.
  • the thickness of each of the first high dielectric constant film 102A, second high dielectric constant film 102B, and third high dielectric constant film 102C of the second insulating layer 102 can be arbitrarily changed. It is possible. In one example, the film thicknesses of the first high dielectric constant film 102A, the second high dielectric constant film 102B, and the third high dielectric constant film 102C may be different from each other. In one example, the thickness of the first high dielectric constant film 102A may be thicker than the thickness of the second high dielectric constant film 102B. The thickness of the first high dielectric constant film 102A may be thicker than the thickness of the third high dielectric constant film 102C.
  • the second high dielectric constant film 102B may be thicker than the first high dielectric constant film 102A. Further, in one example, the thickness of the third high dielectric constant film 102C may be thicker than the thickness of the first high dielectric constant film 102A. In one example, the third high dielectric constant film 102C may be thicker or thinner than the second high dielectric constant film 102B.
  • the thickness of each of the first high dielectric constant film 141 and the second high dielectric constant film 142 of the second insulating layer 140 can be changed arbitrarily.
  • the film thickness of the first high dielectric constant film 141 may be thicker than the film thickness of the second high dielectric constant film 142.
  • the relative dielectric constant of each of the lower high dielectric constant film 104A and the upper high dielectric constant film 104B of the fourth insulating layer 104 is higher than that of the fifth insulating layer 105. It can be changed arbitrarily within the range.
  • the dielectric constant of the lower high dielectric constant film 104A and the dielectric constant of the upper high dielectric constant film 104B may be equal to each other.
  • each of the lower high dielectric constant film 104A and the upper high dielectric constant film 104B may be formed of a material containing any one of SiN, SiON, and SiC.
  • the number of high dielectric constant films in the fourth insulating layer 104 can be changed arbitrarily.
  • the fourth insulating layer 104 may be formed of a single film (high dielectric constant film).
  • the fourth insulating layer 104 is formed of a material containing any one of SiN, SiON, and SiC. That is, the fourth insulating layer 104 has a higher dielectric constant than the first insulating layer 101.
  • the fourth insulating layer 104 may be formed of a stacked structure of three or more high dielectric constant films.
  • an etching stopper film 54A may be formed instead of the fourth insulating layer 104.
  • the thickness of each of the lower high dielectric constant film 104A and the upper high dielectric constant film 104B of the fourth insulating layer 104 can be changed arbitrarily.
  • the film thickness of the lower high dielectric constant film 104A and the film thickness of the upper high dielectric constant film 104B may be different from each other.
  • the lower high dielectric constant film 104A may be thicker than the upper high dielectric constant film 104B.
  • the thickness of the lower high dielectric constant film 104A may be thinner than the thickness of the upper high dielectric constant film 104B.
  • the relative permittivity of each of the fourth high dielectric constant film 107A, the fifth high dielectric constant film 107B, and the sixth high dielectric constant film 107C of the seventh insulating layer 107 is the same as that of the eighth insulating layer 108. It can be arbitrarily changed within a range higher than the dielectric constant of (sixth insulating layer 106). In one example, the dielectric constant of the sixth high dielectric constant film 107C may be smaller than the dielectric constant of the fourth high dielectric constant film 107A. In one example, the relative dielectric constant of the sixth high dielectric constant film 107C is in a range of greater than 3.8 and less than 7.
  • the relative dielectric constant of the sixth high dielectric constant film 107C may be in a range of greater than 4 and less than 7.
  • the sixth high dielectric constant film 107C is formed of a material containing SiON. Therefore, the dielectric constant of the sixth high dielectric constant film 107C is adjusted within the above range depending on the concentration of N in SiON.
  • the dielectric constant of the fifth high dielectric constant film 107B may be equal to the dielectric constant of the fourth high dielectric constant film 107A.
  • each of the fourth high dielectric constant film 107A and the fifth high dielectric constant film 107B may be formed of a material containing SiN, for example.
  • each of the fourth high dielectric constant film 107A and the fifth high dielectric constant film 107B is about 7.
  • each of the high dielectric constant films 107A, 107B, and 107C may be formed of a material containing SiON. Note that the high dielectric constant film of the seventh insulating layer 107 in the second and third embodiments may be similarly changed.
  • the number of high dielectric constant films in the seventh insulating layer 107 can be changed arbitrarily.
  • the seventh insulating layer 107 may be formed of a single film (high dielectric constant film).
  • the seventh insulating layer 107 is formed of a material containing any one of SiN, SiON, and SiC. That is, the seventh insulating layer 107 has a higher dielectric constant than the eighth insulating layer 108 (sixth insulating layer 106).
  • the seventh insulating layer 107 may be formed of a stacked structure of four or more high dielectric constant films. Note that the seventh insulating layer 107 in the second and third embodiments may be similarly modified.
  • the thickness of each of the fourth high dielectric constant film 107A, the fifth high dielectric constant film 107B, and the sixth high dielectric constant film 107C of the seventh insulating layer 107 can be changed arbitrarily. It is. In one example, the fourth high dielectric constant film 107A, the fifth high dielectric constant film 107B, and the sixth high dielectric constant film 107C may have different thicknesses. In one example, the fourth high dielectric constant film 107A may be thicker than the fifth high dielectric constant film 107B. The fourth high dielectric constant film 107A may be thicker than the sixth high dielectric constant film 107C.
  • the thickness of the fifth high dielectric constant film 107B may be thicker than the thickness of the fourth high dielectric constant film 107A. In one example, the thickness of the sixth high dielectric constant film 107C may be thicker than the thickness of the fourth high dielectric constant film 107A. In one example, the thickness of the sixth high dielectric constant film 107C may be thicker or thinner than the thickness of the fifth high dielectric constant film 107B.
  • the positional relationship between the low voltage coil 21A and the seventh insulating layer 107 can be changed arbitrarily.
  • the low voltage coil 21A may be configured to protrude above the sixth high dielectric constant film 107C of the seventh insulating layer 107.
  • the low voltage coil 21A and the seventh insulating layer 107 are arranged such that the third end surface 26 of the low voltage coil 21A is flush with the surface of the fourth high dielectric constant film 107A that is in contact with the fifth high dielectric constant film 107B. may be formed.
  • the relative permittivity of each of the upper high dielectric constant film 109A and the lower high dielectric constant film 109B of the ninth insulating layer 109 is the same as that of the tenth insulating layer 110 (sixth insulating layer 106). It can be arbitrarily changed within a range higher than the dielectric constant of .
  • the dielectric constant of the upper high dielectric constant film 109A and the dielectric constant of the lower high dielectric constant film 109B may be equal to each other.
  • each of the upper high dielectric constant film 109A and the lower high dielectric constant film 109B may be formed of a material containing any one of SiN, SiON, and SiC.
  • the dielectric constant of the upper high dielectric constant film 109A may be lower than the dielectric constant of the lower high dielectric constant film 109B.
  • the upper high dielectric constant film 109A is formed of a material containing SiON
  • the lower high dielectric constant film 109B is formed of a material containing SiN.
  • the number of high dielectric constant films in the ninth insulating layer 109 can be changed arbitrarily.
  • the ninth insulating layer 109 may be formed of a single film (high dielectric constant film).
  • the ninth insulating layer 109 is formed of a material containing any one of SiN, SiON, and SiC. That is, the ninth insulating layer 109 has a higher dielectric constant than the tenth insulating layer 110 (sixth insulating layer 106).
  • the ninth insulating layer 109 may be formed of a stacked structure of three or more high dielectric constant films.
  • the thickness of each of the upper high dielectric constant film 109A and the lower high dielectric constant film 109B of the ninth insulating layer 109 can be changed arbitrarily.
  • the lower high dielectric constant film 109B may be thicker than the upper high dielectric constant film 109A.
  • the thickness of the lower high dielectric constant film 109B may be thinner than the thickness of the upper high dielectric constant film 109A.
  • the low voltage coil 21A does not need to protrude from the sixth insulating layer 106 toward the high voltage coil 22A.
  • the second trench side surface 131 of the second trench 130 is constituted by the sixth insulating layer 106.
  • the second side surface 28 of the low voltage coil 21A is in contact with only the sixth insulating layer 106.
  • the second high voltage coil 22C of the third embodiment may be similarly changed.
  • the low voltage coil 21A may protrude from the sixth insulating layer 106 to the ninth insulating layer 109.
  • the fourth end surface 27 of the low voltage coil 21A is covered with the ninth insulating layer 109.
  • a high dielectric constant film may be formed on the opposite side of the upper high dielectric constant film 109A with respect to the lower high dielectric constant film 109B.
  • the dielectric constant of this high dielectric constant film may be lower than that of the upper high dielectric constant film 109A.
  • both the upper high dielectric constant film 109A and the lower high dielectric constant film 109B are formed of a material containing SiN, and the high dielectric constant film may be formed of a material containing SiON.
  • the arrangement of the low voltage coil 21A, high voltage coil 22A, first high voltage coil 21C, and second high voltage coil 22C can be arbitrarily changed.
  • the high voltage coil 22A may be placed closer to the element surface 54s of the element insulating layer 54 than the low voltage coil 21A.
  • the first high voltage coil 21C may be arranged closer to the element surface 54s of the element insulating layer 54 than the second high voltage coil 22C.
  • the insulating member 150 interposed between the transformer chip 50 and the secondary die pad 70 may be omitted.
  • the internal configuration of the transformer chip 50 mounted on the secondary die pad 70 will be described.
  • the transformer chip 50 differs from the third embodiment in the arrangement of a low voltage coil 21A, a high voltage coil 22A, a first high voltage coil 21C, and a second high voltage coil 22C.
  • the low voltage coil 21A is arranged closer to the element back surface 54r of the element insulating layer 54 than the high voltage coil 22A.
  • the high voltage coil 22A is arranged closer to the element surface 54s of the element insulating layer 54 than the low voltage coil 21A.
  • the first high voltage coil 21C is arranged closer to the element surface 54s than the second high voltage coil 22C.
  • the second high voltage coil 22C is arranged closer to the element back surface 54r than the first high voltage coil 21C.
  • the second high voltage coil 22C is located further away from the element back surface 54r than the low voltage coil 21A.
  • the distance D2 between the first high voltage coil 21C and the second high voltage coil 22C in the z direction is smaller than the distance D1 between the low voltage coil 21A and the high voltage coil 22A in the z direction.
  • the second high voltage coil 22C is disposed between the low voltage coil 21A and the high voltage coil 22A when viewed from the y direction.
  • the distance D4 between the second high voltage coil 22C and the substrate 53 in the z direction is larger than the distance D3 between the low voltage coil 21A and the substrate 53 in the z direction.
  • the second high voltage coil 22C is located further away from the secondary die pad 70 in the z direction than the low voltage coil 21A.
  • the distance D5 between the low voltage coil 21A and the second high voltage coil 22C is greater than or equal to the distance D1.
  • the distance D5 may be greater than or equal to the distance D4.
  • the low voltage coil 21B, high voltage coil 22B, first high voltage coil 21D, and second high voltage coil 22D also have a similar arrangement.
  • the distance between the second high voltage coil 22C (22D) to which a relatively high voltage is applied when the signal transmission device 10 is driven and the secondary die pad 70 is shortened to the distance between the secondary die pad 70 and the second high voltage coil 22C (22D) to which a relatively high voltage is applied when the signal transmission device 10 is driven.
  • This distance is larger than the distance between the low voltage coil 21A (21B) and the secondary die pad 70. Therefore, the dielectric strength of the transformer chip 50 can be improved.
  • the transformer chip 50 It is possible to improve the dielectric strength of the
  • the transformer chip 50 may be divided into two, a first transformer chip and a second transformer chip.
  • the first transformer chip has transformers 18A and 18B integrated into one package
  • the second transformer chip has transformers 19A and 19B integrated into one package.
  • the first transformer chip is mounted on the primary die pad 60 and the second transformer chip is mounted on the secondary die pad 70.
  • the first transformer chip and the second transformer chip are arranged between the first chip 30 and the second chip 40 in the x direction.
  • the first transformer chip is connected to the first chip 30 by a wire W
  • the second transformer chip is connected to the second chip 40 by a wire W.
  • the first transformer chip and the second transformer chip are connected by a wire W.
  • the low voltage coil 21A (21B) is electrically connected to the primary circuit 13
  • the second high voltage coil 22C (22D) is electrically connected to the secondary circuit 14
  • the high voltage coil 22A ( 22B) and the first high voltage coil 21C (21D) are electrically connected to each other.
  • the arrangement configuration of the transformer chip 50 can be changed arbitrarily.
  • the transformer chip 50 may be mounted on the primary die pad 60.
  • both the first chip 30 and the transformer chip 50 are mounted on the primary die pad 60.
  • the transformer chip 50 may be mounted on the intermediate die pad 160.
  • the intermediate die pad 160 is arranged between the primary die pad 60 and the secondary die pad 70 in the x direction. Intermediate die pad 160 is not electrically connected to both primary die pad 60 and secondary die pad 70. That is, the intermediate die pad 160 is in an electrically floating state with respect to the primary die pad 60 and the secondary die pad 70.
  • the intermediate die pad 160 is made of the same material as the primary die pad 60 and the secondary die pad 70, for example. Here, the intermediate die pad 160 corresponds to the "third die pad".
  • the transformer chip 50 can be applied to systems other than the signal transmission device 10 of the first to third embodiments.
  • the transformer chip 50 may be applied to a primary side circuit module, for example. That is, the primary side circuit module includes the first chip 30, the transformer chip 50, and a sealing resin that seals these chips 30, 50.
  • the primary circuit module also includes a primary die pad 60 on which both the first chip 30 and the transformer chip 50 are mounted.
  • the first chip 30 is bonded to the primary die pad 60 by a first bonding material 91
  • the transformer chip 50 is bonded to the primary die pad 60 by a third bonding material 93.
  • the primary circuit 13 included in the first chip 30 corresponds to a "signal transmission circuit”
  • the first chip 30 corresponds to a "circuit chip”.
  • the primary side circuit module corresponds to the "insulation module”.
  • the transformer chip 50 may be applied to, for example, a secondary circuit module. That is, the secondary circuit module includes the second chip 40, the transformer chip 50, and a sealing resin that seals these chips 40, 50.
  • the secondary circuit module also includes a secondary die pad 70 on which both the second chip 40 and the transformer chip 50 are mounted.
  • the second chip 40 is bonded to the secondary die pad 70 by a second bonding material 92
  • the transformer chip 50 is bonded to the secondary die pad 70 by a third bonding material 93.
  • the secondary circuit 14 (see FIG. 1) included in the second chip 40 corresponds to a "signal transmission circuit”
  • the second chip 40 corresponds to a "circuit chip”.
  • the secondary circuit module corresponds to the "insulation module”.
  • the insulation module includes the transformer chip 50 and a sealing resin that seals the transformer chip 50.
  • the insulation module also includes a die pad on which the transformer chip 50 is mounted.
  • the transformer chip 50 is bonded to the die pad by a third bonding material 93.
  • the configuration of the signal transmission device 10 can be changed arbitrarily.
  • the signal transmission device 10 may include the above-described primary side circuit module and the second chip 40.
  • the second chip 40 may be mounted on the secondary die pad 70, and both the secondary die pad 70 and the second chip 40 may be configured as a module sealed with a sealing resin.
  • the signal transmission device 10 includes a primary side circuit module and the above module.
  • the signal transmission device 10 may include the above-described secondary side circuit module and the first chip 30.
  • the first chip 30 may be mounted on the primary die pad 60, and both the primary die pad 60 and the first chip 30 may be configured as a module sealed with a sealing resin.
  • the signal transmission device 10 includes a secondary circuit module and the above module.
  • the direction of signal transmission in the signal transmission device 10 can be changed arbitrarily.
  • the signal transmission device 10 may be configured such that a signal is transmitted from the secondary circuit 14 to the primary circuit 13 via the transformer 15. More specifically, when a signal (for example, a feedback signal) from a drive circuit electrically connected to the secondary side circuit 14 and the secondary side terminal 12 is input to the secondary side terminal 12, the secondary side A signal is transmitted from the circuit 14 to the primary circuit 13 via the transformer 15. Then, a signal from the primary circuit 13 is output to a control device electrically connected to the primary circuit 13 via the primary terminal 11 .
  • the signal transmission device 10 may be configured so that signals are transmitted bidirectionally between the primary circuit 13 and the secondary circuit 14.
  • the signal transmission device 10 includes a primary circuit 13 and a secondary circuit 14 configured to transmit and/or receive signals with the primary circuit 13 via the transformer 15. It's okay to stay.
  • the configuration of the transformer chip 50 of the fourth embodiment will be described with reference to FIGS. 35 to 52.
  • the transformer chip 50 of this embodiment differs from the transformer chip 50 of the first embodiment in the structure that alleviates electric field concentration on the high voltage coil 22A and the low voltage coil 21A.
  • the same reference numerals are given to the same components as in the first embodiment, and the description thereof will be omitted.
  • FIG. 35 An example of the internal configuration of the transformer chip 50 of the fourth embodiment is as shown in FIG. 35. The details thereof are the same as those of the first embodiment except for the structure that alleviates the electric field concentration on the high voltage coil 22A and the low voltage coil 21A, so the explanation will be omitted.
  • the configuration of the element insulating layer 54 around each coil 21A, 22A is different from the configuration of the element insulating layer 54 between the low voltage coil 21A and the high voltage coil 22A in the z direction.
  • the element insulating layer 54 includes, in addition to the etching stopper film 54A and the interlayer insulating film 54B, a structure that alleviates electric field concentration on each coil 21A, 22A.
  • the detailed configuration of each coil 21A, 22A and the detailed configuration of each coil 21A, 22A and the element insulating layer 54 around it will be described below.
  • the high voltage coil 22A has a first end surface 23 facing the low voltage coil 21A (see FIG. 38) in the z direction, and a second end surface facing opposite to the first end surface 23 in the z direction. 24 and a first side 25.
  • the first side surface 25 extends between the first end surface 23 and the second end surface 24 in the z direction.
  • the first side surface 25 is formed in a tapered shape that tapers from the second end surface 24 toward the first end surface 23 in the cross-sectional view of FIG. 36 .
  • both the first end surface 23 and the second end surface 24 are formed by flat surfaces perpendicular to the z direction.
  • the high voltage coil 22A is formed in a spiral shape when viewed from the z direction.
  • the number of turns of the high voltage coil 22A can be changed arbitrarily.
  • the cross-sectional structure of the high voltage coil 22A which is composed of the first end surface 23, the second end surface 24, and the pair of first side surfaces 25, can be arbitrarily changed.
  • the pair of first side surfaces 25 may extend along the z direction. That is, it is sufficient that the cross-sectional structure of the high voltage coil 22A, which includes the first end surface 23, the second end surface 24, and the pair of first side surfaces 25, has a rectangular shape.
  • the element insulating layer 54 around the high voltage coil 22A includes a first insulating layer 101, a second insulating layer 102, a third insulating layer 103, a fourth insulating layer 104, a fifth insulating layer 105, and a first coating layer 111.
  • the second insulating layer 102 is formed on the third insulating layer 103
  • the first insulating layer 101 is formed on the second insulating layer 102
  • the fourth insulating layer 104 is formed on the first insulating layer 101
  • the fifth insulating layer 104 is formed on the first insulating layer 101.
  • the insulating layer 105 is formed on the fourth insulating layer 104.
  • High voltage coil 22A is provided within first insulating layer 101. In this embodiment, the high voltage coil 22A is formed across the first insulating layer 101 and the second insulating layer 102. Further, the first coating layer 111 is formed over the first insulating layer 101 and the second insulating layer 102.
  • a first trench 120 corresponding to the high voltage coil 22A is formed in the first insulating layer 101 and the second insulating layer 102.
  • the first trench 120 includes a first trench side surface 121 and a first trench bottom surface 122.
  • the first trench side surface 121 is formed in a tapered shape that tapers toward the first trench bottom surface 122 .
  • the first trench 120 can also be said to include a through hole 101A that penetrates the first insulating layer 101 in the z direction, and a groove 102D that communicates with the through hole 101A and is formed in the second insulating layer 102.
  • the first trench side surface 121 includes a side surface forming the through hole 101A and a side surface of the groove 102D.
  • the first trench bottom surface 122 includes the bottom surface of the groove 102D.
  • the first trench side surface 121 is constituted by the first insulating layer 101 and the second insulating layer 102
  • the first trench bottom surface 122 is constituted by the second insulating layer 102.
  • a first coating layer 111 is formed within the first trench 120.
  • the first coating layer 111 is formed along the first trench bottom surface 122 and the first trench side surface 121. Therefore, the first coating layer 111 is in contact with the second insulating layer 102 at the bottom surface 122 of the first trench, and is in contact with the first insulating layer 101 at the side surface 121 of the first trench.
  • the first coating layer 111 includes a side surface portion 111A and a bottom surface portion 111B.
  • the side surface portion 111A and the bottom surface portion 111B are integrally formed.
  • the side surface portion 111A is formed on the first trench side surface 121.
  • the bottom surface portion 111B is formed on the first trench bottom surface 122. That is, the side surface portion 111A is in contact with the first insulating layer 101, and the bottom surface portion 111B is in contact with the second insulating layer 102.
  • the side surface portion 111A is formed over the entire first trench side surface 121.
  • the bottom surface portion 111B is formed over the entire first trench bottom surface 122.
  • a lower end portion 111C of the side surface portion 111A adjacent to the bottom surface portion 111B is in contact with the second insulating layer 102.
  • the bottom portion 111B and the lower end portion 111C are covered with the second insulating layer 102.
  • the thickness of the first coating layer 111 is thinner than the thickness of the first insulating layer 101. That is, the film thickness of the first coating layer 111 is thinner than the film thickness of the interlayer insulating film 54B. Further, the thickness of the first coating layer 111 is thinner than the thickness of the second insulating layer 102. In this embodiment, the thickness of the first coating layer 111 is thinner than the thickness of the etching stopper film 54A (see FIG. 36).
  • a high voltage coil 22A is formed within the first trench 120.
  • the high voltage coil 22A is provided in the first trench 120 with the first end surface 23 and the first side surface 25 in contact with the first coating layer 111.
  • the first end surface 23 is in contact with the bottom surface portion 111B of the first coating layer 111
  • the first side surface 25 is in contact with the side surface portion 111A of the first coating layer 111.
  • the first coating layer 111 covers a lower end portion 25A that constitutes a corner portion with the first end surface 23 on the first side surface 25 of the high voltage coil 22A.
  • the thickness of the bottom portion 111B of the first coating layer 111 is shallower than the depth of the groove 102D of the second insulating layer 102. Therefore, the first end surface 23 of the high voltage coil 22A is located below (on the third insulating layer 103 side) the surface of the second insulating layer 102 on the first insulating layer 101 side.
  • the element insulating layer 54 around the high voltage coil 22A includes a structure that alleviates electric field concentration generated in the region between the high voltage coil 22A and the low voltage coil 21A.
  • the element insulating layer 54 includes a first coating layer 111, a second insulating layer 102, and a third insulating layer 103 as a structure that alleviates electric field concentration in a region between the high voltage coil 22A and the low voltage coil 21A. include.
  • the third insulating layer 103 is provided below the high voltage coil 22A. In other words, the third insulating layer 103 is provided closer to the low voltage coil 21A (see FIG. 35) than the high voltage coil 22A. The third insulating layer 103 is provided apart from the high voltage coil 22A in the z direction.
  • the third insulating layer 103 has a lower dielectric constant than the second insulating layer 102.
  • the third insulating layer 103 is made of a material containing SiO 2 . Therefore, the relative dielectric constant of the third insulating layer 103 is about 3.8.
  • the thickness of the third insulating layer 103 is thicker than the thickness of the second insulating layer 102.
  • the third insulating layer 103 constitutes an interlayer insulating film 54B.
  • the first coating layer 111 has a higher dielectric constant than the third insulating layer 103.
  • the first coating layer 111 is made of a material containing SiN. Therefore, the dielectric constant of the first coating layer 111 is about 7.
  • the second insulating layer 102 has a higher dielectric constant than the third insulating layer 103.
  • the second insulating layer 102 is made of a material containing any one of SiN, SiON, and SiC.
  • the thickness of the second insulating layer 102 is thinner than the thickness of the third insulating layer 103.
  • the film thickness of the second insulating layer 102 is thinner than the film thickness of the interlayer insulating film 54B.
  • the second insulating layer 102 is thicker than the etching stopper film 54A.
  • the second insulating layer 102 includes a first high dielectric constant film 102E in contact with the bottom surface portion 111B of the first coating layer 111, and a second high dielectric constant film 102F in contact with the first insulating layer 101.
  • the groove 102D forming the first trench 120 penetrates the second high dielectric constant film 102F and forms a recess in the first high dielectric constant film 102E. In other words, the depth of the groove 102D is deeper than the thickness of the second high dielectric constant film 102F.
  • the first high dielectric constant film 102E is in contact with the bottom portion 111B of the first coating layer 111 as well as the lower end portion 111C of the side surface portion 111A. More specifically, the first high dielectric constant film 102E includes a groove 102D. A lower end portion 111C of the side surface portion 111A is in contact with the groove 102D. In this way, the second insulating layer 102 is formed to cover the lower end portion 111C of the first coating layer 111.
  • the first high dielectric constant film 102E is formed on the third insulating layer 103. In this embodiment, the first high dielectric constant film 102E is in contact with the third insulating layer 103.
  • the film thickness of the first high dielectric constant film 102E is equal to the film thickness of the second high dielectric constant film 102F.
  • the difference between the film thickness of the first high dielectric constant film 102E and the film thickness of the second high dielectric constant film 102F is within 20% of the film thickness of the first high dielectric constant film 102E, then It can be said that the film thickness of the dielectric constant film 102E is equal to the film thickness of the second high dielectric constant film 102F.
  • the first high dielectric constant film 102E has a lower dielectric constant than the first coating layer 111.
  • the relative dielectric constant of the first high dielectric constant film 102E is in the range of greater than 3.8 and less than 7.
  • the dielectric constant of the first high dielectric constant film 102E may be in a range of greater than 4 and less than 7.
  • the first high dielectric constant film 102E is made of a material containing SiON. Therefore, the dielectric constant of the first high dielectric constant film 102E is adjusted within the above range depending on the concentration of N (nitrogen) in SiON.
  • the second high dielectric constant film 102F is formed on the first high dielectric constant film 102E.
  • the second high dielectric constant film 102F is in contact with the first high dielectric constant film 102E.
  • the second high dielectric constant film 102F is interposed between the first high dielectric constant film 102E and the first insulating layer 101.
  • the second high dielectric constant film 102F is formed at a position overlapping the first end surface 23 of the high voltage coil 22A when viewed from a direction perpendicular to the z direction.
  • the second high dielectric constant film 102F covers a portion of the first side surface 25 of the high voltage coil 22A that is closer to the first end surface 23.
  • the second high dielectric constant film 102F has a higher dielectric constant than the first high dielectric constant film 102E.
  • the second high dielectric constant film 102F is formed of a material containing SiN. Therefore, the dielectric constant of the second high dielectric constant film 102F is about 7. Therefore, it can be said that the second high dielectric constant film 102F constitutes the etching stopper film 54A.
  • the first coating layer 111, the second insulating layer 102 first high dielectric constant film 102E and third insulating layer 103 are arranged in this order.
  • the dielectric constant is configured to decrease from the first end surface 23 of the high voltage coil 22A toward the low voltage coil 21A.
  • the element insulating layer 54 includes a structure that alleviates electric field concentration on the first side surface 25 of the high voltage coil 22A.
  • the element insulating layer 54 includes a first coating layer 111 and a first insulating layer 101.
  • the first insulating layer 101 has a lower dielectric constant than the first coating layer 111.
  • the dielectric constant of the first insulating layer 101 is lower than that of the first high dielectric constant film 102E.
  • the first insulating layer 101 is made of a material containing SiO 2 . Therefore, the dielectric constant of the first insulating layer 101 is about 3.8.
  • the first insulating layer 101 constitutes an interlayer insulating film 54B (see FIG. 36).
  • the thickness of the first insulating layer 101 is thicker than the thickness of the first coating layer 111.
  • the thickness of the first insulating layer 101 is thicker than the thickness of the second insulating layer 102.
  • the thickness of the first insulating layer 101 is equal to the thickness of the third insulating layer 103.
  • the film thickness of the first insulating layer 101 is It can be said that the thickness is equal to the thickness of the third insulating layer 103.
  • the first coating layer 111 and the first The insulating layer 101 is arranged in this order.
  • the dielectric constant is configured to decrease as the distance from the first side surface 25 of the high voltage coil 22A increases.
  • the element insulating layer 54 around the high voltage coil 22A includes a structure that relieves electric field concentration on the side of the high voltage coil 22A opposite to the low voltage coil 21A.
  • the element insulating layer 54 includes a fourth insulating layer 104 and a fifth insulating layer 105 as a structure that alleviates electric field concentration on the side of the high voltage coil 22A opposite to the low voltage coil 21A.
  • the fourth insulating layer 104 is laminated on the first insulating layer 101 so as to be in contact with the second end surface 24 of the high voltage coil 22A.
  • the high voltage coil 22A is covered with the first insulating layer 101, the second insulating layer 102, and the fourth insulating layer 104.
  • the fourth insulating layer 104 has a higher dielectric constant than the first insulating layer 101.
  • the fourth insulating layer 104 is formed of a material containing any one of SiN, SiON, and SiC.
  • the fourth insulating layer 104 includes a lower high dielectric constant film 104C in contact with the second end surface 24 of the high voltage coil 22A, and an upper high dielectric constant film 104D laminated on the lower high dielectric constant film 104C.
  • the lower high dielectric constant film 104C is in contact with the first insulating layer 101 in addition to the second end surface 24. Further, the lower high dielectric constant film 104C is in contact with the first coating layer 111.
  • the lower high dielectric constant film 104C has a higher dielectric constant than the first insulating layer 101.
  • the lower high dielectric constant film 104C is formed of a material containing SiN. Therefore, the relative dielectric constant of the lower high dielectric constant film 104C is about 7.
  • the film thickness of the lower high dielectric constant film 104C is equal to the film thickness of the etching stopper film 54A.
  • the film thickness of the lower high dielectric constant film 104C is It can be said that the thickness is equal to the thickness of the etching stopper film 54A. In this way, it can be said that the lower high dielectric constant film 104C constitutes the etching stopper film 54A.
  • the upper high dielectric constant film 104D is in contact with the lower high dielectric constant film 104C.
  • the upper high dielectric constant film 104D is formed apart from the high voltage coil 22A.
  • the dielectric constant of the upper high dielectric constant film 104D is lower than the dielectric constant of the lower high dielectric constant film 104C.
  • the dielectric constant of the upper high dielectric constant film 104D is higher than that of the fifth insulating layer 105.
  • the relative dielectric constant of the upper high dielectric constant film 104D is in a range of greater than 3.8 and less than 7. Further, in one example, the relative dielectric constant of the upper high dielectric constant film 104D may be in a range of greater than 4 and less than 7.
  • the upper high dielectric constant film 104D is formed of a material containing SiON. Therefore, the dielectric constant of the upper high dielectric constant film 104D is adjusted within the above range depending on the concentration of N in SiON.
  • the film thickness of the upper high dielectric constant film 104D is equal to the film thickness of the lower high dielectric constant film 104C.
  • the difference between the film thickness of the upper high dielectric constant film 104D and the film thickness of the lower high dielectric constant film 104C is within 20% of the film thickness of the upper high dielectric constant film 104D, then the upper high dielectric constant film It can be said that the film thickness of the lower high dielectric constant film 104D is equal to the film thickness of the lower high dielectric constant film 104C.
  • the fifth insulating layer 105 is laminated on the fourth insulating layer 104. Specifically, the fifth insulating layer 105 is formed on the upper high dielectric constant film 104D. The fifth insulating layer 105 is in contact with the upper high dielectric constant film 104D. The fifth insulating layer 105 is formed apart from the high voltage coil 22A in the z direction.
  • the fifth insulating layer 105 has a lower dielectric constant than the fourth insulating layer 104.
  • the fifth insulating layer 105 is made of a material containing SiO 2 . Therefore, the dielectric constant of the fifth insulating layer 105 is the same as that of the first insulating layer 101, which is about 3.8. In this embodiment, the thickness of the fifth insulating layer 105 is thinner than the thickness of the first insulating layer 101.
  • the film thickness of the fifth insulating layer 105 is thicker than both the film thickness of the lower high dielectric constant film 104C and the film thickness of the upper high dielectric constant film 104D.
  • the thickness of the fifth insulating layer 105 may be greater than or equal to the thickness of the fourth insulating layer 104. Further, the thickness of the fifth insulating layer 105 may be equal to the thickness of the first insulating layer 101.
  • the thickness of the fifth insulating layer 105 is It can be said that the thickness is equal to that of the first insulating layer 101. It can be said that the fifth insulating layer 105 constitutes the interlayer insulating film 54B.
  • the lower height of the fourth insulating layer 104 increases upward from the second end surface 24 of the high voltage coil 22A.
  • the dielectric constant film 104C, the upper high dielectric constant film 104D, and the fifth insulating layer 105 are laminated in this order.
  • the high voltage coil 22A is configured such that the relative dielectric constant decreases upward from the third end surface 26.
  • the low voltage coil 21A has the same configuration as the high voltage coil 22A.
  • the low voltage coil 21A has a third end surface 26 facing toward the high voltage coil 22A (see FIG. 37) in the z direction, a fourth end surface 27 facing away from the third end surface 26 in the z direction, and a second side surface 28. and, including.
  • the third end surface 26 faces the same side as the second end surface 24 (see FIG. 37) of the high voltage coil 22A
  • the fourth end surface 27 faces the same side as the first end surface 23 (see FIG. 37) of the high voltage coil 22A.
  • the second side surface 28 extends between the third end surface 26 and the fourth end surface 27 in the z direction.
  • the second side surface 28 is formed in a tapered shape that tapers from the third end surface 26 toward the fourth end surface 27 in the cross-sectional view of FIG. In the cross-sectional view of FIG. 38, both the third end surface 26 and the fourth end surface 27 are formed by flat surfaces.
  • the low voltage coil 21A is formed in a spiral shape when viewed from the z direction. The number of turns of the low voltage coil 21A is the same as the number of turns of the high voltage coil 22A.
  • the number of turns of the low voltage coil 21A can be changed arbitrarily.
  • the cross-sectional structure of the low voltage coil 21A which is composed of the third end surface 26, the fourth end surface 27, and the pair of second side surfaces 28, can be arbitrarily changed.
  • the pair of second side surfaces 28 may extend along the z direction. That is, it is sufficient that the cross-sectional structure of the low voltage coil 21A, which includes the third end surface 26, the fourth end surface 27, and the pair of second side surfaces 28, has a rectangular shape.
  • the element insulating layer 54 around the low voltage coil 21A includes a sixth insulating layer 106, a seventh insulating layer 107, an eighth insulating layer 108, a ninth insulating layer 109, a tenth insulating layer 110, and a second coating layer 112. .
  • a ninth insulating layer 109 is formed on the tenth insulating layer 110
  • a sixth insulating layer 106 is formed on the ninth insulating layer 109
  • a seventh insulating layer 107 is formed on the sixth insulating layer 106.
  • an eighth insulating layer 108 is formed on the seventh insulating layer 107.
  • the low voltage coil 21A and the second coating layer 112 are provided on the sixth insulating layer 106.
  • a second trench 130 corresponding to the low voltage coil 21A is formed in the sixth insulating layer 106 and the ninth insulating layer 109.
  • the second trench 130 includes a second trench side surface 131 and a second trench bottom surface 132.
  • the second trench side surface 131 is formed in a tapered shape that tapers toward the second trench bottom surface 132.
  • the second trench 130 can also be said to include a through hole 106A that penetrates the sixth insulating layer 106 in the z direction, and a groove 109C that communicates with the through hole 106A and is formed in the ninth insulating layer 109.
  • the second trench side surface 131 includes a side surface forming the through hole 106A and a side surface forming the groove 109C.
  • the second trench bottom surface 132 is constituted by the bottom surface of the groove 109C.
  • the entire second trench side surface 131 is composed of the sixth insulating layer 106 and the ninth insulating layer 109.
  • the entire second trench bottom surface 132 is composed of the ninth insulating layer 109.
  • a second coating layer 112 is formed within the second trench 130.
  • the second coating layer 112 is formed on the second trench bottom surface 132 and the second trench side surface 131. Therefore, the second coating layer 112 is in contact with the ninth insulating layer 109 at the bottom surface 132 of the second trench, and with the sixth insulating layer 106 at the side surface 131 of the second trench.
  • the configuration of the second coating layer 112 is similar to that of the first coating layer 111.
  • the second coating layer 112 has a higher dielectric constant than the sixth insulating layer 106.
  • the second coating layer 112 is made of a material containing SiN.
  • the thickness of the second coating layer 112 is thinner than the thickness of the sixth insulating layer 106. That is, the film thickness of the second coating layer 112 is thinner than the film thickness of the interlayer insulating film 54B. Further, the thickness of the second coating layer 112 is thinner than the thickness of the seventh insulating layer 107. In this embodiment, the thickness of the second coating layer 112 is thinner than the thickness of the etching stopper film 54A.
  • a low voltage coil 21A is formed within the second trench 130. Specifically, the low voltage coil 21A is provided in the second trench 130 with the fourth end surface 27 and the second side surface 28 in contact with the second coating layer 112. Therefore, in this embodiment, the ninth insulating layer 109 is not in contact with the low voltage coil 21A.
  • the sixth insulating layer 106 is made of a material containing SiO 2 . Therefore, the dielectric constant of the sixth insulating layer 106 is about 3.8.
  • the thickness of the sixth insulating layer 106 is thicker than the thickness of the seventh insulating layer 107 (ninth insulating layer 109).
  • the thickness of the sixth insulating layer 106 is equal to the thickness of the third insulating layer 103.
  • the thickness of the sixth insulating layer 106 is It can be said that the thickness is equal to the thickness of the third insulating layer 103.
  • the sixth insulating layer 106 constitutes the interlayer insulating film 54B similarly to the third insulating layer 103.
  • the element insulating layer 54 includes a seventh insulating layer 107, an eighth insulating layer 108, and a second coating layer 112 as a structure that alleviates electric field concentration on the high voltage coil 22A side of the low voltage coil 21A.
  • This structure can be said to be a structure that alleviates electric field concentration in the region between the high voltage coil 22A and the low voltage coil 21A.
  • the seventh insulating layer 107 is laminated on the sixth insulating layer 106 so as to be in contact with the third end surface 26 of the low voltage coil 21A.
  • the seventh insulating layer 107 is also in contact with the second coating layer 112.
  • the seventh insulating layer 107 covers the third end surface 26.
  • the low voltage coil 21A is covered with the sixth insulating layer 106, the seventh insulating layer 107, and the ninth insulating layer 109. Therefore, it can be said that the low voltage coil 21A is provided within the sixth insulating layer 106 with the third end surface 26 in contact with the seventh insulating layer 107. Furthermore, it can be said that the low voltage coil 21A is covered with the second coating layer 112 and the seventh insulating layer 107.
  • the seventh insulating layer 107 has a higher dielectric constant than the sixth insulating layer 106.
  • the seventh insulating layer 107 is formed of a material containing any one of SiN, SiON, and SiC.
  • the thickness of the seventh insulating layer 107 is thinner than the thickness of the sixth insulating layer 106. In other words, the thickness of the seventh insulating layer 107 is thinner than the thickness of the interlayer insulating film 54B. Further, in this embodiment, the thickness of the seventh insulating layer 107 is thicker than the thickness of the etching stopper film 54A.
  • the seventh insulating layer 107 includes a third high dielectric constant film 107D in contact with the third end surface 26 of the low voltage coil 21A, and a fourth high dielectric constant film 107E in contact with the eighth insulating layer 108.
  • the third high dielectric constant film 107D is formed on the sixth insulating layer 106.
  • the third high dielectric constant film 107D is interposed between the fourth high dielectric constant film 107E and the sixth insulating layer 106.
  • the third high dielectric constant film 107D is in contact with the sixth insulating layer 106 and the second coating layer 112.
  • the third high dielectric constant film 107D is formed of a material containing SiN. Therefore, the relative dielectric constant of the third high dielectric constant film 107D is about 7.
  • the thickness of the third high dielectric constant film 107D is thicker than the thickness of the second coating layer 112.
  • the thickness of the third high dielectric constant film 107D is equal to the thickness of the etching stopper film 54A.
  • the thickness of the third high dielectric constant film 107D is It can be said that the thickness is equal to the thickness of the etching stopper film 54A. Further, it can be said that the third high dielectric constant film 107D constitutes the etching stopper film 54A.
  • the fourth high dielectric constant film 107E is formed on the third high dielectric constant film 107D.
  • the fourth high dielectric constant film 107E is in contact with the third high dielectric constant film 107D.
  • the fourth high dielectric constant film 107E is interposed between the third high dielectric constant film 107D and the eighth insulating layer 108.
  • the fourth high dielectric constant film 107E is formed apart from the low voltage coil 21A toward the high voltage coil 22A (see FIG. 36) in the z direction.
  • the fourth high dielectric constant film 107E has a lower dielectric constant than the third high dielectric constant film 107D.
  • the fourth high dielectric constant film 107E has a higher dielectric constant than the sixth insulating layer 106.
  • the relative dielectric constant of the fourth high dielectric constant film 107E is in a range of greater than 3.8 and less than 7. Further, in one example, the relative dielectric constant of the fourth high dielectric constant film 107E may be in a range of greater than 4 and less than 7.
  • the fourth high dielectric constant film 107E is formed of a material containing SiON. Therefore, the dielectric constant of the fourth high dielectric constant film 107E is adjusted within the above range depending on the concentration of N in SiON.
  • the fourth high dielectric constant film 107E is thicker than the second coating layer 112.
  • the thickness of the fourth high dielectric constant film 107E is equal to the thickness of the third high dielectric constant film 107D.
  • the difference between the film thickness of the fourth high dielectric constant film 107E and the film thickness of the third high dielectric constant film 107D is within 20% of the film thickness of the fourth high dielectric constant film 107E, the fourth high dielectric constant film 107E is It can be said that the film thickness of the dielectric constant film 107E is equal to the film thickness of the third high dielectric constant film 107D.
  • the eighth insulating layer 108 is formed closer to the high voltage coil 22A than the low voltage coil 21A.
  • the eighth insulating layer 108 is formed apart from the low voltage coil 21A in the z direction.
  • the eighth insulating layer 108 has a lower dielectric constant than the seventh insulating layer 107.
  • the eighth insulating layer 108 is made of a material containing SiO 2 . Therefore, the relative dielectric constant of the eighth insulating layer 108 is the same as that of the sixth insulating layer 106, which is about 3.8.
  • the thickness of the eighth insulating layer 108 is thicker than the thickness of the seventh insulating layer 107.
  • the thickness of the eighth insulating layer 108 is equal to the thickness of the sixth insulating layer 106.
  • the film thickness of the eighth insulating layer 108 is equal to the thickness of the sixth insulating layer 106. Further, it can be said that the eighth insulating layer 108 constitutes an interlayer insulating film 54B.
  • the third height of the seventh insulating layer 107 increases from the third end surface 26 of the low voltage coil 21A toward the high voltage coil 22A.
  • the dielectric constant film 107D, the fourth high dielectric constant film 107E, and the eighth insulating layer 108 are laminated in this order. That is, it is configured such that the relative dielectric constant decreases from the third end surface 26 of the low voltage coil 21A toward the high voltage coil 22A.
  • the element insulating layer 54 around the low voltage coil 21A includes a structure that alleviates electric field concentration on the substrate 53 side of the low voltage coil 21A.
  • the element insulating layer 54 includes a ninth insulating layer 109 and a tenth insulating layer 110 as a structure that alleviates electric field concentration on the substrate 53 side of the low voltage coil 21A.
  • the second coating layer 112 is in contact with the groove 109C of the ninth insulating layer 109.
  • the depth of the groove 109C is deeper than the thickness of the second coating layer 112. Therefore, the fourth end surface 27 of the low voltage coil 21A is located below the surface of the ninth insulating layer 109 that is in contact with the sixth insulating layer 106. Therefore, the ninth insulating layer 109 covers the lower end portion including the fourth end surface 27 of the low voltage coil 21A.
  • the ninth insulating layer 109 has a higher dielectric constant than the sixth insulating layer 106 (tenth insulating layer 110). On the other hand, the relative permittivity of the ninth insulating layer 109 is lower than that of the second coating layer 112.
  • the ninth insulating layer 109 includes a lower high dielectric constant film 109D in contact with the second coating layer 112, and an upper high dielectric constant film 109E formed on the lower high dielectric constant film 109D.
  • the lower high dielectric constant film 109D is in contact with the tenth insulating layer 110 in addition to the second coating layer 112.
  • the dielectric constant of the lower high dielectric constant film 109D is in a range of greater than 3.8 and less than 7.
  • the relative dielectric constant of the lower high dielectric constant film 109D may be in a range of greater than 4 and less than 7.
  • the lower high dielectric constant film 109D is formed of a material containing SiON. Therefore, the dielectric constant of the lower high dielectric constant film 109D is adjusted within the above range depending on the concentration of N in SiON.
  • the film thickness of the lower high dielectric constant film 109D is equal to the film thickness of the upper high dielectric constant film 109E.
  • the difference between the film thickness of the lower high dielectric constant film 109D and the film thickness of the upper high dielectric constant film 109E is within 20% of the film thickness of the lower high dielectric constant film 109D, then the lower high dielectric constant film 109D is It can be said that the film thickness of the high dielectric constant film 109D is equal to the film thickness of the upper high dielectric constant film 109E.
  • the film thickness of the lower high dielectric constant film 109D is equal to the film thickness of the etching stopper film 54A.
  • the lower high dielectric constant film 109D is equal to the thickness of the etching stopper film 54A.
  • the upper high dielectric constant film 109E is in contact with the lower high dielectric constant film 109D. Further, the upper high dielectric constant film 109E is in contact with the sixth insulating layer 106. Therefore, the upper high dielectric constant film 109E is sandwiched between the lower high dielectric constant film 109D and the sixth insulating layer 106.
  • the upper high dielectric constant film 109E has a higher dielectric constant than the lower high dielectric constant film 109D.
  • the upper high dielectric constant film 109E is formed of a material containing SiN. Therefore, the relative dielectric constant of the upper high dielectric constant film 109E is about 7. Therefore, it can be said that the upper high dielectric constant film 109E constitutes the etching stopper film 54A.
  • the tenth insulating layer 110 is formed closer to the substrate 53 than the low voltage coil 21A.
  • the tenth insulating layer 110 is formed apart from the low voltage coil 21A.
  • the tenth insulating layer 110 has a lower dielectric constant than the ninth insulating layer 109.
  • the tenth insulating layer 110 is made of a material containing SiO 2 . Therefore, the dielectric constant of the tenth insulating layer 110 is the same as the dielectric constant of the sixth insulating layer 106, which is about 3.8. In this embodiment, the thickness of the tenth insulating layer 110 is thinner than the thickness of the ninth insulating layer 109.
  • the thickness of the tenth insulating layer 110 is thinner than the thickness of the sixth insulating layer 106.
  • the film thickness of the tenth insulating layer 110 is thicker than the film thickness of the lower high dielectric constant film 109D and the film thickness of the upper high dielectric constant film 109E.
  • the thickness of the tenth insulating layer 110 may be greater than or equal to the thickness of the ninth insulating layer 109. Furthermore, the thickness of the tenth insulating layer 110 may be equal to the thickness of the sixth insulating layer 106.
  • the thickness of the tenth insulating layer 110 is It can be said that the thickness is equal to the thickness of the sixth insulating layer 106. Furthermore, it can be said that the tenth insulating layer 110 constitutes the interlayer insulating film 54B.
  • the low voltage coil 21A is configured such that the relative dielectric constant decreases downward from the fourth end surface 27.
  • FIGS. 39 to 52 show schematic cross-sectional views of the high voltage coil 22A and the element insulating layer 54 around it. For this reason, please refer to FIG. 35 for the symbols not shown in FIGS. 39 to 52.
  • the method for manufacturing the transformer chip 50 includes the steps of preparing a substrate 53, forming an element insulating layer 54 on the substrate 53, and forming low voltage coils 21A, 21B and high voltage coils 22A, 22B on the element insulating layer 54. a step of forming low-voltage side connection wirings 57A, 57B and vias 58A, 58B on the element insulating layer 54; a step of forming each electrode pad 51, 52 on the element insulating layer 54; The step of forming a protective film 55 and a passivation film 56 is included.
  • the process of forming the element insulating layer 54 and the high-voltage coil 22A particularly the process of manufacturing the high-voltage coil 22A and the electric field concentration relaxation structure for the high-voltage coil 22A, will be described in detail.
  • FIG. 39 shows a step of forming a part of the element insulating layer 54 on the substrate 53 and a step of forming a part of the low voltage side connection wiring 57B on the element insulating layer 54.
  • the etching stopper film 54A and the interlayer insulating film 54B are alternately laminated.
  • the etching stopper film 54A and the interlayer insulating film 54B are formed by, for example, chemical vapor deposition (CVD).
  • the etching stopper film 54A is a SiN film
  • the interlayer insulating film 54B is a SiO 2 film.
  • a step of forming a part of the low voltage side connection wiring 57B is performed. More specifically, in this step, after the etching stopper film 54A and the interlayer insulating film 54B are laminated, the via opening 801A is formed, for example, by etching. Subsequently, the via opening 801A is filled with a metal material by, for example, sputtering. An example of the metal material is Cu. As a result, a part of the second via 57BC of the low voltage side connection wiring 57B is formed. In FIG. 39, after the second via 57BC is formed, the process returns to the step of forming a part of the element insulating layer 54, and the etching stopper film 54A is laminated on the interlayer insulating film 54B.
  • a part of the second insulating layer 102 is formed on the third insulating layer 103. More specifically, first, a step of forming a part of the element insulating layer 54 is performed. That is, the third insulating layer 103 is formed by CVD to be deposited on the etching stopper film 54A. In this embodiment, the third insulating layer 103 is a SiO 2 film. Subsequently, the first high dielectric constant film 102E is deposited on the third insulating layer 103 by CVD. In this embodiment, the first high dielectric constant film 102E is a SiON film.
  • FIG. 40 shows a step of forming a part of the low-voltage side connection wiring 57B in the element insulating layer 54 following FIG. 39. More specifically, in this step, a via opening 801B penetrating the first high dielectric constant film 102E, third insulating layer 103, and etching stopper film 54A in the z direction is formed by etching, for example. The second via 57BC in FIG. 39 is exposed through this via opening 801B.
  • FIG. 41 shows a step of forming a part of the low-voltage side connection wiring 57B in the element insulating layer 54 following FIG. 40. More specifically, in this step, via opening 801B is filled with a metal material by, for example, sputtering. An example of the metal material is Cu. As a result, the second via 57BC of the low voltage side connection wiring 57B is formed.
  • FIG. 42 shows a step of forming a part of the element insulating layer 54 following FIG. 41.
  • the second high dielectric constant film 102F is formed by, for example, the CVD method so as to be deposited on the first high dielectric constant film 102E and the second via 57BC.
  • the second high dielectric constant film 102F is a SiN film. Therefore, it can be said that the second high dielectric constant film 102F is an etching stopper film 54A.
  • FIG. 43 shows a step of forming a part of the element insulating layer 54 following FIG. 42. More specifically, in this step, the first insulating layer 101 is formed on the second high dielectric constant film 102F by, for example, the CVD method.
  • the first insulating layer 101 is a SiO 2 film. Therefore, it can be said that the first insulating layer 101 constitutes the interlayer insulating film 54B.
  • FIG. 44 shows the process of forming the high voltage coil 22A following FIG. 43. More specifically, the first trench 120 is formed in the first insulating layer 101 and the second insulating layer 102 by etching, for example. The first trench 120 penetrates both the first insulating layer 101 and the second high dielectric constant film 102F in the z direction. On the other hand, the first trench 120 does not penetrate the first high dielectric constant film 102E in the z direction. As a result, a through hole 101A is formed in the first insulating layer 101, and a groove 102D is formed in the first high dielectric constant film 102E.
  • FIG. 45 shows a step of forming a part of the element insulating layer 54 following FIG. 44. More specifically, in this step, the first coating layer 811 is formed on the first trench side surface 121 and the first trench bottom surface 122 of the first trench 120 and on the first insulating layer 101, for example, by a CVD method. The first coating layer 811 constitutes the first coating layer 111. The first coating layer 811 is a SiN film.
  • FIG. 46 shows a step of forming a part of the element insulating layer 54 following FIG. 45. More specifically, in this step, a portion of the first coating layer 811 on the first insulating layer 101 is removed by etching, for example. As a result, the first coating layer 111 is formed.
  • FIG. 47 shows the process of forming the high voltage coil 22A following FIG. 46. More specifically, in this step, the recesses 820 formed by the first coating layer 111 are filled with a metal material, for example, by sputtering. An example of the metal material is Cu. Thereby, a high voltage coil 22A is formed.
  • FIGS. 48 and 49 show a step of forming a part of the low voltage side connection wiring 57B following FIG. 47. More specifically, in this step, as shown in FIG. 48, a wiring opening 802 is first formed in the first insulating layer 101 and the second insulating layer 102 by, for example, etching. The wiring opening 802 exposes the second via 57BC.
  • the wiring opening 802 is filled with a metal material, for example, by sputtering.
  • a metal material for example, Cu.
  • the second wiring 57BD of the low voltage side connection wiring 57B is formed.
  • FIGS. 50 to 52 show a step of forming a part of the element insulating layer 54 following FIG. 49. More specifically, in this step, as shown in FIG. 50, first, for example, the CVD method is used to coat the second end surface 24 of the low voltage coil 21A, the second wiring 57BD of the low voltage side connection wiring 57B, and the first insulating layer 101. A lower high dielectric constant film 104C of the fourth insulating layer 104 is formed by deposition.
  • the lower high dielectric constant film 104C is a SiN film. Therefore, the lower high dielectric constant film 104C can also be said to be the etching stopper film 54A.
  • the upper high dielectric constant film 104D is deposited on the lower high dielectric constant film 104C by, for example, the CVD method.
  • the upper high dielectric constant film 104D is a SiON film.
  • the fifth insulating layer 105 is deposited on the upper high dielectric constant film 104D by, for example, the CVD method.
  • the fifth insulating layer 105 is a SiO 2 film. Therefore, it can be said that the fifth insulating layer 105 constitutes the interlayer insulating film 54B.
  • the low voltage coil 21A and the element insulating layer 54 around it are also formed in the same way as the high voltage coil 22A and the element insulating layer 54 around it.
  • the low voltage coil 21A and the element insulating layer 54 around it are formed in a step before the high voltage coil 22A and the element insulation layer 54 around the high voltage coil 22A.
  • a step of forming vias 58A and 58B, a step of forming each electrode pad 51 and 52 on the element insulating layer 54, and a step of forming a protective film 55 and a passivation film 56 on the element insulating layer 54 are performed. The steps are performed in order.
  • the via openings are filled with a metal material.
  • Ru An example of the metal material is Cu.
  • Each electrode pad 51, 52 is formed on the element surface 54s of the element insulating layer 54 by, for example, a sputtering method.
  • Each electrode pad 51, 52 is made of Al, for example.
  • a protective film 55 is formed so as to be deposited on the element insulating layer 54 and each electrode pad 51, 52 by, for example, the CVD method.
  • a passivation film 56 is formed on the protective film 55 by, for example, a CVD method.
  • openings through which the electrode pads 51 and 52 are exposed are formed in both the protective film 55 and the passivation film 56 by etching, for example.
  • the method for manufacturing the signal transmission device of the fourth embodiment is the same as that of the first embodiment, so the description thereof will be omitted.
  • the transformer chip 50 includes an element insulating layer 54, high voltage coils 22A and 22B embedded in the element insulating layer 54, and high voltage coils 22A and 22B embedded in the element insulating layer 54 in the z direction. It includes low voltage coils 21A and 21B arranged opposite to each other.
  • the high voltage coils 22A, 22B include a first end surface 23 facing the low voltage coils 21A, 21B in the z direction, a second end surface 24 opposite to the first end surface 23, and a first side surface 25.
  • the element insulating layer 54 includes a first insulating layer 101, a first trench 120 formed in the first insulating layer 101 and having a first trench bottom surface 122 and a first trench side surface 121, and a first trench bottom surface 122 and a first trench side surface 121.
  • a first coating layer 111 formed on the side surface 121 and having a higher dielectric constant than the first insulating layer 101 is included.
  • the high voltage coils 22A and 22B are provided in the first trench 120 with the first end surface 23 and the first side surface 25 in contact with the first coating layer 111.
  • the first end surface 23 and first side surface 25 of the high voltage coils 22A, 22B are covered with the first coating layer 111 having a higher dielectric constant than the first insulating layer 101.
  • the electric field intensity at the first end surface 23 can be reduced, and the electric field intensity at the first side surface 25 can be reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A and 22B closer to the low voltage coils 21A and 21B can be alleviated. In other words, electric field concentration in the region between the high voltage coil 22A (22B) and the low voltage coil 21A (21B) can be alleviated.
  • the first coating layer 111 covers the lower end portions 25A forming the corner portions of the first side surfaces 25 of the high voltage coils 22A, 22B with the first end surfaces 23. According to this configuration, the lower end portion 25A of the high voltage coils 22A, 22B, where the electric field strength tends to be high, is covered with the first coating layer 111 having a high dielectric constant. Electric field concentration at the ends near the voltage coils 21A and 21B can be effectively alleviated.
  • the element insulating layer 54 has a higher dielectric constant than the first insulating layer 101, and has a higher dielectric constant than the second insulating layer 102 in contact with the first insulating layer 101 and the second insulating layer 102. and a third insulating layer 103 that is low and in contact with the second insulating layer 102 on the side opposite to the first insulating layer 101 .
  • the second insulating layer 102 constitutes the first trench bottom surface 122 and is in contact with the first coating layer 111 .
  • the second insulating layer 102 includes a first high dielectric constant film 102E in contact with the third insulating layer 103. The dielectric constant of the first high dielectric constant film 102E is lower than that of the first coating layer 111.
  • the first coating layer 111, the first high dielectric constant film 102E of the second insulating layer 102, and the The three insulating layers 103 are arranged in this order. Then, the dielectric constant decreases in the order of the first coating layer 111, the first high dielectric constant film 102E of the second insulating layer 102, and the third insulating layer 103. That is, in the direction from the high voltage coils 22A, 22B to the low voltage coils 21A, 21B, the dielectric constant gradually decreases as the distance from the first end surface 23 increases. Thereby, the electric field strength at the first end surface 23 of the high voltage coils 22A, 22B can be further reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A, 22B closer to the low voltage coils 21A, 21B can be effectively alleviated.
  • the element insulating layer 54 includes a fourth insulating layer 104 laminated on the first insulating layer 101 so as to be in contact with the second end surface 24 of the high voltage coils 22A, 22B, and a fourth insulating layer 104 laminated on the fourth insulating layer 104.
  • a stacked fifth insulating layer 105 is included.
  • the relative permittivity of the fourth insulating layer 104 is higher than that of the first insulating layer 101, and the relative permittivity of the fifth insulating layer 105 is lower than that of the fourth insulating layer 104.
  • the fourth insulating layer 104 and the fifth insulating layer 105 are laminated in this order on the second end surfaces 24 of the high voltage coils 22A and 22B.
  • the relative dielectric constant decreases in the order of the fourth insulating layer 104 and the fifth insulating layer 105. That is, in the direction from the high voltage coils 22A, 22B toward the element surface 54s of the element insulating layer 54, the relative permittivity gradually decreases as the distance from the second end surface 24 increases. Thereby, the electric field strength at the second end surface 24 of the high voltage coils 22A, 22B can be reduced. Therefore, electric field concentration at the end of the high voltage coils 22A, 22B on the opposite side to the low voltage coils 21A, 21B can be alleviated.
  • the fourth insulating layer 104 is formed on the lower high dielectric constant film 104C in contact with the second end surface 24 of the high voltage coils 22A, 22B and on the lower high dielectric constant film 104C, and the fourth insulating layer 104 is an upper high dielectric constant film 104D in contact with 105;
  • the dielectric constant of the upper high dielectric constant film 104D is lower than the dielectric constant of the lower high dielectric constant film 104C.
  • the lower high dielectric constant film 104C and the upper high dielectric constant film 104D are laminated in this order on the second end surface 24 of the high voltage coils 22A, 22B. Then, the relative dielectric constant decreases in the order of the lower high dielectric constant film 104C and the upper high dielectric constant film 104D. That is, in the direction from the high voltage coils 22A, 22B toward the element surface 54s of the element insulating layer 54, the relative permittivity of the fourth insulating layer 104 gradually decreases as it moves away from the second end surface 24. Thereby, the electric field strength at the second end surface 24 of the high voltage coils 22A, 22B can be further reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A, 22B opposite to the low voltage coils 21A, 21B can be more effectively alleviated.
  • the low voltage coils 21A and 21B have a third end surface 26 facing the high voltage coils 22A and 22B in the z direction, a fourth end surface 27 opposite to the third end surface 26, and a second side surface 28. and, including.
  • the element insulating layer 54 includes a sixth insulating layer 106 and a seventh insulating layer 107 that is laminated on the sixth insulating layer 106 and has a relative permittivity higher than that of the sixth insulating layer 106, and a seventh insulating layer 107 that is laminated on the seventh insulating layer 107. and an eighth insulating layer 108 having a lower dielectric constant than the seventh insulating layer 107.
  • the low voltage coils 21A and 21B are provided in the sixth insulating layer 106 with the third end surface 26 in contact with the seventh insulating layer 107.
  • the third end faces 26 of the low voltage coils 21A, 21B are covered by the seventh insulating layer 107 having a higher dielectric constant than the sixth insulating layer 106, so that the electric field strength at the third end faces 26 is reduced. Can be reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B closer to the high voltage coils 22A and 22B can be alleviated. In other words, electric field concentration in the region between the high voltage coil 22A (22B) and the low voltage coil 21A (21B) can be alleviated.
  • the seventh insulating layer 107 includes a third high dielectric constant film 107D in contact with the third end surface 26 of the low voltage coils 21A and 21B, and a fourth high dielectric constant film 107E in contact with the eighth insulating layer 108. ,including.
  • the dielectric constant of the fourth high dielectric constant film 107E is lower than that of the third high dielectric constant film 107D.
  • the dielectric constant of the eighth insulating layer 108 is lower than that of the fourth high dielectric constant film 107E.
  • the third high dielectric constant film 107D, the fourth high dielectric constant film 107E, and the eighth insulating layer 108 are sequentially formed on the third end surface 26 of the low voltage coils 21A and 21B. Placed. Then, the relative dielectric constant decreases in the order of the third high dielectric constant film 107D, the fourth high dielectric constant film 107E, and the eighth insulating layer 108. That is, in the direction from the low voltage coils 21A, 21B to the high voltage coils 22A, 22B, the dielectric constant gradually decreases as the distance from the third end surface 26 increases.
  • the element insulating layer 54 has a ninth insulating layer 109 in contact with the fourth end surface 27 of the low voltage coils 21A, 21B, and a side opposite to the sixth insulating layer 106 with respect to the ninth insulating layer 109. a tenth insulating layer 110 disposed.
  • the relative permittivity of the ninth insulating layer 109 is higher than the relative permittivity of the sixth insulating layer 106.
  • the relative permittivity of the tenth insulating layer 110 is lower than the relative permittivity of the ninth insulating layer 109.
  • the ninth insulating layer 109 and the tenth insulating layer 110 are arranged in this order with respect to the fourth end surface 27 of the low voltage coils 21A and 21B. Then, the relative dielectric constant decreases in the order of the ninth insulating layer 109 and the tenth insulating layer 110. That is, in the direction from the low voltage coils 21A, 21B toward the element back surface 54r of the element insulating layer 54, the relative permittivity gradually decreases as the distance from the fourth end surface 27 increases. Thereby, the electric field strength at the fourth end surface 27 of the low voltage coils 21A, 21B can be reduced. Therefore, electric field concentration at the ends of the low voltage coils 21A and 21B closer to the substrate 53 can be alleviated.
  • the signal transmission device 10 is configured to receive a signal from the primary circuit 13 via the first chip 30 including the primary circuit 13, the transformer chip 50, and the transformer chip 50. and a second chip 40 including a secondary side circuit 14.
  • the transformer chip 50 includes an element insulating layer 54, high voltage coils 22A and 22B embedded in the element insulating layer 54, and a low voltage coil embedded in the element insulating layer 54 and placed facing the high voltage coils 22A and 22B in the z direction. It includes voltage coils 21A and 21B.
  • the high voltage coils 22A, 22B include a first end surface 23 facing the low voltage coils 21A, 21B in the z direction, a second end surface 24 opposite to the first end surface 23, and a first side surface 25.
  • the element insulating layer 54 includes a first insulating layer 101, a first trench 120 formed in the first insulating layer 101 and having a first trench bottom surface 122 and a first trench side surface 121, and a first trench bottom surface 122 and a first trench side surface 121.
  • a first coating layer 111 formed on the side surface 121 and having a higher dielectric constant than the first insulating layer 101 is included.
  • the high voltage coils 22A and 22B are provided in the first trench 120 with the first end surface 23 and the first side surface 25 in contact with the first coating layer 111.
  • the first end surface 23 and first side surface 25 of the high voltage coils 22A, 22B are covered with the first coating layer 111 having a higher dielectric constant than the first insulating layer 101.
  • the electric field intensity at the first end surface 23 can be reduced, and the electric field intensity at the first side surface 25 can be reduced. Therefore, electric field concentration at the ends of the high voltage coils 22A and 22B closer to the low voltage coils 21A and 21B can be alleviated. In other words, electric field concentration in the region between the high voltage coil 22A (22B) and the low voltage coil 21A (21B) can be alleviated.
  • the configuration of the transformer chip 50 of the fifth embodiment will be described with reference to FIGS. 53 and 54.
  • the transformer chip 50 of this embodiment differs from the transformer chip 50 of the fourth embodiment in the structure that alleviates electric field concentration on the high voltage coil 22A and the low voltage coil 21A.
  • the same reference numerals are given to the same components as in the fourth embodiment, and the description thereof will be omitted.
  • the element insulating layer 54 includes a first coating layer 170 instead of the first coating layer 111 (see FIG. 36).
  • the first coating layer 170 has a laminated structure of two insulating films. Like the first coating layer 111, the first coating layer 170 is formed on the first trench bottom surface 122 and the first trench side surface 121 of the first trench 120.
  • the high voltage coil 22A is formed in the first trench 120 in contact with the first coating layer 170.
  • the first coating layer 170 includes a first high dielectric constant coating layer 171 and a second high dielectric constant coating layer 172.
  • the first high dielectric constant coating film 171 is in contact with the first trench bottom surface 122 and the first trench side surface 121. That is, the first high dielectric constant coating film 171 is in contact with the first high dielectric constant film 102E of the second insulating layer 102 and the first insulating layer 101. More specifically, as shown in FIG. 54, the first high dielectric constant coating film 171 includes a first side surface portion 171A and a first bottom surface portion 171B. The first side surface portion 171A and the first bottom surface portion 171B are integrally formed.
  • the first side surface portion 171A is in contact with the first trench side surface 121, that is, the first insulating layer 101.
  • the first bottom surface portion 171B is in contact with the first trench bottom surface 122, that is, the first high dielectric constant film 102E.
  • the first high dielectric constant coating film 171 is thinner than the etching stopper film 54A (see FIG. 53).
  • the thickness of the first high dielectric constant coating film 171 is equal to the thickness of the second high dielectric constant coating film 172.
  • the difference between the film thickness of the first high dielectric constant coating film 171 and the film thickness of the second high dielectric constant coating film 172 is within 20% of the film thickness of the first high dielectric constant coating film 171, It can be said that the thickness of the first high dielectric constant coating film 171 is equal to the thickness of the second high dielectric constant coating film 172.
  • the first high dielectric constant coating film 171 has a higher dielectric constant than the first insulating layer 101.
  • the relative dielectric constant of the first high dielectric constant coating film 171 is in a range of greater than 3.8 and less than 7. In one example, the dielectric constant of the first high dielectric constant coating film 171 may be in a range of greater than 4 and less than 7.
  • the first high dielectric constant coating film 171 is formed of a material containing SiON. Therefore, the dielectric constant of the first high dielectric constant coating film 171 is adjusted within the above range depending on the concentration of N in SiON.
  • the second high dielectric constant coating film 172 is laminated on the first high dielectric constant coating film 171. More specifically, the second high dielectric constant coating film 172 includes a second side surface portion 172A and a second bottom surface portion 172B. The second side surface portion 172A and the second bottom surface portion 172B are integrally formed. The second side surface portion 172A is in contact with the first side surface portion 171A of the first high dielectric constant coating film 171. The second bottom surface portion 172B is in contact with the first bottom surface portion 171B of the first high dielectric constant coating film 171.
  • the second high dielectric constant coating film 172 covers the first end surface 23 of the high voltage coil 22A and the lower end portion 25A of the first side surface 25. More specifically, the first end surface 23 is in contact with the second bottom surface portion 172B, and the first side surface 25 is in contact with the second side surface portion 172A. It can be said that the second high dielectric constant coating film 172 is in contact with both the first end surface 23 and the lower end portion 25A of the first side surface 25.
  • the second high dielectric constant coating film 172 has a higher dielectric constant than the first high dielectric constant coating film 171.
  • the second high dielectric constant coating film 172 is made of a material containing SiN. Therefore, the relative dielectric constant of the second high dielectric constant coating film 172 is about 7.
  • the second high dielectric constant coating film 172 of the first coating layer 170, The first high dielectric constant coating film 171, the first high dielectric constant film 102E of the second insulating layer 102, and the third insulating layer 103 are arranged in this order.
  • the dielectric constant is configured to decrease from the first end surface 23 of the high voltage coil 22A toward the low voltage coil 21A.
  • the second high dielectric constant of the first coating layer 170 increases as it moves away from the first side surface 25 of the high voltage coil 22A in the direction perpendicular to the z direction.
  • the high dielectric constant coating film 172, the first high dielectric constant coating film 171, and the first insulating layer 101 are arranged in this order.
  • the dielectric constant is configured to decrease as the distance from the first side surface 25 of the high voltage coil 22A increases.
  • the structure for alleviating electric field concentration on the low voltage coil 21A may be similarly changed. That is, the structure of the second coating layer 112 (see FIG. 38) of the fourth embodiment may be changed to a laminated structure of two high dielectric constant films like the first coating layer 170.
  • the first coating layer 170 is laminated on the first high dielectric constant coating film 171 that is in contact with the first trench bottom surface 122 and the first trench side surface 121 of the first trench 120, and the first high dielectric constant coating film 171. and a second high dielectric constant coating film 172.
  • the dielectric constant of the first coating layer 170 is higher than that of the first insulating layer 101 and the third insulating layer 103.
  • the dielectric constant of the second high dielectric constant coating film 172 is higher than that of the first high dielectric constant coating film 171.
  • the second high dielectric constant coating film 172 and the first high dielectric constant coating film 171 are arranged in this order on the first end surfaces 23 of the high voltage coils 22A and 22B. Then, the dielectric constant decreases in the order of the second high dielectric constant coating film 172, the first high dielectric constant coating film 171, and the third insulating layer 103. That is, in the direction from the first end surfaces 23 of the high voltage coils 22A, 22B toward the low voltage coils 21A, 21B, the relative dielectric constant decreases as the distance from the first end surfaces 23 increases. Thereby, the electric field strength at the first end surface 23 of the high voltage coils 22A, 22B can be reduced.
  • electric field concentration at the ends of the high voltage coils 22A and 22B closer to the low voltage coils 21A and 21B can be alleviated.
  • electric field concentration in the region between the high voltage coil 22A (22B) and the low voltage coil 21A (21B) can be alleviated.
  • the second high dielectric constant coating film 172, the first high dielectric constant coating film 171, and the first insulating layer 101 are arranged in this order on the first side surface 25 of the high voltage coils 22A and 22B.
  • the relative dielectric constant decreases as the distance from the first side surface 25 of the high voltage coils 22A, 22B increases in the direction perpendicular to the z direction.
  • the electric field intensity on the first side surface 25 of the high voltage coils 22A, 22B can be reduced. Therefore, electric field concentration on the first side surface 25 of the high voltage coils 22A, 22B can be more effectively alleviated.
  • the signal transmission device 10 of the fourth embodiment may include transformers 18A (18B) and 19A (19B) like the third embodiment.
  • the details are the same as those in the third embodiment, so the explanation will be omitted.
  • transformer chip 50 including the transformers 18A (18B) and 19A (19B) of the sixth embodiment may be applied to the fifth embodiment.
  • the structure of the second coating layer 112 may be changed to a laminated structure of a plurality of high dielectric constant coating films like the first coating layer 170 of the fifth embodiment.
  • the structure of the second coating layer 112 may be changed to a single film (high dielectric constant film) like the second coating layer 112 in the fourth embodiment.
  • the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A may be omitted.
  • the seventh insulating layer 107 may be replaced with an etching stopper film 54A. Therefore, the third end surface 26 of the low voltage coil 21A is in contact with the etching stopper film 54A.
  • the second trench 130 forming the low voltage coil 21A in the element insulating layer 54 may be formed to penetrate both one interlayer insulating film 54B and one etching stopper film 54A.
  • the second trench bottom surface 132 of the second trench 130 is constituted by the interlayer insulating film 54B directly under the etching stopper film 54A. Therefore, the fourth end surface 27 of the low voltage coil 21A is in contact with the interlayer insulating film 54B directly under the etching stopper film 54A. Note that the structure for alleviating electric field concentration on the high voltage coil 22A side of the low voltage coil 21A of the fifth embodiment may be similarly omitted.
  • the structure for alleviating electric field concentration on the substrate 53 side of the low voltage coil 21A may be omitted.
  • the ninth insulating layer 109 may be replaced with an etching stopper film 54A.
  • the fourth end surface 27 of the low voltage coil 21A is in contact with the etching stopper film 54A.
  • the structure for alleviating electric field concentration on the substrate 53 side of the low voltage coil 21A of the fifth embodiment may be similarly omitted.
  • the dielectric constant of the first coating layer 111 can be arbitrarily changed within a range higher than the dielectric constant of the first insulating layer 101 (third insulating layer 103).
  • the dielectric constant of the first coating layer 111 may be lower than the dielectric constant of the first coating layer 111 of the fourth embodiment.
  • the first coating layer 111 may be formed of a material containing SiON, for example.
  • the relative permittivity of each of the first high dielectric constant film 102E and the second high dielectric constant film 102F of the second insulating layer 102 is the same as that of the first insulating layer 101 (the third insulating layer 103). ) can be arbitrarily changed within a range higher than the relative dielectric constant.
  • the dielectric constant of the second high dielectric constant film 102F may be smaller than the dielectric constant of the first high dielectric constant film 102E.
  • the second high dielectric constant film 102F may be formed of a material containing SiON, for example
  • the first high dielectric constant film 102E may be formed of a material containing SiN, for example.
  • the dielectric constant of the second high dielectric constant film 102F is about 7, and the dielectric constant of the first high dielectric constant film 102E is greater than 3.8 and less than 7. In one example, the dielectric constant of the first high dielectric constant film 102E may be greater than 4 and less than 7. Further, the dielectric constant of the second high dielectric constant film 102F may be equal to the dielectric constant of the first high dielectric constant film 102E. In this case, each of the first high dielectric constant film 102E and the second high dielectric constant film 102F may be formed of a material containing, for example, any one of SiN, SiC, and SiON.
  • the relative permittivity of each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 of the first coating layer 170 is the same as that of the first insulating layer 101 (third insulating layer 103). It can be arbitrarily changed within a range higher than the dielectric constant of .
  • the dielectric constant of the first high dielectric constant coating film 171 may be greater than or equal to the dielectric constant of the second high dielectric constant coating film 172.
  • each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 may be formed of a material containing SiN, for example.
  • the relative dielectric constant of each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 is about 7.
  • each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 may be formed of a material containing SiON, for example.
  • the relative permittivity of each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 is in a range of greater than 3.8 and less than 7.
  • the relative permittivity of each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 may be in a range of greater than 4 and less than 7.
  • the relative dielectric constant of each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 is adjusted within the above range depending on the concentration of N in SiON.
  • the first high dielectric constant coating film 171 may be formed of a material containing SiN
  • the second high dielectric constant coating film 172 may be formed of a material containing SiON, for example.
  • the dielectric constant of the first high dielectric constant coating film 171 is about 7
  • the dielectric constant of the second high dielectric constant coating film 172 is in the range of greater than 3.8 and less than 7.
  • the relative dielectric constant of the second high dielectric constant coating film 172 may be in a range of greater than 4 and less than 7. The dielectric constant of the second high dielectric constant coating film 172 is adjusted within the above range depending on the concentration of N in SiON.
  • the thickness of each of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 of the first coating layer 170 can be changed arbitrarily.
  • the film thickness of the first high dielectric constant coating film 171 may be thicker or thinner than the film thickness of the second high dielectric constant coating film 172.
  • the thickness of the first coating layer 170 that is, the total thickness of the first high dielectric constant coating film 171 and the second high dielectric constant coating film 172 is thicker than the etching stopper film 54A. It's okay.
  • the positional relationship in the z direction between the second insulating layer 102 and the high voltage coil 22A can be changed arbitrarily.
  • the first trench 120 for forming the high voltage coil 22A does not need to form the groove 102D (see FIG. 36) in the second insulating layer 102. That is, the thickness of the portion of the second insulating layer 102 that constitutes the first trench bottom surface 122 of the first trench 120 may be equal to the thickness of the other portion of the second insulating layer 102 .
  • the number of high dielectric constant films in the second insulating layer 102 can be changed arbitrarily.
  • the second insulating layer 102 may be formed of a single film (high dielectric constant film).
  • the second insulating layer 102 may not include the first high dielectric constant film 102E but may include the second high dielectric constant film 102F.
  • the second insulating layer 102 is made of a material containing SiN, for example. That is, the second insulating layer 102 has a higher dielectric constant than the third insulating layer 103 (first insulating layer 101).
  • the second insulating layer 102 constitutes the etching stopper film 54A.
  • the first coating layer 170 penetrates the second insulating layer 102 in the z direction. In the illustrated example, the first coating layer 170 protrudes below the second insulating layer 102. Therefore, the first coating layer 170 is in contact with the third insulating layer 103.
  • the second insulating layer 102 may not include the second high dielectric constant film 102F but may include the first high dielectric constant film 102E.
  • the second insulating layer 102 is made of a material containing SiON, for example.
  • the second insulating layer 102 is configured to cover the lower end of the first coating layer 170. Further, in one example, the second insulating layer 102 may be formed of a stacked structure of four or more high dielectric constant films.
  • the thickness of each of the first high dielectric constant film 102E and the second high dielectric constant film 102F of the second insulating layer 102 can be changed arbitrarily.
  • the first high dielectric constant film 102E and the second high dielectric constant film 102F may have different thicknesses.
  • the thickness of the first high dielectric constant film 102E may be thicker than the thickness of the second high dielectric constant film 102F.
  • the thickness of the first high dielectric constant film 102E may be thinner than the thickness of the second high dielectric constant film 102F.
  • the relative dielectric constant of each of the lower high dielectric constant film 104C and the upper high dielectric constant film 104D of the fourth insulating layer 104 is higher than that of the fifth insulating layer 105. It can be changed arbitrarily within the range.
  • the dielectric constant of the lower high dielectric constant film 104C and the dielectric constant of the upper high dielectric constant film 104D may be equal to each other.
  • each of the lower high dielectric constant film 104C and the upper high dielectric constant film 104D may be formed of a material containing any one of SiN, SiON, and SiC.
  • the number of high dielectric constant films in the fourth insulating layer 104 can be changed arbitrarily.
  • the fourth insulating layer 104 may be formed of a single film (high dielectric constant film).
  • the fourth insulating layer 104 is formed of a material containing any one of SiN, SiON, and SiC. That is, the fourth insulating layer 104 has a higher dielectric constant than the third insulating layer 103.
  • the fourth insulating layer 104 may be formed of a stacked structure of three or more high dielectric constant films.
  • an etching stopper film 54A may be formed instead of the fourth insulating layer 104.
  • the thickness of each of the lower high dielectric constant film 104C and the upper high dielectric constant film 104D of the fourth insulating layer 104 can be changed arbitrarily.
  • the film thickness of the lower high dielectric constant film 104C and the film thickness of the upper high dielectric constant film 104D may be different from each other.
  • the lower high dielectric constant film 104C may be thicker than the upper high dielectric constant film 104D.
  • the thickness of the lower high dielectric constant film 104C may be thinner than the thickness of the upper high dielectric constant film 104D.
  • the relative permittivity of each of the third high dielectric constant film 107D and the fourth high dielectric constant film 107E of the seventh insulating layer 107 is the same as that of the eighth insulating layer 108 (sixth insulating layer 106). ) can be arbitrarily changed within a range higher than the relative dielectric constant.
  • the dielectric constant of the fourth high dielectric constant film 107E may be higher than the dielectric constant of the third high dielectric constant film 107D.
  • the fourth high dielectric constant film 107E may be formed of a material containing SiN, for example
  • the third high dielectric constant film 107D may be formed of a material containing SiON, for example.
  • the dielectric constant of the fourth high dielectric constant film 107E is about 7, and the dielectric constant of the third high dielectric constant film 107D is in the range of greater than 3.8 and less than 7.
  • the relative dielectric constant of the third high dielectric constant film 107D may be in a range of greater than 4 and less than 7.
  • the dielectric constant of the third high dielectric constant film 107D is adjusted within the above range depending on the concentration of N in SiON.
  • the dielectric constant of the fourth high dielectric constant film 107E may be equal to the dielectric constant of the third high dielectric constant film 107D.
  • each of the third high dielectric constant film 107D and the fourth high dielectric constant film 107E may be formed of a material containing SiN, for example.
  • the relative permittivity of each of the third high dielectric constant film 107D and the fourth high dielectric constant film 107E is about 7.
  • each of the high dielectric constant films 107D and 107E may be formed of a material containing SiON.
  • the dielectric constant of each of the high dielectric constant films 107D and 107E is in the range of greater than 3.8 and less than 7. In one example, the dielectric constant of each of the high dielectric constant films 107D and 107E may be in a range of greater than 4 and less than 7.
  • the dielectric constant of each high dielectric constant film 107D, 107E is adjusted within the above range depending on the concentration of N in SiON.
  • the number of high dielectric constant films in the seventh insulating layer 107 can be changed arbitrarily.
  • the seventh insulating layer 107 may be formed of a single film (high dielectric constant film).
  • the seventh insulating layer 107 is formed of a material containing any one of SiN, SiON, and SiC. That is, the seventh insulating layer 107 has a higher dielectric constant than the eighth insulating layer 108 (sixth insulating layer 106).
  • the seventh insulating layer 107 may be formed of a stacked structure of four or more high dielectric constant films.
  • the thickness of each of the third high dielectric constant film 107D and the fourth high dielectric constant film 107E of the seventh insulating layer 107 can be changed arbitrarily.
  • the third high dielectric constant film 107D and the fourth high dielectric constant film 107E may have different thicknesses.
  • the thickness of the third high dielectric constant film 107D may be thicker than the thickness of the fourth high dielectric constant film 107E.
  • the thickness of the third high dielectric constant film 107D may be thinner than the thickness of the fourth high dielectric constant film 107E.
  • the relative permittivity of each of the lower high dielectric constant film 109D and the upper high dielectric constant film 109E of the ninth insulating layer 109 is the same as that of the tenth insulating layer 110 (sixth insulating layer 106). It can be arbitrarily changed within a range higher than the dielectric constant of .
  • the dielectric constant of the lower high dielectric constant film 109D and the dielectric constant of the upper high dielectric constant film 109E may be equal to each other.
  • each of the lower high dielectric constant film 109D and the upper high dielectric constant film 109E may be formed of a material containing any one of SiN, SiON, and SiC.
  • the dielectric constant of the lower high dielectric constant film 109D may be lower than the dielectric constant of the upper high dielectric constant film 109E.
  • the lower high dielectric constant film 109D is formed of a material containing SiON
  • the upper high dielectric constant film 109E is formed of a material containing SiN.
  • the number of high dielectric constant films in the ninth insulating layer 109 can be changed arbitrarily.
  • the ninth insulating layer 109 may be formed of a single film (high dielectric constant film).
  • the ninth insulating layer 109 is formed of a material containing any one of SiN, SiON, and SiC. That is, the ninth insulating layer 109 has a higher dielectric constant than the tenth insulating layer 110 (sixth insulating layer 106).
  • the ninth insulating layer 109 may be formed of a stacked structure of three or more high dielectric constant films.
  • the thickness of each of the lower high dielectric constant film 109D and the upper high dielectric constant film 109E of the ninth insulating layer 109 can be changed arbitrarily.
  • the thickness of the upper high dielectric constant film 109E may be thicker than the thickness of the lower high dielectric constant film 109D.
  • the thickness of the upper high dielectric constant film 109E may be thinner than the thickness of the lower high dielectric constant film 109D.
  • the insulating member 150 interposed between the transformer chip 50 and the secondary die pad 70 may be omitted.
  • An example of this is shown in FIG. 33.
  • the transformer chip 50 differs from the sixth embodiment in the arrangement of a low voltage coil 21A, a high voltage coil 22A, a first high voltage coil 21C, and a second high voltage coil 22C. The details are the same as described in connection with FIG. 33, so the explanation will be omitted.
  • the transformer chip 50 may be divided into two, a first transformer chip and a second transformer chip.
  • the first transformer chip has transformers 18A and 18B integrated into one package
  • the second transformer chip has transformers 19A and 19B integrated into one package.
  • the first transformer chip is mounted on the primary die pad 60 and the second transformer chip is mounted on the secondary die pad 70.
  • the first transformer chip and the second transformer chip are arranged between the first chip 30 and the second chip 40 in the x direction.
  • the first transformer chip is connected to the first chip 30 by a wire W
  • the second transformer chip is connected to the second chip 40 by a wire W.
  • the first transformer chip and the second transformer chip are connected by a wire W.
  • the low voltage coil 21A (21B) is electrically connected to the primary circuit 13
  • the second high voltage coil 22C (22D) is electrically connected to the secondary circuit 14
  • the high voltage coil 22A ( 22B) and the first high voltage coil 21C (21D) are electrically connected to each other.
  • the arrangement configuration of the transformer chip 50 can be changed arbitrarily.
  • the transformer chip 50 may be mounted on the primary die pad 60.
  • both the first chip 30 and the transformer chip 50 are mounted on the primary die pad 60.
  • the transformer chip 50 may be mounted on the intermediate die pad 160.
  • the intermediate die pad 160 is arranged between the primary die pad 60 and the secondary die pad 70 in the x direction. Intermediate die pad 160 is not electrically connected to both primary die pad 60 and secondary die pad 70. That is, the intermediate die pad 160 is in an electrically floating state with respect to the primary die pad 60 and the secondary die pad 70.
  • the intermediate die pad 160 is made of the same material as the primary die pad 60 and the secondary die pad 70, for example. Here, the intermediate die pad 160 corresponds to the "third die pad".
  • the transformer chip 50 can be applied to systems other than the signal transmission device 10 of the fourth to sixth embodiments.
  • the transformer chip 50 may be applied to a primary side circuit module, for example. That is, the primary side circuit module includes the first chip 30, the transformer chip 50, and a sealing resin that seals these chips 30, 50.
  • the primary circuit module also includes a primary die pad 60 on which both the first chip 30 and the transformer chip 50 are mounted.
  • the first chip 30 is bonded to the primary die pad 60 by a first bonding material 91
  • the transformer chip 50 is bonded to the primary die pad 60 by a third bonding material 93.
  • the primary circuit 13 included in the first chip 30 corresponds to a "signal transmission circuit”
  • the first chip 30 corresponds to a "circuit chip”.
  • the primary side circuit module corresponds to the "insulation module”.
  • the transformer chip 50 may be applied to, for example, a secondary circuit module. That is, the secondary circuit module includes the second chip 40, the transformer chip 50, and a sealing resin that seals these chips 40, 50.
  • the secondary circuit module also includes a secondary die pad 70 on which both the second chip 40 and the transformer chip 50 are mounted.
  • the second chip 40 is bonded to the secondary die pad 70 by a second bonding material 92
  • the transformer chip 50 is bonded to the secondary die pad 70 by a third bonding material 93.
  • the secondary circuit 14 included in the second chip 40 corresponds to a "signal transmission circuit”
  • the second chip 40 corresponds to a "circuit chip”.
  • the secondary circuit module corresponds to the "insulation module”.
  • the insulation module includes the transformer chip 50 and a sealing resin that seals the transformer chip 50.
  • the insulation module also includes a die pad on which the transformer chip 50 is mounted.
  • the transformer chip 50 is bonded to the die pad by a third bonding material 93.
  • the configuration of the signal transmission device 10 can be changed arbitrarily.
  • the signal transmission device 10 may include the above-described primary side circuit module and the second chip 40.
  • the second chip 40 may be mounted on the secondary die pad 70, and both the secondary die pad 70 and the second chip 40 may be configured as a module sealed with a sealing resin.
  • the signal transmission device 10 includes a primary side circuit module and the above module.
  • the signal transmission device 10 may include the above-described secondary side circuit module and the first chip 30.
  • the first chip 30 may be mounted on the primary die pad 60, and both the primary die pad 60 and the first chip 30 may be configured as a module sealed with a sealing resin.
  • the signal transmission device 10 includes a secondary circuit module and the above module.
  • the direction of signal transmission in the signal transmission device 10 can be changed arbitrarily.
  • the signal transmission device 10 may be configured such that a signal is transmitted from the secondary circuit 14 to the primary circuit 13 via the transformer 15. More specifically, when a signal (for example, a feedback signal) from a drive circuit electrically connected to the secondary side circuit 14 and the secondary side terminal 12 is input to the secondary side terminal 12, the secondary side A signal is transmitted from the circuit 14 to the primary circuit 13 via the transformer 15. Then, a signal from the primary circuit 13 is output to a control device electrically connected to the primary circuit 13 via the primary terminal 11 .
  • the signal transmission device 10 may be configured so that signals are transmitted bidirectionally between the primary circuit 13 and the secondary circuit 14.
  • the signal transmission device 10 includes a primary circuit 13 and a secondary circuit 14 configured to transmit and/or receive signals with the primary circuit 13 via the transformer 15. It's okay to stay.
  • the term “on” includes the meanings of “on” and “over” unless the context clearly dictates otherwise. Therefore, the expression “A is formed on B” means that in each of the above embodiments, A can be placed directly on B by contacting B, but as a modification, A can be placed directly on B without contacting B. It is contemplated that it may be placed above the. That is, the term “on” does not exclude structures in which other members are formed between A and B.
  • the z direction used in this disclosure does not necessarily have to be the vertical direction, nor does it need to completely coincide with the vertical direction. Therefore, various structures according to the present disclosure are not limited to "up” and “down” in the z direction described herein to be “up” and “down” in the vertical direction.
  • the x direction may be a vertical direction
  • the y direction may be a vertical direction.
  • the first coil (22A) has a first end surface (23) facing the second coil (21A) in the thickness direction (z direction) of the element insulating layer (54), and a first end surface (23).
  • the element insulating layer (54) is a third insulating layer (103); a second insulating layer (102) laminated on the third insulating layer (103) and having a higher dielectric constant than the third insulating layer (103); a first insulating layer (101) laminated on the second insulating layer (102) and having a lower dielectric constant than the second insulating layer (102);
  • the first coil (22A) is provided within the first insulating layer (101) with the first end surface (23) in contact with the second insulating layer (102). Insulating chip (50).
  • the second insulating layer (102) is a first high dielectric constant film (102A) in contact with the first end surface (23); a second high dielectric constant film (102B) having a lower dielectric constant than the first high dielectric constant film (102A) and in contact with the third insulating layer (103); Supplementary Note 1-1 or 1-2 Insulating chip as described in .
  • the second insulating layer (102) includes a third high dielectric constant film (102C) having a higher dielectric constant than the second high dielectric constant film (102B), The insulating chip according to appendix 1-3, wherein the third high dielectric constant film (102C) is formed on the first high dielectric constant film (102A).
  • the first insulating layer (101) and the third insulating layer (103) are formed of a material containing SiO2 , The insulating chip according to any one of Supplementary Notes 1-1 to 1-5, wherein the second insulating layer (102) is formed of a material containing any one of SiN, SiON, and SiC.
  • the first high dielectric constant film (102A) is formed of a material containing SiN
  • the insulating chip according to appendix 1-3 wherein the second high dielectric constant film (102B) is formed of a material containing SiON.
  • the first high dielectric constant film (102A) is formed of a material containing SiN
  • the second high dielectric constant film (102B) is formed of a material containing SiON
  • the insulating chip according to appendix 1-4 wherein the third high dielectric constant film (102C) is formed of a material containing SiN.
  • the element insulating layer (54) is a fourth insulating layer (104) laminated on the first insulating layer (101) so as to be in contact with the second end surface (24), and having a higher dielectric constant than the first insulating layer (101); a fifth insulating layer (105) laminated on the fourth insulating layer (104) and having a lower dielectric constant than the fourth insulating layer (104); any one of Supplementary Notes 1-1 to 1-8.
  • the insulating chip according to one.
  • the fourth insulating layer (104) is formed of a material containing SiN
  • the second coil (21A) has a third end surface (26) facing the first coil (22A) in the thickness direction (z direction) of the element insulating layer (54), and a third end surface (26). a fourth end surface (27) opposite to the second side surface (28);
  • the element insulating layer (54) is a sixth insulating layer (106); a seventh insulating layer (107) laminated on the sixth insulating layer (106) and having a higher dielectric constant than the sixth insulating layer (106); an eighth insulating layer (108) laminated on the seventh insulating layer (107) and having a lower dielectric constant than the seventh insulating layer (107);
  • the second coil (21A) is provided in the sixth insulating layer (106) with the third end surface (26) in contact with the seventh insulating layer (107). Notes 1-1 to 1 -10.
  • the insulating chip according to any one of 10.
  • the seventh insulating layer (107) is a fourth high dielectric constant film (107A) in contact with the third end surface (26); and a fifth high dielectric constant film (107B) having a lower dielectric constant than the fourth high dielectric constant film (107A) and in contact with the eighth insulating layer (108). Chip.
  • the seventh insulating layer (107) includes a sixth high dielectric constant film (107C) having a higher dielectric constant than the fifth high dielectric constant film (107B), The insulating chip according to appendix 1-12, wherein the fourth high dielectric constant film (107A) is interposed between the fifth high dielectric constant film (107B) and the sixth high dielectric constant film (107C). .
  • the sixth insulating layer (106) and the eighth insulating layer (108) are formed of a material containing SiO2 , The insulating chip according to any one of Supplementary Notes 1-11 to 1-14, wherein the seventh insulating layer (107) is formed of a material containing any one of SiN, SiON, and SiC.
  • the insulating chip (50) is an element insulating layer (54); a first coil (22A) embedded in the element insulating layer (54); a second coil (21A) embedded in the element insulating layer (54) and disposed opposite to the first coil (22A) in the thickness direction (z direction) of the element insulating layer (54);
  • the first coil (22A) has a first end surface (23) facing the second coil (21A) in the thickness direction (z direction) of the element insulating layer (54), and a first end surface (23).
  • the element insulating layer (54) is a third insulating layer (103); a second insulating layer (102) laminated on the third insulating layer (103) and having a higher dielectric constant than the third insulating layer (103); a first insulating layer (101) laminated on the second insulating layer (102) and having a lower dielectric constant than the second insulating layer (102);
  • the first coil (22A) is provided within the first insulating layer (101) with the first end surface (23) in contact with the second insulating layer (102).
  • Signal transmission device (10) is provided within the first insulating layer (101) with the first end surface (23) in contact with the second insulating layer (102).
  • the fourth insulating layer (104) is a lower high dielectric constant film (104A) in contact with the second end surface (24) of the first coil (22A); an upper high dielectric constant film (104B) formed on the lower high dielectric constant film (104A) and having a lower dielectric constant than the lower high dielectric constant film (104A), as described in Appendix 1-9. insulation chip.
  • the lower high dielectric constant film (104A) is formed of a material containing SiN
  • the element insulating layer (54) is a ninth insulating layer (109) that is in contact with the fourth end surface (27) of the second coil (21A) and has a higher dielectric constant than the sixth insulating layer (106); a tenth insulating layer (110) formed on the opposite side of the ninth insulating layer (109) from the sixth insulating layer (106) and having a relative permittivity lower than that of the ninth insulating layer (109); ,
  • the insulating chip according to any one of Supplementary Notes 1-11 to 1-15.
  • the ninth insulating layer (109) is an upper high dielectric constant film (109A) in contact with the fourth end surface (27);
  • the upper high dielectric constant film (109A) is formed of a material containing SiN
  • the insulating chip (50) is a first transformer (18A) having the first coil (22A) and the second coil (21A); a second transformer (19A) embedded in the element insulating layer (54) and having a third coil (21C) and a fourth coil (22C) arranged opposite to each other;
  • the first circuit (13) and the second circuit (14) are connected to each other via the first transformer (18A) and the second transformer (19A), which are connected in series.
  • the signal transmission device according to any one of Supplementary Notes 1-16 to 1-18, which transmits a signal via a transformer (18A) and the second transformer (19A).
  • the first coil (22A) is electrically connected to the third coil (21C), The first coil (22A) is arranged at a position aligned with the third coil (21C) in the thickness direction (z direction) of the element insulating layer (54).
  • the second coil (21A) is arranged at a position aligned with the fourth coil (22C) in the thickness direction (z direction) of the element insulating layer (54).
  • the insulating chip (50) includes a substrate (53), The element insulating layer (54) is formed on the substrate (53), Signal transmission according to any one of Supplementary Notes 1-24 to 1-26, wherein an insulating member (150) is provided on a side of the substrate (53) opposite to the element insulating layer (54).
  • Device includes a substrate (53), The element insulating layer (54) is formed on the substrate (53), Signal transmission according to any one of Supplementary Notes 1-24 to 1-26, wherein an insulating member (150) is provided on a side of the substrate (53) opposite to the element insulating layer (54).
  • the signal transmission device (10) transmits a signal from the first circuit (13) to the second circuit via a transformer (15A, 15B) having the first coil (22A, 22B) and the second coil (21A, 21B).
  • a signal is transmitted toward the circuit (14),
  • the transformer (15A, 15B) includes a first signal transformer (15A) and a second signal transformer (15B),
  • the signal transmitted via the transformer (15A, 15B) includes a first signal and a second signal,
  • the first signal is transmitted from the first circuit (13) to the second circuit (14) via the first signal transformer (15A)
  • the second signal is transmitted from the first circuit (13) to the second circuit (14) via the second signal transformer (15B).
  • the signal transmission device according to item 1.
  • the insulating chip (50) is a first transformer (18A) having the first coil (22A) and the second coil (21A); a second transformer (19A) embedded in the element insulating layer (54) and having a third coil (21C) and a fourth coil (22C) arranged opposite to each other;
  • the first transformer (18A) and the second transformer (19A) are connected in series to each other within the element insulating layer (54). insulation chip.
  • An insulating chip (50) according to any one of Supplementary Notes 1-1 to 1-15, An insulating module comprising: a circuit chip (30/40) including a signal transmission circuit (13/14) electrically connected to the insulating chip (50).
  • An insulation module comprising: a sealing resin that seals the insulation chip.
  • the first coil (22A) has a first end surface (23) facing the second coil (21A) in the thickness direction (z direction) of the element insulating layer (54), and a first end surface (23).
  • the element insulating layer (54) is a first insulating layer (101); a first trench (120) formed in the first insulating layer (101) and having a first trench bottom surface (122) and a first trench side surface (121); a first coating layer (111) formed on the first trench bottom surface (122) and the first trench side surface (121) and having a higher dielectric constant than the first insulating layer (101);
  • the first coil (22A) is provided in the first trench (120) with the first end surface (23) and the first side surface (25) in contact with the first coating layer (111). Insulated chip (50).
  • the element insulating layer (54) is a second insulating layer (102) having a higher dielectric constant than the first insulating layer (101) and in contact with the first insulating layer (101); a third insulating layer (103) having a lower dielectric constant than the second insulating layer (102) and in contact with the second insulating layer (102) on the opposite side of the first insulating layer (101); , including; The insulating chip according to appendix 2-1, wherein the second insulating layer (102) constitutes the bottom surface (122) of the first trench and is in contact with the first coating layer (111).
  • the second insulating layer (102) includes a first high dielectric constant film (102E) in contact with the third insulating layer (103), The insulating chip according to appendix 2-2, wherein the first high dielectric constant film (102E) has a dielectric constant lower than that of the first coating layer (111).
  • the second insulating layer (102) is formed on the first high dielectric constant film (102E), and is a second high dielectric constant film (102F) having a higher dielectric constant than the first high dielectric constant film (102E). ), including The insulating chip according to appendix 2-4, wherein the second high dielectric constant film (102F) and the first coating layer (111) have the same dielectric constant.
  • the first insulating layer (101) is formed of a material containing SiO 2 , The insulating chip according to any one of Supplementary Notes 2-1 to 2-6, wherein the first coating layer (111) is formed of a material containing any one of SiN, SiON, and SiC.
  • the element insulating layer (54) is a fourth insulating layer (104) that is laminated on the first insulating layer (101), is in contact with the second end surface (24), and has a higher dielectric constant than the first insulating layer (101); a fifth insulating layer (105) laminated on the fourth insulating layer (104) and having a relative dielectric constant lower than that of the fourth insulating layer (104); any one of Supplementary notes 2-1 to 2-7.
  • the insulating chip according to one.
  • the first coating layer (170) includes: a first high dielectric constant coating film (171) in contact with the first trench bottom surface (122) and the first trench side surface (121); A second high dielectric constant coating film (172) laminated on the first high dielectric constant coating film (171), the insulating chip according to any one of Supplementary Notes 2-1 to 2-8.
  • the second coil (21A) has a third end surface (26) facing the first coil (22A) in the thickness direction (z direction) of the element insulating layer (54), and a third end surface (26). a fourth end surface (27) opposite to the second side surface (28);
  • the element insulating layer (54) is a sixth insulating layer (106); a second trench (130) formed in the sixth insulating layer (106) and having a second trench bottom surface (132) and a second trench side surface (131); a second coating layer (112) formed on the second trench bottom surface (132) and the second trench side surface (131) and having a higher dielectric constant than the sixth insulating layer (106);
  • the second coil (21A) is provided in the second trench (130) with the fourth end surface (27) and the second side surface (28) in contact with the second coating layer (112). Insulating chip described in any one of Supplementary Notes 2-1 to 2-10.
  • the element insulating layer (54) has a higher dielectric constant than the sixth insulating layer (106) and includes a seventh insulating layer (107) in contact with the sixth insulating layer (106), The insulating chip according to appendix 2-11, wherein the seventh insulating layer (107) is in contact with the second coating layer (112).
  • the element insulating layer (54) has a lower dielectric constant than the seventh insulating layer (107), and includes an eighth insulating layer (108) laminated on the seventh insulating layer (107). Supplementary Note 2-12 Or the insulating chip described in 2-13.
  • the element insulating layer (54) includes an element surface (54s) and an element back surface (54r) opposite to the element surface (54s),
  • the first coil (22A) is arranged closer to the element surface (54s) than the second coil (21A), According to any one of Supplementary notes 2-1 to 2-14, a part of the element insulating layer (54) is interposed between the first coil (22A) and the second coil (21A). Insulated tip as described.
  • the first coil is a high voltage coil (22A), The insulating chip according to appendix 2-15, wherein the second coil is a low voltage coil (21A).
  • the insulating chip (50) is an element insulating layer (54); a first coil (22A) embedded in the element insulating layer (54); a second coil (21A) embedded in the element insulating layer (54) and disposed opposite to the first coil (22A) in the thickness direction (z direction) of the element insulating layer (54);
  • the first coil (22A) has a first end surface (23) facing the second coil (21A) in the thickness direction (z direction) of the element insulating layer (54), and a first end surface (23).
  • the element insulating layer (54) is a first insulating layer (101); a first trench (120) formed in the first insulating layer (101) and having a first trench bottom surface (122) and a first trench side surface (121); a first coating layer (111) formed on the first trench bottom surface (122) and the first trench side surface (121) and having a higher dielectric constant than the first insulating layer (101);
  • the first coil (22A) is provided in the first trench (120) with the first end surface (23) and the first side surface (25) in contact with the first coating layer (111).
  • the fourth insulating layer (104) is a lower high dielectric constant film (104C) in contact with the second end surface (24) of the first coil (22A); an upper high dielectric constant film (104D) formed on the lower high dielectric constant film (104C) and having a lower dielectric constant than the lower high dielectric constant film (104C), as described in Appendix 2-8. insulation chip.
  • the lower high dielectric constant film (104C) is formed of a material containing SiN
  • the element insulating layer (54) is a ninth insulating layer (109) that is in contact with the fourth end surface (27) of the second coil (21A) and has a higher dielectric constant than the sixth insulating layer (106); a tenth insulating layer (110) formed on the opposite side of the ninth insulating layer (109) from the sixth insulating layer (106) and having a relative permittivity lower than that of the ninth insulating layer (109); , the insulating chip according to any one of Supplementary Notes 2-12 to 2-14.
  • the ninth insulating layer (109) is an upper high dielectric constant film (109E) in contact with the fourth end surface (27);
  • the upper high dielectric constant film (109E) is formed of a material containing SiN
  • the insulating chip (50) is a first transformer (18A) having the first coil (22A) and the second coil (21A); a second transformer (19A) embedded in the element insulating layer (54) and having a third coil (21C) and a fourth coil (22C) arranged opposite to each other;
  • the first circuit (13) and the second circuit (14) are connected to each other via the first transformer (18A) and the second transformer (19A), which are connected in series.
  • the signal transmission device according to any one of Supplementary Notes 2-17 to 2-19, which transmits a signal via a transformer (18A) and the second transformer (19A).
  • the first coil (22A) is electrically connected to the third coil (21C), The first coil (22A) is arranged at a position aligned with the third coil (21C) in the thickness direction (z direction) of the element insulating layer (54).
  • the second coil (21A) is arranged at a position aligned with the fourth coil (22C) in the thickness direction (z direction) of the element insulating layer (54).
  • the insulating chip (50) includes a substrate (53), The element insulating layer (54) is formed on the substrate (53), Signal transmission according to any one of Supplementary Notes 2-25 to 2-27, wherein an insulating member (150) is provided on a side of the substrate (53) opposite to the element insulating layer (54).
  • Device includes a substrate (53), The element insulating layer (54) is formed on the substrate (53), Signal transmission according to any one of Supplementary Notes 2-25 to 2-27, wherein an insulating member (150) is provided on a side of the substrate (53) opposite to the element insulating layer (54).
  • the signal transmission device (10) transmits a signal from the first circuit (13) to the second circuit via a transformer (15A, 15B) having the first coil (22A, 22B) and the second coil (21A, 21B).
  • a signal is transmitted toward the circuit (14),
  • the transformer (15A, 15B) includes a first signal transformer (15A) and a second signal transformer (15B),
  • the signal transmitted via the transformer (15A, 15B) includes a first signal and a second signal,
  • the first signal is transmitted from the first circuit (13) to the second circuit (14) via the first signal transformer (15A)
  • the second signal is transmitted from the first circuit (13) to the second circuit (14) via the second signal transformer (15B). Any one of Supplementary Notes 2-17 to 2-19. 1.
  • the signal transmission device according to claim 1.
  • the insulating chip (50) is a first transformer (18A) having the first coil (22A) and the second coil (21A); a second transformer (19A) embedded in the element insulating layer (54) and having a third coil (21C) and a fourth coil (22C) arranged opposite to each other;
  • the first transformer (18A) and the second transformer (19A) are connected to each other in series within the element insulating layer (54). insulation chip.
  • An insulating chip (50) according to any one of Supplementary Notes 2-1 to 2-16, An insulating module comprising: a circuit chip (30/40) including a signal transmission circuit (13/14) electrically connected to the insulating chip (50).
  • An insulation module comprising: a sealing resin that seals the insulation chip.
  • Second side surface 28A Upper end portion 30... First chip 30s... Chip surface 30r... Chip back surface 31... First electrode pad 32... Second electrode pad 33... First substrate 34... Wiring layer 40... Second chip 40s... Chip surface 40r... Chip back surface 41... First electrode pad 42... Second electrode pad 43... Second substrate 44... Wiring layer 50... Transformer chip 50s... Chip surface 50r... Chip back surface 51, 51A, 51B...
  • Upper side High dielectric constant film 109C...groove 110 ...10th insulating layer 111...first coating layer 111A...side surface portion 111B...bottom surface portion 111C...lower end portion 112...second coating layer 120...first trench 121...first trench side surface 122... First trench bottom surface 130... Second trench 131... Second trench side surface 132... Second trench side surface 140... Second insulating layer 141... First high dielectric constant film 142... Second high dielectric constant film 150... Insulating member 160...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

トランスチップは、素子絶縁層と、素子絶縁層に埋め込まれた高電圧コイルおよび低電圧コイルと、を備える。高電圧コイルは、ｚ方向において低電圧コイル側を向く第１端面と、第１端面とは反対側の第２端面と、第１側面と、を含む。素子絶縁層は、第３絶縁層と、第３絶縁層上に積層され、第３絶縁層よりも比誘電率が高い第２絶縁層と、第２絶縁層上に積層され、第２絶縁層よりも比誘電率が低い第１絶縁層と、を含む。高電圧コイルは、第１端面が第２絶縁層に接した状態で第１絶縁層内に設けられている。

Description

絶縁チップおよび信号伝達装置
　本開示は、絶縁チップおよび信号伝達装置に関する。
　信号伝達装置の一例として、トランジスタ等のスイッチング素子のゲートにゲート電圧を印加する絶縁型のゲートドライバが知られている。このようなゲートドライバに用いられる絶縁チップの一例として、素子絶縁層内において、素子絶縁層の厚さ方向に互いに対向配置された第１コイルおよび第２コイルを含む構造が知られている（たとえば特許文献１参照）。
特開２０１８－７８１６９号公報
　ところで、上記のような絶縁チップにおいて、たとえば第１コイルに対して生じる電界集中は、絶縁チップにおいて絶縁耐圧の低下を招くおそれがある。
　本開示の一態様による絶縁チップは、素子絶縁層と、前記素子絶縁層に埋め込まれた第１コイルと、前記素子絶縁層に埋め込まれ、前記素子絶縁層の厚さ方向において前記第１コイルと対向配置された第２コイルと、を備え、前記第１コイルは、前記素子絶縁層の厚さ方向において前記第２コイル側を向く第１端面と、前記第１端面とは反対側の第２端面と、第１側面と、を含み、前記素子絶縁層は、第３絶縁層と、前記第３絶縁層上に積層され、前記第３絶縁層よりも比誘電率が高い第２絶縁層と、前記第２絶縁層上に積層され、前記第２絶縁層よりも比誘電率が低い第１絶縁層と、を含み、前記第１コイルは、前記第１端面が前記第２絶縁層に接した状態で前記第１絶縁層内に設けられている。
　本開示の一態様による信号伝達装置は、第１回路を含む第１チップと、絶縁チップと、前記絶縁チップを介して前記第１回路と信号の送信および受信の少なくとも一方を行うように構成された第２回路を含む第２チップと、を備え、前記絶縁チップは、素子絶縁層と、前記素子絶縁層に埋め込まれた第１コイルと、前記素子絶縁層に埋め込まれ、前記素子絶縁層の厚さ方向において前記第１コイルと対向配置された第２コイルと、を備え、前記第１コイルは、前記素子絶縁層の厚さ方向において前記第２コイル側を向く第１端面と、前記第１端面とは反対側の第２端面と、第１側面と、を含み、前記素子絶縁層は、第３絶縁層と、前記第３絶縁層上に積層され、前記第３絶縁層よりも比誘電率が高い第２絶縁層と、前記第２絶縁層上に積層され、前記第２絶縁層よりも比誘電率が低い第１絶縁層と、を含み、前記第１コイルは、前記第１端面が前記第２絶縁層に接した状態で前記第１絶縁層内に設けられている。
　本開示の絶縁チップおよび信号伝達装置によれば、第１コイルに対する電界集中を緩和できる。
図１は、第１実施形態の信号伝達装置の回路構成を模式的に示す回路図である。 図２は、第１実施形態の信号伝達装置の概略断面図である。 図３は、図２の信号伝達装置における絶縁チップの概略断面図である。 図４は、図３の第１コイルおよびその周辺の拡大図である。 図５は、図３の第２コイルおよびその周辺の拡大図である。 図６は、第１実施形態の絶縁チップの製造工程を示す概略断面図である。 図７は、図６に続く製造工程を示す概略断面図である。 図８は、図７に続く製造工程を示す概略断面図である。 図９は、図８に続く製造工程を示す概略断面図である。 図１０は、図９に続く製造工程を示す概略断面図である。 図１１は、図１０に続く製造工程を示す概略断面図である。 図１２は、図１１に続く製造工程を示す概略断面図である。 図１３は、図１２に続く製造工程を示す概略断面図である。 図１４は、図１３に続く製造工程を示す概略断面図である。 図１５は、図１４に続く製造工程を示す概略断面図である。 図１６は、図１５に続く製造工程を示す概略断面図である。 図１７は、第２実施形態の絶縁チップにおける第１コイルおよびその周辺を拡大して示す概略断面図である。 図１８は、第２実施形態の絶縁チップの製造工程を示す概略断面図である。 図１９は、図１８に続く製造工程を示す概略断面図である。 図２０は、図１９に続く製造工程を示す概略断面図である。 図２１は、図２０に続く製造工程を示す概略断面図である。 図２２は、図２１に続く製造工程を示す概略断面図である。 図２３は、図２２に続く製造工程を示す概略断面図である。 図２４は、図２３に続く製造工程を示す概略断面図である。 図２５は、図２４に続く製造工程を示す概略断面図である。 図２６は、図２５に続く製造工程を示す概略断面図である。 図２７は、図２６に続く製造工程を示す概略断面図である。 図２８は、第３実施形態の信号伝達装置の回路構成を模式的に示す回路図である。 図２９は、第３実施形態の信号伝達装置の概略断面図である。 図３０は、図２９の信号伝達装置における絶縁チップの概略断面図である。 図３１は、変更例の絶縁チップにおける第１コイルおよびその周辺を拡大して示す概略断面図である。 図３２は、変更例の絶縁チップにおける第１コイルおよびその周辺を拡大して示す概略断面図である。 図３３は、変更例の絶縁チップの概略断面図である。 図３４は、変更例の信号伝達装置の概略断面図である。 図３５は、第４実施形態の信号伝達装置における絶縁チップの概略断面図である。 図３６は、図３５の第１コイルおよびその周辺の拡大図である。 図３７は、図３６の第１コイルの一部およびその周辺の拡大図である。 図３８は、図３５の第２コイルおよびその周辺の拡大図である。 図３９は、第４実施形態の絶縁チップの製造工程を示す概略断面図である。 図４０は、図３９に続く製造工程を示す概略断面図である。 図４１は、図４０に続く製造工程を示す概略断面図である。 図４２は、図４１に続く製造工程を示す概略断面図である。 図４３は、図４２に続く製造工程を示す概略断面図である。 図４４は、図４３に続く製造工程を示す概略断面図である。 図４５は、図４４に続く製造工程を示す概略断面図である。 図４６は、図４５に続く製造工程を示す概略断面図である。 図４７は、図４６に続く製造工程を示す概略断面図である。 図４８は、図４７に続く製造工程を示す概略断面図である。 図４９は、図４８に続く製造工程を示す概略断面図である。 図５０は、図４９に続く製造工程を示す概略断面図である。 図５１は、図５０に続く製造工程を示す概略断面図である。 図５２は、図５１に続く製造工程を示す概略断面図である。 図５３は、第５実施形態の絶縁チップにおける第１コイルおよびその周辺を拡大して示す概略断面図である。 図５４は、図５３の第１コイルの一部およびその周辺の拡大図である。 図５５は、変更例の絶縁チップにおける第１コイルおよびその周辺を拡大して示す概略断面図である。
　以下、添付図面を参照して本開示における絶縁チップおよび信号伝達装置のいくつかの実施形態を説明する。
　なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
　以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図していない。
　［第１実施形態］
　（信号伝達装置の構成）
　図１および図２を参照して、第１実施形態の信号伝達装置１０の概略構成について説明する。図１は、信号伝達装置１０の回路構成の一例を簡略化して示している。図２は、信号伝達装置１０の一部の内部構成を示す模式的な断面構造の一例を示している。なお、図２では、便宜上、ハッチング線を省略している。
　図１に示すように、信号伝達装置１０は、１次側端子１１と２次側端子１２との間を電気的に絶縁しつつパルス信号を伝達する装置である。信号伝達装置１０は、たとえばデジタルアイソレータである。デジタルアイソレータの一例はＤＣ／ＤＣコンバータである。信号伝達装置１０は、１次側端子１１に電気的に接続された１次側回路１３と、２次側端子１２に電気的に接続された２次側回路１４と、１次側回路１３と２次側回路１４とを電気的に絶縁するトランス１５と、を有する信号伝達回路１０Ａを備える。ここで、本実施形態では、１次側回路１３は「第１回路」に対応し、２次側回路１４は「第２回路」に対応している。
　１次側回路１３は、第１電圧Ｖ１が印加されることによって動作するように構成された回路である。１次側回路１３は、たとえば外部の制御装置（図示略）に電気的に接続されている。
　２次側回路１４は、第１電圧Ｖ１とは異なる第２電圧Ｖ２が印加されることによって動作するように構成された回路である。第２電圧Ｖ２は、たとえば第１電圧Ｖ１よりも高い。第１電圧Ｖ１および第２電圧Ｖ２は直流電圧である。２次側回路１４は、たとえば制御装置の制御対象となる駆動回路に電気的に接続されている。駆動回路の一例は、スイッチング回路である。
　信号伝達回路１０Ａにおいては、制御装置からの制御信号が１次側端子１１を介して１次側回路１３に入力されると、１次側回路１３からトランス１５を介して２次側回路１４に信号が伝達される。そして、２次側回路１４に伝達された信号は、２次側回路１４から２次側端子１２を介して駆動回路に出力される。
　上述のとおり、信号伝達回路１０Ａは、トランス１５によって１次側回路１３と２次側回路１４とが電気的に絶縁されている。より詳細には、トランス１５によって１次側回路１３と２次側回路１４との間で直流電圧が伝達されることが規制されている一方、パルス信号の伝達は可能となっている。
　すなわち、１次側回路１３と２次側回路１４とが絶縁されている状態とは、１次側回路１３と２次側回路１４との間において、直流電圧の伝達が遮断されている状態を意味し、１次側回路１３から２次側回路１４へのパルス信号の伝達については許容している。このように、２次側回路１４は、１次側回路１３と信号の受信を行うように構成されている。
　信号伝達装置１０の絶縁耐圧は、たとえば２５００Ｖｒｍｓ以上７５００Ｖｒｍｓ以下である。本実施形態の信号伝達装置１０の絶縁耐圧は、５７００Ｖｒｍｓ程度である。ただし、信号伝達装置１０の絶縁耐圧の具体的な数値はこれに限られず任意である。また、本実施形態では、１次側回路１３のグランドと２次側回路１４のグランドとのそれぞれが独立して設けられている。
　次に、信号伝達装置１０の詳細な構成について説明する。
　本実施形態の信号伝達装置１０は、１次側回路１３から２次側回路１４に向けて２種類の信号を伝達させることに対応させて、トランス１５を２つ備えている。より詳細には、信号伝達装置１０は、１次側回路１３から２次側回路１４への第１信号の伝達に用いられるトランス１５と、１次側回路１３から２次側回路１４への第２信号の伝達に用いられるトランス１５と、を備える。本実施形態では、第１信号は信号伝達装置１０に入力される外部信号の立ち上がり情報を含む信号であり、第２信号は外部信号の立ち下がり情報を含む信号である。第１信号および第２信号によってパルス信号が生成される。
　以下、説明の便宜上、第１信号の伝達に用いられるトランス１５を「トランス１５Ａ」とし、第２信号の伝達に用いられるトランス１５を「トランス１５Ｂ」とする。ここで、本実施形態では、トランス１５Ａは「第１信号用トランス」に対応し、トランス１５Ｂは「第２信号用トランス」に対応している。
　信号伝達装置１０は、１次側回路１３とトランス１５Ａとを接続する１次側信号線１６Ａと、１次側回路１３とトランス１５Ｂとを接続する１次側信号線１６Ｂと、トランス１５Ａと２次側回路１４とを接続する２次側信号線１７Ａと、２次側回路１４とトランス１５Ｂとを接続する２次側信号線１７Ｂと、を備える。１次側信号線１６Ａは第１信号を１次側回路１３からトランス１５Ａに伝達し、１次側信号線１６Ｂは第２信号を１次側回路１３からトランス１５Ｂに伝達する。２次側信号線１７Ａは第１信号をトランス１５Ａから２次側回路１４に伝達し、２次側信号線１７Ｂは第２信号をトランス１５Ｂから２次側回路１４に伝達する。このように、第１信号は、１次側回路１３から１次側信号線１６Ａ、トランス１５Ａ、および２次側信号線１７Ａの順に介して２次側回路１４に伝達される。第２信号は、１次側回路１３から１次側信号線１６Ｂ、トランス１５Ｂ、および２次側信号線１７Ｂの順に介して２次側回路１４に伝達される。
　トランス１５Ａは、１次側回路１３から２次側回路１４に第１信号を伝達する一方、１次側回路１３と２次側回路１４とを電気的に絶縁している。トランス１５Ｂは、１次側回路１３から２次側回路１４に第２信号を伝達する一方、１次側回路１３と２次側回路１４とを電気的に絶縁している。
　本実施形態におけるトランス１５Ａ，１５Ｂの絶縁耐圧は、たとえば２５００Ｖｒｍｓ以上７５００Ｖｒｍｓ以下である。なお、トランス１５Ａ，１５Ｂの絶縁耐圧は、２５００Ｖｒｍｓ以上５７００Ｖｒｍｓ以下であってもよい。ただし、トランス１５Ａ，１５Ｂの絶縁耐圧の具体的な数値はこれに限られず任意である。
　トランス１５Ａは、低電圧コイル２１Ａと、低電圧コイル２１Ａと電気的に絶縁されておりかつ磁気結合可能な高電圧コイル２２Ａと、を有する。
　低電圧コイル２１Ａは、１次側信号線１６Ａによって１次側回路１３に接続されている一方、１次側回路１３のグランドに接続されている。つまり、低電圧コイル２１Ａの第１端部は１次側回路１３に電気的に接続されており、低電圧コイル２１Ａの第２端部は１次側回路１３のグランドに電気的に接続されている。
　高電圧コイル２２Ａは、２次側信号線１７Ａによって２次側回路１４に接続されている一方、２次側回路１４のグランドに接続されている。つまり、高電圧コイル２２Ａの第１端部は２次側回路１４に電気的に接続されており、高電圧コイル２２Ａの第２端部は２次側回路１４のグランドに電気的に接続されている。
　トランス１５Ｂは、低電圧コイル２１Ｂと、低電圧コイル２１Ｂと電気的に絶縁されておりかつ磁気結合可能な高電圧コイル２２Ｂと、を有する。なお、図１に示すとおり、低電圧コイル２１Ｂおよび高電圧コイル２２Ｂの接続構成は、低電圧コイル２１Ａおよび高電圧コイル２２Ａの接続構成と同じであるため、その詳細な説明を省略する。
　図２に示すように、信号伝達装置１０は、複数の半導体チップが１パッケージ化された半導体装置である。図示していないが、信号伝達装置１０のパッケージ形式はたとえばＳＯ（Small Outline）系であり、本実施形態ではＳＯＰ（Small Outline Package）である。なお、信号伝達装置１０のパッケージ形式は任意に変更可能である。
　信号伝達装置１０は、半導体チップとして第１チップ３０、第２チップ４０、およびトランスチップ５０を備える。また、信号伝達装置１０は、第１チップ３０が実装された１次側ダイパッド６０と、第２チップ４０が実装された２次側ダイパッド７０と、各ダイパッド６０，７０および各チップ３０，４０，５０を封止する封止樹脂８０と、を備える。ここで、本実施形態では、トランスチップ５０は「絶縁チップ」に対応し、１次側ダイパッド６０は「第１ダイパッド」に対応し、２次側ダイパッド７０は「第２ダイパッド」に対応している。
　封止樹脂８０は、電気絶縁性を有する材料によって形成されている。このような材料の一例として、黒色のエポキシ樹脂が用いられている。封止樹脂８０は、ｚ方向を厚さ方向とする矩形板状に形成されている。
　１次側ダイパッド６０および２次側ダイパッド７０の双方は、平板状に形成されている。１次側ダイパッド６０および２次側ダイパッド７０の双方は、導電性を有する材料によって形成されている。本実施形態では、各ダイパッド６０，７０は、Ｃｕ（銅）を含む材料によって形成されている。なお、各ダイパッド６０，７０は、Ａｌ（アルミニウム）等の他の金属材料によって形成されていてもよい。また、各ダイパッド６０，７０を構成する材料は導電性を有する材料に限られない。たとえば、各ダイパッド６０，７０はアルミナ等のセラミックスによって形成されていてもよい。つまり、各ダイパッド６０，７０は、電気絶縁性を有する材料によって形成されていてもよい。
　ｚ方向から視て、１次側ダイパッド６０および２次側ダイパッド７０は、互いに離隔した状態で並んで配列されている。ｚ方向から視て、１次側ダイパッド６０および２次側ダイパッド７０の配列方向をｘ方向とする。ｚ方向から視て、ｘ方向と直交する方向をｙ方向とする。
　本実施形態では、トランスチップ５０は、２次側ダイパッド７０に実装されている。つまり、２次側ダイパッド７０には、トランスチップ５０および第２チップ４０の双方が実装されている。トランスチップ５０および第２チップ４０は、２次側ダイパッド７０においてｘ方向に互いに離隔して配列されている。このため、各チップ３０，４０，５０は、ｘ方向において互いに離隔して配列されているといえる。本実施形態では、各チップ３０，４０，５０は、ｘ方向において１次側ダイパッド６０から２次側ダイパッド７０に向かうにつれて、第１チップ３０、トランスチップ５０、および第２チップ４０の順に配置されている。換言すると、トランスチップ５０は、ｘ方向において第１チップ３０と第２チップ４０との間に配置されている。
　信号伝達装置１０の絶縁耐圧を予め設定された絶縁耐圧とするため、各ダイパッド６０，７０を互いに離隔させる必要がある。本実施形態では、ｚ方向から視て、１次側ダイパッド６０と２次側ダイパッド７０とのｘ方向の間の距離は、第２チップ４０とトランスチップ５０とのｘ方向の間の距離よりも大きい。このため、ｚ方向から視て、第１チップ３０とトランスチップ５０とのｘ方向の間の距離は、第２チップ４０とトランスチップ５０とのｘ方向の間の距離よりも大きい。換言すると、トランスチップ５０は、第１チップ３０よりも第２チップ４０の近くに配置されている。
　第１チップ３０は、ｚ方向において互いに反対側を向くチップ表面３０ｓおよびチップ裏面３０ｒを有する。チップ裏面３０ｒは、１次側ダイパッド６０の側を向いている。ここで、便宜上、チップ裏面３０ｒからチップ表面３０ｓに向かう方向を上方とし、チップ表面３０ｓからチップ裏面３０ｒに向かう方向を下方とする。
　第１チップ３０のチップ表面３０ｓの側には、複数の第１電極パッド３１および複数の第２電極パッド３２がチップ表面３０ｓから露出するように設けられている。
　第１チップ３０は、１次側回路１３が形成された第１基板３３を含む。第１基板３３は、たとえば半導体基板である。半導体基板の一例は、Ｓｉ（シリコン）を含む材料によって形成された基板である。第１基板３３上には、配線層３４が形成されている。第１基板３３はチップ裏面３０ｒを構成し、配線層３４はチップ表面３０ｓを構成している。
　配線層３４は、たとえば、ｚ方向に積層された複数の絶縁膜と、ｚ方向において隣り合う絶縁膜の間に設けられた金属層と、を有する。金属層は、第１チップ３０の配線パターンを構成している。金属層は、たとえば１次側回路１３と各電極パッド３１，３２との双方に電気的に接続されている。つまり、各電極パッド３１，３２は、配線層３４を介して１次側回路１３に電気的に接続されている。金属層は、たとえばＣｕ、Ａｌ等を含む材料によって形成されている。
　第１チップ３０は、第１接合材９１によって１次側ダイパッド６０に接合されている。第１接合材９１は、チップ裏面３０ｒと１次側ダイパッド６０とに接している。第１接合材９１は、はんだ、Ａｇ（銀）ペースト等の導電性接合材である。これにより、第１基板３３と１次側ダイパッド６０とが電気的に接続されている。１次側ダイパッド６０はグランドを構成している。このため、１次側回路１３はグランドに電気的に接続されているともいえる。
　第２チップ４０は、ｚ方向において互いに反対側を向くチップ表面４０ｓおよびチップ裏面４０ｒを有する。チップ表面４０ｓは第１チップ３０のチップ表面３０ｓと同じ側を向き、チップ裏面４０ｒは第１チップ３０のチップ裏面３０ｒと同じ側を向いている。このため、チップ裏面４０ｒは、２次側ダイパッド７０の側を向いている。
　第２チップ４０のチップ表面４０ｓの側には、複数の第１電極パッド４１および複数の第２電極パッド４２がチップ表面４０ｓから露出するように設けられている。
　第２チップ４０は、２次側回路１４が形成された第２基板４３を含む。第２基板４３は、たとえば半導体基板である。半導体基板の一例は、Ｓｉを含む材料によって形成された基板である。第２基板４３上には、配線層４４が形成されている。第２基板４３はチップ裏面４０ｒを構成し、配線層４４はチップ表面４０ｓを構成している。
　配線層４４は、配線層３４と同様に、複数の絶縁膜と金属層とを有する。金属層は、第２チップ４０の配線パターンを構成している。金属層は、たとえば２次側回路１４と各電極パッド４１，４２との双方に電気的に接続されている。つまり、各電極パッド４１，４２は、配線層４４を介して２次側回路１４に電気的に接続されている。
　第２チップ４０は、第２接合材９２によって２次側ダイパッド７０に接合されている。第２接合材９２は、チップ裏面４０ｒと２次側ダイパッド７０とに接している。第２接合材９２は、導電性接合材である。これにより、第２基板４３と２次側ダイパッド７０とが電気的に接続されている。２次側ダイパッド７０はグランドを構成している。このため、２次側回路１４はグランドに電気的に接続されているともいえる。
　トランスチップ５０は、トランス１５Ａ，１５Ｂ（図１参照）が１チップ化されたものである。つまり、トランスチップ５０は、第１チップ３０および第２チップ４０とは別のトランス１５Ａ，１５Ｂ専用のチップである。トランスチップ５０は、ｚ方向において互いに反対側を向くチップ表面５０ｓおよびチップ裏面５０ｒを有する。チップ表面５０ｓは第２チップ４０のチップ表面４０ｓと同じ側を向き、チップ裏面５０ｒは第２チップ４０のチップ裏面４０ｒと同じ側を向いている。
　トランスチップ５０のチップ表面５０ｓの側には、複数の第１電極パッド５１および複数の第２電極パッド５２がチップ表面５０ｓから露出するように設けられている。ここで、複数の第１電極パッド５１は低電圧コイル２１Ａ（２１Ｂ）と電気的に接続される電極パッドであり、複数の第２電極パッド５２は高電圧コイル２２Ａ（２２Ｂ）と電気的に接続される電極パッドである。
　トランスチップ５０は、チップ裏面５０ｒが２次側ダイパッド７０の側を向いた状態で第３接合材９３によって２次側ダイパッド７０に接合されている。第３接合材９３は、チップ裏面５０ｒと２次側ダイパッド７０とに接している。第３接合材９３は、エポキシ樹脂等の絶縁性接合材である。
　第１チップ３０の複数の第１電極パッド３１は、複数のワイヤＷによって図示していない複数の１次側リードに個別に接続されている。１次側リードは、図１の１次側端子１１を構成する部品である。これにより、１次側回路１３と１次側端子１１とが電気的に接続されている。１次側リードは、封止樹脂８０から外部に向けて突出した部分を有する。
　第１チップ３０の複数の第２電極パッド３２は、複数のワイヤＷによってトランスチップ５０の複数の第１電極パッド５１に個別に接続されている。これにより、１次側回路１３と低電圧コイル２１Ａ（２１Ｂ）とが電気的に接続されている。
　トランスチップ５０の複数の第２電極パッド５２は、複数のワイヤＷによって第２チップ４０の複数の第１電極パッド４１に個別に接続されている。これにより、高電圧コイル２２Ａ（２２Ｂ）と２次側回路１４とが電気的に接続されている。
　第２チップ４０の複数の第２電極パッド４２は、複数のワイヤＷによって図示していない複数の２次側リードに個別に接続されている。２次側リードは、図１の２次側端子１２を構成する部品である。これにより、２次側回路１４と２次側端子１２とが電気的に接続されている。２次側リードは、封止樹脂８０から外部に向けて突出した部分を有する。なお、上述した各ワイヤＷは、ワイヤボンディング装置によって形成されたボンディングワイヤである。各ワイヤＷは、たとえばＡｕ（金），Ａｌ，Ｃｕ等の導体によって形成されている。
　（トランスチップの概略構成）
　図３を参照して、トランスチップ５０の内部構成の一例について説明する。図３は、トランスチップ５０のｘｚ平面で切った断面構造を模式的に示した断面図である。理解を容易にするため、図２のトランスチップ５０の断面構造は、図３のトランスチップ５０の断面構造をより簡略化したものである。このため、図３のトランスチップ５０の断面構造は、図２のトランスチップ５０の断面構造とは異なっている。図４は、図３における高電圧コイル２２Ａおよびその周辺の拡大図である。図５は、図３における低電圧コイル２１Ａおよびその周辺の拡大図である。図３～図５では、トランス１５Ａについて示している。なお、トランスチップ５０内におけるトランス１５Ｂの構成は、トランス１５Ａと同様である。
　図３に示すように、トランスチップ５０は、基板５３と、基板５３上に形成された素子絶縁層５４と、を有する。
　基板５３は、たとえば半導体基板によって形成されている。本実施形態では、基板５３は、Ｓｉを含む材料によって形成された半導体基板である。なお、基板５３は、半導体基板として、ワイドバンドギャップ半導体または化合物半導体が用いられていてもよい。また、基板５３は、半導体基板に代えて、ガラスを含む材料によって形成された絶縁基板、またはアルミナ等のセラミックスを含む材料によって形成された絶縁基板が用いられていてもよい。
　ワイドバンドギャップ半導体は、２．０ｅＶ以上のバンドギャップを有する半導体基板である。ワイドバンドギャップ半導体は、ＳｉＣ（炭化シリコン）であってもよい。化合物半導体は、ＩＩＩ－Ｖ族化合物半導体であってもよい。化合物半導体は、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＧａＮ（窒化ガリウム）、およびＧａＡｓ（ヒ化ガリウム）のうち少なくとも１つを含んでもよい。
　素子絶縁層５４は、複数のエッチングストッパ膜５４Ａと、複数のエッチングストッパ膜５４Ａ上に形成された層間絶縁膜５４Ｂと、を有する。複数のエッチングストッパ膜５４Ａと複数の層間絶縁膜５４Ｂは、ｚ方向において１つずつ交互に積層されている。ここで、ｚ方向は「素子絶縁層の厚さ方向」に対応している。
　エッチングストッパ膜５４Ａは、ＳｉＮ（窒化シリコン）、ＳｉＣ、ＳｉＣＮ（窒素添加炭化シリコン）等を含む材料によって形成されている。本実施形態では、エッチングストッパ膜５４Ａは、ＳｉＮを含む材料によって形成されている。また、エッチングストッパ膜５４Ａは、たとえばＣｕの拡散防止の機能を有する。つまり、エッチングストッパ膜５４Ａは、Ｃｕの拡散防止膜であるともいえる。
　層間絶縁膜５４Ｂは、ＳｉＯ２（酸化シリコン）を含む材料によって形成された酸化膜である。層間絶縁膜５４Ｂの膜厚は、エッチングストッパ膜５４Ａの膜厚よりも厚い。エッチングストッパ膜５４Ａは、５０ｎｍ以上１０００ｎｍ未満の厚さを有する。層間絶縁膜５４Ｂは、５００ｎｍ以上５０００ｎｍ以下の厚さを有する。本実施形態では、エッチングストッパ膜５４Ａは３００ｎｍ程度の厚さを有し、層間絶縁膜５４Ｂは２０００ｎｍ程度の厚さを有する。なお、図面の見やすさの観点から、図面におけるエッチングストッパ膜５４Ａの膜厚と層間絶縁膜５４Ｂの膜厚との比率は、実際のエッチングストッパ膜５４Ａの膜厚と層間絶縁膜５４Ｂの膜厚との比率とは異なる。
　素子絶縁層５４は、ｚ方向において互いに反対側を向く素子表面５４ｓおよび素子裏面５４ｒを有する。素子表面５４ｓはトランスチップ５０のチップ表面５０ｓと同じ側を向き、素子裏面５４ｒはトランスチップ５０のチップ裏面５０ｒと同じ側を向いている。本実施形態では、素子絶縁層５４の素子裏面５４ｒは基板５３と接している。
　素子絶縁層５４上には、複数の第１電極パッド５１、複数の第２電極パッド５２、保護膜５５、およびパッシベーション膜５６が形成されている。
　各電極パッド５１，５２は、素子絶縁層５４の素子表面５４ｓ上に形成されている。各電極パッド５１，５２は、保護膜５５およびパッシベーション膜５６によって覆われている。一方、保護膜５５およびパッシベーション膜５６の双方は、各電極パッド５１，５２を露出する開口部を有する。このため、各電極パッド５１，５２は、ワイヤＷ（図２参照）を接続するための露出面を含む。
　保護膜５５は、素子絶縁層５４の素子表面５４ｓ上に形成されている。保護膜５５は、素子絶縁層５４を保護する膜であり、たとえばＳｉＯ２を含む材料によって形成されている。パッシベーション膜５６は、保護膜５５上に形成されている。パッシベーション膜５６は、トランスチップ５０の表面保護膜であり、たとえばＳｉＮを含む材料によって形成されている。パッシベーション膜５６は、トランスチップ５０のチップ表面５０ｓを構成している。
　低電圧コイル２１Ａおよび高電圧コイル２２Ａの双方は、素子絶縁層５４に埋め込まれている。各コイル２１Ａ，２２Ａは、素子絶縁層５４内に設けられているともいえる。高電圧コイル２２Ａは、ｚ方向において低電圧コイル２１Ａと対向配置されている。低電圧コイル２１Ａと高電圧コイル２２Ａとのｚ方向の間には、素子絶縁層５４の一部が介在している。高電圧コイル２２Ａは、低電圧コイル２１Ａよりも素子絶縁層５４の素子表面５４ｓの近くに配置されている。
　各コイル２１Ａ，２２Ａを構成する材料は、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷ（タングステン）のうち１つまたは複数が適宜選択される。本実施形態では、各コイル２１Ａ，２２Ａは、Ｃｕを含む材料によって形成されている。
　低電圧コイル２１Ａは、第１コイル端部２１ＡＡおよび第２コイル端部２１ＡＢを含む。第１コイル端部２１ＡＡは、ｚ方向から視て低電圧コイル２１Ａの巻回部よりも外方に位置している。第２コイル端部２１ＡＢは、ｚ方向から視て低電圧コイル２１Ａの巻回部よりも内方に位置している。
　高電圧コイル２２Ａは、第１コイル端部２２ＡＡおよび第２コイル端部２２ＡＢを含む。第１コイル端部２２ＡＡは、ｚ方向から視て高電圧コイル２２Ａの巻回部よりも外方に位置している。ｚ方向から視て、第１コイル端部２２ＡＡは、低電圧コイル２１Ａの第１コイル端部２１ＡＡと重なる位置に配置されている。第２コイル端部２２ＡＢは、ｚ方向から視て高電圧コイル２２Ａの巻回部よりも内方に位置している。ｚ方向から視て、第２コイル端部２２ＡＢは、低電圧コイル２１Ａの第２コイル端部２１ＡＢと重なる位置に配置されている。
　複数の第１電極パッド５１は、低電圧コイル２１Ａと電気的に接続される２つの第１電極パッド５１Ａ，５１Ｂを含む。複数の第２電極パッド５２は、高電圧コイル２２Ａと電気的に接続される２つの第２電極パッド５２Ａ，５２Ｂを含む。
　低電圧コイル２１Ａの第１コイル端部２１ＡＡは、低圧側接続配線５７Ａを介して第１電極パッド５１Ａと電気的に接続されている。低圧側接続配線５７Ａは、第１コイル端部２１ＡＡに接続される第１ビア５７ＡＡと、第１ビア５７ＡＡに接続され、ｘ方向に延びる第１配線５７ＡＢと、第１配線５７ＡＢに接続され、ｚ方向に延びる第２ビア５７ＡＣと、第２ビア５７ＡＣに接続される第２配線５７ＡＤと、第２配線５７ＡＤと第１電極パッド５１Ａとを接続する第３ビア５７ＡＥと、を含む。低圧側接続配線５７Ａは、基板５３と電気的に接続されている。このため、低電圧コイル２１Ａの第１コイル端部２１ＡＡは、基板５３と電気的に接続されている。本実施形態では、低電圧コイル２１Ａの第１コイル端部２１ＡＡは、１次側回路１３（図２参照）のグランドに電気的に接続されている。本実施形態では、第１配線５７ＡＢは、低電圧コイル２１Ａよりも基板５３寄りに配置されている。第２配線５７ＡＤは、ｚ方向において高電圧コイル２２Ａと揃った位置に配置されている。
　低電圧コイル２１Ａの第２コイル端部２１ＡＢは、低圧側接続配線５７Ｂを介して第１電極パッド５１Ｂと電気的に接続されている。低圧側接続配線５７Ｂは、第２コイル端部２１ＡＢに接続される第１ビア５７ＢＡと、第１ビア５７ＢＡに接続され、ｘ方向において低電圧コイル２１Ａよりも外方に延びる第１配線５７ＢＢと、第１配線５７ＢＢに接続され、ｚ方向に沿って形成された第２ビア５７ＢＣと、第２ビア５７ＢＣに接続される第２配線５７ＢＤと、第２配線５７ＢＤと第１電極パッド５１Ｂとを接続する第３ビア５７ＢＥと、を含む。本実施形態では、第１配線５７ＢＢは、低電圧コイル２１Ａよりも基板５３寄りに配置されている。第１配線５７ＢＢは、ｚ方向において低圧側接続配線５７Ａの第１配線５７ＡＢと揃った位置に配置されている。第２配線５７ＢＤは、ｚ方向において高電圧コイル２２Ａと揃った位置に配置されている。つまり、第２配線５７ＢＤは、ｚ方向において低圧側接続配線５７Ａの第２配線５７ＡＤと揃った位置に配置されている。
　高電圧コイル２２Ａの第１コイル端部２２ＡＡは、ビア５８Ａを介して第２電極パッド５２Ａと電気的に接続されている。第２電極パッド５２Ａは、ｚ方向から視て第１コイル端部２２ＡＡと重なる位置に配置されている。ビア５８Ａは、第２電極パッド５２Ａと第１コイル端部２２ＡＡとをｚ方向に接続している。
　高電圧コイル２２Ａの第２コイル端部２２ＡＢは、ビア５８Ｂを介して第２電極パッド５２Ｂと電気的に接続されている。第２電極パッド５２Ｂは、ｚ方向から視て第２コイル端部２２ＡＢと重なる位置に配置されている。ビア５８Ｂは、第２電極パッド５２Ｂと第２コイル端部２２ＡＢとをｚ方向に接続している。
　低圧側接続配線５７Ａ，５７Ｂおよびビア５８Ａ，５８Ｂの各々を構成する材料は、たとえばＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択される。本実施形態では、低圧側接続配線５７Ａ，５７Ｂおよびビア５８Ａ，５８Ｂの各々は、Ｃｕを含む材料によって形成されている。
　なお、図示していないが、低電圧コイル２１Ｂおよび高電圧コイル２２Ｂの双方は、素子絶縁層５４に埋め込まれている。低電圧コイル２１Ｂは、ｚ方向において高電圧コイル２２Ｂと対向配置されている。低電圧コイル２１Ｂは、ｚ方向において低電圧コイル２１Ａと揃った位置に配置されている。低電圧コイル２１Ｂは、低電圧コイル２１Ａに対してｙ方向に離隔して配置されている。高電圧コイル２２Ｂは、ｚ方向において高電圧コイル２２Ａと揃った位置に配置されている。高電圧コイル２２Ｂは、高電圧コイル２２Ａに対してｙ方向に離隔して配置されている。また、各コイル２１Ｂ，２２Ｂは、各コイル２１Ａ，２２Ａと同様の材料によって形成されている。
　素子絶縁層５４には、シールド電極５９が設けられている。シールド電極５９は、素子絶縁層５４への水分の浸入や素子絶縁層５４のクラックの発生を抑制する。シールド電極５９は、ｚ方向から視て、各電極パッド５１，５２、各コイル２１Ａ，２１Ｂ，２２Ａ，２２Ｂ、各低圧側接続配線５７Ａ，５７Ｂ、および各ビア５８Ａ，５８Ｂを囲むように形成されている。シールド電極５９は、ｚ方向に沿って形成されている。シールド電極５９は、基板５３と電気的に接続されている。
　（各コイルおよびその周辺の詳細な構成）
　図４および図５に示すように、各コイル２１Ａ，２２Ａ周辺の素子絶縁層５４の構成は、低電圧コイル２１Ａと高電圧コイル２２Ａとのｚ方向の間の素子絶縁層５４の構成とは異なる。具体的には、素子絶縁層５４は、エッチングストッパ膜５４Ａおよび層間絶縁膜５４Ｂに加えて、各コイル２１Ａ，２２Ａに対する電界集中を緩和する構造を含む。以下、各コイル２１Ａ，２２Ａの詳細な構成および各コイル２１Ａ，２２Ａおよびその周辺の素子絶縁層５４の詳細な構成について説明する。
　図４に示すように、高電圧コイル２２Ａは、ｚ方向において低電圧コイル２１Ａ（図５参照）側を向く第１端面２３と、第１端面２３とはｚ方向に反対側を向く第２端面２４と、第１側面２５と、を含む。第１側面２５は、第１端面２３と第２端面２４とのｚ方向の間に延在している。本実施形態では、第１側面２５は、図４の断面視において、第２端面２４から第１端面２３に向かうにつれて先細るテーパ状に形成されている。図４の断面視において、第１端面２３および第２端面２４の双方は、ｚ方向に直交する平坦面によって形成されている。高電圧コイル２２Ａは、ｚ方向から視て渦巻き状となるように形成されている。
　なお、高電圧コイル２２Ａの巻回数は任意に変更可能である。また、高電圧コイル２２Ａのうち第１端面２３、第２端面２４、および一対の第１側面２５からなる断面構造は、任意に変更可能である。一例では、一対の第１側面２５がｚ方向に沿って延びていてもよい。つまり、高電圧コイル２２Ａのうち第１端面２３、第２端面２４、および一対の第１側面２５からなる断面構造は矩形状であればよい。
　高電圧コイル２２Ａ周辺の素子絶縁層５４は、第１絶縁層１０１、第２絶縁層１０２、第３絶縁層１０３、第４絶縁層１０４、および第５絶縁層１０５を含む。第２絶縁層１０２は第３絶縁層１０３上に形成され、第１絶縁層１０１は第２絶縁層１０２上に形成され、第４絶縁層１０４は第１絶縁層１０１上に形成され、第５絶縁層１０５は第４絶縁層１０４上に形成されている。高電圧コイル２２Ａは、第１絶縁層１０１内に設けられている。本実施形態では、高電圧コイル２２Ａは、第２絶縁層１０２および第１絶縁層１０１にわたり形成されている。
　第２絶縁層１０２および第１絶縁層１０１には、高電圧コイル２２Ａに対応した第１トレンチ１２０が形成されている。第１トレンチ１２０は、第１トレンチ側面１２１と、第１トレンチ底面１２２と、を含む。第１トレンチ側面１２１は、第１トレンチ底面１２２に向かうにつれて先細るテーパ状に形成されている。第１トレンチ１２０は、第１絶縁層１０１をｚ方向に貫通した貫通孔１０１Ａと、貫通孔１０１Ａに連通するとともに第２絶縁層１０２に形成された溝１０２Ｄと、を含むともいえる。第１トレンチ側面１２１は、貫通孔１０１Ａを構成する側面と、溝１０２Ｄの側面と、を含む。第１トレンチ底面１２２は、溝１０２Ｄの底面を含む。このように、第１トレンチ側面１２１は第２絶縁層１０２および第１絶縁層１０１によって構成され、第１トレンチ底面１２２は第２絶縁層１０２によって構成されている。
　高電圧コイル２２Ａの第１端面２３は第１トレンチ底面１２２に接している。換言すると、第２絶縁層１０２は、高電圧コイル２２Ａの第１端面２３に接している。一方、第１絶縁層１０１は、第１端面２３に接していない。
　高電圧コイル２２Ａの第１側面２５は第１トレンチ側面１２１に接している。換言すると、第２絶縁層１０２および第１絶縁層１０１の双方は、第１側面２５に接している。より詳細には、第２絶縁層１０２は、第１側面２５における第１端面２３とのコーナ部分を構成する下端部２５Ａを覆っている。第１絶縁層１０１は、高電圧コイル２２Ａの第１側面２５のうち下端部２５Ａよりも第２端面２４寄りの部分に接している。高電圧コイル２２Ａの第１側面２５の全体は、第２絶縁層１０２および第１絶縁層１０１によって覆われている。
　高電圧コイル２２Ａ周辺の素子絶縁層５４は、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域に生じる電界について、電界集中を緩和する構造を含む。一例では、素子絶縁層５４は、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域における電界集中を緩和する構造として第３絶縁層１０３および第２絶縁層１０２を含む。
　第３絶縁層１０３は、高電圧コイル２２Ａよりも下方に設けられている。換言すると、第３絶縁層１０３は、高電圧コイル２２Ａに対して低電圧コイル２１Ａ寄りに設けられている。第３絶縁層１０３は、高電圧コイル２２Ａに対してｚ方向に離隔して設けられている。第３絶縁層１０３は、ＳｉＯ２を含む材料によって形成されている。このため、第３絶縁層１０３の比誘電率は、３．８程度である。本実施形態では、第３絶縁層１０３は、層間絶縁膜５４Ｂを構成している。
　第２絶縁層１０２は、第３絶縁層１０３よりも高い比誘電率を有する。第２絶縁層１０２は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。第２絶縁層１０２の膜厚は、第３絶縁層１０３の膜厚よりも薄い。換言すると、第２絶縁層１０２の膜厚は、層間絶縁膜５４Ｂの膜厚よりも薄い。また、本実施形態では、第２絶縁層１０２の膜厚は、エッチングストッパ膜５４Ａの膜厚よりも厚い。
　第２絶縁層１０２は、高電圧コイル２２Ａの第１端面２３に接する第１高誘電率膜１０２Ａと、第３絶縁層１０３と接した第２高誘電率膜１０２Ｂと、第１高誘電率膜１０２Ａ上に形成された第３高誘電率膜１０２Ｃと、を含む。
　第１高誘電率膜１０２Ａは、第１端面２３に加え、第１側面２５の下端部２５Ａと接している。より詳細には、第１高誘電率膜１０２Ａは、溝１０２Ｄの一部を構成している。第１側面２５の下端部２５Ａは、溝１０２Ｄと接している。第１高誘電率膜１０２Ａは、第２高誘電率膜１０２Ｂ上に形成されている。本実施形態では、第１高誘電率膜１０２Ａは、第２高誘電率膜１０２Ｂに接している。第１高誘電率膜１０２Ａの膜厚は、第２高誘電率膜１０２Ｂの膜厚と等しい。ここで、第１高誘電率膜１０２Ａの膜厚と第２高誘電率膜１０２Ｂの膜厚との差がたとえば第１高誘電率膜１０２Ａの膜厚の２０％以内であれば、第１高誘電率膜１０２Ａの膜厚が第２高誘電率膜１０２Ｂの膜厚と等しいといえる。第１高誘電率膜１０２Ａは、ＳｉＮを含む材料によって形成されている。このため、第１高誘電率膜１０２Ａの比誘電率は、７程度である。
　第２高誘電率膜１０２Ｂは、高電圧コイル２２Ａの第１端面２３を覆っている。第２高誘電率膜１０２Ｂは、ｚ方向において高電圧コイル２２Ａに対して低電圧コイル２１Ａ寄りに離隔して形成されている。本実施形態では、第２高誘電率膜１０２Ｂは、第１高誘電率膜１０２Ａと接している。
　第２高誘電率膜１０２Ｂは、第１高誘電率膜１０２Ａよりも低い比誘電率を有する。一方、第２高誘電率膜１０２Ｂは、第３絶縁層１０３よりも高い比誘電率を有する。つまり、第２高誘電率膜１０２Ｂの比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第２高誘電率膜１０２Ｂの比誘電率は、４よりも大きく７未満の範囲であってもよい。第２高誘電率膜１０２Ｂは、ＳｉＯＮを含む材料によって形成されている。このため、第２高誘電率膜１０２Ｂの比誘電率は、ＳｉＯＮのうちのＮ（窒素）の濃度に応じて上記範囲内で調整される。
　第３高誘電率膜１０２Ｃは、高電圧コイル２２Ａの第１側面２５のうち下端部２５Ａよりも上方の一部を覆っている。本実施形態では、第３高誘電率膜１０２Ｃは、第１高誘電率膜１０２Ａと接している。第３高誘電率膜１０２Ｃ上には、第１絶縁層１０１が形成されている。本実施形態では、第３高誘電率膜１０２Ｃは、第１絶縁層１０１と接している。第１高誘電率膜１０２Ａの膜厚は、第３高誘電率膜１０２Ｃの膜厚と等しい。ここで、第１高誘電率膜１０２Ａの膜厚と第３高誘電率膜１０２Ｃの膜厚との差がたとえば第１高誘電率膜１０２Ａの膜厚の２０％以内であれば、第１高誘電率膜１０２Ａの膜厚が第３高誘電率膜１０２Ｃの膜厚と等しいといえる。また一例では、第３高誘電率膜１０２Ｃの膜厚は、第２高誘電率膜１０２Ｂの膜厚と等しい。ここで、第３高誘電率膜１０２Ｃの膜厚と第２高誘電率膜１０２Ｂの膜厚との差がたとえば第３高誘電率膜１０２Ｃの膜厚の２０％以内であれば、第３高誘電率膜１０２Ｃの膜厚が第２高誘電率膜１０２Ｂの膜厚と等しいといえる。
　第３高誘電率膜１０２Ｃは、第２高誘電率膜１０２Ｂよりも高い比誘電率を有する。第３高誘電率膜１０２Ｃは、ＳｉＮを含む材料によって形成されている。このため、第３高誘電率膜１０２Ｃの比誘電率は、第１高誘電率膜１０２Ａの比誘電率と同じであり、７程度である。このため、第３高誘電率膜１０２Ｃは、エッチングストッパ膜５４Ａを構成しているともいえる。
　第１絶縁層１０１は、第２絶縁層１０２よりも低い比誘電率を有する。第１絶縁層１０１は、ＳｉＯ２を含む材料によって形成されている。第１絶縁層１０１の膜厚は、第２絶縁層１０２の膜厚よりも厚い。第１絶縁層１０１の膜厚は、第３絶縁層１０３の膜厚と等しい。ここで、第１絶縁層１０１の膜厚と第３絶縁層１０３の膜厚との差がたとえば第３絶縁層１０３の膜厚の２０％以内であれば、第１絶縁層１０１の膜厚が第３絶縁層１０３の膜厚と等しいといえる。本実施形態では、第１絶縁層１０１は、第３絶縁層１０３と同様に、層間絶縁膜５４Ｂを構成している。
　このように、高電圧コイル２２Ａの低電圧コイル２１Ａに対する電界集中を緩和する構造では、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向かうにつれて、第２絶縁層１０２の第１高誘電率膜１０２Ａ、第２高誘電率膜１０２Ｂ、および第３絶縁層１０３の順に配置される。つまり、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向けて比誘電率が低下するように構成されている。
　高電圧コイル２２Ａ周辺の素子絶縁層５４は、高電圧コイル２２Ａの低電圧コイル２１Ａとは反対側における電界集中を緩和する構造を含む。一例では、素子絶縁層５４は、高電圧コイル２２Ａの低電圧コイル２１Ａとは反対側における電界集中を緩和する構造として第４絶縁層１０４および第５絶縁層１０５を含む。
　第４絶縁層１０４は、高電圧コイル２２Ａの第２端面２４と接するように第１絶縁層１０１上に積層されている。このように、本実施形態では、高電圧コイル２２Ａは、第２絶縁層１０２、第１絶縁層１０１、および第４絶縁層１０４によって覆われている。第４絶縁層１０４は、第１絶縁層１０１よりも高い比誘電率を有する。第４絶縁層１０４は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。
　第４絶縁層１０４は、高電圧コイル２２Ａの第２端面２４と接する下側高誘電率膜１０４Ａと、下側高誘電率膜１０４Ａ上に積層された上側高誘電率膜１０４Ｂと、を含む。
　下側高誘電率膜１０４Ａは、第２端面２４に加え、第１絶縁層１０１と接している。下側高誘電率膜１０４Ａは、第１絶縁層１０１よりも高い比誘電率を有する。下側高誘電率膜１０４Ａは、ＳｉＮを含む材料によって形成されている。このため、下側高誘電率膜１０４Ａの比誘電率は、７程度である。
　下側高誘電率膜１０４Ａの膜厚は、エッチングストッパ膜５４Ａの膜厚と等しい。ここで、下側高誘電率膜１０４Ａの膜厚とエッチングストッパ膜５４Ａの膜厚との差がたとえばエッチングストッパ膜５４Ａの膜厚の２０％以内であれば、下側高誘電率膜１０４Ａの膜厚がエッチングストッパ膜５４Ａの膜厚と等しいといえる。このように、下側高誘電率膜１０４Ａは、エッチングストッパ膜５４Ａを構成しているともいえる。
　上側高誘電率膜１０４Ｂは、下側高誘電率膜１０４Ａと接している。上側高誘電率膜１０４Ｂは、高電圧コイル２２Ａと離隔して形成されている。上側高誘電率膜１０４Ｂの比誘電率は、下側高誘電率膜１０４Ａの比誘電率よりも低い。一方、上側高誘電率膜１０４Ｂの比誘電率は、第５絶縁層１０５の比誘電率よりも高い。一例では、上側高誘電率膜１０４Ｂの比誘電率は、３．８よりも大きく７未満の範囲である。また一例では、上側高誘電率膜１０４Ｂの比誘電率は、４よりも大きく７未満の範囲であってもよい。上側高誘電率膜１０４Ｂは、ＳｉＯＮを含む材料によって形成されている。このため、上側高誘電率膜１０４Ｂの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　上側高誘電率膜１０４Ｂの膜厚は、下側高誘電率膜１０４Ａの膜厚と等しい。ここで、上側高誘電率膜１０４Ｂの膜厚と下側高誘電率膜１０４Ａの膜厚との差がたとえば上側高誘電率膜１０４Ｂの膜厚の２０％以内であれば、上側高誘電率膜１０４Ｂの膜厚が下側高誘電率膜１０４Ａの膜厚と等しいといえる。
　第５絶縁層１０５は、第４絶縁層１０４上に積層されている。具体的には、第５絶縁層１０５は、上側高誘電率膜１０４Ｂ上に形成されている。第５絶縁層１０５は、上側高誘電率膜１０４Ｂに接している。第５絶縁層１０５は、高電圧コイル２２Ａからｚ方向に離隔して形成されている。
　第５絶縁層１０５は、第４絶縁層１０４よりも低い比誘電率を有する。第５絶縁層１０５は、ＳｉＯ２を含む材料によって形成されている。このため、第５絶縁層１０５の比誘電率は、第３絶縁層１０３の比誘電率と同じであり、３．８程度である。本実施形態では、第５絶縁層１０５の膜厚は、第３絶縁層１０３の膜厚よりも薄い。第５絶縁層１０５の膜厚は、下側高誘電率膜１０４Ａの膜厚および上側高誘電率膜１０４Ｂの膜厚の双方よりも厚い。
　なお、第５絶縁層１０５の膜厚は、第４絶縁層１０４の膜厚以上としてもよい。また、第５絶縁層１０５の膜厚は、第３絶縁層１０３の膜厚と等しくてもよい。ここで、第５絶縁層１０５の膜厚と第３絶縁層１０３の膜厚との差がたとえば第３絶縁層１０３の膜厚の２０％以内であれば、第５絶縁層１０５の膜厚が第３絶縁層１０３の膜厚と等しいといえる。第５絶縁層１０５は、層間絶縁膜５４Ｂを構成しているともいえる。
　このように、高電圧コイル２２Ａの低電圧コイル２１Ａとは反対側における電界集中を緩和する構造では、高電圧コイル２２Ａの第２端面２４から上方に向かうにつれて、第４絶縁層１０４の下側高誘電率膜１０４Ａ、上側高誘電率膜１０４Ｂ、および第５絶縁層１０５の順に積層される。つまり、高電圧コイル２２Ａの第２端面２４から上方に向けて比誘電率が低下するように構成されている。
　図５に示すように、低電圧コイル２１Ａは、高電圧コイル２２Ａと同様の構成である。低電圧コイル２１Ａは、ｚ方向において高電圧コイル２２Ａ（図４参照）側を向く第３端面２６と、第３端面２６とはｚ方向に反対側を向く第４端面２７と、第２側面２８と、を含む。第３端面２６は高電圧コイル２２Ａの第２端面２４（図４参照）と同じ側を向き、第４端面２７は高電圧コイル２２Ａの第１端面２３（図４参照）と同じ側を向いている。第２側面２８は、第３端面２６と第４端面２７とのｚ方向の間に延在している。第２側面２８は、図５の断面視において、第３端面２６から第４端面２７に向かうにつれて先細るテーパ状に形成されている。図５の断面視において、第３端面２６および第４端面２７の双方は、平坦面によって形成されている。低電圧コイル２１Ａは、ｚ方向から視て渦巻き状となるように形成されている。低電圧コイル２１Ａの巻回数は、高電圧コイル２２Ａの巻回数と同じである。
　なお、低電圧コイル２１Ａの巻回数は任意に変更可能である。また、低電圧コイル２１Ａのうち第３端面２６、第４端面２７、および一対の第２側面２８からなる断面構造は、任意に変更可能である。一例では、一対の第２側面２８がｚ方向に沿って延びていてもよい。つまり、低電圧コイル２１Ａのうち第３端面２６、第４端面２７、および一対の第２側面２８からなる断面構造は矩形状であればよい。
　低電圧コイル２１Ａ周辺の素子絶縁層５４は、第６絶縁層１０６、第７絶縁層１０７、第８絶縁層１０８、第９絶縁層１０９、および第１０絶縁層１１０を含む。第１０絶縁層１１０上には第９絶縁層１０９が形成され、第９絶縁層１０９上には第６絶縁層１０６が形成され、第６絶縁層１０６上には第７絶縁層１０７が形成され、第７絶縁層１０７上には第８絶縁層１０８が形成されている。
　低電圧コイル２１Ａは、第９絶縁層１０９に接した状態で第６絶縁層１０６内に設けられている。低電圧コイル２１Ａの一部は、第７絶縁層１０７内に設けられている。つまり、低電圧コイル２１Ａは、第６絶縁層１０６および第７絶縁層１０７に設けられている。
　より詳細には、第６絶縁層１０６および第９絶縁層１０９には、低電圧コイル２１Ａに対応した第２トレンチ１３０が形成されている。第２トレンチ１３０は、第６絶縁層１０６をｚ方向に貫通した貫通孔１０６Ａを含む。第２トレンチ１３０は、第２トレンチ側面１３１と、第２トレンチ底面１３２と、を含む。第２トレンチ側面１３１は、第２トレンチ底面１３２に向かうにつれて先細るテーパ状に形成されている。第２トレンチ側面１３１の全体は、第６絶縁層１０６および第７絶縁層１０７によって構成されている。第２トレンチ側面１３１は、貫通孔１０６Ａを構成する側面を含む。第２トレンチ底面１３２は、第９絶縁層１０９によって構成されている。第２トレンチ底面１３２の全体は、第９絶縁層１０９によって構成されている。
　低電圧コイル２１Ａの第３端面２６は、第６絶縁層１０６よりも上方に位置している。低電圧コイル２１Ａの第３端面２６は、第７絶縁層１０７に入り込んでいる。つまり、低電圧コイル２１Ａの上部は、第７絶縁層１０７によって覆われている。
　低電圧コイル２１Ａの第４端面２７は第２トレンチ底面１３２に接している。換言すると、第９絶縁層１０９は、低電圧コイル２１Ａの第４端面２７に接している。一方、第６絶縁層１０６は、第４端面２７に接していない。
　第６絶縁層１０６は、ＳｉＯ２を含む材料によって形成されている。このため、第６絶縁層１０６の比誘電率は、３．８程度である。第６絶縁層１０６の膜厚は、第７絶縁層１０７（第９絶縁層１０９）の膜厚よりも厚い。第６絶縁層１０６の膜厚は、第１絶縁層１０１（図４参照）の膜厚と等しい。ここで、第６絶縁層１０６の膜厚と第１絶縁層１０１の膜厚との差がたとえば第１絶縁層１０１の膜厚の２０％以内であれば、第６絶縁層１０６の膜厚が第１絶縁層１０１の膜厚と等しいといえる。本実施形態では、第６絶縁層１０６は、第１絶縁層１０１と同様に、層間絶縁膜５４Ｂを構成しているともいえる。
　低電圧コイル２１Ａの第２側面２８は第２トレンチ側面１３１に接している。換言すると、第６絶縁層１０６および第７絶縁層１０７は、低電圧コイル２１Ａの第２側面２８に接している。より詳細には、第６絶縁層１０６は、第２側面２８のうち低電圧コイル２１Ａの第３端面２６とのコーナ部分を構成する上端部２８Ａよりも第４端面２７寄りの部分を覆っている。つまり、本実施形態では、低電圧コイル２１Ａは、第６絶縁層１０６から上方に突出している。また、第７絶縁層１０７は、低電圧コイル２１Ａの上端部２８Ａを覆っている。
　素子絶縁層５４は、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中を緩和する構造として、第７絶縁層１０７および第８絶縁層１０８を含む。この構造は、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域における電界集中を緩和する構造であるともいえる。
　第７絶縁層１０７は、低電圧コイル２１Ａの第３端面２６と接するように第６絶縁層１０６上に積層されている。このように、本実施形態では、低電圧コイル２１Ａは、第６絶縁層１０６、第７絶縁層１０７、および第９絶縁層１０９によって覆われている。このため、低電圧コイル２１Ａは、第３端面２６が第７絶縁層１０７に接した状態で第６絶縁層１０６内に設けられているともいえる。
　第７絶縁層１０７は、第６絶縁層１０６よりも高い比誘電率を有する。第７絶縁層１０７は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。第７絶縁層１０７の膜厚は、第６絶縁層１０６の膜厚よりも薄い。換言すると、第７絶縁層１０７の膜厚は、層間絶縁膜５４Ｂの膜厚よりも薄い。また、本実施形態では、第７絶縁層１０７の膜厚は、エッチングストッパ膜５４Ａの膜厚よりも厚い。
　第７絶縁層１０７は、低電圧コイル２１Ａの第３端面２６に接する第４高誘電率膜１０７Ａと、第８絶縁層１０８と接する第５高誘電率膜１０７Ｂと、第６絶縁層１０６と接する第６高誘電率膜１０７Ｃと、を含む。
　第４高誘電率膜１０７Ａは、第６高誘電率膜１０７Ｃ上に形成されている。第４高誘電率膜１０７Ａは、第５高誘電率膜１０７Ｂと第６高誘電率膜１０７Ｃとの間に介在している。本実施形態では、第４高誘電率膜１０７Ａは第６高誘電率膜１０７Ｃと接している。
　低電圧コイル２１Ａは、第６高誘電率膜１０７Ｃを貫通している。本実施形態では、低電圧コイル２１Ａの第３端面２６は、第６高誘電率膜１０７Ｃのうち第４高誘電率膜１０７Ａと接する表面とｚ方向において揃った位置に形成されている。このため、第６高誘電率膜１０７Ｃは、低電圧コイル２１Ａの第２側面２８のうち第３端面２６寄りの端部を覆うように形成されている。本実施形態では、第６高誘電率膜１０７Ｃは、第２側面２８と接している。
　第４高誘電率膜１０７Ａは、ＳｉＮを含む材料によって形成されている。このため、第４高誘電率膜１０７Ａの比誘電率は、７程度である。第４高誘電率膜１０７Ａの膜厚は、エッチングストッパ膜５４Ａの膜厚と等しい。ここで、第４高誘電率膜１０７Ａの膜厚とエッチングストッパ膜５４Ａの膜厚との差がたとえばエッチングストッパ膜５４Ａの膜厚の２０％以内であれば、第４高誘電率膜１０７Ａの膜厚がエッチングストッパ膜５４Ａの膜厚と等しいといえる。また、第４高誘電率膜１０７Ａは、エッチングストッパ膜５４Ａを構成しているともいえる。第４高誘電率膜１０７Ａは、低電圧コイル２１Ａの第３端面２６と接している。
　第５高誘電率膜１０７Ｂは、第４高誘電率膜１０７Ａ上に形成されている。本実施形態では、第５高誘電率膜１０７Ｂは、第４高誘電率膜１０７Ａと接している。つまり、第４高誘電率膜１０７Ａは、第５高誘電率膜１０７Ｂおよび第６高誘電率膜１０７Ｃの双方と接している。第５高誘電率膜１０７Ｂは、ｚ方向において低電圧コイル２１Ａに対して高電圧コイル２２Ａ（図４参照）寄りに離隔して形成されている。
　第５高誘電率膜１０７Ｂは、第４高誘電率膜１０７Ａよりも低い比誘電率を有する。一方、第５高誘電率膜１０７Ｂは、第６絶縁層１０６よりも高い比誘電率を有する。一例では、第５高誘電率膜１０７Ｂの比誘電率は、３．８よりも大きく７未満の範囲である。また一例では、第５高誘電率膜１０７Ｂの比誘電率は、４よりも大きく７未満の範囲であってもよい。第５高誘電率膜１０７Ｂは、ＳｉＯＮを含む材料によって形成されている。このため、第５高誘電率膜１０７Ｂの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　一例では、第５高誘電率膜１０７Ｂの膜厚は、第４高誘電率膜１０７Ａの膜厚と等しい。ここで、第５高誘電率膜１０７Ｂの膜厚と第４高誘電率膜１０７Ａの膜厚との差がたとえば第５高誘電率膜１０７Ｂの膜厚の２０％以内であれば、第５高誘電率膜１０７Ｂの膜厚が第４高誘電率膜１０７Ａの膜厚と等しいといえる。
　第６高誘電率膜１０７Ｃは、第６絶縁層１０６と第４高誘電率膜１０７Ａとの間に介在している。第６高誘電率膜１０７Ｃは、低電圧コイル２１Ａの第２側面２８のうちの上端部２８Ａよりも第３端面２６寄りの部分を覆っている。本実施形態では、第６高誘電率膜１０７Ｃは、第２側面２８のうちの上端部２８Ａよりも第３端面２６寄りの部分と接している。
　第６高誘電率膜１０７Ｃは、第５高誘電率膜１０７Ｂよりも高い比誘電率を有する。第６高誘電率膜１０７Ｃは、ＳｉＮを含む材料によって形成されている。このため、第６高誘電率膜１０７Ｃの比誘電率は、７程度である。つまり、第６高誘電率膜１０７Ｃは、エッチングストッパ膜５４Ａを構成しているともいえる。
　一例では、第６高誘電率膜１０７Ｃの膜厚は、第４高誘電率膜１０７Ａの膜厚と等しい。ここで、第６高誘電率膜１０７Ｃの膜厚と第４高誘電率膜１０７Ａの膜厚との差がたとえば第６高誘電率膜１０７Ｃの膜厚の２０％以内であれば、第６高誘電率膜１０７Ｃの膜厚が第４高誘電率膜１０７Ａの膜厚と等しいといえる。
　第８絶縁層１０８は、低電圧コイル２１Ａよりも高電圧コイル２２Ａ寄りに形成されている。第８絶縁層１０８は、低電圧コイル２１Ａからｚ方向に離隔して形成されている。
　第８絶縁層１０８は、第７絶縁層１０７よりも低い比誘電率を有する。第８絶縁層１０８は、ＳｉＯ２を含む材料によって形成されている。このため、第８絶縁層１０８の比誘電率は、第６絶縁層１０６の比誘電率と同じであり、３．８程度である。第８絶縁層１０８の膜厚は、第７絶縁層１０７の膜厚よりも厚い。第８絶縁層１０８の膜厚は、第６絶縁層１０６の膜厚と等しい。ここで、第８絶縁層１０８の膜厚と第６絶縁層１０６の膜厚との差がたとえば第６絶縁層１０６の膜厚の２０％以内であれば、第８絶縁層１０８の膜厚が第６絶縁層１０６の膜厚と等しいといえる。また、第８絶縁層１０８は、層間絶縁膜５４Ｂを構成しているともいえる。
　このように、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中を緩和する構造では、低電圧コイル２１Ａの第３端面２６から高電圧コイル２２Ａに向かうにつれて、第７絶縁層１０７の第４高誘電率膜１０７Ａ、第５高誘電率膜１０７Ｂ、および第８絶縁層１０８の順に積層される。つまり、低電圧コイル２１Ａの第３端面２６から高電圧コイル２２Ａに向けて比誘電率が低下するように構成されている。
　低電圧コイル２１Ａ周辺の素子絶縁層５４は、低電圧コイル２１Ａの基板５３側における電界集中を緩和する構造を含む。一例では、素子絶縁層５４は、低電圧コイル２１Ａの基板５３側における電界集中を緩和する構造として第９絶縁層１０９および第１０絶縁層１１０を含む。
　第９絶縁層１０９は、第６絶縁層１０６（第１０絶縁層１１０）よりも高い比誘電率を有する。第９絶縁層１０９は、低電圧コイル２１Ａの第４端面２７に接する上側高誘電率膜１０９Ａと、上側高誘電率膜１０９Ａに対して低電圧コイル２１Ａとはｚ方向の反対側に配置される下側高誘電率膜１０９Ｂと、を含む。
　上側高誘電率膜１０９Ａは、低電圧コイル２１Ａの第４端面２７に加え、第６絶縁層１０６とも接している。上側高誘電率膜１０９Ａは、ＳｉＮを含む材料によって形成されている。このため、上側高誘電率膜１０９Ａの比誘電率は、７程度である。
　上側高誘電率膜１０９Ａの膜厚は、第１０絶縁層１１０の膜厚よりも薄い。上側高誘電率膜１０９Ａの膜厚は、下側高誘電率膜１０９Ｂの膜厚と等しい。ここで、上側高誘電率膜１０９Ａの膜厚と下側高誘電率膜１０９Ｂの膜厚との差がたとえば上側高誘電率膜１０９Ａの膜厚の２０％以内であれば、上側高誘電率膜１０９Ａの膜厚が下側高誘電率膜１０９Ｂの膜厚と等しいといえる。また、上側高誘電率膜１０９Ａの膜厚は、エッチングストッパ膜５４Ａの膜厚と等しい。ここで、上側高誘電率膜１０９Ａの膜厚とエッチングストッパ膜５４Ａの膜厚との差がたとえばエッチングストッパ膜５４Ａの膜厚の２０％以内であれば、上側高誘電率膜１０９Ａの膜厚がエッチングストッパ膜５４Ａの膜厚と等しいといえる。このため、上側高誘電率膜１０９Ａは、エッチングストッパ膜５４Ａを構成しているともいえる。
　下側高誘電率膜１０９Ｂは、上側高誘電率膜１０９Ａと接している。また下側高誘電率膜１０９Ｂは、第１０絶縁層１１０と接している。このため、下側高誘電率膜１０９Ｂは、上側高誘電率膜１０９Ａと第１０絶縁層１１０とに挟み込まれている。下側高誘電率膜１０９Ｂは、上側高誘電率膜１０９Ａよりも低い比誘電率を有する。一例では、下側高誘電率膜１０９Ｂの比誘電率は、３．８よりも大きく７未満の範囲である。また一例では、下側高誘電率膜１０９Ｂの比誘電率は、４よりも大きく７未満の範囲であってもよい。下側高誘電率膜１０９Ｂは、ＳｉＯＮを含む材料によって形成されている。このため、下側高誘電率膜１０９Ｂの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　第１０絶縁層１１０は、低電圧コイル２１Ａよりも基板５３寄りに形成されている。第１０絶縁層１１０は、低電圧コイル２１Ａから離隔して形成されている。
　第１０絶縁層１１０は、第９絶縁層１０９よりも低い比誘電率を有する。第１０絶縁層１１０は、ＳｉＯ２を含む材料によって形成されている。このため、第１０絶縁層１１０の比誘電率は、第６絶縁層１０６の比誘電率と同じであり、３．８程度である。本実施形態では、第１０絶縁層１１０の膜厚は、第６絶縁層１０６の膜厚よりも薄い。
　なお、第１０絶縁層１１０の膜厚は、第６絶縁層１０６の膜厚と等しくてもよい。ここで、第１０絶縁層１１０の膜厚と第６絶縁層１０６の膜厚との差がたとえば第６絶縁層１０６の膜厚の２０％以内であれば、第１０絶縁層１１０の膜厚が第６絶縁層１０６の膜厚と等しいといえる。また、第１０絶縁層１１０は、層間絶縁膜５４Ｂを構成しているともいえる。
　このように、低電圧コイル２１Ａの基板５３側における電界集中を緩和する構造では、低電圧コイル２１Ａの第４端面２７から下方に向かうにつれて、第９絶縁層１０９の上側高誘電率膜１０９Ａ、下側高誘電率膜１０９Ｂ、および第１０絶縁層１１０の順に配置される。つまり、低電圧コイル２１Ａの第４端面２７から下方に向けて比誘電率が低下するように構成されている。
　（トランスチップの製造方法）
　図６～図１６を参照して、トランスチップ５０の製造方法の一例について説明する。なお、便宜上、以下の説明において、トランスチップ５０の製造過程においても、トランスチップ５０の構成要素と共通の構成要素には同一符号を付して説明する。なお、図６～図１６は、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４の概略断面図を示している。このため、図６～図１６に図示されていない符号は、図３を参照されたい。
　トランスチップ５０の製造方法は、基板５３を用意する工程と、基板５３上に素子絶縁層５４を形成する工程と、素子絶縁層５４に低電圧コイル２１Ａ，２１Ｂおよび高電圧コイル２２Ａ，２２Ｂを形成する工程と、素子絶縁層５４に低圧側接続配線５７Ａ，５７Ｂおよびビア５８Ａ，５８Ｂを形成する工程と、素子絶縁層５４上に各電極パッド５１，５２を形成する工程と、素子絶縁層５４に保護膜５５およびパッシベーション膜５６を形成する工程と、を含む。以下では、素子絶縁層５４および高電圧コイル２２Ａを形成する工程、特に高電圧コイル２２Ａおよび高電圧コイル２２Ａに対する電界集中の緩和構造を製造する工程について詳細に説明する。
　図６は、基板５３上に素子絶縁層５４の一部を形成する工程、および素子絶縁層５４に低圧側接続配線５７Ｂの一部を形成する工程を示している。
　まず、素子絶縁層５４の一部を形成する工程が実施される。より詳細には、この工程では、基板５３の基板上に層間絶縁膜５４Ｂが形成された後、エッチングストッパ膜５４Ａおよび層間絶縁膜５４Ｂが交互に積層される。エッチングストッパ膜５４Ａおよび層間絶縁膜５４Ｂは、たとえば化学気相蒸着法（chemical vapor deposition：ＣＶＤ）によって形成される。本実施形態では、エッチングストッパ膜５４ＡはＳｉＮ膜であり、層間絶縁膜５４ＢはＳｉＯ２膜である。
　次に、低圧側接続配線５７Ｂの一部を形成する工程が実施される。より詳細には、この工程では、エッチングストッパ膜５４Ａと層間絶縁膜５４Ｂとが積層された後、たとえばエッチングによってビア用開口部８０１Ａが形成される。続いて、たとえばスパッタ法によってビア用開口部８０１Ａ内に金属材料が充填される。金属材料の一例は、Ｃｕである。これにより、低圧側接続配線５７Ｂの第２ビア５７ＢＣの一部が形成される。図６では、第２ビア５７ＢＣが形成された後、再び素子絶縁層５４の一部を形成する工程に戻り、エッチングストッパ膜５４Ａが層間絶縁膜５４Ｂ上に積層されている。
　次に、図７は、図６に続く素子絶縁層５４の一部を形成する工程を示している。具体的には、この工程では、まずエッチングストッパ膜５４Ａ上に第３絶縁層１０３が形成され、第３絶縁層１０３上に第２絶縁層１０２の一部が形成されている。
　より詳細には、まず、ＣＶＤ法によってエッチングストッパ膜５４Ａ上に堆積するように第３絶縁層１０３が形成される。本実施形態では、第３絶縁層１０３は、ＳｉＯ２膜である。続いて、ＣＶＤ法によって第３絶縁層１０３上に堆積するように第２高誘電率膜１０２Ｂが形成される。本実施形態では、第２高誘電率膜１０２Ｂは、ＳｉＯＮ膜である。続いて、ＣＶＤ法によって第２高誘電率膜１０２Ｂ上に堆積するように第１高誘電率膜１０２Ａが形成される。本実施形態では、第１高誘電率膜１０２Ａは、ＳｉＮ膜である。
　次に、図８および図９は、図７に続く素子絶縁層５４に低圧側接続配線５７Ｂの一部を形成する工程を示している。より詳細には、図８に示すように、たとえばエッチングによって第１高誘電率膜１０２Ａ、第２高誘電率膜１０２Ｂ、第３絶縁層１０３、およびエッチングストッパ膜５４Ａをｚ方向に貫通するビア用開口部８０１Ｂが形成される。このビア用開口部８０１Ｂを介して、図７の第２ビア５７ＢＣが露出している。続いて、図９に示すように、たとえばスパッタ法によってビア用開口部８０１Ｂ内に金属材料が充填される。金属材料の一例は、Ｃｕである。これにより、低圧側接続配線５７Ｂの第２ビア５７ＢＣが形成される。
　次に、図１０および図１１は、図９に続く素子絶縁層５４の一部を形成する工程を示している。より詳細には、図１０に示すように、たとえばＣＶＤ法によって第１高誘電率膜１０２Ａおよび第２ビア５７ＢＣ上に堆積するように第３高誘電率膜１０２Ｃが形成される。本実施形態では、第３高誘電率膜１０２Ｃは、ＳｉＮ膜である。このため、第３高誘電率膜１０２Ｃは、エッチングストッパ膜５４Ａであるともいえる。続いて、図１１に示すように、たとえばＣＶＤ法によって第３高誘電率膜１０２Ｃ上に第１絶縁層１０１が形成される。本実施形態では、第１絶縁層１０１は、ＳｉＯ２膜である。このため、第１絶縁層１０１は、層間絶縁膜５４Ｂであるともいえる。
　次に、図１２は、図１１に続く高電圧コイル２２Ａを形成する工程、および低圧側接続配線５７Ｂの一部を形成する工程を示している。より詳細には、たとえばエッチングによって第１絶縁層１０１および第２絶縁層１０２に第１トレンチ１２０が形成される。第１トレンチ１２０は、第１絶縁層１０１および第３高誘電率膜１０２Ｃの双方をｚ方向に貫通している。一方、第１トレンチ１２０は、第１高誘電率膜１０２Ａをｚ方向に貫通していない。これにより、第１絶縁層１０１には貫通孔１０１Ａが形成され、第１高誘電率膜１０２Ａには溝１０２Ｄが形成される。また、たとえばエッチングによって第１絶縁層１０１および第２絶縁層１０２に配線用開口部８０２が形成される。配線用開口部８０２は、第１トレンチ１２０と同じ工程で形成される。配線用開口部８０２は、低圧側接続配線５７Ｂの第２ビア５７ＢＣを露出している。
　次に、図１３は、図１２に続く高電圧コイル２２Ａを形成する工程、および低圧側接続配線５７Ｂの一部を形成する工程を示している。より詳細には、この工程では、たとえばスパッタ法によって第１トレンチ１２０内および配線用開口部８０２内に金属材料が充填される。金属材料の一例は、Ｃｕである。これにより、高電圧コイル２２Ａおよび低圧側接続配線５７Ｂの第２配線５７ＢＤが形成される。つまり、高電圧コイル２２Ａを形成する工程と、低圧側接続配線５７Ｂの一部を形成する工程とが同時に実施される。
　次に、図１４～図１６は、図１３に続く素子絶縁層５４の一部を形成する工程を示している。より詳細には、図１４に示すように、たとえばＣＶＤ法によって低電圧コイル２１Ａの第２端面２４、低圧側接続配線５７Ｂの第２配線５７ＢＤ、および第１絶縁層１０１上に堆積するように第４絶縁層１０４の下側高誘電率膜１０４Ａが形成される。下側高誘電率膜１０４Ａは、ＳｉＮ膜である。このため、下側高誘電率膜１０４Ａは、エッチングストッパ膜５４Ａであるともいえる。続いて、図１５に示すように、たとえばＣＶＤ法によって下側高誘電率膜１０４Ａ上に堆積するように上側高誘電率膜１０４Ｂが形成される。上側高誘電率膜１０４Ｂは、ＳｉＯＮ膜である。続いて、図１６に示すように、たとえばＣＶＤ法によって上側高誘電率膜１０４Ｂ上に堆積するように第５絶縁層１０５が形成される。第５絶縁層１０５は、ＳｉＯ２膜である。このため、第５絶縁層１０５は、層間絶縁膜５４Ｂであるともいえる。
　なお、図示していないが、低電圧コイル２１Ａおよびその周辺の素子絶縁層５４についても、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４と同様に形成される。低電圧コイル２１Ａおよびその周辺の素子絶縁層５４は、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４よりも前の工程で形成される。
　その後、ビア５８Ａ，５８Ｂを形成する工程と、各電極パッド５１，５２を素子絶縁層５４上に形成する工程と、素子絶縁層５４に保護膜５５およびパッシベーション膜５６を形成する工程とが順に実施される。
　ビア５８Ａ，５８Ｂを形成する工程では、低圧側接続配線５７Ａ，５７Ｂを形成する工程と同様に、素子絶縁層５４にビア用開口部が形成された後、ビア用開口部に金属材料が充填される。金属材料の一例は、Ｃｕである。
　各電極パッド５１，５２は、たとえばスパッタ法によって素子絶縁層５４の素子表面５４ｓに形成される。各電極パッド５１，５２は、たとえばＡｌによって形成される。
　次に、たとえばＣＶＤ法によって素子絶縁層５４および各電極パッド５１，５２に堆積するように保護膜５５が形成される。続いて、たとえばＣＶＤ法によって保護膜５５上に堆積するようにパッシベーション膜５６が形成される。その後、たとえばエッチングによって保護膜５５およびパッシベーション膜５６の双方から各電極パッド５１，５２が露出する開口部が形成される。以上の工程を経て、トランスチップ５０が製造される。
　（信号伝達装置の製造方法）
　次に、信号伝達装置１０の製造方法について説明する。なお、以下の説明において、信号伝達装置１０に関する符号は、図２を参照されたい。
　信号伝達装置１０の製造方法は、トランスチップ５０、第１チップ３０、および第２チップ４０を用意する工程と、リードフレームを用意する工程と、第１チップ３０を１次側ダイパッド６０に実装する工程と、トランスチップ５０および第２チップ４０を２次側ダイパッド７０に実装する工程と、ワイヤＷを形成する工程と、封止樹脂８０を形成する工程と、個片化する工程と、を含む。
　リードフレームを用意する工程では、１次側ダイパッド６０、第１リード、２次側ダイパッド７０、および第２リードが一体化されたリードフレームが用意される。
　第１チップ３０を１次側ダイパッド６０に実装する工程では、１次側ダイパッド６０に第１チップ３０がダイボンディングされる。トランスチップ５０および第２チップ４０を２次側ダイパッド７０に実装する工程では、２次側ダイパッド７０にトランスチップ５０および第２チップ４０がダイボンディングされる。
　ワイヤＷを形成する工程では、ワイヤボンディング装置によって、第１チップ３０の第１電極パッド３１と第１リードとを接続するワイヤＷと、第１チップ３０の第２電極パッド３２とトランスチップ５０の第１電極パッド５１とを接続するワイヤＷと、トランスチップ５０の第２電極パッド５２と第２チップ４０の第１電極パッド４１とを接続するワイヤＷと、第２チップ４０の第２電極パッド４２と第２リードとを接続するワイヤＷとが形成される。
　封止樹脂８０を形成する工程では、第１チップ３０、第２チップ４０、トランスチップ５０、およびワイヤＷを封止する樹脂層がたとえばコンプレッションモールドによって形成される。樹脂層は、たとえば黒色のエポキシ樹脂が用いられる。
　個片化する工程では、たとえばダイシングによってリードフレームおよび樹脂層が切断される。これにより、第１リード、第２リード、および封止樹脂８０が形成される。以上の工程を経て、信号伝達装置１０が製造される。
　（効果）
　本実施形態によれば、以下の効果が得られる。
　（１－１）トランスチップ５０は、素子絶縁層５４と、素子絶縁層５４に埋め込まれた高電圧コイル２２Ａ，２２Ｂと、素子絶縁層５４に埋め込まれ、ｚ方向において高電圧コイル２２Ａ，２２Ｂと対向配置された低電圧コイル２１Ａ，２１Ｂと、を備える。高電圧コイル２２Ａ，２２Ｂは、ｚ方向において低電圧コイル２１Ａ，２１Ｂ側を向く第１端面２３と、第１端面２３とは反対側の第２端面２４と、第１側面２５と、を含む。素子絶縁層５４は、第３絶縁層１０３と、第３絶縁層１０３上に積層され、第３絶縁層１０３よりも比誘電率が高い第２絶縁層１０２と、第２絶縁層１０２上に積層され、第２絶縁層１０２よりも比誘電率が低い第１絶縁層１０１と、を含む。高電圧コイル２２Ａ，２２Ｂは、第１端面２３が第２絶縁層１０２に接した状態で第１絶縁層１０１内に設けられている。
　この構成によれば、第１絶縁層１０１よりも比誘電率が高い第２絶縁層１０２によって高電圧コイル２２Ａ，２２Ｂの第１端面２３が覆われているため、第１端面２３における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を緩和できる。つまり、高電圧コイル２２Ａ（２２Ｂ）と低電圧コイル２１Ａ（２１Ｂ）との間の領域における電界集中を緩和できる。
　（１－２）第２絶縁層１０２は、高電圧コイル２２Ａ，２２Ｂの第１側面２５における第１端面２３とのコーナ部分を構成する下端部２５Ａを覆っている。
　この構成によれば、高電圧コイル２２Ａ，２２Ｂのうち電界強度が高くなりやすい下端部２５Ａが比誘電率の高い第２絶縁層１０２によって覆われているため、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（１－３）第２絶縁層１０２は、高電圧コイル２２Ａ，２２Ｂの第１端面２３に接する第１高誘電率膜１０２Ａと、第１高誘電率膜１０２Ａよりも比誘電率が低く、第３絶縁層１０３と接した第２高誘電率膜１０２Ｂと、を含む。
　この構成によれば、第２絶縁層１０２において高電圧コイル２２Ａ，２２Ｂの第１端面２３に対して第１高誘電率膜１０２Ａ、第２高誘電率膜１０２Ｂ、および第３絶縁層１０３の順に配置される。そして、第１高誘電率膜１０２Ａ、第２高誘電率膜１０２Ｂ、および第３絶縁層１０３の順に比誘電率が低下する。つまり、高電圧コイル２２Ａ，２２Ｂから低電圧コイル２１Ａ，２１Ｂに向かう方向において、第２絶縁層１０２では、第１端面２３から離れるにつれて徐々に比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第１端面２３における電界強度をさらに低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（１－４）第２絶縁層１０２は、第２高誘電率膜１０２Ｂよりも比誘電率が高い第３高誘電率膜１０２Ｃを含む。第３高誘電率膜１０２Ｃは、第１高誘電率膜１０２Ａ上に形成されている。
　この構成によれば、第３高誘電率膜１０２Ｃが高電圧コイル２２Ａ，２２Ｂの第１側面２５のｚ方向の一部を覆っているため、高電圧コイル２２Ａ，２２Ｂの第１側面２５における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂの第１側面２５における電界集中を緩和できる。
　（１－５）素子絶縁層５４は、高電圧コイル２２Ａ，２２Ｂの第２端面２４と接するように第１絶縁層１０１上に積層された第４絶縁層１０４と、第４絶縁層１０４上に積層された第５絶縁層１０５と、を含む。第４絶縁層１０４の比誘電率は第１絶縁層１０１の比誘電率よりも高く、第５絶縁層１０５の比誘電率は第４絶縁層１０４の比誘電率よりも低い。
　この構成によれば、高電圧コイル２２Ａ，２２Ｂの第２端面２４に対して第４絶縁層１０４および第５絶縁層１０５の順に積層される。そして、第４絶縁層１０４および第５絶縁層１０５の順に比誘電率が低下する。つまり、高電圧コイル２２Ａ，２２Ｂから素子絶縁層５４の素子表面５４ｓに向かう方向において、第２端面２４から離れるにつれて徐々に比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第２端面２４における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂとは反対側の端部における電界集中を緩和できる。
　（１－６）第４絶縁層１０４は、高電圧コイル２２Ａ，２２Ｂの第２端面２４と接する下側高誘電率膜１０４Ａと、下側高誘電率膜１０４Ａ上に形成され、第５絶縁層１０５に接する上側高誘電率膜１０４Ｂと、を含む。上側高誘電率膜１０４Ｂの比誘電率は、下側高誘電率膜１０４Ａの比誘電率よりも低い。
　この構成によれば、第４絶縁層１０４において高電圧コイル２２Ａ，２２Ｂの第２端面２４に対して下側高誘電率膜１０４Ａおよび上側高誘電率膜１０４Ｂの順に積層される。そして、下側高誘電率膜１０４Ａおよび上側高誘電率膜１０４Ｂの順に比誘電率が低下する。つまり、高電圧コイル２２Ａ，２２Ｂから素子絶縁層５４の素子表面５４ｓに向かう方向において、第４絶縁層１０４では、第２端面２４から離れるにつれて徐々に比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第２端面２４における電界強度をさらに低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂとは反対側の端部における電界集中をより効果的に緩和できる。
　（１－７）低電圧コイル２１Ａ，２１Ｂは、ｚ方向において高電圧コイル２２Ａ，２２Ｂ側を向く第３端面２６と、第３端面２６とは反対側の第４端面２７と、第２側面２８と、を含む。素子絶縁層５４は、第６絶縁層１０６と、第６絶縁層１０６上に積層され、第６絶縁層１０６よりも比誘電率が高い第７絶縁層１０７と、第７絶縁層１０７上に積層され、第７絶縁層１０７よりも比誘電率が低い第８絶縁層１０８と、を含む。低電圧コイル２１Ａ，２１Ｂは、第３端面２６が第７絶縁層１０７に接した状態で第６絶縁層１０６内に設けられている。
　この構成によれば、第６絶縁層１０６よりも比誘電率が高い第７絶縁層１０７によって低電圧コイル２１Ａ，２１Ｂの第３端面２６が覆われているため、第３端面２６における電界強度を低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち高電圧コイル２２Ａ，２２Ｂ寄りの端部における電界集中を緩和できる。つまり、高電圧コイル２２Ａ（２２Ｂ）と低電圧コイル２１Ａ（２１Ｂ）との間の領域における電界集中を緩和できる。
　（１－８）第７絶縁層１０７は、低電圧コイル２１Ａ，２１Ｂの第３端面２６に接する第４高誘電率膜１０７Ａと、第８絶縁層１０８と接した第５高誘電率膜１０７Ｂと、を含む。第５高誘電率膜１０７Ｂの比誘電率は、第４高誘電率膜１０７Ａの比誘電率よりも低い。
　この構成によれば、第７絶縁層１０７において低電圧コイル２１Ａ，２１Ｂの第３端面２６に対して第４高誘電率膜１０７Ａおよび第５高誘電率膜１０７Ｂの順に積層される。そして、第４高誘電率膜１０７Ａおよび第５高誘電率膜１０７Ｂの順に比誘電率が低下する。つまり、低電圧コイル２１Ａ，２１Ｂから高電圧コイル２２Ａ，２２Ｂに向かう方向において、第７絶縁層１０７では、第３端面２６から離れるにつれて徐々に比誘電率が低下する。これにより、低電圧コイル２１Ａ，２１Ｂの第３端面２６における電界強度をさらに低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち高電圧コイル２２Ａ，２２Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（１－９）第７絶縁層１０７は、第５高誘電率膜１０７Ｂよりも比誘電率が高い第６高誘電率膜１０７Ｃを含む。第４高誘電率膜１０７Ａは、第５高誘電率膜１０７Ｂと第６高誘電率膜１０７Ｃとの間に介在している。
　この構成によれば、第６高誘電率膜１０７Ｃの比誘電率が第５高誘電率膜１０７Ｂの比誘電率よりも高いため、第７絶縁層１０７のうち第５高誘電率膜１０７Ｂよりも比誘電率が高い高誘電率膜が占める割合が高くなる。これにより、第７絶縁層１０７による低電圧コイル２１Ａ，２１Ｂの第３端面２６における電界強度をさらに低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち高電圧コイル２２Ａ，２２Ｂ寄りの端部における電界集中を効果的に緩和できる。
　加えて、第７絶縁層１０７のうち第８絶縁層１０８と接する高誘電率膜は、比誘電率が低い第５高誘電率膜１０７Ｂであるため、第７絶縁層１０７を介して低電圧コイル２１Ａ，２１Ｂから高電圧コイル２２Ａ，２２Ｂに向かう方向において、第３端面２６から離れるにつれて徐々に比誘電率が低下する。これにより、低電圧コイル２１Ａ，２１Ｂの第３端面２６における電界強度をさらに低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち高電圧コイル２２Ａ，２２Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（１－１０）素子絶縁層５４は、低電圧コイル２１Ａ，２１Ｂの第４端面２７と接した第９絶縁層１０９と、第９絶縁層１０９に対して第６絶縁層１０６とは反対側に配置された第１０絶縁層１１０と、を含む。第９絶縁層１０９の比誘電率は第６絶縁層１０６の比誘電率よりも高い。第１０絶縁層１１０の比誘電率は第９絶縁層１０９の比誘電率よりも低い。
　この構成によれば、低電圧コイル２１Ａ，２１Ｂの第４端面２７に対して第９絶縁層１０９および第１０絶縁層１１０の順に配置される。そして、第９絶縁層１０９および第１０絶縁層１１０の順に比誘電率が低下する。つまり、低電圧コイル２１Ａ，２１Ｂから素子絶縁層５４の素子裏面５４ｒに向かう方向において、第４端面２７から離れるにつれて徐々に比誘電率が低下する。これにより、低電圧コイル２１Ａ，２１Ｂの第４端面２７における電界強度を低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち基板５３側の端部における電界集中を緩和できる。
　（１－１１）第９絶縁層１０９は、低電圧コイル２１Ａ，２１Ｂの第４端面２７と接する上側高誘電率膜１０９Ａと、上側高誘電率膜１０９Ａに対して第６絶縁層１０６とは反対側に配置され、第１０絶縁層１１０に接する下側高誘電率膜１０９Ｂと、を含む。
　この構成によれば、第９絶縁層１０９において低電圧コイル２１Ａ，２１Ｂの第４端面２７に対して上側高誘電率膜１０９Ａおよび下側高誘電率膜１０９Ｂの順に配置される。そして、上側高誘電率膜１０９Ａおよび下側高誘電率膜１０９Ｂの順に比誘電率が低下する。つまり、低電圧コイル２１Ａ，２１Ｂから素子絶縁層５４の素子裏面５４ｒに向かう方向において、第９絶縁層１０９では、第４端面２７から離れるにつれて徐々に比誘電率が低下する。これにより、低電圧コイル２１Ａ，２１Ｂの第４端面２７における電界強度をさらに低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち基板５３側の端部における電界集中を効果的に緩和できる。
　（１－１２）信号伝達装置１０は、１次側回路１３を含む第１チップ３０と、トランスチップ５０と、トランスチップ５０を介して１次側回路１３の信号の受信を行うように構成された２次側回路１４を含む第２チップ４０と、を備える。トランスチップ５０は、素子絶縁層５４と、素子絶縁層５４に埋め込まれた高電圧コイル２２Ａ，２２Ｂと、素子絶縁層５４に埋め込まれ、ｚ方向において高電圧コイル２２Ａ，２２Ｂと対向配置された低電圧コイル２１Ａ，２１Ｂと、を備える。高電圧コイル２２Ａ，２２Ｂは、ｚ方向において低電圧コイル２１Ａ，２１Ｂ側を向く第１端面２３と、第１端面２３とは反対側の第２端面２４と、第１側面２５と、を含む。素子絶縁層５４は、第３絶縁層１０３と、第３絶縁層１０３上に積層され、第３絶縁層１０３よりも比誘電率が高い第２絶縁層１０２と、第２絶縁層１０２上に積層され、第２絶縁層１０２よりも比誘電率が低い第１絶縁層１０１と、を含む。高電圧コイル２２Ａ，２２Ｂは、第１端面２３が第２絶縁層１０２に接した状態で第１絶縁層１０１内に設けられている。
　この構成によれば、第１絶縁層１０１よりも比誘電率が高い第２絶縁層１０２によって高電圧コイル２２Ａ，２２Ｂの第１端面２３が覆われているため、第１端面２３における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を緩和できる。つまり、高電圧コイル２２Ａ（２２Ｂ）と低電圧コイル２１Ａ（２１Ｂ）との間の領域における電界集中を緩和できる。
　［第２実施形態］
　図１７～図２７を参照して、第２実施形態のトランスチップ５０の構成について説明する。本実施形態のトランスチップ５０は、第１実施形態のトランスチップ５０と比較して、高電圧コイル２２Ａおよび低電圧コイル２１Ａに対する電界集中を緩和する構造が異なる。以下の説明において、第１実施形態と共通する構成要素には共通の符号を付し、その説明を省略する。
　（トランスチップの構成）
　図１７に示すように、本実施形態では、素子絶縁層５４は、第２絶縁層１０２（図４参照）に代えて、第２絶縁層１４０を含む。第２絶縁層１４０は、高電圧コイル２２Ａの第１端面２３と、第１側面２５の下端部２５Ａとを覆っている。本実施形態では、第２絶縁層１４０は、第１端面２３および第１側面２５の下端部２５Ａの双方と接している。
　第２絶縁層１４０は、第１高誘電率膜１４１および第２高誘電率膜１４２を含む。
　第１高誘電率膜１４１は、高電圧コイル２２Ａの第１端面２３と、第１側面２５の下端部２５Ａとを覆っている。本実施形態では、第１高誘電率膜１４１は、第１端面２３および第１側面２５の下端部２５Ａの双方と接している。第１高誘電率膜１４１は、第３絶縁層１０３上に形成されている。本実施形態では、第１高誘電率膜１４１は、第３絶縁層１０３に接している。第１高誘電率膜１４１の膜厚は、第２高誘電率膜１４２の膜厚と等しい。ここで、第１高誘電率膜１４１の膜厚と第２高誘電率膜１４２の膜厚との差がたとえば第１高誘電率膜１４１の膜厚の２０％以内であれば、第１高誘電率膜１４１の膜厚が第２高誘電率膜１４２の膜厚と等しいといえる。第１高誘電率膜１４１は、第３絶縁層１０３よりも高い比誘電率を有する。一例では、第１高誘電率膜１４１の比誘電率は、３．８よりも大きく７未満の範囲である。また一例では、第１高誘電率膜１４１の比誘電率は、４よりも大きく７未満の範囲であってもよい。第１高誘電率膜１４１は、ＳｉＯＮを含む材料によって形成されている。このため、第１高誘電率膜１４１の比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　第２高誘電率膜１４２は、第１高誘電率膜１４１上に形成されている。本実施形態では、第２高誘電率膜１４２は、第１高誘電率膜１４１と接している。第２高誘電率膜１４２は、高電圧コイル２２Ａの第１側面２５のうち下端部２５Ａよりも上方の一部を覆っている。第２高誘電率膜１４２上には、第１絶縁層１０１が形成されている。本実施形態では、第２高誘電率膜１４２は、第１絶縁層１０１と接している。
　第２高誘電率膜１４２は、第１高誘電率膜１４１よりも高い比誘電率を有する。第２高誘電率膜１４２は、ＳｉＮを含む材料によって形成されている。このため、第２高誘電率膜１４２の比誘電率は、７程度である。また、第２高誘電率膜１４２は、エッチングストッパ膜５４Ａであるともいえる。
　このように、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域における電界集中を緩和する構造では、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向かうにつれて、第２絶縁層１４０の第１高誘電率膜１４１、および第３絶縁層１０３の順に配置される。つまり、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向けて比誘電率が低下するように構成されている。
　なお、図示していないが、低電圧コイル２１Ａのうち高電圧コイル２２Ａ側における電界集中を緩和する構造も同様に変更してもよい。つまり、第１実施形態の第７絶縁層１０７（図５参照）の３層の高誘電率膜の構成を、第２絶縁層１４０のように２層の高誘電率膜の構成に変更してもよい。
　（トランスチップの製造方法）
　図１８～図２７を参照して、本実施形態のトランスチップ５０の製造方法について説明する。本実施形態のトランスチップ５０の製造方法は、第１実施形態のトランスチップ５０の製造方法と同様の工程を含む。以下の説明では、高電圧コイル２２Ａおよびその周囲の素子絶縁層５４の製造方法について詳細に説明する。
　図１８は、基板５３上に素子絶縁層５４の一部を形成する工程、および素子絶縁層５４に低圧側接続配線５７Ｂの一部を形成する工程を示している。素子絶縁層５４の一部を形成する工程においては、第１実施形態と同様に、エッチングストッパ膜５４Ａおよび層間絶縁膜５４Ｂが形成される。また低圧側接続配線５７Ｂの一部を形成する工程においては、第１実施形態と同様に、ビア用開口部８０１Ａおよび第２ビア５７ＢＣの一部が形成される。
　次に、素子絶縁層５４の一部を形成する工程では、第１実施形態と同様に、第３絶縁層１０３が形成される。本実施形態では、第３絶縁層１０３は、ＳｉＯ２膜である。このため、第３絶縁層１０３は、層間絶縁膜５４Ｂを構成しているともいえる。続いて、たとえばＣＶＤ法によって第３絶縁層１０３上に堆積するように第２絶縁層１４０の第１高誘電率膜１４１が形成される。本実施形態では、第１高誘電率膜１４１はＳｉＯＮ膜である。
　次に、図１９および図２０は、図１８に続く低圧側接続配線５７Ｂの一部を形成する工程を示している。図１９に示すように、第１実施形態と同様にビア用開口部８０１Ｂが形成された後、図２０に示すように、第１実施形態と同様に第２ビア５７ＢＣが形成される。
　次に、図２１および図２２は、図２０に続く素子絶縁層５４の一部を形成する工程を示している。図２１に示すように、たとえばＣＶＤ法によって、第１高誘電率膜１４１上に堆積するように第２高誘電率膜１４２が形成された後、図２２に示すように、第１実施形態と同様に第１絶縁層１０１が形成される。本実施形態では、第２高誘電率膜１４２はＳｉＮ膜であり、第１絶縁層１０１はＳｉＯ２膜である。
　次に、図２３および図２４は、図２２に続く高電圧コイル２２Ａを形成する工程、および低圧側接続配線５７Ｂの一部を形成する工程を示している。図２３に示すように、第１実施形態と同様に、たとえばエッチングによって第１トレンチ１２０が形成された後、図２４に示すように、金属材料が第１トレンチ１２０内に充填されることによって高電圧コイル２２Ａが形成される。また、図２３に示すように、第１実施形態と同様に、配線用開口部８０２が形成された後、図２４に示すように、配線用開口部８０２内に金属材料が充填されることによって第２配線５７ＢＤが形成される。ここで、第１トレンチ１２０および配線用開口部８０２は、第１絶縁層１０１および第２高誘電率膜１４２の双方をｚ方向に貫通している。一方、第１トレンチ１２０および配線用開口部８０２は、第１高誘電率膜１４１をｚ方向に貫通していない。つまり、第１トレンチ１２０の第１トレンチ底面１２２は、第１高誘電率膜１４１によって構成されている。
　次に、図２５～図２７に示すように、第１実施形態と同様に、たとえばＣＶＤ法によって第４絶縁層１０４の下側高誘電率膜１０４Ａ、上側高誘電率膜１０４Ｂ、および第５絶縁層１０５が順次形成される。
　なお、図示していないが、低電圧コイル２１Ａおよびその周辺の素子絶縁層５４についても、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４と同様に形成される。低電圧コイル２１Ａおよびその周辺の素子絶縁層５４は、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４よりも前の工程で形成される。
　その後、第１実施形態と同様に、各電極パッド５１，５２を素子絶縁層５４上に形成する工程と、素子絶縁層５４に保護膜５５およびパッシベーション膜５６を形成する工程とが順に実施される。以上の工程を経て、トランスチップ５０が製造される。
　（効果）
　本実施形態によれば、以下の効果が得られる。
　（２－１）第２絶縁層１４０は、高電圧コイル２２Ａ，２２Ｂの第１端面２３と、第１側面２５における第１端面２３とのコーナ部分を構成する下端部２５Ａとを覆っている。
　この構成によれば、高電圧コイル２２Ａ，２２Ｂのうち電界強度が高くなりやすい下端部２５Ａが第２絶縁層１４０によって覆われているため、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（２－２）第２絶縁層１４０は、高電圧コイル２２Ａ，２２Ｂの第１端面２３に接する第１高誘電率膜１４１と、第１高誘電率膜１４１上に積層され、第１絶縁層１０１と接した第２高誘電率膜１４２と、を含む。
　この構成によれば、第２高誘電率膜１４２が高電圧コイル２２Ａ，２２Ｂの第１側面２５のｚ方向の一部を覆っているため、高電圧コイル２２Ａ，２２Ｂの第１側面２５における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を緩和できる。
　［第３実施形態］
　図２８～図３０を参照して、第３実施形態の信号伝達装置１０について説明する。本実施形態の信号伝達装置１０は、第１実施形態の信号伝達装置１０と比較して、トランスチップ５０の構成が主に異なる。以下の説明においては、第１実施形態と共通の構成要素については同一符号を付し、その説明を省略する。
　図２８に示すように、トランス１５Ａは、互いに直列に接続されたトランス１８Ａ，１９Ａを含む。トランス１８Ａは、１次側回路１３に電気的に接続されている。トランス１８Ａは、低電圧コイル２１Ａおよび高電圧コイル２２Ａを含む。トランス１９Ａは、２次側回路１４に電気的に接続されている。トランス１９Ａは、第１高電圧コイル２１Ｃと、第１高電圧コイル２１Ｃと絶縁されておりかつ磁気結合可能な第２高電圧コイル２２Ｃと、を含む。
　低電圧コイル２１Ａは１次側信号線１６Ａによって電気的に接続されている一方、１次側回路１３のグランドに接続されている。つまり、低電圧コイル２１Ａの第１端部は１次側回路１３に電気的に接続されており、低電圧コイル２１Ａの第２端部は１次側回路１３のグランドに電気的に接続されている。
　高電圧コイル２２Ａはトランス１９Ａの第１高電圧コイル２１Ｃと接続されている。一例では、高電圧コイル２２Ａおよび第１高電圧コイル２１Ｃは、電気的にフローティング状態となるように互いに接続されている。つまり、高電圧コイル２２Ａの第１端部は第１高電圧コイル２１Ｃの第１端部に接続され、高電圧コイル２２Ａの第２端部は第１高電圧コイル２１Ｃの第２端部に接続されている。このように、高電圧コイル２２Ａおよび第１高電圧コイル２１Ｃは、低電圧コイル２１Ａから第２高電圧コイル２２Ｃへの信号の伝達を中継する中継コイルとなる。
　第２高電圧コイル２２Ｃは２次側信号線１７Ａによって電気的に接続されている一方、２次側回路１４のグランドに接続されている。つまり、第２高電圧コイル２２Ｃの第１端部は２次側回路１４に電気的に接続されており、第２高電圧コイル２２Ｃの第２端部は２次側回路１４のグランドに電気的に接続されている。
　トランス１５Ｂは、互いに直列に接続されたトランス１８Ｂ，１９Ｂを含む。トランス１８Ｂは、低電圧コイル２１Ｂおよび高電圧コイル２２Ｂを含む。トランス１９Ｂは、第１高電圧コイル２１Ｄおよび第２高電圧コイル２２Ｄを含む。トランス１８Ｂ，１９Ｂは、トランス１８Ａ，１９Ａと同様であるため、詳細な説明を省略する。
　図２９に示すように、トランスチップ５０は、２次側ダイパッド７０との間に絶縁部材１５０を介在させた状態で２次側ダイパッド７０に実装される。基板５３には、絶縁部材１５０が形成されている。一例では、絶縁部材１５０は、絶縁性接合材によって接合されている。つまり、絶縁部材１５０は、第３接合材９３と基板５３との間に介在している。絶縁部材１５０は、第３接合材９３によって２次側ダイパッド７０に接合されている。
　図３０は、トランスチップ５０のうち低電圧コイル２１Ａ、高電圧コイル２２Ａ、第１高電圧コイル２１Ｃ、および第２高電圧コイル２２Ｃを示す断面構造である。なお、低電圧コイル２１Ｂ、高電圧コイル２２Ｂ、第１高電圧コイル２１Ｄ、および第２高電圧コイル２２Ｄの構成および配置は、低電圧コイル２１Ａ、高電圧コイル２２Ａ、第１高電圧コイル２１Ｃ、および第２高電圧コイル２２Ｃと同様である。このため、以下では、低電圧コイル２１Ａ、高電圧コイル２２Ａ、第１高電圧コイル２１Ｃ、および第２高電圧コイル２２Ｃの構成および配置について詳細に説明し、低電圧コイル２１Ｂ、高電圧コイル２２Ｂ、第１高電圧コイル２１Ｄ、および第２高電圧コイル２２Ｄの構成および配置の詳細な説明を省略する。
　図３０に示すように、低電圧コイル２１Ａおよび高電圧コイル２２Ａは、ｚ方向において対向配置されている。低電圧コイル２１Ａと高電圧コイル２２Ａとのｚ方向の間には、素子絶縁層５４の一部が介在している。本実施形態では、低電圧コイル２１Ａは、高電圧コイル２２Ａよりも素子表面５４ｓの近くに配置されている。換言すると、高電圧コイル２２Ａは、低電圧コイル２１Ａよりも素子裏面５４ｒの近くに配置されている。このため、本実施形態では、低電圧コイル２１Ａが「第１コイル」に対応し、高電圧コイル２２Ａが「第２コイル」に対応している。
　低電圧コイル２１Ａは、低圧側接続配線５７Ａによって第１電極パッド５１Ａに電気的に接続されている。本実施形態では、低圧側接続配線５７Ａは、１つの素子絶縁層５４をｚ方向に貫通するビアによって構成されている。また、図示していないが、低電圧コイル２１Ａは、低圧側接続配線５７Ｂによって第１電極パッド５１Ｂ（図３参照）に電気的に接続されている。
　高電圧コイル２２Ａは、素子絶縁層５４内において第１高電圧コイル２１Ｃと電気的に接続されている。より詳細には、素子絶縁層５４内には、高圧側接続配線５７Ｃが設けられている。高電圧コイル２２Ａと第１高電圧コイル２１Ｃとは、高圧側接続配線５７Ｃによって互いに電気的に接続されている。
　第１高電圧コイル２１Ｃおよび第２高電圧コイル２２Ｃは、ｚ方向において対向配置されている。第１高電圧コイル２１Ｃと第２高電圧コイル２２Ｃとのｚ方向の間には、素子絶縁層５４の一部が介在している。第１高電圧コイル２１Ｃは、第２高電圧コイル２２Ｃよりも素子裏面５４ｒの近くに配置されている。換言すると、第２高電圧コイル２２Ｃは、第１高電圧コイル２１Ｃよりも素子表面５４ｓの近くに配置されている。本実施形態では、第１高電圧コイル２１Ｃは、高電圧コイル２２Ａとｚ方向において揃った位置に配置されている。第２高電圧コイル２２Ｃは、低電圧コイル２１Ａとｚ方向において揃った位置に配置されている。ここで、本実施形態では、第２高電圧コイル２２Ｃが「第３コイル」に対応し、第１高電圧コイル２１Ｃが「第４コイル」に対応している。
　第１高電圧コイル２１Ｃおよび第２高電圧コイル２２Ｃの双方を構成する材料は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択される。第１高電圧コイル２１Ｃおよび第２高電圧コイル２２Ｃの双方を構成する材料は、低電圧コイル２１Ａおよび高電圧コイル２２Ａを構成する材料と同じであってもよい。本実施形態では、第１高電圧コイル２１Ｃおよび第２高電圧コイル２２Ｃの双方は、Ｃｕを含む材料によって形成されている。
　第２高電圧コイル２２Ｃは、高圧側接続配線５７Ｄによって第２電極パッド５２Ａに電気的に接続されている。本実施形態では、高圧側接続配線５７Ｄは、１つの素子絶縁層５４をｚ方向に貫通するビアによって構成されている。また、図示していないが、第２高電圧コイル２２Ｃは、高圧側接続配線５７Ｄとは異なる高圧側接続配線によって第２電極パッド５２Ｂ（図３参照）に電気的に接続されている。
　なお、図示していないが、高電圧コイル２２Ａの低電圧コイル２１Ａ側における電界集中の緩和の構造は第１実施形態と同様である。低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造は第１実施形態と同様である。つまり、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域における電界集中の緩和の構造は第１実施形態と同様である。また、低電圧コイル２１Ａの高電圧コイル２２Ａとは反対側における電界集中の緩和の構造は第１実施形態と同様である。また、高電圧コイル２２Ａの基板５３側における電界集中の緩和の構造は第１実施形態と同様である。
　また、第１高電圧コイル２１Ｃの第２高電圧コイル２２Ｃ側における電界集中の緩和の構造は、高電圧コイル２２Ａの低電圧コイル２１Ａ側における電界集中の緩和の構造と共通している。第１高電圧コイル２１Ｃの基板５３側における電界集中の緩和の構造は、高電圧コイル２２Ａの基板５３側における電界集中の緩和の構造と共通している。また、第２高電圧コイル２２Ｃの第１高電圧コイル２１Ｃ側における電界集中の緩和の構造は、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造と共通している。第２高電圧コイル２２Ｃの第１高電圧コイル２１Ｃとは反対側における電界集中の緩和の構造は、低電圧コイル２１Ａの高電圧コイル２２Ａとは反対側における電界集中の緩和の構造と共通している。
　（効果）
　本実施形態によれば、以下の効果が得られる。
　（３－１）トランスチップ５０は、直列に接続されたトランス１８Ａ（１８Ｂ），１９Ａ（１９Ｂ）を備える。トランス１８Ａ（１８Ｂ），１９Ａ（１９Ｂ）は、素子絶縁層５４の厚さ方向と直交するｘ方向に配列されている。
　この構成によれば、直列に接続されたトランス１８Ａ（１８Ｂ），１９Ａ（１９Ｂ）がｘ方向において配列されているため、素子絶縁層５４の素子表面５４ｓと素子裏面５４ｒとのｚ方向の間の距離を大きくすることを抑制しつつ、トランスチップ５０の絶縁耐圧の向上を図ることができる。
　（３－２）２次側ダイパッド７０とトランスチップ５０との間には、絶縁部材１５０が介在している。
　この構成によれば、２次側ダイパッド７０とトランスチップ５０との間に絶縁部材１５０が介在していない構成と比較して、低電圧コイル２１Ａ（２１Ｂ）および第２高電圧コイル２２Ｃ（２２Ｄ）と２次側ダイパッド７０とのｚ方向の間の距離を大きくすることができる。したがって、トランスチップ５０と２次側ダイパッド７０との間の絶縁耐圧の向上を図ることができる。
　（３－３）絶縁部材１５０と２次側ダイパッド７０とは第３接合材９３によって接合されている。第３接合材９３は、絶縁性接合材である。
　この構成によれば、第３接合材９３が導電性接合材の場合と比較して、低電圧コイル２１Ａ（２１Ｂ）および第２高電圧コイル２２Ｃ（２２Ｄ）と２次側ダイパッド７０とのｚ方向の間の絶縁距離を大きくすることができる。したがって、トランスチップ５０と２次側ダイパッド７０との間の絶縁耐圧の向上を図ることができる。
　（３－４）ｚ方向において、高電圧コイル２２Ａは、第１高電圧コイル２１Ｃと揃った位置に配置されている。
　この構成によれば、第９絶縁層１０９および第１０絶縁層１１０によって第１高電圧コイル２１Ｃのうち第２高電圧コイル２２Ｃとは反対側における電界集中を緩和できる。第７絶縁層１０７および第８絶縁層１０８によって第１高電圧コイル２１Ｃのうち第２高電圧コイル２２Ｃ側における電界集中を緩和できる。このように、高電圧コイル２２Ａに対する電界集中の緩和の構造と第１高電圧コイル２１Ｃに対する電界集中の緩和の構造とを共通化できる。したがって、高電圧コイル２２Ａに対する電界集中の緩和の構造と第１高電圧コイル２１Ｃに対する電界集中の緩和の構造とを個別に形成する構成と比較して、トランスチップ５０の製造工程を簡略化できる。
　（３－５）ｚ方向において、低電圧コイル２１Ａは、第２高電圧コイル２２Ｃと揃った位置に配置されている。
　この構成によれば、第４絶縁層１０４および第５絶縁層１０５によって第２高電圧コイル２２Ｃのうち第１高電圧コイル２１Ｃとは反対側における電界集中を緩和できる。第３絶縁層１０３および第２絶縁層１０２によって第２高電圧コイル２２Ｃのうち第１高電圧コイル２１Ｃ側における電界集中を緩和できる。このように、低電圧コイル２１Ａに対する電界集中の緩和の構造と第２高電圧コイル２２Ｃに対する電界集中の緩和の構造とを共通化できる。したがって、低電圧コイル２１Ａに対する電界集中の緩和の構造と第２高電圧コイル２２Ｃに対する電界集中の緩和の構造とを個別に形成する構成と比較して、トランスチップ５０の製造工程を簡略化できる。
　［変更例］
　上記各実施形態は、以下のように変更して実施することができる。また、上記各実施形態および以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。たとえば、第２実施形態に対して第３実施形態のトランス１８Ａ（１８Ｂ），１９Ａ（１９Ｂ）を含むトランスチップ５０を適用してもよい。
　（トランスチップの変更例）
　・第１および第３実施形態において、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造を第２実施形態の低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造に変更してもよい。
　・第２実施形態において、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造を第１実施形態の低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造に変更してもよい。
　・第１および第３実施形態において、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造を省略してもよい。一例では、第７絶縁層１０７に代えてエッチングストッパ膜５４Ａにしてもよい。このため、低電圧コイル２１Ａの第３端面２６は、エッチングストッパ膜５４Ａに接している。また一例では、素子絶縁層５４における低電圧コイル２１Ａを形成する第２トレンチ１３０は、１つの層間絶縁膜５４Ｂおよび１つのエッチングストッパ膜５４Ａの双方を貫通するように形成されていてもよい。第２トレンチ１３０の第２トレンチ底面１３２は、上記エッチングストッパ膜５４Ａの直下の層間絶縁膜５４Ｂによって構成される。このため、低電圧コイル２１Ａの第４端面２７は、上記エッチングストッパ膜５４Ａの直下の層間絶縁膜５４Ｂと接している。なお、第２実施形態の低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造も同様に省略してもよい。
　・第１および第３実施形態において、低電圧コイル２１Ａの基板５３側における電界集中の緩和の構造を省略してもよい。一例では、第９絶縁層１０９に代えてエッチングストッパ膜５４Ａにしてもよい。この場合、低電圧コイル２１Ａの第４端面２７は、エッチングストッパ膜５４Ａに接している。なお、第２実施形態の低電圧コイル２１Ａの基板５３側における電界集中の緩和の構造も同様に省略してもよい。
　・第１および第３実施形態において、第２絶縁層１０２の第１高誘電率膜１０２Ａ、第２高誘電率膜１０２Ｂ、および第３高誘電率膜１０２Ｃの各々の比誘電率は、第１絶縁層１０１（第３絶縁層１０３）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、第３高誘電率膜１０２Ｃの比誘電率が第１高誘電率膜１０２Ａの比誘電率よりも小さくてもよい。一例では、第３高誘電率膜１０２Ｃの比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第３高誘電率膜１０２Ｃの比誘電率は、４よりも大きく７未満の範囲であってもよい。第３高誘電率膜１０２Ｃは、ＳｉＯＮを含む材料によって形成されている。このため、第３高誘電率膜１０２Ｃの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。また、第２高誘電率膜１０２Ｂの比誘電率が第１高誘電率膜１０２Ａの比誘電率と等しくてもよい。この場合、第１高誘電率膜１０２Ａおよび第２高誘電率膜１０２Ｂの各々は、たとえばＳｉＮを含む材料によって形成されていてもよい。この場合、第１高誘電率膜１０２Ａおよび第２高誘電率膜１０２Ｂの各々の比誘電率は、７程度である。また各高誘電率膜１０２Ａ，１０２Ｂ，１０２ＣがＳｉＯＮを含む材料によって形成されていてもよい。
　・第２実施形態において、第２絶縁層１４０の第１高誘電率膜１４１および第２高誘電率膜１４２の各々の比誘電率は、第１絶縁層１０１（第３絶縁層１０３）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、第１高誘電率膜１４１の比誘電率が第２高誘電率膜１４２の比誘電率以上であってもよい。この場合、第１高誘電率膜１４１および第２高誘電率膜１４２の各々は、たとえばＳｉＮを含む材料によって形成されていてもよい。この場合、第１高誘電率膜１４１および第２高誘電率膜１４２の各々の比誘電率は、７程度である。また、第１高誘電率膜１４１および第２高誘電率膜１４２の各々は、たとえばＳｉＯＮを含む材料によって形成されていてもよい。この場合、第１高誘電率膜１４１および第２高誘電率膜１４２の各々の比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第１高誘電率膜１４１および第２高誘電率膜１４２の各々の比誘電率は、４よりも大きく７未満の範囲であってもよい。第１高誘電率膜１４１および第２高誘電率膜１４２の各々の比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。また、第１高誘電率膜１４１がたとえばＳｉＮを含む材料によって形成され、第２高誘電率膜１４２がたとえばＳｉＯＮを含む材料によって形成されていてもよい。この場合、第１高誘電率膜１４１の比誘電率は７程度であり、第２高誘電率膜１４２の比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第２高誘電率膜１４２の比誘電率は、４よりも大きく７未満の範囲であってもよい。第２高誘電率膜１４２の比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　・第１実施形態において、第２絶縁層１０２と高電圧コイル２２Ａとのｚ方向の位置関係は任意に変更可能である。一例では、図３１に示すように、高電圧コイル２２Ａを形成するための第１トレンチ１２０は、第２絶縁層１０２に溝１０２Ｄ（図４参照）を形成しなくてもよい。つまり、第２絶縁層１０２のうち第１トレンチ１２０の第１トレンチ底面１２２を構成する部分の膜厚は、第２絶縁層１０２の他の部分の膜厚と等しくてもよい。なお、第２実施形態の第２絶縁層１４０および第３実施形態の第２絶縁層１０２についても同様に変更してもよい。
　・第１～第３実施形態において、第２絶縁層１０２，１４０の高誘電率膜の数は任意に変更可能である。一例では、図３２に示すように、第２絶縁層１０２（１４０）は、単一の膜（高誘電率膜）によって形成されていてもよい。この場合、第２絶縁層１０２（１４０）は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。つまり、第２絶縁層１０２（１４０）は、第３絶縁層１０３よりも高い比誘電率を有する。また一例では、第２絶縁層１０２（１４０）は、４つ以上の高誘電率膜の積層構造によって形成されていてもよい。
　・第１および第３実施形態において、第２絶縁層１０２の第１高誘電率膜１０２Ａ、第２高誘電率膜１０２Ｂ、および第３高誘電率膜１０２Ｃの各々の膜厚は、任意に変更可能である。一例では、第１高誘電率膜１０２Ａ、第２高誘電率膜１０２Ｂ、および第３高誘電率膜１０２Ｃの各々の膜厚が互いに異なってもよい。一例では、第１高誘電率膜１０２Ａの膜厚が第２高誘電率膜１０２Ｂの膜厚よりも厚くてもよい。第１高誘電率膜１０２Ａの膜厚が第３高誘電率膜１０２Ｃの膜厚よりも厚くてもよい。また一例では、第２高誘電率膜１０２Ｂの膜厚が第１高誘電率膜１０２Ａの膜厚よりも厚くもよい。また一例では、第３高誘電率膜１０２Ｃの膜厚が第１高誘電率膜１０２Ａの膜厚よりも厚くてもよい。また一例では、第３高誘電率膜１０２Ｃの膜厚は、第２高誘電率膜１０２Ｂの膜厚よりも厚くてもよいし、薄くてもよい。
　・第２実施形態において、第２絶縁層１４０の第１高誘電率膜１４１および第２高誘電率膜１４２の各々の膜厚は、任意に変更可能である。第１高誘電率膜１４１の膜厚は、第２高誘電率膜１４２の膜厚よりも厚くでもよい。
　・第１～第３実施形態において、第４絶縁層１０４の下側高誘電率膜１０４Ａおよび上側高誘電率膜１０４Ｂの各々の比誘電率は、第５絶縁層１０５の比誘電率よりも高い範囲内において任意に変更可能である。一例では、下側高誘電率膜１０４Ａの比誘電率および上側高誘電率膜１０４Ｂの比誘電率は互いに等しくてもよい。この場合、下側高誘電率膜１０４Ａおよび上側高誘電率膜１０４Ｂの各々は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されていてもよい。
　・第１～第３実施形態において、第４絶縁層１０４の高誘電率膜の数は任意に変更可能である。一例では、第４絶縁層１０４は、単一の膜（高誘電率膜）によって形成されていてもよい。この場合、第４絶縁層１０４は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。つまり、第４絶縁層１０４は、第１絶縁層１０１よりも高い比誘電率を有する。また一例では、第４絶縁層１０４は、３つ以上の高誘電率膜の積層構造によって形成されていてもよい。また、第４絶縁層１０４に代えてエッチングストッパ膜５４Ａが形成されていてもよい。
　・第１～第３実施形態において、第４絶縁層１０４の下側高誘電率膜１０４Ａおよび上側高誘電率膜１０４Ｂの各々の膜厚は任意に変更可能である。一例では、下側高誘電率膜１０４Ａの膜厚および上側高誘電率膜１０４Ｂの膜厚は互いに異なっていてもよい。たとえば下側高誘電率膜１０４Ａの膜厚は、上側高誘電率膜１０４Ｂの膜厚よりも厚くてもよい。たとえば下側高誘電率膜１０４Ａの膜厚は、上側高誘電率膜１０４Ｂの膜厚よりも薄くてもよい。
　・第１実施形態において、第７絶縁層１０７の第４高誘電率膜１０７Ａ、第５高誘電率膜１０７Ｂ、および第６高誘電率膜１０７Ｃの各々の比誘電率は、第８絶縁層１０８（第６絶縁層１０６）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、第６高誘電率膜１０７Ｃの比誘電率が第４高誘電率膜１０７Ａの比誘電率よりも小さくてもよい。一例では、第６高誘電率膜１０７Ｃの比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第６高誘電率膜１０７Ｃの比誘電率は、４よりも大きく７未満の範囲であってもよい。第６高誘電率膜１０７Ｃは、ＳｉＯＮを含む材料によって形成されている。このため、第６高誘電率膜１０７Ｃの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。また、第５高誘電率膜１０７Ｂの比誘電率が第４高誘電率膜１０７Ａの比誘電率と等しくてもよい。この場合、第４高誘電率膜１０７Ａおよび第５高誘電率膜１０７Ｂの各々は、たとえばＳｉＮを含む材料によって形成されていてもよい。この場合、第４高誘電率膜１０７Ａおよび第５高誘電率膜１０７Ｂの各々の比誘電率は、７程度である。また各高誘電率膜１０７Ａ，１０７Ｂ，１０７ＣがＳｉＯＮを含む材料によって形成されていてもよい。なお、第２および第３実施形態の第７絶縁層１０７の高誘電率膜も同様に変更してもよい。
　・第１実施形態において、第７絶縁層１０７の高誘電率膜の数は任意に変更可能である。一例では、第７絶縁層１０７は、単一の膜（高誘電率膜）によって形成されていてもよい。この場合、第７絶縁層１０７は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。つまり、第７絶縁層１０７は、第８絶縁層１０８（第６絶縁層１０６）よりも高い比誘電率を有する。また一例では、第７絶縁層１０７は、４つ以上の高誘電率膜の積層構造によって形成されていてもよい。なお、第２および第３実施形態の第７絶縁層１０７についても同様に変更してもよい。
　・第１および第３実施形態において、第７絶縁層１０７の第４高誘電率膜１０７Ａ、第５高誘電率膜１０７Ｂ、および第６高誘電率膜１０７Ｃの各々の膜厚は任意に変更可能である。一例では、第４高誘電率膜１０７Ａ、第５高誘電率膜１０７Ｂ、および第６高誘電率膜１０７Ｃの各々の膜厚が互いに異なってもよい。一例では、第４高誘電率膜１０７Ａの膜厚が第５高誘電率膜１０７Ｂの膜厚よりも厚くてもよい。第４高誘電率膜１０７Ａの膜厚が第６高誘電率膜１０７Ｃの膜厚よりも厚くてもよい。また一例では、第５高誘電率膜１０７Ｂの膜厚が第４高誘電率膜１０７Ａの膜厚よりも厚くもよい。また一例では、第６高誘電率膜１０７Ｃの膜厚が第４高誘電率膜１０７Ａの膜厚よりも厚くてもよい。また一例では、第６高誘電率膜１０７Ｃの膜厚は、第５高誘電率膜１０７Ｂの膜厚よりも厚くてもよいし、薄くてもよい。
　・第１および第３実施形態において、低電圧コイル２１Ａと第７絶縁層１０７との位置関係は任意に変更可能である。一例では、低電圧コイル２１Ａは、第７絶縁層１０７の第６高誘電率膜１０７Ｃよりも上方に突出するような構成であってもよい。たとえば、低電圧コイル２１Ａの第３端面２６が第４高誘電率膜１０７Ａのうち第５高誘電率膜１０７Ｂと接する面と面一となるように、低電圧コイル２１Ａおよび第７絶縁層１０７が形成されていてもよい。
　・第１～第３実施形態において、第９絶縁層１０９の上側高誘電率膜１０９Ａおよび下側高誘電率膜１０９Ｂの各々の比誘電率は、第１０絶縁層１１０（第６絶縁層１０６）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、上側高誘電率膜１０９Ａの比誘電率および下側高誘電率膜１０９Ｂの比誘電率は互いに等しくてもよい。この場合、上側高誘電率膜１０９Ａおよび下側高誘電率膜１０９Ｂの各々は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されていてもよい。また一例では、上側高誘電率膜１０９Ａの比誘電率は、下側高誘電率膜１０９Ｂの比誘電率よりも低くてもよい。この場合、上側高誘電率膜１０９ＡはＳｉＯＮを含む材料によって形成され、下側高誘電率膜１０９ＢはＳｉＮを含む材料によって形成されている。
　・第１～第３実施形態において、第９絶縁層１０９の高誘電率膜の数は任意に変更可能である。一例では、第９絶縁層１０９は、単一の膜（高誘電率膜）によって形成されていてもよい。この場合、第９絶縁層１０９は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。つまり、第９絶縁層１０９は、第１０絶縁層１１０（第６絶縁層１０６）よりも高い比誘電率を有する。また一例では、第９絶縁層１０９は、３つ以上の高誘電率膜の積層構造によって形成されていてもよい。
　・第１～第３実施形態において、第９絶縁層１０９の上側高誘電率膜１０９Ａおよび下側高誘電率膜１０９Ｂの各々の膜厚は任意に変更可能である。一例では、下側高誘電率膜１０９Ｂの膜厚は、上側高誘電率膜１０９Ａの膜厚よりも厚くてもよい。また一例では、下側高誘電率膜１０９Ｂの膜厚は、上側高誘電率膜１０９Ａの膜厚よりも薄くてもよい。
　・第１～第３実施形態において、低電圧コイル２１Ａは、第６絶縁層１０６から高電圧コイル２２Ａに向けて突出していなくてもよい。この場合、第２トレンチ１３０の第２トレンチ側面１３１は、第６絶縁層１０６によって構成されている。これにより、低電圧コイル２１Ａの第２側面２８は、第６絶縁層１０６のみと接している。なお、第３実施形態の第２高電圧コイル２２Ｃについても同様に変更してもよい。
　・第１～第３実施形態において、低電圧コイル２１Ａは、第６絶縁層１０６から第９絶縁層１０９に突出していてもよい。この場合、低電圧コイル２１Ａの第４端面２７は、第９絶縁層１０９によって覆われている。またこの場合、第９絶縁層１０９は、下側高誘電率膜１０９Ｂに対して上側高誘電率膜１０９Ａとは反対側に高誘電率膜が形成されていてもよい。この高誘電率膜の比誘電率は、上側高誘電率膜１０９Ａの比誘電率よりも低くてもよい。この場合、たとえば上側高誘電率膜１０９Ａおよび下側高誘電率膜１０９Ｂの双方は、ＳｉＮを含む材料によって形成されており、上記高誘電率膜はＳｉＯＮを含む材料によって形成されていてもよい。
　・第３実施形態において、低電圧コイル２１Ａ、高電圧コイル２２Ａ、第１高電圧コイル２１Ｃ、および第２高電圧コイル２２Ｃの配置構成は任意に変更可能である。一例では、高電圧コイル２２Ａは、低電圧コイル２１Ａよりも素子絶縁層５４の素子表面５４ｓの近くに配置されていてもよい。同様に、第１高電圧コイル２１Ｃは、第２高電圧コイル２２Ｃよりも素子絶縁層５４の素子表面５４ｓの近くに配置されていてもよい。
　・第３実施形態において、トランスチップ５０と２次側ダイパッド７０との間に介在する絶縁部材１５０を省略してもよい。この一例として、図３３に示すように、２次側ダイパッド７０に実装されたトランスチップ５０の内部構成について説明する。トランスチップ５０は、第３実施形態と比較して、低電圧コイル２１Ａ、高電圧コイル２２Ａ、第１高電圧コイル２１Ｃ、および第２高電圧コイル２２Ｃの配置構成が異なる。
　より詳細には、低電圧コイル２１Ａは高電圧コイル２２Ａよりも素子絶縁層５４の素子裏面５４ｒの近くに配置されている。換言すると、高電圧コイル２２Ａは低電圧コイル２１Ａよりも素子絶縁層５４の素子表面５４ｓの近くに配置されている。第１高電圧コイル２１Ｃは第２高電圧コイル２２Ｃよりも素子表面５４ｓの近くに配置されている。換言すると、第２高電圧コイル２２Ｃは第１高電圧コイル２１Ｃよりも素子裏面５４ｒの近くに配置されている。加えて、第２高電圧コイル２２Ｃは、低電圧コイル２１Ａよりも素子裏面５４ｒから離れた位置に配置されている。つまり、第１高電圧コイル２１Ｃと第２高電圧コイル２２Ｃとのｚ方向の間の距離Ｄ２は、低電圧コイル２１Ａと高電圧コイル２２Ａとのｚ方向の間の距離Ｄ１よりも小さい。第２高電圧コイル２２Ｃは、ｙ方向から視て、低電圧コイル２１Ａと高電圧コイル２２Ａとの間に配置されているともいえる。第２高電圧コイル２２Ｃと基板５３とのｚ方向の間の距離Ｄ４は、低電圧コイル２１Ａと基板５３とのｚ方向の間の距離Ｄ３よりも大きい。つまり、第２高電圧コイル２２Ｃは、低電圧コイル２１Ａよりも２次側ダイパッド７０からｚ方向に離れた位置に配置されている。また、低電圧コイル２１Ａと第２高電圧コイル２２Ｃとの間の距離Ｄ５は、距離Ｄ１以上である。距離Ｄ５は、距離Ｄ４以上であってもよい。なお、図示していないが、低電圧コイル２１Ｂ、高電圧コイル２２Ｂ、第１高電圧コイル２１Ｄ、および第２高電圧コイル２２Ｄも同様の配置構成である。
　この構成によれば、信号伝達装置１０の駆動時に比較的高電圧が印加される第２高電圧コイル２２Ｃ（２２Ｄ）と２次側ダイパッド７０との間の距離が、比較的低電圧が印加される低電圧コイル２１Ａ（２１Ｂ）と２次側ダイパッド７０との間の距離よりも大きくなる。したがって、トランスチップ５０の絶縁耐圧の向上を図ることができる。
　また、信号伝達装置１０の駆動時に比較的高電圧が印加される低電圧コイル２１Ａ（２１Ｂ）と第２高電圧コイル２２Ｃ（２２Ｄ）との間の距離を大きくとることができるため、トランスチップ５０の絶縁耐圧の向上を図ることができる。
　（信号伝達装置の変更例）
　・第３実施形態において、トランスチップ５０を２つの第１トランスチップおよび第２トランスチップに分割してもよい。第１トランスチップはトランス１８Ａ，１８Ｂが１パッケージ化されたものであり、第２トランスチップはトランス１９Ａ，１９Ｂが１パッケージ化されたものである。第１トランスチップは１次側ダイパッド６０に実装され、第２トランスチップは２次側ダイパッド７０に実装される。第１トランスチップおよび第２トランスチップは、第１チップ３０と第２チップ４０とのｘ方向の間に配置されている。第１トランスチップは第１チップ３０とワイヤＷによって接続されており、第２トランスチップは第２チップ４０とワイヤＷによって接続されている。第１トランスチップと第２トランスチップとはワイヤＷによって接続されている。これにより、低電圧コイル２１Ａ（２１Ｂ）が１次側回路１３と電気的に接続され、第２高電圧コイル２２Ｃ（２２Ｄ）が２次側回路１４と電気的に接続され、高電圧コイル２２Ａ（２２Ｂ）と第１高電圧コイル２１Ｃ（２１Ｄ）とが互いに電気的に接続されている。
　・第１～第３実施形態において、トランスチップ５０の配置構成は任意に変更可能である。一例では、トランスチップ５０は、１次側ダイパッド６０に実装されていてもよい。この場合、１次側ダイパッド６０には、第１チップ３０およびトランスチップ５０の双方が実装されている。
　また、図３４に示すように、トランスチップ５０は、中間ダイパッド１６０に実装されていてもよい。中間ダイパッド１６０は、ｘ方向において１次側ダイパッド６０と２次側ダイパッド７０との間に配置されている。中間ダイパッド１６０は、１次側ダイパッド６０および２次側ダイパッド７０の双方と電気的に接続されていない。つまり、中間ダイパッド１６０は、１次側ダイパッド６０および２次側ダイパッド７０に対して電気的にフローティング状態である。中間ダイパッド１６０は、たとえば１次側ダイパッド６０および２次側ダイパッド７０と同じ材料によって形成されている。ここで、中間ダイパッド１６０は、「第３ダイパッド」に対応している。
　・トランスチップ５０は、第１～第３実施形態の信号伝達装置１０以外にも適用可能である。
　第１例では、トランスチップ５０は、たとえば１次側回路モジュールに適用されてもよい。つまり、１次側回路モジュールは、第１チップ３０と、トランスチップ５０と、これらチップ３０，５０を封止する封止樹脂と、を備える。また１次側回路モジュールは、第１チップ３０およびトランスチップ５０の双方が搭載された１次側ダイパッド６０を備える。第１チップ３０は第１接合材９１によって１次側ダイパッド６０に接合され、トランスチップ５０は第３接合材９３によって１次側ダイパッド６０に接合されている。この場合、第１チップ３０に含まれる１次側回路１３（図１参照）が「信号伝達回路」に対応し、第１チップ３０が「回路チップ」に対応している。そして、１次側回路モジュールが「絶縁モジュール」に対応している。
　第２例では、トランスチップ５０は、たとえば２次側回路モジュールに適用されてもよい。つまり、２次側回路モジュールは、第２チップ４０と、トランスチップ５０と、これらチップ４０，５０を封止する封止樹脂と、を備える。また２次側回路モジュールは、第２チップ４０およびトランスチップ５０の双方が搭載された２次側ダイパッド７０を備える。第２チップ４０は第２接合材９２によって２次側ダイパッド７０に接合され、トランスチップ５０は第３接合材９３によって２次側ダイパッド７０に接合されている。この場合、第２チップ４０に含まれる２次側回路１４（図１参照）が「信号伝達回路」に対応し、第２チップ４０が「回路チップ」に対応している。そして、２次側回路モジュールが「絶縁モジュール」に対応している。
　第３例では、トランスチップ５０のみがモジュール化されてもよい。つまり、絶縁モジュールは、トランスチップ５０と、トランスチップ５０を封止する封止樹脂と、を備える。また、絶縁モジュールは、トランスチップ５０が搭載されたダイパッドを備える。トランスチップ５０は、第３接合材９３によってダイパッドに接合されている。
　・第１～第３実施形態において、信号伝達装置１０の構成は任意に変更可能である。
　一例では、信号伝達装置１０は、上記１次側回路モジュールと第２チップ４０とを備えてもよい。この場合、第２チップ４０が２次側ダイパッド７０に搭載され、２次側ダイパッド７０および第２チップ４０の双方が封止樹脂によって封止されたモジュールによって構成されていてもよい。信号伝達装置１０は、１次側回路モジュールと上記モジュールとを備える。
　また一例では、信号伝達装置１０は、上記２次側回路モジュールと第１チップ３０とを備えてもよい。この場合、第１チップ３０が１次側ダイパッド６０に搭載され、１次側ダイパッド６０および第１チップ３０の双方が封止樹脂によって封止されたモジュールによって構成されていてもよい。信号伝達装置１０は、２次側回路モジュールと上記モジュールとを備える。
　・第１～第３実施形態において、信号伝達装置１０における信号の伝達方向は任意に変更可能である。一例では、信号伝達装置１０は、トランス１５を介して２次側回路１４から１次側回路１３に信号が伝達されるように構成されていてもよい。より詳細には、２次側回路１４と２次側端子１２を介して電気的に接続された駆動回路からの信号（たとえばフィードバック信号）が２次側端子１２に入力されると、２次側回路１４からトランス１５を介して１次側回路１３に信号が伝達される。そして、１次側回路１３と１次側端子１１を介して電気的に接続された制御装置に、１次側回路１３の信号が出力される。また、信号伝達装置１０は、１次側回路１３と２次側回路１４との間で双方向に信号が伝達されるように構成されていてもよい。要するに、信号伝達装置１０は、１次側回路１３と、トランス１５を介して１次側回路１３と信号の送信および受信の少なくとも一方を行うように構成された２次側回路１４と、を含んでいてもよい。
　［第４実施形態］
　図３５～図５２を参照して、第４実施形態のトランスチップ５０の構成について説明する。本実施形態のトランスチップ５０は、第１実施形態のトランスチップ５０と比較して、高電圧コイル２２Ａおよび低電圧コイル２１Ａに対する電界集中を緩和する構造が異なる。以下の説明において、第１実施形態と共通する構成要素には共通の符号を付し、その説明を省略する。
　（トランスチップの概略構成）
　第４実施形態のトランスチップ５０の内部構成の一例については、図３５に示すとおりである。その詳細については、高電圧コイル２２Ａおよび低電圧コイル２１Ａに対する電界集中を緩和する構造を除き第１実施形態と共通するため、説明を省略する。
　（各コイルおよびその周辺の詳細な構成）
　図３６～図３８に示すように、各コイル２１Ａ，２２Ａ周辺の素子絶縁層５４の構成は、低電圧コイル２１Ａと高電圧コイル２２Ａとのｚ方向の間の素子絶縁層５４の構成とは異なる。具体的には、素子絶縁層５４は、エッチングストッパ膜５４Ａおよび層間絶縁膜５４Ｂに加えて、各コイル２１Ａ，２２Ａに対する電界集中を緩和する構造を含む。以下、各コイル２１Ａ，２２Ａの詳細な構成および各コイル２１Ａ，２２Ａおよびその周辺の素子絶縁層５４の詳細な構成について説明する。
　図３６に示すように、高電圧コイル２２Ａは、ｚ方向において低電圧コイル２１Ａ（図３８参照）側を向く第１端面２３と、第１端面２３とはｚ方向に反対側を向く第２端面２４と、第１側面２５と、を含む。第１側面２５は、第１端面２３と第２端面２４とのｚ方向の間に延在している。本実施形態では、第１側面２５は、図３６の断面視において、第２端面２４から第１端面２３に向かうにつれて先細るテーパ状に形成されている。図３６の断面視において、第１端面２３および第２端面２４の双方は、ｚ方向に直交する平坦面によって形成されている。高電圧コイル２２Ａは、ｚ方向から視て渦巻き状となるように形成されている。
　なお、高電圧コイル２２Ａの巻回数は任意に変更可能である。また、高電圧コイル２２Ａのうち第１端面２３、第２端面２４、および一対の第１側面２５からなる断面構造は、任意に変更可能である。一例では、一対の第１側面２５がｚ方向に沿って延びていてもよい。つまり、高電圧コイル２２Ａのうち第１端面２３、第２端面２４、および一対の第１側面２５からなる断面構造は矩形状であればよい。
　高電圧コイル２２Ａ周辺の素子絶縁層５４は、第１絶縁層１０１、第２絶縁層１０２、第３絶縁層１０３、第４絶縁層１０４、第５絶縁層１０５、および第１コーティング層１１１を含む。第２絶縁層１０２は第３絶縁層１０３上に形成され、第１絶縁層１０１は第２絶縁層１０２上に形成され、第４絶縁層１０４は第１絶縁層１０１上に形成され、第５絶縁層１０５は第４絶縁層１０４上に形成されている。高電圧コイル２２Ａは、第１絶縁層１０１内に設けられている。本実施形態では、高電圧コイル２２Ａは、第１絶縁層１０１および第２絶縁層１０２にわたり形成されている。また、第１コーティング層１１１は、第１絶縁層１０１および第２絶縁層１０２にわたり形成されている。
　第１絶縁層１０１および第２絶縁層１０２には、高電圧コイル２２Ａに対応した第１トレンチ１２０が形成されている。第１トレンチ１２０は、第１トレンチ側面１２１と、第１トレンチ底面１２２と、を含む。第１トレンチ側面１２１は、第１トレンチ底面１２２に向かうにつれて先細るテーパ状に形成されている。第１トレンチ１２０は、第１絶縁層１０１をｚ方向に貫通した貫通孔１０１Ａと、貫通孔１０１Ａに連通するとともに第２絶縁層１０２に形成された溝１０２Ｄと、を含むともいえる。第１トレンチ側面１２１は、貫通孔１０１Ａを構成する側面と、溝１０２Ｄの側面と、を含む。第１トレンチ底面１２２は、溝１０２Ｄの底面を含む。このように、第１トレンチ側面１２１は第１絶縁層１０１および第２絶縁層１０２によって構成され、第１トレンチ底面１２２は第２絶縁層１０２によって構成されている。
　第１トレンチ１２０内には、第１コーティング層１１１が形成されている。第１コーティング層１１１は、第１トレンチ底面１２２および第１トレンチ側面１２１に沿って形成されている。このため、第１コーティング層１１１は、第１トレンチ底面１２２において第２絶縁層１０２と接し、第１トレンチ側面１２１において第１絶縁層１０１と接している。
　図３７に示すように、第１コーティング層１１１は、側面部１１１Ａおよび底面部１１１Ｂを含む。側面部１１１Ａおよび底面部１１１Ｂは、一体に形成されている。側面部１１１Ａは、第１トレンチ側面１２１に形成されている。底面部１１１Ｂは、第１トレンチ底面１２２に形成されている。つまり、側面部１１１Ａは第１絶縁層１０１と接し、底面部１１１Ｂは第２絶縁層１０２と接している。本実施形態では、側面部１１１Ａは、第１トレンチ側面１２１の全体にわたり形成されている。底面部１１１Ｂは、第１トレンチ底面１２２の全体にわたり形成されている。
　側面部１１１Ａのうち底面部１１１Ｂと隣り合う下端部１１１Ｃは、第２絶縁層１０２に接している。換言すると、底面部１１１Ｂおよび下端部１１１Ｃは、第２絶縁層１０２によって覆われている。
　第１コーティング層１１１の膜厚は、第１絶縁層１０１の膜厚よりも薄い。つまり、第１コーティング層１１１の膜厚は、層間絶縁膜５４Ｂの膜厚よりも薄い。また、第１コーティング層１１１の膜厚は、第２絶縁層１０２の膜厚よりも薄い。本実施形態では、第１コーティング層１１１の膜厚は、エッチングストッパ膜５４Ａ（図３６参照）の膜厚よりも薄い。
　第１トレンチ１２０内には、高電圧コイル２２Ａが形成されている。具体的には、高電圧コイル２２Ａは、第１端面２３および第１側面２５が第１コーティング層１１１に接した状態で第１トレンチ１２０内に設けられている。具体的には、第１端面２３は第１コーティング層１１１の底面部１１１Ｂに接し、第１側面２５は第１コーティング層１１１の側面部１１１Ａに接している。第１コーティング層１１１は、高電圧コイル２２Ａの第１側面２５における第１端面２３とのコーナ部分を構成する下端部２５Ａを覆っている。
　第１コーティング層１１１の底面部１１１Ｂの膜厚は、第２絶縁層１０２の溝１０２Ｄの深さよりも浅い。このため、高電圧コイル２２Ａの第１端面２３は、第２絶縁層１０２のうち第１絶縁層１０１側の表面よりも下方（第３絶縁層１０３側）に位置している。
　高電圧コイル２２Ａ周辺の素子絶縁層５４は、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域に生じる電界について、電界集中を緩和する構造を含む。一例では、素子絶縁層５４は、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域における電界集中を緩和する構造として第１コーティング層１１１、第２絶縁層１０２、および第３絶縁層１０３を含む。
　第３絶縁層１０３は、高電圧コイル２２Ａよりも下方に設けられている。換言すると、第３絶縁層１０３は、高電圧コイル２２Ａに対して低電圧コイル２１Ａ（図３５参照）寄りに設けられている。第３絶縁層１０３は、高電圧コイル２２Ａに対してｚ方向に離隔して設けられている。第３絶縁層１０３は、第２絶縁層１０２よりも低い比誘電率を有する。第３絶縁層１０３は、ＳｉＯ２を含む材料によって形成されている。このため、第３絶縁層１０３の比誘電率は、３．８程度である。第３絶縁層１０３の膜厚は、第２絶縁層１０２の膜厚よりも厚い。本実施形態では、第３絶縁層１０３は、層間絶縁膜５４Ｂを構成している。
　第１コーティング層１１１は、第３絶縁層１０３よりも高い比誘電率を有する。第１コーティング層１１１は、ＳｉＮを含む材料によって形成されている。このため、第１コーティング層１１１の比誘電率は、７程度である。
　第２絶縁層１０２は、第３絶縁層１０３よりも高い比誘電率を有する。第２絶縁層１０２は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。第２絶縁層１０２の膜厚は、第３絶縁層１０３の膜厚よりも薄い。換言すると、第２絶縁層１０２の膜厚は、層間絶縁膜５４Ｂの膜厚よりも薄い。また、本実施形態では、第２絶縁層１０２の膜厚は、エッチングストッパ膜５４Ａの膜厚よりも厚い。
　第２絶縁層１０２は、第１コーティング層１１１の底面部１１１Ｂに接する第１高誘電率膜１０２Ｅと、第１絶縁層１０１と接した第２高誘電率膜１０２Ｆと、を含む。第１トレンチ１２０を構成する溝１０２Ｄは、第２高誘電率膜１０２Ｆを貫通するとともに第１高誘電率膜１０２Ｅに凹部を形成する。つまり、溝１０２Ｄの深さは、第２高誘電率膜１０２Ｆの厚さよりも深い。
　第１高誘電率膜１０２Ｅは、第１コーティング層１１１の底面部１１１Ｂに加え、側面部１１１Ａの下端部１１１Ｃと接している。より詳細には、第１高誘電率膜１０２Ｅは、溝１０２Ｄを含む。側面部１１１Ａの下端部１１１Ｃは、溝１０２Ｄと接している。このように、第２絶縁層１０２は、第１コーティング層１１１の下端部１１１Ｃを覆うように形成されている。第１高誘電率膜１０２Ｅは、第３絶縁層１０３上に形成されている。本実施形態では、第１高誘電率膜１０２Ｅは、第３絶縁層１０３に接している。第１高誘電率膜１０２Ｅの膜厚は、第２高誘電率膜１０２Ｆの膜厚と等しい。ここで、第１高誘電率膜１０２Ｅの膜厚と第２高誘電率膜１０２Ｆの膜厚との差がたとえば第１高誘電率膜１０２Ｅの膜厚の２０％以内であれば、第１高誘電率膜１０２Ｅの膜厚が第２高誘電率膜１０２Ｆの膜厚と等しいといえる。
　第１高誘電率膜１０２Ｅは、第１コーティング層１１１よりも低い比誘電率を有する。第１高誘電率膜１０２Ｅの比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第１高誘電率膜１０２Ｅの比誘電率は、４よりも大きく７未満の範囲であってもよい。第１高誘電率膜１０２Ｅは、ＳｉＯＮを含む材料によって形成されている。このため、第１高誘電率膜１０２Ｅの比誘電率は、ＳｉＯＮのうちのＮ（窒素）の濃度に応じて上記範囲内で調整される。
　第２高誘電率膜１０２Ｆは、第１高誘電率膜１０２Ｅ上に形成されている。本実施形態では、第２高誘電率膜１０２Ｆは、第１高誘電率膜１０２Ｅと接している。第２高誘電率膜１０２Ｆは、第１高誘電率膜１０２Ｅと第１絶縁層１０１との間に介在している。第２高誘電率膜１０２Ｆは、ｚ方向と直交する方向から視て、高電圧コイル２２Ａの第１端面２３と重なる位置に形成されている。第２高誘電率膜１０２Ｆは、高電圧コイル２２Ａの第１側面２５のうち第１端面２３寄りの部分を覆っている。
　第２高誘電率膜１０２Ｆは、第１高誘電率膜１０２Ｅよりも高い比誘電率を有する。第２高誘電率膜１０２Ｆは、ＳｉＮを含む材料によって形成されている。このため、第２高誘電率膜１０２Ｆの比誘電率は、７程度である。このため、第２高誘電率膜１０２Ｆは、エッチングストッパ膜５４Ａを構成しているともいえる。
　このように、高電圧コイル２２Ａの低電圧コイル２１Ａに対する電界集中を緩和する構造では、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向かうにつれて、第１コーティング層１１１、第２絶縁層１０２の第１高誘電率膜１０２Ｅ、および第３絶縁層１０３の順に配置される。つまり、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向けて比誘電率が低下するように構成されている。
　また素子絶縁層５４は、高電圧コイル２２Ａの第１側面２５における電界集中を緩和する構造を含む。一例では、素子絶縁層５４は、第１コーティング層１１１および第１絶縁層１０１を含む。
　第１絶縁層１０１は、第１コーティング層１１１よりも低い比誘電率を有する。第１絶縁層１０１の比誘電率は、第１高誘電率膜１０２Ｅの比誘電率よりも低い。第１絶縁層１０１は、ＳｉＯ２を含む材料によって形成されている。このため、第１絶縁層１０１の比誘電率は、３．８程度である。本実施形態では、第１絶縁層１０１は、層間絶縁膜５４Ｂ（図３６参照）を構成している。
　第１絶縁層１０１の膜厚は、第１コーティング層１１１の膜厚よりも厚い。第１絶縁層１０１の膜厚は、第２絶縁層１０２の膜厚よりも厚い。本実施形態では、第１絶縁層１０１の膜厚は、第３絶縁層１０３の膜厚と等しい。ここで、第１絶縁層１０１の膜厚と第３絶縁層１０３の膜厚との差がたとえば第１絶縁層１０１の膜厚の２０％以内であれば、第１絶縁層１０１の膜厚が第３絶縁層１０３の膜厚と等しいといえる。
　このように、高電圧コイル２２Ａの第１側面２５における電界集中を緩和する構造では、高電圧コイル２２Ａの第１側面２５からｚ方向に直交する方向に離れるにつれて、第１コーティング層１１１および第１絶縁層１０１の順に配置される。つまり、高電圧コイル２２Ａの第１側面２５から離れるにつれて比誘電率が低下するように構成されている。
　図３６に示すように、高電圧コイル２２Ａ周辺の素子絶縁層５４は、高電圧コイル２２Ａの低電圧コイル２１Ａとは反対側における電界集中を緩和する構造を含む。一例では、素子絶縁層５４は、高電圧コイル２２Ａの低電圧コイル２１Ａとは反対側における電界集中を緩和する構造として第４絶縁層１０４および第５絶縁層１０５を含む。
　第４絶縁層１０４は、高電圧コイル２２Ａの第２端面２４と接するように第１絶縁層１０１上に積層されている。このように、本実施形態では、高電圧コイル２２Ａは、第１絶縁層１０１、第２絶縁層１０２、および第４絶縁層１０４によって覆われている。第４絶縁層１０４は、第１絶縁層１０１よりも高い比誘電率を有する。第４絶縁層１０４は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。
　第４絶縁層１０４は、高電圧コイル２２Ａの第２端面２４と接する下側高誘電率膜１０４Ｃと、下側高誘電率膜１０４Ｃ上に積層された上側高誘電率膜１０４Ｄと、を含む。
　下側高誘電率膜１０４Ｃは、第２端面２４に加え、第１絶縁層１０１と接している。また下側高誘電率膜１０４Ｃは、第１コーティング層１１１と接している。下側高誘電率膜１０４Ｃは、第１絶縁層１０１よりも高い比誘電率を有する。下側高誘電率膜１０４Ｃは、ＳｉＮを含む材料によって形成されている。このため、下側高誘電率膜１０４Ｃの比誘電率は、７程度である。
　下側高誘電率膜１０４Ｃの膜厚は、エッチングストッパ膜５４Ａの膜厚と等しい。ここで、下側高誘電率膜１０４Ｃの膜厚とエッチングストッパ膜５４Ａの膜厚との差がたとえばエッチングストッパ膜５４Ａの膜厚の２０％以内であれば、下側高誘電率膜１０４Ｃの膜厚がエッチングストッパ膜５４Ａの膜厚と等しいといえる。このように、下側高誘電率膜１０４Ｃは、エッチングストッパ膜５４Ａを構成しているともいえる。
　上側高誘電率膜１０４Ｄは、下側高誘電率膜１０４Ｃと接している。上側高誘電率膜１０４Ｄは、高電圧コイル２２Ａと離隔して形成されている。上側高誘電率膜１０４Ｄの比誘電率は、下側高誘電率膜１０４Ｃの比誘電率よりも低い。一方、上側高誘電率膜１０４Ｄの比誘電率は、第５絶縁層１０５の比誘電率よりも高い。一例では、上側高誘電率膜１０４Ｄの比誘電率は、３．８よりも大きく７未満の範囲である。また一例では、上側高誘電率膜１０４Ｄの比誘電率は、４よりも大きく７未満の範囲であってもよい。上側高誘電率膜１０４Ｄは、ＳｉＯＮを含む材料によって形成されている。このため、上側高誘電率膜１０４Ｄの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　上側高誘電率膜１０４Ｄの膜厚は、下側高誘電率膜１０４Ｃの膜厚と等しい。ここで、上側高誘電率膜１０４Ｄの膜厚と下側高誘電率膜１０４Ｃの膜厚との差がたとえば上側高誘電率膜１０４Ｄの膜厚の２０％以内であれば、上側高誘電率膜１０４Ｄの膜厚が下側高誘電率膜１０４Ｃの膜厚と等しいといえる。
　第５絶縁層１０５は、第４絶縁層１０４上に積層されている。具体的には、第５絶縁層１０５は、上側高誘電率膜１０４Ｄ上に形成されている。第５絶縁層１０５は、上側高誘電率膜１０４Ｄに接している。第５絶縁層１０５は、高電圧コイル２２Ａからｚ方向に離隔して形成されている。
　第５絶縁層１０５は、第４絶縁層１０４よりも低い比誘電率を有する。第５絶縁層１０５は、ＳｉＯ２を含む材料によって形成されている。このため、第５絶縁層１０５の比誘電率は、第１絶縁層１０１の比誘電率と同じであり、３．８程度である。本実施形態では、第５絶縁層１０５の膜厚は、第１絶縁層１０１の膜厚よりも薄い。第５絶縁層１０５の膜厚は、下側高誘電率膜１０４Ｃの膜厚および上側高誘電率膜１０４Ｄの膜厚の双方よりも厚い。
　なお、第５絶縁層１０５の膜厚は、第４絶縁層１０４の膜厚以上としてもよい。また、第５絶縁層１０５の膜厚は、第１絶縁層１０１の膜厚と等しくてもよい。ここで、第５絶縁層１０５の膜厚と第１絶縁層１０１の膜厚との差がたとえば第１絶縁層１０１の膜厚の２０％以内であれば、第５絶縁層１０５の膜厚が第１絶縁層１０１の膜厚と等しいといえる。第５絶縁層１０５は、層間絶縁膜５４Ｂを構成しているともいえる。
　このように、高電圧コイル２２Ａの低電圧コイル２１Ａとは反対側における電界集中を緩和する構造では、高電圧コイル２２Ａの第２端面２４から上方に向かうにつれて、第４絶縁層１０４の下側高誘電率膜１０４Ｃ、上側高誘電率膜１０４Ｄ、および第５絶縁層１０５の順に積層される。つまり、高電圧コイル２２Ａの第３端面２６から上方に向けて比誘電率が低下するように構成されている。
　図３８に示すように、低電圧コイル２１Ａは、高電圧コイル２２Ａと同様の構成である。低電圧コイル２１Ａは、ｚ方向において高電圧コイル２２Ａ（図３７参照）側を向く第３端面２６と、第３端面２６とはｚ方向に反対側を向く第４端面２７と、第２側面２８と、を含む。第３端面２６は高電圧コイル２２Ａの第２端面２４（図３７参照）と同じ側を向き、第４端面２７は高電圧コイル２２Ａの第１端面２３（図３７参照）と同じ側を向いている。第２側面２８は、第３端面２６と第４端面２７とのｚ方向の間に延在している。第２側面２８は、図３８の断面視において、第３端面２６から第４端面２７に向かうにつれて先細るテーパ状に形成されている。図３８の断面視において、第３端面２６および第４端面２７の双方は、平坦面によって形成されている。低電圧コイル２１Ａは、ｚ方向から視て渦巻き状となるように形成されている。低電圧コイル２１Ａの巻回数は、高電圧コイル２２Ａの巻回数と同じである。
　なお、低電圧コイル２１Ａの巻回数は任意に変更可能である。また、低電圧コイル２１Ａのうち第３端面２６、第４端面２７、および一対の第２側面２８からなる断面構造は、任意に変更可能である。一例では、一対の第２側面２８がｚ方向に沿って延びていてもよい。つまり、低電圧コイル２１Ａのうち第３端面２６、第４端面２７、および一対の第２側面２８からなる断面構造は矩形状であればよい。
　低電圧コイル２１Ａ周辺の素子絶縁層５４は、第６絶縁層１０６、第７絶縁層１０７、第８絶縁層１０８、第９絶縁層１０９、第１０絶縁層１１０、および第２コーティング層１１２を含む。第１０絶縁層１１０上には第９絶縁層１０９が形成され、第９絶縁層１０９上には第６絶縁層１０６が形成され、第６絶縁層１０６上には第７絶縁層１０７が形成され、第７絶縁層１０７上には第８絶縁層１０８が形成されている。低電圧コイル２１Ａおよび第２コーティング層１１２は、第６絶縁層１０６に設けられている。
　第６絶縁層１０６および第９絶縁層１０９には、低電圧コイル２１Ａに対応した第２トレンチ１３０が形成されている。第２トレンチ１３０は、第２トレンチ側面１３１と、第２トレンチ底面１３２と、を含む。第２トレンチ側面１３１は、第２トレンチ底面１３２に向かうにつれて先細るテーパ状に形成されている。第２トレンチ１３０は、第６絶縁層１０６をｚ方向に貫通した貫通孔１０６Ａと、貫通孔１０６Ａに連通するととも第９絶縁層１０９に形成された溝１０９Ｃと、を含むともいえる。第２トレンチ側面１３１は、貫通孔１０６Ａを構成する側面と、溝１０９Ｃを構成する側面と、を含む。第２トレンチ底面１３２は、溝１０９Ｃの底面によって構成されている。第２トレンチ側面１３１の全体は、第６絶縁層１０６および第９絶縁層１０９によって構成されている。第２トレンチ底面１３２の全体は、第９絶縁層１０９によって構成されている。
　第２トレンチ１３０内には、第２コーティング層１１２が形成されている。第２コーティング層１１２は、第２トレンチ底面１３２および第２トレンチ側面１３１に形成されている。このため、第２コーティング層１１２は、第２トレンチ底面１３２において第９絶縁層１０９と接し、第２トレンチ側面１３１において第６絶縁層１０６と接している。第２コーティング層１１２の構成は、第１コーティング層１１１と同様である。
　第２コーティング層１１２は、第６絶縁層１０６よりも高い比誘電率を有する。第２コーティング層１１２は、ＳｉＮを含む材料によって形成されている。第２コーティング層１１２の膜厚は、第６絶縁層１０６の膜厚よりも薄い。つまり、第２コーティング層１１２の膜厚は、層間絶縁膜５４Ｂの膜厚よりも薄い。また、第２コーティング層１１２の膜厚は、第７絶縁層１０７の膜厚よりも薄い。本実施形態では、第２コーティング層１１２の膜厚は、エッチングストッパ膜５４Ａの膜厚よりも薄い。
　第２トレンチ１３０内には、低電圧コイル２１Ａが形成されている。具体的には、低電圧コイル２１Ａは、第４端面２７および第２側面２８が第２コーティング層１１２に接した状態で第２トレンチ１３０内に設けられている。このため、本実施形態では、第９絶縁層１０９は、低電圧コイル２１Ａと接していない。
　第６絶縁層１０６は、ＳｉＯ２を含む材料によって形成されている。このため、第６絶縁層１０６の比誘電率は、３．８程度である。第６絶縁層１０６の膜厚は、第７絶縁層１０７（第９絶縁層１０９）の膜厚よりも厚い。第６絶縁層１０６の膜厚は、第３絶縁層１０３の膜厚と等しい。ここで、第６絶縁層１０６の膜厚と第３絶縁層１０３の膜厚との差がたとえば第３絶縁層１０３の膜厚の２０％以内であれば、第６絶縁層１０６の膜厚が第３絶縁層１０３の膜厚と等しいといえる。本実施形態では、第６絶縁層１０６は、第３絶縁層１０３と同様に、層間絶縁膜５４Ｂを構成しているともいえる。
　素子絶縁層５４は、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中を緩和する構造として、第７絶縁層１０７、第８絶縁層１０８、および第２コーティング層１１２を含む。この構造は、高電圧コイル２２Ａと低電圧コイル２１Ａとの間の領域における電界集中を緩和する構造であるともいえる。
　第７絶縁層１０７は、低電圧コイル２１Ａの第３端面２６と接するように第６絶縁層１０６上に積層されている。第７絶縁層１０７は、第２コーティング層１１２とも接している。本実施形態では、第７絶縁層１０７は、第３端面２６を覆っている。このように、本実施形態では、低電圧コイル２１Ａは、第６絶縁層１０６、第７絶縁層１０７、および第９絶縁層１０９によって覆われている。このため、低電圧コイル２１Ａは、第３端面２６が第７絶縁層１０７に接した状態で第６絶縁層１０６内に設けられているともいえる。また、低電圧コイル２１Ａは、第２コーティング層１１２と第７絶縁層１０７とによって覆われているともいえる。
　第７絶縁層１０７は、第６絶縁層１０６よりも高い比誘電率を有する。第７絶縁層１０７は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。第７絶縁層１０７の膜厚は、第６絶縁層１０６の膜厚よりも薄い。換言すると、第７絶縁層１０７の膜厚は、層間絶縁膜５４Ｂの膜厚よりも薄い。また、本実施形態では、第７絶縁層１０７の膜厚は、エッチングストッパ膜５４Ａの膜厚よりも厚い。
　第７絶縁層１０７は、低電圧コイル２１Ａの第３端面２６に接する第３高誘電率膜１０７Ｄと、第８絶縁層１０８と接する第４高誘電率膜１０７Ｅと、を含む。
　第３高誘電率膜１０７Ｄは、第６絶縁層１０６上に形成されている。第３高誘電率膜１０７Ｄは、第４高誘電率膜１０７Ｅと第６絶縁層１０６との間に介在している。本実施形態では、第３高誘電率膜１０７Ｄは、第６絶縁層１０６および第２コーティング層１１２と接している。
　第３高誘電率膜１０７Ｄは、ＳｉＮを含む材料によって形成されている。このため、第３高誘電率膜１０７Ｄの比誘電率は、７程度である。第３高誘電率膜１０７Ｄの膜厚は、第２コーティング層１１２の膜厚よりも厚い。第３高誘電率膜１０７Ｄの膜厚は、エッチングストッパ膜５４Ａの膜厚と等しい。ここで、第３高誘電率膜１０７Ｄの膜厚とエッチングストッパ膜５４Ａの膜厚との差がたとえばエッチングストッパ膜５４Ａの膜厚の２０％以内であれば、第３高誘電率膜１０７Ｄの膜厚がエッチングストッパ膜５４Ａの膜厚と等しいといえる。また、第３高誘電率膜１０７Ｄは、エッチングストッパ膜５４Ａを構成しているともいえる。
　第４高誘電率膜１０７Ｅは、第３高誘電率膜１０７Ｄ上に形成されている。本実施形態では、第４高誘電率膜１０７Ｅは、第３高誘電率膜１０７Ｄと接している。第４高誘電率膜１０７Ｅは、第３高誘電率膜１０７Ｄと第８絶縁層１０８との間に介在している。第４高誘電率膜１０７Ｅは、ｚ方向において低電圧コイル２１Ａに対して高電圧コイル２２Ａ（図３６参照）寄りに離隔して形成されている。
　第４高誘電率膜１０７Ｅは、第３高誘電率膜１０７Ｄよりも低い比誘電率を有する。一方、第４高誘電率膜１０７Ｅは、第６絶縁層１０６よりも高い比誘電率を有する。一例では、第４高誘電率膜１０７Ｅの比誘電率は、３．８よりも大きく７未満の範囲である。また一例では、第４高誘電率膜１０７Ｅの比誘電率は、４よりも大きく７未満の範囲であってもよい。第４高誘電率膜１０７Ｅは、ＳｉＯＮを含む材料によって形成されている。このため、第４高誘電率膜１０７Ｅの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　一例では、第４高誘電率膜１０７Ｅの膜厚は、第２コーティング層１１２の膜厚よりも厚い。第４高誘電率膜１０７Ｅの膜厚は、第３高誘電率膜１０７Ｄの膜厚と等しい。ここで、第４高誘電率膜１０７Ｅの膜厚と第３高誘電率膜１０７Ｄの膜厚との差がたとえば第４高誘電率膜１０７Ｅの膜厚の２０％以内であれば、第４高誘電率膜１０７Ｅの膜厚が第３高誘電率膜１０７Ｄの膜厚と等しいといえる。
　第８絶縁層１０８は、低電圧コイル２１Ａよりも高電圧コイル２２Ａ寄りに形成されている。第８絶縁層１０８は、低電圧コイル２１Ａからｚ方向に離隔して形成されている。
　第８絶縁層１０８は、第７絶縁層１０７よりも低い比誘電率を有する。第８絶縁層１０８は、ＳｉＯ２を含む材料によって形成されている。このため、第８絶縁層１０８の比誘電率は、第６絶縁層１０６の比誘電率と同じであり、３．８程度である。第８絶縁層１０８の膜厚は、第７絶縁層１０７の膜厚よりも厚い。第８絶縁層１０８の膜厚は、第６絶縁層１０６の膜厚と等しい。ここで、第８絶縁層１０８の膜厚と第６絶縁層１０６の膜厚との差がたとえば第６絶縁層１０６の膜厚の２０％以内であれば、第８絶縁層１０８の膜厚が第６絶縁層１０６の膜厚と等しいといえる。また、第８絶縁層１０８は、層間絶縁膜５４Ｂを構成しているともいえる。
　このように、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中を緩和する構造では、低電圧コイル２１Ａの第３端面２６から高電圧コイル２２Ａに向かうにつれて、第７絶縁層１０７の第３高誘電率膜１０７Ｄ、第４高誘電率膜１０７Ｅ、および第８絶縁層１０８の順に積層される。つまり、低電圧コイル２１Ａの第３端面２６から高電圧コイル２２Ａに向けて比誘電率が低下するように構成されている。
　低電圧コイル２１Ａ周辺の素子絶縁層５４は、低電圧コイル２１Ａの基板５３側における電界集中を緩和する構造を含む。一例では、素子絶縁層５４は、低電圧コイル２１Ａの基板５３側における電界集中を緩和する構造として第９絶縁層１０９および第１０絶縁層１１０を含む。
　第９絶縁層１０９の溝１０９Ｃには、第２コーティング層１１２が接している。溝１０９Ｃの深さは、第２コーティング層１１２の膜厚よりも深い。このため、低電圧コイル２１Ａの第４端面２７は、第９絶縁層１０９のうち第６絶縁層１０６と接する表面よりも下方に位置している。このため、第９絶縁層１０９は、低電圧コイル２１Ａの第４端面２７を含む下端部を覆っている。
　第９絶縁層１０９は、第６絶縁層１０６（第１０絶縁層１１０）よりも高い比誘電率を有する。一方、第９絶縁層１０９の比誘電率は、第２コーティング層１１２の比誘電率よりも低い。第９絶縁層１０９は、第２コーティング層１１２に接する下側高誘電率膜１０９Ｄと、下側高誘電率膜１０９Ｄ上に形成される上側高誘電率膜１０９Ｅと、を含む。
　下側高誘電率膜１０９Ｄは、第２コーティング層１１２に加え、第１０絶縁層１１０とも接している。一例では、下側高誘電率膜１０９Ｄの比誘電率は、３．８よりも大きく７未満の範囲である。また一例では、下側高誘電率膜１０９Ｄの比誘電率は、４よりも大きく７未満の範囲であってもよい。下側高誘電率膜１０９Ｄは、ＳｉＯＮを含む材料によって形成されている。このため、下側高誘電率膜１０９Ｄの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　下側高誘電率膜１０９Ｄの膜厚は、上側高誘電率膜１０９Ｅの膜厚と等しい。ここで、下側高誘電率膜１０９Ｄの膜厚と上側高誘電率膜１０９Ｅの膜厚との差がたとえば下側高誘電率膜１０９Ｄの膜厚の２０％以内であれば、下側高誘電率膜１０９Ｄの膜厚が上側高誘電率膜１０９Ｅの膜厚と等しいといえる。また、下側高誘電率膜１０９Ｄの膜厚は、エッチングストッパ膜５４Ａの膜厚と等しい。ここで、下側高誘電率膜１０９Ｄの膜厚とエッチングストッパ膜５４Ａの膜厚との差がたとえばエッチングストッパ膜５４Ａの膜厚の２０％以内であれば、下側高誘電率膜１０９Ｄの膜厚がエッチングストッパ膜５４Ａの膜厚と等しいといえる。
　上側高誘電率膜１０９Ｅは、下側高誘電率膜１０９Ｄと接している。また上側高誘電率膜１０９Ｅは、第６絶縁層１０６と接している。このため、上側高誘電率膜１０９Ｅは、下側高誘電率膜１０９Ｄと第６絶縁層１０６とに挟み込まれている。上側高誘電率膜１０９Ｅは、下側高誘電率膜１０９Ｄよりも高い比誘電率を有する。上側高誘電率膜１０９Ｅは、ＳｉＮを含む材料によって形成されている。このため、上側高誘電率膜１０９Ｅの比誘電率は、７程度である。このため、上側高誘電率膜１０９Ｅは、エッチングストッパ膜５４Ａを構成しているともいえる。
　第１０絶縁層１１０は、低電圧コイル２１Ａよりも基板５３寄りに形成されている。第１０絶縁層１１０は、低電圧コイル２１Ａから離隔して形成されている。
　第１０絶縁層１１０は、第９絶縁層１０９よりも低い比誘電率を有する。第１０絶縁層１１０は、ＳｉＯ２を含む材料によって形成されている。このため、第１０絶縁層１１０の比誘電率は、第６絶縁層１０６の比誘電率と同じであり、３．８程度である。本実施形態では、第１０絶縁層１１０の膜厚は、第９絶縁層１０９の膜厚よりも薄い。本実施形態では、第１０絶縁層１１０の膜厚は、第６絶縁層１０６の膜厚よりも薄い。第１０絶縁層１１０の膜厚は、下側高誘電率膜１０９Ｄの膜厚および上側高誘電率膜１０９Ｅの膜厚よりも厚い。
　なお、第１０絶縁層１１０の膜厚は、第９絶縁層１０９の膜厚以上であってもよい。また、第１０絶縁層１１０の膜厚は、第６絶縁層１０６の膜厚と等しくてもよい。ここで、第１０絶縁層１１０の膜厚と第６絶縁層１０６の膜厚との差がたとえば第６絶縁層１０６の膜厚の２０％以内であれば、第１０絶縁層１１０の膜厚が第６絶縁層１０６の膜厚と等しいといえる。また、第１０絶縁層１１０は、層間絶縁膜５４Ｂを構成しているともいえる。
　このように、低電圧コイル２１Ａの基板５３側における電界集中を緩和する構造では、低電圧コイル２１Ａの第４端面２７から下方に向かうにつれて、第２コーティング層１１２、第９絶縁層１０９の下側高誘電率膜１０９Ｄ、および第１０絶縁層１１０の順に配置される。つまり、低電圧コイル２１Ａの第４端面２７から下方に向けて比誘電率が低下するように構成されている。
　（トランスチップの製造方法）
　図３９～図５２を参照して、トランスチップ５０の製造方法の一例について説明する。なお、便宜上、以下の説明において、トランスチップ５０の製造過程においても、トランスチップ５０の構成要素と共通の構成要素には同一符号を付して説明する。なお、図３９～図５２は、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４の概略断面図を示している。このため、図３９～図５２に図示されていない符号は、図３５を参照されたい。
　トランスチップ５０の製造方法は、基板５３を用意する工程と、基板５３上に素子絶縁層５４を形成する工程と、素子絶縁層５４に低電圧コイル２１Ａ，２１Ｂおよび高電圧コイル２２Ａ，２２Ｂを形成する工程と、素子絶縁層５４に低圧側接続配線５７Ａ，５７Ｂおよびビア５８Ａ，５８Ｂを形成する工程と、素子絶縁層５４上に各電極パッド５１，５２を形成する工程と、素子絶縁層５４に保護膜５５およびパッシベーション膜５６を形成する工程と、を含む。以下では、素子絶縁層５４および高電圧コイル２２Ａを形成する工程、特に高電圧コイル２２Ａおよび高電圧コイル２２Ａに対する電界集中の緩和構造を製造する工程について詳細に説明する。
　図３９は、基板５３上に素子絶縁層５４の一部を形成する工程、および素子絶縁層５４に低圧側接続配線５７Ｂの一部を形成する工程を示している。素子絶縁層５４の一部を形成する工程では、基板５３の基板上に層間絶縁膜５４Ｂが形成された後、エッチングストッパ膜５４Ａおよび層間絶縁膜５４Ｂが交互に積層される。エッチングストッパ膜５４Ａおよび層間絶縁膜５４Ｂは、たとえば化学気相蒸着法（chemical vapor deposition：ＣＶＤ）によって形成される。本実施形態では、エッチングストッパ膜５４ＡはＳｉＮ膜であり、層間絶縁膜５４ＢはＳｉＯ２膜である。
　次に、低圧側接続配線５７Ｂの一部を形成する工程が実施される。より詳細には、この工程では、エッチングストッパ膜５４Ａと層間絶縁膜５４Ｂとが積層された後、たとえばエッチングによってビア用開口部８０１Ａが形成される。続いて、たとえばスパッタ法によってビア用開口部８０１Ａ内に金属材料が充填される。金属材料の一例は、Ｃｕである。これにより、低圧側接続配線５７Ｂの第２ビア５７ＢＣの一部が形成される。図３９では、第２ビア５７ＢＣが形成された後、再び素子絶縁層５４の一部を形成する工程に戻り、エッチングストッパ膜５４Ａが層間絶縁膜５４Ｂ上に積層される。
　次に、エッチングストッパ膜５４Ａ上に第３絶縁層１０３が形成された後、第３絶縁層１０３上に第２絶縁層１０２の一部が形成されている。
　より詳細には、まず、素子絶縁層５４の一部を形成する工程が実施される。すなわち、ＣＶＤ法によってエッチングストッパ膜５４Ａ上に堆積するように第３絶縁層１０３が形成される。本実施形態では、第３絶縁層１０３は、ＳｉＯ２膜である。続いて、ＣＶＤ法によって第３絶縁層１０３上に堆積するように第１高誘電率膜１０２Ｅが形成される。本実施形態では、第１高誘電率膜１０２Ｅは、ＳｉＯＮ膜である。
　次に、図４０は、図３９に続く素子絶縁層５４に低圧側接続配線５７Ｂの一部を形成する工程を示している。より詳細には、この工程では、たとえばエッチングによって第１高誘電率膜１０２Ｅ、第３絶縁層１０３、およびエッチングストッパ膜５４Ａをｚ方向に貫通するビア用開口部８０１Ｂが形成される。このビア用開口部８０１Ｂを介して、図３９の第２ビア５７ＢＣが露出している。
　次に、図４１は、図４０に続く素子絶縁層５４に低圧側接続配線５７Ｂの一部を形成する工程を示している。より詳細には、この工程では、たとえばスパッタ法によってビア用開口部８０１Ｂ内に金属材料が充填される。金属材料の一例は、Ｃｕである。これにより、低圧側接続配線５７Ｂの第２ビア５７ＢＣが形成される。
　次に、図４２は、図４１に続く素子絶縁層５４の一部を形成する工程を示している。より詳細には、この工程では、たとえばＣＶＤ法によって第１高誘電率膜１０２Ｅおよび第２ビア５７ＢＣ上に堆積するように第２高誘電率膜１０２Ｆが形成される。本実施形態では、第２高誘電率膜１０２Ｆは、ＳｉＮ膜である。このため、第２高誘電率膜１０２Ｆは、エッチングストッパ膜５４Ａであるともいえる。
　次に、図４３は、図４２に続く素子絶縁層５４の一部を形成する工程を示している。より詳細には、この工程では、たとえばＣＶＤ法によって第２高誘電率膜１０２Ｆ上に第１絶縁層１０１が形成される。本実施形態では、第１絶縁層１０１は、ＳｉＯ２膜である。このため、第１絶縁層１０１は、層間絶縁膜５４Ｂを構成しているともいえる。
　次に、図４４は、図４３に続く高電圧コイル２２Ａを形成する工程を示している。より詳細には、たとえばエッチングによって第１絶縁層１０１および第２絶縁層１０２に第１トレンチ１２０が形成される。第１トレンチ１２０は、第１絶縁層１０１および第２高誘電率膜１０２Ｆの双方をｚ方向に貫通している。一方、第１トレンチ１２０は、第１高誘電率膜１０２Ｅをｚ方向に貫通していない。これにより、第１絶縁層１０１には貫通孔１０１Ａが形成され、第１高誘電率膜１０２Ｅには溝１０２Ｄが形成される。
　次に、図４５は、図４４に続く素子絶縁層５４の一部を形成する工程を示している。より詳細には、この工程では、たとえばＣＶＤ法によって第１トレンチ１２０の第１トレンチ側面１２１および第１トレンチ底面１２２と、第１絶縁層１０１上とに、第１コーティング層８１１を形成する。第１コーティング層８１１は、第１コーティング層１１１を構成するものである。第１コーティング層８１１は、ＳｉＮ膜である。
　次に、図４６は、図４５に続く素子絶縁層５４の一部を形成する工程を示している。より詳細には、この工程では、たとえばエッチングによって第１コーティング層８１１のうち第１絶縁層１０１上の部分を除去する。これにより、第１コーティング層１１１が形成される。
　次に、図４７は、図４６に続く高電圧コイル２２Ａを形成する工程を示している。より詳細には、この工程では、たとえばスパッタ法によって第１コーティング層１１１によって形成された凹部８２０内に金属材料が充填される。金属材料の一例は、Ｃｕである。これにより、高電圧コイル２２Ａが形成される。
　次に、図４８および図４９は、図４７に続く低圧側接続配線５７Ｂの一部を形成する工程を示している。より詳細には、この工程では、まず図４８に示すように、たとえばエッチングによって第１絶縁層１０１および第２絶縁層１０２に配線用開口部８０２が形成される。配線用開口部８０２は、第２ビア５７ＢＣを露出している。
　続いて、図４９に示すように、たとえばスパッタ法によって配線用開口部８０２内に金属材料が充填される。金属材料の一例は、Ｃｕである。これにより、低圧側接続配線５７Ｂの第２配線５７ＢＤが形成される。
　次に、図５０～図５２は、図４９に続く素子絶縁層５４の一部を形成する工程を示している。より詳細には、この工程では、図５０に示すように、まずたとえばＣＶＤ法によって低電圧コイル２１Ａの第２端面２４、低圧側接続配線５７Ｂの第２配線５７ＢＤ、および第１絶縁層１０１上に堆積するように第４絶縁層１０４の下側高誘電率膜１０４Ｃが形成される。下側高誘電率膜１０４Ｃは、ＳｉＮ膜である。このため、下側高誘電率膜１０４Ｃは、エッチングストッパ膜５４Ａであるともいえる。
　次に、図５１に示すように、たとえばＣＶＤ法によって下側高誘電率膜１０４Ｃ上に堆積するように上側高誘電率膜１０４Ｄが形成される。上側高誘電率膜１０４Ｄは、ＳｉＯＮ膜である。
　次に、図５２に示すように、たとえばＣＶＤ法によって上側高誘電率膜１０４Ｄ上に堆積するように第５絶縁層１０５が形成される。第５絶縁層１０５は、ＳｉＯ２膜である。このため、第５絶縁層１０５は、層間絶縁膜５４Ｂを構成しているともいえる。
　なお、図示していないが、低電圧コイル２１Ａおよびその周辺の素子絶縁層５４についても、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４と同様に形成される。低電圧コイル２１Ａおよびその周辺の素子絶縁層５４は、高電圧コイル２２Ａおよびその周辺の素子絶縁層５４よりも前の工程で形成される。
　その後、図示していないが、ビア５８Ａ，５８Ｂを形成する工程と、各電極パッド５１，５２を素子絶縁層５４上に形成する工程と、素子絶縁層５４に保護膜５５およびパッシベーション膜５６を形成する工程とが順に実施される。
　ビア５８Ａ，５８Ｂを形成する工程では、低圧側接続配線５７Ａ，５７Ｂを形成する工程と同様に、素子絶縁層５４にビア用開口部が形成された後、ビア用開口部に金属材料が充填される。金属材料の一例は、Ｃｕである。
　各電極パッド５１，５２は、たとえばスパッタ法によって素子絶縁層５４の素子表面５４ｓに形成される。各電極パッド５１，５２は、たとえばＡｌによって形成される。
　次に、たとえばＣＶＤ法によって素子絶縁層５４および各電極パッド５１，５２に堆積するように保護膜５５が形成される。続いて、たとえばＣＶＤ法によって保護膜５５上に堆積するようにパッシベーション膜５６が形成される。その後、たとえばエッチングによって保護膜５５およびパッシベーション膜５６の双方から各電極パッド５１，５２が露出する開口部が形成される。以上の工程を経て、トランスチップ５０が製造される。
　（信号伝達装置の製造方法）
　第４実施形態の信号伝達装置の製造方法については、第１実施形態と共通するため、その説明を省略する。
　（効果）
　本実施形態によれば、以下の効果が得られる。
　（４－１）トランスチップ５０は、素子絶縁層５４と、素子絶縁層５４に埋め込まれた高電圧コイル２２Ａ，２２Ｂと、素子絶縁層５４に埋め込まれ、ｚ方向において高電圧コイル２２Ａ，２２Ｂと対向配置された低電圧コイル２１Ａ，２１Ｂと、を備える。高電圧コイル２２Ａ，２２Ｂは、ｚ方向において低電圧コイル２１Ａ，２１Ｂ側を向く第１端面２３と、第１端面２３とは反対側の第２端面２４と、第１側面２５と、を含む。素子絶縁層５４は、第１絶縁層１０１と、第１絶縁層１０１に形成され、第１トレンチ底面１２２および第１トレンチ側面１２１を有する第１トレンチ１２０と、第１トレンチ底面１２２および第１トレンチ側面１２１に形成され、第１絶縁層１０１よりも比誘電率が高い第１コーティング層１１１と、を含む。高電圧コイル２２Ａ，２２Ｂは、第１端面２３および第１側面２５が第１コーティング層１１１に接した状態で第１トレンチ１２０内に設けられている。
　この構成によれば、第１絶縁層１０１よりも比誘電率が高い第１コーティング層１１１によって高電圧コイル２２Ａ，２２Ｂの第１端面２３および第１側面２５が覆われている。これにより、第１端面２３における電界強度を低減できるとともに、第１側面２５における電界強度を低減できる。このため、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を緩和できる。つまり、高電圧コイル２２Ａ（２２Ｂ）と低電圧コイル２１Ａ（２１Ｂ）との間の領域における電界集中を緩和できる。
　（４－２）第１コーティング層１１１は、高電圧コイル２２Ａ，２２Ｂの第１側面２５における第１端面２３とのコーナ部分を構成する下端部２５Ａを覆っている。
　この構成によれば、高電圧コイル２２Ａ，２２Ｂのうち電界強度が高くなりやすい下端部２５Ａが比誘電率の高い第１コーティング層１１１によって覆われているため、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（４－３）素子絶縁層５４は、第１絶縁層１０１よりも比誘電率が高く、第１絶縁層１０１に接した第２絶縁層１０２と、第２絶縁層１０２よりも比誘電率が低く、第２絶縁層１０２に対して第１絶縁層１０１とは反対側で接した第３絶縁層１０３と、を含む。第２絶縁層１０２は、第１トレンチ底面１２２を構成しており、第１コーティング層１１１と接している。第２絶縁層１０２は、第３絶縁層１０３に接した第１高誘電率膜１０２Ｅを含む。第１高誘電率膜１０２Ｅの比誘電率は、第１コーティング層１１１の比誘電率よりも低い。
　この構成によれば、高電圧コイル２２Ａ，２２Ｂの第１端面２３から低電圧コイル２１Ａ，２１Ｂに向けて、第１コーティング層１１１、第２絶縁層１０２の第１高誘電率膜１０２Ｅ、および第３絶縁層１０３の順に配置される。そして、第１コーティング層１１１、第２絶縁層１０２の第１高誘電率膜１０２Ｅ、および第３絶縁層１０３の順に比誘電率が低下する。つまり、高電圧コイル２２Ａ，２２Ｂから低電圧コイル２１Ａ，２１Ｂに向かう方向において、第１端面２３から離れるにつれて徐々に比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第１端面２３における電界強度をさらに低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（４－４）素子絶縁層５４は、高電圧コイル２２Ａ，２２Ｂの第２端面２４と接するように第１絶縁層１０１上に積層された第４絶縁層１０４と、第４絶縁層１０４上に積層された第５絶縁層１０５と、を含む。第４絶縁層１０４の比誘電率は第１絶縁層１０１の比誘電率よりも高く、第５絶縁層１０５の比誘電率は第４絶縁層１０４の比誘電率よりも低い。
　この構成によれば、高電圧コイル２２Ａ，２２Ｂの第２端面２４に対して第４絶縁層１０４および第５絶縁層１０５の順に積層される。第４絶縁層１０４および第５絶縁層１０５の順に比誘電率が低下する。つまり、高電圧コイル２２Ａ，２２Ｂから素子絶縁層５４の素子表面５４ｓに向かう方向において、第２端面２４から離れるにつれて徐々に比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第２端面２４における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂとは反対側の端部における電界集中を緩和できる。
　（４－５）第４絶縁層１０４は、高電圧コイル２２Ａ，２２Ｂの第２端面２４と接する下側高誘電率膜１０４Ｃと、下側高誘電率膜１０４Ｃ上に形成され、第５絶縁層１０５に接する上側高誘電率膜１０４Ｄと、を含む。上側高誘電率膜１０４Ｄの比誘電率は、下側高誘電率膜１０４Ｃの比誘電率よりも低い。
　この構成によれば、第４絶縁層１０４において高電圧コイル２２Ａ，２２Ｂの第２端面２４に対して下側高誘電率膜１０４Ｃおよび上側高誘電率膜１０４Ｄの順に積層される。そして、下側高誘電率膜１０４Ｃおよび上側高誘電率膜１０４Ｄの順に比誘電率が低下する。つまり、高電圧コイル２２Ａ，２２Ｂから素子絶縁層５４の素子表面５４ｓに向かう方向において、第４絶縁層１０４では、第２端面２４から離れるにつれて徐々に比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第２端面２４における電界強度をさらに低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂとは反対側の端部における電界集中をより効果的に緩和できる。
　（４－６）低電圧コイル２１Ａ，２１Ｂは、ｚ方向において高電圧コイル２２Ａ，２２Ｂ側を向く第３端面２６と、第３端面２６とは反対側の第４端面２７と、第２側面２８と、を含む。素子絶縁層５４は、第６絶縁層１０６と、第６絶縁層１０６上に積層され、第６絶縁層１０６よりも比誘電率が高い第７絶縁層１０７と、第７絶縁層１０７上に積層され、第７絶縁層１０７よりも比誘電率が低い第８絶縁層１０８と、を含む。低電圧コイル２１Ａ，２１Ｂは、第３端面２６が第７絶縁層１０７に接した状態で第６絶縁層１０６内に設けられている。
　この構成によれば、第６絶縁層１０６よりも比誘電率が高い第７絶縁層１０７によって低電圧コイル２１Ａ，２１Ｂの第３端面２６が覆われているため、第３端面２６における電界強度を低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち高電圧コイル２２Ａ，２２Ｂ寄りの端部における電界集中を緩和できる。つまり、高電圧コイル２２Ａ（２２Ｂ）と低電圧コイル２１Ａ（２１Ｂ）との間の領域における電界集中を緩和できる。
　（４－７）第７絶縁層１０７は、低電圧コイル２１Ａ，２１Ｂの第３端面２６に接する第３高誘電率膜１０７Ｄと、第８絶縁層１０８と接した第４高誘電率膜１０７Ｅと、を含む。第４高誘電率膜１０７Ｅの比誘電率は、第３高誘電率膜１０７Ｄの比誘電率よりも低い。第８絶縁層１０８の比誘電率は、第４高誘電率膜１０７Ｅの比誘電率よりも低い。
　この構成によれば、第７絶縁層１０７において低電圧コイル２１Ａ，２１Ｂの第３端面２６に対して第３高誘電率膜１０７Ｄ、第４高誘電率膜１０７Ｅ、および第８絶縁層１０８の順に配置される。そして、第３高誘電率膜１０７Ｄ、第４高誘電率膜１０７Ｅ、および第８絶縁層１０８の順に比誘電率が低下する。つまり、低電圧コイル２１Ａ，２１Ｂから高電圧コイル２２Ａ，２２Ｂに向かう方向において、第３端面２６から離れるにつれて徐々に比誘電率が低下する。これにより、低電圧コイル２１Ａ，２１Ｂの第３端面２６における電界強度をさらに低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち高電圧コイル２２Ａ，２２Ｂ寄りの端部における電界集中を効果的に緩和できる。
　（４－８）素子絶縁層５４は、低電圧コイル２１Ａ，２１Ｂの第４端面２７と接した第９絶縁層１０９と、第９絶縁層１０９に対して第６絶縁層１０６とは反対側に配置された第１０絶縁層１１０と、を含む。第９絶縁層１０９の比誘電率は第６絶縁層１０６の比誘電率よりも高い。第１０絶縁層１１０の比誘電率は第９絶縁層１０９の比誘電率よりも低い。
　この構成によれば、低電圧コイル２１Ａ，２１Ｂの第４端面２７に対して第９絶縁層１０９および第１０絶縁層１１０の順に配置される。そして、第９絶縁層１０９および第１０絶縁層１１０の順に比誘電率が低下する。つまり、低電圧コイル２１Ａ，２１Ｂから素子絶縁層５４の素子裏面５４ｒに向かう方向において、第４端面２７から離れるにつれて徐々に比誘電率が低下する。これにより、低電圧コイル２１Ａ，２１Ｂの第４端面２７における電界強度を低減できる。したがって、低電圧コイル２１Ａ，２１Ｂのうち基板５３寄りの端部における電界集中を緩和できる。
　（４－９）信号伝達装置１０は、１次側回路１３を含む第１チップ３０と、トランスチップ５０と、トランスチップ５０を介して１次側回路１３の信号の受信を行うように構成された２次側回路１４を含む第２チップ４０と、を備える。トランスチップ５０は、素子絶縁層５４と、素子絶縁層５４に埋め込まれた高電圧コイル２２Ａ，２２Ｂと、素子絶縁層５４に埋め込まれ、ｚ方向において高電圧コイル２２Ａ，２２Ｂと対向配置された低電圧コイル２１Ａ，２１Ｂと、を備える。高電圧コイル２２Ａ，２２Ｂは、ｚ方向において低電圧コイル２１Ａ，２１Ｂ側を向く第１端面２３と、第１端面２３とは反対側の第２端面２４と、第１側面２５と、を含む。素子絶縁層５４は、第１絶縁層１０１と、第１絶縁層１０１に形成され、第１トレンチ底面１２２および第１トレンチ側面１２１を有する第１トレンチ１２０と、第１トレンチ底面１２２および第１トレンチ側面１２１に形成され、第１絶縁層１０１よりも比誘電率が高い第１コーティング層１１１と、を含む。高電圧コイル２２Ａ，２２Ｂは、第１端面２３および第１側面２５が第１コーティング層１１１に接した状態で第１トレンチ１２０内に設けられている。
　この構成によれば、第１絶縁層１０１よりも比誘電率が高い第１コーティング層１１１によって高電圧コイル２２Ａ，２２Ｂの第１端面２３および第１側面２５が覆われている。これにより、第１端面２３における電界強度を低減できるとともに、第１側面２５における電界強度を低減できる。このため、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を緩和できる。つまり、高電圧コイル２２Ａ（２２Ｂ）と低電圧コイル２１Ａ（２１Ｂ）との間の領域における電界集中を緩和できる。
　［第５実施形態］
　図５３および図５４を参照して、第５実施形態のトランスチップ５０の構成について説明する。本実施形態のトランスチップ５０は、第４実施形態のトランスチップ５０と比較して、高電圧コイル２２Ａおよび低電圧コイル２１Ａに対する電界集中を緩和する構造が異なる。以下の説明において、第４実施形態と共通する構成要素には共通の符号を付し、その説明を省略する。
　図５３に示すように、本実施形態では、素子絶縁層５４は、第１コーティング層１１１（図３６参照）に代えて、第１コーティング層１７０を含む。第１コーティング層１７０は、２層の絶縁膜の積層構造によって構成されている。第１コーティング層１７０は、第１コーティング層１１１と同様に、第１トレンチ１２０の第１トレンチ底面１２２および第１トレンチ側面１２１に形成されている。高電圧コイル２２Ａは、第１コーティング層１７０に接した状態で第１トレンチ１２０内に形成されている。
　第１コーティング層１７０は、第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２を含む。
　第１高誘電率コーティング膜１７１は、第１トレンチ底面１２２および第１トレンチ側面１２１に接している。つまり、第１高誘電率コーティング膜１７１は、第２絶縁層１０２の第１高誘電率膜１０２Ｅおよび第１絶縁層１０１と接している。より詳細には、図５４に示すように、第１高誘電率コーティング膜１７１は、第１側面部１７１Ａおよび第１底面部１７１Ｂを含む。第１側面部１７１Ａおよび第１底面部１７１Ｂは、一体に形成されている。第１側面部１７１Ａは、第１トレンチ側面１２１すなわち第１絶縁層１０１に接している。第１底面部１７１Ｂは、第１トレンチ底面１２２すなわち第１高誘電率膜１０２Ｅに接している。
　第１高誘電率コーティング膜１７１は、エッチングストッパ膜５４Ａ（図５３参照）よりも薄い。第１高誘電率コーティング膜１７１の膜厚は、第２高誘電率コーティング膜１７２の膜厚と等しい。ここで、第１高誘電率コーティング膜１７１の膜厚と第２高誘電率コーティング膜１７２の膜厚との差がたとえば第１高誘電率コーティング膜１７１の膜厚の２０％以内であれば、第１高誘電率コーティング膜１７１の膜厚が第２高誘電率コーティング膜１７２の膜厚と等しいといえる。第１高誘電率コーティング膜１７１は、第１絶縁層１０１よりも高い比誘電率を有する。一例では、第１高誘電率コーティング膜１７１の比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第１高誘電率コーティング膜１７１の比誘電率は、４よりも大きく７未満の範囲であってもよい。第１高誘電率コーティング膜１７１は、ＳｉＯＮを含む材料によって形成されている。このため、第１高誘電率コーティング膜１７１の比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　第２高誘電率コーティング膜１７２は、第１高誘電率コーティング膜１７１上に積層されている。より詳細には、第２高誘電率コーティング膜１７２は、第２側面部１７２Ａおよび第２底面部１７２Ｂを含む。第２側面部１７２Ａおよび第２底面部１７２Ｂは、一体に形成されている。第２側面部１７２Ａは、第１高誘電率コーティング膜１７１の第１側面部１７１Ａに接している。第２底面部１７２Ｂは、第１高誘電率コーティング膜１７１の第１底面部１７１Ｂに接している。
　第２高誘電率コーティング膜１７２は、高電圧コイル２２Ａの第１端面２３と、第１側面２５の下端部２５Ａとを覆っている。より詳細には、第１端面２３は第２底面部１７２Ｂに接しており、第１側面２５は第２側面部１７２Ａに接している。第２高誘電率コーティング膜１７２は、第１端面２３および第１側面２５の下端部２５Ａの双方と接しているといえる。
　第２高誘電率コーティング膜１７２は、第１高誘電率コーティング膜１７１よりも高い比誘電率を有する。第２高誘電率コーティング膜１７２は、ＳｉＮを含む材料によって形成されている。このため、第２高誘電率コーティング膜１７２の比誘電率は、７程度である。
　このように、高電圧コイル２２Ａに対する電界集中を緩和する構造では、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向かうにつれて、第１コーティング層１７０の第２高誘電率コーティング膜１７２、第１高誘電率コーティング膜１７１、第２絶縁層１０２の第１高誘電率膜１０２Ｅ、および第３絶縁層１０３の順に配置される。つまり、高電圧コイル２２Ａの第１端面２３から低電圧コイル２１Ａに向けて比誘電率が低下するように構成されている。
　また、高電圧コイル２２Ａの第１側面２５における電界集中を緩和する構造では、高電圧コイル２２Ａの第１側面２５からｚ方向に直交する方向に離れるにつれて、第１コーティング層１７０の第２高誘電率コーティング膜１７２、第１高誘電率コーティング膜１７１、および第１絶縁層１０１の順に配置される。つまり、高電圧コイル２２Ａの第１側面２５から離れるにつれて比誘電率が低下するように構成されている。
　なお、図示していないが、低電圧コイル２１Ａに対する電界集中を緩和する構造も同様に変更してもよい。つまり、第４実施形態の第２コーティング層１１２（図３８参照）の構成を、第１コーティング層１７０のように２層の高誘電率膜の積層構造に変更してもよい。
　（効果）
　本実施形態によれば、以下の効果が得られる。
　（５－１）第１コーティング層１７０は、第１トレンチ１２０の第１トレンチ底面１２２および第１トレンチ側面１２１に接する第１高誘電率コーティング膜１７１と、第１高誘電率コーティング膜１７１に積層された第２高誘電率コーティング膜１７２と、を含む。第１コーティング層１７０の比誘電率は、第１絶縁層１０１および第３絶縁層１０３の比誘電率よりも高い。第２高誘電率コーティング膜１７２の比誘電率は、第１高誘電率コーティング膜１７１の比誘電率よりも高い。
　この構成によれば、高電圧コイル２２Ａ，２２Ｂの第１端面２３に対して第２高誘電率コーティング膜１７２および第１高誘電率コーティング膜１７１の順に配置される。そして、第２高誘電率コーティング膜１７２、第１高誘電率コーティング膜１７１、および第３絶縁層１０３の順に比誘電率が低下する。つまり、高電圧コイル２２Ａ，２２Ｂの第１端面２３から低電圧コイル２１Ａ，２１Ｂに向かう方向において、第１端面２３から離れるにつれて比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第１端面２３における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂのうち低電圧コイル２１Ａ，２１Ｂ寄りの端部における電界集中を緩和できる。つまり、高電圧コイル２２Ａ（２２Ｂ）と低電圧コイル２１Ａ（２１Ｂ）との間の領域における電界集中を緩和できる。
　加えて、高電圧コイル２２Ａ，２２Ｂの第１側面２５に対して第２高誘電率コーティング膜１７２、第１高誘電率コーティング膜１７１、および第１絶縁層１０１の順に配置される。つまり、高電圧コイル２２Ａ，２２Ｂの第１側面２５からｚ方向と直交する方向に離れるにつれて比誘電率が低下する。これにより、高電圧コイル２２Ａ，２２Ｂの第１側面２５における電界強度を低減できる。したがって、高電圧コイル２２Ａ，２２Ｂの第１側面２５における電界集中をより効果的に緩和できる。
　［第６実施形態］
　第６実施形態の信号伝達装置１０として、第４実施形態の信号伝達装置１０について、第３実施形態のようにトランス１８Ａ（１８Ｂ），１９Ａ（１９Ｂ）を含むものとしてもよい。その詳細については、第３実施形態と共通するため、説明を省略する。
　［変更例］
　上記各実施形態は、以下のように変更して実施することができる。また、上記各実施形態および以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。たとえば、第５実施形態に対して第６実施形態のトランス１８Ａ（１８Ｂ），１９Ａ（１９Ｂ）を含むトランスチップ５０を適用してもよい。
　（トランスチップの変更例）
　・第４および第６実施形態において、第２コーティング層１１２の構成を第５実施形態の第１コーティング層１７０のような複数の高誘電率コーティング膜の積層構造に変更してもよい。
　・第５実施形態において、第２コーティング層１１２の構造を第４実施形態の第２コーティング層１１２のような単一の膜（高誘電率膜）に変更してもよい。
　・第４および第６実施形態において、低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造を省略してもよい。一例では、第７絶縁層１０７に代えてエッチングストッパ膜５４Ａにしてもよい。このため、低電圧コイル２１Ａの第３端面２６は、エッチングストッパ膜５４Ａに接している。また一例では、素子絶縁層５４における低電圧コイル２１Ａを形成する第２トレンチ１３０は、１つの層間絶縁膜５４Ｂおよび１つのエッチングストッパ膜５４Ａの双方を貫通するように形成されていてもよい。第２トレンチ１３０の第２トレンチ底面１３２は、上記エッチングストッパ膜５４Ａの直下の層間絶縁膜５４Ｂによって構成される。このため、低電圧コイル２１Ａの第４端面２７は、上記エッチングストッパ膜５４Ａの直下の層間絶縁膜５４Ｂと接している。なお、第５実施形態の低電圧コイル２１Ａの高電圧コイル２２Ａ側における電界集中の緩和の構造も同様に省略してもよい。
　・第４実施形態において、低電圧コイル２１Ａの基板５３側における電界集中の緩和の構造を省略してもよい。一例では、第９絶縁層１０９に代えてエッチングストッパ膜５４Ａにしてもよい。この場合、低電圧コイル２１Ａの第４端面２７は、エッチングストッパ膜５４Ａに接している。なお、第５実施形態の低電圧コイル２１Ａの基板５３側における電界集中の緩和の構造も同様に省略してもよい。
　・第４および第６実施形態において、第１コーティング層１１１の比誘電率は、第１絶縁層１０１（第３絶縁層１０３）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、第１コーティング層１１１の比誘電率は、第４実施形態の第１コーティング層１１１の比誘電率よりも低くてもよい。この場合、第１コーティング層１１１は、たとえばＳｉＯＮを含む材料によって形成されていてもよい。
　・第４および第６実施形態において、第２絶縁層１０２の第１高誘電率膜１０２Ｅおよび第２高誘電率膜１０２Ｆの各々の比誘電率は、第１絶縁層１０１（第３絶縁層１０３）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、第２高誘電率膜１０２Ｆの比誘電率が第１高誘電率膜１０２Ｅの比誘電率よりも小さくてもよい。この場合、第２高誘電率膜１０２ＦはたとえばＳｉＯＮを含む材料によって形成され、第１高誘電率膜１０２ＥはたとえばＳｉＮを含む材料によって形成されていてもよい。この場合、第２高誘電率膜１０２Ｆの比誘電率は７程度であり、第１高誘電率膜１０２Ｅの比誘電率は３．８よりも大きく７未満である。一例では、第１高誘電率膜１０２Ｅの比誘電率は４よりも大きく７未満であってもよい。また、第２高誘電率膜１０２Ｆの比誘電率が第１高誘電率膜１０２Ｅの比誘電率と等しくてもよい。この場合、第１高誘電率膜１０２Ｅおよび第２高誘電率膜１０２Ｆの各々は、たとえばＳｉＮ、ＳｉＣ、ＳｉＯＮのいずれかを含む材料によって形成されていてもよい。
　・第５実施形態において、第１コーティング層１７０の第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々の比誘電率は、第１絶縁層１０１（第３絶縁層１０３）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、第１高誘電率コーティング膜１７１の比誘電率が第２高誘電率コーティング膜１７２の比誘電率以上であってもよい。この場合、第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々は、たとえばＳｉＮを含む材料によって形成されていてもよい。この場合、第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々の比誘電率は、７程度である。また、第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々は、たとえばＳｉＯＮを含む材料によって形成されていてもよい。この場合、この場合、第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々の比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々の比誘電率は、４よりも大きく７未満の範囲であってもよい。第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々の比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　また、第１高誘電率コーティング膜１７１がたとえばＳｉＮを含む材料によって形成され、第２高誘電率コーティング膜１７２がたとえばＳｉＯＮを含む材料によって形成されていてもよい。この場合、第１高誘電率コーティング膜１７１の比誘電率は７程度であり、第２高誘電率コーティング膜１７２の比誘電率は、３．８よりも大きく７未満の範囲である。一例では、第２高誘電率コーティング膜１７２の比誘電率は、４よりも大きく７未満の範囲であってもよい。第２高誘電率コーティング膜１７２の比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　・第５実施形態において、第１コーティング層１７０の第１高誘電率コーティング膜１７１および第２高誘電率コーティング膜１７２の各々の膜厚は、任意に変更可能である。一例では、第１高誘電率コーティング膜１７１の膜厚は、第２高誘電率コーティング膜１７２の膜厚よりも厚くてもよいし、薄くてもよい。また、第１コーティング層１７０の膜厚、つまり第１高誘電率コーティング膜１７１の膜厚と第２高誘電率コーティング膜１７２の膜厚との合計の膜厚は、エッチングストッパ膜５４Ａよりも厚くてもよい。
　・第４～第６実施形態において、第２絶縁層１０２と高電圧コイル２２Ａとのｚ方向の位置関係は任意に変更可能である。一例では、高電圧コイル２２Ａを形成するための第１トレンチ１２０は、第２絶縁層１０２に溝１０２Ｄ（図３６参照）を形成しなくてもよい。つまり、第２絶縁層１０２のうち第１トレンチ１２０の第１トレンチ底面１２２を構成する部分の膜厚は、第２絶縁層１０２の他の部分の膜厚と等しくてもよい。
　・第４～第６実施形態において、第２絶縁層１０２の高誘電率膜の数は任意に変更可能である。一例では、第２絶縁層１０２は、単一の膜（高誘電率膜）によって形成されていてもよい。一例では、図５５に示すように、第２絶縁層１０２は、第１高誘電率膜１０２Ｅを含まず、第２高誘電率膜１０２Ｆを含んでいてもよい。この場合、第２絶縁層１０２は、たとえばＳｉＮを含む材料によって形成されている。つまり、第２絶縁層１０２は、第３絶縁層１０３（第１絶縁層１０１）よりも高い比誘電率を有する。この場合、第２絶縁層１０２は、エッチングストッパ膜５４Ａを構成しているともいえる。第１コーティング層１７０は、第２絶縁層１０２をｚ方向に貫通している。図示された例においては、第１コーティング層１７０は、第２絶縁層１０２よりも下方に突出している。このため、第１コーティング層１７０は、第３絶縁層１０３と接している。また一例では、図示していないが、第２絶縁層１０２は、第２高誘電率膜１０２Ｆを含まず、第１高誘電率膜１０２Ｅを含んでいてもよい。この場合、第２絶縁層１０２は、たとえばＳｉＯＮを含む材料によって形成されている。第２絶縁層１０２は、第１コーティング層１７０の下端部を覆うように構成されている。また一例では、第２絶縁層１０２は、４つ以上の高誘電率膜の積層構造によって形成されていてもよい。
　・第４～第６実施形態において、第２絶縁層１０２の第１高誘電率膜１０２Ｅおよび第２高誘電率膜１０２Ｆの各々の膜厚は、任意に変更可能である。一例では、第１高誘電率膜１０２Ｅおよび第２高誘電率膜１０２Ｆの各々の膜厚が互いに異なってもよい。一例では、第１高誘電率膜１０２Ｅの膜厚が第２高誘電率膜１０２Ｆの膜厚よりも厚くてもよい。第１高誘電率膜１０２Ｅの膜厚が第２高誘電率膜１０２Ｆの膜厚よりも薄くてもよい。
　・第４～第６実施形態において、第４絶縁層１０４の下側高誘電率膜１０４Ｃおよび上側高誘電率膜１０４Ｄの各々の比誘電率は、第５絶縁層１０５の比誘電率よりも高い範囲内において任意に変更可能である。一例では、下側高誘電率膜１０４Ｃの比誘電率および上側高誘電率膜１０４Ｄの比誘電率は互いに等しくてもよい。この場合、下側高誘電率膜１０４Ｃおよび上側高誘電率膜１０４Ｄの各々は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されていてもよい。
　・第４～第６実施形態において、第４絶縁層１０４の高誘電率膜の数は任意に変更可能である。一例では、第４絶縁層１０４は、単一の膜（高誘電率膜）によって形成されていてもよい。この場合、第４絶縁層１０４は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。つまり、第４絶縁層１０４は、第３絶縁層１０３よりも高い比誘電率を有する。また一例では、第４絶縁層１０４は、３つ以上の高誘電率膜の積層構造によって形成されていてもよい。また、第４絶縁層１０４に代えてエッチングストッパ膜５４Ａが形成されていてもよい。
　・第４～第６実施形態において、第４絶縁層１０４の下側高誘電率膜１０４Ｃおよび上側高誘電率膜１０４Ｄの各々の膜厚は任意に変更可能である。一例では、下側高誘電率膜１０４Ｃの膜厚および上側高誘電率膜１０４Ｄの膜厚は互いに異なっていてもよい。たとえば下側高誘電率膜１０４Ｃの膜厚は、上側高誘電率膜１０４Ｄの膜厚よりも厚くてもよい。たとえば下側高誘電率膜１０４Ｃの膜厚は、上側高誘電率膜１０４Ｄの膜厚よりも薄くてもよい。
　・第４～第６実施形態において、第７絶縁層１０７の第３高誘電率膜１０７Ｄおよび第４高誘電率膜１０７Ｅの各々の比誘電率は、第８絶縁層１０８（第６絶縁層１０６）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、第４高誘電率膜１０７Ｅの比誘電率が第３高誘電率膜１０７Ｄの比誘電率よりも高くてもよい。この場合、第４高誘電率膜１０７ＥはたとえばＳｉＮを含む材料によって形成され、第３高誘電率膜１０７ＤはたとえばＳｉＯＮを含む材料によって形成されていてもよい。この場合、第４高誘電率膜１０７Ｅの比誘電率は７程度であり、第３高誘電率膜１０７Ｄの比誘電率は３．８よりも大きく７未満の範囲である。一例では、第３高誘電率膜１０７Ｄの比誘電率は、４よりも大きく７未満の範囲であってもよい。第３高誘電率膜１０７Ｄの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。また、第４高誘電率膜１０７Ｅの比誘電率が第３高誘電率膜１０７Ｄの比誘電率と等しくてもよい。この場合、第３高誘電率膜１０７Ｄおよび第４高誘電率膜１０７Ｅの各々は、たとえばＳｉＮを含む材料によって形成されていてもよい。この場合、第３高誘電率膜１０７Ｄおよび第４高誘電率膜１０７Ｅの各々の比誘電率は、７程度である。また各高誘電率膜１０７Ｄ，１０７ＥがＳｉＯＮを含む材料によって形成されていてもよい。各高誘電率膜１０７Ｄ，１０７Ｅの比誘電率は３．８よりも大きく７未満の範囲である。一例では、各高誘電率膜１０７Ｄ，１０７Ｅの比誘電率は、４よりも大きく７未満の範囲であってもよい。各高誘電率膜１０７Ｄ，１０７Ｅの比誘電率は、ＳｉＯＮのうちのＮの濃度に応じて上記範囲内で調整される。
　・第４～第６実施形態において、第７絶縁層１０７の高誘電率膜の数は任意に変更可能である。一例では、第７絶縁層１０７は、単一の膜（高誘電率膜）によって形成されていてもよい。この場合、第７絶縁層１０７は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。つまり、第７絶縁層１０７は、第８絶縁層１０８（第６絶縁層１０６）よりも高い比誘電率を有する。また一例では、第７絶縁層１０７は、４つ以上の高誘電率膜の積層構造によって形成されていてもよい。
　・第４～第６実施形態において、第７絶縁層１０７の第３高誘電率膜１０７Ｄおよび第４高誘電率膜１０７Ｅの各々の膜厚は任意に変更可能である。一例では、第３高誘電率膜１０７Ｄおよび第４高誘電率膜１０７Ｅの各々の膜厚が互いに異なってもよい。一例では、第３高誘電率膜１０７Ｄの膜厚が第４高誘電率膜１０７Ｅの膜厚よりも厚くてもよい。また一例では、第３高誘電率膜１０７Ｄの膜厚が第４高誘電率膜１０７Ｅの膜厚よりも薄くてもよい。
　・第４～第６実施形態において、第９絶縁層１０９の下側高誘電率膜１０９Ｄおよび上側高誘電率膜１０９Ｅの各々の比誘電率は、第１０絶縁層１１０（第６絶縁層１０６）の比誘電率よりも高い範囲内において任意に変更可能である。一例では、下側高誘電率膜１０９Ｄの比誘電率および上側高誘電率膜１０９Ｅの比誘電率は互いに等しくてもよい。この場合、下側高誘電率膜１０９Ｄおよび上側高誘電率膜１０９Ｅの各々は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されていてもよい。また一例では、下側高誘電率膜１０９Ｄの比誘電率は、上側高誘電率膜１０９Ｅの比誘電率よりも低くてもよい。この場合、下側高誘電率膜１０９ＤはＳｉＯＮを含む材料によって形成され、上側高誘電率膜１０９ＥはＳｉＮを含む材料によって形成されている。
　・第４～第６実施形態において、第９絶縁層１０９の高誘電率膜の数は任意に変更可能である。一例では、第９絶縁層１０９は、単一の膜（高誘電率膜）によって形成されていてもよい。この場合、第９絶縁層１０９は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている。つまり、第９絶縁層１０９は、第１０絶縁層１１０（第６絶縁層１０６）よりも高い比誘電率を有する。また一例では、第９絶縁層１０９は、３つ以上の高誘電率膜の積層構造によって形成されていてもよい。
　・第４～第６実施形態において、第９絶縁層１０９の下側高誘電率膜１０９Ｄおよび上側高誘電率膜１０９Ｅの各々の膜厚は任意に変更可能である。一例では、上側高誘電率膜１０９Ｅの膜厚は、下側高誘電率膜１０９Ｄの膜厚よりも厚くてもよい。また一例では、上側高誘電率膜１０９Ｅの膜厚は、下側高誘電率膜１０９Ｄの膜厚よりも薄くてもよい。
　・第６実施形態において、トランスチップ５０と２次側ダイパッド７０との間に介在する絶縁部材１５０を省略してもよい。この一例としては、図３３に示した通りである。トランスチップ５０は、第６実施形態と比較して、低電圧コイル２１Ａ、高電圧コイル２２Ａ、第１高電圧コイル２１Ｃ、および第２高電圧コイル２２Ｃの配置構成が異なる。その詳細については、図３３に関連して説明した通りであるため、説明を省略する。
　（信号伝達装置の変更例）
　・第６実施形態において、トランスチップ５０を２つの第１トランスチップおよび第２トランスチップに分割してもよい。第１トランスチップはトランス１８Ａ，１８Ｂが１パッケージ化されたものであり、第２トランスチップはトランス１９Ａ，１９Ｂが１パッケージ化されたものである。第１トランスチップは１次側ダイパッド６０に実装され、第２トランスチップは２次側ダイパッド７０に実装される。第１トランスチップおよび第２トランスチップは、第１チップ３０と第２チップ４０とのｘ方向の間に配置されている。第１トランスチップは第１チップ３０とワイヤＷによって接続されており、第２トランスチップは第２チップ４０とワイヤＷによって接続されている。第１トランスチップと第２トランスチップとはワイヤＷによって接続されている。これにより、低電圧コイル２１Ａ（２１Ｂ）が１次側回路１３と電気的に接続され、第２高電圧コイル２２Ｃ（２２Ｄ）が２次側回路１４と電気的に接続され、高電圧コイル２２Ａ（２２Ｂ）と第１高電圧コイル２１Ｃ（２１Ｄ）とが互いに電気的に接続されている。
　・第４～第６実施形態において、トランスチップ５０の配置構成は任意に変更可能である。一例では、トランスチップ５０は、１次側ダイパッド６０に実装されていてもよい。この場合、１次側ダイパッド６０には、第１チップ３０およびトランスチップ５０の双方が実装されている。
　また、図３４に示したように、トランスチップ５０は、中間ダイパッド１６０に実装されていてもよい。中間ダイパッド１６０は、ｘ方向において１次側ダイパッド６０と２次側ダイパッド７０との間に配置されている。中間ダイパッド１６０は、１次側ダイパッド６０および２次側ダイパッド７０の双方と電気的に接続されていない。つまり、中間ダイパッド１６０は、１次側ダイパッド６０および２次側ダイパッド７０に対して電気的にフローティング状態である。中間ダイパッド１６０は、たとえば１次側ダイパッド６０および２次側ダイパッド７０と同じ材料によって形成されている。ここで、中間ダイパッド１６０は、「第３ダイパッド」に対応している。
　・トランスチップ５０は、第４～第６実施形態の信号伝達装置１０以外にも適用可能である。
　第１例では、トランスチップ５０は、たとえば１次側回路モジュールに適用されてもよい。つまり、１次側回路モジュールは、第１チップ３０と、トランスチップ５０と、これらチップ３０，５０を封止する封止樹脂と、を備える。また１次側回路モジュールは、第１チップ３０およびトランスチップ５０の双方が搭載された１次側ダイパッド６０を備える。第１チップ３０は第１接合材９１によって１次側ダイパッド６０に接合され、トランスチップ５０は第３接合材９３によって１次側ダイパッド６０に接合されている。この場合、第１チップ３０に含まれる１次側回路１３が「信号伝達回路」に対応し、第１チップ３０が「回路チップ」に対応している。そして、１次側回路モジュールが「絶縁モジュール」に対応している。
　第２例では、トランスチップ５０は、たとえば２次側回路モジュールに適用されてもよい。つまり、２次側回路モジュールは、第２チップ４０と、トランスチップ５０と、これらチップ４０，５０を封止する封止樹脂と、を備える。また２次側回路モジュールは、第２チップ４０およびトランスチップ５０の双方が搭載された２次側ダイパッド７０を備える。第２チップ４０は第２接合材９２によって２次側ダイパッド７０に接合され、トランスチップ５０は第３接合材９３によって２次側ダイパッド７０に接合されている。この場合、第２チップ４０に含まれる２次側回路１４が「信号伝達回路」に対応し、第２チップ４０が「回路チップ」に対応している。そして、２次側回路モジュールが「絶縁モジュール」に対応している。
　第３例では、トランスチップ５０のみがモジュール化されてもよい。つまり、絶縁モジュールは、トランスチップ５０と、トランスチップ５０を封止する封止樹脂と、を備える。また、絶縁モジュールは、トランスチップ５０が搭載されたダイパッドを備える。トランスチップ５０は、第３接合材９３によってダイパッドに接合されている。
　・第４～第６実施形態において、信号伝達装置１０の構成は任意に変更可能である。
　一例では、信号伝達装置１０は、上記１次側回路モジュールと第２チップ４０とを備えてもよい。この場合、第２チップ４０が２次側ダイパッド７０に搭載され、２次側ダイパッド７０および第２チップ４０の双方が封止樹脂によって封止されたモジュールによって構成されていてもよい。信号伝達装置１０は、１次側回路モジュールと上記モジュールとを備える。
　また一例では、信号伝達装置１０は、上記２次側回路モジュールと第１チップ３０とを備えてもよい。この場合、第１チップ３０が１次側ダイパッド６０に搭載され、１次側ダイパッド６０および第１チップ３０の双方が封止樹脂によって封止されたモジュールによって構成されていてもよい。信号伝達装置１０は、２次側回路モジュールと上記モジュールとを備える。
　・第４～第６実施形態において、信号伝達装置１０における信号の伝達方向は任意に変更可能である。一例では、信号伝達装置１０は、トランス１５を介して２次側回路１４から１次側回路１３に信号が伝達されるように構成されていてもよい。より詳細には、２次側回路１４と２次側端子１２を介して電気的に接続された駆動回路からの信号（たとえばフィードバック信号）が２次側端子１２に入力されると、２次側回路１４からトランス１５を介して１次側回路１３に信号が伝達される。そして、１次側回路１３と１次側端子１１を介して電気的に接続された制御装置に、１次側回路１３の信号が出力される。また、信号伝達装置１０は、１次側回路１３と２次側回路１４との間で双方向に信号が伝達されるように構成されていてもよい。要するに、信号伝達装置１０は、１次側回路１３と、トランス１５を介して１次側回路１３と信号の送信および受信の少なくとも一方を行うように構成された２次側回路１４と、を含んでいてもよい。
　本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「ＡがＢ上に形成される」という表現は、上記各実施形態ではＡがＢに接触してＢ上に直接配置され得るが、変更例として、ＡがＢに接触することなくＢの上方に配置され得ることが意図される。すなわち、「～上に」という用語は、ＡとＢとの間に他の部材が形成される構造を排除しない。
　本開示で使用されるｚ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるｚ方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、ｘ方向が鉛直方向であってもよく、またはｙ方向が鉛直方向であってもよい。
　本明細書における記述「ＡおよびＢの少なくとも１つ」は、「Ａのみ、または、Ｂのみ、または、ＡとＢの両方」を意味するものとして理解されたい。
　［付記］
　上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載した構成について実施形態中の対応する符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各符号に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
　（付記１－１）
　素子絶縁層（５４）と、
　前記素子絶縁層（５４）に埋め込まれた第１コイル（２２Ａ）と、
　前記素子絶縁層（５４）に埋め込まれ、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第１コイル（２２Ａ）と対向配置された第２コイル（２１Ａ）と、を備え、
　前記第１コイル（２２Ａ）は、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第２コイル（２１Ａ）側を向く第１端面（２３）と、前記第１端面（２３）とは反対側の第２端面（２４）と、第１側面（２５）と、を含み、
　前記素子絶縁層（５４）は、
　第３絶縁層（１０３）と、
　前記第３絶縁層（１０３）上に積層され、前記第３絶縁層（１０３）よりも比誘電率が高い第２絶縁層（１０２）と、
　前記第２絶縁層（１０２）上に積層され、前記第２絶縁層（１０２）よりも比誘電率が低い第１絶縁層（１０１）と、を含み、
　前記第１コイル（２２Ａ）は、前記第１端面（２３）が前記第２絶縁層（１０２）に接した状態で前記第１絶縁層（１０１）内に設けられている
　絶縁チップ（５０）。
　（付記１－２）
　前記第２絶縁層（１０２）は、前記第１側面（２５）における前記第１端面（２３）とのコーナ部分を構成する下端部（２５Ａ）を覆っている
　付記１－１に記載の絶縁チップ。
　（付記１－３）
　前記第２絶縁層（１０２）は、
　前記第１端面（２３）に接した第１高誘電率膜（１０２Ａ）と、
　前記第１高誘電率膜（１０２Ａ）よりも比誘電率が低く、前記第３絶縁層（１０３）と接した第２高誘電率膜（１０２Ｂ）と、を含む
　付記１－１または１－２に記載の絶縁チップ。
　（付記１－４）
　前記第２絶縁層（１０２）は、前記第２高誘電率膜（１０２Ｂ）よりも比誘電率が高い第３高誘電率膜（１０２Ｃ）を含み、
　前記第３高誘電率膜（１０２Ｃ）は、前記第１高誘電率膜（１０２Ａ）上に形成されている
　付記１－３に記載の絶縁チップ。
　（付記１－５）
　前記第２絶縁層（１０２）は、単一の膜である
　付記１－１または１－２に記載の絶縁チップ。
　（付記１－６）
　前記第１絶縁層（１０１）および前記第３絶縁層（１０３）は、ＳｉＯ２を含む材料によって形成され、
　前記第２絶縁層（１０２）は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている
　付記１－１～１－５のいずれか１つに記載の絶縁チップ。
　（付記１－７）
　前記第１高誘電率膜（１０２Ａ）は、ＳｉＮを含む材料によって形成され、
　前記第２高誘電率膜（１０２Ｂ）は、ＳｉＯＮを含む材料によって形成されている
　付記１－３に記載の絶縁チップ。
　（付記１－８）
　前記第１高誘電率膜（１０２Ａ）は、ＳｉＮを含む材料によって形成され、
　前記第２高誘電率膜（１０２Ｂ）は、ＳｉＯＮを含む材料によって形成され、
　前記第３高誘電率膜（１０２Ｃ）は、ＳｉＮを含む材料によって形成されている
　付記１－４に記載の絶縁チップ。
　（付記１－９）
　前記素子絶縁層（５４）は、
　前記第２端面（２４）と接するように前記第１絶縁層（１０１）上に積層され、比誘電率が前記第１絶縁層（１０１）よりも高い第４絶縁層（１０４）と、
　前記第４絶縁層（１０４）上に積層され、比誘電率が前記第４絶縁層（１０４）よりも低い第５絶縁層（１０５）と、を含む
　付記１－１～１－８のいずれか１つに記載の絶縁チップ。
　（付記１－１０）
　前記第４絶縁層（１０４）は、ＳｉＮを含む材料によって形成され、
　前記第５絶縁層（１０５）は、ＳｉＯ２を含む材料によって形成されている
　付記１－９に記載の絶縁チップ。
　（付記１－１１）
　前記第２コイル（２１Ａ）は、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第１コイル（２２Ａ）側を向く第３端面（２６）と、前記第３端面（２６）とは反対側の第４端面（２７）と、第２側面（２８）と、を含み、
　前記素子絶縁層（５４）は、
　第６絶縁層（１０６）と、
　前記第６絶縁層（１０６）上に積層され、前記第６絶縁層（１０６）よりも比誘電率が高い第７絶縁層（１０７）と、
　前記第７絶縁層（１０７）上に積層され、前記第７絶縁層（１０７）よりも比誘電率が低い第８絶縁層（１０８）と、を含み、
　前記第２コイル（２１Ａ）は、前記第３端面（２６）が前記第７絶縁層（１０７）に接した状態で前記第６絶縁層（１０６）内に設けられている
　付記１－１～１－１０のいずれか１つに記載の絶縁チップ。
　（付記１－１２）
　前記第７絶縁層（１０７）は、
　前記第３端面（２６）に接する第４高誘電率膜（１０７Ａ）と、
　前記第４高誘電率膜（１０７Ａ）よりも比誘電率が低く、前記第８絶縁層（１０８）と接した第５高誘電率膜（１０７Ｂ）と、を含む
　付記１－１１に記載の絶縁チップ。
　（付記１－１３）
　前記第７絶縁層（１０７）は、前記第５高誘電率膜（１０７Ｂ）よりも比誘電率が高い第６高誘電率膜（１０７Ｃ）を含み、
　前記第４高誘電率膜（１０７Ａ）は、前記第５高誘電率膜（１０７Ｂ）と前記第６高誘電率膜（１０７Ｃ）との間に介在している
　付記１－１２に記載の絶縁チップ。
　（付記１－１４）
　前記第７絶縁層（１０７）は、単一の膜である
　付記１－１１に記載の絶縁チップ。
　（付記１－１５）
　前記第６絶縁層（１０６）および前記第８絶縁層（１０８）は、ＳｉＯ２を含む材料によって形成され、
　前記第７絶縁層（１０７）は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている
　付記１－１１～１－１４のいずれか１つに記載の絶縁チップ。
　（付記１－１６）
　第１回路（１３）を含む第１チップ（３０）と、
　絶縁チップ（５０）と、
　前記絶縁チップ（５０）を介して前記第１回路（１３）と信号の送信および受信の少なくとも一方を行うように構成された第２回路（１４）を含む第２チップ（４０）と、を備え、
　前記絶縁チップ（５０）は、
　素子絶縁層（５４）と、
　前記素子絶縁層（５４）に埋め込まれた第１コイル（２２Ａ）と、
　前記素子絶縁層（５４）に埋め込まれ、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第１コイル（２２Ａ）と対向配置された第２コイル（２１Ａ）と、を備え、
　前記第１コイル（２２Ａ）は、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第２コイル（２１Ａ）側を向く第１端面（２３）と、前記第１端面（２３）とは反対側の第２端面（２４）と、第１側面（２５）と、を含み、
　前記素子絶縁層（５４）は、
　第３絶縁層（１０３）と、
　前記第３絶縁層（１０３）上に積層され、前記第３絶縁層（１０３）よりも比誘電率が高い第２絶縁層（１０２）と、
　前記第２絶縁層（１０２）上に積層され、前記第２絶縁層（１０２）よりも比誘電率が低い第１絶縁層（１０１）と、を含み、
　前記第１コイル（２２Ａ）は、前記第１端面（２３）が前記第２絶縁層（１０２）に接した状態で前記第１絶縁層（１０１）内に設けられている
　信号伝達装置（１０）。
　（付記１－１７）
　前記第１チップ（３０）が実装される第１ダイパッド（６０）と、
　前記第２チップ（４０）が実装される第２ダイパッド（７０）と、を備え、
　前記絶縁チップ（５０）は、前記第１ダイパッド（６０）または前記第２ダイパッド（７０）に実装されている
　付記１－１６に記載の信号伝達装置。
　（付記１－１８）
　前記第１チップ（３０）が実装される第１ダイパッド（６０）と、
　前記第２チップ（４０）が実装される第２ダイパッド（７０）と、
　前記絶縁チップ（５０）が実装される第３ダイパッド（１６０）と、を備え、
　前記第３ダイパッド（１６０）は、前記第１ダイパッド（６０）および前記第２ダイパッド（７０）に対して電気的にフローティング状態である
　付記１－１６に記載の信号伝達装置。
　（付記１－１９）
　前記第４絶縁層（１０４）は、
　前記第１コイル（２２Ａ）の前記第２端面（２４）に接する下側高誘電率膜（１０４Ａ）と、
　前記下側高誘電率膜（１０４Ａ）上に形成され、比誘電率が前記下側高誘電率膜（１０４Ａ）よりも低い上側高誘電率膜（１０４Ｂ）と、を含む
　付記１－９に記載の絶縁チップ。
　（付記１－２０）
　前記下側高誘電率膜（１０４Ａ）は、ＳｉＮを含む材料によって形成され、
　前記上側高誘電率膜（１０４Ｂ）は、ＳｉＯＮを含む材料によって形成されている
　付記１－１９に記載の絶縁チップ。
　（付記１－２１）
　前記素子絶縁層（５４）は、
　前記第２コイル（２１Ａ）の前記第４端面（２７）と接し、比誘電率が前記第６絶縁層（１０６）よりも高い第９絶縁層（１０９）と、
　前記第９絶縁層（１０９）に対して前記第６絶縁層（１０６）とは反対側に形成され、比誘電率が前記第９絶縁層（１０９）よりも低い第１０絶縁層（１１０）と、を含む
　付記１－１１～１－１５のいずれか１つに記載の絶縁チップ。
　（付記１－２２）
　前記第９絶縁層（１０９）は、
　前記第４端面（２７）と接した上側高誘電率膜（１０９Ａ）と、
　前記上側高誘電率膜（１０９Ａ）と前記第１０絶縁層（１１０）とに挟み込まれた下側高誘電率膜（１０９Ｂ）と、を含む
　付記１－２１に記載の絶縁チップ。
　（付記１－２３）
　前記上側高誘電率膜（１０９Ａ）は、ＳｉＮを含む材料によって形成され、
　前記下側高誘電率膜（１０９Ｂ）は、ＳｉＯＮを含む材料によって形成されている
　付記１－２２に記載の絶縁チップ。
　（付記１－２４）
　前記絶縁チップ（５０）は、
　前記第１コイル（２２Ａ）および前記第２コイル（２１Ａ）を有する第１トランス（１８Ａ）と、
　前記素子絶縁層（５４）内に埋め込まれ、互いに対向配置された第３コイル（２１Ｃ）および第４コイル（２２Ｃ）を有する第２トランス（１９Ａ）と、を有し、
　前記第１回路（１３）と前記第２回路（１４）とは、互いに直列に接続された前記第１トランス（１８Ａ）および前記第２トランス（１９Ａ）を介して接続されており、前記第１トランス（１８Ａ）および前記第２トランス（１９Ａ）を介して信号を伝達する
　付記１－１６～１－１８のいずれか１つに記載の信号伝達装置。
　（付記１－２５）
　前記第１コイル（２２Ａ）は、前記第３コイル（２１Ｃ）と電気的に接続されており、
　前記素子絶縁層（５４）の厚さ方向（ｚ方向）において、前記第１コイル（２２Ａ）は、前記第３コイル（２１Ｃ）と揃った位置に配置されている
　付記１－２４に記載の信号伝達装置。
　（付記１－２６）
　前記素子絶縁層（５４）の厚さ方向（ｚ方向）において、前記第２コイル（２１Ａ）は、前記第４コイル（２２Ｃ）と揃った位置に配置されている
　付記１－２５に記載の信号伝達装置。
　（付記１－２７）
　前記絶縁チップ（５０）は、基板（５３）を備え、
　前記素子絶縁層（５４）は、前記基板（５３）上に形成され、
　前記基板（５３）に対して前記素子絶縁層（５４）とは反対側には、絶縁部材（１５０）が設けられている
　付記１－２４～１－２６のいずれか１つに記載の信号伝達装置。
　（付記１－２８）
　前記信号伝達装置（１０）は、前記第１コイル（２２Ａ，２２Ｂ）および前記第２コイル（２１Ａ，２１Ｂ）を有するトランス（１５Ａ，１５Ｂ）を介して前記第１回路（１３）から前記第２回路（１４）に向けて信号が伝達されるものであり、
　前記トランス（１５Ａ，１５Ｂ）は、第１信号用トランス（１５Ａ）および第２信号用トランス（１５Ｂ）を含み、
　前記トランス（１５Ａ，１５Ｂ）を介して伝達される前記信号は、第１信号および第２信号を含み、
　前記第１信号は、前記第１信号用トランス（１５Ａ）を介して前記第１回路（１３）から前記第２回路（１４）に向けて伝達され、
　前記第２信号は、前記第２信号用トランス（１５Ｂ）を介して前記第１回路（１３）から前記第２回路（１４）に向けて伝達される
　付記１－１６～１－１８のいずれか１つに記載の信号伝達装置。
　（付記１－２９）
　前記絶縁チップ（５０）は、
　前記第１コイル（２２Ａ）および前記第２コイル（２１Ａ）を有する第１トランス（１８Ａ）と、
　前記素子絶縁層（５４）内に埋め込まれ、互いに対向配置された第３コイル（２１Ｃ）および第４コイル（２２Ｃ）を有する第２トランス（１９Ａ）と、を有し、
　前記第１トランス（１８Ａ）と前記第２トランス（１９Ａ）とは、前記素子絶縁層（５４）内において互いに直列に接続されている
　付記１－１～１－１５のいずれか１つに記載の絶縁チップ。
　（付記１－３０）
　付記１－１～１－１５のいずれか１つに記載の絶縁チップ（５０）と、
　前記絶縁チップ（５０）に電気的に接続された信号伝達回路（１３／１４）を含む回路チップ（３０／４０）と、を備える、絶縁モジュール。
　（付記１－３１）
　付記１－１～１－１５のいずれか１つに記載の絶縁チップ（５０）と、
　前記絶縁チップを封止する封止樹脂と、を備える、絶縁モジュール。
　（付記２－１）
　素子絶縁層（５４）と、
　前記素子絶縁層（５４）に埋め込まれた第１コイル（２２Ａ）と、
　前記素子絶縁層（５４）に埋め込まれ、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第１コイル（２２Ａ）と対向配置された第２コイル（２１Ａ）と、を備え、
　前記第１コイル（２２Ａ）は、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第２コイル（２１Ａ）側を向く第１端面（２３）と、前記第１端面（２３）とは反対側の第２端面（２４）と、第１側面（２５）と、を含み、
　前記素子絶縁層（５４）は、
　第１絶縁層（１０１）と、
　前記第１絶縁層（１０１）に形成され、第１トレンチ底面（１２２）および第１トレンチ側面（１２１）を有する第１トレンチ（１２０）と、
　前記第１トレンチ底面（１２２）および前記第１トレンチ側面（１２１）に形成され、前記第１絶縁層（１０１）よりも比誘電率が高い第１コーティング層（１１１）と、を含み、
　前記第１コイル（２２Ａ）は、前記第１端面（２３）および前記第１側面（２５）が前記第１コーティング層（１１１）に接した状態で前記第１トレンチ（１２０）内に設けられている
　絶縁チップ（５０）。
　（付記２－２）
　前記素子絶縁層（５４）は、
　前記第１絶縁層（１０１）よりも比誘電率が高く、前記第１絶縁層（１０１）に接した第２絶縁層（１０２）と、
　前記第２絶縁層（１０２）よりも比誘電率が低く、前記第２絶縁層（１０２）に対して前記第１絶縁層（１０１）とは反対側で接した第３絶縁層（１０３）と、を含み、
　前記第２絶縁層（１０２）は、前記第１トレンチ底面（１２２）を構成しており、前記第１コーティング層（１１１）と接している
　付記２－１に記載の絶縁チップ。
　（付記２－３）
　前記第２絶縁層（１０２）は、前記第３絶縁層（１０３）に接した第１高誘電率膜（１０２Ｅ）を含み、
　前記第１高誘電率膜（１０２Ｅ）の比誘電率は、前記第１コーティング層（１１１）の比誘電率よりも低い
　付記２－２に記載の絶縁チップ。
　（付記２－４）
　前記第１高誘電率膜（１０２Ｅ）は、ＳｉＯＮを含む材料によって形成されている
　付記２－３に記載の絶縁チップ。
　（付記２－５）
　前記第２絶縁層（１０２）は、前記第１高誘電率膜（１０２Ｅ）上に形成され、前記第１高誘電率膜（１０２Ｅ）よりも比誘電率が高い第２高誘電率膜（１０２Ｆ）を含み、
　前記第２高誘電率膜（１０２Ｆ）の比誘電率および前記第１コーティング層（１１１）の比誘電率は、互いに等しい
　付記２－４に記載の絶縁チップ。
　（付記２－６）
　前記第２高誘電率膜（１０２Ｆ）は、ＳｉＮを含む材料によって形成されている
　付記２－５に記載の絶縁チップ。
　（付記２－７）
　前記第１絶縁層（１０１）は、ＳｉＯ２を含む材料によって形成され、
　前記第１コーティング層（１１１）は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている
　付記２－１～２－６のいずれか１つに記載の絶縁チップ。
　（付記２－８）
　前記素子絶縁層（５４）は、
　前記第１絶縁層（１０１）上に積層され、前記第２端面（２４）と接するものであって比誘電率が前記第１絶縁層（１０１）よりも高い第４絶縁層（１０４）と、
　前記第４絶縁層（１０４）上に積層され、比誘電率が前記第４絶縁層（１０４）よりも低い第５絶縁層（１０５）と、を含む
　付記２－１～２－７のいずれか１つに記載の絶縁チップ。
　（付記２－９）
　前記第１コーティング層（１７０）は、
　前記第１トレンチ底面（１２２）および前記第１トレンチ側面（１２１）に接する第１高誘電率コーティング膜（１７１）と、
　前記第１高誘電率コーティング膜（１７１）に積層された第２高誘電率コーティング膜（１７２）と、を含む
　付記２－１～２－８のいずれか１つに記載の絶縁チップ。
　（付記２－１０）
　前記第２高誘電率コーティング膜（１７２）は、前記第１高誘電率コーティング膜（１７１）よりも高い比誘電率を有する
　付記２－９に記載の絶縁チップ。
　（付記２－１１）
　前記第２コイル（２１Ａ）は、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第１コイル（２２Ａ）側を向く第３端面（２６）と、前記第３端面（２６）とは反対側の第４端面（２７）と、第２側面（２８）と、を含み、
　前記素子絶縁層（５４）は、
　第６絶縁層（１０６）と、
　前記第６絶縁層（１０６）に形成され、第２トレンチ底面（１３２）および第２トレンチ側面（１３１）を有する第２トレンチ（１３０）と、
　前記第２トレンチ底面（１３２）および前記第２トレンチ側面（１３１）に形成され、前記第６絶縁層（１０６）よりも比誘電率が高い第２コーティング層（１１２）と、を含み、
　前記第２コイル（２１Ａ）は、前記第４端面（２７）および前記第２側面（２８）が前記第２コーティング層（１１２）に接した状態で前記第２トレンチ（１３０）内に設けられている
　付記２－１～２－１０のいずれか１つに記載の絶縁チップ。
　（付記２－１２）
　前記素子絶縁層（５４）は、前記第６絶縁層（１０６）よりも比誘電率が高く、前記第６絶縁層（１０６）に接した第７絶縁層（１０７）を含み、
　前記第７絶縁層（１０７）は、前記第２コーティング層（１１２）と接している
　付記２－１１に記載の絶縁チップ。
　（付記２－１３）
　前記第７絶縁層（１０７）の比誘電率は、前記第２コーティング層（１１２）の比誘電率よりも低い
　付記２－１２に記載の絶縁チップ。
　（付記２－１４）
　前記素子絶縁層（５４）は、前記第７絶縁層（１０７）よりも比誘電率が低く、前記第７絶縁層（１０７）に積層された第８絶縁層（１０８）を含む
　付記２－１２または２－１３に記載の絶縁チップ。
　（付記２－１５）
　前記素子絶縁層（５４）は、素子表面（５４ｓ）と、前記素子表面（５４ｓ）とは反対側の素子裏面（５４ｒ）を含み、
　前記第１コイル（２２Ａ）は、前記第２コイル（２１Ａ）よりも前記素子表面（５４ｓ）寄りに配置され、
　前記第１コイル（２２Ａ）と前記第２コイル（２１Ａ）との間には、前記素子絶縁層（５４）の一部が介在している
　付記２－１～２－１４のいずれか一項に記載の絶縁チップ。
　（付記２－１６）
　前記素子裏面（５４ｒ）に形成された基板（５３）を備え、
　前記第１コイルは高電圧コイル（２２Ａ）であり、
　前記第２コイルは低電圧コイル（２１Ａ）である
　付記２－１５に記載の絶縁チップ。
　（付記２－１７）
　第１回路（１３）を含む第１チップ（３０）と、
　絶縁チップ（５０）と、
　前記絶縁チップ（５０）を介して前記第１回路（１３）と信号の送信および受信の少なくとも一方を行うように構成された第２回路（１４）を含む第２チップ（４０）と、を備え、
　前記絶縁チップ（５０）は、
　素子絶縁層（５４）と、
　前記素子絶縁層（５４）に埋め込まれた第１コイル（２２Ａ）と、
　前記素子絶縁層（５４）に埋め込まれ、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第１コイル（２２Ａ）と対向配置された第２コイル（２１Ａ）と、を備え、
　前記第１コイル（２２Ａ）は、前記素子絶縁層（５４）の厚さ方向（ｚ方向）において前記第２コイル（２１Ａ）側を向く第１端面（２３）と、前記第１端面（２３）とは反対側の第２端面（２４）と、第１側面（２５）と、を含み、
　前記素子絶縁層（５４）は、
　第１絶縁層（１０１）と、
　前記第１絶縁層（１０１）に形成され、第１トレンチ底面（１２２）および第１トレンチ側面（１２１）を有する第１トレンチ（１２０）と、
　前記第１トレンチ底面（１２２）および前記第１トレンチ側面（１２１）に形成され、前記第１絶縁層（１０１）よりも比誘電率が高い第１コーティング層（１１１）と、を含み、
　前記第１コイル（２２Ａ）は、前記第１端面（２３）および前記第１側面（２５）が前記第１コーティング層（１１１）に接した状態で前記第１トレンチ（１２０）内に設けられている
　信号伝達装置（１０）。
　（付記２－１８）
　前記第１チップ（３０）が実装される第１ダイパッド（６０）と、
　前記第２チップ（４０）が実装される第２ダイパッド（７０）と、を備え、
　前記絶縁チップ（５０）は、前記第１ダイパッド（６０）または前記第２ダイパッド（７０）に実装されている
　付記２－１７に記載の信号伝達装置。
　（付記２－１９）
　前記第１チップ（３０）が実装される第１ダイパッド（６０）と、
　前記第２チップ（４０）が実装される第２ダイパッド（７０）と、
　前記絶縁チップ（５０）が実装される第３ダイパッド（１６０）と、を備え、
　前記第３ダイパッド（１６０）は、前記第１ダイパッド（６０）および前記第２ダイパッド（７０）の双方に対して電気的にフローティング状態である
　付記２－１７に記載の信号伝達装置。
　（付記２－２０）
　前記第４絶縁層（１０４）は、
　前記第１コイル（２２Ａ）の前記第２端面（２４）に接する下側高誘電率膜（１０４Ｃ）と、
　前記下側高誘電率膜（１０４Ｃ）上に形成され、比誘電率が前記下側高誘電率膜（１０４Ｃ）よりも低い上側高誘電率膜（１０４Ｄ）と、を含む
　付記２－８に記載の絶縁チップ。
　（付記２－２１）
　前記下側高誘電率膜（１０４Ｃ）は、ＳｉＮを含む材料によって形成され、
　前記上側高誘電率膜（１０４Ｄ）は、ＳｉＯＮを含む材料によって形成されている
　付記２－２０に記載の絶縁チップ。
　（付記２－２２）
　前記素子絶縁層（５４）は、
　前記第２コイル（２１Ａ）の前記第４端面（２７）と接し、比誘電率が前記第６絶縁層（１０６）よりも高い第９絶縁層（１０９）と、
　前記第９絶縁層（１０９）に対して前記第６絶縁層（１０６）とは反対側に形成され、比誘電率が前記第９絶縁層（１０９）よりも低い第１０絶縁層（１１０）と、を含む
　付記２－１２～２－１４のいずれか１つに記載の絶縁チップ。
　（付記２－２３）
　前記第９絶縁層（１０９）は、
　前記第４端面（２７）と接した上側高誘電率膜（１０９Ｅ）と、
　前記上側高誘電率膜（１０９Ｅ）と前記第１０絶縁層（１１０）とに挟み込まれた下側高誘電率膜（１０９Ｄ）と、を含む
　付記２－２２に記載の絶縁チップ。
　（付記２－２４）
　前記上側高誘電率膜（１０９Ｅ）は、ＳｉＮを含む材料によって形成され、
　前記下側高誘電率膜（１０９Ｄ）は、ＳｉＯＮを含む材料によって形成されている
　付記２－２３に記載の絶縁チップ。
　（付記２－２５）
　前記絶縁チップ（５０）は、
　前記第１コイル（２２Ａ）および前記第２コイル（２１Ａ）を有する第１トランス（１８Ａ）と、
　前記素子絶縁層（５４）内に埋め込まれ、互いに対向配置された第３コイル（２１Ｃ）および第４コイル（２２Ｃ）を有する第２トランス（１９Ａ）と、を有し、
　前記第１回路（１３）と前記第２回路（１４）とは、互いに直列に接続された前記第１トランス（１８Ａ）および前記第２トランス（１９Ａ）を介して接続されており、前記第１トランス（１８Ａ）および前記第２トランス（１９Ａ）を介して信号を伝達する
　付記２－１７～２－１９のいずれか１つに記載の信号伝達装置。
　（付記２－２６）
　前記第１コイル（２２Ａ）は、前記第３コイル（２１Ｃ）と電気的に接続されており、
　前記素子絶縁層（５４）の厚さ方向（ｚ方向）において、前記第１コイル（２２Ａ）は、前記第３コイル（２１Ｃ）と揃った位置に配置されている
　付記２－２５に記載の信号伝達装置。
　（付記２－２７）
　前記素子絶縁層（５４）の厚さ方向（ｚ方向）において、前記第２コイル（２１Ａ）は、前記第４コイル（２２Ｃ）と揃った位置に配置されている
　付記２－２６に記載の信号伝達装置。
　（付記２－２８）
　前記絶縁チップ（５０）は、基板（５３）を備え、
　前記素子絶縁層（５４）は、前記基板（５３）上に形成され、
　前記基板（５３）に対して前記素子絶縁層（５４）とは反対側には、絶縁部材（１５０）が設けられている
　付記２－２５～２－２７のいずれか１つに記載の信号伝達装置。
　（付記２－２９）
　前記信号伝達装置（１０）は、前記第１コイル（２２Ａ，２２Ｂ）および前記第２コイル（２１Ａ，２１Ｂ）を有するトランス（１５Ａ，１５Ｂ）を介して前記第１回路（１３）から前記第２回路（１４）に向けて信号が伝達されるものであり、
　前記トランス（１５Ａ，１５Ｂ）は、第１信号用トランス（１５Ａ）および第２信号用トランス（１５Ｂ）を含み、
　前記トランス（１５Ａ，１５Ｂ）を介して伝達される前記信号は、第１信号および第２信号を含み、
　前記第１信号は、前記第１信号用トランス（１５Ａ）を介して前記第１回路（１３）から前記第２回路（１４）に向けて伝達され、
　前記第２信号は、前記第２信号用トランス（１５Ｂ）を介して前記第１回路（１３）から前記第２回路（１４）に向けて伝達される
　付記２－１７～２－１９のいずれか１つに記載の信号伝達装置。
　（付記２－３０）
　前記絶縁チップ（５０）は、
　前記第１コイル（２２Ａ）および前記第２コイル（２１Ａ）を有する第１トランス（１８Ａ）と、
　前記素子絶縁層（５４）内に埋め込まれ、互いに対向配置された第３コイル（２１Ｃ）および第４コイル（２２Ｃ）を有する第２トランス（１９Ａ）と、を有し、
　前記第１トランス（１８Ａ）と前記第２トランス（１９Ａ）とは、前記素子絶縁層（５４）内において互いに直列に接続されている
　付記２－１～２－１６のいずれか１つに記載の絶縁チップ。
　（付記２－３１）
　付記２－１～２－１６のいずれか１つに記載の絶縁チップ（５０）と、
　前記絶縁チップ（５０）に電気的に接続された信号伝達回路（１３／１４）を含む回路チップ（３０／４０）と、を備える、絶縁モジュール。
　（付記２－３２）
　付記２－１～２－１６のいずれか１つに記載の絶縁チップ（５０）と、
　前記絶縁チップを封止する封止樹脂と、を備える、絶縁モジュール。
　以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲および付記を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
　１０…信号伝達装置
　１０Ａ…信号伝達回路
　１１…１次側端子
　１２…２次側端子
　１３…１次側回路
　１４…２次側回路
　１５，１５Ａ，１５Ｂ…トランス
　１６Ａ，１６Ｂ…１次側信号線
　１７Ａ，１７Ｂ…２次側信号線
　１８Ａ，１８Ｂ…トランス
　１９Ａ，１９Ｂ…トランス
　２１Ａ，２１Ｂ…低電圧コイル（第２コイル）
　２１ＡＡ…第１コイル端部
　２１ＡＢ…第２コイル端部
　２１Ｃ，２１Ｄ…第１高電圧コイル
　２２Ａ，２２Ｂ…高電圧コイル（第１コイル）
　２２ＡＡ…第１コイル端部
　２２ＡＢ…第２コイル端部
　２２Ｃ，２２Ｄ…第２高電圧コイル
　２３…第１端面
　２４…第２端面
　２５…第１側面
　２５Ａ…下端部
　２６…第３端面
　２７…第４端面
　２８…第２側面
　２８Ａ…上端部
　３０…第１チップ
　３０ｓ…チップ表面
　３０ｒ…チップ裏面
　３１…第１電極パッド
　３２…第２電極パッド
　３３…第１基板
　３４…配線層
　４０…第２チップ
　４０ｓ…チップ表面
　４０ｒ…チップ裏面
　４１…第１電極パッド
　４２…第２電極パッド
　４３…第２基板
　４４…配線層
　５０…トランスチップ
　５０ｓ…チップ表面
　５０ｒ…チップ裏面
　５１，５１Ａ，５１Ｂ…第１電極パッド
　５２，５２Ａ，５２Ｂ…第２電極パッド
　５３…基板
　５４…素子絶縁層
　５４ｓ…素子表面
　５４ｒ…素子裏面
　５４Ａ…エッチングストッパ膜
　５４Ｂ…層間絶縁膜
　５５…保護膜
　５６…パッシベーション膜
　５７Ａ…低圧側接続配線
　５７Ｂ…低圧側接続配線
　５７Ｃ…高圧側接続配線
　５７Ｄ…高圧側接続配線
　５７ＡＡ，５７ＢＡ…第１ビア
　５７ＡＢ，５７ＢＢ…第１配線
　５７ＡＣ，５７ＢＣ…第２ビア
　５７ＡＤ，５７ＢＤ…第２配線
　５７ＡＥ，５７ＢＥ…第３ビア
　５８Ａ…ビア
　５８Ｂ…ビア
　５９…シールド電極
　６０…１次側ダイパッド
　７０…２次側ダイパッド
　８０…封止樹脂
　９１…第１接合材
　９２…第２接合材
　９３…第３接合材
　１０１…第１絶縁層
　１０１Ａ…貫通孔
　１０２…第２絶縁層
　１０２Ａ…第１高誘電率膜
　１０２Ｂ…第２高誘電率膜
　１０２Ｃ…第３高誘電率膜
　１０２Ｄ…溝
　１０２Ｅ…第１高誘電率膜
　１０２Ｆ…第２高誘電率膜
　１０３…第３絶縁層
　１０４…第４絶縁層
　１０４Ａ…下側高誘電率膜
　１０４Ｂ…上側高誘電率膜
　１０４Ｃ…下側高誘電率膜
　１０４Ｄ…上側高誘電率膜
　１０５…第５絶縁層
　１０６…第６絶縁層
　１０６Ａ…貫通孔
　１０７…第７絶縁層
　１０７Ａ…第４高誘電率膜
　１０７Ｂ…第５高誘電率膜
　１０７Ｃ…第６高誘電率膜
　１０７Ｄ…第３高誘電率膜
　１０７Ｅ…第４高誘電率膜
　１０８…第８絶縁層
　１０９…第９絶縁層
　１０９Ａ…上側高誘電率膜
　１０９Ｂ…下側高誘電率膜
　１０９Ｄ…下側高誘電率膜
　１０９Ｅ…上側高誘電率膜
　１０９Ｃ…溝
　１１０…第１０絶縁層
　１１１…第１コーティング層
　１１１Ａ…側面部
　１１１Ｂ…底面部
　１１１Ｃ…下端部
　１１２…第２コーティング層
　１２０…第１トレンチ
　１２１…第１トレンチ側面
　１２２…第１トレンチ底面
　１３０…第２トレンチ
　１３１…第２トレンチ側面
　１３２…第２トレンチ側面
　１４０…第２絶縁層
　１４１…第１高誘電率膜
　１４２…第２高誘電率膜
　１５０…絶縁部材
　１６０…中間ダイパッド
　１７０…第１コーティング層
　１７１…第１高誘電率コーティング膜
　１７１Ａ…第１側面部
　１７１Ｂ…第１底面部
　１７２…第２高誘電率コーティング膜
　１７２Ａ…第２側面部
　１７２Ｂ…第２底面部
　８０１Ａ，８０１Ｂ…ビア用開口部
　８０２…配線用開口部
　８１１…第１コーティング層
　８２０…凹部
　Ｗ…ワイヤ
　Ｄ１…低電圧コイルと高電圧コイルとの間の距離
　Ｄ２…第１高電圧コイルと第２高電圧コイルとの間の距離
　Ｄ３…低電圧コイルと基板との間の距離
　Ｄ４…第２高電圧コイルと基板との間の距離
　Ｄ５…低電圧コイルと第２高電圧コイルとの間の距離

Claims (18)

  1. 　素子絶縁層と、
    　前記素子絶縁層に埋め込まれた第１コイルと、
    　前記素子絶縁層に埋め込まれ、前記素子絶縁層の厚さ方向において前記第１コイルと対向配置された第２コイルと、
    を備え、
    　前記第１コイルは、前記素子絶縁層の厚さ方向において前記第２コイル側を向く第１端面と、前記第１端面とは反対側の第２端面と、第１側面と、を含み、
    　前記素子絶縁層は、
    　第３絶縁層と、
    　前記第３絶縁層上に積層され、前記第３絶縁層よりも比誘電率が高い第２絶縁層と、
    　前記第２絶縁層上に積層され、前記第２絶縁層よりも比誘電率が低い第１絶縁層と、
    を含み、
    　前記第１コイルは、前記第１端面が前記第２絶縁層に接した状態で前記第１絶縁層内に設けられている
    　絶縁チップ。
  2. 　前記第２絶縁層は、前記第１側面における前記第１端面とのコーナ部分を構成する下端部を覆っている
    　請求項１に記載の絶縁チップ。
  3. 　前記第２絶縁層は、
    　前記第１端面に接した第１高誘電率膜と、
    　前記第１高誘電率膜よりも比誘電率が低く、前記第３絶縁層と接した第２高誘電率膜と、
    を含む
    　請求項１または２に記載の絶縁チップ。
  4. 　前記第２絶縁層は、前記第２高誘電率膜よりも比誘電率が高い第３高誘電率膜を含み、
    　前記第３高誘電率膜は、前記第１高誘電率膜上に形成されている
    　請求項３に記載の絶縁チップ。
  5. 　前記第２絶縁層は、単一の膜である
    　請求項１または２に記載の絶縁チップ。
  6. 　前記第１絶縁層および前記第３絶縁層は、ＳｉＯ２を含む材料によって形成され、
    　前記第２絶縁層は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている
    　請求項１～５のいずれか一項に記載の絶縁チップ。
  7. 　前記第１高誘電率膜は、ＳｉＮを含む材料によって形成され、
    　前記第２高誘電率膜は、ＳｉＯＮを含む材料によって形成されている
    　請求項３に記載の絶縁チップ。
  8. 　前記第１高誘電率膜は、ＳｉＮを含む材料によって形成され、
    　前記第２高誘電率膜は、ＳｉＯＮを含む材料によって形成され、
    　前記第３高誘電率膜は、ＳｉＮを含む材料によって形成されている
    　請求項４に記載の絶縁チップ。
  9. 　前記素子絶縁層は、
    　前記第２端面と接するように前記第１絶縁層上に積層され、比誘電率が前記第１絶縁層よりも高い第４絶縁層と、
    　前記第４絶縁層上に積層され、比誘電率が前記第４絶縁層よりも低い第５絶縁層と、
    を含む
    　請求項１～８のいずれか一項に記載の絶縁チップ。
  10. 　前記第４絶縁層は、ＳｉＮを含む材料によって形成され、
    　前記第５絶縁層は、ＳｉＯ２を含む材料によって形成されている
    　請求項９に記載の絶縁チップ。
  11. 　前記第２コイルは、前記素子絶縁層の厚さ方向において前記第１コイル側を向く第３端面と、前記第３端面とは反対側の第４端面と、第２側面と、を含み、
    　前記素子絶縁層は、
    　第６絶縁層と、
    　前記第６絶縁層上に積層され、前記第６絶縁層よりも比誘電率が高い第７絶縁層と、
    　前記第７絶縁層上に積層され、前記第７絶縁層よりも比誘電率が低い第８絶縁層と、
    を含み、
    　前記第２コイルは、前記第３端面が前記第７絶縁層に接した状態で前記第６絶縁層内に設けられている
    　請求項１～１０のいずれか一項に記載の絶縁チップ。
  12. 　前記第７絶縁層は、
    　前記第３端面に接する第４高誘電率膜と、
    　前記第４高誘電率膜よりも比誘電率が低く、前記第８絶縁層と接した第５高誘電率膜と、
    を含む
    　請求項１１に記載の絶縁チップ。
  13. 　前記第７絶縁層は、前記第５高誘電率膜よりも比誘電率が高い第６高誘電率膜を含み、
    　前記第４高誘電率膜は、前記第５高誘電率膜と前記第６高誘電率膜との間に介在している
    　請求項１２に記載の絶縁チップ。
  14. 　前記第７絶縁層は、単一の膜である
    　請求項１１に記載の絶縁チップ。
  15. 　前記第６絶縁層および前記第８絶縁層は、ＳｉＯ２を含む材料によって形成され、
    　前記第７絶縁層は、ＳｉＮ、ＳｉＯＮ、ＳｉＣのいずれかを含む材料によって形成されている
    　請求項１１～１４のいずれか一項に記載の絶縁チップ。
  16. 　第１回路を含む第１チップと、
    　絶縁チップと、
    　前記絶縁チップを介して前記第１回路と信号の送信および受信の少なくとも一方を行うように構成された第２回路を含む第２チップと、
    を備え、
    　前記絶縁チップは、
    　素子絶縁層と、
    　前記素子絶縁層に埋め込まれた第１コイルと、
    　前記素子絶縁層に埋め込まれ、前記素子絶縁層の厚さ方向において前記第１コイルと対向配置された第２コイルと、
    を備え、
    　前記第１コイルは、前記素子絶縁層の厚さ方向において前記第２コイル側を向く第１端面と、前記第１端面とは反対側の第２端面と、第１側面と、を含み、
    　前記素子絶縁層は、
    　第３絶縁層と、
    　前記第３絶縁層上に積層され、前記第３絶縁層よりも比誘電率が高い第２絶縁層と、
    　前記第２絶縁層上に積層され、前記第２絶縁層よりも比誘電率が低い第１絶縁層と、
    を含み、
    　前記第１コイルは、前記第１端面が前記第２絶縁層に接した状態で前記第１絶縁層内に設けられている
    　信号伝達装置。
  17. 　前記第１チップが実装される第１ダイパッドと、
    　前記第２チップが実装される第２ダイパッドと、
    を備え、
    　前記絶縁チップは、前記第１ダイパッドまたは前記第２ダイパッドに実装されている
    　請求項１６に記載の信号伝達装置。
  18. 　前記第１チップが実装される第１ダイパッドと、
    　前記第２チップが実装される第２ダイパッドと、
    　前記絶縁チップが実装される第３ダイパッドと、
    を備え、
    　前記第３ダイパッドは、前記第１ダイパッドおよび前記第２ダイパッドに対して電気的にフローティング状態である
    　請求項１６に記載の信号伝達装置。
PCT/JP2023/006472 2022-03-09 2023-02-22 絶縁チップおよび信号伝達装置 WO2023171391A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022036062 2022-03-09
JP2022036063 2022-03-09
JP2022-036063 2022-03-09
JP2022-036062 2022-03-09

Publications (1)

Publication Number Publication Date
WO2023171391A1 true WO2023171391A1 (ja) 2023-09-14

Family

ID=87935007

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/006472 WO2023171391A1 (ja) 2022-03-09 2023-02-22 絶縁チップおよび信号伝達装置

Country Status (1)

Country Link
WO (1) WO2023171391A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241160A1 (en) * 2010-03-30 2011-10-06 Martin Kerber High Voltage Semiconductor Devices and Methods of Forming the Same
WO2014112179A1 (ja) * 2013-01-18 2014-07-24 三菱電機株式会社 信号伝送絶縁デバイス及びパワー半導体モジュール
WO2016080034A1 (ja) * 2014-11-18 2016-05-26 三菱電機株式会社 信号伝送絶縁デバイス及びパワー半導体モジュール
JP2021150579A (ja) * 2020-03-23 2021-09-27 株式会社東芝 アイソレータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241160A1 (en) * 2010-03-30 2011-10-06 Martin Kerber High Voltage Semiconductor Devices and Methods of Forming the Same
WO2014112179A1 (ja) * 2013-01-18 2014-07-24 三菱電機株式会社 信号伝送絶縁デバイス及びパワー半導体モジュール
WO2016080034A1 (ja) * 2014-11-18 2016-05-26 三菱電機株式会社 信号伝送絶縁デバイス及びパワー半導体モジュール
JP2021150579A (ja) * 2020-03-23 2021-09-27 株式会社東芝 アイソレータ

Similar Documents

Publication Publication Date Title
US10115684B2 (en) Semiconductor device
US10720411B2 (en) Semiconductor device
US20220208674A1 (en) Insulating chip
US20230395454A1 (en) Insulation module and gate driver
US20240186310A1 (en) Signal transmission device and insulation chip
US20240029949A1 (en) Insulating transformer
WO2023171391A1 (ja) 絶縁チップおよび信号伝達装置
US20220068776A1 (en) Semiconductor device
WO2023176662A1 (ja) 絶縁チップおよび信号伝達装置
US20240313043A1 (en) Insulation chip and signal transmission device
WO2024043105A1 (ja) トランスチップ、信号伝達装置
WO2023100807A1 (ja) 絶縁チップおよび信号伝達装置
WO2024070312A1 (ja) 半導体装置および半導体モジュール
US20240186309A1 (en) Signal transmitting device and insulating chip
US20240072031A1 (en) Signal transmission device and insulated module
WO2022070749A1 (ja) 半導体装置および半導体モジュール
US20240022246A1 (en) Isolation transformer, isolation module, and gate driver
US20240014201A1 (en) Insulating transformer
US20240030276A1 (en) Isolator, insulating module, and gate driver
WO2023282040A1 (ja) 半導体装置
US20240021598A1 (en) Isolation transformer
US20240021599A1 (en) Isolation transformer
WO2024166718A1 (ja) トランスチップ
US20240282699A1 (en) Semiconductor device
WO2023176370A1 (ja) 半導体素子および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23766569

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024506053

Country of ref document: JP

Kind code of ref document: A