WO2024166718A1 - トランスチップ - Google Patents

トランスチップ Download PDF

Info

Publication number
WO2024166718A1
WO2024166718A1 PCT/JP2024/002553 JP2024002553W WO2024166718A1 WO 2024166718 A1 WO2024166718 A1 WO 2024166718A1 JP 2024002553 W JP2024002553 W JP 2024002553W WO 2024166718 A1 WO2024166718 A1 WO 2024166718A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
coil
pad
transformer
chip
Prior art date
Application number
PCT/JP2024/002553
Other languages
English (en)
French (fr)
Inventor
光生 長田
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024166718A1 publication Critical patent/WO2024166718A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Definitions

  • This disclosure relates to a transformer chip.
  • Patent Document 1 describes an electronic component that includes a transformer chip having a primary coil and a secondary coil.
  • a transformer chip includes an insulating layer including an upper surface and a lower surface facing opposite each other in the thickness direction, a first coil disposed within the insulating layer near the upper surface, a second coil disposed within the insulating layer near the lower surface and facing the first coil, and a first pad formed on the upper surface and electrically connected to the first coil, the first pad being disposed in an inner region surrounded by the first coil when viewed from the thickness direction, and including a first extension portion extending toward the first coil beyond a position 5 ⁇ m inward from the inner peripheral end of the first coil.
  • the transformer chip which is one aspect of the present disclosure, can improve the dielectric strength voltage.
  • FIG. 1 is a circuit diagram showing a schematic configuration of a signal transmission device according to an embodiment.
  • FIG. 2 is a plan view that illustrates a schematic configuration of the signal transmission device of FIG.
  • FIG. 3 is a cross-sectional view that illustrates a schematic configuration of the signal transmission device of FIG.
  • FIG. 4 is a schematic perspective view showing a transformer chip of the signal transmission device of FIG.
  • FIG. 5 is a schematic plan view of the transformer chip of FIG.
  • FIG. 6 is a schematic plan view showing the second coil of the transformer chip of FIG.
  • FIG. 7 is a schematic plan view showing a first coil of the transformer chip of FIG.
  • FIG. 8 is a cross-sectional view taken along line 8-8 of FIG.
  • FIG. 9 is a cross-sectional view taken along line 9-9 in FIG. FIG.
  • FIG. 10 is an enlarged plan view of a portion of the first coil in FIG.
  • FIG. 11 is a cross-sectional view taken along line 11-11 in FIG.
  • FIG. 12 is a schematic cross-sectional view showing a simulation result of the electric field intensity in the transformer chip of FIG.
  • FIG. 13 is a schematic cross-sectional view showing a simulation result of the electric field intensity in the transformer chip of the comparative example.
  • FIG. 14 is a schematic plan view showing a transformer chip according to a modified example.
  • FIG. 15 is an enlarged plan view of a portion of FIG.
  • FIG. 16 is a partial schematic plan view showing a transformer chip according to a modified example.
  • FIG. 17 is a schematic cross-sectional view showing a transformer chip according to a modified example.
  • FIG. 18 is a schematic cross-sectional view showing a transformer chip according to a modified example.
  • FIG. 19 is a schematic cross-sectional view showing a transformer chip according to a modified example.
  • FIG. 20 is a partial schematic plan view showing a transformer chip according to a modified example.
  • FIG. 21 is a schematic cross-sectional view of a part of the transformer chip shown in FIG.
  • FIG. 22 is a partial schematic plan view showing a transformer chip according to a modified example.
  • FIG. 23 is a schematic cross-sectional view of a part of the transformer chip shown in FIG.
  • FIG. 24 is a schematic plan view showing a transformer chip according to a modified example.
  • FIG. 25 is a schematic plan view showing a transformer chip according to a modified example.
  • FIG. 25 is a schematic plan view showing a transformer chip according to a modified example.
  • FIG. 26 is a schematic plan view showing a transformer chip according to a modified example.
  • FIG. 27 is a circuit diagram showing a schematic configuration of a signal transmission device according to a modified example.
  • FIG. 28 is a plan view that illustrates a schematic configuration of the signal transmission device of FIG.
  • At least one means “one or more” of the desired options.
  • at least one means “only one option” or “both of two options” if the number of options is two.
  • at least one means “only one option” or “any combination of two or more options” if the number of options is three or more.
  • FIG. 1 A schematic configuration of a signal transmission device 10 according to an embodiment will be described with reference to FIGS. 1 to 3.
  • FIG. 1 A schematic configuration of a signal transmission device 10 according to an embodiment will be described with reference to FIGS. 1 to 3.
  • FIG. 1 A schematic configuration of a signal transmission device 10 according to an embodiment will be described with reference to FIGS. 1 to 3.
  • FIG. 1 A schematic configuration of a signal transmission device 10 according to an embodiment will be described with reference to FIGS. 1 to 3.
  • FIG. 1 shows a schematic diagram of the circuit configuration of a signal transmission device 10 according to one embodiment.
  • FIG. 2 shows a schematic diagram of an example of the internal configuration (planar structure) of the signal transmission device 10.
  • FIG. 3 shows a schematic diagram of an example of a portion of the internal configuration (cross-sectional structure) of the signal transmission device 10. For convenience, hatched lines have been omitted from FIG. 3.
  • the signal transmission device 10 is applied to an inverter device 500.
  • the inverter device 500 includes a control circuit (ECU: Electronic Control Unit) 503, the signal transmission device 10, and switching elements 501 and 502.
  • the signal transmission device 10 is used as a gate driver that drives the switching element 501 by the control circuit 503.
  • FIG. 1 shows the signal transmission device 10 that drives the switching element 501.
  • Switching element 501 is, for example, a high-side switching element connected to a drive power supply, and switching element 502 is a low-side switching element.
  • switching elements 501 and 502 include transistors such as SiMOSFETs (Si Metal-Oxide-Semiconductor Field-Effect Transistors), SiCMOSFETs, and IGBTs (Insulated Gate Bipolar Transistors).
  • the signal transmission device 10 applies a drive voltage signal to the control terminal of the switching element 501.
  • a case where SiC MOSFETs are used as the switching elements 501 and 502 will be explained.
  • the signal transmission device 10 is provided for each of the switching elements 501 and 502, and drives the switching elements 501 and 502 individually.
  • the signal transmission device 10 includes a low-voltage circuit 20 to which a first voltage V1 is applied, a high-voltage circuit 30 to which a second voltage V2 higher than the first voltage V1 is applied, and a transformer 40 provided between the low-voltage circuit 20 and the high-voltage circuit 30.
  • the low-voltage circuit 20 and the high-voltage circuit 30 are connected via the transformer 40.
  • the first voltage V1 and the second voltage V2 are DC voltages.
  • the signal transmission device 10 of this embodiment is configured so that a signal is transmitted from the low-voltage circuit 20 via the transformer 40 to the high-voltage circuit 30 based on a control signal from the control circuit 503, and a drive voltage signal is output from the high-voltage circuit 30.
  • the signal transmitted from the low-voltage circuit 20 to the high-voltage circuit 30, i.e., the signal output from the low-voltage circuit 20, is, for example, a signal for driving the switching element 501, and examples include a set signal (SET) and a reset signal (RESET).
  • the set signal is a signal that transmits the rising edge of a control signal from the control circuit 503, and the reset signal is a signal that transmits the falling edge of a control signal from the control circuit 503.
  • the set signal and reset signal can also be said to be signals for generating a drive voltage signal for the switching element 501. For this reason, the set signal and reset signal correspond to the "first signal".
  • the low-voltage circuit 20 is a circuit configured to operate when a first voltage V1 is applied.
  • the low-voltage circuit 20 is electrically connected to the control circuit 503, and generates a set signal and a reset signal based on a control signal input from the control circuit 503.
  • the low-voltage circuit 20 generates a set signal in response to a rising edge of the control signal, and generates a reset signal in response to a falling edge of the control signal.
  • the low-voltage circuit 20 then transmits the generated set signal and reset signal to the high-voltage circuit 30.
  • the high-voltage circuit 30 is a circuit configured to operate when the second voltage V2 is applied.
  • the high-voltage circuit 30 is electrically connected to the gate of the switching element 501.
  • the high-voltage circuit 30 generates a drive voltage signal for driving the switching element 501 based on the set signal and reset signal received from the low-voltage circuit 20, and applies the drive voltage signal to the gate of the switching element 501.
  • the high-voltage circuit 30 generates a drive voltage signal to be applied to the gate of the switching element 501 based on the first signal output from the low-voltage circuit 20.
  • the high-voltage circuit 30 generates a drive voltage signal that turns on the switching element 501 based on the set signal, and applies the drive voltage signal to the gate of the switching element 501.
  • the high-voltage circuit 30 generates a drive voltage signal that turns off the switching element 501 based on the reset signal, and applies the drive voltage signal to the gate of the switching element 501. In this way, the signal transmission device 10 controls the on/off of the switching element 501.
  • the high-voltage circuit 30 has, for example, an RS-type flip-flop circuit to which a set signal and a reset signal are input, and a driver section that generates a drive voltage signal based on the output signal of the RS-type flip-flop circuit.
  • a driver section that generates a drive voltage signal based on the output signal of the RS-type flip-flop circuit.
  • the specific circuit configuration of the high-voltage circuit 30 can be changed as desired.
  • the low-voltage circuit 20 and the high-voltage circuit 30 are insulated by the transformer 40. More specifically, the transformer 40 restricts the transmission of DC voltage between the low-voltage circuit 20 and the high-voltage circuit 30, while allowing the transmission of various signals such as set signals and reset signals.
  • the state in which the low-voltage circuit 20 and the high-voltage circuit 30 are insulated means that the transmission of DC voltage between the low-voltage circuit 20 and the high-voltage circuit 30 is blocked, while the transmission of signals between the low-voltage circuit 20 and the high-voltage circuit 30 is permitted.
  • the dielectric strength voltage of the signal transmission device 10 is, for example, 2500 Vrms or more and 7500 Vrms or less.
  • the dielectric strength voltage of the signal transmission device 10 in this embodiment is about 5000 Vrms.
  • the specific value of the dielectric strength voltage of the signal transmission device 10 is not limited to this and can be any value.
  • the ground GND1 of the low-voltage circuit 20 and the ground GND2 of the high-voltage circuit 30 are provided independently.
  • the potential of the ground GND1 of the low-voltage circuit 20 is referred to as the first reference potential
  • the potential of the ground GND2 of the high-voltage circuit 30 is referred to as the second reference potential.
  • the first voltage V1 is a voltage from the first reference potential
  • the second voltage V2 is a voltage from the second reference potential.
  • the first voltage V1 is, for example, 4.5V or more and 5.5V or less
  • the second voltage V2 is, for example, 9V or more and 24V or less.
  • the signal transmission device 10 of this embodiment includes two transformers 40 corresponding to two signals transmitted from the low-voltage circuit 20 to the high-voltage circuit 30.
  • one of the two transformers 40 is referred to as a transformer 40A
  • the other of the two transformers 40 is referred to as a transformer 40B.
  • the transformer 40A is used to transmit a set signal.
  • the transformer 40B is used to transmit a reset signal.
  • the set signal and the reset signal may be a set signal and a reset signal in a receiving circuit included in the high-voltage circuit 30.
  • the signal transmission device 10 includes a low-voltage signal line 21A that connects the low-voltage circuit 20 and the transformer 40A, and a low-voltage signal line 21B that connects the low-voltage circuit 20 and the transformer 40B.
  • the low-voltage signal line 21A transmits a set signal from the low-voltage circuit 20 to the transformer 40A.
  • the low-voltage signal line 21B transmits a reset signal from the low-voltage circuit 20 to the transformer 40B.
  • the signal transmission device 10 includes a high-voltage signal line 31A that connects the transformer 40A and the high-voltage circuit 30, and a high-voltage signal line 31B that connects the transformer 40B and the high-voltage circuit 30.
  • the high-voltage signal line 31A transmits a set signal from the transformer 40A to the high-voltage circuit 30.
  • the high-voltage signal line 31B transmits a reset signal from the transformer 40B to the high-voltage circuit 30.
  • Transformer 40A transmits a set signal from low-voltage circuit 20 to high-voltage circuit 30 while electrically insulating low-voltage circuit 20 from high-voltage circuit 30.
  • Transformer 40B transmits a reset signal from low-voltage circuit 20 to high-voltage circuit 30 while electrically insulating low-voltage circuit 20 from high-voltage circuit 30.
  • Transformers 40A and 40B have a first coil 41 and a second coil 42.
  • the first coil 41 and the second coil 42 are electrically insulated from each other and are configured to be magnetically coupled.
  • the second coil 42 of the transformer 40A is connected to the low-voltage circuit 20 by the low-voltage signal line 21A, while it is connected to the ground GND1 of the low-voltage circuit 20. That is, the first end of the second coil 42 of the transformer 40A is electrically connected to the low-voltage circuit 20, and the second end of the second coil 42 of the transformer 40A is electrically connected to the ground GND1 of the low-voltage circuit 20.
  • the second coil 42 of the transformer 40B is connected to the low-voltage circuit 20 by the low-voltage signal line 21B, while it is connected to the ground GND1 of the low-voltage circuit 20.
  • the first reference potential is, for example, 0V.
  • the first coil 41 of the transformer 40A is connected to the high-voltage circuit 30 by the high-voltage signal line 31A, and is also connected to the ground GND2 of the high-voltage circuit 30. That is, the first end of the first coil 41 of the transformer 40A is electrically connected to the high-voltage circuit 30, and the second end of the first coil 41 of the transformer 40A is electrically connected to the ground GND2 of the high-voltage circuit 30.
  • the first coil 41 of the transformer 40B is connected to the high-voltage circuit 30 by the high-voltage signal line 31B, and is also connected to the ground GND2 of the high-voltage circuit 30.
  • the first end of the first coil 41 of the transformer 40B is electrically connected to the high-voltage circuit 30, and the second end of the first coil 41 of the transformer 40B is electrically connected to the ground GND2 of the high-voltage circuit 30. Therefore, the potential of the second end of the first coil 41 of the transformers 40A and 40B becomes the second reference potential.
  • the ground GND2 of the high-voltage circuit 30 is connected to the source of the switching element 501. Therefore, the second reference potential fluctuates as the inverter device 500 is driven, and may become, for example, 600 V or more.
  • FIG. 2 shows an example of a plan view showing the internal configuration of the signal transmission device 10.
  • FIG. 3 shows an example of a cross-sectional view showing the internal configuration of the signal transmission device 10.
  • the number of external terminals of the signal transmission device 10 in FIG. 2 is greater than the number of external terminals of the signal transmission device 10 in FIG. 1.
  • the number of external terminals of the signal transmission device 10 refers to the number of external electrodes that can connect the signal transmission device 10 to external electronic components of the signal transmission device 10, such as the control circuit 503 and the switching element 501 (see FIG. 1).
  • the number of signal lines (the number of wires W1 to W4 described later) that transmit signals from the low-voltage circuit 20 to the high-voltage circuit 30 in the signal transmission device 10 in FIG. 2 is greater than the number of signal lines in the signal transmission device 10 in FIG. 1.
  • the signal transmission device 10 is a semiconductor device in which multiple semiconductor chips are packaged together, and is mounted on a circuit board provided in the inverter device 500, for example. Note that each switching element 501, 502 is mounted on a mounting board separate from the circuit board. A cooler is attached to this mounting board.
  • the package format of the signal transmission device 10 is an SO (Small Outline) type, and in this embodiment, it is an SOP (Small Outline Package).
  • the low-voltage circuit chip 60, the high-voltage circuit chip 70, and the transformer chip 80 are, for example, semiconductor chips.
  • the low-voltage circuit chip 60 is mounted on a low-voltage lead frame 100.
  • the high-voltage circuit chip 70 is mounted on a high-voltage lead frame 110.
  • the molded resin 120 seals a part of each lead frame 100, 110 and each chip 60, 70, 80.
  • the transformer chip 80 and the molded resin 120 correspond to an "insulation module" that insulates the low-voltage circuit 20 and the high-voltage circuit 30.
  • the molded resin 120 is shown by a two-dot chain line for the convenience of explaining the internal structure of the signal transmission device 10.
  • the package format of the signal transmission device 10 can be changed arbitrarily.
  • the molded resin 120 is made of a material having electrical insulation properties. This resin is, for example, a resin containing black epoxy resin.
  • the molded resin 120 is formed in a rectangular plate shape with the z direction as the thickness direction.
  • the molded resin 120 has four resin side surfaces 121 to 124. More specifically, the molded resin 120 has resin side surfaces 121 and 122 as both end faces in the x direction, and resin side surfaces 123 and 124 as both end faces in the y direction.
  • the x direction and the y direction are directions perpendicular to the z direction.
  • the x direction and the y direction are perpendicular to each other.
  • the x direction corresponds to the "first direction”.
  • the y direction corresponds to the "second direction”.
  • a planar view means a view from the z direction.
  • the low-voltage lead frame 100 and the high-voltage lead frame 110 are each a conductor, and in this embodiment are made of a material containing Cu (copper), Fe (iron), etc. Each lead frame 100, 110 is provided across the inside and outside of the molded resin 120.
  • the low-voltage lead frame 100 has a low-voltage die pad 101 disposed within the molded resin 120, and a number of low-voltage leads 102 disposed across the inside and outside of the molded resin 120.
  • Each low-voltage lead 102 constitutes an external terminal that electrically connects to an external electronic device such as a control circuit 503 (see FIG. 1).
  • both the low-voltage circuit chip 60 and the transformer chip 80 are mounted on the low-voltage die pad 101.
  • the low-voltage die pad 101 is positioned so that its center in the y direction is closer to the resin side surface 123 than the center in the y direction of the molded resin 120.
  • the low-voltage die pad 101 is not exposed from the molded resin 120.
  • the shape of the low-voltage die pad 101 is rectangular with the long side direction in the x direction and the short side direction in the y direction.
  • the multiple low-voltage leads 102 are arranged spaced apart from each other in the x direction. Of the multiple low-voltage leads 102, each of the low-voltage leads 102 arranged at both ends in the x direction is integrated with the low-voltage die pad 101. A portion of each low-voltage lead 102 protrudes outward from the resin side surface 123 of the molded resin 120.
  • the high-voltage lead frame 110 has a high-voltage die pad 111 arranged within the molded resin 120, and a number of high-voltage leads 112 arranged across the inside and outside of the molded resin 120.
  • Each high-voltage lead 112 constitutes an external terminal that electrically connects to an external electronic device, such as the gate of a switching element 501 (see FIG. 1).
  • the high-voltage die pad 111 is mounted with a high-voltage circuit chip 70.
  • the high-voltage die pad 111 is disposed closer to the resin side surface 124 in the y direction than the low-voltage die pad 101.
  • the high-voltage die pad 111 is not exposed from the molded resin 120.
  • the shape of the high-voltage die pad 111 is rectangular with the long side direction being in the x direction and the short side direction being in the y direction.
  • the low-voltage die pad 101 and the high-voltage die pad 111 are arranged apart from each other in the y direction. Therefore, the y direction can also be said to be the arrangement direction of both the die pads 101, 101.
  • the dimensions in the y direction of the low-voltage die pad 101 and the high-voltage die pad 111 are set according to the size and number of semiconductor chips to be mounted.
  • the low-voltage circuit chip 60 and the transformer chip 80 are mounted on the low-voltage die pad 101
  • the high-voltage circuit chip 70 is mounted on the high-voltage die pad 111.
  • the dimension in the y direction of the low-voltage die pad 101 is larger than the dimension in the y direction of the high-voltage die pad 111.
  • the multiple high-voltage leads 112 are arranged spaced apart from each other in the x direction. Of the multiple high-voltage leads 112, a pair of high-voltage leads 112 are integrated with the high-voltage die pad 111. A portion of each high-voltage lead 112 protrudes outward from the resin side surface 124 of the molded resin 120.
  • the number of high-voltage leads 112 is the same as the number of low-voltage leads 102.
  • the multiple low-voltage leads 102 and the multiple high-voltage leads 112 are arranged in a direction (x direction) perpendicular to the arrangement direction (y direction) of the low-voltage die pads 101 and high-voltage die pads 111. Note that the number of high-voltage leads 112 and the number of low-voltage leads 102 can each be changed arbitrarily.
  • the low-voltage die pad 101 is supported by a pair of low-voltage leads 102 that are integrated with the low-voltage die pad 101.
  • the high-voltage die pad 111 is supported by a pair of high-voltage leads 112 that are integrated with the high-voltage die pad 111. Therefore, each die pad 101, 101 does not have a hanging lead exposed from the resin side surface 121, 122. This allows for a large insulation distance between the low-voltage lead frame 100 and the high-voltage lead frame 110.
  • the low-voltage circuit chip 60, the high-voltage circuit chip 70, and the transformer chip 80 are arranged at a distance from each other in the y direction. In the y direction, the low-voltage circuit chip 60, the transformer chip 80, and the high-voltage circuit chip 70 are arranged in this order from the low-voltage lead 102 to the high-voltage lead 112.
  • the low-voltage circuit chip 60 includes the low-voltage circuit 20 shown in FIG. 1.
  • the low-voltage circuit chip 60 has a rectangular shape having short and long sides.
  • the low-voltage circuit chip 60 is mounted on the low-voltage die pad 101 so that the long sides run along the x direction and the short sides run along the y direction.
  • the low-voltage circuit chip 60 has a chip main surface 60s and a chip back surface 60r that face opposite each other in the z direction.
  • the chip back surface 60r of the low-voltage circuit chip 60 is bonded to the low-voltage die pad 101 by a conductive bonding material SD.
  • the conductive bonding material SD may be solder, Ag (silver) paste, or the like.
  • a plurality of first electrode pads 61, a plurality of second electrode pads 62, and a plurality of third electrode pads 63 are formed on the chip main surface 60s of the low-voltage circuit chip 60. Each of the electrode pads 61 to 63 is electrically connected to the low-voltage circuit 20.
  • the multiple first electrode pads 61 are arranged on the chip main surface 60s closer to the low voltage lead 102 than the center of the chip main surface 60s in the y direction.
  • the multiple first electrode pads 61 are arranged in the x direction.
  • the multiple second electrode pads 62 are arranged at the end of the chip main surface 60s in the y direction that is closer to the transformer chip 80.
  • the multiple second electrode pads 62 are arranged in the x direction.
  • the multiple third electrode pads 63 are arranged at both ends of the chip main surface 60s in the x direction.
  • the high-voltage circuit chip 70 includes the high-voltage circuit 30 shown in FIG. 1.
  • the high-voltage circuit chip 70 has a rectangular shape with short and long sides.
  • the high-voltage circuit chip 70 is mounted on the high-voltage die pad 111 so that the long sides run along the x direction and the short sides run along the y direction.
  • the high-voltage circuit chip 70 has a chip main surface 70s and a chip back surface 70r that face opposite each other in the z direction.
  • the chip back surface 70r of the high-voltage circuit chip 70 is joined to the high-voltage die pad 111 by a conductive bonding material SD.
  • a plurality of first electrode pads 71, a plurality of second electrode pads 72, and a plurality of third electrode pads 73 are formed on the chip main surface 70s of the high-voltage circuit chip 70. Each of the electrode pads 71 to 73 is electrically connected to the high-voltage circuit 30.
  • the multiple first electrode pads 71 are arranged at the ends of the chip main surface 70s in the y direction that are closer to the transformer chip 80.
  • the multiple first electrode pads 71 are arranged in the x direction.
  • the multiple second electrode pads 72 are arranged at the ends of the chip main surface 70s in the y direction that are farther from the transformer chip 80. In other words, the multiple second electrode pads 72 are arranged at the ends of the chip main surface 70s in the y direction that are closer to the high voltage lead 112.
  • the multiple second electrode pads 72 are arranged in the x direction.
  • the multiple third electrode pads 73 are arranged at both ends of the chip main surface 70s in the x direction.
  • the transformer chip 80 includes the transformer 40 (40A, 40B) shown in FIG. 1.
  • the shape of the transformer chip 80 in plan view is a rectangle having short and long sides.
  • the transformer chip 80 is mounted on the low-voltage die pad 101 so that, in plan view, the long side is aligned along the x direction and the short side is aligned along the y direction.
  • the transformer chip 80 is disposed next to the low-voltage circuit chip 60 in the y direction.
  • the transformer chip 80 is disposed closer to the high-voltage circuit chip 70 than the low-voltage circuit chip 60. In other words, the transformer chip 80 is disposed between the low-voltage circuit chip 60 and the high-voltage circuit chip 70 in the y direction.
  • the transformer chip 80 has a chip main surface 80s and a chip back surface 80r that face opposite each other in the z direction.
  • the chip back surface 80r of the transformer chip 80 is bonded to the low-voltage die pad 101 by a conductive bonding material SD.
  • a plurality of first electrode pads 81 and a plurality of second electrode pads 82 are formed on a chip main surface 80s of the transformer chip 80.
  • the second electrode pads 82 are arranged, for example, at one of both ends in the y direction of the chip main surface 80s, which is closer to the low-voltage circuit chip 60.
  • the second electrode pads 82 are arranged in the x direction.
  • the first electrode pads 81 are arranged, for example, near the center in the y direction of the chip main surface 80s.
  • the first electrode pads 81 are arranged in the x direction.
  • the distance between the high-voltage circuit chip 70 and the transformer chip 80 is greater than the distance between the low-voltage circuit chip 60 and the transformer chip 80.
  • a number of wires W1 to W4 are connected to each of the low-voltage circuit chip 60, the transformer chip 80, and the high-voltage circuit chip 70.
  • Each of the wires W1 to W4 is a bonding wire formed by a wire bonding device, and is made of a conductor containing, for example, Au (gold), Al (aluminum), Cu, etc.
  • the low-voltage circuit chip 60 is electrically connected to the low-voltage lead frame 100 by the wire W1. More specifically, the low-voltage circuit chip 60's first electrode pads 61 and third electrode pads 63 are connected to the low-voltage leads 102 by the wire W1. The low-voltage circuit chip 60's third electrode pads 63 are connected to a pair of low-voltage leads 102 that are integrated with the low-voltage die pad 101 by the wire W1. This electrically connects the low-voltage circuit 20 to the low-voltage leads 102 (the external electrodes of the signal transmission device 10 that are electrically connected to the control circuit 503).
  • the pair of low-voltage leads 102 that are integrated with the low-voltage die pad 101 constitute ground terminals, and the low-voltage circuit 20 and the low-voltage die pad 101 are electrically connected by the wire W1. Therefore, the low-voltage die pad 101 has the same potential as the ground GND1 of the low-voltage circuit 20.
  • the high-voltage circuit chip 70 and the multiple high-voltage leads 112 of the high-voltage lead frame 110 are each electrically connected by a wire W4. More specifically, the multiple second electrode pads 72 and multiple third electrode pads 73 of the high-voltage circuit chip 70 are connected to the high-voltage leads 112 by the wire W4. This electrically connects the high-voltage circuit 30 and the multiple high-voltage leads 112 (the external electrodes of the signal transmission device 10 that are electrically connected to the switching element 501, etc.).
  • a pair of high-voltage leads 112 integrated with the high-voltage die pad 111 constitute a ground terminal, and the high-voltage circuit 30 and the high-voltage die pad 111 are electrically connected by the wire W4. Therefore, the high-voltage die pad 111 has the same potential as the ground GND2 of the high-voltage circuit 30.
  • the transformer chip 80 is connected to the low-voltage circuit chip 60 by wire W2.
  • the transformer chip 80 is also connected to the high-voltage circuit chip 70 by wire W3. More specifically, the multiple second electrode pads 82 of the transformer chip 80 are connected to the multiple second electrode pads 62 of the low-voltage circuit chip 60 by wire W2.
  • the multiple first electrode pads 81 of the transformer chip 80 are connected to the multiple first electrode pads 71 of the high-voltage circuit chip 70 by wire W3.
  • both the second coils 42 of the transformers 40A and 40B are electrically connected to the ground GND1 of the low-voltage circuit 20 via the wire W2 and the low-voltage circuit chip 60, etc.
  • the first coils 41 of the transformers 40A and 40B are electrically connected to the ground GND2 of the high-voltage circuit 30 via the wire W3 and the high-voltage circuit chip 70, etc.
  • Transformer chip configuration An example of the configuration of the transformer chip 80 will be described with reference to FIGS. In the following description, the direction from the chip back surface 80r to the chip main surface 80s of the transformer chip 80 shown in Figures 8 and 9 is referred to as "upward,” and the direction from the chip main surface 80s to the chip back surface 80r is referred to as "downward.”
  • FIG. 4 is a perspective view showing the external appearance of the transformer chip 80.
  • FIG. Fig. 5 is a plan view of the transformer chip 80.
  • the passivation film 160 is indicated by a two-dot chain line, and the transformers 40A and 40B and a floating dummy wiring 150 (described later) are indicated by dashed lines.
  • FIG. 6 is a cross-sectional view of the transformer chip 80 taken on the xy plane at the z-direction position of the second coil 42, showing the connection relationship of the second coil 42.
  • FIG. 7 is a cross-sectional view of the transformer chip 80 taken on the xy plane at the z-direction position of the first coil 41, showing the connection relationship of the first coil 41. Note that hatching has been omitted in FIGS. 6 and 7 for the sake of convenience.
  • FIG. 8 is a cross-sectional view of the transformer chip 80 taken along line 8-8 in FIG. 5, showing the cross-sectional structures of the first coil 41, the floating dummy wiring 150, and the first pad 81A.
  • FIG. 9 is a cross-sectional view of the transformer chip 80 taken along line 9-9 in FIG. 5, showing the cross-sectional structures of the outer dummy wiring 44, the floating dummy wiring 150, the second pad 81C, and the fourth pad 82C. For convenience, hatching has been omitted for some components in FIGS. 8 and 9.
  • FIG. 10 is a schematic plan view of an enlarged portion of the transformer chip 80, showing the first pad 81A and the second pad 81C, the first coil 41, and the floating dummy wiring 150.
  • FIG. 11 is a cross-sectional view of the transformer chip 80 taken along line 11-11 in FIG. 10, showing the cross-sectional structures of the first coil 41, the first pad 81A, and the second pad 81C.
  • the transformer chip 80 of this embodiment includes two pairs of transformers 40A, 40B. More specifically, the transformer chip 80 is a semiconductor chip that integrates the two pairs of transformers 40A, 40B into a single chip. In other words, the transformer chip 80 is provided separately from the low-voltage circuit chip 60 and the high-voltage circuit chip 70 (both see FIG. 2).
  • the transformers 40A and 40B are arranged near the center of the chip main surface 80s in the y direction in a plan view.
  • the multiple first electrode pads 81 and the transformers 40A and 40B are arranged in positions that do not overlap each other in a plan view.
  • Each electrode pad 81 and 82 is electrically connected to the transformers 40A and 40B.
  • the first electrode pad 81 includes a first pad 81A arranged in the inner region 41A of the transformers 40A and 40B, and a second pad 81C arranged outside the transformers 40A and 40B.
  • the first pad 81A is electrically connected to the transformers 40A and 40B, respectively.
  • the second pad 81C is arranged between the transformers 40A and 40B.
  • the second pad 81C is electrically connected to the transformers 40A and 40B. It can be said that the second pad 81C is provided as a common pad for the two transformers 40A and 40B.
  • the first pad 81A has a shape in which the length in the y direction perpendicular to the x direction is greater than the length in the x direction in which the first electrode pads 81 are arranged.
  • the shape of the first pad 81A is an ellipse that is longer in the y direction.
  • the second pad 81C has a shape in which the length in the y direction perpendicular to the x direction is greater than the length in the x direction in which the first electrode pads 81 are arranged.
  • the shape of the second pad 81C is a rectangle that is longer in the y direction.
  • the multiple second electrode pads 82 are arranged at positions aligned with the two transformers 40A and the two transformers 40B in the x direction, and between the transformers 40A and 40B in the x direction.
  • the multiple second electrode pads 82 are arranged closer to the chip side surface 802 in the y direction than the transformers 40A and 40B.
  • the multiple second electrode pads 82 are arranged between the transformers 40A and 40B and the chip side surface 802 in the y direction.
  • the multiple second electrode pads 82 can also be said to be arranged closer to the low-voltage lead 102 (see FIG. 2) than the transformers 40A and 40B.
  • the second electrode pads 82 have a shape that is long in the x direction in which the second electrode pads 82 are arranged. In one example, the shape of the second electrode pads 82 is a rectangle that is long in the x direction.
  • the second electrode pads 82 include a third pad 82A corresponding to the first pad 81A of the first electrode pad 81, and a fourth pad 82C corresponding to the second pad 81C of the first electrode pad 81.
  • the third pad 82A is electrically connected to the transformers 40A and 40B, respectively.
  • the fourth pad 82C is electrically connected to the transformer 40A and the transformer 40B. It can be said that the fourth pad 82C is provided as a common pad for the two transformers 40A and 40B.
  • the third pad 82A is arranged at a position overlapping with the transformers 40A and 40B when viewed from the y direction.
  • the fourth pad 82C is arranged at a position overlapping with the portion between the transformers 40A and 40B in the x direction when viewed from the y direction. Therefore, the multiple second electrode pads 82 (82A, 82C) are aligned with each other in the y direction and spaced apart from each other in the x direction.
  • transformer 40B Each pair of transformers 40A, 40B have the same configuration. Furthermore, transformer 40B is configured in the same manner as transformer 40A. Therefore, the detailed structure of transformer 40A will be described, and a description of transformer 40B will be omitted.
  • the transformer chip 80 has four chip side surfaces 801, 802, 803, and 804 that are perpendicular to both the chip main surface 80s and the chip back surface 80r.
  • the chip side surfaces 801 to 804 are provided between the chip main surface 80s and the chip back surface 80r in the z direction.
  • the chip side surfaces 801 and 802 form both end faces of the transformer chip 80 in the y direction, and the chip side surfaces 803 and 804 form both end faces of the transformer chip 80 in the x direction.
  • the chip side surfaces 801 and 802 form the long sides of the transformer chip 80, and the chip side surfaces 803 and 804 form the short sides of the transformer chip 80.
  • the chip side surface 801 is closer to the high-voltage circuit chip 70 (see FIG. 2) than the chip side surface 802, and the chip side surface 802 is closer to the low-voltage circuit chip 60 (see FIG. 2) than the chip side surface 801.
  • the transformer chip 80 has a substrate 83 and an insulating layer 84 formed on the substrate 83.
  • the substrate 83 is, for example, a semiconductor substrate.
  • the substrate 83 is a substrate formed from a material containing Si (silicon).
  • Examples of the Si substrate used for the substrate 83 include a semiconductor substrate made of a single crystal intrinsic semiconductor material, a p-type semiconductor substrate containing an acceptor-type impurity, and an n-type semiconductor substrate containing a donor-type impurity.
  • the substrate 83 may be a semiconductor substrate using a wide band gap semiconductor or a compound semiconductor. Alternatively, the substrate 83 may be an insulating substrate made of a material containing glass instead of a semiconductor substrate.
  • the wide band gap semiconductor is a semiconductor substrate having a band gap of 2.0 eV or more.
  • the wide band gap semiconductor may be SiC (silicon carbide), GaN (gallium nitride), Ga 2 O 3 (gallium oxide), or the like.
  • the compound semiconductor may be a III-V group compound semiconductor.
  • the compound semiconductor may include at least one of AlN (aluminum nitride), InN (indium nitride), GaN, and GaAs (gallium arsenide).
  • the substrate 83 has a substrate main surface 83s and a substrate back surface 83r that face opposite each other in the z direction.
  • the substrate back surface 83r constitutes the chip back surface 80r of the transformer chip 80.
  • the insulating layer 84 of this embodiment has multiple insulating films 85 stacked in the z direction from the substrate main surface 83s of the substrate 83.
  • the z direction can also be said to be the thickness direction of the insulating layer 84.
  • the z direction can also be said to be the stacking direction of the insulating films 85.
  • the insulating layer 84 is formed on the substrate main surface 83s of the substrate 83.
  • the insulating layer 84 includes an upper surface 84s and a lower surface 84r facing the opposite side to the upper surface 84s.
  • the insulating film 85 has a first insulating film 85A and a second insulating film 85B formed on the first insulating film 85A.
  • the first insulating film 85A is a thin film, for example, an etching stopper layer.
  • the first insulating film 85A is formed of a material including SiN (silicon nitride), SiC, SiCN (nitrogen-added silicon carbide), or the like.
  • the first insulating film 85A is formed of a material including SiN.
  • the second insulating film 85B is, for example, an interlayer insulating film.
  • the second insulating film 85B is formed of a material including SiO 2 (silicon oxide).
  • the thickness of the second insulating film 85B is thicker than the thickness of the first insulating film 85A.
  • the thickness of the first insulating film 85A may be 100 nm or more and less than 1000 nm.
  • the thickness of the second insulating film 85B may be 1000 nm or more and 3000 nm or less. In this embodiment, the thickness of the first insulating film 85A is, for example, about 300 nm, and the thickness of the second insulating film 85B is, for example, about 2000 nm.
  • the bottom insulating film 85L in contact with the substrate main surface 83s of the substrate 83 and the top insulating film 85U are both composed of the second insulating film 85B.
  • the thicknesses of both the bottom insulating film 85L and the top insulating film 85U are thinner than the other insulating films 85.
  • the thicknesses of both the bottom insulating film 85L and the top insulating film 85U are greater than or equal to the thickness of the first insulating film 85A and less than or equal to the thickness of the second insulating film 85B.
  • the thickness of both the bottom insulating film 85L and the top insulating film 85U can be changed as desired.
  • the thickness of both the bottom insulating film 85L and the top insulating film 85U may be thicker than the thickness of the second insulating film 85B, or may be greater than or equal to the thickness of the insulating film 85 formed by the first insulating film 85A and the second insulating film 85B.
  • the second coil 42 of the transformers 40A and 40B is composed of the second coil wiring 46.
  • the shape of the second coil wiring 46 is an elliptical spiral shape in a plan view.
  • the second coil 42 is composed of a material including one or more appropriately selected from Ti (titanium), TiN (titanium nitride), Au, Ag, Cu, Al, and W (tungsten).
  • An inner end wiring 57 is disposed inside the second coil wiring 46, and an outer end wiring 58 is disposed outside the second coil wiring 46.
  • One end of the second coil wiring 46 is electrically connected to the inner end wiring 57, and the other end of the second coil wiring 46 is electrically connected to the outer end wiring 58.
  • the inner end wiring 57 and the outer end wiring 58 are made of a material containing one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • the outer end wiring 58 is configured as a common end wiring for the second coils 42 of the transformers 40A and 40B. It is also possible to provide an outer end wiring for each of the second coils 42 of the transformers 40A and 40B.
  • connection wiring 131A is made of a material containing one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • the connection wiring 131A has a first wiring portion 132A that extends in the z direction so as to penetrate a plurality of insulating films 85, and a second wiring portion 133A that extends in the y direction.
  • the first wiring portion 132A is disposed at a position overlapping the third pad 82A in a plan view, and is connected to the third pad 82A.
  • the first wiring portion 132A penetrates from the insulating film 85 below the uppermost insulating film 85U to the insulating film 85 two layers above the lowermost insulating film 85L among the multiple insulating films 85.
  • the first wiring portion 132A has a flat wiring portion and multiple vias.
  • the wiring portions are provided at the same positions as the insulating films 851 and 852 on which the coils 41 and 42 are provided.
  • the vias are provided between the two wiring portions in the z direction, between the upper wiring portion and the third pad 82A, and between the lower wiring portion and the second wiring portion 133A.
  • the second wiring portion 133A is provided closer to the substrate 83 than the first wiring portion 132A.
  • the second wiring portion 133A is provided closer to the substrate 83 than the second coil 42.
  • the second wiring portion 133A is provided in an insulating film 85 one layer above the lowest insulating film 85L among the multiple insulating films 85.
  • the first end closer to the chip side surface 802 of the transformer chip 80 is provided at a position overlapping with the first wiring portion 132A in a planar view.
  • the second wiring portion 133A is connected to the first wiring portion 132A.
  • the second end opposite to the first end is provided at a position overlapping with the second coil 42 of the transformer 40A in a planar view.
  • the second end is provided at a position overlapping with the inner end wiring 57 to which the second coil 42 of the transformer 40A is connected in a planar view.
  • the second wiring portion 133A has multiple vias 134A that connect the second wiring portion 133A to the inner end wiring 57.
  • connection wiring 131C is made of a material containing one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • connection wiring 131C has a first wiring portion 132C that extends in the z direction so as to penetrate a plurality of insulating films 85, and a second wiring portion 133C that extends in the y direction.
  • the first wiring portion 132C is configured similarly to the first wiring portion 132A of the connection wiring 131A.
  • the first wiring portion 132C is disposed at a position overlapping the fourth pad 82C in a plan view, and is connected to the fourth pad 82C.
  • the first wiring portion 132C penetrates from the insulating film 85 below the uppermost insulating film 85U to the insulating film 85 two layers above the lowermost insulating film 85L among the multiple insulating films 85.
  • the first wiring portion 132C has a flat wiring portion and multiple vias.
  • the wiring portions are provided at the same positions as the insulating films 851 and 852 on which the coils 41 and 42 are provided.
  • the vias are provided between the two wiring portions in the z direction, between the upper wiring portion and the third pad 82A, and between the lower wiring portion and the second wiring portion 133C.
  • the second wiring portion 133C is provided closer to the substrate 83 than the first wiring portion 132C.
  • the second wiring portion 133C is provided closer to the substrate 83 than the second coil 42.
  • the second wiring portion 133C is provided in an insulating film 85 one layer above the lowest insulating film 85L among the multiple insulating films 85.
  • the first end closer to the chip side surface 802 of the transformer chip 80 is provided at a position overlapping with the first wiring portion 132C in a planar view.
  • the second wiring portion 133C is connected to the first wiring portion 132C.
  • the second end opposite to the first end is provided at a position not overlapping with the second coil 42 of the transformer 40A in a planar view.
  • the second end is provided at a position overlapping with the outer end wiring 58 to which the second coil 42 of the transformer 40A is connected in a planar view.
  • the second wiring portion 133C has a plurality of vias 134C that connect the second wiring portion 133C and the outer end wiring 58.
  • the second wiring portion 133C of the connection wiring 131C is electrically connected to the substrate 83 by vias 136 that penetrate the insulating film 85L of the lowest layer. Note that the vias 136 may be omitted.
  • the first coil 41 of the transformers 40A and 40B includes a first coil wiring 43.
  • the shape of the first coil wiring 43 is an elliptical spiral shape in a plan view.
  • the first coil 41 is made of a material including one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • a first pad 81A is disposed in the inner region 41A of the first coil wiring 43.
  • a second pad 81C is disposed outside the first coil wiring 43.
  • One end of the first coil wiring 43 is electrically connected to the first pad 81A, and the other end of the first coil wiring 43 is electrically connected to the second pad 81C.
  • the first electrode pad 81 (first pad 81A and second pad 81C) is made of a material containing one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • the second pad 81C is configured as a common pad for the first coils 41 of the transformers 40A and 40B. Note that the second pad 81C may be provided for each of the first coils 41 of the transformers 40A and 40B.
  • the first coil wiring 43 is formed in the same winding direction as the second coil wiring 46 shown in FIG. 6 when viewed in a plan view.
  • the number of turns of the first coil wiring 43 is the same as the number of turns of the second coil wiring 46.
  • the second coil 42 and the first coil 41 of the transformer 40A are arranged opposite each other in the z direction via an insulating film 85.
  • the second coil 42 and the first coil 41 are arranged opposite each other in the z direction via a plurality of insulating films 85.
  • the second coil 42 is configured as a conductive layer embedded in one insulating film 85. More specifically, the insulating film 851 in which the second coil 42 is embedded has a coil groove (second coil groove) 141 that penetrates both the first insulating film 85A and the second insulating film 85B in the z direction. The conductive layer that constitutes the second coil 42 is embedded in the coil groove 141 of the insulating film 851. The insulating film 851 in which the second coil 42 is embedded is covered by the insulating film 85 that is adjacent to the insulating film 851 in the z direction. As a result, it can be said that the second coil 42 is embedded in the insulating film 85.
  • the first coil 41 is configured as a conductive layer embedded in one insulating film 85. More specifically, the insulating film 852 in which the first coil 41 is embedded has a coil groove (first coil groove) 142 that penetrates both the first insulating film 85A and the second insulating film 85B in the z direction. The conductive layer that constitutes the first coil 41 is embedded in the coil groove 142 of the insulating film 852. The insulating film 852 in which the first coil 41 is embedded is covered by the insulating film 85 that is adjacent to the insulating film 852 in the z direction. As a result, it can be said that the first coil 41 is embedded in the insulating film 85.
  • the first coil 41 is located farther from the substrate 83 than the second coil 42.
  • the first coil 41 can be said to be located higher than the second coil 42.
  • the second coil 42 can be said to be disposed closer to the substrate 83 than the first coil 41.
  • the distance between the second coil 42 and the first coil 41 in the z direction is greater than the distance between the second coil 42 and the substrate main surface 83s of the substrate 83.
  • the first pad 81A includes a base wiring 51A and a pad wiring 52A electrically connected to the base wiring 51A.
  • the base wiring 51A is disposed at the same position as the first coil wiring 43 in the z direction. That is, the base wiring 51A is formed in the insulating film 852 in which the first coil 41 is embedded.
  • the base wiring 51A is formed in a through hole that penetrates the insulating film 852 in the z direction.
  • the pad wiring 52A is formed on the top insulating film 85U.
  • the pad wiring 52A is electrically connected to the base wiring 51A by a via 54A that penetrates the insulating film 85U.
  • the second pad 81C includes a base wiring 51C and a pad wiring 52C electrically connected to the base wiring 51C.
  • the base wiring 51C is disposed in the same position in the z direction as the first coil wiring 43 (see FIG. 8). That is, the base wiring 51C is formed in the insulating film 852 in which the first coil 41 and the base wiring 51A of the first pad 81A shown in FIG. 8 are embedded.
  • the base wiring 51C is formed in a through hole penetrating the insulating film 852 in the z direction.
  • the pad wiring 52C is formed on the top insulating film 85U.
  • the pad wiring 52C is electrically connected to the base wiring 51C by a via 54C penetrating the insulating film 85U.
  • the third pad 82A includes a base wiring 91A and a pad wiring 92A electrically connected to the base wiring 91A.
  • the base wiring 91A is disposed in the same position in the z direction as the first coil wiring 43 and the base wiring 51A of the first pad 81A. That is, the base wiring 91A is formed in the insulating film 852 in which the first coil 41 is embedded.
  • the base wiring 91A is formed in a through hole that penetrates the insulating film 852 in the z direction.
  • the pad wiring 92A is formed on the top insulating film 85U.
  • the pad wiring 92A is electrically connected to the base wiring 91A by a via 94A that penetrates the insulating film 85U.
  • the fourth pad 82C includes a base wiring 91C and a pad wiring 92C electrically connected to the base wiring 91C.
  • the base wiring 91C is disposed in the same position in the z direction as the first coil wiring 43 (see FIG. 8). That is, the base wiring 91C is formed in the insulating film 852 in which the first coil 41 shown in FIG. 8 is embedded.
  • the base wiring 91C is formed in a through hole that penetrates the insulating film 852 in the z direction.
  • the pad wiring 92C is formed on the top insulating film 85U.
  • the pad wiring 92C is electrically connected to the base wiring 91C by a via 94C that penetrates the insulating film 85U.
  • the first coil 41 of this embodiment includes an outer dummy wiring 44.
  • the outer dummy wiring 44 is a wiring pattern formed so that no current flows through the first coil wiring 43 of the first coil 41.
  • the outer dummy wiring 44 includes a first dummy wiring 44A, a second dummy wiring 44B, and a third dummy wiring 44C.
  • the first dummy wiring 44A and the second dummy wiring 44B are formed from a material containing one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • the first dummy wiring 44A is provided in a region between the first coil wiring 43 of the transformer 40A and the first coil wiring 43 of the transformer 40B in the x direction in a plan view, in which the second pad 81C is located.
  • the third dummy wiring 44C is provided in a region between the first coil wiring 43 of the transformer 40A and the first coil wiring 43 of the transformer 40B in the x direction, in which the second pad 81C is not located, in a plan view.
  • the first dummy wiring 44A and the third dummy wiring 44C are formed in a pattern different from that of the first coil wiring 43.
  • the first dummy wiring 44A and the third dummy wiring 44C are composed of a plurality of wirings.
  • the wiring width and wiring spacing of the first dummy wiring 44A and the third dummy wiring 44C composed of a plurality of wirings are equal to the wiring width and wiring spacing of the first coil wiring 43, in one example.
  • the density (wiring density) of the first dummy wiring 44A and the third dummy wiring 44C is equal to the density (wiring density) of the first coil wiring 43.
  • the density of the first dummy wiring 44A and the third dummy wiring 44C may be different from the density of the first coil wiring 43.
  • the density of the first dummy wiring 44A and the density of the third dummy wiring 44C may be different from each other.
  • the first dummy wiring 44A and the third dummy wiring 44C have, in one example, a first slit 44D formed along the y direction. Due to this first slit 44D, the first dummy wiring 44A is formed in an open ring shape. The first slit 44D suppresses the formation of a current loop in the first dummy wiring 44A.
  • the first dummy wiring 44A and the third dummy wiring 44C are electrically connected to the second pad 81C of the first electrode pad 81.
  • the first dummy wiring 44A includes a first connection portion 44E electrically connected to the second pad 81C.
  • the position of the first connection portion 44E is arbitrary. Note that the first dummy wiring 44A only needs to be electrically connected to one of the second pads 81C. In this way, the first dummy wiring 44A has the same potential as the first coil 41. For this reason, as the second reference potential of the first coil 41 changes, the voltage of the first dummy wiring 44A may sometimes become higher than the second coil 42, similar to the first coil 41.
  • the first dummy wiring 44A is positioned in the z direction in a position that is aligned with the first coil 41. In other words, the first dummy wiring 44A is positioned farther away from the substrate 83 than the second coil 42. In other words, it can be said that the floating dummy wiring 150 is provided around the coil of the transformer 40A, 40B that is closer to the chip main surface 80s of the transformer chip 80.
  • the first dummy wiring 44A By making the first dummy wiring 44A have the same voltage as the first coil 41, the voltage drop between the first coil 41 and the first dummy wiring 44A can be suppressed. Therefore, electric field concentration on the first coil 41 can be suppressed.
  • the second dummy wiring 44B is formed to surround the first coil 41, the first dummy wiring 44A, and the third dummy wiring 44C in a plan view.
  • the second dummy wiring 44B is electrically connected to the first dummy wiring 44A.
  • the second dummy wiring 44B is electrically connected to the first coil 41.
  • the second dummy wiring 44B includes a second connection portion 44F electrically connected to the first dummy wiring 44A. The position of the second connection portion 44F is arbitrary.
  • the second dummy wiring 44B is composed of a plurality of wires surrounding the first coil 41 and the first dummy wiring 44A.
  • the wiring width and wiring spacing of the second dummy wiring 44B composed of a plurality of wires are, in one example, equal to the wiring width and wiring spacing of the first coil wiring 43 of the first coil 41.
  • the density (wiring density) of the second dummy wiring 44B is equal to the density (wiring density) of the first coil wiring 43.
  • the density of the second dummy wiring 44B may be different from the density of the first coil wiring 43.
  • the second dummy wiring 44B has a second slit 44G formed along the y direction. Due to this second slit 44G, the second dummy wiring 44B is formed in an open ring shape. The second slit 44G suppresses the formation of a current loop in the second dummy wiring 44B.
  • the second dummy wiring 44B is arranged in a position aligned with the first coil 41 in the z direction.
  • the second dummy wiring 44B is also arranged in a position aligned with the first coil 41 in the z direction.
  • the second dummy wiring 44B is arranged in a position farther away from the substrate 83 than the second coil 42.
  • the second dummy wiring 44B suppresses electric field concentration around the first coil 41.
  • the floating dummy wiring 150 includes a first dummy pattern 151 and a second dummy pattern 152.
  • the first dummy pattern 151 is formed of a material including one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • the floating dummy wiring 150 includes a second dummy pattern 152.
  • the second dummy pattern 152 is formed of a material including one or more appropriately selected from Ti, TiN, Au, Ag, Cu, Al, and W.
  • the first dummy pattern 151 is formed to surround the second dummy wiring 44B in a plan view.
  • the first dummy pattern 151 is electrically independent from the first coil 41. In other words, the first dummy pattern 151 is not electrically connected to the first coil 41.
  • the first dummy pattern 151 is composed of a plurality of wires. In one example, each of the plurality of wires is formed into a closed loop. In one example, the wiring width of the first dummy pattern 151 composed of a plurality of wires is equal to the wiring width of the first coil wiring 43 of the first coil 41. In one example, the wiring spacing of the first dummy pattern 151 is greater than the wiring spacing of the first coil wiring 43 of the first coil 41. In other words, the density (wiring density) of the first dummy pattern 151 is lower than the density (wiring density) of the first coil wiring 43. The density of the first dummy pattern 151 may be equal to the density of the first coil wiring 43.
  • the first dummy pattern 151 is arranged in a position aligned with the first coil 41 in the z direction. Although not shown, the first dummy pattern 151 is also arranged in a position aligned with the first coil 41 in the z direction. In other words, the first dummy pattern 151 is arranged in a position farther from the substrate 83 than the second coil 42. As shown in FIG. 8 and FIG. 9, the outer dummy wiring 44 (44A, 44B) and the floating dummy wiring 150 (first dummy pattern 151) are arranged in positions aligned with each other in the z direction. The first dummy pattern 151 suppresses an increase in the electric field strength around the first coil 41.
  • the second dummy pattern 152 is disposed between the first coil 41 and the second electrode pad 82 in a planar view.
  • the second dummy pattern 152 extends along the x direction.
  • the second dummy pattern 152 is formed along the second electrode pads 82 in a planar view.
  • the second dummy pattern 152 may include a plurality of wirings.
  • the second dummy pattern 152 is electrically independent from the first coil 41. In other words, the second dummy pattern 152 is not electrically connected to the first coil 41.
  • the second dummy pattern 152 separates the second electrode pads 82 from the first coil 41.
  • the transformer chip 80 includes a passivation film 160.
  • the passivation film 160 is formed on the upper surface 84s of the insulating layer 84.
  • the passivation film 160 is a film that protects the insulating layer 84.
  • the passivation film 160 is a surface protective film for the transformer chip 80.
  • the passivation film 160 is formed from a material that includes, for example, silicon oxide and silicon nitride. Examples of materials that include silicon nitride include SiN and SiCN.
  • the passivation film 160 constitutes the chip main surface 80s of the transformer chip 80.
  • the second electrode pad 82 and the first electrode pad 81 are covered by a passivation film 160.
  • the passivation film 160 has openings that expose portions of the second electrode pad 82 and the first electrode pad 81.
  • the second electrode pad 82 has an exposed surface for connecting the wire W2.
  • the first electrode pad 81 has an exposed surface for connecting the wire W3.
  • the transformer chip 80 includes a resin layer 170 formed on a passivation film 160.
  • the resin layer 170 is formed of a material containing, for example, polyimide (PI).
  • the resin layer 170 is separated into an inner resin layer and an outer resin layer by a separation groove 173. As shown in FIG. 4, in a plan view, the separation groove 173 is formed so as to surround the transformers 40A and 40B.
  • the resin layer 170 includes a first resin opening 174 that exposes the second electrode pad 82, and a second resin opening 175 that exposes the first electrode pad 81.
  • the first pad 81A is disposed in an inner region 41A surrounded by the first coil 41 in a plan view.
  • the inner region 41A has an elliptical spiral shape due to the shape of the first coil 41.
  • the pad wiring 52A of the first pad 81A has a first extension portion 53A extending toward the first coil 41. It can be said that the first pad 81A has a first extension portion 53A.
  • the first extension portion 53A extends toward the first coil 41 from a position 5 ⁇ m inward from the inner end 41AA of the first coil 41.
  • the first coil 41 is formed by the first coil wiring 43.
  • the inner end 41AA of the first coil 41 is the inner end of the first coil wiring 43.
  • the distance L1 between the tip 53AA of the first extension portion 53A and the inner end 41AA of the first coil 41 is 5 ⁇ m or less.
  • the first extension portion 53A is formed in a ring shape. It is preferable that the distance L1 from the tip 53AA of the first extension portion 53A to the inner peripheral end 41AA be 5 ⁇ m or less around the entire circumference of the first extension portion 53A.
  • the pad wiring 52C of the second pad 81C is located outside the first coil 41 and next to the first pad 81A.
  • the second pad 81C is located in an outer region 41B surrounded by the first coil wiring 43 of the first coil 41 of the transformers 40A and 40B and the outer dummy wiring 44.
  • the outer region 41B has a rectangular shape that is long in the y direction perpendicular to the x direction in plan view, relative to the x direction in which the first coils 41 are adjacent to each other.
  • the pad wiring 52C of the second pad 81C has a second extension portion 53C extending toward the first coil 41. It can be said that the second pad 81C has the second extension portion 53C.
  • the second extension portion 53C extends toward the first coil wiring 43 and the outer dummy wiring 44 from a position 5 ⁇ m away from the wiring portion of the first coil wiring 43 and the outer dummy wiring 44 that define the outer region 41B. In one example, the second extension portion 53C extends toward both the first coil wiring 43 and the outer dummy wiring 44. It is preferable that the distance L2 from the tip 53CA of the second extension portion 53C to the end of the first coil wiring 43 and the outer dummy wiring 44 is 5 ⁇ m or less.
  • the second extension portion 53C is formed in a ring shape. It is preferable that the distance L2 from the tip 53CA of the second extension portion 53C to the first coil wiring 43 and the outer dummy wiring 44 is 5 ⁇ m or less over the entire circumference of the second extension portion 53C. Note that the distance between at least one of the first coil wiring 43 and the outer dummy wiring 44 and the second extension portion 53C does not have to be 5 ⁇ m or less in some parts in the circumferential direction of the second extension portion 53C.
  • FIG. 12 shows the results of a simulation of the electric field distribution and electric field strength in the vicinity of the first coil 41 (first coil wiring 43) and the first pad 81A in the transformer chip 80 of this embodiment.
  • Fig. 13 shows the results of a simulation of the electric field distribution and electric field strength in the vicinity of the first coil 41X (first coil wiring 43) and the first pad 81A in the transformer chip 80X of the comparative example.
  • the shading of the dots indicates the strength of the electric field strength. The higher the electric field strength, the darker the dots are.
  • the two-dot chain lines indicate equipotential lines (electric field distribution).
  • the distance L1X between the end of the first pad 81A and the inner peripheral end 41AA of the first coil 41X is greater than the distance L1 in the transformer chip 80 of this embodiment.
  • the distance L1X in the comparative example is, for example, 20 ⁇ m.
  • the equipotential lines wrap around from between the first coil 41X and the first pad 81A to the upper side of the first coil 41X. For this reason, it can be seen that electric field concentration occurs at the inner peripheral end of the first coil 41X. The dielectric strength voltage of the transformer chip 80X is reduced by this electric field concentration.
  • the first pad 81A is arranged in the inner region 41A surrounded by the first coil 41 (first coil wiring 43) in a plan view.
  • the first pad 81A has a first extension portion 53A that extends toward the first coil 41 from a position 5 ⁇ m inward from the inner end 41AA of the first coil 41. It can be seen that this first extension portion 53A prevents the equipotential lines from wrapping around the upper side of the first coil 41. Therefore, the electric field concentration at the inner end 41AA of the first coil 41 is alleviated. In other words, the first extension portion 53A of the first pad 81A suppresses the electric field concentration at the inner end 41AA of the first coil 41. This can improve the dielectric strength of the transformer chip 80.
  • the second pad 81C is arranged in the outer region 41B surrounded by the first coil 41 (first coil wiring 43) and the outer dummy wiring 44 in a plan view.
  • the second pad 81C has a second extension portion 53C extending toward the first coil 41.
  • the second extension portion 53C extends toward the first coil wiring 43 and the outer dummy wiring 44 from a position 5 ⁇ m away from the wiring portion of the first coil wiring 43 and the outer dummy wiring 44 that define the outer region 41B. Therefore, similar to the first pad 81A, the second extension portion 53C of the second pad 81C can prevent the equipotential line from wrapping around the upper side of the first coil 41. Therefore, it is possible to alleviate the electric field concentration at the outer peripheral end of the first coil 41 that defines the outer region 41B. This can improve the dielectric strength of the transformer chip 80.
  • first extension portion 53A that extends toward the first coil 41 from a position 5 ⁇ m inward from the inner end 41AA of the first coil 41. It can be seen that this first extension portion 53A prevents the equipotential lines from wrapping around to the upper side of the first coil 41. This reduces the electric field concentration at the inner end 41AA of the first coil 41. In other words, the first extension portion 53A of the first pad 81A suppresses the electric field concentration at the inner end 41AA of the first coil 41. This makes it possible to improve the dielectric strength of the transformer chip 80.
  • the first coil 41 of the transformer chip 80 includes an outer dummy wiring 44 that surrounds the first coil wiring 43.
  • the equipotential lines in the transformers 40A and 40B bypass the outer dummy wiring 44 that surrounds the first coil wiring 43. Therefore, electric field concentration at the outer peripheral end of the first coil wiring 43 is alleviated.
  • the first coil 41 of the transformer chip 80 also includes a floating dummy wiring 150 (first dummy pattern 151) that surrounds the outer dummy wiring 44.
  • first dummy pattern 151 the equipotential lines in the transformers 40A and 40B bypass the floating dummy wiring 150 that surrounds the outer dummy wiring 44. Therefore, the electric field concentration at the outer peripheral end of the outer dummy wiring 44, i.e., the outer peripheral end of the first coil 41, is alleviated.
  • the first pad 81A is disposed in the inner region 41A surrounded by the first coil 41 (first coil wiring 43) in a plan view.
  • the first pad 81A has a first extension portion 53A extending toward the first coil 41 from a position 5 ⁇ m away from the inner end 41AA of the first coil 41. It can be seen that the first extension portion 53A suppresses the equipotential lines from wrapping around the upper side of the first coil 41. Therefore, the electric field concentration at the inner end 41AA of the first coil 41 is alleviated. In other words, the first extension portion 53A of the first pad 81A suppresses the electric field concentration at the inner end 41AA of the first coil 41. This can improve the dielectric strength of the transformer chip 80.
  • the second pad 81C is arranged in the outer region 41B surrounded by the first coil 41 (first coil wiring 43) and the outer dummy wiring 44 in a plan view.
  • the second pad 81C has a second extension portion 53C extending toward the first coil 41.
  • the second extension portion 53C extends toward the first coil wiring 43 and the outer dummy wiring 44 from a position 5 ⁇ m away from the wiring portion of the first coil wiring 43 and the outer dummy wiring 44 that divide the outer region 41B. Therefore, similar to the first pad 81A, the second extension portion 53C of the second pad 81C can prevent the equipotential lines from wrapping around the upper side of the first coil 41. Therefore, the electric field concentration at the outer peripheral end of the first coil 41 can be alleviated. This can improve the dielectric strength of the transformer chip 80.
  • the first coil 41 of the transformer chip 80 includes an outer dummy wiring 44 that surrounds the first coil wiring 43.
  • the equipotential lines in the transformers 40A and 40B bypass the outer dummy wiring 44 that surrounds the first coil wiring 43. This reduces electric field concentration at the outer circumferential end of the first coil wiring 43. This improves the dielectric strength of the transformer chip 80.
  • the first coil 41 of the transformer chip 80 includes a floating dummy wiring 150 (first dummy pattern 151) surrounding the outer dummy wiring 44.
  • the equipotential lines in the transformers 40A and 40B bypass the floating dummy wiring 150 surrounding the outer dummy wiring 44. Therefore, the electric field concentration at the outer peripheral end of the outer dummy wiring 44, i.e., the outer peripheral end of the first coil 41, is alleviated. Therefore, the dielectric strength of the transformer chip 80 can be improved.
  • the multiple transformers 40A, 40B are arranged in a row along the x direction.
  • the arrangement direction of these transformers 40A, 40B is the longitudinal direction of the transformer chip 80 in a plan view.
  • the first coil 41 and the second coil 42 of each transformer 40A, 40B are formed in an elliptical shape that is long in the y direction in which the first electrode pad 81 and the second electrode pad 82 are aligned in a plan view.
  • the y direction is the width direction (short direction) of the transformer chip 80.
  • the transformer chip 80 includes the same number of transformers 40A, 40B, and the longitudinal length of the transformer chip 80 can be shortened compared to a transformer chip 80 that includes the same number of transformers 40A, 40B and that has each transformer 40A, 40B arranged in an elliptical shape that is long in the longitudinal direction. This makes it possible to suppress an increase in the longitudinal length of the transformer chip 80 when the number of transformers 40 is increased.
  • the pad wiring 52A of the first pad 81A may be formed so as to cover a portion of the first coil wiring 43.
  • the shape of the pad wiring 52A of the first pad 81A may be a rectangle whose length in the y direction is longer than its length in the x direction.
  • the pad wiring 52A of the first pad 81A may be a polygonal shape (octagonal shape in Figure 16).
  • the first pad 81A may be formed so as to cover the entire inner region 41A.
  • the pad wiring 52C of the second pad 81C may be formed so as to cover a portion of the first coil wiring 43. Also, the pad wiring 52C of the second pad 81C may be formed so as to cover a portion of the outer dummy wiring 44. Furthermore, the pad wiring 52C of the second pad 81C may be formed so as to cover both a portion of the first coil wiring 43 and a portion of the outer dummy wiring 44, that is, so as to cover the entire outer region 41B.
  • the shape of the pad wiring 52C of the second pad 81C may be any shape, such as an oval shape, a polygonal shape (octagonal shape), etc., like the first pad 81A.
  • the size of the first pad 81A (pad wiring 52A) and the second pad 81C (pad wiring 52C) in a planar view may be changed as appropriate.
  • the size of the second pad 81C is smaller than the size of the first pad 81A in a planar view.
  • the size of the second pad 81C may be equal to the size of the first pad 81A, or may be larger than the size of the first pad 81A.
  • a first pad 81A includes a base wiring 51A and a cap wiring 55A in contact with an upper surface 51As of the base wiring 51A.
  • the base wiring 51A is disposed at the same position as the first coil wiring 43 of the first coil 41 in the z direction.
  • the cap wiring 55A is formed on the upper surface of the insulating film 85U.
  • the insulating film 85U has an opening 85U1 that exposes a portion of the upper surface 51As of the base wiring 51A.
  • the cap wiring 55A is electrically connected to the base wiring 51A by contacting the upper surface 51As of the base wiring 51A within the opening 85U1 of the insulating film 85U.
  • the cap wiring 55A is made of a material containing one or more appropriately selected from Cu, Al, Ni (nickel), Pd (palladium), and W.
  • the cap wiring 55A protrudes beyond the base wiring 51A.
  • the cap wiring 55A includes a first extension portion 56A that extends toward the first coil 41.
  • the first extension portion 56A of the cap wiring 55A can reduce electric field concentration at the inner end 41AA of the first coil 41. This can improve the dielectric strength of the transformer chip 80.
  • the transformer chip 80 shown in FIG. 18 includes a first pad 81A that includes a base wiring 51A and a cap wiring 55A, similar to the transformer chip shown in FIG. 17.
  • the base wiring 51A protrudes beyond the cap wiring 55A.
  • the base wiring 51A includes a first extension portion 57A that extends toward the first coil 41.
  • the first extension portion 57A of the base wiring 51A can reduce electric field concentration at the inner end 41AA of the first coil 41. This can improve the dielectric strength of the transformer chip 80.
  • the transformer chip 80 shown in FIG. 19 has a first pad 81A that includes a base wiring 51A and a cap wiring 55A, similar to the transformer chip shown in FIG. 17.
  • both the base wiring 51A and the cap wiring 55A extend toward the first coil 41.
  • both the base wiring 51A and the cap wiring 55A include the first extension portions 53A, 57A. This makes it possible to improve the dielectric strength of the transformer chip 80.
  • the third pad 82A can include a base wiring 51C and a cap wiring in contact with the upper surface of the base wiring 51C, similar to the first pad 81A.
  • the first pad 81A is described, but the second pad 81C shown in Fig. 9 can be configured in the same way as the first pad 81A.
  • the third pad 82A is described, but the fourth pad 82C shown in Fig. 9 can be configured in the same way.
  • the transformer chip 80 shown in Figures 20 and 21 includes an inner dummy wiring 45 arranged in the inner region 41A of the first coil 41.
  • the inner dummy wiring 45 includes a plurality of wirings extending along the inside of the first coil wiring 43.
  • the inner dummy wiring 45 is electrically connected to the first coil wiring 43.
  • the first coil wiring 43 includes a connection portion 43A electrically connected to the first pad 81A.
  • the inner dummy wiring 45 is electrically connected to the first coil wiring 43 by this connection portion 43A.
  • the inner dummy wiring 45 has a slit 45B and is formed in an open ring shape.
  • the first coil 41 can be said to include the inner dummy wiring 45.
  • the inner end of the first coil 41 is the inner end 45AA of the inner dummy wiring 45.
  • the pad wiring 52A of the first pad 81A has a first extension portion 53A extending toward the inner dummy wiring 45.
  • the distance L3 between the tip 53AA of the first extension portion 53A and the inner end 45AA of the inner dummy wiring 45 is 5 ⁇ m or less.
  • the transformer chip 80 of the modified example configured in this manner can reduce the electric field concentration at the inner end 41AA of the first coil 41, as in the transformer chip 80 of the above embodiment, and therefore can improve the dielectric strength of the transformer chip 80.
  • the pad wiring 52A of the first pad 81A may be formed to cover part or all of the inner dummy wiring 45 in a plan view.
  • the first coil wiring 43 of the first coil 41 is arranged instead of the inner dummy wiring 45 of the transformer chip 80 shown in Figs. 20 and 21. That is, the first coil wiring 43 of the first coil 41 is wound toward the base wiring 51A of the first pad 81A, so the number of turns of the first coil wiring 43 is large.
  • the second coil wiring 46 of the second coil 42 is wound toward the inner end wiring 57, like the first coil wiring 43.
  • the number of turns of the first coil wiring 43 and the second coil wiring 46 are the same. Note that the number of turns of the first coil wiring 43 and the second coil wiring 46 may be different.
  • the pad wiring 52A of the first pad 81A has a first extension portion 53A extending toward the first coil wiring 43.
  • the distance L4 between the tip 53AA of the first extension portion 53A and the inner end 41AA of the first coil wiring 43 is 5 ⁇ m or less.
  • the transformer chip 80 configured in this manner can reduce electric field concentration at the inner end 41AA of the first coil 41, thereby improving the dielectric strength of the transformer chip 80.
  • the number of transformers included in the transformer chip can be changed as needed.
  • the transformer chip 80 shown in Fig. 24 includes four pairs of transformers 40A, 40B. In this way, in the transformer chip 80 including many transformers 40A, 40B, it is possible to suppress an increase in the length in the longitudinal direction (x direction). In other words, it is possible to increase the number of transformers included in the transformer chip 80 while suppressing an increase in the length in the longitudinal direction (x direction) of the transformer chip 80. In addition, it is possible to improve the dielectric strength of this transformer chip 80.
  • 25 includes a pair of transformers 40 A and 40 B.
  • this transformer chip 80 it is possible to improve the dielectric strength voltage.
  • 26 includes one transformer 40.
  • the second pad 81C is disposed in an outer region 41B surrounded by the first coil wiring 43 of the first coil 41 and the first dummy wiring 44A and the second dummy wiring 44B of the outer dummy wiring 44.
  • This transformer chip 80 can improve the dielectric strength of the transformer chip 80, similar to the transformer chip 80 of the above embodiment.
  • the configuration of the signal transmission device can be changed as appropriate.
  • a configuration may be adopted in which a plurality of transformers are connected in series between the low voltage circuit 20 and the high voltage circuit 30 to transmit signals.
  • FIG. 27 shows an example of a signal transmission device 10.
  • This signal transmission device 10 includes two transformers 40, 240 between the low-voltage circuit 20 and the high-voltage circuit 30.
  • the signal transmission device 10 includes two transformers 40A, 240A that transmit a set signal, and two transformers 40B, 240B that transmit a reset signal.
  • the transformers 40A and 40B include a first coil 41 and a second coil 42.
  • the transformers 240A and 240B include a first coil 241 and a second coil 242.
  • the second coil 42 of the transformers 40A and 40B is electrically connected to the low-voltage circuit 20.
  • the first coil 41 of the transformers 40A and 40B is electrically connected to the first coil 241 of the transformers 240A and 240B.
  • the second coil 242 of the transformers 240A and 240B is electrically connected to the high-voltage circuit 30.
  • FIG. 28 shows an example of a plan view illustrating the internal configuration of the signal transmission device 10 of FIG.
  • the signal transmission device 10 includes a low-voltage circuit chip 60, a high-voltage circuit chip 70, a first transformer chip 80, and a second transformer chip 280.
  • the low-voltage circuit chip 60, the high-voltage circuit chip 70, the first transformer chip 80, and the second transformer chip 280 are arranged apart from each other in the y direction. These chips 60, 70, 80, and 280 are arranged in the arrangement direction of the low-voltage die pad 101 and the high-voltage die pad 111.
  • the low-voltage circuit chip 60, the first transformer chip 80, the second transformer chip 280, and the high-voltage circuit chip 70 are arranged in this order from the low-voltage lead 102 toward the high-voltage lead 112.
  • the first transformer chip 80 and the second transformer chip 280 are arranged between the low-voltage circuit chip 60 and the high-voltage circuit chip 70.
  • the low-voltage circuit chip 60 and the first transformer chip 80 are both mounted on the low-voltage die pad 101 of the low-voltage lead frame 100.
  • the high-voltage circuit chip 70 and the second transformer chip 280 are mounted on the high-voltage die pad 111 of the high-voltage lead frame 110.
  • the second electrode pads 82 of the first transformer chip 80 and the second transformer chip 280 are electrically connected to the high-voltage circuit chip 70 by wire W3.
  • the first electrode pad 81 of the second transformer chip 280 is electrically connected to the first electrode pad 81 of the first transformer chip 80 by wire W5.
  • Both the first transformer chip 80 and the second transformer chip 280 have the same configuration as the transformer chip 80 of the above embodiment. Therefore, the dielectric strength voltage is improved in both the first transformer chip 80 and the second transformer chip 280.
  • the signal transmission device 10 has a dielectric strength voltage that corresponds to the dielectric strength voltage of each of the first transformer chip 80 and the second transformer chip 280 that are connected in series.
  • a first layer is formed on a second layer is intended to mean that in some embodiments, the first layer may be in contact with the second layer and disposed directly on the second layer, while in other embodiments, the first layer may be disposed above the second layer without contacting the second layer.
  • the term “on” does not exclude a structure in which another layer is formed between the first and second layers.
  • the Z-axis direction used in this disclosure does not necessarily have to be the vertical direction, nor does it have to be perfectly aligned with the vertical direction.
  • various structures according to this disclosure are not limited to the "up” and “down” in the Z-axis direction described in this specification being “up” and “down” in the vertical direction.
  • the x-direction may be the vertical direction
  • the y-direction may be the vertical direction.
  • (Appendix 1) an insulating layer (84) including upper and lower surfaces facing in opposite directions in a thickness direction; a first coil (41) disposed in the insulating layer (84) toward the upper surface; a second coil (42) disposed in the insulating layer (84) toward the lower surface and facing the first coil (41); a first pad (81A) formed on the upper surface and electrically connected to the first coil (41); Including, The first pad (81A) is disposed in an inner region (41A) surrounded by the first coil (41) when viewed from the thickness direction, and includes a first extension portion (53A) extending toward the first coil (41) beyond a position 5 ⁇ m away from an inner peripheral end of the first coil (41). Transformer chip.
  • the first extension portion (53A) is formed in an annular shape, and the distance from the tip to the inner peripheral end of the first extension portion (53A) is 5 ⁇ m or less over the entire circumference. 2.
  • the first pad (81A) covers the entire inner region (41A). 3.
  • the first coil (41) is It includes a spiral coil wiring through which a current flows, The inner circumferential end of the first coil (41) is the inner circumferential end of the coil wiring.
  • the first coil (41) is A spiral coil wiring (43) through which a current flows; An inner dummy wiring (45) provided inside the coil wiring and configured so that the current does not flow; Including, The inner peripheral end of the first coil (41) is the inner peripheral end of the inner dummy wiring (45).
  • a transformer chip according to any one of claims 1 to 3.
  • the inner dummy wiring (45) is formed in an open ring shape having a slit (45B). 6.
  • the density of the inner dummy wiring (45) is equal to the density of the coil wiring.
  • FIG. 8 a second pad (81C) provided separately from the first pad (81A) and electrically connected to the first coil (41);
  • the second pad (81C) is disposed outside the first coil (41) and adjacent to the first pad (81A), and includes a second extension portion (53C) extending toward the first coil (41) beyond a position 5 ⁇ m away from the outer circumferential end of the first coil (41) as viewed in the thickness direction.
  • a transformer chip according to any one of claims 4 to 7.
  • the first coil (41) includes an outer dummy wiring (44) that is arranged outside the coil wiring when viewed from the thickness direction and is configured so that the current does not flow
  • the second pad (81C) is disposed in an outer region (41B) surrounded by the coil wiring and the outer dummy wiring (44),
  • the second extension portion (53C) extends from a position 5 ⁇ m or more away from the wiring portions of the coil wiring and the outer dummy wiring (44) that define the outer region (41B) toward both the coil wiring and the outer dummy wiring (44).
  • the second extension portion (53C) is formed in a ring shape, and the distance from the tip of the second extension portion (53C) to the ends of the coil wiring and the outer dummy wiring (44) is 5 ⁇ m or less over the entire circumference. 10.
  • the second pad (81C) covers the entire outer region (41B).
  • the second pad (81C) When viewed from the thickness direction, the second pad (81C) is arranged next to the first pad (81A) in the first direction, The second pad (81C) has a rectangular shape that is long in a second direction perpendicular to the first direction when viewed from the thickness direction.
  • a transformer chip according to any one of claims 8 to 11.
  • the inner region (41A) has an elliptical shape that is long in the second direction
  • the first pad (81A) has an elliptical shape that is long in the second direction corresponding to the inner region (41A).
  • the inner region (41A) has an elliptical shape that is long in the second direction, and the first pad (81A) has a rectangular shape that is long in the second direction corresponding to the inner region (41A). 13.
  • the first pad (81A) is a base wiring (51A) provided at the same position as the first coil (41) in the thickness direction; a cap wiring (55A) in contact with an upper surface of the base wiring; It has the cap wiring protrudes beyond the base wiring, and the cap wiring includes the first extension portion (53A); A transformer chip according to any one of claims 1 to 14.
  • the first pad (81A) is a base wiring (51A) provided at the same position as the first coil (41) in the thickness direction; a cap wiring (55A) in contact with an upper surface of the base wiring; It has The base wiring protrudes beyond the cap wiring, and the base wiring includes the first extension portion (53A).
  • the first pad (81A) is a base wiring (51A) provided at the same position as the first coil (41) in the thickness direction; a cap wiring (55A) in contact with an upper surface of the base wiring; It has The cap wiring and the base wiring form the first extension portion (53A).
  • the second coil (42) is formed in a spiral shape overlapping with the first coil (41) in the thickness direction. 18.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

トランスチップは、厚さ方向において互いに反対側を向く上面及び下面を含む絶縁層と、絶縁層内に上面寄りに配置された第１コイルと、絶縁層内に下面寄りに配置され、第１コイルと対向する第２コイルと、上面に形成され、第１コイルと電気的に接続された第１パッドと、を含む。第１パッドは、厚さ方向から視て、第１コイルによって囲まれた内側領域に配置され、且つ、第１コイルの内周端から内側に５μｍ離れた位置よりも第１コイルに向けて延出した第１延出部分を含む。

Description

トランスチップ
　本開示は、トランスチップに関するものである。
　トランジスタ等のスイッチング素子のゲートにゲート電圧を印加するゲートドライバとして、たとえば絶縁型のゲートドライバが知られている。たとえば特許文献１には、一次側コイルおよび二次側コイルを有するトランスチップを含む電子部品が記載されている。
特開２０１８－７８１６９号公報
　ところで、上記のようなトランスチップにおいて、絶縁耐圧の向上が求められる場合がある。
　本開示の一態様であるトランスチップは、厚さ方向において互いに反対側を向く上面及び下面を含む絶縁層と、前記絶縁層内に前記上面寄りに配置された第１コイルと、前記絶縁層内に前記下面寄りに配置され、前記第１コイルと対向する第２コイルと、前記上面に形成され、前記第１コイルと電気的に接続された第１パッドと、を含み、前記第１パッドは、前記厚さ方向から視て、前記第１コイルによって囲まれた内側領域に配置され、且つ、前記第１コイルの内周端から内側に５μｍ離れた位置よりも前記第１コイルに向けて延出した第１延出部分を含む。
　本開示の一態様であるトランスチップによれば、絶縁耐圧の向上を図ることができる。
図１は、一実施形態の信号伝達装置の構成を模式的に示す回路図である。 図２は、図１の信号伝達装置の構成を模式的に示す平面図である。 図３は、図２の信号伝達装置の構成を模式的に示す断面図である。 図４は、図３の信号伝達装置のトランスチップを示す概略斜視図である。 図５は、図４のトランスチップの概略平面図である。 図６は、図４のトランスチップの第２コイルを示す概略平面図である。 図７は、図４のトランスチップの第１コイルを示す概略平面図である。 図８は、図５の８－８線断面図である。 図９は、図５の９－９線断面図である。 図１０は、図６の第１コイルの一部拡大平面図である。 図１１は、図１０の１１－１１線断面図である。 図１２は、図４のトランスチップにおける電界強度のシミュレーション結果を示す概略断面図である。 図１３は、比較例のトランスチップにおける電界強度のシミュレーション結果を示す概略断面図である。 図１４は、変更例のトランスチップを示す概略平面図である。 図１５は、図１４の一部拡大平面図である。 図１６は、変更例のトランスチップを示す一部概略平面図である。 図１７は、変更例のトランスチップを示す概略断面図である。 図１８は、変更例のトランスチップを示す概略断面図である。 図１９は、変更例のトランスチップを示す概略断面図である。 図２０は、変更例のトランスチップを示す一部概略平面図である。 図２１は、図２０のトランスチップを示す一部概略断面図である。 図２２は、変更例のトランスチップを示す一部概略平面図である。 図２３は、図２２のトランスチップを示す一部概略断面図である。 図２４は、変更例のトランスチップを示す概略平面図である。 図２５は、変更例のトランスチップを示す概略平面図である。 図２６は、変更例のトランスチップを示す概略平面図である。 図２７は、変更例の信号伝達装置の構成を模式的に示す回路図である。 図２８は、図２７の信号伝達装置の構成を模式的に示す平面図である。
　以下、添付図面を参照して本開示の信号伝達装置およびトランスチップのいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
　以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
　本明細書において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
　（一実施形態）
　（信号伝達装置の概略構成）
　図１から図３を参照して、一実施形態の信号伝達装置１０の概略構成について説明する。
　図１は、一実施形態の信号伝達装置１０の回路構成を模式的に示している。図２は、信号伝達装置１０の内部構成（平面構造）の一例を模式的に示している。図３は、信号伝達装置１０の内部構成（断面構造）の一部の一例を模式的に示している。なお、図３では、便宜上、ハッチング線を省略している。
　図１に示すように、信号伝達装置１０は、一例では、インバータ装置５００に適用される。インバータ装置５００は、制御回路（ＥＣＵ:Electronic Control Unit）５０３、信号伝達装置１０、スイッチング素子５０１，５０２を含む。信号伝達装置１０は、制御回路５０３によってスイッチング素子５０１を駆動するゲートドライバとして用いられる。図１では、スイッチング素子５０１を駆動させる信号伝達装置１０が示されている。
　スイッチング素子５０１はたとえば駆動電源に接続されるハイサイドのスイッチング素子であり、スイッチング素子５０２はローサイドのスイッチング素子である。スイッチング素子５０１，５０２としては、たとえばＳｉＭＯＳＦＥＴ（Si Metal-Oxide-Semiconductor Field-Effect Transistor）、ＳｉＣＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のトランジスタが挙げられる。
　信号伝達装置１０は、スイッチング素子５０１の制御端子に駆動電圧信号を印加する。なお、以降の説明では、一例としてスイッチング素子５０１，５０２としてＳｉＣＭＯＳＦＥＴが用いた場合について説明する。信号伝達装置１０は、スイッチング素子５０１，５０２ごとに設けられており、スイッチング素子５０１，５０２を個別に駆動させる。
　信号伝達装置１０は、第１電圧Ｖ１が印加される低圧回路２０と、第１電圧Ｖ１よりも高い第２電圧Ｖ２が印加される高圧回路３０と、低圧回路２０と高圧回路３０との間に設けられたトランス４０と、を備えている。すなわち、低圧回路２０と高圧回路３０とは、トランス４０を介して接続されている。第１電圧Ｖ１および第２電圧Ｖ２は直流電圧である。
　本実施形態の信号伝達装置１０は、制御回路５０３からの制御信号に基づいて、低圧回路２０からトランス４０を介して高圧回路３０に信号が伝達され、高圧回路３０から駆動電圧信号が出力されるように構成されている。
　低圧回路２０から高圧回路３０に向けて伝達される信号、すなわち低圧回路２０から出力される信号としては、たとえばスイッチング素子５０１を駆動させるための信号であり、一例としてはセット信号（ＳＥＴ）およびリセット信号（ＲＥＳＥＴ）が挙げられる。セット信号は制御回路５０３からの制御信号の立ち上がりを伝達する信号であり、リセット信号は制御回路５０３からの制御信号の立ち下がりを伝達する信号である。セット信号およびリセット信号は、スイッチング素子５０１の駆動電圧信号を生成するための信号であるともいえる。このため、セット信号およびリセット信号は、「第１信号」に対応している。
　より詳細には、低圧回路２０は、第１電圧Ｖ１が印加されることによって動作するように構成された回路である。低圧回路２０は、制御回路５０３と電気的に接続される回路であり、制御回路５０３から入力された制御信号に基づいてセット信号およびリセット信号を生成する。たとえば、低圧回路２０は、制御信号の立ち上がりに応答してセット信号を生成する一方、制御信号の立ち下がりに応答してリセット信号を生成する。そして、低圧回路２０は、生成したセット信号およびリセット信号を高圧回路３０に向けて送信する。
　高圧回路３０は、第２電圧Ｖ２が印加されることによって動作するように構成された回路である。高圧回路３０は、スイッチング素子５０１のゲートと電気的に接続される。高圧回路３０は、低圧回路２０から受信したセット信号およびリセット信号に基づいて、スイッチング素子５０１を駆動するための駆動電圧信号を生成し、その駆動電圧信号をスイッチング素子５０１のゲートに印加する。つまり、高圧回路３０は、低圧回路２０から出力された第１信号に基づいてスイッチング素子５０１のゲートに印加する駆動電圧信号を生成するともいえる。より詳細には、高圧回路３０は、セット信号に基づいてスイッチング素子５０１をオンする駆動電圧信号を生成し、その駆動電圧信号をスイッチング素子５０１のゲートに印加する。一方、高圧回路３０は、リセット信号に基づいてスイッチング素子５０１をオフする駆動電圧信号を生成し、その駆動電圧信号をスイッチング素子５０１のゲートに印加する。このように、信号伝達装置１０によってスイッチング素子５０１のオンオフが制御される。
　高圧回路３０は、たとえばセット信号およびリセット信号が入力されるＲＳ型フリップフロップ回路と、ＲＳ型フリップフロップ回路の出力信号に基づいて駆動電圧信号を生成するドライバ部と、を有している。ただし、高圧回路３０の具体的な回路構成は任意に変更可能である。
　本実施形態の信号伝達装置１０では、トランス４０によって低圧回路２０と高圧回路３０とが絶縁されている。より詳細には、トランス４０によって低圧回路２０と高圧回路３０との間で直流電圧が伝達されることが規制されている一方、セット信号やリセット信号などの各種信号の伝達は可能となっている。
　すなわち、低圧回路２０と高圧回路３０とが絶縁されている状態とは、低圧回路２０と高圧回路３０との間において、直流電圧の伝達が遮断されている状態を意味し、低圧回路２０および高圧回路３０間における信号の伝達については許容している。
　信号伝達装置１０の絶縁耐圧は、たとえば２５００Ｖｒｍｓ以上７５００Ｖｒｍｓ以下である。本実施形態の信号伝達装置１０の絶縁耐圧は、５０００Ｖｒｍｓ程度である。ただし、信号伝達装置１０の絶縁耐圧の具体的な数値はこれに限られず任意である。
　本実施形態では、低圧回路２０のグランドＧＮＤ１と高圧回路３０のグランドＧＮＤ２とが独立して設けられている。以下、低圧回路２０のグランドＧＮＤ１の電位を第１基準電位とし、高圧回路３０のグランドＧＮＤ２の電位を第２基準電位とする。この場合、第１電圧Ｖ１は第１基準電位からの電圧であり、第２電圧Ｖ２は第２基準電位からの電圧である。第１電圧Ｖ１はたとえば４．５Ｖ以上５．５Ｖ以下であり、第２電圧Ｖ２はたとえば９Ｖ以上２４Ｖ以下である。
　（トランス）
　以下、トランス４０について詳細に説明する。
　本実施形態の信号伝達装置１０は、低圧回路２０から高圧回路３０に向けて伝達する２つの信号に対応して、２つのトランス４０を含む。便宜上、２つのトランス４０のうちの一方をトランス４０Ａとし、２つのトランス４０のうちの他方をトランス４０Ｂとする。一例では、トランス４０Ａは、セット信号の伝達に用いられる。トランス４０Ｂは、リセット信号の伝達に用いられる。一例では、セット信号およびリセット信号は、高圧回路３０に含まれる受信回路におけるセット信号およびリセット信号であってよい。
　信号伝達装置１０は、低圧回路２０とトランス４０Ａとを接続する低圧信号線２１Ａと、低圧回路２０とトランス４０Ｂとを接続する低圧信号線２１Ｂと、を備えている。このため、低圧信号線２１Ａは、セット信号を低圧回路２０からトランス４０Ａに伝達する。低圧信号線２１Ｂは、リセット信号を低圧回路２０からトランス４０Ｂに伝達する。
　信号伝達装置１０は、トランス４０Ａと高圧回路３０とを接続する高圧信号線３１Ａと、トランス４０Ｂと高圧回路３０とを接続する高圧信号線３１Ｂと、を備えている。このため、高圧信号線３１Ａは、セット信号をトランス４０Ａから高圧回路３０に伝達する。高圧信号線３１Ｂは、リセット信号をトランス４０Ｂから高圧回路３０に伝達する。
　トランス４０Ａは、低圧回路２０から高圧回路３０にセット信号を伝達する一方、低圧回路２０と高圧回路３０とを電気的に絶縁している。トランス４０Ｂは、低圧回路２０から高圧回路３０にリセット信号を伝達する一方、低圧回路２０と高圧回路３０とを電気的に絶縁している。
　トランス４０Ａ，４０Ｂは、第１コイル４１と第２コイル４２とを有している。第１コイル４１と第２コイル４２とは、互いに電気的に絶縁されており、かつ磁気結合可能に構成されている。
　トランス４０Ａの第２コイル４２は、低圧信号線２１Ａによって低圧回路２０に接続されている一方、低圧回路２０のグランドＧＮＤ１に接続されている。つまり、トランス４０Ａの第２コイル４２の第１端は低圧回路２０に電気的に接続されており、トランス４０Ａの第２コイル４２の第２端は低圧回路２０のグランドＧＮＤ１に電気的に接続されている。トランス４０Ｂの第２コイル４２は、低圧信号線２１Ｂによって低圧回路２０に接続されている一方、低圧回路２０のグランドＧＮＤ１に接続されている。つまり、トランス４０Ｂの第２コイル４２の第１端は低圧回路２０に電気的に接続されており、トランス４０Ｂの第２コイル４２の第２端は低圧回路２０のグランドＧＮＤ１に電気的に接続されている。したがって、トランス４０Ａ，４０Ｂの第２コイル４２の第２端の電位は、第１基準電位となる。第１基準電位は、たとえば０Ｖである。
　トランス４０Ａの第１コイル４１は、高圧信号線３１Ａによって高圧回路３０に接続されている一方、高圧回路３０のグランドＧＮＤ２に接続されている。つまり、トランス４０Ａの第１コイル４１の第１端は高圧回路３０に電気的に接続されており、トランス４０Ａの第１コイル４１の第２端は高圧回路３０のグランドＧＮＤ２に電気的に接続されている。トランス４０Ｂの第１コイル４１は、高圧信号線３１Ｂによって高圧回路３０に接続されている一方、高圧回路３０のグランドＧＮＤ２に接続されている。つまり、トランス４０Ｂの第１コイル４１の第１端は高圧回路３０に電気的に接続されており、トランス４０Ｂの第１コイル４１の第２端は高圧回路３０のグランドＧＮＤ２に電気的に接続されている。したがって、トランス４０Ａ，４０Ｂの第１コイル４１の第２端の電位は、第２基準電位となる。高圧回路３０のグランドＧＮＤ２は、スイッチング素子５０１のソースに接続されている。したがって、第２基準電位は、インバータ装置５００の駆動にともない変動し、たとえば６００Ｖ以上となる場合がある。
　図２は、信号伝達装置１０の内部構成を示す平面図の一例を示している。図３は、信号伝達装置１０の内部構成を示す断面図の一例を示している。なお、図１では、信号伝達装置１０の回路構成を簡略化して示しているため、図２の信号伝達装置１０の外部端子の数は、図１の信号伝達装置１０の外部端子の数よりも多い。ここで、信号伝達装置１０の外部端子の数とは、信号伝達装置１０と、制御回路５０３やスイッチング素子５０１（図１参照）等の信号伝達装置１０の外部の電子部品とを接続可能な外部電極の数である。また、図２の信号伝達装置１０における低圧回路２０から高圧回路３０に信号を伝達する信号線の数（後述するワイヤＷ１～Ｗ４の数）は、図１の信号伝達装置１０の信号線の数よりも多い。
　図２に示すように、信号伝達装置１０は、複数の半導体チップが１パッケージ化された半導体装置であり、たとえばインバータ装置５００に設けられた回路基板に実装されている。なお、各スイッチング素子５０１，５０２は、上記回路基板とは別の実装基板に実装されている。この実装基板には、冷却器が取り付けられている。
　信号伝達装置１０のパッケージ形式は、ＳＯ（Small Outline）系であり、本実施形態ではＳＯＰ（Small Outline Package）である。信号伝達装置１０は、低圧回路チップ６０、高圧回路チップ７０、およびトランスチップ８０は、たとえば半導体チップである。低圧回路チップ６０は低圧リードフレーム１００に搭載されている。高圧回路チップ７０は、高圧リードフレーム１１０に搭載されている。モールド樹脂１２０は、各リードフレーム１００，１１０の一部および各チップ６０，７０，８０を封止する。なお、本実施形態では、トランスチップ８０およびモールド樹脂１２０は、低圧回路２０と高圧回路３０とを絶縁する「絶縁モジュール」に対応している。また、図２において、モールド樹脂１２０は、信号伝達装置１０の内部構造を説明する都合上、二点鎖線で示されている。また、信号伝達装置１０のパッケージ形式は任意に変更可能である。
　モールド樹脂１２０は、電気絶縁性を有する材料により形成されている。この樹脂は、たとえば黒色のエポキシ樹脂を含む樹脂である。モールド樹脂１２０は、ｚ方向を厚さ方向とする矩形板状に形成されている。モールド樹脂１２０は、４つの樹脂側面１２１～１２４を有している。より詳細には、モールド樹脂１２０は、ｘ方向の両端面としての樹脂側面１２１，１２２と、ｙ方向の両端面としての樹脂側面１２３，１２４と、を備えている。ｘ方向およびｙ方向は、ｚ方向に対して直交する方向である。ｘ方向およびｙ方向は互いに直交している。ｘ方向は「第１方向」に相当する。ｙ方向は「第２方向」に相当する。なお、以降の説明において、平面視とは、ｚ方向から視ることを意味する。
　低圧リードフレーム１００および高圧リードフレーム１１０はそれぞれ、導体であり、本実施形態ではＣｕ（銅）、Ｆｅ（鉄）、等を含む材料により形成されている。各リードフレーム１００，１１０は、モールド樹脂１２０の内外に跨って設けられている。
　低圧リードフレーム１００は、モールド樹脂１２０内に配置されている低圧ダイパッド１０１と、モールド樹脂１２０の内外に跨って配置されている複数の低圧リード１０２と、を有している。各低圧リード１０２は、制御回路５０３（図１参照）等の外部の電子機器と電気的に接続する外部端子を構成している。
　本実施形態では、低圧ダイパッド１０１には、低圧回路チップ６０およびトランスチップ８０の双方が搭載されている。平面視において、低圧ダイパッド１０１は、そのｙ方向の中央がモールド樹脂１２０のｙ方向の中央よりも樹脂側面１２３の近くとなるように配置されている。本実施形態では、低圧ダイパッド１０１は、モールド樹脂１２０から露出していない。平面視における低圧ダイパッド１０１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。
　複数の低圧リード１０２は、ｘ方向において互いに離間して配列されている。複数の低圧リード１０２のうちｘ方向の両端部に配置された低圧リード１０２のそれぞれは、低圧ダイパッド１０１と一体化されている。各低圧リード１０２の一部は、樹脂側面１２３からモールド樹脂１２０の外方に向けて突出している。
　高圧リードフレーム１１０は、モールド樹脂１２０内に配置されている高圧ダイパッド１１１と、モールド樹脂１２０の内外に跨って配置されている複数の高圧リード１１２と、を有している。各高圧リード１１２は、スイッチング素子５０１（図１参照）のゲート等の外部の電子機器と電気的に接続する外部端子を構成している。
　高圧ダイパッド１１１には、高圧回路チップ７０が搭載されている。平面視において、高圧ダイパッド１１１は、ｙ方向において低圧ダイパッド１０１よりも樹脂側面１２４の近くに配置されている。本実施形態では、高圧ダイパッド１１１は、モールド樹脂１２０から露出していない。平面視における高圧ダイパッド１１１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。
　低圧ダイパッド１０１と高圧ダイパッド１１１とは、ｙ方向において離間して配列されている。このため、ｙ方向は、両ダイパッド１０１，１０１の配列方向ともいえる。
　低圧ダイパッド１０１および高圧ダイパッド１１１のｙ方向の寸法は、搭載する半導体チップのサイズや数によって設定される。本実施形態では、低圧ダイパッド１０１に低圧回路チップ６０およびトランスチップ８０が搭載され、高圧ダイパッド１１１に高圧回路チップ７０が搭載されている。このため、低圧ダイパッド１０１のｙ方向の寸法が高圧ダイパッド１１１のｙ方向の寸法よりも大きくなる。
　複数の高圧リード１１２は、ｘ方向において互いに離間して配列されている。複数の高圧リード１１２のうち一対の高圧リード１１２は、高圧ダイパッド１１１と一体化されている。各高圧リード１１２の一部は、樹脂側面１２４からモールド樹脂１２０の外方に向けて突出している。
　本実施形態では、高圧リード１１２の数は、低圧リード１０２の数と同じである。図２から分かるように、複数の低圧リード１０２および複数の高圧リード１１２は、低圧ダイパッド１０１および高圧ダイパッド１１１の配列方向（ｙ方向）と直交する方向（ｘ方向）に配列されている。なお、高圧リード１１２の数および低圧リード１０２の数のそれぞれは、任意に変更可能である。
　本実施形態では、低圧ダイパッド１０１は、低圧ダイパッド１０１と一体化された一対の低圧リード１０２によって支持されている。高圧ダイパッド１１１は、高圧ダイパッド１１１と一体化された一対の高圧リード１１２によって支持されている。このため、各ダイパッド１０１，１０１には、樹脂側面１２１，１２２から露出する吊りリードが設けられていない。このため、低圧リードフレーム１００と高圧リードフレーム１１０との間の絶縁距離を大きく取ることができる。
　低圧回路チップ６０、高圧回路チップ７０、およびトランスチップ８０は、ｙ方向において互いに離間して配列されている。ｙ方向において低圧リード１０２から高圧リード１１２に向けて、低圧回路チップ６０、トランスチップ８０、および高圧回路チップ７０の順に配列されている。
　低圧回路チップ６０は、図１に示す低圧回路２０を含む。平面視における低圧回路チップ６０の形状は、短辺および長辺を有する矩形状である。平面視において、低圧回路チップ６０は、長辺がｘ方向に沿い、短辺がｙ方向に沿うように低圧ダイパッド１０１に搭載されている。図３に示すように、低圧回路チップ６０は、ｚ方向において互いに反対側を向くチップ主面６０ｓおよびチップ裏面６０ｒを有している。低圧回路チップ６０のチップ裏面６０ｒは、導電性接合材ＳＤによって低圧ダイパッド１０１に接合されている。導電性接合材ＳＤは、はんだやＡｇ（銀）ペースト等が用いられる。
　低圧回路チップ６０のチップ主面６０ｓには、複数の第１電極パッド６１、複数の第２電極パッド６２、および複数の第３電極パッド６３が形成されている。各電極パッド６１～６３は、低圧回路２０と電気的に接続されている。
　複数の第１電極パッド６１は、チップ主面６０ｓのうちチップ主面６０ｓのｙ方向の中央よりも低圧リード１０２の近くに配置されている。複数の第１電極パッド６１は、ｘ方向に配列されている。複数の第２電極パッド６２は、チップ主面６０ｓのｙ方向の両端部のうちトランスチップ８０に近い方の端部に配置されている。複数の第２電極パッド６２は、ｘ方向に配列されている。複数の第３電極パッド６３は、チップ主面６０ｓのｘ方向の両端部に配置されている。
　高圧回路チップ７０は、図１に示す高圧回路３０を含む。平面視における高圧回路チップ７０の形状は、短辺および長辺を有する矩形状である。平面視において、高圧回路チップ７０は、長辺がｘ方向に沿い、短辺がｙ方向に沿うように高圧ダイパッド１１１に搭載されている。図３に示すように、高圧回路チップ７０は、ｚ方向において互いに反対側を向くチップ主面７０ｓおよびチップ裏面７０ｒを有している。高圧回路チップ７０のチップ裏面７０ｒは、導電性接合材ＳＤによって高圧ダイパッド１１１に接合されている。
　高圧回路チップ７０のチップ主面７０ｓには、複数の第１電極パッド７１、複数の第２電極パッド７２、および複数の第３電極パッド７３が形成されている。各電極パッド７１～７３は、高圧回路３０と電気的に接続されている。
　複数の第１電極パッド７１は、チップ主面７０ｓのｙ方向の両端部のうちトランスチップ８０に近い方の端部に配置されている。複数の第１電極パッド７１は、ｘ方向に配列されている。複数の第２電極パッド７２は、チップ主面７０ｓのｙ方向の両端部のうちトランスチップ８０から遠い方の端部に配置されている。すなわち、複数の第２電極パッド７２は、チップ主面７０ｓのｙ方向の両端部のうち高圧リード１１２に近い方の端部に配置されている。複数の第２電極パッド７２は、ｘ方向に配列されている。複数の第３電極パッド７３は、チップ主面７０ｓのｘ方向の両端部に配置されている。
　トランスチップ８０は、図１に示すトランス４０（４０Ａ，４０Ｂ）を含む。平面視におけるトランスチップ８０の形状は、短辺および長辺を有する矩形状である。本実施形態では、平面視において、トランスチップ８０は、長辺がｘ方向に沿い、短辺がｙ方向に沿うように低圧ダイパッド１０１に搭載されている。
　トランスチップ８０は、低圧回路チップ６０のｙ方向の隣に配置されている。トランスチップ８０は、低圧回路チップ６０よりも高圧回路チップ７０に近い位置に配置されている。つまり、トランスチップ８０は、低圧回路チップ６０と高圧回路チップ７０とのｙ方向の間に配置されている。
　図３に示すように、トランスチップ８０は、ｚ方向において互いに反対側を向くチップ主面８０ｓおよびチップ裏面８０ｒを有している。トランスチップ８０のチップ裏面８０ｒは、導電性接合材ＳＤによって低圧ダイパッド１０１に接合されている。
　図２に示すように、トランスチップ８０のチップ主面８０ｓには、複数の第１電極パッド８１および複数の第２電極パッド８２が形成されている。
　複数の第２電極パッド８２は、たとえばチップ主面８０ｓのｙ方向の両端部のうち低圧回路チップ６０に近い方の端部に配置されている。複数の第２電極パッド８２は、ｘ方向に配列されている。複数の第１電極パッド８１は、たとえばチップ主面８０ｓのｙ方向の中央付近に配置されている。複数の第１電極パッド８１は、ｘ方向に配列されている。
　図２に示すように、信号伝達装置１０の絶縁耐圧を予め設定された絶縁耐圧とするため、各リードフレーム１００，１１０が最も接近する低圧ダイパッド１０１と高圧ダイパッド１１１とを互いに離間させる必要がある。このため、平面視において、高圧回路チップ７０とトランスチップ８０との間の距離は、低圧回路チップ６０とトランスチップ８０との間の距離よりも大きくなる。
　低圧回路チップ６０、トランスチップ８０、および高圧回路チップ７０のそれぞれには、複数のワイヤＷ１～Ｗ４が接続されている。各ワイヤＷ１～Ｗ４は、ワイヤボンディング装置によって形成されるボンディングワイヤであり、たとえばＡｕ（金）、Ａｌ（アルミニウム）、Ｃｕ等を含む導体により形成されている。
　低圧回路チップ６０は、ワイヤＷ１によって低圧リードフレーム１００と電気的に接続されている。より詳細には、低圧回路チップ６０の複数の第１電極パッド６１および複数の第３電極パッド６３と、複数の低圧リード１０２とがワイヤＷ１によって接続されている。低圧回路チップ６０の複数の第３電極パッド６３と、複数の低圧リード１０２のうち低圧ダイパッド１０１と一体化された一対の低圧リード１０２とがワイヤＷ１によって接続されている。これにより、低圧回路２０と複数の低圧リード１０２（信号伝達装置１０の外部電極のうち制御回路５０３と電気的に接続される外部電極）とが電気的に接続されている。本実施形態では、低圧ダイパッド１０１と一体化された一対の低圧リード１０２がグランド端子を構成し、かつワイヤＷ１によって低圧回路２０と低圧ダイパッド１０１とが電気的に接続されている。このため、低圧ダイパッド１０１が低圧回路２０のグランドＧＮＤ１と同じ電位となる。
　高圧回路チップ７０と高圧リードフレーム１１０の複数の高圧リード１１２とのそれぞれは、ワイヤＷ４によって電気的に接続されている。より詳細には、高圧回路チップ７０の複数の第２電極パッド７２および複数の第３電極パッド７３と、高圧リード１１２とがワイヤＷ４によって接続されている。これにより、高圧回路３０と複数の高圧リード１１２（信号伝達装置１０の外部電極のうちスイッチング素子５０１等と電気的に接続される外部電極）とが電気的に接続されている。本実施形態では、高圧ダイパッド１１１と一体化された一対の高圧リード１１２がグランド端子を構成し、かつワイヤＷ４によって高圧回路３０と高圧ダイパッド１１１とが電気的に接続されている。このため、高圧ダイパッド１１１が高圧回路３０のグランドＧＮＤ２と同じ電位となる。
　トランスチップ８０は、低圧回路チップ６０とワイヤＷ２によって接続されている。また、トランスチップ８０は、高圧回路チップ７０とワイヤＷ３によって接続されている。より詳細には、トランスチップ８０の複数の第２電極パッド８２は、低圧回路チップ６０の複数の第２電極パッド６２とワイヤＷ２によって接続されている。トランスチップ８０の複数の第１電極パッド８１は、高圧回路チップ７０の複数の第１電極パッド７１とワイヤＷ３によって接続されている。
　なお、トランス４０Ａおよびトランス４０Ｂの第２コイル４２（ともに図１参照）の双方は、ワイヤＷ２および低圧回路チップ６０等を介して低圧回路２０のグランドＧＮＤ１に電気的に接続されている。トランス４０Ａおよびトランス４０Ｂの第１コイル４１（ともに図１参照）は、ワイヤＷ３および高圧回路チップ７０等を介して高圧回路３０のグランドＧＮＤ２に電気的に接続されている。
　（トランスチップの構成）
　図４～図１１を参照して、トランスチップ８０の構成の一例について説明する。
　以降の説明では、図８、図９に示すトランスチップ８０のチップ裏面８０ｒからチップ主面８０ｓに向かう方向を上方とし、チップ主面８０ｓからチップ裏面８０ｒに向かう方向を下方とする。
　図４は、トランスチップ８０の外観を示す斜視図である。
　図５は、トランスチップ８０の平面図である。なお、図５では、説明の便宜上、パッシベーション膜１６０が二点鎖線で示され、トランス４０Ａ，４０Ｂと、後述する浮遊ダミー配線１５０と、をそれぞれ破線で示されている。
　図６は、トランスチップ８０について、第２コイル４２のｚ方向の位置においてｘｙ平面で切った断面図であり、第２コイル４２の接続関係を示している。図７は、トランスチップ８０について、第１コイル４１のｚ方向の位置においてｘｙ平面で切った断面図であり、第１コイル４１の接続関係を示している。なお、図６および図７では、便宜上、ハッチングを省略している。
　図８は、図５の８－８線に沿って切ったトランスチップ８０の断面図であり、第１コイル４１、浮遊ダミー配線１５０、第１パッド８１Ａの断面構造を示している。図９は、図５の９－９線に沿って切ったトランスチップ８０の断面図であり、外側ダミー配線４４、浮遊ダミー配線１５０、第２パッド８１Ｃ、および第４パッド８２Ｃの断面構造を示している。図８および図９では、便宜上、一部の構成部材についてハッチングを省略している。
　図１０は、トランスチップ８０の一部を拡大した概略平面図であり、第１パッド８１Ａおよび第２パッド８１Ｃと、第１コイル４１および浮遊ダミー配線１５０について示している。図１１は、図１０の１１－１１線に沿って切ったトランスチップ８０の断面図であり、第１コイル４１、第１パッド８１Ａ、第２パッド８１Ｃの断面構造を示している。
　図５に示すように、本実施形態のトランスチップ８０は、２対のトランス４０Ａ，４０Ｂを備えている。より詳細には、トランスチップ８０は、２対のトランス４０Ａ，４０Ｂを１チップ化した半導体チップである。つまり、トランスチップ８０は、低圧回路チップ６０と高圧回路チップ７０（ともに図２参照）とは別に設けられている。
　トランス４０Ａ，４０Ｂは、平面視において、チップ主面８０ｓのｙ方向の中央付近に配置されている。一例では、平面視において、複数の第１電極パッド８１とトランス４０Ａ，４０Ｂとは互いに重ならない位置に配置されている。各電極パッド８１，８２は、トランス４０Ａ，４０Ｂと電気的に接続されている。
　第１電極パッド８１は、トランス４０Ａ，４０Ｂの内側領域４１Ａに配置された第１パッド８１Ａと、トランス４０Ａ，４０Ｂの外側に配置された第２パッド８１Ｃと、を含む。第１パッド８１Ａは、トランス４０Ａ，４０Ｂにそれぞれ電気的に接続されている。一例では、第２パッド８１Ｃは、トランス４０Ａとトランス４０Ｂとの間に配置されている。第２パッド８１Ｃは、トランス４０Ａおよびトランス４０Ｂと電気的に接続されている。第２パッド８１Ｃは、２つのトランス４０Ａ，４０Ｂに対する共通のパッドとして設けられているといえる。
　第１パッド８１Ａは、平面視において、第１電極パッド８１が配列されたｘ方向の長さに対して、ｘ方向と直交するｙ方向の長さが大きい形状を有している。一例では、第１パッド８１Ａの形状は、ｙ方向に長い長円形状である。第２パッド８１Ｃは、平面視において、第１電極パッド８１が配列されたｘ方向の長さに対して、ｘ方向と直交するｙ方向の長さが大きい形状を有している。一例では、第２パッド８１Ｃの形状は、ｙ方向に長い長方形状である。
　平面視において、複数の第２電極パッド８２は、２つのトランス４０Ａおよび２つのトランス４０Ｂとｘ方向に揃う位置と、トランス４０Ａとトランス４０Ｂとのｘ方向の間とそれぞれ配置されている。複数の第２電極パッド８２は、ｙ方向において、トランス４０Ａ，４０Ｂよりもチップ側面８０２の近くに配置されている。換言すると、複数の第２電極パッド８２は、トランス４０Ａ，４０Ｂとチップ側面８０２とのｙ方向の間に配置されている。平面視において、複数の第２電極パッド８２は、トランス４０Ａ，４０Ｂよりも低圧リード１０２（図２参照）の近くに配置されているともいえる。
　第２電極パッド８２は、平面視において、第２電極パッド８２が配列されたｘ方向に長い形状を有している。一例では、第２電極パッド８２の形状は、ｘ方向に長い長方形状である。第２電極パッド８２は、第１電極パッド８１の第１パッド８１Ａに対応する第３パッド８２Ａと、第１電極パッド８１の第２パッド８１Ｃに対応する第４パッド８２Ｃと、を含む。本実施形態のトランスチップ８０は、第３パッド８２Ａは、トランス４０Ａ，４０Ｂにそれぞれ電気的に接続されている。第４パッド８２Ｃは、トランス４０Ａおよびトランス４０Ｂと電気的に接続されている。第４パッド８２Ｃは、２つのトランス４０Ａ，４０Ｂに対する共通のパッドとして設けられているといえる。
　第３パッド８２Ａは、ｙ方向から視て、トランス４０Ａ，４０Ｂと重なる位置に配置されている。第４パッド８２Ｃは、ｙ方向から視て、トランス４０Ａとトランス４０Ｂとのｘ方向の間の部分と重なる位置に配置されている。したがって、複数の第２電極パッド８２（８２Ａ，８２Ｃ）は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。
　各対のトランス４０Ａ，４０Ｂは同じ構成である。さらに、トランス４０Ｂは、トランス４０Ａと同様に構成されている。したがって、トランス４０Ａについて構造の詳細を説明し、トランス４０Ｂの説明を省略する。
　図５に示すように、トランスチップ８０は、チップ主面８０ｓおよびチップ裏面８０ｒの双方と直交する４つのチップ側面８０１，８０２，８０３，８０４を有している。チップ側面８０１～８０４は、チップ主面８０ｓとチップ裏面８０ｒとのｚ方向の間に設けられている。チップ側面８０１，８０２はトランスチップ８０のｙ方向の両端面を構成し、チップ側面８０３，８０４はトランスチップ８０のｘ方向の両端面を構成している。平面視において、チップ側面８０１，８０２はトランスチップ８０の長辺を構成し、チップ側面８０３，８０４はトランスチップ８０の短辺を構成している。本実施形態では、チップ側面８０１はチップ側面８０２よりも高圧回路チップ７０（図２参照）に近い側面であり、チップ側面８０２はチップ側面８０１よりも低圧回路チップ６０（図２参照）に近い側面である。
　図５、図８、図９に示すように、トランスチップ８０は、基板８３と、基板８３上に形成された絶縁層８４と、を有している。
　基板８３は、たとえば半導体基板により構成されている。基板８３は、本実施形態ではＳｉ（シリコン）を含む材料から形成された基板である。基板８３に用いられるＳｉ基板としては、単結晶の真性半導体材料から構成される半導体基板、アクセプタ型不純物を含むｐ型半導体基板、ドナー型不純物を含むｎ型半導体基板、等があげられる。
　なお、基板８３は、半導体基板として、ワイドバンドギャップ半導体や化合物半導体が用いられてもよい。また、基板８３は、半導体基板に代えて、ガラスを含む材料で形成された絶縁基板が用いられてもよい。ワイドバンドギャップ半導体は、２．０ｅＶ以上のバンドギャップを有する半導体基板である。ワイドバンドギャップ半導体は、ＳｉＣ（炭化シリコン）、ＧａＮ（窒化ガリウム）、Ｇａ２Ｏ３（酸化ガリウム）、等であってもよい。化合物半導体は、ＩＩＩ－Ｖ族化合物半導体であってもよい。化合物半導体は、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＧａＮ、およびＧａＡｓ（ヒ化ガリウム）のうち少なくとも１つを含んでいてもよい。
　基板８３は、ｚ方向において互いに反対側を向く基板主面８３ｓおよび基板裏面８３ｒを有している。基板裏面８３ｒは、トランスチップ８０のチップ裏面８０ｒを構成している。
　図８、図９に示すように、本実施形態の絶縁層８４は、基板８３の基板主面８３ｓから、ｚ方向に積層された複数の絶縁膜８５を有している。つまり、ｚ方向は、絶縁層８４の厚さ方向であるともいえる。また、ｚ方向は、絶縁膜８５の積層方向であるともいえる。絶縁層８４は、基板８３の基板主面８３ｓ上に形成されている。絶縁層８４は、上面８４ｓと、上面８４ｓとは反対側を向く下面８４ｒとを含む。
　絶縁膜８５は、第１絶縁膜８５Ａと、第１絶縁膜８５Ａ上に形成された第２絶縁膜８５Ｂと、を有している。第１絶縁膜８５Ａは、薄膜であり、たとえばエッチングストッパ層である。第１絶縁膜８５Ａは、ＳｉＮ（窒化シリコン）、ＳｉＣ、ＳｉＣＮ（窒素添加炭化シリコン）等を含む材料により形成されている。本実施形態では、第１絶縁膜８５Ａは、ＳｉＮを含む材料により形成されている。第２絶縁膜８５Ｂは、たとえば層間絶縁膜である。第２絶縁膜８５Ｂは、ＳｉＯ２（酸化シリコン）を含む材料により形成されている。第２絶縁膜８５Ｂの厚さは、第１絶縁膜８５Ａの厚さよりも厚い。第１絶縁膜８５Ａの厚さは、１００ｎｍ以上１０００ｎｍ未満であってもよい。第２絶縁膜８５Ｂの厚さは、１０００ｎｍ以上３０００ｎｍ以下であってもよい。本実施形態では、第１絶縁膜８５Ａの厚さはたとえば３００ｎｍ程度であり、第２絶縁膜８５Ｂの厚さはたとえば２０００ｎｍ程度である。
　基板８３の基板主面８３ｓと接する最下層の絶縁膜８５Ｌと、最上層の絶縁膜８５Ｕの双方は、第２絶縁膜８５Ｂにより構成されている。一例では、最下層の絶縁膜８５Ｌおよび最上層の絶縁膜８５Ｕの双方の厚さは、他の絶縁膜８５よりも薄い。最下層の絶縁膜８５Ｌおよび最上層の絶縁膜８５Ｕの双方の厚さは、第１絶縁膜８５Ａの厚さ以上であり、第２絶縁膜８５Ｂの厚さ以下である。
　なお、最下層の絶縁膜８５Ｌおよび最上層の絶縁膜８５Ｕの双方の厚さは任意に変更可能である。一例では、最下層の絶縁膜８５Ｌおよび最上層の絶縁膜８５Ｕの双方の厚さは、第２絶縁膜８５Ｂの厚さよりも厚くてもよく、第１絶縁膜８５Ａおよび第２絶縁膜８５Ｂにより構成される絶縁膜８５の厚さ以上であってもよい。
　（第２コイル）
　図６に示すように、トランス４０Ａ，４０Ｂの第２コイル４２は、第２コイル配線４６により構成されている。第２コイル配線４６の形状は、平面視において、楕円渦巻状である。第２コイル４２は、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷ（タングステン）のうち１つまたは複数が適宜選択されたものを含む材料により構成される。第２コイル配線４６の内側には、内側端部配線５７が配置され、第２コイル配線４６の外側には外側端部配線５８が配置されている。第２コイル配線４６の一方の端部は、内側端部配線５７と電気的に接続され、第２コイル配線４６の他方の端部は外側端部配線５８と電気的に接続されている。
　内側端部配線５７および外側端部配線５８は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。外側端部配線５８は、トランス４０Ａ，４０Ｂの第２コイル４２に対して共通の端部配線として構成されている。なお、トランス４０Ａ，４０Ｂの第２コイル４２とのそれぞれに対して外側端部配線を設ける構成としてもよい。
　図６、図８に示すように、内側端部配線５７は、接続配線１３１Ａにより、第３パッド８２Ａに接続されている。接続配線１３１Ａは、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により形成されている。
　図８に示すように、接続配線１３１Ａは、複数の絶縁膜８５を貫通するようにｚ方向に延びる第１配線部１３２Ａと、ｙ方向に延びる第２配線部１３３Ａと、を有している。
　第１配線部１３２Ａは、平面視において第３パッド８２Ａと重なる位置に配置されており、第３パッド８２Ａに接続されている。第１配線部１３２Ａは、複数の絶縁膜８５のうち最上層の絶縁膜８５Ｕの下の絶縁膜８５から最下層の絶縁膜８５Ｌよりも２つ上の絶縁膜８５までを貫通している。第１配線部１３２Ａは、平板状の配線部と複数のビアとを有している。配線部は、各コイル４１，４２が設けられる絶縁膜８５１，８５２と同じ位置にそれぞれ設けられる。ビアは、両配線部のｚ方向の間、上方の配線部と第３パッド８２Ａとの間、および下方の配線部と第２配線部１３３Ａとの間にそれぞれ設けられる。
　第２配線部１３３Ａは、第１配線部１３２Ａよりも基板８３の近くに設けられている。第２配線部１３３Ａは、第２コイル４２よりも基板８３の近くに設けられている。本実施形態では、第２配線部１３３Ａは、複数の絶縁膜８５のうち最下層の絶縁膜８５Ｌよりも１つ上の絶縁膜８５に設けられている。第２配線部１３３Ａのｘ方向の両端部のうちトランスチップ８０のチップ側面８０２に近い方の第１端部は、平面視において第１配線部１３２Ａと重なる位置に設けられている。第２配線部１３３Ａは、第１配線部１３２Ａに接続されている。第２配線部１３３Ａにおいて、第１端部と反対側の第２端部は、平面視においてトランス４０Ａの第２コイル４２と重なる位置に設けられている。詳しくは、第２端部は、平面視においてトランス４０Ａの第２コイル４２が接続された内側端部配線５７と重なる位置に設けられている。第２配線部１３３Ａは、第２配線部１３３Ａと内側端部配線５７とを接続する複数のビア１３４Ａを有している。
　図６、図９に示すように、外側端部配線５８は、接続配線１３１Ｃにより、第４パッド８２Ｃに電気的に接続されている。接続配線１３１Ｃは、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により形成されている。
　図９に示すように、接続配線１３１Ｃは、複数の絶縁膜８５を貫通するようにｚ方向に延びる第１配線部１３２Ｃと、ｙ方向に延びる第２配線部１３３Ｃと、を有している。
　第１配線部１３２Ｃは、接続配線１３１Ａの第１配線部１３２Ａと同様に構成されている。
　第１配線部１３２Ｃは、平面視において第４パッド８２Ｃと重なる位置に配置されており、第４パッド８２Ｃに接続されている。第１配線部１３２Ｃは、複数の絶縁膜８５のうち最上層の絶縁膜８５Ｕの下の絶縁膜８５から最下層の絶縁膜８５Ｌよりも２つ上の絶縁膜８５までを貫通している。第１配線部１３２Ｃは平板状の配線部と複数のビアとを有している。配線部は、各コイル４１，４２が設けられる絶縁膜８５１，８５２と同じ位置にそれぞれ設けられる。ビアは、両配線部のｚ方向の間、上方の配線部と第３パッド８２Ａとの間、および下方の配線部と第２配線部１３３Ｃとの間にそれぞれ設けられる。
　第２配線部１３３Ｃは、第１配線部１３２Ｃよりも基板８３の近くに設けられている。第２配線部１３３Ｃは、第２コイル４２よりも基板８３の近くに設けられている。本実施形態では、第２配線部１３３Ｃは、複数の絶縁膜８５のうち最下層の絶縁膜８５Ｌよりも１つ上の絶縁膜８５に設けられている。第２配線部１３３Ｃのｘ方向の両端部のうちトランスチップ８０のチップ側面８０２に近い方の第１端部は、平面視において第１配線部１３２Ｃと重なる位置に設けられている。第２配線部１３３Ｃは、第１配線部１３２Ｃに接続されている。第２配線部１３３Ｃにおいて、第１端部と反対側の第２端部は、平面視においてトランス４０Ａの第２コイル４２と重ならない位置に設けられている。詳しくは、第２端部は、平面視においてトランス４０Ａの第２コイル４２が接続された外側端部配線５８と重なる位置に設けられている。第２配線部１３３Ｃは、第２配線部１３３Ｃと外側端部配線５８とを接続する複数のビア１３４Ｃを有している。接続配線１３１Ｃの第２配線部１３３Ｃは、最下層の絶縁膜８５Ｌを貫通するビア１３６により、基板８３と電気的に接続されている。なお、ビア１３６は省略されてもよい。
　（第１コイル）
　図７に示すように、トランス４０Ａ，４０Ｂの第１コイル４１は、第１コイル配線４３を含む。第１コイル配線４３の形状は、平面視において、楕円渦巻状である。第１コイル４１は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。第１コイル配線４３の内側領域４１Ａには、第１パッド８１Ａが配置されている。第１コイル配線４３の外側には第２パッド８１Ｃが配置されている。第１コイル配線４３の一方の端部は、第１パッド８１Ａと電気的に接続され、第１コイル配線４３の他方の端部は第２パッド８１Ｃと電気的に接続されている。
　第１電極パッド８１（第１パッド８１Ａおよび第２パッド８１Ｃ）は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。第２パッド８１Ｃは、トランス４０Ａ，４０Ｂの第１コイル４１に対して共通のパッドとして構成されている。なお、トランス４０Ａ，４０Ｂの第１コイル４１に対して第２パッド８１Ｃをそれぞれ設ける構成としてもよい。
　本実施形態において、第１コイル配線４３は、平面視において、図６に示す第２コイル配線４６と同一の巻回方向によって形成されている。また、第１コイル配線４３の巻回数は、第２コイル配線４６の巻回数と同じである。
　図８に示すように、トランス４０Ａ（４０Ｂ）の第２コイル４２および第１コイル４１は、絶縁膜８５を介してｚ方向において互いに対向配置されている。本実施形態では、第２コイル４２および第１コイル４１は、複数の絶縁膜８５を介してｚ方向において互いに対向配置されている。
　第２コイル４２は、１つの絶縁膜８５内に埋め込まれた導電層として構成されている。より詳細には、第２コイル４２が埋め込まれる絶縁膜８５１には、第１絶縁膜８５Ａおよび第２絶縁膜８５Ｂの双方をｚ方向に貫通するコイル溝（第２コイル溝）１４１が形成されている。第２コイル４２を構成する導電層は、絶縁膜８５１のコイル溝１４１に埋め込まれている。第２コイル４２が埋め込まれる絶縁膜８５１は、絶縁膜８５１とｚ方向において隣り合う絶縁膜８５によって覆われている。これにより、第２コイル４２は、絶縁膜８５に埋め込まれているともいえる。
　第１コイル４１は、１つの絶縁膜８５内に埋め込まれた導電層として構成されている。より詳細には、第１コイル４１が埋め込まれる絶縁膜８５２には、第１絶縁膜８５Ａおよび第２絶縁膜８５Ｂの双方をｚ方向に貫通するコイル溝（第１コイル溝）１４２が形成されている。第１コイル４１を構成する導電層は、絶縁膜８５２のコイル溝１４２に埋め込まれている。第１コイル４１が埋め込まれる絶縁膜８５２は、絶縁膜８５２とｚ方向において隣り合う絶縁膜８５によって覆われている。これにより、第１コイル４１は、絶縁膜８５に埋め込まれているともいえる。
　ｚ方向において、第１コイル４１は、第２コイル４２よりも基板８３から離れた位置にある。換言すると、第１コイル４１は、第２コイル４２よりも上方に位置しているともいえる。また、第２コイル４２は、第１コイル４１よりも基板８３の近くに配置されているともいえる。本実施形態では、第２コイル４２と第１コイル４１とのｚ方向の間の距離は、第２コイル４２と基板８３の基板主面８３ｓとの間の距離よりも大きい。
　図８に示すように、第１パッド８１Ａは、ベース配線５１Ａと、ベース配線５１Ａと電気的に接続されたパッド配線５２Ａとを含む。ベース配線５１Ａは、ｚ方向において、第１コイル配線４３と同じ位置に配置されている。つまり、ベース配線５１Ａは、第１コイル４１が埋め込まれた絶縁膜８５２に形成されている。ベース配線５１Ａは、絶縁膜８５２をｚ方向に貫通する貫通孔に形成されている。パッド配線５２Ａは、最上層の絶縁膜８５Ｕの上に形成されている。パッド配線５２Ａは、絶縁膜８５Ｕを貫通するビア５４Ａによりベース配線５１Ａと電気的に接続されている。
　図９に示すように、第２パッド８１Ｃは、ベース配線５１Ｃと、ベース配線５１Ｃと電気的に接続されたパッド配線５２Ｃとを含む。ベース配線５１Ｃは、ｚ方向において、第１コイル配線４３（図８参照）と同じ位置に配置されている。つまり、ベース配線５１Ｃは、図８に示す第１コイル４１および第１パッド８１Ａのベース配線５１Ａが埋め込まれた絶縁膜８５２に形成されている。ベース配線５１Ｃは、絶縁膜８５２をｚ方向に貫通する貫通孔に形成されている。パッド配線５２Ｃは、最上層の絶縁膜８５Ｕの上に形成されている。パッド配線５２Ｃは、絶縁膜８５Ｕを貫通するビア５４Ｃによりベース配線５１Ｃと電気的に接続されている。
　図８に示すように、第３パッド８２Ａは、ベース配線９１Ａと、ベース配線９１Ａと電気的に接続されたパッド配線９２Ａとを含む。ベース配線９１Ａは、ｚ方向において、第１コイル配線４３および第１パッド８１Ａのベース配線５１Ａと同じ位置に配置されている。つまり、ベース配線９１Ａは、第１コイル４１が埋め込まれた絶縁膜８５２に形成されている。ベース配線９１Ａは、絶縁膜８５２をｚ方向に貫通する貫通孔に形成されている。パッド配線９２Ａは、最上層の絶縁膜８５Ｕの上に形成されている。パッド配線９２Ａは、絶縁膜８５Ｕを貫通するビア９４Ａによりベース配線９１Ａと電気的に接続されている。
　図９に示すように、第４パッド８２Ｃは、ベース配線９１Ｃと、ベース配線９１Ｃと電気的に接続されたパッド配線９２Ｃとを含む。ベース配線９１Ｃは、ｚ方向において、第１コイル配線４３（図８参照）と同じ位置に配置されている。つまり、ベース配線９１Ｃは、図８に示す第１コイル４１が埋め込まれた絶縁膜８５２に形成されている。ベース配線９１Ｃは、絶縁膜８５２をｚ方向に貫通する貫通孔に形成されている。パッド配線９２Ｃは、最上層の絶縁膜８５Ｕの上に形成されている。パッド配線９２Ｃは、絶縁膜８５Ｕを貫通するビア９４Ｃによりベース配線９１Ｃと電気的に接続されている。
　図５および図７に示すように、本実施形態の第１コイル４１は、外側ダミー配線４４を含む。外側ダミー配線４４は、第１コイル４１の第１コイル配線４３に対して、電流が流れないように形成された配線パターンである。本実施形態において、外側ダミー配線４４は、第１ダミー配線４４Ａ、第２ダミー配線４４Ｂ、第３ダミー配線４４Ｃを含む。第１ダミー配線４４Ａおよび第２ダミー配線４４Ｂは、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により形成されている。
　第１ダミー配線４４Ａは、平面視において、トランス４０Ａの第１コイル配線４３とトランス４０Ｂの第１コイル配線４３とのｘ方向の間であって、第２パッド８１Ｃが配置された領域に設けられている。第３ダミー配線４４Ｃは、平面視において、トランス４０Ａの第１コイル配線４３とトランス４０Ｂの第１コイル配線４３とのｘ方向の間であって、第２パッド８１Ｃが配置されていない領域に設けられている。
　第１ダミー配線４４Ａおよび第３ダミー配線４４Ｃは、第１コイル配線４３とは異なるパターンで形成されている。第１ダミー配線４４Ａおよび第３ダミー配線４４Ｃは、複数の配線により構成されている。複数の配線により構成される第１ダミー配線４４Ａおよび第３ダミー配線４４Ｃの配線幅および配線間隔は、一例では、第１コイル配線４３の配線幅および配線間隔と等しい。つまり、第１ダミー配線４４Ａおよび第３ダミー配線４４Ｃの密度（配線密度）は、第１コイル配線４３の密度（配線密度）と等しい。なお、第１ダミー配線４４Ａおよび第３ダミー配線４４Ｃの密度は、第１コイル配線４３の密度と異なっていてもよい。また、第１ダミー配線４４Ａの密度と第３ダミー配線４４Ｃの密度は、互いに異なっていてもよい。
　図７に示すように、第１ダミー配線４４Ａおよび第３ダミー配線４４Ｃは、一例では、ｙ方向に沿って形成された第１スリット４４Ｄを有している。この第１スリット４４Ｄにより、第１ダミー配線４４Ａは、開いた環状に形成されている。第１スリット４４Ｄは、第１ダミー配線４４Ａにおいて、電流ループの形成を抑制する。
　第１ダミー配線４４Ａおよび第３ダミー配線４４Ｃは、第１電極パッド８１の第２パッド８１Ｃと電気的に接続されている。一例では、第１ダミー配線４４Ａは、第２パッド８１Ｃと電気的に接続された第１接続部４４Ｅを含む。第１接続部４４Ｅの位置は任意である。なお、第１ダミー配線４４Ａは、第２パッド８１Ｃの一方と電気的に接続されていればよい。このように、第１ダミー配線４４Ａは、第１コイル４１と同一電位となる。このため、第１コイル４１の第２基準電位の変化にともない、第１ダミー配線４４Ａの電圧が第１コイル４１と同様に、第２コイル４２よりも高くなるときがある。
　図８に示すように、図示していないが、第１ダミー配線４４Ａは、ｚ方向において、第１コイル４１と揃った位置に配置されている。つまり、第１ダミー配線４４Ａは、第２コイル４２よりも基板８３から離れた位置に配置されている。つまり、浮遊ダミー配線１５０は、トランス４０Ａ，４０Ｂのうちトランスチップ８０のチップ主面８０ｓに近い方のコイルの周囲に設けられているともいえる。
　第１ダミー配線４４Ａが第１コイル４１と同じ電圧となることによって、第１コイル４１と第１ダミー配線４４Ａとの間の電圧降下を抑制できる。したがって、第１コイル４１に対する電界集中を抑制できる。
　図７に示すように、第２ダミー配線４４Ｂは、平面視において、第１コイル４１、第１ダミー配線４４Ａ、および第３ダミー配線４４Ｃを囲むように形成されている。第２ダミー配線４４Ｂは、第１ダミー配線４４Ａと電気的に接続されている。つまり、第２ダミー配線４４Ｂは、第１コイル４１と電気的に接続されている。一例では、第２ダミー配線４４Ｂは、第１ダミー配線４４Ａと電気的に接続された第２接続部４４Ｆを含む。第２接続部４４Ｆの位置は任意である。
　第２ダミー配線４４Ｂは、第１コイル４１および第１ダミー配線４４Ａを囲む複数の配線により構成されている。複数の配線により構成される第２ダミー配線４４Ｂの配線幅および配線間隔は、一例では、第１コイル４１の第１コイル配線４３の配線幅および配線間隔と等しい。つまり、第２ダミー配線４４Ｂの密度（配線密度）は、第１コイル配線４３の密度（配線密度）と等しい。なお、第２ダミー配線４４Ｂの密度は、第１コイル配線４３の密度と異なっていてもよい。
　第２ダミー配線４４Ｂは、一例では、ｙ方向に沿って形成された第２スリット４４Ｇを有している。この第２スリット４４Ｇにより、第２ダミー配線４４Ｂは、開いた環状に形成されている。第２スリット４４Ｇは、第２ダミー配線４４Ｂにおいて、電流ループの形成を抑制する。
　図８に示すように、第２ダミー配線４４Ｂは、ｚ方向において、第１コイル４１と揃った位置に配置されている。また図示していないが、第２ダミー配線４４Ｂは、ｚ方向において、第１コイル４１と揃った位置に配置されている。つまり、第２ダミー配線４４Ｂは、第２コイル４２よりも基板８３から離れた位置に配置されている。第２ダミー配線４４Ｂは、第１コイル４１の周囲の電界集中を抑制する。
　（浮遊ダミー配線）
　図７に示すように、本実施形態のトランスチップ８０において、浮遊ダミー配線１５０は、第１ダミーパターン１５１、第２ダミーパターン１５２を含む。第１ダミーパターン１５１は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により形成されている。第２ダミーパターン１５２を有している。第２ダミーパターン１５２は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により形成されている。
　図７に示すように、第１ダミーパターン１５１は、平面視において、第２ダミー配線４４Ｂを囲むように形成されている。第１ダミーパターン１５１は、第１コイル４１から電気的に独立している。つまり、第１ダミーパターン１５１は、第１コイル４１と電気的に接続されていない。
　第１ダミーパターン１５１は、複数の配線により構成されている。一例では、複数の配線はそれぞれ閉じた環状に形成されている。複数の配線により構成される第１ダミーパターン１５１の配線幅は、一例では、第１コイル４１の第１コイル配線４３の配線幅と等しい。第１ダミーパターン１５１の配線間隔は、一例では、第１コイル４１の第１コイル配線４３の配線間隔より大きい。つまり、第１ダミーパターン１５１の密度（配線密度）は、第１コイル配線４３の密度（配線密度）よりも低い。なお、第１ダミーパターン１５１の密度は、第１コイル配線４３の密度と等しくてもよい。
　図８に示すように、第１ダミーパターン１５１は、ｚ方向において、第１コイル４１と揃った位置に配置されている。また、図示していないが、第１ダミーパターン１５１は、ｚ方向において、第１コイル４１と揃った位置に配置されている。つまり、第１ダミーパターン１５１は、第２コイル４２よりも基板８３から離れた位置に配置されている。図８、図９に示すように、外側ダミー配線４４（４４Ａ，４４Ｂ）および浮遊ダミー配線１５０（第１ダミーパターン１５１）は、ｚ方向において互いに揃った位置に配置されている。第１ダミーパターン１５１は、第１コイル４１の周囲の電界強度の増加を抑制する。
　図７に示すように、第２ダミーパターン１５２は、平面視において第１コイル４１と第２電極パッド８２との間に配置されている。第２ダミーパターン１５２は、ｘ方向に沿って延びている。第２ダミーパターン１５２は、平面視において、複数の第２電極パッド８２に沿って形成されている。第２ダミーパターン１５２は、複数本の配線を含んでいてよい。第２ダミーパターン１５２は、第１コイル４１から電気的に独立している。つまり、第２ダミーパターン１５２は、第１コイル４１と電気的に接続されていない。第２ダミーパターン１５２は、第１コイル４１から複数の第２電極パッド８２をそれぞれ区画する。
　図８、図９に示すように、トランスチップ８０は、パッシベーション膜１６０を備えている。パッシベーション膜１６０は、絶縁層８４の上面８４ｓに形成されている。パッシベーション膜１６０は、絶縁層８４を保護する膜である。パッシベーション膜１６０は、トランスチップ８０の表面保護膜である。パッシベーション膜１６０は、たとえば酸化シリコン、窒化シリコンを含む材料から形成されている。窒化シリコンを含む材料としては、たとえばＳｉＮおよびＳｉＣＮが挙げられる。パッシベーション膜１６０は、トランスチップ８０のチップ主面８０ｓを構成する。
　第２電極パッド８２および第１電極パッド８１は、パッシベーション膜１６０によって覆われている。パッシベーション膜１６０は、第２電極パッド８２および第１電極パッド８１の一部を露出する開口部を有している。これにより、第２電極パッド８２は、ワイヤＷ２を接続するための露出面を有している。また、第１電極パッド８１は、ワイヤＷ３を接続するための露出面を有している。
　トランスチップ８０は、パッシベーション膜１６０上に形成された樹脂層１７０を備えている。樹脂層１７０は、たとえばポリイミド（ＰＩ）を含む材料から形成されている。樹脂層１７０は、分離溝１７３によって内方樹脂層と外方樹脂層とに分離されている。図４示すように、平面視において、分離溝１７３は、トランス４０Ａ，４０Ｂを囲むように形成されている。樹脂層１７０は、第２電極パッド８２を露出する第１樹脂開口部１７４と、第１電極パッド８１を露出する第２樹脂開口部１７５と、を備えている。
　（第１パッド、第２パッドの詳細）
　図７、図１０、図１１に示すように、第１パッド８１Ａは、平面視で、第１コイル４１によって囲まれた内側領域４１Ａに配置されている。内側領域４１Ａは、第１コイル４１の形状である楕円渦巻状によって長円形状である。
　図７、図８、図１０、図１１に示すように、平面視で、第１パッド８１Ａのパッド配線５２Ａは、第１コイル４１に向けて延出した第１延出部分５３Ａを有している。第１パッド８１Ａは、第１延出部分５３Ａを有しているといえる。第１延出部分５３Ａは、第１コイル４１の内周端４１ＡＡから内側に５μｍ離れた位置よりも第１コイル４１に向けて延出している。本実施形態において、第１コイル４１は、第１コイル配線４３により構成されている。第１コイル４１の内周端４１ＡＡは、第１コイル配線４３の内周端である。そして、第１延出部分５３Ａの先端５３ＡＡと第１コイル４１の内周端４１ＡＡとの間の距離Ｌ１は、５μｍ以下であることが好ましい。第１延出部分５３Ａは、環状に形成されている。第１延出部分５３Ａの先端５３ＡＡから内周端４１ＡＡまでの距離Ｌ１は、第１延出部分５３Ａの全周に亘って５μｍ以下であることが好ましい。
　図７、図９、図１０に示すように、第２パッド８１Ｃのパッド配線５２Ｃは、第１コイル４１の外側であって、第１パッド８１Ａの隣に配置されている。第２パッド８１Ｃは、トランス４０Ａ，４０Ｂの第１コイル４１の第１コイル配線４３と、外側ダミー配線４４とによって囲まれた外側領域４１Ｂに配置されている。一例では、外側領域４１Ｂは、第１コイル４１が隣り合うｘ方向に対して、平面視でｘ方向に直交するｙ方向に長い長方形状である。
　図９、図１０、図１１に示すように、平面視で、第２パッド８１Ｃのパッド配線５２Ｃは、第１コイル４１に向けて延出した第２延出部分５３Ｃを有している。第２パッド８１Ｃは、第２延出部分５３Ｃを有しているといえる。第２延出部分５３Ｃは、外側領域４１Ｂを区画する第１コイル配線４３および外側ダミー配線４４の配線部分から５μｍ離れた位置から第１コイル配線４３と外側ダミー配線４４とに向けて延びている。一例では、第２延出部分５３Ｃは、第１コイル配線４３および外側ダミー配線４４の双方に向けて延びている。第２延出部分５３Ｃの先端５３ＣＡと第１コイル配線４３および外側ダミー配線４４の端部までの距離Ｌ２は、５μｍ以下であることが好ましい。第２延出部分５３Ｃは、環状に形成されている。第２延出部分５３Ｃの先端５３ＣＡから第１コイル配線４３および外側ダミー配線４４までの距離Ｌ２は、第２延出部分５３Ｃの全周に亘って５μｍ以下であることが好ましい。なお、第１コイル配線４３および外側ダミー配線４４の少なくとも一方と第２延出部分５３Ｃとの間の距離が、第２延出部分５３Ｃの周方向において部分的に５μｍ以下となっていなくてもよい。
　（作用）
　次に、本実施形態のトランスチップ８０の作用を説明する。
　図１２は、本実施形態のトランスチップ８０において、第１コイル４１（第１コイル配線４３）および第１パッド８１Ａの近傍における電界分布および電界強度のシミュレーション結果である。図１３は、比較例のトランスチップ８０Ｘにおいて、第１コイル４１Ｘ（第１コイル配線４３）および第１パッド８１Ａの近傍における電界分布および電界強度のシミュレーション結果である。図１２、図１３において、ドットの濃淡は電界強度の強弱を示している。電界強度が高いほど、濃いドットにて示している。また、図１２、図１３において、二点鎖線は、等電位線（電界分布）を示している。
　図１３に示すように、比較例のトランスチップ８０Ｘにおいて、第１パッド８１Ａの端部と第１コイル４１Ｘの内周端４１ＡＡとの間の距離Ｌ１Ｘは、本実施形態のトランスチップ８０における距離Ｌ１よりも大きい。比較例における距離Ｌ１Ｘは、たとえば２０μｍである。この比較例のトランスチップ８０Ｘにおいて、等電位線は、第１コイル４１Ｘと第１パッド８１Ａとの間から、第１コイル４１Ｘの上側に回り込んでいる。このため、第１コイル４１Ｘの内周端に電界集中が生じていることが分かる。トランスチップ８０Ｘにおける絶縁耐圧は、この電界集中によって低下する。
　図１２に示すように、本実施形態のトランスチップ８０において、第１パッド８１Ａは、平面視において、第１コイル４１（第１コイル配線４３）によって囲まれた内側領域４１Ａに配置されている。第１パッド８１Ａは、第１コイル４１の内周端４１ＡＡから内側に５μｍ離れた位置よりも第１コイル４１に向けて延出した第１延出部分５３Ａを有している。この第１延出部分５３Ａによって、等電位線が第１コイル４１の上側に回り込むことが抑制されていることが分かる。このため、第１コイル４１の内周端４１ＡＡにおける電界集中が緩和されている。つまり、第１パッド８１Ａの第１延出部分５３Ａは、第１コイル４１の内周端４１ＡＡにおける電界集中を抑制する。これにより、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　本実施形態のトランスチップ８０において、第２パッド８１Ｃは、平面視において、第１コイル４１（第１コイル配線４３）と外側ダミー配線４４とによって囲まれた外側領域４１Ｂに配置されている。第２パッド８１Ｃは、第１コイル４１に向けて延出した第２延出部分５３Ｃを有している。第２延出部分５３Ｃは、外側領域４１Ｂを区画する第１コイル配線４３および外側ダミー配線４４の配線部分から５μｍ離れた位置から第１コイル配線４３と外側ダミー配線４４とに向けて延びている。したがって、第１パッド８１Ａと同様に、第２パッド８１Ｃの第２延出部分５３Ｃによって、等電位線が第１コイル４１の上側に回り込むことを抑制することができる。したがって、外側領域４１Ｂを区画する第１コイル４１の外周端における電界集中を緩和することができる。これにより、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　第１コイル４１の内周端４１ＡＡから内側に５μｍ離れた位置よりも第１コイル４１に向けて延出した第１延出部分５３Ａを有している。この第１延出部分５３Ａによって、等電位線が第１コイル４１の上側に回り込むことが抑制されていることが分かる。このため、第１コイル４１の内周端４１ＡＡにおける電界集中が緩和されている。つまり、第１パッド８１Ａの第１延出部分５３Ａは、第１コイル４１の内周端４１ＡＡにおける電界集中を抑制する。これにより、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　図５、図７、図８に示すように、トランスチップ８０の第１コイル４１は、第１コイル配線４３を囲む外側ダミー配線４４を含む。図示していないが、トランス４０Ａ，４０Ｂにおける等電位線は、第１コイル配線４３を囲む外側ダミー配線４４を迂回する。したがって、第１コイル配線４３の外周端における電界集中が緩和される。
　また、トランスチップ８０の第１コイル４１は、外側ダミー配線４４を囲む浮遊ダミー配線１５０（第１ダミーパターン１５１）を含む。図示していないが、トランス４０Ａ，４０Ｂにおける等電位線は、外側ダミー配線４４を囲む浮遊ダミー配線１５０を迂回する。したがって、外側ダミー配線４４の外周端、つまり第１コイル４１の外周端における電界集中が緩和される。
　（効果）
　以上記述したように、一実施形態によれば、以下の効果を奏する。
　（１）本実施形態のトランスチップ８０において、第１パッド８１Ａは、平面視において、第１コイル４１（第１コイル配線４３）によって囲まれた内側領域４１Ａに配置されている。第１パッド８１Ａは、第１コイル４１の内周端４１ＡＡから内側に５μｍ離れた位置よりも第１コイル４１に向けて延出した第１延出部分５３Ａを有している。この第１延出部分５３Ａによって、等電位線が第１コイル４１の上側に回り込むことが抑制されていることが分かる。このため、第１コイル４１の内周端４１ＡＡにおける電界集中が緩和されている。つまり、第１パッド８１Ａの第１延出部分５３Ａは、第１コイル４１の内周端４１ＡＡにおける電界集中を抑制する。これにより、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　（２）第２パッド８１Ｃは、平面視において、第１コイル４１（第１コイル配線４３）と外側ダミー配線４４とによって囲まれた外側領域４１Ｂに配置されている。第２パッド８１Ｃは、第１コイル４１に向けて延出した第２延出部分５３Ｃを有している。第２延出部分５３Ｃは、外側領域４１Ｂを区画する第１コイル配線４３および外側ダミー配線４４の配線部分から５μｍ離れた位置から第１コイル配線４３と外側ダミー配線４４とに向けて延びている。したがって、第１パッド８１Ａと同様に、第２パッド８１Ｃの第２延出部分５３Ｃによって、等電位線が第１コイル４１の上側に回り込むことを抑制することができる。したがって、第１コイル４１の外周端における電界集中を緩和することができる。これにより、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　（３）トランスチップ８０の第１コイル４１は、第１コイル配線４３を囲む外側ダミー配線４４を含む。トランス４０Ａ，４０Ｂにおける等電位線は、第１コイル配線４３を囲む外側ダミー配線４４を迂回する。したがって、第１コイル配線４３の外周端における電界集中が緩和される。したがって、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　（４）トランスチップ８０の第１コイル４１は、外側ダミー配線４４を囲む浮遊ダミー配線１５０（第１ダミーパターン１５１）を含む。トランス４０Ａ，４０Ｂにおける等電位線は、外側ダミー配線４４を囲む浮遊ダミー配線１５０を迂回する。したがって、外側ダミー配線４４の外周端、つまり第１コイル４１の外周端における電界集中が緩和される。したがって、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　（５）トランスチップ８０において、複数のトランス４０Ａ，４０Ｂは、ｘ方向に沿って一列に配列されている。これらトランス４０Ａ，４０Ｂの配列方向は、平面視においてトランスチップ８０の長手方向となる。各トランス４０Ａ，４０Ｂの第１コイル４１および第２コイル４２は、平面視において、第１電極パッド８１と第２電極パッド８２とが並ぶｙ方向に長い長円形状に形成されている。本実施形態のトランスチップ８０において、ｙ方向はトランスチップ８０の幅方向（短手方向）である。このため、トランスチップ８０は、同じ数のトランス４０Ａ，４０Ｂを含み、たとえば各トランス４０Ａ，４０Ｂを長手方向に長い長円形状として配置したものと比べ、トランスチップ８０の長手方向の長さを短くすることができる。これにより、トランス４０の数を多くしたものにおいて、トランスチップ８０の長手方向の長さの増大を抑制することができる。
　（変更例）
　上記実施形態は例えば以下のように変更できる。上記実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。
　・図１４、図１５に示すように、第１パッド８１Ａのパッド配線５２Ａは、第１コイル配線４３の一部を覆うように形成されていてもよい。一例では、第１パッド８１Ａのパッド配線５２Ａの形状は、ｘ方向の長さに対してｙ方向の長さが長い長方形状であってよい。また、図１６に示すように、第１パッド８１Ａのパッド配線５２Ａは、多角形状（図１６では八角形状）であってよい。また、第１パッド８１Ａは、内側領域４１Ａの全体を覆うように形成されていてもよい。
　同様に、第２パッド８１Ｃのパッド配線５２Ｃは、第１コイル配線４３の一部分を覆うように形成されていてもよい。また、第２パッド８１Ｃのパッド配線５２Ｃは、外側ダミー配線４４の一部分を覆うように形成されていてもよい。さらに、第２パッド８１Ｃのパッド配線５２Ｃは、第１コイル配線４３の一部分および外側ダミー配線４４の一部分の双方を覆うように形成される、つまり外側領域４１Ｂの全体を覆うように形成されていてもよい。第２パッド８１Ｃのパッド配線５２Ｃの形状は、第１パッド８１Ａと同様に、長円形状、多角形状（八角形状）等、の任意の形状であってもよい。
　・平面視における第１パッド８１Ａ（パッド配線５２Ａ）および第２パッド８１Ｃ（パッド配線５２Ｃ）の大きさは、適宜変更されてもよい。一例では、図１４、図１５に示すように、平面視において、第２パッド８１Ｃの大きさは、第１パッド８１Ａの大きさよりも小さい。第２パッド８１Ｃの大きさは、第１パッド８１Ａの大きさと等しくてもよく、第１パッド８１Ａの大きさより大きくてもよい。
　・第１パッド８１Ａの構成は、適宜変更されてもよい。
　図１７に示すトランスチップ８０において、第１パッド８１Ａは、ベース配線５１Ａと、ベース配線５１Ａの上面５１Ａｓに接するキャップ配線５５Ａとを含む。ベース配線５１Ａは、ｚ方向において、第１コイル４１の第１コイル配線４３と同じ位置に配置されている。
　キャップ配線５５Ａは、絶縁膜８５Ｕの上面に形成されている。絶縁膜８５Ｕは、ベース配線５１Ａの上面５１Ａｓの一部を露出する開口８５Ｕ１を有している。キャップ配線５５Ａは、絶縁膜８５Ｕの開口８５Ｕ１内において、ベース配線５１Ａの上面５１Ａｓと接することにより、ベース配線５１Ａと電気的に接続されている。キャップ配線５５Ａは、Ｃｕ、Ａｌ，Ｎｉ（ニッケル）、Ｐｄ（パラジウム）、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。
　キャップ配線５５Ａは、ベース配線５１Ａよりもはみ出している。そして、キャップ配線５５Ａは、第１コイル４１に向けて延びる第１延出部分５６Ａを含む。このように構成されるトランスチップ８０において、キャップ配線５５Ａの第１延出部分５６Ａによって、第１コイル４１の内周端４１ＡＡにおける電界集中を緩和することができる。このため、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　図１８に示すトランスチップ８０は、図１７に示すトランスチップと同様に、第１パッド８１Ａがベース配線５１Ａとキャップ配線５５Ａを含む。このトランスチップ８０では、ベース配線５１Ａがキャップ配線５５Ａよりもはみ出している。そして、ベース配線５１Ａは、第１コイル４１に向けて延びる第１延出部分５７Ａを含む。このように構成されるトランスチップ８０において、ベース配線５１Ａの第１延出部分５７Ａによって、第１コイル４１の内周端４１ＡＡにおける電界集中を緩和することができる。このため、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　図１９に示すトランスチップ８０は、図１７に示すトランスチップと同様に、第１パッド８１Ａがベース配線５１Ａとキャップ配線５５Ａを含む。このトランスチップ８０では、ベース配線５１Ａおよびキャップ配線５５Ａの双方が第１コイル４１に向けて延びている。つまり、このトランスチップ８０では、ベース配線５１Ａおよびキャップ配線５５Ａの双方が第１延出部分５３Ａ，５７Ａを含む。このため、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　図１７、図１８、図１９に示すトランスチップ８０において第３パッド８２Ａは、第１パッド８１Ａと同様に、ベース配線５１Ｃと、ベース配線５１Ｃの上面に接するキャップ配線とを含むことができる。
　図１７～図１９では、第１パッド８１Ａについて説明したが、図９に示される第２パッド８１Ｃについても第１パッド８１Ａと同様の構成とすることができる。また、図１７～図１９では、第３パッド８２Ａについて説明したが、図９に示される第４パッド８２Ｃについても同様の構成とすることができる。
　・図２０、図２１に示すトランスチップ８０は、第１コイル４１の内側領域４１Ａに配置された内側ダミー配線４５を含む。内側ダミー配線４５は、第１コイル配線４３の内側に沿って延びる複数の配線を含む。内側ダミー配線４５は、第１コイル配線４３と電気的に接続されている。第１コイル配線４３は、第１パッド８１Ａと電気的に接続された接続部４３Ａを含む。内側ダミー配線４５は、この接続部４３Ａによって第１コイル配線４３と電気的に接続されている。内側ダミー配線４５は、スリット４５Ｂを有していて、開いた環状に形成されている。
　このトランスチップ８０では、第１コイル４１は内側ダミー配線４５を含むといえる。第１コイル４１の内側端部は、内側ダミー配線４５の内側端部４５ＡＡである。そして、第１パッド８１Ａのパッド配線５２Ａは、内側ダミー配線４５に向けて延びる第１延出部分５３Ａを有している。第１延出部分５３Ａの先端５３ＡＡと内側ダミー配線４５の内側端部４５ＡＡとの間の距離Ｌ３は、５μｍ以下である。このように構成される変更例のトランスチップ８０は、上記実施形態のトランスチップ８０と同様に、第１コイル４１の内周端４１ＡＡにおける電界集中を緩和することができるため、トランスチップ８０の絶縁耐圧の向上を図ることができる。なお、このトランスチップ８０において、第１パッド８１Ａのパッド配線５２Ａは、平面視において、内側ダミー配線４５の一部または全てを覆うように形成されていてもよい。
　図２２、図２３に示すトランスチップ８０は、図２０、図２１に示すトランスチップ８０の内側ダミー配線４５に替えて、第１コイル４１の第１コイル配線４３が配置されている。つまり、第１コイル４１の第１コイル配線４３は、第１パッド８１Ａのベース配線５１Ａに向けて巻回されているため、第１コイル配線４３の巻数が多くなっている。第２コイル４２の第２コイル配線４６は、第１コイル配線４３と同様に、内側端部配線５７に向けて巻回されている。このトランスチップ８０では、第１コイル配線４３の巻数と第２コイル配線４６の巻数とが同一である。なお、第１コイル配線４３の巻数と第２コイル配線４６の巻数とが異なっていてもよい。
　第１パッド８１Ａのパッド配線５２Ａは、第１コイル配線４３に向けて延びる第１延出部分５３Ａを有している。第１延出部分５３Ａの先端５３ＡＡと第１コイル配線４３の内周端４１ＡＡとの間の距離Ｌ４は、５μｍ以下である。このように構成されるトランスチップ８０は、上記実施形態のトランスチップ８０と同様に、第１コイル４１の内周端４１ＡＡにおける電界集中を緩和することができるため、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　・トランスチップに含まれるトランスの数は、適宜変更することができる。
　図２４に示すトランスチップ８０は、４組のトランス４０Ａ，４０Ｂを含む。このように、多くのトランス４０Ａ，４０Ｂを含むトランスチップ８０において、長手方向（ｘ方向）の長さの増大を抑制することができる。言い換えると、トランスチップ８０の長手方向（ｘ方向）の長さの増大を抑えつつ、トランスチップ８０に含まれるトランスの数を多くすることができる。そして、このトランスチップ８０において、絶縁耐圧の向上を図ることができる。
　図２５に示すトランスチップ８０は、１組のトランス４０Ａ，４０Ｂを含む。このトランスチップ８０において、絶縁耐圧の向上を図ることができる。
　図２６に示すトランスチップ８０は、１つのトランス４０を含む。このトランスチップ８０において、第２パッド８１Ｃは、第１コイル４１の第１コイル配線４３と、外側ダミー配線４４の第１ダミー配線４４Ａおよび第２ダミー配線４４Ｂとによって囲まれた外側領域４１Ｂに配置される。このトランスチップ８０は、上記実施形態のトランスチップ８０と同様に、トランスチップ８０の絶縁耐圧の向上を図ることができる。
　・信号伝達装置の構成は適宜変更することができる。
　低圧回路２０と高圧回路３０との間に複数のトランスが直列に接続されて信号を伝達するように構成されてもよい。
　図２７は、信号伝達装置１０の一例を示す。この信号伝達装置１０は、低圧回路２０と高圧回路３０との間に、２つのトランス４０，２４０を含む。一例では、信号伝達装置１０は、セット信号を伝達する２つのトランス４０Ａ、２４０Ａと、リセット信号を伝達する２つのトランス４０Ｂ，２４０Ｂと、を含む。
　トランス４０Ａ，４０Ｂは、第１コイル４１と第２コイル４２とを含む。トランス２４０Ａ，２４０Ｂは、第１コイル２４１と第２コイル２４２とを含む。トランス４０Ａ，４０Ｂの第２コイル４２は低圧回路２０と電気的に接続されている。トランス４０Ａ，４０Ｂの第１コイル４１は、トランス２４０Ａ，２４０Ｂの第１コイル２４１と電気的に接続されている。トランス２４０Ａ，２４０Ｂの第２コイル２４２は、高圧回路３０と電気的に接続されている。
　図２８は、図２７の信号伝達装置１０の内部構成を示す平面図の一例を示している。
　信号伝達装置１０は、低圧回路チップ６０、高圧回路チップ７０、第１トランスチップ８０、および第２トランスチップ２８０を備えている。低圧回路チップ６０、高圧回路チップ７０、第１トランスチップ８０、および第２トランスチップ２８０は、ｙ方向において互いに離隔して配置されている。これらチップ６０，７０，８０，２８０は、低圧ダイパッド１０１および高圧ダイパッド１１１の配列方向に配列されている。
　図２８に示す例において、低圧リード１０２から高圧リード１１２に向けて、低圧回路チップ６０、第１トランスチップ８０、第２トランスチップ２８０、および高圧回路チップ７０の順に配置されている。換言すると、平面視において、第１トランスチップ８０および第２トランスチップ２８０は、低圧回路チップ６０と高圧回路チップ７０との間に配置されている。
　低圧回路チップ６０および第１トランスチップ８０の双方は、低圧リードフレーム１００の低圧ダイパッド１０１に搭載されている。高圧回路チップ７０および第２トランスチップ２８０は、高圧リードフレーム１１０の高圧ダイパッド１１１に搭載されている。第１トランスチップ８０および第２トランスチップ２８０の第２電極パッド８２は、ワイヤＷ３により高圧回路チップ７０と電気的に接続されている。第２トランスチップ２８０の第１電極パッド８１は、ワイヤＷ５により第１トランスチップ８０の第１電極パッド８１と電気的に接続されている。
　第１トランスチップ８０および第２トランスチップ２８０の双方は、上記実施形態のトランスチップ８０と同じ構成を有している。したがって、第１トランスチップ８０および第２トランスチップ２８０の双方において、絶縁耐圧の向上が図られている。そして、信号伝達装置１０は、２つの直列に接続された第１トランスチップ８０および第２トランスチップ２８０それぞれの絶縁耐圧に応じた絶縁耐圧を有する。
　本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」との双方の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。
　本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（たとえば、図１に示される構造）は、本明細書で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。たとえば、ｘ方向が鉛直方向であってもよく、またはｙ方向が鉛直方向であってもよい。
　（付記）
　本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
　（付記１）
　厚さ方向において互いに反対側を向く上面及び下面を含む絶縁層（８４）と、
　前記絶縁層（８４）内に前記上面寄りに配置された第１コイル（４１）と、
　前記絶縁層（８４）内に前記下面寄りに配置され、前記第１コイル（４１）と対向する第２コイル（４２）と、
　前記上面に形成され、前記第１コイル（４１）と電気的に接続された第１パッド（８１Ａ）と、
　を含み、
　前記第１パッド（８１Ａ）は、前記厚さ方向から視て、前記第１コイル（４１）によって囲まれた内側領域（４１Ａ）に配置され、且つ、前記第１コイル（４１）の内周端から内側に５μｍ離れた位置よりも前記第１コイル（４１）に向けて延出した第１延出部分（５３Ａ）を含む、
　トランスチップ。
　（付記２）
　前記第１延出部分（５３Ａ）は、環状に形成されており、前記第１延出部分（５３Ａ）の先端から内周端までの距離が全周に亘って５μｍ以下である、
　付記１に記載のトランスチップ。
　（付記３）
　前記第１パッド（８１Ａ）は、前記内側領域（４１Ａ）の全体を覆っている、
　付記１または付記２に記載のトランスチップ。
　（付記４）
　前記第１コイル（４１）は、
　電流が流れる渦巻状のコイル配線を含み、
　前記第１コイル（４１）の内周端は、前記コイル配線の内周端である、
　付記１から付記３のいずれか一つに記載のトランスチップ。
　（付記５）
　前記第１コイル（４１）は、
　電流が流れる渦巻状のコイル配線（４３）と、
　前記コイル配線の内側に設けられ、前記電流が流れないように構成された内側ダミー配線（４５）と、
　を含み、
　前記第１コイル（４１）の内周端は、前記内側ダミー配線（４５）の内周端である、
　付記１から付記３のいずれか一つに記載のトランスチップ。
　（付記６）
　前記内側ダミー配線（４５）はスリット（４５Ｂ）を有して開いた環状に形成されている、
　付記５に記載のトランスチップ。
　（付記７）
　前記内側ダミー配線（４５）の密度は、前記コイル配線の密度と等しい、
　付記５または付記６に記載のトランスチップ。
　（付記８）
　前記第１パッド（８１Ａ）とは別に設けられ、前記第１コイル（４１）と電気的に接続された第２パッド（８１Ｃ）を備え、
　前記第２パッド（８１Ｃ）は、前記第１コイル（４１）の外側であって前記第１パッド（８１Ａ）の隣に配置されており、前記厚さ方向から視て、前記第１コイル（４１）の外周端から外側に５μｍ離れた位置よりも前記第１コイル（４１）に向けて延出した第２延出部分（５３Ｃ）を含む、
　付記４から付記７のいずれか一つに記載のトランスチップ。
　（付記９）
　前記第１コイル（４１）は、前記厚さ方向から視て、前記コイル配線の外側に配置され、前記電流が流れないように構成された外側ダミー配線（４４）を備え、
　前記第２パッド（８１Ｃ）は、前記コイル配線と前記外側ダミー配線（４４）とによって囲まれた外側領域（４１Ｂ）内に配置されており、
　前記第２延出部分（５３Ｃ）は、前記外側領域（４１Ｂ）を区画する前記コイル配線および前記外側ダミー配線（４４）の配線部分から５μｍから離れた位置から前記コイル配線及び前記外側ダミー配線（４４）の双方に向けて延びている、
　付記８に記載のトランスチップ。
　（付記１０）
　前記第２延出部分（５３Ｃ）は、環状に形成されており、前記第２延出部分（５３Ｃ）の先端から前記コイル配線および前記外側ダミー配線（４４）の端部までの距離が全周に亘って５μｍ以下である、
　付記９に記載のトランスチップ。
　（付記１１）
　前記第２パッド（８１Ｃ）は、前記外側領域（４１Ｂ）の全体を覆っている、
　付記９または付記１０に記載のトランスチップ。
　（付記１２）
　前記厚さ方向から視て、前記第２パッド（８１Ｃ）は、前記第１パッド（８１Ａ）に対して第１方向に並んで配置され、
　前記第２パッド（８１Ｃ）は、前記厚さ方向から視て前記第１方向と直交する第２方向に長い矩形状である、
　付記８から付記１１のいずれか一つに記載のトランスチップ。
　（付記１３）
　前記内側領域（４１Ａ）は、前記第２方向に長い長円形状であり、前記第１パッド（８１Ａ）は前記内側領域（４１Ａ）と対応して前記第２方向に長い長円形状である、
　付記１２に記載のトランスチップ。
　（付記１４）
　前記内側領域（４１Ａ）は、前記第２方向に長い長円形状であり、前記第１パッド（８１Ａ）は、前記内側領域（４１Ａ）に対応して前記第２方向に長い矩形状である、
　付記１２に記載のトランスチップ。
　（付記１５）
　前記第１パッド（８１Ａ）は、
　前記厚さ方向において前記第１コイル（４１）と同一位置に設けられたベース配線（５１Ａ）と、
　前記ベース配線の上面に接するキャップ配線（５５Ａ）と、
　を有しており、
　前記キャップ配線が前記ベース配線よりもはみ出しており、前記キャップ配線が前記第１延出部分（５３Ａ）を含む、
　付記１から付記１４のいずれか一つに記載のトランスチップ。
　（付記１６）
　前記第１パッド（８１Ａ）は、
　前記厚さ方向において前記第１コイル（４１）と同一位置に設けられたベース配線（５１Ａ）と、
　前記ベース配線の上面に接するキャップ配線（５５Ａ）と、
　を有しており、
　前記ベース配線が前記キャップ配線よりもはみ出しており、前記ベース配線が前記第１延出部分（５３Ａ）を含む、
　付記１から付記１４のいずれか一つに記載のトランスチップ。
　（付記１７）
　前記第１パッド（８１Ａ）は、
　前記厚さ方向において前記第１コイル（４１）と同一位置に設けられたベース配線（５１Ａ）と、
　前記ベース配線の上面に接するキャップ配線（５５Ａ）と、
　を有しており、
　前記キャップ配線および前記ベース配線により前記第１延出部分（５３Ａ）が構成されている、
　付記１から付記１４のいずれか一つに記載のトランスチップ。
　（付記１８）
　前記第２コイル（４２）は、前記厚さ方向において前記第１コイル（４１）と重なる渦巻状に形成されている、
　付記１から付記１７のいずれか一つに記載のトランスチップ。
　以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
　１０　信号伝達装置
　２０　低圧回路
　２１Ａ，２１Ｂ　低圧信号線
　３０　高圧回路
　３１Ａ，３１Ｂ　高圧信号線
　４０，４０Ａ，４０Ｂ　トランス
　４１　コイル（第１コイル）
　４１Ａ　内側領域
　４１ＡＡ　内周端
　４１Ｂ　外側領域
　４２　コイル（第２コイル）
　４３　第１コイル配線
　４３Ａ　接続部
　４４　外側ダミー配線
　４４Ａ　第１ダミー配線
　４４Ｂ　第２ダミー配線
　４４Ｃ　第３ダミー配線
　４４Ｄ　第１スリット
　４４Ｅ　第１接続部
　４４Ｆ　第２接続部
　４４Ｇ　第２スリット
　４５　内側ダミー配線
　４５ＡＡ　内側端部
　４６　第２コイル配線
　５１Ａ　ベース配線
　５１Ａｓ　上面
　５１Ｃ　ベース配線
　５１Ｃｓ　上面
　５２Ａ，５２Ｃ　パッド配線
　５３Ａ　第１延出部分
　５３ＡＡ　先端
　５３Ｃ　第２延出部分
　５３ＣＡ　先端
　５４Ａ，５４Ｃ　ビア
　５５Ａ，５５Ｃ　キャップ配線
　５７Ａ　第１延出部分
　５７　内側端部配線
　５８　外側端部配線
　６０　低圧回路チップ
　６０ｒ　チップ裏面
　６０ｓ　チップ主面
　６１　第１電極パッド
　６２　第２電極パッド
　６３　第３電極パッド
　７０　高圧回路チップ
　７０ｒ　チップ裏面
　７０ｓ　チップ主面
　７１　第１電極パッド
　７２　第２電極パッド
　７３　第３電極パッド
　８０　トランスチップ（第１トランスチップ）
　８０１～８０４　チップ側面
　８０ｒ　チップ裏面
　８０ｓ　チップ主面
　８１　第１電極パッド
　８１Ａ　第１パッド
　８１Ｃ　第２パッド
　８２　第２電極パッド
　８２Ａ　第３パッド
　８２Ｃ　第４パッド
　８３　基板
　８３ｒ　基板裏面
　８３ｓ　基板主面
　８４　絶縁層
　８４ｒ　下面
　８４ｓ　上面
　８５，８５１，８５２　絶縁膜
　８５Ａ　第１絶縁膜
　８５Ｂ　第２絶縁膜
　８５Ｌ，８５Ｕ　絶縁膜
　８５Ｕ１　開口
　９１Ａ，９１Ｃ　ベース配線
　９２Ａ，９２Ｃ　パッド配線
　９４Ａ，９４Ｃ　ビア
　１００　低圧リードフレーム
　１０１　ダイパッド
　１０１　低圧ダイパッド
　１０２　低圧リード
　１１０　高圧リードフレーム
　１１１　高圧ダイパッド
　１１２　高圧リード
　１２０　モールド樹脂
　１２１～１２４　樹脂側面
　１３１Ａ，１３１Ｃ　接続配線
　１３２Ａ，１３２Ｃ　第１配線部
　１３３Ａ，１３３Ｃ　第２配線部
　１３４Ａ，１３４Ｃ　ビア
　１３６　ビア
　１４１，１４２　コイル溝
　１５０　浮遊ダミー配線
　１５１　第１ダミーパターン
　１５２　第２ダミーパターン
　１６０　パッシベーション膜
　１７０　樹脂層
　１７３　分離溝
　１７４　第１樹脂開口部
　１７５　第２樹脂開口部
　２４０Ａ，２４０Ｂ　トランス
　２４１　第１コイル
　２４２　第２コイル
　２８０　第２トランスチップ
　５００　インバータ装置
　５０１，５０２　スイッチング素子
　５０３　制御回路
　ＧＮＤ１，ＧＮＤ２　グランド
　Ｌ１～Ｌ４　距離
　ＳＤ　導電性接合材
　Ｖ１　第１電圧
　Ｖ２　第２電圧
　Ｗ１～Ｗ４　ワイヤ

Claims (18)

  1. 　厚さ方向において互いに反対側を向く上面及び下面を含む絶縁層と、
    　前記絶縁層内に前記上面寄りに配置された第１コイルと、
    　前記絶縁層内に前記下面寄りに配置され、前記第１コイルと対向する第２コイルと、
    　前記上面に形成され、前記第１コイルと電気的に接続された第１パッドと、
    　を含み、
    　前記第１パッドは、前記厚さ方向から視て、前記第１コイルによって囲まれた内側領域に配置され、且つ、前記第１コイルの内周端から内側に５μｍ離れた位置よりも前記第１コイルに向けて延出した第１延出部分を含む、
    　トランスチップ。
  2. 　前記第１延出部分は、環状に形成されており、前記第１延出部分の先端から内周端までの距離が全周に亘って５μｍ以下である、
    　請求項１に記載のトランスチップ。
  3. 　前記第１パッドは、前記内側領域の全体を覆っている、
    　請求項１または請求項２に記載のトランスチップ。
  4. 　前記第１コイルは、
    　電流が流れる渦巻状のコイル配線を含み、
    　前記第１コイルの内周端は、前記コイル配線の内周端である、
    　請求項１から請求項３のいずれか一項に記載のトランスチップ。
  5. 　前記第１コイルは、
    　電流が流れる渦巻状のコイル配線と、
    　前記コイル配線の内側に設けられ、前記電流が流れないように構成された内側ダミー配線と、
    　を含み、
    　前記第１コイルの内周端は、前記内側ダミー配線の内周端である、
    　請求項１から請求項３のいずれか一項に記載のトランスチップ。
  6. 　前記内側ダミー配線はスリットを有して開いた環状に形成されている、
    　請求項５に記載のトランスチップ。
  7. 　前記内側ダミー配線の密度は、前記コイル配線の密度と等しい、
    　請求項５または請求項６に記載のトランスチップ。
  8. 　前記第１パッドとは別に設けられ、前記第１コイルと電気的に接続された第２パッドを備え、
    　前記第２パッドは、前記第１コイルの外側であって前記第１パッドの隣に配置されており、前記厚さ方向から視て、前記第１コイルの外周端から外側に５μｍ離れた位置よりも前記第１コイルに向けて延出した第２延出部分を含む、
    　請求項４から請求項７のいずれか一項に記載のトランスチップ。
  9. 　前記第１コイルは、前記厚さ方向から視て、前記コイル配線の外側に配置され、前記電流が流れないように構成された外側ダミー配線を備え、
    　前記第２パッドは、前記コイル配線と前記外側ダミー配線とによって囲まれた外側領域内に配置されており、
    　前記第２延出部分は、前記外側領域を区画する前記コイル配線および前記外側ダミー配線の配線部分から５μｍから離れた位置から前記コイル配線及び前記外側ダミー配線の双方に向けて延びている、
    　請求項８に記載のトランスチップ。
  10. 　前記第２延出部分は、環状に形成されており、前記第２延出部分の先端から前記コイル配線および前記外側ダミー配線の端部までの距離が全周に亘って５μｍ以下である、
    　請求項９に記載のトランスチップ。
  11. 　前記第２パッドは、前記外側領域の全体を覆っている、
    　請求項９または請求項１０に記載のトランスチップ。
  12. 　前記厚さ方向から視て、前記第２パッドは、前記第１パッドに対して第１方向に並んで配置され、
    　前記第２パッドは、前記厚さ方向から視て前記第１方向と直交する第２方向に長い矩形状である、
    　請求項８から請求項１１のいずれか一項に記載のトランスチップ。
  13. 　前記内側領域は、前記第２方向に長い長円形状であり、前記第１パッドは前記内側領域と対応して前記第２方向に長い長円形状である、
    　請求項１２に記載のトランスチップ。
  14. 　前記内側領域は、前記第２方向に長い長円形状であり、前記第１パッドは、前記内側領域に対応して前記第２方向に長い矩形状である、
    　請求項１２に記載のトランスチップ。
  15. 　前記第１パッドは、
    　前記厚さ方向において前記第１コイルと同一位置に設けられたベース配線と、
    　前記ベース配線の上面に接するキャップ配線と、
    　を有しており、
    　前記キャップ配線が前記ベース配線よりもはみ出しており、前記キャップ配線が前記第１延出部分を含む、
    　請求項１から請求項１４のいずれか一項に記載のトランスチップ。
  16. 　前記第１パッドは、
    　前記厚さ方向において前記第１コイルと同一位置に設けられたベース配線と、
    　前記ベース配線の上面に接するキャップ配線と、
    　を有しており、
    　前記ベース配線が前記キャップ配線よりもはみ出しており、前記ベース配線が前記第１延出部分を含む、
    　請求項１から１４のいずれか一項に記載のトランスチップ。
  17. 　前記第１パッドは、
    　前記厚さ方向において前記第１コイルと同一位置に設けられたベース配線と、
    　前記ベース配線の上面に接するキャップ配線と、
    　を有しており、
    　前記キャップ配線および前記ベース配線により前記第１延出部分が構成されている、
    　請求項１から請求項１４のいずれか一項に記載のトランスチップ。
  18. 　前記第２コイルは、前記厚さ方向において前記第１コイルと重なる渦巻状に形成されている、
    　請求項１から請求項１７のいずれか一項に記載のトランスチップ。
PCT/JP2024/002553 2023-02-09 2024-01-29 トランスチップ WO2024166718A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-018609 2023-02-09
JP2023018609 2023-02-09

Publications (1)

Publication Number Publication Date
WO2024166718A1 true WO2024166718A1 (ja) 2024-08-15

Family

ID=92262403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/002553 WO2024166718A1 (ja) 2023-02-09 2024-01-29 トランスチップ

Country Status (1)

Country Link
WO (1) WO2024166718A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363006A (ja) * 1990-05-31 1992-12-15 Toshiba Corp 平面型磁気素子
JP2015138874A (ja) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017216407A (ja) * 2016-06-01 2017-12-07 住友電工プリントサーキット株式会社 プリント配線板及びその製造方法
WO2019074130A1 (ja) * 2017-10-13 2019-04-18 ローム株式会社 電子部品および電子部品モジュール
JP2021150839A (ja) * 2020-03-19 2021-09-27 株式会社東芝 アイソレータ
JP2021166295A (ja) * 2019-03-08 2021-10-14 ローム株式会社 絶縁通信部品およびモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363006A (ja) * 1990-05-31 1992-12-15 Toshiba Corp 平面型磁気素子
JP2015138874A (ja) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017216407A (ja) * 2016-06-01 2017-12-07 住友電工プリントサーキット株式会社 プリント配線板及びその製造方法
WO2019074130A1 (ja) * 2017-10-13 2019-04-18 ローム株式会社 電子部品および電子部品モジュール
JP2021166295A (ja) * 2019-03-08 2021-10-14 ローム株式会社 絶縁通信部品およびモジュール
JP2021150839A (ja) * 2020-03-19 2021-09-27 株式会社東芝 アイソレータ

Similar Documents

Publication Publication Date Title
CN111919298B (zh) 电子部件
CN112400229B (zh) 半导体器件
WO2022181402A1 (ja) 絶縁モジュールおよびゲートドライバ
US20220208674A1 (en) Insulating chip
US20220367603A1 (en) Semiconductor device
US20240021599A1 (en) Isolation transformer
US20240029949A1 (en) Insulating transformer
WO2024166718A1 (ja) トランスチップ
WO2024171760A1 (ja) 絶縁チップおよび絶縁チップの製造方法
TW202226485A (zh) 半導體裝置
WO2022210540A1 (ja) 絶縁トランス
US20240021598A1 (en) Isolation transformer
US20230387041A1 (en) Semiconductor device and semiconductor module
WO2022210551A1 (ja) アイソレータ、絶縁モジュールおよびゲートドライバ
US20240072031A1 (en) Signal transmission device and insulated module
WO2022210542A1 (ja) 絶縁トランス、絶縁モジュールおよびゲートドライバ
US20240332171A1 (en) Insulation chip and signal transmission device
US20240313043A1 (en) Insulation chip and signal transmission device
WO2022168675A1 (ja) ゲートドライバ、絶縁モジュール、低圧回路ユニット、および高圧回路ユニット
US20240332259A1 (en) Insulation chip and signal transmission device
WO2023171391A1 (ja) 絶縁チップおよび信号伝達装置
US20240290693A1 (en) Semiconductor device
JP2024143376A (ja) 半導体装置および半導体装置の製造方法
JP2024143375A (ja) 半導体装置、半導体装置の製造方法
CN118676196A (zh) 氮化物半导体装置及氮化物半导体模块

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24753162

Country of ref document: EP

Kind code of ref document: A1