JP2016028407A - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール Download PDF

Info

Publication number
JP2016028407A
JP2016028407A JP2014219492A JP2014219492A JP2016028407A JP 2016028407 A JP2016028407 A JP 2016028407A JP 2014219492 A JP2014219492 A JP 2014219492A JP 2014219492 A JP2014219492 A JP 2014219492A JP 2016028407 A JP2016028407 A JP 2016028407A
Authority
JP
Japan
Prior art keywords
coil
semiconductor device
high voltage
low voltage
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014219492A
Other languages
English (en)
Other versions
JP6395304B2 (ja
Inventor
光生 長田
Mitsuo Osada
光生 長田
勇 西村
Isamu Nishimura
勇 西村
道彦 三冨士
Michihiko Mifuji
道彦 三冨士
聡 蔭山
Satoshi Kageyama
聡 蔭山
鉄也 加川
Tetsuya Kagawa
鉄也 加川
信行 笠原
Nobuyuki Kasahara
信行 笠原
大輝 柳島
Daiki Yagishima
大輝 柳島
俊行 石川
Toshiyuki Ishikawa
俊行 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014219492A priority Critical patent/JP6395304B2/ja
Priority to US14/537,234 priority patent/US9697948B2/en
Publication of JP2016028407A publication Critical patent/JP2016028407A/ja
Priority to US15/624,205 priority patent/US20170287624A1/en
Application granted granted Critical
Publication of JP6395304B2 publication Critical patent/JP6395304B2/ja
Priority to US16/803,522 priority patent/US11011297B2/en
Priority to US17/230,356 priority patent/US11657953B2/en
Priority to US18/300,193 priority patent/US20230298805A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/288—Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulating Of Coils (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)

Abstract

【課題】高電圧コイルとその周囲の低電圧領域内の低電位部との間の耐圧を向上できる半導体装置およびそれを備える半導体モジュールを提供する。【解決手段】絶縁層と、絶縁層積層構造２７中で上下に間隔を置いて配置された上コイル２１（高電圧コイル）および下コイル２０（低電圧コイル）と、高電圧領域３６の周囲に配置された外側低電圧領域４７に設けられた低電圧配線２４と、上コイル２１と低電圧配線２４との間に配置され、電気的にフローティングされた電極板８７からなるキャパシタ８０とを含む、トランスチップ６を提供する。【選択図】図６

Description

この発明は、トランスを備える半導体装置およびそれを備える半導体モジュールに関する。
たとえばパワーエレクトロニクスの分野において、互いに対向配置された一対のコイルを有するトランスの開発が進められている。
特許文献１は、一対のインダクタを有するトランスを開示している。一方のインダクタは、中心軸を回転軸として１８０°回転して他方のインダクタに対向配置されている。
特開２０１３−１１５１３１号公報
一般的に、トランスの耐圧対策箇所は、一対のコイル間の絶縁膜である。当該絶縁膜にはトランスのコイル間の大きな電圧が加わるので、薄い絶縁膜では、その電圧に耐えることができないためである。
一方、トランスから絶縁膜の面内方向（横方向）に離れた領域に、低電圧領域（たとえば、低電圧コイル用の配線が形成された領域等）が設けられることがある。通常、低電圧領域−トランス間の距離は、トランスのコイル間の距離に比べて数十倍以上に設定される。そのため、低電圧領域−トランス間の領域で絶縁破壊が起こることについて、現在までほとんど検討されてこなかった。
しかしながら、この出願の発明者らが鋭意検討した結果、トランスのコイル間にサージ破壊試験を行ったときに、コイル間の破壊がなくても、絶縁膜が横方向に沿って破壊する場合があることがわかった。
この発明の一実施形態は、高電圧コイルとその周囲の低電圧領域内の低電位部との間の耐圧を向上できる半導体装置を提供する。
また、この発明の一実施形態は、高電圧コイルとその周囲の低電圧領域内の低電位部との間の耐圧を向上できる半導体モジュールを提供する。
この発明の一実施形態は、絶縁層と、前記絶縁層中で上下に間隔を置いて配置された高電圧コイルおよび低電圧コイルと、平面視において、前記高電圧コイル用の高電圧領域の周囲に配置された低電圧領域に設けられ、前記高電圧コイルよりも低い電位に接続された低電位部と、前記高電圧コイルと前記低電圧領域との間に配置され、電気的にフローティングされた金属部材からなる電界シールド部とを含む、半導体装置を提供する。
高電圧コイルと低電圧領域との間に電界シールド部が設けられているので、低電位部への電界集中を緩和することができる。これにより、高電圧コイル−低電圧領域間の耐圧を向上させることができる。
この発明の一実施形態では、前記電界シールド部は、横方向に間隔を置いて対向する複数の電極板からなるキャパシタを含む。この場合、前記電極板は、等間隔で３つ以上設けられていてもよいし、非等間隔で３つ以上設けられていてもよい。
この発明の一実施形態では、前記低電位部は、前記低電圧コイルに接続された低電圧配線を含む。
この発明の一実施形態では、前記低電位部は、前記絶縁層の表面に露出し、前記低電圧配線に接続された低電圧パッドを含み、前記電界シールド部は、前記高電圧コイルと前記低電圧パッドとの間に配置されている。
低電圧パッドが角部を有している場合、当該角部に電界が集中してサージ破壊が起こり易い。電界シールド部が高電圧コイル−低電圧パッド間に配置されることで、そのようなサージ破壊を効果的に防止することができる。
この発明の一実施形態では、前記絶縁層は、順に積層された複数の絶縁膜を含む絶縁膜積層構造からなり、前記高電圧コイルおよび前記低電圧コイルは、それぞれ、別々の前記絶縁膜に埋め込まれており、一層以上の前記絶縁膜が、前記高電圧コイルと前記低電圧コイルとの間に介在しており、前記電界シールド部は、少なくとも一層の前記絶縁膜に埋め込まれた電極板からなる。
この場合、同一の前記絶縁膜に複数の前記電極板が間隔を置いて対向しており、当該複数の電極板がキャパシタを構成していてもよい。そして、前記電極板は、等間隔で３つ以上設けられていてもよいし、非等間隔で３つ以上設けられていてもよい。
また、前記電極板は、同一の前記絶縁膜内で横方向に重ならないように独立して設けられていてもよい。
この発明の一実施形態では、前記電極板は、前記高電圧コイル用の前記絶縁膜、前記低電圧コイル用の前記絶縁膜、およびそれらの間の前記絶縁膜に埋め込まれている。この場合、高電圧コイル用および低電圧コイル用の絶縁膜の間の絶縁膜は、複数の膜であってもよいし、単膜であってもよい。複数の膜の場合、電極板は、その全ての膜に埋め込まれていてもよいし、選択的に一部の膜のみに埋め込まれていてもよい。
この発明の一実施形態では、各前記絶縁膜に埋め込まれた前記電極板は、上下に連なって配列されている。
この発明の一実施形態では、前記電極板は、選択的に、前記高電圧コイル用の前記絶縁膜および前記低電圧用の前記絶縁膜に埋め込まれている。すなわち、電極板は、高電圧コイル用および低電圧コイル用の絶縁膜のみに埋め込まれ、それらの間の絶縁膜に埋め込まれていなくてもよい。
この発明の一実施形態では、前記低電位部は、前記高電圧領域を取り囲むように複数の前記絶縁膜に埋め込まれたシールド層を含み、前記電極板は、前記シールド層と同一の前記絶縁膜に埋め込まれている。この構成では、シールド層と電界シールド部（電極板）とを同一の工程で形成することができる。
この発明の一実施形態では、前記高電圧コイルが相対的に前記絶縁膜積層構造の表面に近い側に配置された上コイルであり、前記低電圧コイルが前記上コイルの下方に配置された下コイルであり、前記低電位部は、前記下コイルに接続され、前記絶縁膜積層構造を積層方向に貫通する低電圧配線を含む。
この発明の一実施形態では、前記低電位部は、前記絶縁層積層構造の表面に露出し、前記低電圧配線に接続された低電圧パッドを含む。
低電圧パッドが角部を有している場合、当該角部に電界が集中してサージ破壊が起こり易い。電界シールド部が高電圧コイル−低電圧パッド間に配置されることで、そのようなサージ破壊を効果的に防止することができる。
この発明の一実施形態では、前記高電圧コイルと前記電界シールド部との横方向距離Ｌ１が、前記高電圧コイルと前記低電圧コイルとの上下方向距離Ｌ２よりも大きい。
この発明の一実施形態では、前記電界シールド部は、前記高電圧コイルを取り囲んでいる。これにより、高電圧コイルから放出される電界が、その向きに依らずに緩和される。
この発明の一実施形態は、前記絶縁層を支持する基板を含み、前記低電圧コイルは、前記基板に接続されている。
この発明の一実施形態は、この発明の一実施形態に係る半導体装置と、前記半導体装置の前記低電圧コイルに電気的に接続された低電圧素子と、前記半導体装置の前記高電圧コイルに電気的に接続された高電圧素子と、前記半導体装置、前記低電圧素子および前記高電圧素子を一括して封止する樹脂パッケージとを含む、半導体モジュールを提供する。
図１は、この発明の一実施形態を示す半導体モジュールの模式的な平面図である。 図２は、前記半導体モジュールの接続形態および各部の電位を示す図である。 図３は、トランスチップの平面構造を説明するための模式図である。 図４は、前記トランスチップの下コイルの平面構造を説明するための模式図である。 図５は、前記トランスチップの上コイルの平面構造を説明するための模式図である。 図６は、前記トランスチップの断面図（図３のVI−VI線断面図）である。 図７は、図６のトランスチップの要部拡大図である。 図８は、トランスを備える半導体チップにおける層間膜の厚さと破壊電圧との関係を示す図である。 図９は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。 図１０は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。 図１１は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。 図１２は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。 図１３は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。 図１４は、前記キャパシタに代わる電界シールド部の一例としての電極板の構造を説明するための図である。 図１５は、前記電極板のパターンに関する変形例を示す。 図１６は、前記電極板のパターンに関する変形例を示す。 図１７は、前記トランスチップの基板の接続状態に関する変形例を示す。 図１８は、前記トランスチップの基板の接続状態に関する変形例を示す。 図１９は、前記トランスチップの基板の接続状態に関する変形例を示す。 図２０は、参考例１に係るトランスチップの模式的な平面図である。 図２１は、参考例１に係る下コイルが配置された層の模式的な平面図である。 図２２は、参考例１に係る上コイルが配置された層の模式的な平面図である。 図２３は、図２０の切断線XXIII−XXIIIでトランスチップを切断したときに現れる断面図である。 図２４は、図２３における上コイルおよびその周辺の拡大図である。 図２５は、参考例２に係るトランスチップの模式的な平面図である。 図２６は、参考例２に係る下コイルが配置された層の模式的な平面図である。 図２７は、参考例２に係る上コイルが配置された層の模式的な平面図である。 図２８は、図２５の切断線XXVIII−XXVIIIでトランスチップを切断したときに現れる断面図である。 図２９は、図２８における上コイルおよびその周辺の拡大図である。 図３０Ａは、同種界面構造の形成に関連する工程を説明するための断面図である。 図３０Ｂは、図３０Ａの次の工程を示す図である。 図３０Ｃは、図３０Ｂの次の工程を示す図である。 図３０Ｄは、図３０Ｃの次の工程を示す図である。 図３０Ｅは、図３０Ｄの次の工程を示す図である。 図３０Ｆは、図３０Ｅの次の工程を示す図である。 図３０Ｇは、図３０Ｆの次の工程を示す図である。 図３０Ｈは、図３０Ｇの次の工程を示す図である。 図３１は、同種界面構造の変形例を示す図である。 図３２は、同種界面構造の変形例を示す図である。 図３３は、同種界面構造の変形例を示す図である。 図３４は、同種界面構造の変形例を示す図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態を示す半導体モジュール１の模式的な平面図である。図１では、半導体モジュール１の内部構造の明瞭化のためモジュール１の中央部を透視して示している。
半導体モジュール１は、複数のチップが１パッケージ化されたモジュールであって、樹脂パッケージ２と、複数のリード３と、複数のチップ類４とを含む。
樹脂パッケージ２は、たとえばエポキシ樹脂を用いて四角（正方形）板状に形成されている。
複数のリード３は、この実施形態では、樹脂パッケージ２の互いに対向する一対の端面を介して、樹脂パッケージ２の内外に跨って設けられている。これにより、半導体モジュール１のパッケージタイプは、ＳＯＰ（Small Outline Package）となっている。なお、半導体モジュール１には、ＳＯＰに限らず、たとえば、ＱＦＰ（Quad Flat Package）、ＳＯＪ（Small Outline J-lead Package）等、色々なタイプのパッケージを採用することができる。
複数のチップ類４は、この発明の低電圧素子の一例としてのコントローラチップ５（コントローラＩＣ）と、この発明の半導体装置の一例としてのトランスチップ６と、この発明の高電圧素子の一例としてのドライバチップ７（ドライバＩＣ）とを含む。
トランスチップ６が樹脂パッケージ２のほぼ中央部に配置され、コントローラチップ５およびドライバチップ７は、それぞれ、トランスチップ６に対して一方のリード３側およびその反対のリード３側に配置されている。すなわち、コントローラチップ５およびドライバチップ７は、それらの間にトランスチップ６を挟むように配置され、それぞれ、複数のリード３に隣り合っている。
各チップ５〜７は、四角（長方形）板状に形成されており、この実施形態では、互いにほぼ同じ大きさのコントローラチップ５およびドライバチップ７に対して、トランスチップ６が小さく形成されている。また、コントローラチップ５およびトランスチップ６は共通の第１ダイパッド８上に配置され、ドライバチップ７は、第１ダイパッド８から間隔を置いて設けられた第２ダイパッド９上に配置されている。
コントローラチップ５の表面には、複数のパッド１０およびパッド１１が形成されている。複数のパッド１０は、コントローラチップ５のリード３に近い側の長辺に沿って配列され、ボンディングワイヤ１２によってリード３に接続されている。複数のパッド１１は、コントローラチップ５のリード３の反対側（トランスチップ６に近い側）の長辺に沿って配列されている。
トランスチップ６の表面には、複数の低電圧パッド１３および高電圧パッド１４が形成されている。複数の低電圧パッド１３は、トランスチップ６のコントローラチップ５に近い側の長辺に沿って配列され、ボンディングワイヤ１５によってコントローラチップ５のパッド１１に接続されている。すなわち、この実施形態では、コントローラチップ５のパッド１１がトランスチップ６の一次側に接続されている。複数の高電圧パッド１４は、トランスチップ６の幅方向中央部においてトランスチップ６の長辺に沿って配列されている。
ドライバチップ７の表面には、複数のパッド１６およびパッド１７が形成されている。複数のパッド１６は、ドライバチップ７のトランスチップ６に近い側の長辺に沿って配列され、ボンディングワイヤ１８によってトランスチップ６の高電圧パッド１４に接続されている。すなわち、この実施形態では、ドライバチップ７のパッド１６がトランスチップ６の二次側に接続されている。複数のパッド１７は、ドライバチップ７のトランスチップ６の反対側（リード３に近い側）の長辺に沿って配列され、ボンディングワイヤ１９によってリード３に接続されている。
なお、図１で示した各チップ５〜７のパッド類の配置形態は一例に過ぎず、パッケージタイプやチップ類４の配置形態に応じて適宜変更することができる。
図２は、図１の半導体モジュール１の接続形態および各部の電位を示す図である。
図２に示すように、半導体モジュール１ではトランスチップ６において、この発明の低電圧コイルの一例としての一次側（低圧側）の下コイル２０と、この発明の高電圧コイルの一例としての二次側（高圧側）の上コイル２１とが上下方向に間隔を置いて対向している。下コイル２０および上コイル２１は、それぞれ、渦巻き状に形成されている。
下コイル２０の内側コイルエンド２２（渦巻きの内側末端）および外側コイルエンド９２（渦巻きの外側末端）には、それぞれ、低電圧配線２４および低電圧配線９３が接続されている。低電圧配線２４，９３の末端は、低電圧パッド１３として露出している。
上コイル２１の内側コイルエンド２３および外側コイルエンド９４には、それぞれ、高電圧配線２５（内側コイルエンド配線）および高電圧配線９５（外側コイルエンド配線）が接続されている。高電圧配線２５，９５の末端は、高電圧パッド１４として露出している。
コントローラチップ５には、或るパッド１０と或るパッド１１とを接続する配線９０の途中に、トランジスタＴｒ１が設けられている。また、他のパッド１０と他のパッド１１とを接続する配線９１の途中に、トランジスタＴｒ２が設けられている。トランジスタＴｒ１，Ｔｒ２は、それぞれ、配線９０，９１の導通・遮断を行うスイッチング素子である。配線９０側のパッド１０，１１は、それぞれ、ボンディングワイヤ１２，１５を通じて入力電圧および外側コイルエンド９２側の低電圧パッド１３に接続されている。配線９１側のパッド１０，１１は、それぞれ、ボンディングワイヤ１２，１５を通じて接地電圧および内側コイルエンド２２側の低電圧パッド１３に接続されている。
第１印加状態（Ｔｒ１：ＯＮ、Ｔｒ２：ＯＦＦ）と第２印加状態（Ｔｒ１：ＯＦＦ、Ｔｒ２：ＯＮ）が交互に繰り返されるようにコントローラチップ５を制御することによって、トランスチップ６の下コイル２０に周期的なパルス電圧が発生する。たとえば、図２では、基準電圧＝０Ｖ（接地電圧）に対して５Ｖのパルス電圧が下コイル２０で発生する。
トランスチップ６では、直流信号が下コイル２０と上コイル２１との間で遮断されつつ、電磁誘導によって、下コイル２０で発生したパルス電圧に基づく交流信号のみが選択的に高圧側（上コイル２１）に伝達される。伝達される交流信号は、下コイル２０と上コイル２１との間の変圧比に応じて昇圧され、ボンディングワイヤ１８を通じて、ドライバチップ７に取り出される。たとえば、図２では、５Ｖのパルス電圧が、基準電圧＝１２００Ｖに対して１５Ｖのパルス電圧としてドライバチップ７に取り出される。ドライバチップ７は、入力された１５Ｖのパルス電圧をＳｉＣパワーＭＯＳＦＥＴ（たとえば、ソース−ドレイン間電圧＝１２００Ｖ）のゲート電極（図示せず）に印加することによって、当該ＭＯＳＦＥＴのスイッチング動作を行う。
なお、図２で示した具体的な電圧値は、半導体モジュール１の動作を説明するために用いた一例に過ぎない。ドライバチップ７（ＨＶ領域）の基準電圧は１２００Ｖを超える値（たとえば、３７５０Ｖ等）であってもよい。
図３は、図１のトランスチップ６の平面構造を説明するための模式図である。図４は、トランスチップ６の下コイル２０が配置された層の平面構造を説明するための模式図である。図５は、トランスチップ６の上コイル２１が配置された層の平面構造を説明するための模式図である。図６は、トランスチップ６の断面図（図３のVI−VI線断面図）である。図７は、図６における上コイル２１およびその周辺の拡大図である。図６では、明瞭化のために、金属部分のみをハッチングで示している。
次に、トランスチップ６の内部構造を、より具体的に説明する。
トランスチップ６は、図６に示すように、半導体基板２６と、半導体基板２６上に形成された絶縁層積層構造２７とを含む。半導体基板２６としては、Ｓｉ（シリコン）基板、ＳｉＣ（炭化珪素）基板等を適用することができる。
絶縁層積層構造２７は、半導体基板２６の表面から順に積層された複数（図６では１２層）の絶縁層２８からなる。複数の絶縁層２８は、半導体基板２６の表面に接する最下層の絶縁層２８を除いて、それぞれ、下層のエッチングストッパ膜２９と、上層の層間絶縁膜３０との積層構造からなる。最下層の絶縁層２８は、層間絶縁膜３０のみからなる。エッチングストッパ膜２９としては、たとえば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を使用することができ、層間絶縁膜３０としては、たとえば、ＳｉＯ２膜を使用することができる。
下コイル２０および上コイル２１は、絶縁層積層構造２７において互いに異なる絶縁層２８に形成され、一層以上の絶縁層２８を挟んで互いに対向している。この実施形態では、下コイル２０が半導体基板２６から４層目の絶縁層２８に形成され、上コイル２１は、下コイル２０との間に６層の絶縁層２８を挟んで、１１層目の絶縁層２８に形成されている。
図３〜図５に示すように、下コイル２０および上コイル２１は、それぞれ、中央に平面視楕円形の内方領域３１，３２が区画されるように、その内方領域３１，３２の周囲を取り囲む楕円環状の領域に形成されている。
各内方領域３１，３２を取り囲む領域における下コイル２０および上コイル２１の構造は、図７に示された上コイル２１を参照して説明できる。すなわち、図７に示すように、内方領域３２を取り囲む領域において、絶縁層２８には、楕円渦巻き状のコイル溝３３が形成されている。コイル溝３３は、層間絶縁膜３０およびその下方のエッチングストッパ膜２９を貫通して形成されている。これにより、コイル溝３３の上端および下端は、それぞれ、上方の絶縁層２８のエッチングストッパ膜２９および下方の絶縁層２８の層間絶縁膜３０に開放した面となっている。
コイル溝３３の内面（側面および底面）には、バリアメタル３４が形成されている。バリアメタル３４は、コイル溝３３に上方が開放した空間が形成されるように、当該側面および底面に倣って膜状に形成されている。この実施形態では、バリアメタル３４は、コイル溝３３の内面に近い側からＴａ（タンタル）膜、ＴａＮ（窒化タンタル）膜およびＴａ膜をこの順に積層することによって形成されている。そして、コイル溝３３においてバリアメタル３４の内側にＣｕ（銅）配線材料３５を埋め込むことによって、バリアメタル３４およびＣｕ配線材料３５からなる埋め込みコイルの一例としての上コイル２１が形成されている。
上コイル２１は、その上面が絶縁層２８の上面と面一になるように形成されている。これにより、上コイル２１は、側面、上面および下面において、互いに異なる絶縁層２８に接している。具体的には、上コイル２１が埋め込まれた絶縁層２８は、エッチングストッパ膜２９および層間絶縁膜３０が上コイル２１の側面に接しており、この絶縁層２８の上側に形成された絶縁層２８は、下層のエッチングストッパ膜２９のみが上コイル２１の上面に接している。また、下側の絶縁層２８は、上層の層間絶縁膜３０のみが上コイル２１の下面に接している。
なお、ここでは説明を省略するが、下コイル２０も上コイル２１と同様に、コイル溝にバリアメタルおよびＣｕ配線材料を埋め込むことによって形成されている。
図３，図６および図７に示すように、高電圧パッド１４は、絶縁層積層構造２７の表面（最上層の絶縁層２８の層間絶縁膜３０上）に形成されている。高電圧パッド１４は、絶縁層積層構造２７の積層方向に沿ってトランスチップ６を上方から見た平面視において、上コイル２１が配置された中央の高電圧領域（ＨＶ領域）３６に配置されている。
ここで、高電圧領域３６は、上コイル２１が埋め込まれた絶縁層２８における、上コイル２１および上コイル２１と同電位の配線が形成された領域、およびそれら形成領域の周辺部を含む。この実施形態では、図５に示すように、上コイル２１がトランスチップ６の長手方向に間隔を置いて２つずつペアで合計４つ形成されている。各ペアの上コイル２１の内方領域３２および隣り合う上コイル２１間には、それぞれ、内側コイルエンド配線３７および外側コイルエンド配線９６が形成されている。これにより、各ペアでは、一方の上コイル２１および他方の上コイル２１が、その間の共通の外側コイルエンド配線９６によって互いに電気的に接続されており、これら両方の上コイル２１、その間の外側コイルエンド配線９６および各上コイル２１内の内側コイルエンド配線３７は全て同電位となっている。したがって、当該絶縁層２８では、各上コイル２１の内方領域３２および各ペアにおける上コイル２１間の領域も、上コイル２１、内側コイルエンド配線３７もしくは外側コイルエンド配線９６からの電界が及ぶ範囲内として、高電圧領域３６に含まれている。なお、下コイル２１（低電圧コイル）が配置された領域は、平面視では高電圧領域３６に一致するが、高電圧コイル２１から複数の絶縁層２８によって隔離されており、上コイル２１からの電界の影響がほとんど及ばないので、この実施形態で言う高電圧領域３６に含まれるものではない。
そして、高電圧パッド１４は、より具体的には図３に示すように、各上コイル２１の内方領域３２の上方および各ペアにおける上コイル２１間の領域の上方に一つずつ、合計６個配置されている。
たとえば図６および図７に示すように、或る高電圧パッド１４は、上コイル２１と同一の絶縁層２８に埋め込まれた内側コイルエンド配線３７に、ビア３８を介して接続されている。図示はしないが、他の高電圧パッド１４は、同様の構造によって、上コイル２１と同一の絶縁層２８に埋め込まれた外側コイルエンド配線９６にビアを介して接続されている。これにより、上コイル２１に伝達された交流信号を、内側コイルエンド配線３７およびビア３８、ならびに外側コイルエンド配線９６およびビア（図示せず）を介して、高電圧パッド１４から出力することができる。すなわち、内側コイルエンド配線３７およびそれに接続されたビア３８、ならびに外側コイルエンド配線９６およびそれに接続されたビアを合わせたものが、それぞれ、図２の高電圧配線２５および高電圧配線９５となる。
なお、内側コイルエンド配線３７およびビア３８は、それぞれ上コイル２１と同様に、図７に示すように、配線溝３９，４０にバリアメタル４１，４２およびＣｕ配線材料４３，４４を埋め込むことによって形成されている（外側コイルエンド配線９６およびそれに接続されたビアについても同じ）。バリアメタル４１，４２には、前述のバリアメタル３４と同じ材料を適用することができる。
一方、絶縁層積層構造２７には、高電圧領域３６とは電気的に切り離された低電位の領域（ＬＶ領域）として、低電圧領域４６（図４および図６）、外側低電圧領域４７（図３〜図７）および中間領域４８（図３〜図７）が設定されている。
低電圧領域４６は、下コイル２０が埋め込まれた絶縁層２８における、下コイル２０および下コイル２０と同電位の配線が形成された領域、およびそれら形成領域の周辺部を含んでいる。低電圧領域４６は、下コイル２０と上コイル２１との関係と同様に、一層以上の絶縁層２８を挟んで高電圧領域３６に対向している。下コイル２０は、この実施形態では、図４に示すように、上コイル２１と対向する位置、すなわちトランスチップ６の長手方向に間隔を置いて２つずつペアで合計４つ形成されている。各ペアの下コイル２０の内方領域３１および隣り合う下コイル２０間には、それぞれ、内側コイルエンド配線４９および外側コイルエンド配線９７が形成されている。これにより、各ペアでは、一方の下コイル２０および他方の下コイル２０が、その間の共通の外側コイルエンド配線９７によって互いに電気的に接続されており、これら両方の下コイル２０、その間の外側コイルエンド配線９７および各下コイル２０内の内側コイルエンド配線４９は全て同電位となっている。したがって、当該絶縁層２８では、各下コイル２０の内方領域３１および各ペアにおける下コイル２０間の領域も、下コイル２０、内側コイルエンド配線４９もしくは外側コイルエンド配線９７からの電界が及ぶ範囲内として、低電圧領域４６に含まれている。なお、内側コイルエンド配線４９は、図５に示すように、平面視において高電圧側の内側コイルエンド配線３７からずれた位置に配置されている。
外側低電圧領域４７は、図３〜図５に示すように、高電圧領域３６および低電圧領域４６を取り囲むように設定され、中間領域４８は、高電圧領域３６および低電圧領域４６と外側低電圧領域４７との間に設定されている。
図３，図６および図７に示すように、低電圧パッド１３は、外側低電圧領域４７において絶縁層積層構造２７の表面（最上層の絶縁層２８の層間絶縁膜３０上）に形成されている。低電圧パッド１３は、この実施形態では、トランスチップ６の長手方向に互いに間隔を置いて６個設けられた高電圧パッド１４のそれぞれの側方に一つずつ、合計６個配置されている。各低電圧パッド１３は、絶縁層積層構造２７内を引き回された低電圧配線２４，９３によって、下コイル２０に接続されている。
低電圧配線２４は、貫通配線５１と、引き出し配線５２とを含む。
貫通配線５１は、外側低電圧領域４７において各低電圧パッド１３から少なくとも下コイル２０が形成された絶縁層２８を貫通して、下コイル２０よりも下方の絶縁層２８に達する柱状に形成されている。より具体的には、貫通配線５１は、それぞれ、上コイル２１および下コイル２０と同一の絶縁層２８に埋め込まれた島状（四角形状）の低電圧層配線５３，５４と、それらの間を接続する複数のビア５５と、上側の低電圧層配線５３と低電圧パッド１３とを接続するビア５６と、下側の低電圧層配線５４と引き出し配線５２とを接続するビア５７とを含む。
引き出し配線５２は、低電圧領域４６から、下コイル２０よりも下方の絶縁層２８を介して外側低電圧領域４７に引き出された線状に形成されている。より具体的には、引き出し配線５２は、前述の内側コイルエンド配線４９と、下コイル２０よりも下方の絶縁層２８に埋め込まれ、下コイル２０を下方で横切る線状の引き出し層配線５８と、引き出し層配線５８と内側コイルエンド配線４９とを接続するビア５９とを含む。引き出し層配線５８は、ビア８６を介して半導体基板２６に接続されている。これにより、低電圧配線２４は、基板電圧（たとえば接地電圧）に固定される。
なお、配線４９，５３，５４，５８およびビア５５〜５７，５９は、それぞれ上コイル２１と同様に、配線溝にバリアメタルおよびＣｕ配線材料を埋め込むことによって形成されている。一例として、図７に示すように、低電圧層配線５３およびビア５５，５６は、それぞれ、配線溝６０〜６２にバリアメタル６３〜６５およびＣｕ配線材料６６〜６８を埋め込むことによって形成されている。バリアメタル６３〜６５には、前述のバリアメタル３４と同じ材料を適用することができる。
なお、詳細は省略するが、低電圧配線９３も、低電圧配線２４と同様に、貫通配線（図示せず）と、引き出し配線９８（図３〜図５）とを含む配線によって構成されている。
以上の構成により、或る低電圧パッド１３は、図３〜図６に示すように、貫通配線５１および引き出し配線５２を介して、下コイル２０の内側コイルエンド配線４９に接続されている。また、他の低電圧パッド１３は、図３〜図６に示すように、貫通配線および引き出し配線９８を介して、下コイル２０の外側コイルエンド配線９６に接続されている。これにより、低電圧パッド１３に入力された信号を、貫通配線５１および引き出し配線５２を介して下コイル２１に伝達することができる。
絶縁層積層構造２７には、低電圧配線２４よりもさらに外側にシールド層６９が形成されている。このシールド層６９は、外部からデバイス内に水分が入ったり、端面のクラックが内部に広がったりすることを防止する。
シールド層６９は、図３〜図６に示すように、トランスチップ６の端面に沿って壁状に形成されており、その底部において半導体基板２６に接続されている。これにより、シールド層６９は、基板電圧（たとえば接地電圧）に固定される。より具体的には、シールド層６９は、図６に示すように、それぞれ、上コイル２１、下コイル２０および引き出し層配線５８と同一の絶縁層２８に埋め込まれたシールド層配線７０〜７２と、それらの間を接続する複数のビア７３と、最下層のシールド層配線７２と半導体基板２６とを接続するビア７４とを含む。シールド層配線７０〜７２およびビア７３，７４は、それぞれ上コイル２１と同様に、配線溝にバリアメタルおよびＣｕ配線材料を埋め込むことによって形成されている。
さらに、絶縁層積層構造２７上には、保護膜７５およびパッシベーション膜７６が、絶縁層積層構造２７の全面に順に積層されている。パッシベーション膜７６の上には、上コイル２１の直上の領域を選択的に覆う楕円環状のコイル保護膜７７が形成されている。それらの膜７５〜７７には、低電圧パッド１３および高電圧パッド１４をそれぞれ露出させるためのパッド開口７８，７９が形成されている。
保護膜７５は、たとえばＳｉＯ２からなり、１５０ｎｍ程度の厚さを有している。パッシベーション膜７６は、たとえばＳｉＮからなり、１０００ｎｍ程度の厚さを有している。コイル保護膜７７は、たとえばポリイミドからなり、４０００ｎｍ程度の厚さを有している。
次に、トランスチップ６の各部の詳細について、以下に説明を加える。
図２で説明したように、トランスチップ６の下コイル２０と上コイル２１との間には、大きな電位差（たとえば、１２００Ｖ程度）が生じる。そのため、下コイル２０と上コイル２１と間に配置される絶縁層２８は、その電位差による絶縁破壊を生じない耐圧を実現可能な厚さを有していなければならない。
そこで、この実施形態では、図６に示すように、３００ｎｍ程度のエッチングストッパ膜２９および２１００ｎｍ程度の層間絶縁膜３０の積層構造からなる絶縁層２８を、コイル間に複数層（たとえば６層）介在させて、絶縁層２８のトータルの厚さＬ２を１２．０μｍ〜１６．８μｍにすることによって、下コイル２０と上コイル２１との間の縦方向のＤＣ絶縁を実現している。
しかしながら、この出願の発明者らが、トランスを備える半導体チップにおける層間膜の厚さとサージ破壊電圧との関係を実験したところ、図８に示す結果が得られた。図８において、層間膜とは、この実施形態における絶縁層２８と同様の構造を有する膜である。図８によると、コイル間の層間膜の層数を増やして膜厚を大きくすればするほど、縦方向のＤＣ絶縁が良好に実現できているにも関わらず、たとえば、上コイル２１と低電圧パッド１３との間（コイル−パッド間）や、上コイル２１とシールド層２６との間（コイル−シールド間）といった横方向の破壊が支配的になっていることが分かる。
通常は、下コイル２０と上コイル２１と間の絶縁層２８のトータル厚さＬ２に比べて、上コイル２１と外側低電圧領域４７との距離Ｌ０（この実施形態では、中間領域４８の幅）の方が大きい。たとえば、距離Ｌ０は１００μｍ〜４５０μｍが一般的であり、前述の厚さＬ２との比（距離Ｌ０／厚さＬ２）で表せば、６／１〜４０／１となる。したがって、たとえば高電圧領域３６と外側低電圧領域４７との間に、下コイル２０と上コイル２１との間（高電圧領域３６と低電圧領域４６との間）の電位差と同等の電位差が生じても、それらの領域の距離だけを考えれば、理論上は距離Ｌ０＞厚さＬ２であるから絶縁破壊は生じない。しかしながら、図８で証明されるように、コイル間の層間膜が厚くなれば、横方向の破壊が支配的になってしまうのである。なお、図６では、距離Ｌ０よりも厚さＬ２の方が大きく表されているが、実際には距離Ｌ０＞＞厚さＬ２の関係にある。
この点、この出願の発明者らは、高電圧領域３６と外側低電圧領域４７との間に、電気的にフローティングされた金属部材からなるシールドを設ければ、外側低電圧領域４７の特定部位に対する電界集中を緩和して、横方向の破壊を防止できることを見出した。
そこで、この実施形態では、図３および図５に示すように、平面視で高電圧領域３６を取り囲むキャパシタ８０が、中間領域４８に設けられている。図３および図５では、複数の高電圧領域３６が共通のキャパシタ８０によって取り囲まれているが、各高電圧領域３６が個別に取り囲まれていてもよい。
キャパシタ８０の断面構造は、図６および図７に示される。すなわち、キャパシタ８０は、上コイル２１が埋め込まれた絶縁層２８、下コイル２０が埋め込まれた絶縁層２８およびそれらの間の絶縁層２８のそれぞれに埋め込まれており、全体として絶縁層２８のコイル形成領域を取り囲む壁状に形成されている。
各キャパシタ８０は、各絶縁層２８に埋め込まれた複数の電極板８７からなる。複数の電極板８７は、等間隔で３つ以上（図６および図７では、５つ）設けられており、それぞれが電気的にフローティングされている。また、各絶縁層２８に埋め込まれた電極板８７は、上下に連なって配列されている。すなわち、絶縁層積層構造２７を断面で見たときに、或るキャパシタ８０を構成する電極板８７が、その上下の電極板８７と重なり合っている。これにより、互いに異なる絶縁層２８に埋め込まれた複数の電極板８７が、絶縁層積層構造２７の積層方向に沿って隙間のないシールド板を構成している。
各電極板８７は、上コイル２１と同様に、図７に示すように、配線溝８１にバリアメタル８２およびＣｕ配線材料８３を埋め込むことによって形成されている。バリアメタル８２には、前述のバリアメタル３４と同じ材料を適用することができる。
また、上コイル２１とキャパシタ８０との横方向距離Ｌ１は、上コイル２１と下コイル２０との間の絶縁層２８のトータル厚さＬ２よりも大きい。たとえば、距離Ｌ１は、２５μｍ〜４００μｍである。なお、図６では、距離Ｌ１よりも厚さＬ２の方が大きく表されているが、実際には距離Ｌ１＞＞厚さＬ２の関係にある。
このキャパシタ８０によって、上コイル２１−下コイル２０間に高電圧を印加したときに、外側低電圧領域４７に配置された低電位の導電部（たとえば、低電圧パッド１３、低電圧層配線５３、ビア５５、低電圧層配線５４、シールド層６９等）へ電界が集中することを緩和することができる。特に、上コイル２１（高電圧コイル）と同一層およびその近傍の層に配置された矩形状の低電圧パッド１３や低電圧層配線５３には、その角部に電界が集中してサージ破壊が起こり易い。しかし、キャパシタ８０が配置されることで、そのようなサージ破壊を効果的に防止することができる。しかも、この実施形態では、キャパシタ８０が高電圧領域３６を取り囲んでいるので、上コイル２１から放出される電界が、その向きに依らずに緩和される。その結果、高電圧領域３６−外側低電圧領域３７間の耐圧を向上させることができる。
また、キャパシタ８０を構成する電極板８７が、シールド層６９を構成する要素と同一の絶縁層２８に埋め込まれているので、キャパシタ８０とシールド層６９とを同一の工程で形成することができる。
＜変形例＞
（１）キャパシタ８０のパターンに関する変形例
図９〜図１３は、キャパシタ８０のパターンに関する変形例を示す。
図９の構成では、各キャパシタ８０を構成する複数の電極板８７は、非等間隔で３つ以上設けられている。たとえば、高電圧領域３６から離れるに従って間隔を広くなるように、複数の電極板８７が配列されている。
図１０の構成では、各絶縁層２８に埋め込まれた電極板８７が、絶縁層積層構造２７の積層方向に沿って、断続的に配列されている。すなわち、絶縁層積層構造２７を断面で見たときに、或るキャパシタ８０を構成する電極板８７が、その上下の電極板８７と重なり合っていない。たとえば、図１０に示すように、或るキャパシタ８０を構成する電極板８７が、その上下のキャパシタ８０を構成する複数の電極板８７の隙間の領域に配置されていてもよい。
図１１の構成では、キャパシタ８０は、選択的に、上コイル２１用の絶縁層２８および下コイル２０用の絶縁層２８に埋め込まれている。すなわち、キャパシタ８０は、上コイル２１用および下コイル２０用の絶縁層２８のみに埋め込まれ、それらの間の絶縁層２８に埋め込まれていなくてもよい。
図１２の構成では、キャパシタ８０は、中間領域４８において、高電圧領域３６と低電圧パッド１３が配置された領域（パッド領域）との間に選択的に形成され、パッド領域の反対側の領域には形成されていない。一方、図１３の構成はその逆で、キャパシタ８０が、パッド領域の反対側の領域に選択的に形成され、パッド領域側には形成されていない。
（２）キャパシタ８０に代わる構造を示す変形例
図１４〜図１６は、キャパシタ８０に代わる構造を示す変形例である。具体的には、電極板８７が、同一の絶縁層２８内で横方向に重ならないように独立して設けられており、各絶縁層２８にキャパシタ構造が設けられていない場合を示す。
図１４の構成では、各絶縁層２８に埋め込まれた電極板８７が、上下に連なって配列されている。一方、図１５の構成では、各絶縁層２８に埋め込まれた電極板８７が、絶縁層積層構造２７の積層方向に沿って、断続的に配列されている。
なお、この項で示す変形例は、あくまでもキャパシタ構造が形成されていないことを示すものである。したがって、同一の絶縁層２８に複数の電極板８７が設けられていても、それらが横方向に重なっていなければよい。たとえば、図１６に示すように、高電圧領域３６を取り囲む破線楕円８４を形成する複数の電極板８７が配列されており、破線楕円８４の内方領域に、破線楕円８４を構成する複数の電極板８７の隙間の領域に対向するように電極板８７が配置されていてもよい。
（３）半導体基板２６の接続状態に関する変形例
図１７〜図１９は、半導体基板２６の接続状態に関する変形例を示す。
図１７の構成では、図６のビア８６が省略され、低電圧配線２４が基板電圧に固定されていない。
図１８の構成では、図６のビア７４が省略され、シールド層６９が基板電圧に固定されていない。
図１９の構成では、図６のビア８６およびビア７４のどちらもが省略され、低電圧配線２４およびシールド層６９が基板電圧に固定されていない。
以上、この発明の実施形態を説明したが、この発明は、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
たとえば、前述の実施形態では、高電圧コイルが上コイル２１で低電圧コイルが下コイル２０である場合を示したが、高電圧コイルが下コイル２０で低電圧コイルが上コイル２１であってもよい。
また、前述の実施形態では、高電圧コイル（上コイル２１）よりも低い電位に電気的に接続される導電体（低電位部）が、低電圧配線２４やシールド層６９のように、上コイル２１が埋め込まれた絶縁層２８と同一の絶縁層２８に必ず形成されている場合のみ取り上げたが、導電体は、当該同一の絶縁層２８に設けられていなくてもよい。たとえば、上コイル２１が埋め込まれた絶縁層２８の上方もしくは下方の数層に形成された導電体に対しても、この発明は、横方向のサージ破壊の低減効果を十分に発揮することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
＜前述の実施形態の参考例＞
高電圧領域３６と外側低電圧領域４７との間に大きな電位差（例えば、数千ボルト）が生じた場合に横方向で破壊が生じるという課題（図８参照）は、次の参考例１および参考例２で示す構成によって解決することもできる。
（１）参考例１
参考例１は、図２０〜図２４に示すように、中間領域４８にキャパシタ８０が設けられていない点で、前述の実施形態と異なっている。
そして、図８で説明した課題に関して、この出願の発明者らは、横方向の破壊を引き起こすリーク電流の原因が、上コイル２１に接する絶縁膜の構成材料に関係することを見出した。
そこで、参考例１では、ほとんどの絶縁層２８を、引張応力ＳｉＮ膜（Tensile−SiN）からなるエッチングストッパ膜２９と、内部応力として圧縮応力を有するＳｉＯ２膜からなる層間絶縁膜３０との重ね合わせで形成しているが、上コイル２１が埋め込まれた絶縁層２８およびその一層上の絶縁層２８に関しては選択的に、エッチングストッパ膜２９として内部応力として圧縮応力を有する圧縮応力膜を採用している。そのような圧縮応力膜は、たとえば、内部応力として４００ＭＰａ〜８００ＭＰａの圧縮応力を有していることが好ましい。具体的には、ＳｉＯ２に比べてＳｉの比率が大きいＳｉＯｘ（０＜ｘ＜２）膜が好ましく、圧縮応力を有するＳｉＮ膜（Compressive−SiN）であってもよい。ＳｉＯｘ膜は、原料ガスの流量を調整してＳｉの組成比を変更することを除いては、ＳｉＯ２膜と同じ製法で作製することができる。一方、圧縮応力ＳｉＮ膜は、引張応力ＳｉＮ膜の製造工程において、たとえばＳｉＨ４流量、Ｎ２流量等の条件を調整することによって作製することができる。
これにより、絶縁層２８の面方向（横方向）に沿って上コイル２１から低電圧配線２４やシールド層６９へリーク電流が流れることを抑制することができる。その結果、上コイル２１と、低電圧配線２４およびシールド層６９との間に大きな電位差が生じても、当該電位差による絶縁破壊を防止することができる。
しかも、エッチングストッパ膜２９として圧縮応力膜が採用された絶縁層２８を除く複数の絶縁層２８に関しては、圧縮応力を有するＳｉＯ２からなる層間絶縁膜３０と、引張応力ＳｉＮ膜からなるエッチングストッパ膜２９とを交互に配置できるので、絶縁層積層構造２７の積層界面において応力をキャンセルしながら絶縁層２８を積層させることができる。その結果、トランスチップ６の製造工程において、絶縁層積層構造２７を支持する半導体基板２６の母体となる半導体ウエハに大きな反り変形が生じることを防止することができる。
なお、上コイル２１が埋め込まれた絶縁層２８を除く絶縁層２８のエッチングストッパ膜２９としては、たとえば、ＳｉＣ膜、ＳｉＣＮ膜等を使用してもよい。
以上、参考例１を説明したが、参考例１では種々の設計変更を施すことが可能である。
なお、参考例１の内容から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
［項１］
順に積層された複数の絶縁層からなる絶縁層積層構造と、
前記絶縁層積層構造において互いに異なる前記絶縁層に形成され、一層以上の前記絶縁層を挟んで互いに対向する高電圧コイルおよび低電圧コイルと、
前記高電圧コイルが配置された高電圧領域の側方の外側領域に形成され、前記高電圧コイルよりも低い電位に電気的に接続される導電体とを含み、
前記高電圧コイルに接する前記絶縁層は、前記高電圧コイルとの接触部分に内部応力として圧縮応力を有する圧縮応力膜を含む、半導体装置。
この構成によれば、絶縁層の高電圧コイルと接触する部分が圧縮応力膜で形成されているので、当該絶縁層の面方向（横方向）に沿って高電圧コイルから導電体へリーク電流が流れることを抑制することができる。これにより、高電圧コイルと導電体との間に大きな電位差が生じても、当該電位差による絶縁破壊を防止することができる。
［項２］
前記高電圧コイルは、一つの前記絶縁層の上面から下面まで貫通するコイル溝に埋め込まれた埋め込みコイルを含み、
前記高電圧コイルに接する前記絶縁層は、前記高電圧コイルが埋め込まれた絶縁層と、その上下に配置されていて、それぞれ、前記高電圧コイルの上面および下面に接する絶縁層とを含む、項１に記載の半導体装置。
［項３］
前記圧縮応力膜は、ＳｉＯ２に比べてＳｉの比率が大きいＳｉＯｘ（０＜ｘ＜２）膜を含む、項１または２に記載の半導体装置。
この構成によれば、圧縮応力膜がＳｉＯｘ（０＜ｘ＜２）膜であるので、良好なリーク電流低減効果を実現することができる。
［項４］
前記圧縮応力膜は、圧縮応力ＳｉＮ膜を含む、項１または２に記載の半導体装置。
［項５］
前記圧縮応力膜は、内部応力として４００ＭＰａ〜８００ＭＰａの圧縮応力を有している、項１〜４のいずれか一項に記載の半導体装置。
［項６］
各前記絶縁層は、薄膜と、前記薄膜上に形成されたＳｉＯ２からなる層間絶縁膜との積層構造からなり、
前記高電圧コイルに接する前記絶縁層の前記薄膜が、選択的に前記圧縮応力膜で形成されており、
前記高電圧コイルに接する前記絶縁層を除く他の前記絶縁層の前記薄膜は、内部応力として引張応力を有する引張応力膜で形成されている、項１〜５のいずれか一項に記載の半導体装置。
この構成によれば、高電圧コイルに接する絶縁層の薄膜を選択的に圧縮応力膜に変更するだけでよい。これにより、当該絶縁層を除く複数の絶縁層に関しては、圧縮応力を有するＳｉＯ２からなる層間絶縁膜と、引張応力膜からなる薄膜とを交互に配置できるので、積層界面において応力をキャンセルしながら絶縁層を積層させることができる。その結果、絶縁層積層構造が半導体基板（ウエハ）上に形成される場合において、半導体基板に大きな反り変形が生じることを防止することができる。
［項７］
前記導電体は、前記高電圧コイルと同一の前記絶縁層に形成された導体層を含む、項１〜６のいずれか一項に記載の半導体装置。
［項８］
前記高電圧領域において前記絶縁層積層構造の表面に形成された高電圧パッドと、
前記外側領域において前記絶縁層積層構造の表面に形成された低電圧パッドとをさらに含み、
前記高電圧コイルが相対的に前記絶縁層積層構造の表面に近い側に配置された上コイルであり、前記低電圧コイルが前記上コイルの下方に配置された下コイルであり、
前記導電体は、前記低電圧パッドから複数の前記絶縁層を厚さ方向下方に貫通し、前記下コイルに電気的に接続された低電圧配線を含む、項１〜７のいずれか一項に記載の半導体装置。
この構成によれば、上記の耐圧構造（絶縁破壊防止構造）が形成されているので、下コイルへのコンタクト用の低電圧配線を、絶縁層積層構造を貫通させて形成することができる。これにより、高電圧パッドおよび低電圧パッドの両方を絶縁層積層構造の表面に形成でき、パッドに対するワイヤボンディングを簡単に行うことができる。
［項９］
前記低電圧配線は、前記下コイルの内側のコイルエンドから、前記下コイルよりも下方の前記絶縁層を介して前記外側領域に引き出された引き出し配線を含む、項８に記載の半導体装置。
［項１０］
前記高電圧パッドは、前記上コイルの中央部の上方に配置されており、
前記上コイルの内側のコイルエンドから前記絶縁層を厚さ方向上方に貫通し、前記高電圧パッドに接続された高電圧配線をさらに含む、項８または９に記載の半導体装置。
［項１１］
前記導電体は、前記低電圧配線よりもさらに外側において、前記高電圧領域を取り囲むように複数の前記絶縁層を厚さ方向下方に貫通して形成されたシールド層を含む、項８〜１０のいずれか一項に記載の半導体装置。
［項１２］
前記高電圧コイルと前記低電圧コイルとの間の前記絶縁層の厚さＬ２に比べて、前記高電圧コイルと前記導電体との間の距離Ｌ０の方が大きい、項１〜１１のいずれか一項に記載の半導体装置。
［項１３］
前記厚さＬ２と前記距離Ｌ０の比（距離Ｌ０／厚さＬ２）は、６／１〜４０／１である、項１２に記載の半導体装置。
［項１４］
前記厚さＬ２は１２．０μｍ〜１６．８μｍであり、前記距離Ｌ０は１００μｍ〜４５０μｍである、項１２または１３に記載の半導体装置。
［項１５］
項１〜１４のいずれか一項に記載の半導体装置と、
前記半導体装置の前記低電圧コイルに電気的に接続された低電圧素子と、
前記半導体装置の前記高電圧コイルに電気的に接続された高電圧素子と、
前記半導体装置、前記低電圧素子および前記高電圧素子を一括して封止する樹脂パッケージとを含む、半導体モジュール。
この構成によれば、項１〜１４のいずれか一項に記載の半導体装置が備えられているので、絶縁破壊が生じ難い信頼性の高いトランスモジュールを実現することができる。
（２）参考例２
図８で説明した課題に関して、この出願の発明者らは、横方向の破壊を引き起こすリーク電流の原因が、（１）上コイル２１の側方に互いに異なる絶縁材料の接触による異種界面の形成、および（２）絶縁層積層構造２７の製造過程において、ＣＶＤ等の製膜によってダメージを受けた加工界面の存在に関係することを見出した。
そこで、参考例２では、図２５，図２７，図２８および図２９に示すように、上コイル２１が埋め込まれた絶縁層２８およびその一層上の絶縁層２８における中間領域４８において、選択的にエッチングストッパ膜２９が除去された除去領域１１０が形成されている。除去領域１１０は、図２５および図２７に示すように、各高電圧領域３６を取り囲む一つの帯状（たとえば、５０μｍ〜１００μｍ幅）に形成されている。特に、図２５および図２７に示すように、全体に丸みを帯びた角部がない形状（参考例２では略楕円環状）であれば、電界が集中し難くて良い。
除去領域１１０の形成によって、絶縁層積層構造２７の積層界面のうち上コイル２１が接する積層界面１１１には、中間領域４８において、当該積層界面１１１に対して上側の層間絶縁膜３０（ＳｉＯ２）が、下側の層間絶縁膜３０（ＳｉＯ２）と接触して同種界面構造１１２が形成されている。
これにより、絶縁層２８の面方向（横方向）に沿って上コイル２１から低電圧配線２４やシールド層６９へリーク電流が流れても、当該同種界面構造１１２によって低減させることができる。つまり、少なくとも中間領域４８において互いに異なる絶縁材料同士の接触（参考例２ではＳｉＯ２とＳｉＮとの接触）による異種界面をなくすことによって、リーク電流を低減することができる。その結果、上コイル２１と、低電圧配線２４およびシールド層６９との間に大きな電位差が生じても、当該電位差による絶縁破壊を防止することができる。
しかも、参考例２では、さらに、当該積層界面１１１に対して下側の層間絶縁膜３０に除去領域１１０と同一パターンのトレンチ１１３が層間絶縁膜３０の厚さ方向途中まで形成されていて、上側の層間絶縁膜３０が、除去領域１１０を介して当該トレンチ１１３に埋め込まれている。これにより、上コイル２１から外側低電圧領域４７までの積層界面１１１の距離を、トレンチ１１３の深さｄ分、延ばすことができる。その結果、リーク電流の経路を長くできるので、積層界面１１１に加工界面が存在していても、リーク電流を良好に低減することができる。
図３０Ａ〜図３０Ｈは、同種界面構造１１２の形成に関連する工程を説明するための断面図である。
図２９に示した埋め込みタイプの同種界面構造１１２を形成するには、たとえば、図３０Ａに示すように、上コイル２１が埋め込まれる絶縁層２８の下方の絶縁層２８にビア５５が形成される。
次に、図３０Ｂに示すように、たとえばプラズマＣＶＤ法によって、ＳｉＮからなるエッチングストッパ膜２９およびＵＳＧ膜１１４が順に形成される。
次に、図３０Ｃに示すように、ＵＳＧ膜１１４上にフォトレジスト（図示せず）が形成され、ＵＳＧ膜１１４、エッチングストッパ膜２９および層間絶縁膜３０が順にエッチングされる。これにより、除去領域１１０およびトレンチ１１３が同時に形成される。
次に、図３０Ｄに示すように、高密度プラズマＣＶＤ（ＨＤＰ）によってトレンチ１１３がＳｉＯ２で埋め戻された後、続けて、プラズマＣＶＤによってさらにＳｉＯ２が堆積させられる。その後、ＣＭＰによってＳｉＯ２の表面が平坦化される。これにより、トレンチ１１３に同種界面構造１１２を有する絶縁層２８が形成される。
次に、図３０Ｅに示すように、下方の絶縁層２８との間に同種界面構造１１２を有する絶縁層２８に、上コイル２１、低電圧層配線５３および内側コイルエンド配線３７が形成される。
次に、図３０Ｆに示すように、たとえばプラズマＣＶＤ法によって、ＳｉＮからなるエッチングストッパ膜２９およびＵＳＧ膜１１５が順に形成される。
次に、図３０Ｇに示すように、ＵＳＧ膜１１５上にフォトレジスト（図示せず）が形成され、ＵＳＧ膜１１５、エッチングストッパ膜２９および層間絶縁膜３０が順にエッチングされる。これにより、除去領域１１０およびトレンチ１１３が同時に形成される。
次に、図３０Ｈに示すように、高密度プラズマＣＶＤ（ＨＤＰ）によってトレンチ１１３がＳｉＯ２で埋め戻された後、続けて、プラズマＣＶＤによってさらにＳｉＯ２が堆積させられる。その後、ＣＭＰによってＳｉＯ２の表面が平坦化される。これにより、トレンチ１１３に同種界面構造１１２を有する絶縁層２８が形成される。
以上、参考例２を説明したが、参考例２では種々の設計変更を施すことが可能である。
たとえば、図３１に示すように、同種界面構造１１２は、上コイル２１の下面に接する下側の積層界面１１１のみに選択的に形成されていてもよいし、図３２に示すように、上コイル２１の上面に接する上側の積層界面１１１のみに選択的に形成されていてもよい。
また、図３３に示すように、除去領域１１０は、互いに間隔を空けてストライプ状に形成されていてもよい。このストライプ状の除去領域１１０に合わせて、トレンチ３０もストライプ状に形成されていることが好ましい。この場合、ストライプ状の除去領域１１０のラインアンドスペース（Ｌ／Ｓ）は、１μｍ／１μｍ〜１０μｍ／１０μｍであることが好ましい。ストライプ状の除去領域１１０は、前述の図３０Ｃおよび図３０Ｇに示す工程において、エッチングのためのフォトレジストのパターンをストライプ状にすることによって形成することができる。
また、図３４に示すように、上コイル２１を、Ｃｕ配線材料３５の埋め込みコイルではなく、Ａｌ（アルミニウム）膜のパターニングによって形成する場合には、エッチングストッパ２９を省略し、絶縁層２８をＳｉＯ２からなる層間絶縁膜３０のみで形成することができる。この構成では、絶縁層積層構造２７の全ての積層界面に同種界面構造１１２が形成されるので、前述のトレンチ１１３を形成してリーク電流の経路を長くすることによって、リーク電流の低減効果をより効果的に得ることができる。
なお、参考例２の内容から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
［項１］
順に積層された複数の絶縁層からなる絶縁層積層構造と、
前記絶縁層積層構造において互いに異なる前記絶縁層に形成され、一層以上の前記絶縁層を挟んで互いに対向する高電圧コイルおよび低電圧コイルと、
前記高電圧コイルが配置された高電圧領域の側方の外側領域に形成され、前記高電圧コイルよりも低い電位に電気的に接続される導電体とを含み、
前記絶縁層積層構造の複数の積層界面のうち前記高電圧コイルが接する積層界面には、前記高電圧領域と前記外側領域との間の中間領域において、当該積層界面を介して前記絶縁層が同じ絶縁材料で接触することによって同種界面構造が形成されている、半導体装置。
この構成によれば、少なくとも中間領域に同種界面構造が形成されているので、高電圧コイルから導電体へ向かってリーク電流が流れても、当該同種界面構造によって低減させることができる。つまり、少なくとも中間領域において互いに異なる絶縁材料同士の接触による異種界面をなくすことによって、リーク電流を低減することができる。これにより、高電圧コイルと導電体との間に大きな電位差が生じても、当該電位差による絶縁破壊を防止することができる。
［項２］
前記高電圧コイルは、一つの前記絶縁層の上面から下面まで貫通するコイル溝に埋め込まれた埋め込みコイルを含み、
前記高電圧コイルに接する前記積層界面は、前記高電圧コイルが埋め込まれた絶縁層と、その上下に配置されていて、それぞれ、前記高電圧コイルの上面および下面に接する絶縁層とで形成された界面を含む、項１に記載の半導体装置。
［項３］
前記同種界面構造では、相対的に下側の絶縁層にトレンチが形成されていて、前記下側の絶縁層の上面に接する上側の絶縁層が前記トレンチに埋め込まれるように形成されている、項１または２に記載の半導体装置。
この構成によれば、高電圧コイルから外側領域までの界面距離を、トレンチの深さ分、延ばすことができる。これにより、リーク電流の経路を長くできるので、リーク電流を一層低減することができる。
［項４］
前記絶縁層積層構造の各絶縁層は、第１絶縁材料からなる薄膜と、前記薄膜上に形成された第２絶縁材料からなる層間絶縁膜との積層構造からなり、
前記高電圧コイルが接する積層界面に対して上側の絶縁層が、前記中間領域において前記薄膜が選択的に除去された除去領域を有しており、
前記除去領域を介して、前記上側の絶縁層の層間絶縁膜が、前記積層界面に対して下側の絶縁層の層間絶縁膜と接触して前記同種界面構造を形成している、項１または２に記載の半導体装置。
［項５］
前記同種界面構造では、前記下側の絶縁層の前記層間絶縁膜に前記除去領域と同一パターンのトレンチが形成されていて、前記上側の絶縁層の前記層間絶縁膜が、前記除去領域を介して前記トレンチに埋め込まれるように形成されている、項４に記載の半導体装置。
この構成によれば、高電圧コイルから外側領域までの界面距離を、トレンチの深さ分、延ばすことができる。これにより、リーク電流の経路を長くできるので、リーク電流を一層低減することができる。
［項６］
前記除去領域は、一つの帯状に形成されている、項４または５に記載の半導体装置。
［項７］
前記帯状の除去領域の幅は、５０μｍ〜１００μｍである、項６に記載の半導体装置。
［項８］
前記除去領域は、互いに間隔を空けてストライプ状に形成されている、項４または５に記載の半導体装置。
特に、項８では、前記同種界面構造において、前記下側の絶縁層の前記層間絶縁膜に前記ストライプ状の除去領域と同一パターンのストライプトレンチが形成されていて、前記上側の絶縁層の前記層間絶縁膜が、前記除去領域を介して前記ストライプトレンチに埋め込まれるように形成されていることが好ましい。これにより、高電圧コイルから外側領域までの界面距離を一層延ばすことができるので、リーク電流をさらに低減することができる。
［項９］
前記ストライプ状の除去領域のラインアンドスペース（Ｌ／Ｓ）は、１μｍ／１μｍ〜１０μｍ／１０μｍである、項８に記載の半導体装置。
［項１０］
前記薄膜がＳｉＮ膜からなり、前記層間絶縁膜がＳｉＯ２膜からなる、項４〜９のいずれか一項に記載の半導体装置。
［項１１］
前記導電体は、前記高電圧コイルと同一の前記絶縁層に形成された導体層を含む、項１〜１０のいずれか一項に記載の半導体装置。
［項１２］
前記高電圧領域において前記絶縁層積層構造の表面に形成された高電圧パッドと、
前記外側領域において前記絶縁層積層構造の表面に形成された低電圧パッドとをさらに含み、
前記高電圧コイルが相対的に前記絶縁層積層構造の表面に近い側に配置された上コイルであり、前記低電圧コイルが前記上コイルの下方に配置された下コイルであり、
前記導電体は、前記低電圧パッドから複数の前記絶縁層を厚さ方向下方に貫通し、前記下コイルに電気的に接続された低電圧配線を含む、項１〜１１のいずれか一項に記載の半導体装置。
この構成によれば、上記の耐圧構造（絶縁破壊防止構造）が形成されているので、下コイルへのコンタクト用の低電圧配線を、絶縁層積層構造を貫通させて形成することができる。これにより、高電圧パッドおよび低電圧パッドの両方を絶縁層積層構造の表面に形成でき、パッドに対するワイヤボンディングを簡単に行うことができる。
［項１３］
前記低電圧配線は、前記下コイルの内側のコイルエンドから、前記下コイルよりも下方の前記絶縁層を介して前記外側領域に引き出された引出し配線をさらに含む、項１２に記載の半導体装置。
［項１４］
前記高電圧パッドは、前記上コイルの中央部の上方に配置されており、
前記上コイルの内側のコイルエンドから前記絶縁層を厚さ方向上方に貫通し、前記高電圧パッドに接続された高電圧配線をさらに含む、項１２または１３に記載の半導体装置。
［項１５］
前記導電体は、前記低電圧配線よりもさらに外側において、前記高電圧領域を取り囲むように複数の前記絶縁層を厚さ方向下方に貫通して形成されたシールド層を含む、項１２〜１４のいずれか一項に記載の半導体装置。
［項１６］
前記高電圧コイルと前記低電圧コイルとの間の前記絶縁層の厚さＬ２に比べて、前記高電圧コイルと前記導電体との間の距離Ｌ０の方が大きい、項１〜１５のいずれか一項に記載の半導体装置。
［項１７］
前記厚さＬ２と前記距離Ｌ０の比（距離Ｌ０／厚さＬ２）は、６／１〜４０／１である、項１６に記載の半導体装置。
［項１８］
前記厚さＬ２は１２．０μｍ〜１６．８μｍであり、前記距離Ｌ０は１００μｍ〜４５０μｍである、項１６または１７に記載の半導体装置。
［項１９］
項１〜１８のいずれか一項に記載の半導体装置と、
前記半導体装置の前記低電圧コイルに電気的に接続された低電圧素子と、
前記半導体装置の前記高電圧コイルに電気的に接続された高電圧素子と、
前記半導体装置、前記低電圧素子および前記高電圧素子を一括して封止する樹脂パッケージとを含む、半導体モジュール。
この構成によれば、項１〜１８のいずれか一項に記載の半導体装置が備えられているので、絶縁破壊が生じ難い信頼性の高いトランスモジュールを実現することができる。
以上のように、この発明の実施形態、参考例１および参考例２は、絶縁層の表面に沿う方向（横方向）に間隔を空けて配置された高電圧領域と低電圧領域との間における絶縁破壊を防止することを課題としている点で共通している。これらの形態は、それぞれ、高電圧領域と低電圧領域との間に破壊防止のための構造Ａ〜Ｃを設けることによって、当該課題を解決する。
この発明の実施形態は、構造Ａ：電気的にフローティングされた金属部材からなる電界シールド部（好ましくは、電界シールド部は、横方向に間隔を置いて対向する複数の電極板からなるキャパシタである）の一例として、キャパシタ８０を開示する。参考例１は、構造Ｂ：高電圧領域に接するように設けられ、内部応力として圧縮応力を有する圧縮応力膜の一例として、ＳｉＯ２に比べてＳｉの比率が大きいＳｉＯｘ（０＜ｘ＜２）膜、圧縮応力を有するＳｉＮ膜からなる絶縁層２８を開示する。参考例２は、構造Ｃ：同じ絶縁材料からなる絶縁層が接触することで形成された同種界面構造の一例として、ＳｉＯ２／ＳｉＯ２からなる同種界面構造１１２を開示する。
これらの構造Ａ〜Ｃは、それぞれ単独で採用してもよいが、互いに組み合わせることによって、より一層の高耐圧化を図ることもできる。たとえば、高電圧領域と低電圧領域との間に構造Ａ〜Ｃ全てが設けられていてもよいし、構造Ａ，Ｂの組み合わせ、構造Ａ，Ｃの組み合わせ、構造Ａ，Ｃの組み合わせが設けられていてもよい。構造Ａ，Ｂの組み合わせの一例としては、図６において、上コイル２１が埋め込まれた絶縁層２８およびその一層上の絶縁層２８に関して選択的に、圧縮応力を有するエッチングストッパ膜２９（圧縮応力膜）を採用すればよい。また、構造Ａ，Ｃの組み合わせの一例としては、図６において、キャパシタ８０と高電圧領域３６との間、または外側低電圧領域４７とキャパシタ８０との間に、同種界面構造１１２を設ければよい。
また、前述の各図の開示から把握される構成要素は、異なる図との間でも互いに組み合わせることができる。
１ 半導体モジュール
２ 樹脂パッケージ
５ コントローラチップ
６ トランスチップ
７ ドライバチップ
１３ 低電圧パッド
１４ 高電圧パッド
２０ 下コイル
２１ 上コイル
２２ 内側コイルエンド
２３ 内側コイルエンド
２４ 低電圧配線
２５ 高電圧配線
２６ 半導体基板
２７ 絶縁層積層構造
２８ 絶縁層
２９ エッチングストッパ膜
３０ 層間絶縁膜
３１ 内方領域
３２ 内方領域
３３ コイル溝
３５ Ｃｕ配線材料
３６ 高電圧領域
３７ 内側コイルエンド配線
４６ 低電圧領域
４７ 外側低電圧領域
４８ 中間領域
４９ 内側コイルエンド配線
５１ 貫通配線
５２ 引き出し配線
６９ シールド層
８０ キャパシタ
８７ 電極板
１１０ 除去領域
１１１ 積層界面
１１２ 同種界面構造
１１３ トレンチ

Claims (21)

  1. 絶縁層と、
    前記絶縁層中で上下に間隔を置いて配置された高電圧コイルおよび低電圧コイルと、
    平面視において、前記高電圧コイル用の高電圧領域の周囲に配置された低電圧領域に設けられ、前記高電圧コイルよりも低い電位に接続された低電位部と、
    前記高電圧コイルと前記低電圧領域との間に配置され、電気的にフローティングされた金属部材からなる電界シールド部とを含む、半導体装置。
  2. 前記電界シールド部は、横方向に間隔を置いて対向する複数の電極板からなるキャパシタを含む、請求項１に記載の半導体装置。
  3. 前記電極板は、等間隔で３つ以上設けられている、請求項２に記載の半導体装置。
  4. 前記電極板は、非等間隔で３つ以上設けられている、請求項２に記載の半導体装置。
  5. 前記低電位部は、前記低電圧コイルに接続された低電圧配線を含む、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記低電位部は、前記絶縁層の表面に露出し、前記低電圧配線に接続された低電圧パッドを含み、
    前記電界シールド部は、前記高電圧コイルと前記低電圧パッドとの間に配置されている、請求項５に記載の半導体装置。
  7. 前記絶縁層は、順に積層された複数の絶縁膜を含む絶縁膜積層構造からなり、
    前記高電圧コイルおよび前記低電圧コイルは、それぞれ、別々の前記絶縁膜に埋め込まれており、
    一層以上の前記絶縁膜が、前記高電圧コイルと前記低電圧コイルとの間に介在しており、
    前記電界シールド部は、少なくとも一層の前記絶縁膜に埋め込まれた電極板からなる、請求項１に記載の半導体装置。
  8. 同一の前記絶縁膜に複数の前記電極板が間隔を置いて対向しており、当該複数の電極板がキャパシタを構成している、請求項７に記載の半導体装置。
  9. 前記電極板は、等間隔で３つ以上設けられている、請求項８に記載の半導体装置。
  10. 前記電極板は、非等間隔で３つ以上設けられている、請求項８に記載の半導体装置。
  11. 前記電極板は、同一の前記絶縁膜内で横方向に重ならないように独立して設けられている、請求項７に記載の半導体装置。
  12. 前記電極板は、前記高電圧コイル用の前記絶縁膜、前記低電圧コイル用の前記絶縁膜、およびそれらの間の前記絶縁膜に埋め込まれている、請求項７〜１１のいずれか一項に記載の半導体装置。
  13. 各前記絶縁膜に埋め込まれた前記電極板は、上下に連なって配列されている、請求項１２に記載の半導体装置。
  14. 前記電極板は、選択的に、前記高電圧コイル用の前記絶縁膜および前記低電圧用の前記絶縁膜に埋め込まれている、請求項７〜１１のいずれか一項に記載の半導体装置。
  15. 前記低電位部は、前記高電圧領域を取り囲むように複数の前記絶縁膜に埋め込まれたシールド層を含み、
    前記電極板は、前記シールド層と同一の前記絶縁膜に埋め込まれている、請求項７〜１４のいずれか一項に記載の半導体装置。
  16. 前記高電圧コイルが相対的に前記絶縁膜積層構造の表面に近い側に配置された上コイルであり、前記低電圧コイルが前記上コイルの下方に配置された下コイルであり、
    前記低電位部は、前記下コイルに接続され、前記絶縁膜積層構造を積層方向に貫通する低電圧配線を含む、請求項７〜１５のいずれか一項に記載の半導体装置。
  17. 前記低電位部は、前記絶縁層積層構造の表面に露出し、前記低電圧配線に接続された低電圧パッドを含む、請求項１６に記載の半導体装置。
  18. 前記高電圧コイルと前記電界シールド部との横方向距離Ｌ１が、前記高電圧コイルと前記低電圧コイルとの上下方向距離Ｌ２よりも大きい、請求項１〜１７のいずれか一項に記載の半導体装置。
  19. 前記電界シールド部は、前記高電圧コイルを取り囲んでいる、請求項１〜１８のいずれか一項に記載の半導体装置。
  20. 前記絶縁層を支持する基板を含み、
    前記低電圧コイルは、前記基板に接続されている、請求項１〜１９のいずれか一項に記載の半導体装置。
  21. 請求項１〜２０のいずれか一項に記載の半導体装置と、
    前記半導体装置の前記低電圧コイルに電気的に接続された低電圧素子と、
    前記半導体装置の前記高電圧コイルに電気的に接続された高電圧素子と、
    前記半導体装置、前記低電圧素子および前記高電圧素子を一括して封止する樹脂パッケージとを含む、半導体モジュール。
JP2014219492A 2013-11-13 2014-10-28 半導体装置および半導体モジュール Active JP6395304B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014219492A JP6395304B2 (ja) 2013-11-13 2014-10-28 半導体装置および半導体モジュール
US14/537,234 US9697948B2 (en) 2013-11-13 2014-11-10 Semiconductor device and semiconductor module
US15/624,205 US20170287624A1 (en) 2013-11-13 2017-06-15 Semiconductor device and semiconductor module
US16/803,522 US11011297B2 (en) 2013-11-13 2020-02-27 Semiconductor device and semiconductor module
US17/230,356 US11657953B2 (en) 2013-11-13 2021-04-14 Semiconductor device and semiconductor module
US18/300,193 US20230298805A1 (en) 2013-11-13 2023-04-13 Semiconductor device and semiconductor module

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013235190 2013-11-13
JP2013235191 2013-11-13
JP2013235191 2013-11-13
JP2013235190 2013-11-13
JP2014145041 2014-07-15
JP2014145041 2014-07-15
JP2014219492A JP6395304B2 (ja) 2013-11-13 2014-10-28 半導体装置および半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018158636A Division JP6591637B2 (ja) 2013-11-13 2018-08-27 半導体装置および半導体モジュール

Publications (2)

Publication Number Publication Date
JP2016028407A true JP2016028407A (ja) 2016-02-25
JP6395304B2 JP6395304B2 (ja) 2018-09-26

Family

ID=53172460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014219492A Active JP6395304B2 (ja) 2013-11-13 2014-10-28 半導体装置および半導体モジュール

Country Status (2)

Country Link
US (5) US9697948B2 (ja)
JP (1) JP6395304B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041831A (ja) * 2016-09-07 2018-03-15 富士通株式会社 電子機器及びその製造方法
JP2018078169A (ja) * 2016-11-08 2018-05-17 ローム株式会社 電子部品
WO2019074130A1 (ja) * 2017-10-13 2019-04-18 ローム株式会社 電子部品および電子部品モジュール
JP2020025102A (ja) * 2013-11-13 2020-02-13 ローム株式会社 半導体装置
WO2020183867A1 (ja) * 2019-03-08 2020-09-17 ローム株式会社 電子部品
CN112531011A (zh) * 2019-09-18 2021-03-19 株式会社东芝 数字隔离器
JP2021509540A (ja) * 2017-12-29 2021-03-25 日本テキサス・インスツルメンツ合同会社 高電圧絶縁構造及び方法
US11011297B2 (en) 2013-11-13 2021-05-18 Rohm Co., Ltd. Semiconductor device and semiconductor module
JP2021150579A (ja) * 2020-03-23 2021-09-27 株式会社東芝 アイソレータ
WO2022065007A1 (ja) * 2020-09-23 2022-03-31 ローム株式会社 半導体装置、半導体モジュール、モータ駆動装置および車両
WO2022130906A1 (ja) * 2020-12-18 2022-06-23 ローム株式会社 半導体装置
WO2022181402A1 (ja) * 2021-02-25 2022-09-01 ローム株式会社 絶縁モジュールおよびゲートドライバ
WO2022210540A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 絶縁トランス
WO2022210541A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 絶縁トランス
WO2022210549A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 絶縁トランス
WO2022234848A1 (ja) * 2021-05-07 2022-11-10 ローム株式会社 信号伝達装置および絶縁モジュール
WO2023032612A1 (ja) * 2021-08-30 2023-03-09 ローム株式会社 信号伝達装置および絶縁チップ
WO2023100808A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 絶縁チップおよび信号伝達装置
JP7500573B2 (ja) 2018-12-31 2024-06-17 テキサス インスツルメンツ インコーポレイテッド 懸架された磁気サブアセンブリを有するパッケージ化された電子デバイス
WO2024171760A1 (ja) * 2023-02-16 2024-08-22 ローム株式会社 絶縁チップおよび絶縁チップの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置
US10304806B2 (en) 2015-07-16 2019-05-28 Pezy Computing K.K. Semiconductor device
US10304603B2 (en) 2016-06-29 2019-05-28 International Business Machines Corporation Stress control in magnetic inductor stacks
US10811177B2 (en) * 2016-06-30 2020-10-20 International Business Machines Corporation Stress control in magnetic inductor stacks
US10283249B2 (en) 2016-09-30 2019-05-07 International Business Machines Corporation Method for fabricating a magnetic material stack
US10373747B2 (en) * 2017-01-11 2019-08-06 International Business Machines Corporation Magnetic inductor stacks
US10593449B2 (en) 2017-03-30 2020-03-17 International Business Machines Corporation Magnetic inductor with multiple magnetic layer thicknesses
US10607759B2 (en) 2017-03-31 2020-03-31 International Business Machines Corporation Method of fabricating a laminated stack of magnetic inductor
US10597769B2 (en) 2017-04-05 2020-03-24 International Business Machines Corporation Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor
US10347411B2 (en) 2017-05-19 2019-07-09 International Business Machines Corporation Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement
US10629673B2 (en) * 2018-09-26 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor and structure thereof
CN109726434B (zh) * 2018-11-30 2023-06-27 深圳供电局有限公司 一种楼宇低压接线图及其绘制方法
WO2020183762A1 (ja) * 2019-03-11 2020-09-17 三菱電機株式会社 電力変換装置
JP2021153239A (ja) * 2020-03-24 2021-09-30 株式会社東芝 アイソレータ
US11348883B2 (en) 2020-03-27 2022-05-31 Texas Instruments Incorporated High voltage isolation barrier with electric overstress integrity
DE102020110001A1 (de) 2020-04-09 2021-10-14 Infineon Technologies Ag Vorrichtung mit zwei Spannungsdomänen und Verfahren
JP2022101068A (ja) * 2020-12-24 2022-07-06 ローム株式会社 ゲートドライバ
CN114220796A (zh) * 2021-12-10 2022-03-22 全球能源互联网研究院有限公司 一种功率半导体芯片封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311655A (ja) * 2003-04-04 2004-11-04 Sharp Corp 集積回路
JP2005077484A (ja) * 2003-08-28 2005-03-24 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2005236033A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp 半導体装置
JP2009232637A (ja) * 2008-03-25 2009-10-08 Rohm Co Ltd スイッチ制御装置及びこれを用いたモータ駆動装置
JP2010114283A (ja) * 2008-11-07 2010-05-20 Yazaki Corp スパイラルインダクタ
JP2013149940A (ja) * 2011-09-27 2013-08-01 Infineon Technologies Ag 保護リングを備えた半導体構造
WO2014097425A1 (ja) * 2012-12-19 2014-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device
US20030042571A1 (en) 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
JP3886793B2 (ja) 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
DE10232642B4 (de) * 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US6963307B2 (en) * 2002-11-19 2005-11-08 Farrokh Mohamadi Inductively-coupled antenna array
US6870503B2 (en) * 2002-11-19 2005-03-22 Farrokh Mohamadi Beam-forming antenna system
US6831542B2 (en) * 2003-02-26 2004-12-14 International Business Machines Corporation Micro-electromechanical inductive switch
US7064442B1 (en) * 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
DE102004014752B4 (de) * 2004-03-25 2008-11-20 Infineon Technologies Ag Halbleiterbauelement mit kernlosem Wandler und Halbbrücke
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
JP4572343B2 (ja) * 2006-03-03 2010-11-04 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US9105391B2 (en) 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7884776B2 (en) * 2006-09-28 2011-02-08 Farrokh Mohamadi High power integrated circuit beamforming array
US7423607B2 (en) * 2006-09-28 2008-09-09 Farrokh Mohamadi Switching power amplifier and DAC for an electronically-scanned array
JP4674590B2 (ja) * 2007-02-15 2011-04-20 ソニー株式会社 バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
JP5332200B2 (ja) 2007-03-22 2013-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2009076483A (ja) 2007-09-18 2009-04-09 Fuji Electric Device Technology Co Ltd マイクロトランスの製造方法
KR100951695B1 (ko) * 2007-12-24 2010-04-07 (주)페타리 아이솔레이터 및 그 제조 방법
JP5658429B2 (ja) 2008-07-03 2015-01-28 ルネサスエレクトロニクス株式会社 回路装置
JP2010010653A (ja) * 2008-05-26 2010-01-14 Panasonic Corp 回路基板、リードフレーム、半導体装置及びその製造方法
JP5324829B2 (ja) * 2008-06-05 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2009302268A (ja) 2008-06-13 2009-12-24 Toyota Central R&D Labs Inc トランス素子が形成されている半導体装置とその製造方法
JP5332374B2 (ja) * 2008-07-25 2013-11-06 サンケン電気株式会社 半導体装置
CN102165576B (zh) 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
JP5096278B2 (ja) 2008-09-26 2012-12-12 ローム株式会社 半導体装置及び半導体装置の製造方法
JP5078823B2 (ja) 2008-09-26 2012-11-21 ローム株式会社 半導体装置
JP2010123898A (ja) 2008-11-21 2010-06-03 Toyota Motor Corp 半導体装置
JP2011071457A (ja) * 2008-12-22 2011-04-07 Tdk Corp 電子部品及び電子部品の製造方法
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5238562B2 (ja) * 2009-03-13 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置
JP5375952B2 (ja) 2009-03-31 2013-12-25 日本電気株式会社 半導体装置
JP5496541B2 (ja) * 2009-04-20 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5214525B2 (ja) * 2009-04-20 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
WO2010137090A1 (ja) 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
JP5435029B2 (ja) * 2009-06-04 2014-03-05 日本電気株式会社 半導体装置及び信号伝達方法
US8319573B2 (en) * 2009-12-23 2012-11-27 Infineon Technologies Austria Ag Signal transmission arrangement
US8970000B2 (en) * 2010-01-18 2015-03-03 Infineon Technologies Austria Ag Signal transmission arrangement
US8410575B2 (en) * 2010-03-30 2013-04-02 Infineon Technologies Austria Ag High voltage semiconductor devices and methods of forming the same
CN102771199B (zh) 2010-07-16 2015-02-04 株式会社村田制作所 线圈内置基板
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
IT1404038B1 (it) * 2010-12-29 2013-11-08 St Microelectronics Srl Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio
JP5711572B2 (ja) 2011-03-02 2015-05-07 日東電工株式会社 アイソレータ用回路基板、アイソレータおよびそれらの製造方法
JP5413445B2 (ja) * 2011-03-29 2014-02-12 株式会社デンソー トランス
US9018730B2 (en) * 2011-04-05 2015-04-28 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
JP5926003B2 (ja) 2011-06-10 2016-05-25 ローム株式会社 信号伝達装置及びこれを用いたモータ駆動装置
US8674418B2 (en) * 2011-08-19 2014-03-18 National Semiconductor Corporation Method and apparatus for achieving galvanic isolation in package having integral isolation medium
US8378776B1 (en) * 2011-08-26 2013-02-19 National Semiconductor Corporation Semiconductor structure with galvanically-isolated signal and power paths
JP5800691B2 (ja) 2011-11-25 2015-10-28 ルネサスエレクトロニクス株式会社 トランス
US8674486B2 (en) * 2011-12-14 2014-03-18 Samsung Electro-Mechanics Isolation barrier device and methods of use
TWI613686B (zh) * 2012-03-23 2018-02-01 Ｌｇ伊諾特股份有限公司 無線功率接收器之製造方法
US9214424B2 (en) * 2012-04-20 2015-12-15 Infineon Technologies Austria Ag Method for producing a conductor line
US8665054B2 (en) * 2012-04-20 2014-03-04 Infineon Technologies Austria Ag Semiconductor component with coreless transformer
JP5891100B2 (ja) 2012-04-26 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置及びデータ送信方法
JP5729485B2 (ja) * 2012-05-29 2015-06-03 富士電機株式会社 アイソレータおよびアイソレータの製造方法
JP5964183B2 (ja) * 2012-09-05 2016-08-03 ルネサスエレクトロニクス株式会社 半導体装置
JP6091206B2 (ja) * 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
TWI533414B (zh) * 2012-12-28 2016-05-11 力林科技股份有限公司 電化隔離元件及其製造方法
US9929038B2 (en) * 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US8963622B2 (en) * 2013-03-10 2015-02-24 Microchip Technology Incorporated Method and apparatus for generating regulated isolation supply voltage
JP6266219B2 (ja) 2013-03-18 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN105190992B (zh) * 2013-04-15 2018-02-09 松下知识产权经营株式会社 高频传输装置
US9466413B2 (en) * 2013-06-28 2016-10-11 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US9035422B2 (en) * 2013-09-12 2015-05-19 Texas Instruments Incorporated Multilayer high voltage isolation barrier in an integrated circuit
JP6271221B2 (ja) * 2013-11-08 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6591637B2 (ja) 2013-11-13 2019-10-16 ローム株式会社 半導体装置および半導体モジュール
US10992346B2 (en) 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置
JP6841634B2 (ja) * 2016-11-08 2021-03-10 ローム株式会社 電子部品
US20220367603A1 (en) * 2019-11-29 2022-11-17 Rohm Co., Ltd. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311655A (ja) * 2003-04-04 2004-11-04 Sharp Corp 集積回路
JP2005077484A (ja) * 2003-08-28 2005-03-24 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2005236033A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp 半導体装置
JP2009232637A (ja) * 2008-03-25 2009-10-08 Rohm Co Ltd スイッチ制御装置及びこれを用いたモータ駆動装置
JP2010114283A (ja) * 2008-11-07 2010-05-20 Yazaki Corp スパイラルインダクタ
JP2013149940A (ja) * 2011-09-27 2013-08-01 Infineon Technologies Ag 保護リングを備えた半導体構造
WO2014097425A1 (ja) * 2012-12-19 2014-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011297B2 (en) 2013-11-13 2021-05-18 Rohm Co., Ltd. Semiconductor device and semiconductor module
US11657953B2 (en) 2013-11-13 2023-05-23 Rohm Co., Ltd. Semiconductor device and semiconductor module
JP2020025102A (ja) * 2013-11-13 2020-02-13 ローム株式会社 半導体装置
JP2018041831A (ja) * 2016-09-07 2018-03-15 富士通株式会社 電子機器及びその製造方法
JP2018078169A (ja) * 2016-11-08 2018-05-17 ローム株式会社 電子部品
US11094443B2 (en) 2016-11-08 2021-08-17 Rohm Co., Ltd. Electronic component
JP2021132232A (ja) * 2017-10-13 2021-09-09 ローム株式会社 絶縁型部品およびモジュール
US11923128B2 (en) 2017-10-13 2024-03-05 Rohm Co., Ltd. Electronic component and electronic component module
JPWO2019074130A1 (ja) * 2017-10-13 2020-11-26 ローム株式会社 電子部品および電子部品モジュール
US11545299B2 (en) 2017-10-13 2023-01-03 Rohm Co., Ltd. Electronic component and electronic component module
JP7564263B2 (ja) 2017-10-13 2024-10-08 ローム株式会社 絶縁型部品およびモジュール
WO2019074130A1 (ja) * 2017-10-13 2019-04-18 ローム株式会社 電子部品および電子部品モジュール
JP7220743B2 (ja) 2017-10-13 2023-02-10 ローム株式会社 絶縁型部品およびモジュール
JP2021509540A (ja) * 2017-12-29 2021-03-25 日本テキサス・インスツルメンツ合同会社 高電圧絶縁構造及び方法
JP7404604B2 (ja) 2017-12-29 2023-12-26 テキサス インスツルメンツ インコーポレイテッド 高電圧絶縁構造及び方法
JP7500573B2 (ja) 2018-12-31 2024-06-17 テキサス インスツルメンツ インコーポレイテッド 懸架された磁気サブアセンブリを有するパッケージ化された電子デバイス
US11742132B2 (en) 2019-03-08 2023-08-29 Rohm Co., Ltd. Electronic component
US11557422B2 (en) 2019-03-08 2023-01-17 Rohm Co., Ltd. Electronic component
WO2020183867A1 (ja) * 2019-03-08 2020-09-17 ローム株式会社 電子部品
US12068101B2 (en) 2019-03-08 2024-08-20 Rohm Co., Ltd. Electronic component
JP7429672B2 (ja) 2019-03-08 2024-02-08 ローム株式会社 絶縁通信部品およびモジュール
JPWO2020183867A1 (ja) * 2019-03-08 2021-03-18 ローム株式会社 電子部品
JP7244394B2 (ja) 2019-09-18 2023-03-22 株式会社東芝 デジタルアイソレータ
CN112531011A (zh) * 2019-09-18 2021-03-19 株式会社东芝 数字隔离器
JP2021048222A (ja) * 2019-09-18 2021-03-25 株式会社東芝 デジタルアイソレータ
US11916027B2 (en) 2020-03-23 2024-02-27 Kabushiki Kaisha Toshiba Isolator
CN115051128B (zh) * 2020-03-23 2024-06-25 株式会社东芝 隔离器
JP2021150579A (ja) * 2020-03-23 2021-09-27 株式会社東芝 アイソレータ
CN115051128A (zh) * 2020-03-23 2022-09-13 株式会社东芝 隔离器
JP7284121B2 (ja) 2020-03-23 2023-05-30 株式会社東芝 アイソレータ
WO2022065007A1 (ja) * 2020-09-23 2022-03-31 ローム株式会社 半導体装置、半導体モジュール、モータ駆動装置および車両
WO2022130906A1 (ja) * 2020-12-18 2022-06-23 ローム株式会社 半導体装置
WO2022181402A1 (ja) * 2021-02-25 2022-09-01 ローム株式会社 絶縁モジュールおよびゲートドライバ
WO2022210549A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 絶縁トランス
WO2022210541A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 絶縁トランス
WO2022210540A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 絶縁トランス
WO2022234848A1 (ja) * 2021-05-07 2022-11-10 ローム株式会社 信号伝達装置および絶縁モジュール
WO2023032612A1 (ja) * 2021-08-30 2023-03-09 ローム株式会社 信号伝達装置および絶縁チップ
WO2023100808A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 絶縁チップおよび信号伝達装置
WO2024171760A1 (ja) * 2023-02-16 2024-08-22 ローム株式会社 絶縁チップおよび絶縁チップの製造方法

Also Published As

Publication number Publication date
US9697948B2 (en) 2017-07-04
US11657953B2 (en) 2023-05-23
US11011297B2 (en) 2021-05-18
US20150137314A1 (en) 2015-05-21
US20200203058A1 (en) 2020-06-25
JP6395304B2 (ja) 2018-09-26
US20210233700A1 (en) 2021-07-29
US20230298805A1 (en) 2023-09-21
US20170287624A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6395304B2 (ja) 半導体装置および半導体モジュール
JP6591637B2 (ja) 半導体装置および半導体モジュール
JP6841634B2 (ja) 電子部品
JP7220743B2 (ja) 絶縁型部品およびモジュール
JP7429672B2 (ja) 絶縁通信部品およびモジュール
US9929038B2 (en) Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US8004062B2 (en) Semiconductor device
US9000554B2 (en) Semiconductor device
WO2022181402A1 (ja) 絶縁モジュールおよびゲートドライバ
JP2011165860A (ja) 保護素子及び半導体装置
JP2007250965A (ja) 半導体集積回路装置
WO2022163347A1 (ja) トランスチップ、信号伝達装置
JP2022019309A (ja) 半導体装置
WO2022070749A1 (ja) 半導体装置および半導体モジュール
WO2022079995A1 (ja) 窒化物半導体装置
US20240128309A1 (en) Signal transmission device
WO2023189206A1 (ja) パルス駆動回路、信号伝達装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180827

R150 Certificate of patent or registration of utility model

Ref document number: 6395304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250