JP2021048222A - デジタルアイソレータ - Google Patents
デジタルアイソレータ Download PDFInfo
- Publication number
- JP2021048222A JP2021048222A JP2019169302A JP2019169302A JP2021048222A JP 2021048222 A JP2021048222 A JP 2021048222A JP 2019169302 A JP2019169302 A JP 2019169302A JP 2019169302 A JP2019169302 A JP 2019169302A JP 2021048222 A JP2021048222 A JP 2021048222A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- metal
- metal portion
- digital isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 316
- 239000002184 metal Substances 0.000 claims abstract description 316
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 43
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010936 titanium Substances 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000004048 modification Effects 0.000 description 44
- 238000012986 modification Methods 0.000 description 44
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 trimethylsilane Chemical compound 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
- H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
【課題】信頼性を向上できるデジタルアイソレータを提供する。【解決手段】実施形態に係るデジタルアイソレータは、第１金属部と、第１絶縁部と、第２金属部と、第３金属部と、第１層と、を有する。前記第１絶縁部は、前記第１金属部の上に設けられている。前記第２金属部は、前記第１絶縁部の上に設けられている。前記第３金属部は、第１部分と、第２部分と、第３部分と、を有する。前記第１部分は、前記第１金属部から前記第２金属部へ向かう第１方向と垂直な方向において前記第１金属部の周りに設けられている。前記第２部分は、前記第１部分の一部の上に、タンタルを含む第１導電層を介して設けられている。前記第３部分は、前記第２部分の上に設けられ、前記垂直な方向において前記第２金属部の周りに設けられている。前記第１層は、前記第２部分の底部の周りに設けられ、前記第１導電層及び前記第１部分の別の一部と接する。前記第１層は、チタンを含む、又はシリコン及び炭素を含む。【選択図】図２
Description
本発明の実施形態は、デジタルアイソレータに関する。
デジタルアイソレータは、電流を遮断した状態で、磁界又は電界の変化を利用して信号を伝達する。このデジタルアイソレータについて、信頼性の向上が求められている。
本発明が解決しようとする課題は、信頼性を向上できるデジタルアイソレータを提供することである。
実施形態に係るデジタルアイソレータは、第１金属部と、第１絶縁部と、第２金属部と、第３金属部と、第１層と、を有する。前記第１絶縁部は、前記第１金属部の上に設けられている。前記第２金属部は、前記第１絶縁部の上に設けられている。前記第３金属部は、第１部分と、第２部分と、第３部分と、を有する。前記第１部分は、前記第１金属部から前記第２金属部へ向かう第１方向と垂直な方向において前記第１金属部の周りに設けられている。前記第２部分は、前記第１部分の一部の上に、タンタルを含む第１導電層を介して設けられている。前記第３部分は、前記第２部分の上に設けられ、前記垂直な方向において前記第２金属部の周りに設けられている。前記第１層は、前記第２部分の底部の周りに設けられ、前記第１導電層及び前記第１部分の別の一部と接する。前記第１層は、チタンを含む、又はシリコン及び炭素を含む。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係るデジタルアイソレータを表す平面図である。
図２は、図１のII−II断面図である。
図１及び図２に表したように、実施形態に係るデジタルアイソレータ１００は、第１回路１、第２回路２、第１金属部１１、第２金属部１２、第３金属部１３、第１絶縁部２１、第１層３１、第２層３２、第１絶縁層４１、第２絶縁層４２、及び導電層５１〜５５を有する。
図２は、図１のII−II断面図である。
図１及び図２に表したように、実施形態に係るデジタルアイソレータ１００は、第１回路１、第２回路２、第１金属部１１、第２金属部１２、第３金属部１３、第１絶縁部２１、第１層３１、第２層３２、第１絶縁層４１、第２絶縁層４２、及び導電層５１〜５５を有する。
実施形態に係るデジタルアイソレータ１００では、第１金属部１１と第２金属部１２との間で、電流を遮断（絶縁）した状態で、信号が伝達される。
実施形態の説明では、ＸＹＺ直交座標系を用いる。第１金属部１１から第２金属部１２に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、第１金属部１１から第２金属部１２に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１金属部１１と第２金属部１２との相対的な位置関係に基づき、重力の方向とは無関係である。
図２に表したように、第１金属部１１は、例えば絶縁部２０ａ中に設けられている。第１金属部１１と絶縁部２０ａとの間には、導電層５１が設けられている。第１絶縁部２１は、第１金属部１１及び絶縁部２０ａの上に設けられている。第２金属部１２は、第１絶縁部２１の上に設けられている。第２金属部１２は、例えば絶縁部２０ｂ中に設けられている。第２金属部１２と絶縁部２０ｂとの間には、導電層５２が設けられている。
図１及び図２に表した例では、第１金属部１１及び第２金属部１２は、Ｘ−Ｙ面に沿って渦巻状に設けられたコイルである。第１金属部１１及び第２金属部１２は、Ｚ方向において互いに対向している。すなわち、Ｚ方向からみた図１において、第２金属部１２は、第１金属部１１と重なるように設けられている。
図１に表したように、第１金属部１１の一端（コイルの一端）は、配線６０を介して第１回路１と電気的に接続されている。第２金属部１２の一端（コイルの一端）には、電極パッド６２が接続される。例えば、電極パッド６２は、第２金属部１２の内側に設けられている。電極パッド６２は、第２金属部１２と一体に形成されても良い。例えば、第２回路２と電極パッド６２が、ボンディングワイヤ６３を介して電気的に接続される。
第３金属部１３は、Ｘ方向及びＹ方向において第１金属部１１及び第２金属部１２を囲んでいる。具体的には、第３金属部１３は、図２に表したように、第１部分１３ａ、第２部分１３ｂ、及び第３部分１３ｃを有する。
第１部分１３ａは、Ｘ方向及びＹ方向において第１金属部１１の周りに設けられている。第１部分１３ａは、例えば絶縁部２０ａ中に設けられている。第１部分１３ａと絶縁部２０ａとの間には、導電層５３が設けられている。第１金属部１１の他端（コイルの他端）は、配線６１により第１回路１と電気的に接続されている。
第２部分１３ｂは、第１部分１３ａの一部の上に設けられている。第１部分１３ａの別の一部の上には、第１絶縁部２１が設けられている。第２部分１３ｂと第１部分１３ａとの間、及び第２部分１３ｂと第１絶縁部２１との間には、導電層５４（第１導電層）が設けられている。
第３部分１３ｃは、Ｘ方向及びＹ方向において第２金属部１２の周りに設けられている。第３部分１３ｃは、例えば絶縁部２０ｂ中に設けられている。第３部分１３ｃと絶縁部２０ｂとの間には、導電層５５（第２導電層）が設けられている。第２金属部１２の他端は、配線６４により、第２回路２と電気的に接続される。
例えば図１に表したように、第１部分１３ａ及び第３部分１３ｃの形状は、Ｚ方向から見たときに環状である。第２部分１３ｂは、環状の第１部分１３ａ及び環状の第３部分１３ｃに沿って、複数設けられている。
図２に表したように、第１層３１は、第２部分１３ｂの底部の周りに設けられている。第１層３１は、第１部分１３ａの上記別の一部及び導電層５４に接している。このため、第１絶縁部２１は、第１部分１３ａとは接しておらず、Ｚ方向において第１部分１３ａから離れている。
第１絶縁層４１は、第１金属部１１と第１絶縁部２１との間に設けられている。第１絶縁層４１は、第１金属部１１と接していても良いし、Ｚ方向において第１金属部１１から離れていても良い。
第２層３２は、第１絶縁部２１の上に設けられている。第２層３２は、第３部分１３ｃの底部の周り及び第２金属部１２の底部の周りに設けられ、導電層５２及び５５に接している。第２絶縁層４２は、第２層３２の上に設けられ、導電層５２及び５５に接している。
デジタルアイソレータ１００では、第１層３１は、絶縁性である。第１層３１は、第１金属部１１と第１絶縁層４１との間にさらに設けられ、第１金属部１１に接している。第１絶縁層４１は、第１層３１と第１絶縁部２１との間に位置している。また、第１絶縁層４１は、第１部分１３ａの上記別の一部と第１絶縁部２１との間にさらに設けられ、導電層５４に接している。
第１回路１及び第２回路２の一方は、受信回路として用いられる。第１回路１及び第２回路２の他方は、送信回路として用いられる。ここでは、第１回路１が受信回路であり、第２回路２が送信回路である場合について説明する。
第２回路２は、第１金属部１１へ、伝達に適した波形の信号（電流）を送る。電流が第１金属部１１を流れると、渦巻状の第１金属部１１の中心を通る磁界が発生する。第１金属部１１のＸ−Ｙ面における中心位置は、第２金属部１２のＸ−Ｙ面における中心位置と実質的に同じである。このため、第１金属部１１で磁界が発生すると、その磁力線の一部は第２金属部１２の内側を通る。第２金属部１２の内側における磁界の変化により、第２金属部１２に誘導起電力が生じ、第２金属部１２を電流が流れる。第１回路１は、第２金属部１２を流れる電流を検出し、検出結果に応じた信号を生成する。これにより、第１金属部１１と第２金属部１２との間で、電流を遮断（絶縁）した状態で、信号が伝達される。
第３金属部１３は、基準電位に接続される。基準電位は、例えば接地電位である。基準電位に接続された第３金属部１３が第１金属部１１及び第２金属部１２の周りに設けられることで、磁界がデジタルアイソレータ１００の外部に漏れることを抑制できる。
デジタルアイソレータ１００の各構成要素の材料の一例を説明する。
第１金属部１１、第２金属部１２、及び第３金属部１３は、金属を含む。信号を伝達する際の第１金属部１１及び第２金属部１２における発熱を抑制するために、これらの金属部の電気抵抗は、低いことが好ましい。電気抵抗の低減の観点から、第１金属部１１及び第２金属部１２は、銅を含むことが好ましい。
第１絶縁部２１、絶縁部２０ａ、及び絶縁部２０ｂは、例えば、酸素とシリコンを含む絶縁材料を含む。第１絶縁部２１、絶縁部２０ａ、及び絶縁部２０ｂは、例えば、酸化シリコンなどの絶縁材料を含む。絶縁部２０ａは、基板の少なくとも一部であっても良い。
導電層５１〜５５は、タンタルを含む。導電層５１〜５５は、タンタルの窒化物を含んでも良い。導電層５１〜５５は、タンタルと、タンタルの窒化物と、の積層構造を有しても良い。導電層５１〜５５は、第１金属部１１〜第３金属部１３に含まれる金属が、第１絶縁部２１、絶縁部２０ａ、及び絶縁部２０ｂへ拡散することを抑制している。
第１層３１及び第２層３２は、酸素及び窒素からなる群より選択される少なくとも１つと、シリコンと、炭素と、を含む。例えば、第１層３１及び第２層３２は、ＳｉＣＯ、ＳｉＣＮ、又はＳｉＣＯＮを含む。第２層３２に含まれる材料が、第１層３１に含まれる材料と異なっていても良い。
第１絶縁層４１及び第２絶縁層４２は、窒化シリコンを含む。
第１金属部１１、第２金属部１２、及び第３金属部１３は、金属を含む。信号を伝達する際の第１金属部１１及び第２金属部１２における発熱を抑制するために、これらの金属部の電気抵抗は、低いことが好ましい。電気抵抗の低減の観点から、第１金属部１１及び第２金属部１２は、銅を含むことが好ましい。
第１絶縁部２１、絶縁部２０ａ、及び絶縁部２０ｂは、例えば、酸素とシリコンを含む絶縁材料を含む。第１絶縁部２１、絶縁部２０ａ、及び絶縁部２０ｂは、例えば、酸化シリコンなどの絶縁材料を含む。絶縁部２０ａは、基板の少なくとも一部であっても良い。
導電層５１〜５５は、タンタルを含む。導電層５１〜５５は、タンタルの窒化物を含んでも良い。導電層５１〜５５は、タンタルと、タンタルの窒化物と、の積層構造を有しても良い。導電層５１〜５５は、第１金属部１１〜第３金属部１３に含まれる金属が、第１絶縁部２１、絶縁部２０ａ、及び絶縁部２０ｂへ拡散することを抑制している。
第１層３１及び第２層３２は、酸素及び窒素からなる群より選択される少なくとも１つと、シリコンと、炭素と、を含む。例えば、第１層３１及び第２層３２は、ＳｉＣＯ、ＳｉＣＮ、又はＳｉＣＯＮを含む。第２層３２に含まれる材料が、第１層３１に含まれる材料と異なっていても良い。
第１絶縁層４１及び第２絶縁層４２は、窒化シリコンを含む。
第１層３１における炭素濃度は、第１絶縁層４１における炭素濃度よりも高い。絶縁層中に炭素をより多く添加することで、硬さを低減できる。このため、第１層３１のヤング率は、第１絶縁層４１のヤング率よりも低い。同様に、第２層３２における炭素濃度は、第２絶縁層４２における炭素濃度よりも高く、第１絶縁層４１における炭素濃度よりも高い。このため、第２層３２のヤング率は、第２絶縁層４２のヤング率よりも低く、第１絶縁層４１のヤング率よりも低い。第１層３１における炭素濃度は、第２層３２における炭素濃度と同じでも良いし、異なっていても良い。一方、第１絶縁層４１及び第２絶縁層４２は、絶縁性を向上させるために、炭素を添加せずに形成されることが好ましい。
例えば、第１層３１における炭素濃度及び第２層３２における炭素濃度は、それぞれ、原子組成百分率において、１５ａｔｏｍ％以上、２５ａｔｏｍ％以下である。第１絶縁層４１における炭素濃度及び第２絶縁層４２における炭素濃度は、それぞれ、原子組成百分率において、０ａｔｏｍ％以上、１０ａｔｏｍ％以下である。
例えば、第１層３１のＺ方向における厚さＴ１は、導電層５４のＺ方向における厚さＴ２よりも大きい。厚さＴ２は、Ｚ方向において第１部分１３ａと第２部分１３ｂとの間に位置する導電層５４の一部に基づいて測定される。例えば、第１絶縁層４１の厚さＴ３は、厚さＴ２よりも大きい。厚さＴ１及び厚さＴ３のそれぞれは、第１絶縁部２１の厚さＴ４よりも小さい。
例えば、第２層３２のＺ方向における厚さＴ５は、導電層５５のＺ方向における厚さＴ６よりも厚い。厚さＴ６は、Ｚ方向において第２部分１３ｂと第３部分１３ｃとの間に位置する導電層５５の一部に基づいて測定される。例えば、第２絶縁層４２の厚さＴ７は、厚さＴ６よりも厚い。厚さＴ５及び厚さＴ７のそれぞれは、第１絶縁部２１の厚さＴ４よりも小さい。
実施形態に係るデジタルアイソレータの製造方法の一例を説明する。
図３〜図５は、実施形態に係るデジタルアイソレータの製造工程を表す工程断面図である。
まず、絶縁性の基板Ｓを用意する。基板Ｓとしては、例えばシリコン基板を用いることができる。基板Ｓには、第１回路１が形成されている。基板Ｓの上に、絶縁部２０ａを形成する。反応性イオンエッチング（ＲＩＥ）により、絶縁部２０ａに開口を形成する。開口は、渦巻状の部分と、それを囲む環状の部分と、を有する。スパッタリングにより、開口の内面及び絶縁部２０ａの上面に沿って導電層を形成する。スパッタリング及び電解めっきにより、導電層の上に、開口を埋め込む金属層を形成する。化学機械研磨（ＣＭＰ）により、絶縁部２０ａの上面が露出するまで、金属層の上面及び導電層の上面を後退させる。これにより、図３（ａ）に表したように、第１金属部１１、導電層５１、第１部分１３ａ、及び導電層５３が形成される。
図３〜図５は、実施形態に係るデジタルアイソレータの製造工程を表す工程断面図である。
まず、絶縁性の基板Ｓを用意する。基板Ｓとしては、例えばシリコン基板を用いることができる。基板Ｓには、第１回路１が形成されている。基板Ｓの上に、絶縁部２０ａを形成する。反応性イオンエッチング（ＲＩＥ）により、絶縁部２０ａに開口を形成する。開口は、渦巻状の部分と、それを囲む環状の部分と、を有する。スパッタリングにより、開口の内面及び絶縁部２０ａの上面に沿って導電層を形成する。スパッタリング及び電解めっきにより、導電層の上に、開口を埋め込む金属層を形成する。化学機械研磨（ＣＭＰ）により、絶縁部２０ａの上面が露出するまで、金属層の上面及び導電層の上面を後退させる。これにより、図３（ａ）に表したように、第１金属部１１、導電層５１、第１部分１３ａ、及び導電層５３が形成される。
化学気相堆積（ＣＶＤ）により、第１金属部１１及び第１部分１３ａを覆う第１層３１を、絶縁部２０ａの上に形成する。例えば、トリメチルシランなどの炭素及びシリコンを含有するガスと、アンモニア（ＮＨ３）などの窒素含有ガスと、不活性ガスと、を絶縁部２０ａの上に供給する。これにより、ＳｉＣＮを含む第１層３１が形成される。第１層３１の上に、ＣＶＤにより、窒化シリコンを含む第１絶縁層４１を形成する。図３（ｂ）に表したように、第１絶縁層４１の上に、ＣＶＤにより第１絶縁部２１を形成する。
ＲＩＥにより第１絶縁部２１の一部を除去し、第１部分１３ａの上方に開口を形成する。このとき、第１絶縁層４１がストッパとして機能する。ウェットエッチング又はＲＩＥにより、開口を通して露出した第１絶縁層４１の一部及び第１層３１の一部を除去する。ウェットエッチングを行う場合、エッチング液として、弗化アンモニウム（ＮＨ４Ｆ）と弗化水素（ＨＦ）と水（Ｈ２Ｏ）の混合液、弗化水素（ＨＦ）と水（Ｈ２Ｏ）の混合液、又は燐酸（Ｈ３ＰＯ４）を用いることができる。ＲＩＥを行う場合、エッチングガスとして、ＣＨＦ３、ＣＨ２Ｆ２、又はＣ４Ｈ９Ｆ等の弗素飽和炭化水素を含むガスが用いられる。
第１部分１３ａの上面の一部が、開口を通して露出する。開口の内面及び第１絶縁部２１の上面に沿って、スパッタリングにより導電層を形成する。スパッタリング及び電解めっきにより、開口を埋め込む金属層を導電層の上に形成する。ＣＭＰにより、第１絶縁部２１の上面が露出するまで、金属層の上面及び導電層の上面を後退させる。これにより、図４（ａ）に表したように、第２部分１３ｂ及び導電層５４が形成される。
第２部分１３ｂ及び第１絶縁部２１の上に、第１層３１と同様に、ＣＶＤにより第２層３２を形成する。ＣＶＤにより、第２層３２の上に第２絶縁層４２を形成する。ＣＶＤにより、図４（ｂ）に表したように、第２絶縁層４２の上に絶縁部２０ｂを形成する。
ＲＩＥにより絶縁部２０ｂの一部を除去し、第１金属部１１及び第２部分１３ｂの上方に開口を形成する。開口は、渦巻状の部分と、それを囲む環状の部分と、を有する。開口を形成する際、第２絶縁層４２がストッパとして機能する。ウェットエッチング又はＲＩＥにより、開口を通して露出した第２絶縁層４２の一部及び第２層３２の一部を除去する。エッチング液又はエッチングガスとしては、上述した第１層３１及び第１絶縁層４１を除去するための薬液又はガスを用いることができる。
スパッタリングにより、開口の内面及び絶縁部２０ｂの上面に沿って、導電層を形成する。スパッタリング及び電解めっきにより、開口を埋め込む金属層を導電層の上に形成する。ＣＭＰにより、絶縁部２０ｂの上面が露出するまで、金属層の上面及び導電層の上面を後退させる。これにより、図５に表したように、第２金属部１２、電極パッド６２、導電層５２、第３部分１３ｃ、及び導電層５５が形成される。以上の工程により、図１及び図２に表したデジタルアイソレータ１００が製造される。
第２金属部１２、電極パッド６２、導電層５２、第３部分１３ｃ、及び導電層５５の上に、保護膜を形成してもよい。その場合は、電極パッド６２上の保護膜は除去し、開口部を設ける。第２金属部１２、導電層５２、第３部分１３ｃ、及び導電層５５の上に、絶縁膜を形成し、その上にさらに電極パッドを含む配線層を形成してもよい。
図６を参照して実施形態の効果を説明する。
図６は、参考例に係るデジタルアイソレータを表す断面図である。
図６に表した参考例に係るデジタルアイソレータ１００ｒでは、第１層３１及び第２層３２が設けられていない。第２部分１３ｂの底部の周りには、第１絶縁層４１が設けられている。第１絶縁層４１は、第１部分１３ａ及び導電層５４に接している。第３部分１３ｃの底部の周りには、第２絶縁層４２が設けられている。第２絶縁層４２は、第１絶縁部２１及び導電層５５に接している。
図６は、参考例に係るデジタルアイソレータを表す断面図である。
図６に表した参考例に係るデジタルアイソレータ１００ｒでは、第１層３１及び第２層３２が設けられていない。第２部分１３ｂの底部の周りには、第１絶縁層４１が設けられている。第１絶縁層４１は、第１部分１３ａ及び導電層５４に接している。第３部分１３ｃの底部の周りには、第２絶縁層４２が設けられている。第２絶縁層４２は、第１絶縁部２１及び導電層５５に接している。
第１絶縁層４１は、窒化シリコンを含む。第１絶縁層４１が第１部分１３ａに接することで、第１部分１３ａに含まれる金属原子が、第１部分１３ａから第１絶縁部２１及び絶縁部２０ａへ拡散することを抑制できる。これにより、金属原子の拡散によるリーク電流を低減し、デジタルアイソレータ１００ｒの信頼性を向上できる。
一方で、タンタルを含む導電層５４は、高い圧縮応力を有する。第２部分１３ｂの底部では、導電層５４がＸ−Ｙ面に沿って設けられている。このため、第２部分１３ｂの底部では、導電層５４が、Ｘ−Ｙ面に沿って他の部材に応力を加える。また、デジタルアイソレータ１００の使用に伴い熱が発生すると、第３金属部１３の熱膨張が生じる。このため、半導体装置１００ｒでは、第３金属部１３の第１部分１３ａ及び導電層５４から第１絶縁層４１に、大きな応力が印加される。第１絶縁層４１は、緻密な構造を有し、高いヤング率を有する。第１絶縁層４１に大きな応力が印加されると、応力が十分に分散されず、第１絶縁層４１が剥離する可能性がある。
実施形態に係るデジタルアイソレータ１００では、第２部分１３ｂの底部の周りに第１層３１を設けている。第１層３１が第２部分１３ｂの底部の周りにおいて第１部分１３ａと接することで、第１部分１３ａに含まれる金属原子が拡散することを抑制できる。また、第１層３１における炭素濃度は、第１絶縁層４１における炭素濃度よりも高い。このため、第１層３１のヤング率は、第１絶縁層４１のヤング率よりも低い。第１層３１は、第１部分１３ａ及び導電層５４から応力が加えられたときでも、第１絶縁層４１に比べて変形し易く、剥離し難い。第１層３１を設けることで、第１絶縁層４１の剥離を抑制し、デジタルアイソレータ１００の信頼性を向上させることができる。
同様に、参考例に係るデジタルアイソレータ１００ｒでは、第３部分１３ｃの底部の周りにおいて、第２絶縁層４２が導電層５５から応力を受ける。これにより、第２絶縁層４２の剥離が生じる可能性がある。実施形態に係るデジタルアイソレータ１００では、第３部分１３ｃの底部の周りに第２層３２を設けている。第２層３２における炭素濃度は、第２絶縁層４２における炭素濃度よりも高い。このため、第２層３２のヤング率は、第２絶縁層４２のヤング率よりも低い。第２層３２を設けることで、導電層５５から応力が加えられたときでも、第２絶縁層４２の剥離を抑制し、デジタルアイソレータ１００の信頼性を向上させることができる。
また、第１絶縁層４１は、第１層３１に比べて、炭素の添加量が少なく、緻密な構造を有する。このため、第１絶縁層４１の電気抵抗は、第１層３１の電気抵抗よりも高い。第１金属部１１と第１絶縁部２１との間に、第１絶縁層４１を設けることで、第１金属部１１と第２金属部１２との間の電気抵抗を高め、これらの金属部同士の間でのリーク電流を低減できる。
デジタルアイソレータ１００では、第１層３１が第１金属部１１と第１絶縁層４１との間にも設けられ、第１絶縁層４１が第１部分１３ａと第１絶縁部２１との間にも設けられている。この構造によれば、第１層３１及び第１絶縁層４１を形成する際、第１層３１及び第１絶縁層４１のパターニングが不要である。このため、デジタルアイソレータ１００の製造に必要な工程数を削減できる。
第１絶縁層４１に比べて低い電気抵抗を有する第１層３１が第１金属部１１と第２金属部１２との間に設けられる場合でも、第１金属部１１と第２金属部１２との間には第１絶縁層４１が設けられている。これにより、第１金属部１１と第２金属部１２との間の電気抵抗を高めることができ、これらの金属部の間のリーク電流を低減できる。
また、導電層５４の一部は、第２部分１３ｂと第１絶縁部２１との間をＺ方向に延びている。第１絶縁層４１は、導電層５４の当該一部と接している。導電層５４の当該一部はＺ方向に延びているため、Ｘ方向及びＹ方向に向けて働く応力は大きくない。導電層５４から第１絶縁層４１に加わる応力は、導電層５４から第１層３１に加わる応力よりも小さい。このため、第１層３１が設けられていれば、第１絶縁層４１は、導電層５４と接していても良い。
同様に、導電層５５の一部は、第３部分１３ｃと絶縁部２０ｂとの間をＺ方向に延び、第２絶縁層４２は、導電層５５の当該一部と接している。しかし、導電層５５から第２絶縁層４２に加わる応力は、導電層５５から第２層３２に加わる応力よりも小さい。このため、第２層３２が設けられていれば、第２絶縁層４２は、導電層５５と接していても良い。
（第１変形例）
図７は、実施形態の第１変形例に係るデジタルアイソレータの一部を表す断面図である。
第１変形例に係るデジタルアイソレータ１１０では、第１層３１が、第２部分１３ｂの底部の周りにのみ設けられている。すなわち、第１層３１は、第１金属部１１と第２金属部１２との間には設けられていない。第１絶縁層４１の一部は、第１金属部１１と第１絶縁部２１との間に設けられ、第１絶縁層４１の別の一部は、第１層３１と第１絶縁部２１との間に設けられている。
図７は、実施形態の第１変形例に係るデジタルアイソレータの一部を表す断面図である。
第１変形例に係るデジタルアイソレータ１１０では、第１層３１が、第２部分１３ｂの底部の周りにのみ設けられている。すなわち、第１層３１は、第１金属部１１と第２金属部１２との間には設けられていない。第１絶縁層４１の一部は、第１金属部１１と第１絶縁部２１との間に設けられ、第１絶縁層４１の別の一部は、第１層３１と第１絶縁部２１との間に設けられている。
同様に、第２層３２が、第３部分１３ｃの底部の周りにのみ設けられている。第２層３２は、第２金属部１２の底部の周りには設けられておらず、第２金属部１２から離れている。第２絶縁層４２の一部は、第２金属部１２の底部の周りに設けられ、第２絶縁層４２の別の一部は、第２層３２の上に設けられている。
図８は、実施形態の第１変形例に係るデジタルアイソレータの製造工程を表す工程断面図である。
まず、図３（ａ）に表した工程と同様の工程を実行し、第１金属部１１、導電層５１、第１部分１３ａ、及び導電層５３を形成する。ＣＶＤにより、第１金属部１１及び第１部分１３ａを覆う第１層３１を形成する。図８（ａ）に表したように、ＲＩＥにより、第１金属部１１が露出するように第１層３１の一部を除去する。図８（ｂ）に表したように、ＣＶＤにより、第１金属部１１及び第１層３１の上に、第１絶縁層４１を形成する。
まず、図３（ａ）に表した工程と同様の工程を実行し、第１金属部１１、導電層５１、第１部分１３ａ、及び導電層５３を形成する。ＣＶＤにより、第１金属部１１及び第１部分１３ａを覆う第１層３１を形成する。図８（ａ）に表したように、ＲＩＥにより、第１金属部１１が露出するように第１層３１の一部を除去する。図８（ｂ）に表したように、ＣＶＤにより、第１金属部１１及び第１層３１の上に、第１絶縁層４１を形成する。
ＣＶＤにより、第１絶縁層４１の上に第１絶縁部２１を形成する。図４（ａ）に表した工程と同様の工程を実行し、第２部分１３ｂ及び導電層５４を形成する。ＣＶＤにより、第２部分１３ｂ及び第１絶縁部２１を覆う第２層３２を形成する。図９（ａ）に表したように、ＲＩＥにより、第１金属部１１の上方に位置する第２層３２の一部を除去する。図８（ｂ）に表したように、ＣＶＤにより、第１絶縁部２１及び第２層３２の上に、第２絶縁層４２を形成する。ＣＶＤにより、第２絶縁層４２の上に、絶縁部２０ｂを形成する。以降は、図５に表した工程と同様の工程を実行することで、第１変形例に係るデジタルアイソレータ１１０が製造される。
第１層３１における炭素濃度は、第１絶縁層４１における炭素濃度よりも高い。このため、第１層３１の電気抵抗率は、第１絶縁層４１の電気抵抗率よりも低い。第１層３１が第１金属部１１と第１絶縁層４１との間に設けられていると、第１層３１を介して第１金属部１１と第３金属部１３との間をリーク電流が流れる可能性がある。
リーク電流が第１金属部１１と第３金属部１３との間を流れると、熱が発生する。リーク電流が大きくなるほど、発生する熱も大きくなる。このため、特に第１金属部１１と第２金属部１２との間に高電圧が印加された際に、発熱が大きくなり、デジタルアイソレータの動作不良等の原因となりうる。
デジタルアイソレータ１１０では、第１層３１が第１金属部１１と第２金属部１２との間に設けられていない。このため、第１層３１を介して第１金属部１１と第３金属部１３との間でリーク電流が流れることを抑制できる。これにより、リーク電流による発熱を低減し、デジタルアイソレータ１１０の信頼性を向上させることができる。
第２層３２の電気抵抗率も、第１層３１と同様に、第２絶縁層４２の電気抵抗率よりも低い。第２層３２は、第２金属部１２の底部の周りに設けられず、第２金属部１２から離れている。このため、第２層３２を介して第２金属部１２と第３金属部１３との間でリーク電流が流れることを抑制できる。これにより、デジタルアイソレータ１１０の信頼性を向上させることができる。
また、デジタルアイソレータ１１０では、第１層３１が、第１金属部１１から離れている。このため、第１層３１は、導電性又は半導電性であっても良い。同様に、第２層３２は、導電性又は半導電性であっても良い。例えば、第１層３１及び第２層３２は、半導電性であり、シリコン及び炭素を含む。又は、第１層３１及び第２層３２は、導電性であり、チタンを含む。第１層３１及び第２層３２は、チタンの窒化物を含んでも良い。また、第２層３２に含まれる材料が、第１層３１に含まれる材料と異なっていても良い。
第１層３１が半導電性又は導電性のとき、第１層３１が第３金属部１３と電気的に接続され、第１層３１の電位が基準電位に固定される。第１層３１と第１金属部１１との間の距離が短いと、これらの間の電界強度が増大する可能性がある。従って、第１層３１が導電性又は半導電性のとき、第１層３１と第１金属部１１とは、第１金属部１１で生じる電圧に応じて十分に離れていることが好ましい。同様に、第２層３２が半導電性又は導電性のとき、第２層３２と第２金属部１２とは、第２金属部１２に印加される電圧に応じて十分に離れていることが好ましい。
（第２変形例）
図１０は、実施形態の第２変形例に係るデジタルアイソレータの一部を表す断面図である。
第２変形例に係るデジタルアイソレータ１２０では、図１０に表したように、第１絶縁層４１が導電層５４に接しておらず、導電層５４から離れている。例えば、第１絶縁層４１は、Ｚ方向において第１層３１と重なっておらず、Ｘ方向及びＹ方向において第１層３１と並んでいる。第１絶縁層４１は、第１層３１と接していても良いし、第１層３１から離れていても良い。
図１０は、実施形態の第２変形例に係るデジタルアイソレータの一部を表す断面図である。
第２変形例に係るデジタルアイソレータ１２０では、図１０に表したように、第１絶縁層４１が導電層５４に接しておらず、導電層５４から離れている。例えば、第１絶縁層４１は、Ｚ方向において第１層３１と重なっておらず、Ｘ方向及びＹ方向において第１層３１と並んでいる。第１絶縁層４１は、第１層３１と接していても良いし、第１層３１から離れていても良い。
同様に、第２絶縁層４２が導電層５５に接しておらず、導電層５５から離れている。例えば、第２絶縁層４２は、Ｚ方向において第２層３２と重なっておらず、Ｘ方向及びＹ方向において第２層３２と並んでいる。第２絶縁層４２は、第２層３２と接していても良いし、第２層３２から離れていても良い。
図１１及び図１２は、実施形態の第２変形例に係るデジタルアイソレータの製造工程を表す工程断面図である。
図３（ａ）、図８（ａ）、及び図８（ｂ）に表した工程と同様の工程を実行し、図１１（ａ）に表したように、第１層３１及び第１絶縁層４１を形成する。図１１（ｂ）に表したように、ＲＩＥにより、第１層３１の上に設けられた第１絶縁層４１の一部を除去する。このとき、除去後の第１絶縁層４１が第１層３１から離れるように、ＲＩＥを実行しても良い。
図３（ａ）、図８（ａ）、及び図８（ｂ）に表した工程と同様の工程を実行し、図１１（ａ）に表したように、第１層３１及び第１絶縁層４１を形成する。図１１（ｂ）に表したように、ＲＩＥにより、第１層３１の上に設けられた第１絶縁層４１の一部を除去する。このとき、除去後の第１絶縁層４１が第１層３１から離れるように、ＲＩＥを実行しても良い。
ＣＶＤにより、第１層３１及び第１絶縁層４１の上に第１絶縁部２１を形成する。図４（ａ）、図９（ａ）、及び図９（ｂ）に表した工程と同様の工程を実行し、図１２（ａ）に表したように、第２部分１３ｂ、導電層５４、第２層３２、及び第２絶縁層４２を形成する。図１２（ｂ）に表したように、ＲＩＥにより、第２層３２の上に設けられた第２絶縁層４２の一部を除去する。このとき、除去後の第２絶縁層４２が第２層３２から離れるように、ＲＩＥを実行しても良い。ＣＶＤにより、第２層３２及び第２絶縁層４２の上に、絶縁部２０ｂを形成する。以降は、図５に表した工程と同様の工程を実行することで、第２変形例に係るデジタルアイソレータ１２０が製造される。
第１絶縁層４１が導電層５４から離れることで、導電層５４から第１絶縁層４１に応力が加わることを回避できる。これにより、導電層５４から加えられる応力による第１絶縁層４１の剥離を、より確実に防止できる。同様に、第２絶縁層４２が導電層５５から離れることで、導電層５５から第２絶縁層４２に応力が加わることを回避できる。これにより、導電層５５から加えられる応力による第２絶縁層４２の剥離を、より確実に防止できる。
（第３変形例）
図１３は、実施形態の第３変形例に係るデジタルアイソレータの一部を表す断面図である。
第３変形例に係るデジタルアイソレータ１３０では、第１絶縁層４１が、第１金属部１１の上及び第２部分１３ｂの底部の周りに設けられ、第１部分１３ａに接している。また、第２絶縁層４２が、第３部分１３ｃの底部の周り及び第２金属部１２の底部の周りに設けられている。すなわち、デジタルアイソレータ１３０では、第１層３１及び第２層３２が設けられていない。
図１３は、実施形態の第３変形例に係るデジタルアイソレータの一部を表す断面図である。
第３変形例に係るデジタルアイソレータ１３０では、第１絶縁層４１が、第１金属部１１の上及び第２部分１３ｂの底部の周りに設けられ、第１部分１３ａに接している。また、第２絶縁層４２が、第３部分１３ｃの底部の周り及び第２金属部１２の底部の周りに設けられている。すなわち、デジタルアイソレータ１３０では、第１層３１及び第２層３２が設けられていない。
第１絶縁層４１と導電層５４との間には、間隙Ｇ１が設けられている。このため、第１絶縁層４１は、Ｘ方向及びＹ方向において導電層５４から離れている。同様に、第２絶縁層４２と導電層５５との間には、間隙Ｇ２が設けられている。このため、第２絶縁層４２は、Ｘ方向及びＹ方向において導電層５５から離れている。
図１４〜図１８は、実施形態の第３変形例に係るデジタルアイソレータの製造工程を表す工程断面図である。
まず、図３（ａ）に表した工程と同様の工程を実行し、第１金属部１１、導電層５１、第１部分１３ａ、及び導電層５３を形成する。図１４（ａ）に表したように、ＣＶＤにより、第１金属部１１及び第１部分１３ａを覆う第１絶縁層４１を形成する。ＣＶＤにより、第１絶縁層４１の上に、第１絶縁部２１を形成する。図１４（ｂ）に表したように、ＲＩＥにより、第１絶縁部２１の一部及び第１絶縁層４１の一部を除去し、開口ＯＰ１を形成する。
まず、図３（ａ）に表した工程と同様の工程を実行し、第１金属部１１、導電層５１、第１部分１３ａ、及び導電層５３を形成する。図１４（ａ）に表したように、ＣＶＤにより、第１金属部１１及び第１部分１３ａを覆う第１絶縁層４１を形成する。ＣＶＤにより、第１絶縁層４１の上に、第１絶縁部２１を形成する。図１４（ｂ）に表したように、ＲＩＥにより、第１絶縁部２１の一部及び第１絶縁層４１の一部を除去し、開口ＯＰ１を形成する。
ウェットエッチング又はケミカルドライエッチング（ＣＤＥ）などの等方性エッチングにより、開口ＯＰ１を通して第１絶縁層４１の一部を除去する。エッチング液又はエッチングガスとしては、上述した第１層３１及び第１絶縁層４１を除去するための薬液又はガスを用いることができる。これにより、図１５（ａ）に表したように、開口ＯＰ１に露出していた第１絶縁層４１の端面が後退する。第１絶縁層４１の端面の後退により、開口ＯＰ１の底部側面が部分的に窪む。
図１５（ｂ）に表したように、スパッタリングにより、開口ＯＰ１の内面及び第１絶縁部２１の上面に沿って、導電層ＣＬ１を形成する。このとき、開口ＯＰ１の底部側面の窪みが導電層ＣＬ１で塞がれ、間隙Ｇ１が形成される。スパッタリング及び電解めっきにより、開口ＯＰ１を埋め込む金属層を導電層ＣＬ１の上に形成する。ＣＭＰにより、第１絶縁部２１の上面が露出するまで、金属層の上面及び導電層ＣＬ１の上面を後退させる。これにより、図１６（ａ）に表したように、第２部分１３ｂ及び導電層５４が形成される。
ＣＶＤにより、第２部分１３ｂ及び第１絶縁部２１の上に、第２絶縁層４２及び絶縁部２０ｂを形成する。ＲＩＥにより絶縁部２０ｂの一部及び第２絶縁層４２の一部を除去し、図１６（ｂ）に表したように、第１金属部１１及び第２部分１３ｂの上方に開口ＯＰ２を形成する。
図１７（ａ）に表したように、第１金属部１１の上方に形成された開口ＯＰを覆うマスクＭを形成する。第２部分１３ｂの上方に形成された開口ＯＰは、マスクＭに覆われておらず、露出している。等方性エッチングにより、開口ＯＰ２を通して第２絶縁層４２の一部を除去する。エッチング液又はエッチングガスとしては、上述した第１層３１及び第１絶縁層４１を除去するための薬液又はガスを用いることができる。これにより、図１７（ｂ）に表したように、開口ＯＰ２に露出していた第２絶縁層４２の端面が後退する。第２絶縁層４２の端面の後退により、開口ＯＰ２の底部側面が部分的に窪む。
マスクＭを除去し、図１８（ａ）に表したように、スパッタリングにより、開口ＯＰ２の内面及び絶縁部２０ｂの上面に沿って、導電層ＣＬ２を形成する。このとき、開口ＯＰ２の底部側面の窪みが導電層ＣＬ２で塞がれ、間隙Ｇ２が形成される。スパッタリング及び電解めっきにより、開口ＯＰ２を埋め込む金属層を導電層ＣＬ２の上に形成する。ＣＭＰにより、絶縁部２０ｂの上面が露出するまで、金属層の上面及び導電層ＣＬ２の上面を後退させる。これにより、図１８（ｂ）に表したように、第３部分１３ｃ及び第２金属部１２が形成される。以上により、第３変形例に係るデジタルアイソレータ１３０が製造される。
デジタルアイソレータ１３０では、第１絶縁層４１が導電層５４から離れている。このため、第１絶縁層４１は、導電層５４から応力を受けない。従って、導電層５４の応力に起因する第１絶縁層４１の剥離を抑制できる。同様に、第２層３２は導電層５５から離れているため、第２層３２は導電層５５から応力を受けない。従って、導電層５５の応力に起因する第２絶縁層４２の剥離を抑制できる。
（第４変形例）
図１９は、実施形態の第４変形例に係るデジタルアイソレータの一部を表す断面図である。
第４変形例に係るデジタルアイソレータ１４０では、図１９に表したように、第１絶縁層４１及び第２絶縁層４２が設けられていない。第１層３１は、第２部分１３ｂの底部の周り、及び第１金属部１１と第１絶縁部２１との間に設けられている。第２層３２は、第３部分１３ｃの底部の周り、及び第２金属部１２の底部の周りに設けられている。第１層３１及び第２層３２は、絶縁性である。
図１９は、実施形態の第４変形例に係るデジタルアイソレータの一部を表す断面図である。
第４変形例に係るデジタルアイソレータ１４０では、図１９に表したように、第１絶縁層４１及び第２絶縁層４２が設けられていない。第１層３１は、第２部分１３ｂの底部の周り、及び第１金属部１１と第１絶縁部２１との間に設けられている。第２層３２は、第３部分１３ｃの底部の周り、及び第２金属部１２の底部の周りに設けられている。第１層３１及び第２層３２は、絶縁性である。
第１層３１を設けることで、第１部分１３ａ及び第１金属部１１に含まれる金属原子が、第１絶縁部２１及び絶縁部２０ａへ拡散することを抑制できる。第２層３２は、第２金属部１２及び第３部分１３ｃを形成するための開口を形成する際のストッパとして機能する。ヤング率が比較的高い第１絶縁層４１及び第２絶縁層４２が設けられないことで、層の剥離を抑制し、デジタルアイソレータ１４０の信頼性を向上させることができる。
ただし、リーク電流の低減のためには、第１絶縁層４１が設けられることが好ましい。第１絶縁層４１が設けられる場合でも、第１層３１を設けることで、第１絶縁層４１の剥離を十分に抑制できる。
（第５変形例）
図２０及び図２１は、実施形態の第５変形例に係るデジタルアイソレータを表す平面図である。
図２０に表したデジタルアイソレータ１５１では、第１金属部１１の他端が、配線６１を介して第３金属部１３の第１部分１３ａと電気的に接続されている。第２金属部１２の他端は、配線６４を介して、第２回路２と電気的に接続されている。第１金属部１１の他端は、第３金属部１３とは別の配線等によって基準電位に接続されても良い。
図２０及び図２１は、実施形態の第５変形例に係るデジタルアイソレータを表す平面図である。
図２０に表したデジタルアイソレータ１５１では、第１金属部１１の他端が、配線６１を介して第３金属部１３の第１部分１３ａと電気的に接続されている。第２金属部１２の他端は、配線６４を介して、第２回路２と電気的に接続されている。第１金属部１１の他端は、第３金属部１３とは別の配線等によって基準電位に接続されても良い。
図２１に表したデジタルアイソレータ１５２では、第２金属部１２の他端が、配線６４を介して第３金属部１３の第３部分１３ｃと電気的に接続されている。第１金属部１１の他端は、配線６１を介して、第１回路１と電気的に接続されている。第２金属部１２の他端は、第３金属部１３とは別の配線等によって基準電位に接続されても良い。
図２０及び図２１に表したように、第１金属部１１及び第２金属部１２の一方は、第３金属部１３と電気的に接続されていても良い。この場合でも、デジタルアイソレータ１００と同様に、第１金属部１１と第２金属部１２との間で、電流を遮断（絶縁）した状態で、信号を伝達することができる。
（第６変形例）
図２２は、実施形態の第６変形例に係るデジタルアイソレータを表す平面図である。
図２３は、図２２のＡ１−Ａ２断面図である。
図２４は、図２２のＢ１−Ｂ２断面図である。
第６変形例に係るデジタルアイソレータ１６０は、第１回路１、第２回路２、及び一対の構造体１０（１０−１及び１０−２）を有する。
図２２は、実施形態の第６変形例に係るデジタルアイソレータを表す平面図である。
図２３は、図２２のＡ１−Ａ２断面図である。
図２４は、図２２のＢ１−Ｂ２断面図である。
第６変形例に係るデジタルアイソレータ１６０は、第１回路１、第２回路２、及び一対の構造体１０（１０−１及び１０−２）を有する。
構造体１０−１は、図２２及び図２３に表したように、第１金属部１１、第２金属部１２、第３金属部１３、第１絶縁部２１、第１層３１、第２層３２、第１絶縁層４１、第２絶縁層４２、及び導電層５１ａ〜５５ａを有する。構造体１０−１におけるこれらの各要素の構成は、デジタルアイソレータ１００〜１３０のいずれかと同様である。例えば図２３に表したように、構造体１０−１のＡ１−Ａ２断面の構成は、図２に表したデジタルアイソレータ１００のII−II断面の構成と同様である。又は、構造体１０−１の構成はデジタルアイソレータ１４０と同様であり、構造体１０−１に第１絶縁層４１及び第２絶縁層４２が設けられていなくても良い。
構造体１０−２は、第４金属部１４、第５金属部１５、第６金属部１６、第２絶縁部２２、第３層３３、第４層３４、第３絶縁層４３、第４絶縁層４４、及び導電層５１ｂ〜５５ｂを有する。構造体１０−２におけるこれらの各要素の構成は、デジタルアイソレータ１００〜１３０のいずれかと同様である。例えば図２４に表したように、構造体１０−２のＢ１−Ｂ２断面の構成は、図２に表したデジタルアイソレータ１００のII−II断面の構成と同様である。
すなわち、図２４に表したように、第４金属部１４は、例えば絶縁部２０ｃ中に設けられている。第４金属部１４と絶縁部２０ｃとの間には、導電層５１ｂが設けられている。第２絶縁部２２は、第４金属部１４及び絶縁部２０ｃの上に設けられている。第５金属部１５は、第２絶縁部２２の上に設けられている。第５金属部１５は、例えば絶縁部２０ｄ中に設けられている。第５金属部１５と絶縁部２０ｄとの間には、導電層５２ｂが設けられている。
第４金属部１４及び第５金属部１５は、Ｘ−Ｙ面に沿って渦巻状に設けられたコイルである。第４金属部１４及び第５金属部１５は、Ｚ方向において互いに対向している。すなわち、Ｚ方向からみた図２２において、第５金属部１５は、第４金属部１４と重なるように設けられている。
第６金属部１６は、Ｘ方向及びＹ方向において第４金属部１４及び第５金属部１５を囲んでいる。第６金属部１６は、基準電位に接続される。第６金属部１６は、図２４に表したように、第４部分１６ｄ、第５部分１６ｅ、及び第６部分１６ｆを有する。
第４部分１６ｄは、Ｘ方向及びＹ方向において第４金属部１４の周りに設けられている。第４部分１６ｄは、例えば絶縁部２０ｃ中に設けられている。第４部分１６ｄと絶縁部２０ｃとの間には、導電層５３ｂが設けられている。
第５部分１６ｅは、第４部分１６ｄの一部の上に設けられている。第４部分１６ｄの別の一部の上には、第２絶縁部２２が設けられている。第５部分１６ｅと第４部分１６ｄとの間、及び第５部分１６ｅと第２絶縁部２２との間には、導電層５４ｂが設けられている。
第６部分１６ｆは、Ｘ方向及びＹ方向において第５金属部１５の周りに設けられている。第６部分１６ｆは、例えば絶縁部２０ｄ中に設けられている。第６部分１６ｆと絶縁部２０ｄとの間には、導電層５５ｂが設けられている。
図２４に表したように、第３層３３は、第５部分１６ｅの底部の周りに設けられている。第３層３３は、第４部分１６ｄの上記別の一部及び導電層５４ｂに接している。このため、第２絶縁部２２は、第４部分１６ｄとは接しておらず、Ｚ方向において第４部分１６ｄから離れている。
第３絶縁層４３は、第４金属部１４と第２絶縁部２２との間に設けられている。第３絶縁層４３は、第４金属部１４と接していても良いし、Ｚ方向において第４金属部１４から離れていても良い。
第４層３４は、第２絶縁部２２の上に設けられている。第４層３４は、第６部分１６ｆの底部の周り及び第５金属部１５の底部の周りに設けられ、導電層５２ｂ及び５５ｂに接している。第４絶縁層４４は、第４層３４の上に設けられ、導電層５２ｂ及び５５ｂに接している。
デジタルアイソレータ１６０では、第３層３３は、絶縁性である。第３層３３は、第４金属部１４と第３絶縁層４３との間にさらに設けられ、第４金属部１４に接している。第３絶縁層４３は、第３層３３と第２絶縁部２２との間に位置している。また、第３絶縁層４３は、第４部分１６ｄの上記別の一部と第２絶縁部２２との間にさらに設けられ、導電層５４ｂに接している。
第１金属部１１の一端は、配線６０ａを介して第１回路１と電気的に接続されている。第１金属部１１の他端は、配線６１ａにより第１回路１と電気的に接続されている。第２金属部１２の一端には、電極パッド６２ａが接続される。
第４金属部１４の一端は、配線６０ｂを介して第２回路２と電気的に接続されている。第４金属部１４の他端は、配線６１ｂにより第２回路２と電気的に接続されている。第５金属部１５の一端には、電極パッド６２ｂが接続される。
第２金属部１２は、第５金属部１５と電気的に接続されている。具体的には、第２金属部１２の一端及び第５金属部１５の一端には、それぞれ、電極パッド６２ａ及び６２ｂが接続されている。電極パッド６２ａ及び６２ｂは、ボンディングワイヤ６３により電気的に接続されている。第２金属部１２の他端及び第５金属部１５の他端には、それぞれ、電極パッド６５ａ及び６５ｂが接続されている。電極パッド６５ａ及び６５ｂは、ボンディングワイヤ６６により電気的に接続されている。
又は、構造体１０−１の電極パッド６２ａと構造体１０−２の電極パッド６５ｂがボンディングワイヤによって接続され、構造体１０−１の電極パッド６５ｂと構造体１０−２の電極パッド６２ｂがボンディングワイヤによって接続されても良い。また、デジタルアイソレータ１６０では、構造体１０−１の第１金属部１１に第１回路１が電気的に接続され、構造体１０−２の第４金属部１４に第２回路２が電気的に接続されている。
構造体１０−１において、第１金属部１１の一方の端部が、第３金属部１３と電気的に接続されても良い。第１金属部１１の一方の端部が、第３金属部１３とは別の配線等によって基準電位に接続されても良い。構造体１０−２において、第４金属部１４の一方の端部が、第６金属部１６と電気的に接続されても良い。第４金属部１４の一方の端部が、第６金属部１６とは別の配線等によって基準電位に接続されても良い。
第４金属部１４、第５金属部１５、及び第６金属部１６は、金属を含む。電気抵抗の低減の観点から、第４金属部１４及び第５金属部１５は、銅を含むことが好ましい。
第２絶縁部２２は、酸化シリコンなどの絶縁材料を含む。
導電層５１ｂ〜５５ｂは、タンタルを含む。導電層５１ｂ〜５５ｂは、タンタルの窒化物を含んでも良い。導電層５１ｂ〜５５ｂは、タンタルと、タンタルの窒化物と、の積層構造を有しても良い。
第３層３３及び第４層３４は、酸素及び窒素からなる群より選択される少なくとも１つと、シリコンと、炭素と、を含む。例えば、第３層３３及び第４層３４は、ＳｉＣＯ、ＳｉＣＮ、又はＳｉＣＯＮを含む。第４層３４に含まれる材料が、第３層３３に含まれる材料と異なっていても良い。
第３絶縁層４３及び第４絶縁層４４は、窒化シリコンを含む。
第２絶縁部２２は、酸化シリコンなどの絶縁材料を含む。
導電層５１ｂ〜５５ｂは、タンタルを含む。導電層５１ｂ〜５５ｂは、タンタルの窒化物を含んでも良い。導電層５１ｂ〜５５ｂは、タンタルと、タンタルの窒化物と、の積層構造を有しても良い。
第３層３３及び第４層３４は、酸素及び窒素からなる群より選択される少なくとも１つと、シリコンと、炭素と、を含む。例えば、第３層３３及び第４層３４は、ＳｉＣＯ、ＳｉＣＮ、又はＳｉＣＯＮを含む。第４層３４に含まれる材料が、第３層３３に含まれる材料と異なっていても良い。
第３絶縁層４３及び第４絶縁層４４は、窒化シリコンを含む。
第３層３３における炭素濃度は、第３絶縁層４３における炭素濃度よりも高い。第３層３３のヤング率は、第３絶縁層４３のヤング率よりも低い。同様に、第４層３４における炭素濃度は、第４絶縁層４４における炭素濃度よりも高く、第３絶縁層４３における炭素濃度よりも高い。第４層３４のヤング率は、第４絶縁層４４のヤング率よりも低く、第３絶縁層４３のヤング率よりも低い。第３層３３における炭素濃度は、第４層３４における炭素濃度と同じでも良いし、異なっていても良い。一方、第３絶縁層４３及び第４絶縁層４４は、絶縁性を向上させるために、炭素を添加せずに形成されることが好ましい。
例えば、第３層３３における炭素濃度及び第４層３４における炭素濃度は、それぞれ、原子組成百分率において、１５ａｔｏｍ％以上、２５ａｔｏｍ％以下である。第３絶縁層４３における炭素濃度及び第４絶縁層４４における炭素濃度は、それぞれ、原子組成百分率において、０ａｔｏｍ％以上、１０ａｔｏｍ％以下である。
第３層３３及び第４層３４を設けることで、第３絶縁層４３及び第４絶縁層４４の剥離を抑制し、デジタルアイソレータ１７０の信頼性を向上させることができる。
図２４では、構造体１０−２の構成が、デジタルアイソレータ１００と同様の場合について説明した。この例に限らず、構造体１０−２の構成は、デジタルアイソレータ１１０〜１３０のいずれかと同様であっても良い。又は、構造体１０−１の構成はデジタルアイソレータ１４０と同様であり、構造体１０−１に第１絶縁層４１及び第２絶縁層４２が設けられていなくても良い。
構造体１０−１と構造体１０−２は、同じ基板の上に設けられ、１つのチップとして構成されても良い。構造体１０−１と構造体１０−２は、異なる基板の上に設けられ、別々のチップとして構成されても良い。構造体１０−１と構造体１０−２が同じ基板の上に設けられる場合、第１層３１及び第３層３３として、１つの共通の層が設けられても良い。同様に、第２層３２及び第４層３４として、１つの共通の層が設けられても良い。第１絶縁層４１及び第３絶縁層４３として、１つの共通の絶縁層が設けられても良い。第２絶縁層４２及び第４絶縁層４４として、１つの共通の絶縁層が設けられても良い。第１絶縁部２１及び第２絶縁部２２として、１つの共通の絶縁部が設けられても良い。
第２回路２は、構造体１０−２の第１金属部１１へ信号（電流）を送る。第１金属部１１に電流が流れて磁界が発生すると、誘導起電力により第２金属部１２に電流が流れる。このとき、第２金属部１２と電気的に接続された構造体１０−１の第５金属部１５にも、電流が流れる。第５金属部１５に電流が流れて磁界が発生すると、誘導起電力により第４金属部１４に電流が流れる。第１回路１は、第４金属部１４に流れる電流を検出し、検出結果に応じた信号を生成する。これにより、一対の構造体１０を介して、第１回路１と第２回路２との間で信号が伝達される。
（第７変形例）
図２５は、実施形態の第７変形例に係るデジタルアイソレータの一部を表す断面図である。
第７変形例に係るデジタルアイソレータ１７０では、図２５に表したように、第１金属部１１及び第２金属部１２が、渦巻状では無く、平板状である。例えば、第１金属部１１と第２金属部１２は、第１金属部１１の上面と第２金属部１２の下面が平行となるように設けられる。
図２５は、実施形態の第７変形例に係るデジタルアイソレータの一部を表す断面図である。
第７変形例に係るデジタルアイソレータ１７０では、図２５に表したように、第１金属部１１及び第２金属部１２が、渦巻状では無く、平板状である。例えば、第１金属部１１と第２金属部１２は、第１金属部１１の上面と第２金属部１２の下面が平行となるように設けられる。
デジタルアイソレータ１７０は、磁界の変化に代えて、電界の変化を利用して信号を伝達する。具体的には、第２回路２が第２金属部１２へ電圧を印加すると、第１金属部１１と第２金属部１２との間に電界が発生する。第１金属部１１には、電界強度に応じた電荷が蓄積される。第１回路１は、このときの電荷の流れを検出し、検出結果に基づいて信号を生成する。これにより、第１金属部１１と第２金属部１２との間で、電流を遮断した状態で信号が伝達される。
デジタルアイソレータ１７０の構造は、第１金属部１１及び第２金属部１２に関する構造を除き、デジタルアイソレータ１００と同様である。従って、デジタルアイソレータ１７０によれば、デジタルアイソレータ１００と同様に、導電層５４及び５５の応力によって第１絶縁層４１及び第２絶縁層４２が剥離することを抑制できる。また、第１金属部１１と第２金属部１２との間の電気抵抗を高め、これらの金属部同士の間でのリーク電流を低減できる。
以上で説明した各変形例の構造は、適宜組み合わせて実施できる。例えば、デジタルアイソレータ１００〜１２０のいずれか１つにおける第１層３１及び第１絶縁層４１の構造と、デジタルアイソレータ１００〜１２０の別の１つにおける第２層３２及び第２絶縁層４２の構造と、を組み合わせても良い。デジタルアイソレータ１００、１１０、１２０、１３０、１４０、１５１、又は１５２において、第１金属部１１及び第２金属部１２が、平板状であっても良い。デジタルアイソレータ１６０において、第１金属部１１、第２金属部１２、第４金属部１４、及び第５金属部１５が、平板状であっても良い。デジタルアイソレータ１７０に、デジタルアイソレータ１１０又は１２０における第１層３１、第２層３２、第１絶縁層４１、及び第２絶縁層４２の構造を適用しても良い。デジタルアイソレータ１７０において、第１絶縁層４１及び第２絶縁層４２が設けられていなくても良い。又は、デジタルアイソレータ１４０に、第１層３１及び第２層３２に代えて、間隙Ｇ１及びＧ２を設けても良い。
以上で説明した各形態において、各構成要素に含まれる元素及びその濃度は、例えば、ＳＩＭＳ（二次イオン質量分析法）又はエネルギー分散型Ｘ線分析（ＥＤＸ）などにより測定できる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ 第１回路、 ２ 第２回路、 １１ 第１金属部、 １２ 第２金属部、 １３ 第３金属部、 １３ａ 第１部分、 １３ｂ 第２部分、 １３ｃ 第３部分、 １４ 第４金属部、 １５ 第５金属部、 １６ 第６金属部、 １６ｄ 第４部分、 １６ｅ 第５部分、 １６ｆ 第６部分、 ２０ａ〜２０ｄ 絶縁部、 ２１ 第１絶縁部、 ２２ 第２絶縁部、 ３１ 第１層、 ３２ 第２層、 ３３ 第３層、 ３４ 第４層、 ４１ 第１絶縁層、 ４２ 第２絶縁層、 ４３ 第３絶縁層、 ４４ 第４絶縁層、 ５１〜５５ 導電層、 １００，１００ｒ，１１０〜１７０ デジタルアイソレータ、 Ｍ マスク、 ＯＰ 開口、 Ｓ 基板、 Ｔ１〜Ｔ７ 厚さ、 Ｇ１，Ｇ２ 間隙
Claims (18)
- 第１金属部と、
前記第１金属部の上に設けられた第１絶縁部と、
前記第１絶縁部の上に設けられた第２金属部と、
前記第１金属部から前記第２金属部へ向かう第１方向と垂直な方向において前記第１金属部の周りに設けられた第１部分と、
前記第１部分の一部の上に、タンタルを含む第１導電層を介して設けられた第２部分と、
前記第２部分の上に設けられ、前記垂直な方向において前記第２金属部の周りに設けられた第３部分と、
を有する第３金属部と、
前記第２部分の底部の周りに設けられ、前記第１導電層及び前記第１部分の別の一部と接する第１層と、
を備え、
前記第１層は、チタンを含む、又はシリコン及び炭素を含むデジタルアイソレータ。 - 前記第１金属部と前記第１絶縁部との間に設けられた第１絶縁層をさらに備えた請求項１記載のデジタルアイソレータ。
- 第１金属部と、
前記第１金属部の上に設けられた第１絶縁部と、
前記第１絶縁部の上に設けられた第２金属部と、
前記第１金属部から前記第２金属部へ向かう第１方向と垂直な方向において前記第１金属部の周りに設けられた第１部分と、
前記第１部分の一部の上に、タンタルを含む第１導電層を介して設けられた第２部分と、
前記第２部分の上に設けられ、前記垂直な方向において前記第２金属部の周りに設けられた第３部分と、
を有する第３金属部と、
前記第２部分の底部の周りに設けられ、前記第１導電層及び前記第１部分の別の一部と接する第１層と、
前記第１金属部と前記第１絶縁部との間に設けられた第１絶縁層と、
を備え、
前記第１層のヤング率は、前記第１絶縁層のヤング率よりも低いデジタルアイソレータ。 - 前記第１絶縁層は、前記第１部分の前記別の一部と前記第１絶縁部との間にさらに設けられ、前記第１導電層と接し、
前記第１絶縁層の少なくとも一部は、前記第１層と前記第１絶縁部との間に位置する請求項２又は３に記載のデジタルアイソレータ。 - 前記第１層は、絶縁性であり、
前記第１層は、前記第１金属部と前記第１絶縁層との間にさらに設けられた請求項２〜４のいずれか１つに記載のデジタルアイソレータ。 - 前記第１層は、酸素及び窒素からなる群より選択される少なくとも１つと、シリコンと、炭素と、を含み、
前記第１絶縁層は、窒素及びシリコンを含み、
前記第１層における炭素濃度は、前記第１絶縁層における炭素濃度よりも高い請求項５記載のデジタルアイソレータ。 - 前記第１絶縁層は、前記第１層と前記第１絶縁部との間には設けられていない請求項２又は３に記載のデジタルアイソレータ。
- 前記第１層は、前記第１金属部と前記第１絶縁部との間には設けられていない請求項１〜３のいずれか１つに記載のデジタルアイソレータ。
- 前記第１層は、導電性又は半導電性である請求項８記載のデジタルアイソレータ。
- 前記第３部分の底部の周りに設けられた第２層をさらに備え、
前記第３部分は、タンタルを含む第２導電層を介して前記第２部分の上に設けられ、
前記第２層は、前記第２導電層と接し、
前記第２層は、チタンを含む、又はシリコン及び炭素を含む請求項１〜９のいずれか１つに記載のデジタルアイソレータ。 - 前記第３部分の底部の周りに設けられた第２層と、
前記第２層の上に設けられた第２絶縁層と、
をさらに備え、
前記第３部分は、タンタルを含む第２導電層を介して前記第２部分の上に設けられ、
前記第２層は、前記第２導電層と接し、
前記第２層のヤング率は、前記第２絶縁層のヤング率よりも低い請求項１〜９のいずれか１つに記載のデジタルアイソレータ。 - 第１金属部と、
前記第１金属部の上に設けられた第１絶縁部と、
前記第１絶縁部の上に設けられた第２金属部と、
前記第１金属部から前記第２金属部へ向かう第１方向と垂直な方向において前記第１金属部の周りに設けられた第１部分と、
前記第１部分の一部の上に、タンタルを含む第１導電層を介して設けられた第２部分と、
前記第２部分の上に設けられ、前記垂直な方向において前記第２金属部の周りに設けられた第３部分と、
を有する第３金属部と、
前記第２部分の底部の周りに設けられ、前記第１導電層及び前記第１部分の別の一部と接する第１層と、
前記第２部分の底部の周りに設けられ、前記第１部分の別の一部と接触し、前記第１導電層との間に間隙が設けられた第１絶縁層と、
を備えたデジタルアイソレータ。 - 前記第１絶縁層は、前記第１金属部と前記第１絶縁部との間にさらに設けられた請求項１２記載のデジタルアイソレータ。
- 前記第３部分の底部の周りに設けられた第２絶縁層をさらに備え、
前記第３部分は、タンタルを含む第２導電層を介して前記第２部分の上に設けられ、
前記第２絶縁層と前記第１導電層との間に間隙が設けられた請求項１２又は１３に記載のデジタルアイソレータ。 - 前記第１金属部及び前記第２金属部は、前記第１方向に垂直な面に沿って渦巻状に設けられた請求項１〜１４のいずれか１つに記載のデジタルアイソレータ。
- 前記第１金属部の一端は前記第１部分と電気的に接続される、又は前記第２金属部の一端は前記第３部分と電気的に接続される請求項１５記載のデジタルアイソレータ。
- 前記第１金属部及び前記第２金属部は、前記第１方向に垂直な面に沿って平板状に設けられた請求項１〜１４のいずれか１つに記載のデジタルアイソレータ。
- 前記第１金属部と電気的に接続された第１回路と、
前記第２金属部と電気的に接続された第２回路と、
を備えた請求項１〜１７のいずれか１つに記載のデジタルアイソレータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019169302A JP7244394B2 (ja) | 2019-09-18 | 2019-09-18 | デジタルアイソレータ |
| CN202010074517.0A CN112531011A (zh) | 2019-09-18 | 2020-01-22 | 数字隔离器 |
| US16/815,419 US11038721B2 (en) | 2019-09-18 | 2020-03-11 | Digital isolator |
| US17/318,642 US11405241B2 (en) | 2019-09-18 | 2021-05-12 | Digital isolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019169302A JP7244394B2 (ja) | 2019-09-18 | 2019-09-18 | デジタルアイソレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021048222A true JP2021048222A (ja) | 2021-03-25 |
| JP7244394B2 JP7244394B2 (ja) | 2023-03-22 |
Family
ID=74869059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019169302A Active JP7244394B2 (ja) | 2019-09-18 | 2019-09-18 | デジタルアイソレータ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11038721B2 (ja) |
| JP (1) | JP7244394B2 (ja) |
| CN (1) | CN112531011A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010656A (ja) * | 2008-05-26 | 2010-01-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2010137090A1 (ja) * | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | 半導体装置 |
| JP2010278330A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2013089736A (ja) * | 2011-10-17 | 2013-05-13 | Fujitsu Ltd | 電子装置およびその製造方法 |
| US20150069572A1 (en) * | 2013-09-12 | 2015-03-12 | Texas Instruments Incorporated | Multilayer High Voltage Isolation Barrier in an Integrated Circuit |
| JP2016028407A (ja) * | 2013-11-13 | 2016-02-25 | ローム株式会社 | 半導体装置および半導体モジュール |
| JP2018182223A (ja) * | 2017-04-20 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04236423A (ja) | 1991-01-21 | 1992-08-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004165559A (ja) * | 2002-11-15 | 2004-06-10 | Toshiba Corp | 半導体装置 |
| JP2005136097A (ja) | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP5671253B2 (ja) * | 2010-05-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2013229503A (ja) | 2012-04-26 | 2013-11-07 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
| US20150257316A1 (en) * | 2014-03-07 | 2015-09-10 | Bridge Semiconductor Corporation | Method of making thermally enhanced wiring board having isolator incorporated therein |
| KR20190026213A (ko) * | 2017-09-04 | 2019-03-13 | 삼성전자주식회사 | 반도체 장치 |
| US10453752B2 (en) * | 2017-09-18 | 2019-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a gate-all-around semiconductor device |
| KR102472136B1 (ko) * | 2018-03-12 | 2022-11-30 | 삼성전자주식회사 | 집적회로 소자 |
| US11616060B2 (en) * | 2018-06-29 | 2023-03-28 | Intel Corporation | Techniques for forming gate structures for transistors arranged in a stacked configuration on a single fin structure |
-
2019
- 2019-09-18 JP JP2019169302A patent/JP7244394B2/ja active Active
-
2020
- 2020-01-22 CN CN202010074517.0A patent/CN112531011A/zh active Pending
- 2020-03-11 US US16/815,419 patent/US11038721B2/en active Active
-
2021
- 2021-05-12 US US17/318,642 patent/US11405241B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010656A (ja) * | 2008-05-26 | 2010-01-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2010137090A1 (ja) * | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | 半導体装置 |
| JP2010278330A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2013089736A (ja) * | 2011-10-17 | 2013-05-13 | Fujitsu Ltd | 電子装置およびその製造方法 |
| US20150069572A1 (en) * | 2013-09-12 | 2015-03-12 | Texas Instruments Incorporated | Multilayer High Voltage Isolation Barrier in an Integrated Circuit |
| JP2016028407A (ja) * | 2013-11-13 | 2016-02-25 | ローム株式会社 | 半導体装置および半導体モジュール |
| JP2018182223A (ja) * | 2017-04-20 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112531011A (zh) | 2021-03-19 |
| JP7244394B2 (ja) | 2023-03-22 |
| US11405241B2 (en) | 2022-08-02 |
| US20210083908A1 (en) | 2021-03-18 |
| US20210266199A1 (en) | 2021-08-26 |
| US11038721B2 (en) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101120805B1 (ko) | 수직의 웨이퍼 대 웨이퍼 상호접속을 제공하기 위한 금속 충진된 관통 비아 구조 | |
| US9633910B2 (en) | Backside contacts for integrated circuit devices | |
| CN104795357B (zh) | 制造半导体器件的方法 | |
| KR100830581B1 (ko) | 관통전극을 구비한 반도체 소자 및 그 형성방법 | |
| US8129267B2 (en) | Alpha particle blocking wire structure and method fabricating same | |
| US20100096749A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2017139262A (ja) | 半導体装置 | |
| JP7284121B2 (ja) | アイソレータ | |
| CN105977230A (zh) | 半导体装置 | |
| US6724290B1 (en) | Microcoil | |
| CN108155155A (zh) | 半导体结构及其形成方法 | |
| JP7244394B2 (ja) | デジタルアイソレータ | |
| US20220336580A1 (en) | Isolator | |
| US20190109097A1 (en) | Semiconductor device with superior crack resistivity in the metallization system | |
| CN114975582A (zh) | 半导体装置 | |
| US7696615B2 (en) | Semiconductor device having pillar-shaped terminal | |
| CN101536184B (zh) | 焊盘结构和制造该焊盘结构的方法 | |
| JP5417169B2 (ja) | パワーｍｏｓｆｅｔのコンタクトメタライゼーション | |
| CN110875256A (zh) | 半导体元件及其制备方法 | |
| JP2022046296A (ja) | アイソレータ | |
| US11721610B2 (en) | Method for manufacturing semiconductor structure same | |
| JP2023091039A (ja) | アイソレータ | |
| US20220223332A1 (en) | Transformer device and semiconductor device | |
| US20240105592A1 (en) | Isolator | |
| JP2023044463A (ja) | 絶縁デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7244394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |